DE2711657C2 - Planar diffusion process with at least two successive diffusion processes - Google Patents
Planar diffusion process with at least two successive diffusion processesInfo
- Publication number
- DE2711657C2 DE2711657C2 DE19772711657 DE2711657A DE2711657C2 DE 2711657 C2 DE2711657 C2 DE 2711657C2 DE 19772711657 DE19772711657 DE 19772711657 DE 2711657 A DE2711657 A DE 2711657A DE 2711657 C2 DE2711657 C2 DE 2711657C2
- Authority
- DE
- Germany
- Prior art keywords
- diffusion
- planar
- thickness
- diffusion process
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Aus der DE-AS 15 64 881 ist ein Planardiffusionsverfahren bekannt, bei dem die Diffusion von Störstellen durch eine diffusionshemmende Maskierung innerhalb eines Diffusionsfensters in einer Maskierungsschicht erfolgt, deren Dicke größer ist als die der Maskierung, so daß letztere weniger diffusionshemmend ist als die Maskierungsschicht.DE-AS 15 64 881 discloses a planar diffusion process known, in which the diffusion of impurities by a diffusion-inhibiting masking within a diffusion window takes place in a masking layer, the thickness of which is greater than that of the masking, so that the latter is less diffusion-inhibiting than the masking layer.
Die Erfindung geht von einem solchen Verfahren aus und betrifft ein aus der DE-AS 24 53 134 bekanntes Planardiffusionsverfahren mit mindestens zwei aufeinanderfolgenden Diffusionsprozessen durch je mindestens ein Diffusionsfenster einer auf der einen Oberflächenseite einem Halbleiterplatte aufgebrachtenThe invention is based on such a method and relates to one known from DE-AS 24 53 134 Planar diffusion process with at least two successive diffusion processes, each with at least a diffusion window of a semiconductor plate applied to one surface side
. Maskierungsschicht, von welchen Diffusionsfenstern für das den zweiten Diffusionsprozeß erforderliche mit einer Maskierung von einer Dicke weniger als die Dicke. Masking layer, of which diffusion windows for the second diffusion process required with a mask of a thickness less than the thickness
π der Maskierungsschicht geschlossen wird.π of the masking layer is closed.
Sowohl bei dem bekannten Verfahren der vorstehend genannten DE-AS 24 53 134 als auch bei vergleichbaren Planardiffusionsverfahren, bei denen mindestens zwei aufeinanderfolgende Diffusionsprozesse durch je mindestens ein Diffusionsfenster einer auf der einen Oberflächenseite einer Halbleiterplatte aufgebrachten Maskierungsschicht erfolgen und eine relativ wenig diffusionshemmende Maskierung innerhalb des für den zweiten Diffusionsprozeß erforderlichen Diffusionsfensters angeordnet ist. besteht das Problem der Einstellung der Dicke der Maskierung. Diese Dicke wird bei dem bekannten Verfahren der genannten DE-AS 24 53 134 durch einen besonderen thermischen Oxidationsprozeß eingestellt. Die Photolackmaskierung zurBoth in the known method of the aforementioned DE-AS 24 53 134 and in comparable Planar diffusion processes, in which at least two successive diffusion processes each through at least a diffusion window one applied to one surface side of a semiconductor plate Masking layer and a relatively little diffusion-inhibiting masking within the for the second diffusion process required diffusion window is arranged. there is the problem of setting the thickness of the masking. This thickness is used in the known method of the aforementioned DE-AS 24 53 134 adjusted by a special thermal oxidation process. The photoresist masking for
5(> Herstellung der Begrenzung der Maskierung ist vorher zu entfernen.5 (> The creation of the limitation of the masking must be removed beforehand.
Die exakte Steuerung der thermischen Oxidation einer Silicium-Oberfläche bereitet zwar keine Schwierigkeiten, so daß die Dicke sowohl der Maskierungsschicht als auch die einer Maskierung innerhalb eines Diffusionsfensters der Maskierungsschicht sehr genau eingestellt werden können. Dazu sind aber bei dem Verfahren der DE-AS 24 53 134 zwei getrennte gesteuerte Oxidationsprozesse bei entsprechend hohenThe exact control of the thermal oxidation of a silicon surface does not cause any difficulties, so that the thickness of both the masking layer and that of a mask within a Diffusion window of the masking layer can be set very precisely. In addition, however, are with the Process of DE-AS 24 53 134 two separate controlled oxidation processes at correspondingly high levels
to Temperaturen erforderlich, zwischen denen die Ätzmaskierungsschicht aus Photolack entfernt werden muß.to temperatures required between which the etch masking layer must be removed from photoresist.
Der Erfindung liegt nun die Aufgabe zugrunde, bei einem Verfahren gemäß dem Oberbegriff des anliegen-The invention is now based on the object in a method according to the preamble of the relevant
hj den Anspruchs I die Dicke der Maskierung auf einfachere Weise einzustellen, als es in der DE-AS 24 53 134 beschrieben wird. Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teilhj claim I on the thickness of the masking easier way to set than it is described in DE-AS 24 53 134. This task will according to the invention by the in the characterizing part
des anliegenden Anspruchs 1 genannten Verfahrensmaßnahmen gelöst. of the appended claim 1 mentioned procedural measures solved.
Beim Verfahren der Erfindung wird also der erste Planardiffusionsprozeß mit einer gesteuerten Diffusion kombiniert, so daß nicht nur eine Entfernung der Ätzmaskierungsschicht sondern auch die gesteuerte Oxidation zur Einstellung der Dicke der Maskierung entbehrlich wird.In the method of the invention, the first planar diffusion process is controlled diffusion combined, so that not only a removal of the etch masking layer but also the controlled Oxidation to adjust the thickness of the masking becomes unnecessary.
Obwohl die Anwendung des Verfahrens nach der Erfindung nicht nur bei der Herstellung von monoli- ι« thisch integrierten I2L-Schaltungen mit mindestens einen;· bipolaren Analogschaltungsteil vorteilhaft ist, wird im folgenden das Verfahren der Erfindung an einem bevorzugten Ausführungsbeispiel der Anwendung auf die Herstellung einer solchen monolithisch i> integrierten I2L-Schaltung mit einem bipolaren Analogschaltungsteil anhand der Zeichnung beschrieben, deren F i g. 1 bis 8 zur Erläuterung der aufeinanderfolgenden Arbeitsprozesse eines Verfahrens mit den Merkmalen der Erfindung dienen und Querschnittsteilansichten 2» durch eine Halbleiterplatte zeigen.Although the application of the method according to the invention is advantageous not only in the production of monolithically integrated I 2 L circuits with at least one bipolar analog circuit part, in the following the method of the invention is applied to a preferred embodiment example Production of such a monolithically integrated I 2 L circuit with a bipolar analog circuit part is described with reference to the drawing, the FIG. 1 to 8 serve to explain the successive work processes of a method with the features of the invention and show partial cross-sectional views through a semiconductor plate.
Beim bevorzugten Ausführungsbeispiel ojs Verfahrens nach der Erfindung wird von einem plattenförmigen Halbleiterkörper gemäß der F ig. 1 ausgegangen.In the preferred embodiment, ojs method According to the invention, a plate-shaped semiconductor body according to the F ig. 1 assumed.
Die Figuren werden von einer gestrichelten Linie 2> durchzogen, womit schematisch angedeutet werden soll, daß sich links der gestrichelten Linie der PL-Schaltungsteil A erstreckt und rechts der gestrichelten Linie sich daran der bipolare Analogschaltungsteil B anschließt, i«The figures are traversed by a dashed line 2>, which is intended to indicate schematically that the PL circuit part A extends to the left of the dashed line and the bipolar analog circuit part B adjoins it to the right of the dashed line, i «
Die Fig. 1 zeigt in Querschnittsansicht eine Halbleiterplatte, welche aus einer p-dotierten Substratplatte 13 besteht, auf der eine η-dotierte Epitaxschicht 12 aufgebracht ist. In die Substratplatte 13 werden unterhalb der noch herzustellenden Transistorstruktu- r> ren die n+-dotierten Zwischenschichten 16 und 17 unter Anwendung des allgemein bekannten Planardiffusionsprozesses vor dem Aufbringen der Epitaxschicht 12 eindiffundiert. Die freiliegende Oberflächenseite 4 der Epitaxschich. 12 erhält die Maskierungsschicht 1 w bestimmter Dicke 10, was vorzugsweise durch gesteuerte Oxydation der aus Silicium bestehenden Epitaxschicht 1 erreicht werden kann.1 shows a cross-sectional view of a semiconductor plate which consists of a p-doped substrate plate 13 on which an η-doped epitaxial layer 12 is applied. Before the epitaxial layer 12 is applied, the n + -doped intermediate layers 16 and 17 are diffused into the substrate plate 13 below the transistor structures yet to be produced. The exposed surface side 4 of the epitaxial layer. 12 receives the masking layer 1 w of a certain thickness 10, which can preferably be achieved by controlled oxidation of the epitaxial layer 1 made of silicon.
Dann wird zur Vorbereitung des ersten Planardiffusionsprozesses in der Maskierungsschicht 1 das erste 4"' Diffusionsfcinster 3 geöffnet, Dotieiimgsmaterial vom Leitungstyp der Substratplatte 13 aufgebracht, gemäß der F i g. 2 vordiffundiert und der erste Planardiffusionsprozeß mit einer gesteuerten Oxydation der im ersten Diffusionsfenster 3 freiliegenden Halbleiteroberfläche '"' durchgeführt. Dabei entsteht innerhalb des ersten Diffusionsionsters 3 eine erste Oxidschicht 6 und auf der anderen freigelegten Oberflächenseite 5 eine zweite Oxidschicht 18, wie die Fig.3 veranschaulicht. Diese beiden Oxidschichten 6 und 18 besitzen natürlich die "'"> gleiche Dicke 7 bzw. T. Während des ersten Planardiffusionsprozesses wird im übrigen beim vorliegenden Ausführungsbeispiel die Isolationszone 2 vom Leitungstyp der Substratplatte 13 in die Epitaxschicht 12 diffundiert. «jThen, in preparation for the first Planardiffusionsprozesses, according to the F i g opens the first 4 "'Diffusionsfcinster 3 in the masking layer 1, Dotieiimgsmaterial applied the conductivity type of the substrate board. 13 vordiffundiert 2 and the first Planardiffusionsprozeß with a controlled oxidation of the exposed first diffusion window 3 Semiconductor surface '"' carried out. This creates a first oxide layer 6 within the first diffusion ion window 3 and a second oxide layer 18 on the other exposed surface side 5, as FIG. 3 illustrates. These two oxide layers 6 and 18 naturally have the same thickness 7 or T. During the first planar diffusion process, the insulation zone 2 of the conductivity type of the substrate plate 13 is diffused into the epitaxial layer 12 in the present exemplary embodiment. «J
Nun erfolgt das Aufbringen der Ätzmaskierungsschicht 11 mit einer Öffnung entsprechend der Struktur des zweiten Diffusionsfensters 2 auf die Maskierungsschicht 1. Beim Alisführungsbeispiel wird noch ein weiteres Diffusionsfenster 2' für einen driuen. zeitlich *" zwischen dem ersten und zweiten Diffusionsprozeß erfolgenden Diffusionsp ozeß geöffnet. Dieser dritte Diffusionsprozeß hat zum Ziel, die Dicke der Basiszone 14 im Analogschaltungsteil B gegenüber der Dicke der Basiszone 15 im I2L-Schaltungsteil A zu vergrößern.The etching masking layer 11 is now applied to the masking layer 1 with an opening corresponding to the structure of the second diffusion window 2. "open time * between the first and second diffusion process taking place Diffusionsp ozeß. This third diffusion process has the aim, the thickness of the base region 14 in the analog circuit part B with respect to the thickness of the base region 15 in the I 2 L-circuit part A to increase.
Anschließend wird die Halbleiterplatte einer Ätzbehandlung so lange unterworfen, bis die andere Oberflächenseite 5 freigelegt ist, wie die Fig.4 zeigt. Dies kann unter augenscheinlicher Kontrolle geschehen, wobei beispielsweise zu beobachten ist, wie das Ätzmittel die freizulegende Seite benetzt und abperlt. Ist nun die andere Oberflächenseite 5 freigelegt, dann entspricht die Dicke 8 der Maskierungen 9 und 9' innerhalb der Diffusionsfenster 2 und 2' der Dicke 10 der Maskierungsschicht 1 abzüglich der Oxidschichtdicke 7, die der Dicke T der zweiten Oxidschicht 17 entspricht Auf diese Weise wird es möglich, die Dicke 8 der Maskierung 9 auf einfache Weise mit großer Genauigkeit auf eine bestimmte Dicke 8 einzustellen.The semiconductor plate is then subjected to an etching treatment until the other surface side 5 is exposed, as FIG. 4 shows. This can be done under visual control, whereby it can be observed, for example, how the etchant wets the side to be exposed and drips off. If the other surface side 5 is now exposed, then the thickness 8 of the maskings 9 and 9 'within the diffusion windows 2 and 2' corresponds to the thickness 10 of the masking layer 1 minus the oxide layer thickness 7, which corresponds to the thickness T of the second oxide layer 17 it is possible to set the thickness 8 of the masking 9 to a specific thickness 8 in a simple manner with great accuracy.
Die Einstellung einer bestimmter. Dicke der Maskierung 9 im I2L-Schaltungsteil A einer monolithisch integrierten I2L-Schaltung mil einem PL-Schaltungsteil A und einem Analogschaltungsteil P ist von besonderer Wichtigkeit, da die Planartransistoren im Analogschaltungsteil B eine einstellbar größere Basisdicke aufweisen müssen als die Basisdicke der Transistoren im I2L-Schaltungsteil, wenn reproduzierbar große Stromverstärkungswerte im I2L-Schaltungsteil erhalten werden sollen.Hiring a certain. The thickness of the masking 9 in the I 2 L circuit part A of a monolithically integrated I 2 L circuit with a PL circuit part A and an analog circuit part P is of particular importance because the planar transistors in the analog circuit part B must have an adjustable base thickness greater than the base thickness of the Transistors in the I 2 L circuit part if reproducible high current gain values are to be obtained in the I 2 L circuit part.
Gemäß der F i g. 5 wird beim Anwendungsbeispiel des Verfahrens nach der Erfindung dann auf die Ätzmaskierungsschicht 11 eine wehere Ätzmaskierungsschicht 19 aufgebracht, welche eine sich mit dem weiteren Diffusionsfenster 2' deckende Öffnung aufweist. Da die Ätzmaskierungsschicht 11 nicht entfernt wurde, ergibt sich ein besonders dichter Schutz bei der anschließenden Behandlung in einem Ätzmittel zur Öffnung des weiteren Diffusionsfensters 2'. Abgesehen von diesem Vorteil wird auch der bei dem Verfahren der eingangs genannten DE-AS 24 53 134 erforderliche zusätzliche Prozeß einer gezielten Oxydition eingespart. According to FIG. 5 is then applied to the application example of the method according to the invention Etch masking layer 11 applied a further etching masking layer 19, which is one with the has further diffusion window 2 'covering opening. Since the etch masking layer 11 is not removed a particularly dense protection results in the subsequent treatment in an etchant for Opening of the further diffusion window 2 '. Apart from this advantage, the process of the DE-AS 24 53 134 mentioned at the outset saved the required additional process of a targeted oxidation.
Die beiden Ätzmaskierungsschichten ti und 19 we·· den anschließend entfernt und über die gesamte Anordnung einer Borglasurschichl 20 als Quelle einer Bordiffusion aufgebracht. Dann erfolgt ein Vordiffusionsprozeß, so daß innerhalb des weiteren Diffusionsfensters 2' eine Vordiffusionsschicht 21 entsteht, während eine Vordiffusion innerhalb des zweiten Diffusionsfensters 2 durch die Maskierung 9 verhindert ist, wie die F i g. 6 veranschaulicht. Das Dotierungsmaterial wird bei diesem Vordiffusionsprozeß mit einer ersten Konzentration aufgebracht.The two etch masking layers ti and 19 are then removed and placed over the entire arrangement of a boron glaze layer 20 as a source of a Boron diffusion applied. A prediffusion process then takes place, so that a prediffusion layer 21 is created within the further diffusion window 2 ', while a prediffusion within the second diffusion window 2 is prevented by the masking 9 is how the fig. 6 illustrates. The doping material is in this prediffusion process with a first concentration applied.
Anschließend wird die Halbleiterplatte in einem solchen Ätzmittel durch Tauchätzung behandelt, daß sowoh! überschüssiges Dotierungsmaterial, d. h. die Borglasurschicht 20 entfernt, als auch die Halbleiteroberfläche innerhalb des ersten Diffusio.isfensters 2 freigelegt wird, wie die F i g. 7 veranschaulicht.Subsequently, the semiconductor plate is treated in such an etchant by immersion etching that anyway! excess dopant, d. H. the boron glaze layer 20 is removed, as well as the semiconductor surface is exposed within the first diffusion window 2, as shown in FIG. 7 illustrates.
Dann wird Dotierungsmaterial in Form einer weiteren Borglasurschicht mit einer zweiten Konzentration aufgebracht und der zweite Diffusionsprozeß durchgeführt, so daß eine Anordnung gemäß der F i g. 8 mit einer dünneren Basiszone 15 im PL-Teil A und einer dickeren Basiszone 14 im Analogteil Verhalten wird.Then doping material in the form of a further boron glaze layer is applied with a second concentration and the second diffusion process is carried out, so that an arrangement according to FIG. 8 with a thinner base zone 15 in PL part A and a thicker base zone 14 in the analog part.
Schließlich erfolgt die Emilterdiffusion zur Herstellung der Emitierzonen im Analogteil B und der Kollektorzonen im S3L-TcU A. Beide Teile trennt die Isolierzone 22. die sich durch die Epitaxschicht 12 erslreckt, welche auf der Substratplatte des einen Leilungstyps. beim Atisfühmngsbeispiel des P-Leitungs-Finally, the Emilter diffusion takes place to produce the emitting zones in the analog part B and the collector zones in S 3 L-TcU A. Both parts are separated by the insulating zone 22, which extends through the epitaxial layer 12, which is on the substrate plate of the one type of cable. in the example of the P-line
typs. angeordnet ist. einfache Weise die kontrollierte Herstellung vontyps. is arranged. simple way the controlled production of
In der Praxis werden gleichzeitig solche monolithisch Maskierungen bestimmter Dicke erlaubt, sofern zweiIn practice, such monolithic masks of a certain thickness are allowed at the same time, provided that two
integrierten Schaltungen gemäß Fi g. 8 in der Mehrzahl Planardiffusionsprozesse erforderlich sind, ist eineintegrated circuits according to Fi g. 8 planar diffusion processes are required in the majority is one
mit einer beliebigen Anzahl von Basiszonen an einer in Anwendung auch zur Herstellung von integriertenwith any number of base zones on one in use also for the production of integrated
die einzelnen Schaltungspliittchen zu zerteilenden , Schaltungen mit MOSFeldeffekttransistoren von Vor-the individual circuit splits to be divided, circuits with MOS field effect transistors from
Halbleiterplatte hergestellt. Da das anhand der (Cj|,
Fig. 1—8 beschriebene Planardiffusionsverfahren aufSemiconductor plate manufactured. Since this is based on the ( C j |,
Figs. 1-8 have planar diffusion processes described
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (4)
daß eine Ätzmaskierungsschicht (11) mit einer Öffnung entsprechend der Struktur des zweiten Diffusionsfensters (2) auf die Maskierungsschicht (1) aufgetragen wird und
daß dann Jie Halbleiterplatte einer Ätzbehandlung so lange unterworfen wird, bis die andere Oberflächenseiie (5) freigelegt ist und die Dicke (8) der Maskierung (3) ck~ Dicke (10) der Maskierungsschicht (1) abzüglich der Oxidschichtdicke (7, T) entspricht.that the first planar diffusion process then takes place with a controlled oxidation of the semiconductor surface exposed in the first diffusion window (3) with the formation of a first oxide layer (6) of a certain oxide layer thickness (7), with a second oxide layer (18) of the same thickness on the other exposed surface side (5) (7 ') escapes,
that an etch masking layer (11) with an opening corresponding to the structure of the second diffusion window (2) is applied to the masking layer (1) and
that then the semiconductor plate is subjected to an etching treatment until the other surface layer (5) is exposed and the thickness (8) of the masking (3) ck ~ thickness (10) of the masking layer (1) minus the oxide layer thickness (7, T) is equivalent to.
daß die Halbleiterplatte in einem solchen Ätzmittel behandelt wird, daß sowohl überschüssiges Dotierungsmaterials als auch die Halbleiteroberfläche innerhalb des ersten Diffusionsfensters (2) freigelegt wird, und
daß dann Dotierungsmaterial mit einer zweiten Konzentration aufgebracht wird und der zweite Diffusionsprozeß erfolgt.that doping material (20) is applied with a first concentration and the third diffusion process is carried out,
that the semiconductor plate is treated in such an etchant that both excess doping material and the semiconductor surface are exposed within the first diffusion window (2), and
that then doping material is applied with a second concentration and the second diffusion process takes place.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772711657 DE2711657C2 (en) | 1977-03-17 | 1977-03-17 | Planar diffusion process with at least two successive diffusion processes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772711657 DE2711657C2 (en) | 1977-03-17 | 1977-03-17 | Planar diffusion process with at least two successive diffusion processes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2711657A1 DE2711657A1 (en) | 1978-09-21 |
| DE2711657C2 true DE2711657C2 (en) | 1983-08-25 |
Family
ID=6003886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772711657 Expired DE2711657C2 (en) | 1977-03-17 | 1977-03-17 | Planar diffusion process with at least two successive diffusion processes |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2711657C2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1564881B2 (en) * | 1966-07-28 | 1974-07-11 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Process for the production of planar arrangements |
| DE2453134C3 (en) * | 1974-11-08 | 1983-02-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planar diffusion process |
-
1977
- 1977-03-17 DE DE19772711657 patent/DE2711657C2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2711657A1 (en) | 1978-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1589810C3 (en) | Passivated semiconductor component and method for its manufacture | |
| EP0239652B1 (en) | Method of producing a monolithic integrated circuit with at least one bipolar planar transistor | |
| DE2449012C2 (en) | Process for the production of dielectrically isolated semiconductor areas | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE1959895A1 (en) | Method for manufacturing a semiconductor device | |
| DE2807138A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
| DE2351437B2 (en) | Method for producing semiconductor components with at least two layers of electrically conductive material | |
| DE2453134A1 (en) | PLANAR DIFFUSION METHOD | |
| DE2422120B2 (en) | Method for manufacturing a semiconductor device | |
| DE1018558B (en) | Process for the production of directional conductors, transistors and. Like. From a semiconductor | |
| EP0028786B1 (en) | Ion implantations method | |
| DE2752335C3 (en) | Method of manufacturing a junction field effect transistor with a vertical channel | |
| DE2033419A1 (en) | Process for the production of complementary lattice-isolated field effect transistors | |
| DE3039009C2 (en) | Junction field effect transistor | |
| EP0270703B1 (en) | Method of producing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| DE2219696C3 (en) | Method for producing a monolithically integrated semiconductor device | |
| DE2930780C2 (en) | Method of manufacturing a VMOS transistor | |
| DE2532608C2 (en) | Planar diffusion process for manufacturing a monolithic integrated circuit | |
| DE2711657C2 (en) | Planar diffusion process with at least two successive diffusion processes | |
| DE2107671A1 (en) | Semiconductor component and method for its manufacture | |
| DE1564136C3 (en) | Method for manufacturing semiconductor components | |
| DE2139631C3 (en) | Method for producing a semiconductor component, in which the edge of a diffusion zone is aligned with the edge of a polycrystalline silicon electrode | |
| DE1921373A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE1927645B2 (en) | Method for manufacturing a MOS field effect transistor | |
| DE2154120A1 (en) | Process for the production of semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |