DE2748401A1 - MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film - Google Patents

MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film

Info

Publication number
DE2748401A1
DE2748401A1 DE19772748401 DE2748401A DE2748401A1 DE 2748401 A1 DE2748401 A1 DE 2748401A1 DE 19772748401 DE19772748401 DE 19772748401 DE 2748401 A DE2748401 A DE 2748401A DE 2748401 A1 DE2748401 A1 DE 2748401A1
Authority
DE
Germany
Prior art keywords
silicon nitride
ions
ion implantation
hydrofluoric acid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772748401
Other languages
German (de)
Inventor
Wilfried Dipl Phys Dr Quast
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19772748401 priority Critical patent/DE2748401A1/en
Publication of DE2748401A1 publication Critical patent/DE2748401A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

The insulating film(s) cannot be normally etching by hydrofluoric acid, or only with great difficulty. The ion implantation provides a higher etching grade and enables structuring of the semiconductor substrate by this acid. The insulating films is typically of silicon nitride and the ions used for implantation are of phosphorus. The films may be formed by a silicon dioxide coated with the silicon nitride. An implanation mask of a photolacquer may be deposited over the silicon nitride film. The phosphorus ion implantation is carried out in such a manner as to enable structuring by hydrofluoric acid at room temp.

Description

Halbleiteranordnung Semiconductor device

Zur Herstellung von Bauelementen oder Schaltkreisen auf Haibleiterkörpern werden neben Siliziumdioxid (SiO2) auch vielfach andere Isolierschichten wie z. B. Siliziuinnitrid (Si3N4) verwendet. Dabei wird das auf einem Siliziumkörper thermisch gewachsene oder auch pyrolytisch abgeschiedene Siliziumdioxid meist in gepufferter Flußsäure geätzt. Andere Isolierschichten lassen sich nicht in gleichem Maße mit gepufferter Flußsäure strukturieren. Dies gilt insbesondere für Siliziumnitrid, dessen Ätzrate in gepufferter Flußsäure bei Raumtemperatur so klein ist, daß es praktisch nicht angegriffen wird. Daher werden Siliziumnitridschichten naßchemisch meist in heißer Phosphorsäure (160 °C) geätzt. Dies erfordert im allgemeinen besondere Betriebsmittel. Die Strukturierung von Siliziumnitrid mit Photolack als Ätzmaske wird unter diesen Bedingungen erschwert, insbesondere das Strmkturieren von definiert schmalen Streifen, die unter 5 /um breit sein sollen. Daher wäre es in vielen Fällen wünschenswert, wenn solche Isolierschichten in Ätzlösungen bei Raumtemperatur strukturiert werden können und wenn als Ätzlösung wie für Siliziumdioxid eine gepufferte Flußsäure verwendet werden könnte.For the production of components or circuits on semiconductor bodies In addition to silicon dioxide (SiO2), other insulating layers such as B. silicon nitride (Si3N4) is used. This is done thermally on a silicon body Grown or pyrolytically deposited silicon dioxide mostly in buffered form Etched hydrofluoric acid. Other insulating layers cannot be used to the same extent structure of buffered hydrofluoric acid. This is especially true for silicon nitride, whose etching rate in buffered hydrofluoric acid at room temperature is so small that it is practically not attacked. Therefore, silicon nitride layers become wet-chemical mostly etched in hot phosphoric acid (160 ° C). This generally requires special Resources. The structuring of silicon nitride with photoresist as an etching mask is made more difficult under these conditions, especially the structuring of defined narrow strips that should be less than 5 / µm wide. Hence in many cases it would be desirable if such insulating layers are structured in etching solutions at room temperature can be and if as an etching solution as for silicon dioxide a buffered hydrofluoric acid could be used.

Der Erfindung liegt die Aufgabe zugrunde, einen Weg auf zuzeigen, der Ätzprozesse bei Isolierschichten erleichtert.The invention is based on the object of showing a way the Etching processes for insulating layers facilitated.

Zur Lösung dieser Aufgabe wird bei einer Halbleiteranordnung mit einer oder mehreren Isolierschichten auf der Oberfläche des Halbleiterkörpers nach der Erfindung vorgeschlagen, daß wenigstens eine dieser Isolierschichten derart mit Ionen versetzt ist, daß sich durch die Ionenimplantation ihre Ätzrate erhöht.To solve this problem, in a semiconductor arrangement with a or more insulating layers on the surface of the semiconductor body after Invention proposed that at least one of these insulating layers with such Ions is offset that their etching rate increases through the ion implantation.

Die Erfindung findet vorzugsweise bei Halbleiteranordnungen Anwendung, die von mindestens einer Isolierschicht bedeckt sind, die nicht aus Siliziumoxid besteht, und deren Ätzrate in gepufferter Flußsäure mit Hilfe der Erfindung beträchtlich erhöht werden kann, so daß sie sich ebenfalls in gepufferter FluBsäur2 strukturieren läßt.The invention is preferably used in semiconductor arrangements, which are covered by at least one insulating layer that is not made of silicon oxide exists, and their etching rate in buffered hydrofluoric acid with the help of the invention is considerable can be increased so that they are also structured in buffered hydrofluoric acid2 leaves.

Gemäß einer Ausführungsform der Erfindung wird die Isolierschicht, deren Atzrate erhöht werden soll, entweder ganzflächig oder selektiv z. B. mit entwickletezn Fotolack als Maske mit Ionen geringer Energie bombardiert, beispielsweise in einer Ionen-Implantationsanlage mit Ar +- oder P+-Ionen.According to one embodiment of the invention, the insulating layer, whose etching rate is to be increased, either over the entire surface or selectively z. B. with developezn Photoresist bombarded with ions of low energy as a mask, for example in a Ion implantation system with Ar + or P + ions.

Die Erfindung wird im folgenden an einem MOS-Tran8istor näher erläutert.The invention is explained in more detail below using a MOS transistor.

Figur 1 zeigt schematisch den Querschnitt eines Halbleiterkörpers mit einer halbfertigen MOS-Struktur, bei der die Kontaktditfusion 2 für Source und 3 für Drain bereits durchgeführt wurde. Die Halbleiteranordnung wird bedeckt von einer Isolierschicht 4, die beispielsweise aus thermisch oxidiertem Siliziumdioxid besteht und einer darüberliegenden Isolierschicht 5, die nicht aus Siliziumdioxid besteht, sondern beispielsweise aus Siiiziumnitrid. Auf dieser Schicht 5 befindet sich zwischen den Kontaktdiffusionen 2 und 3 ein durch einen Fotolackprozeß aufgebrachter schmaler Streifen 7, der aus Fotolack besteht. Durch eine Implantation unter Verwendung von beispielsweise Phosphor mit so hoher Energie, daß beide Schichten 4 und 5 durchdrungen werden, werden die eigentlichen Source- und Drainbereiche hergestellt. Nach der Erfindung wird nun die Schicht 5, die beispielsweise aus Siliziumnitrid besteht, in einer Implantationsanlage mit Ionen, die für dieses Beispiel zweckmäßigerweise ebenfalls aus Phosphor bestehen, mit einer solch geringen Energie implantiert, daß die meisten der Ionen die Schicht 5 nicht durchdringen. Durch diese lonenbehandlung wird der innere Zusammenhalt der Schicht 5 so verändert, daß die Ätzrate, beispielsweise in gepufferter Flußsäure, stark ansteigt.Figure 1 shows schematically the cross section of a semiconductor body with a half-finished MOS structure, in which the contactdit fusion 2 for source and 3 for drain has already been carried out. The semiconductor device is covered by a Insulating layer 4, which consists for example of thermally oxidized silicon dioxide and an overlying insulating layer 5, which does not consist of silicon dioxide, but for example made of silicon nitride. On this layer 5 is located between the contact diffusions 2 and 3 a narrower one applied by a photoresist process Strip 7, which consists of photoresist. By implantation using For example, phosphorus with such high energy that both layers 4 and 5 penetrated the actual source and drain regions are produced. After Invention is now the layer 5, which consists for example of silicon nitride, in an implantation system with ions, which is expedient for this example also made of phosphorus, implanted with such a low energy that most of the ions do not penetrate the layer 5. Through this ion treatment the internal cohesion of the layer 5 is changed so that the etching rate, for example in buffered hydrofluoric acid, increases sharply.

Bei dem hier angeführten Beispiel besteht die Schicht 5 beispielsweise aus 600 R dickem Siliziumnitrid. Nach einer Implantation mit Phosphor ionen bei einer Energie von 60 KeV und einer Dosis von 1 x 1014 ergibt sich eine Atzrate des Siliziumnitrids in gepufferter Flußsäure bei Raumtemperatur von ca. 100 i/Min.In the example given here, the layer 5 consists, for example made of 600 R thick silicon nitride. After an implantation with phosphorus ions at an energy of 60 KeV and a dose of 1 x 1014 results an etching rate of silicon nitride in buffered hydrofluoric acid at room temperature of approx. 100 I / min.

Da die Ätzrate der Isolierschicht 5 durch die Erfindung außerhalb der Zone, die von dem Fotolackstreifen 7 bedeckt ist, stark angestiegen ist, kann auch nach dem Entfernen des Fotolackstreifens 7 in gepufferter Flußsäure geätzt werden, ohne daß der Bereich, der von dem Streifen 7 bedeckt war, nennenswert angegriffen wird.Since the etching rate of the insulating layer 5 by the invention outside the zone which is covered by the photoresist strip 7 has risen sharply also etched in buffered hydrofluoric acid after removing the photoresist strip 7 are attacked without the area which was covered by the strip 7, noticeable will.

Ein weiterer Vorteil zeigt sich darin, daß beirn Strukturieren der Schicht 5 nach der Erfindung praktisch keine seitliche Unterätzung auftritt.Another advantage is that when structuring the Layer 5 according to the invention practically no lateral undercutting occurs.

Figur 2 zeigt den schematischen Querschnitt der Struktur nach der Anwendung der Erfindung. Dabei sind die Zonen 6' die durch die Implantation mit hoher Energie hergestellten eigentlichen Source- und Drainbereiche.FIG. 2 shows the schematic cross section of the structure according to FIG Application of the invention. The zones 6 'are those caused by the implantation actual source and drain regions produced with high energy.

Figur 3 zeigt schematisch den Querschnitt eines fertigen MOS-Transistors. Dabei wird die Isolierschicht 4#' durch die bekannte selektive thermische Oxidation des Siliziumkörpers gewonnen. Gleichzeitig diffundieren die eiqentlichen Source-und Drainbereiche 6" tiefer in den Halbleiterkdrper ein Durch einen bekannten Effekt wölbt sich dabei der nach des erfindungsgemäßen Verfahren freigeätzte schmale Siliziumnitridstreifen 5 an den Kanten etwas auf.Figure 3 shows schematically the cross section of a finished MOS transistor. The insulating layer 4 # 'is thereby formed by the known selective thermal oxidation of the silicon body obtained. At the same time, the proper source and diffuse Drain regions 6 "deeper into the semiconductor body by a known effect arches after the method according to the invention etched free narrow silicon nitride strips 5 at the edges somewhat.

Durch die beiden bekannten Effekte wird eine Selbstjustierung bewirkt, so daß die Gateelektrode 8 bei nicht zu großen Justierfehlern automatisch genau über der Kanalzone liegt und dabei nur minimale Uberlappungskapazitäten verursacht.The two well-known effects cause a self-adjustment, so that the gate electrode 8 is automatically accurate if the adjustment errors are not too great lies above the canal zone and causes only minimal overlapping capacities.

Die Erfindung findet mit Vorteil bei Halbleiteranordnungen Anwendung, die mit solchen Isolierschichten bedeckt sind, deren ätzrate in gepufferter Flußsäure so klein sind, daß eine Strukturierung normalerweise nicht in Betracht kommt.The invention is advantageously used in semiconductor arrangements, which are covered with such insulating layers, their etching rate in buffered hydrofluoric acid are so small that structuring is normally out of the question.

Angewendet auf solche Isolierschichten, vorzugsweise auf Siliziumnitrid, hat die Erfindung folgende Vorteile: 1. Starke Erhöhung der Ätzrate von Isolierschichten in gepufferter Flußsäure, so daß die Strukturierung solcher Schichten in gepufferter Flußsäure bei Raumtemperatur überhaupt erst möglich wird.Applied to such insulating layers, preferably on silicon nitride, the invention has the following advantages: 1. Great increase in the etching rate of insulating layers in buffered hydrofluoric acid, so that the structuring of such layers in buffered Hydrofluoric acid is only possible at room temperature.

2. Durch entsprechende Maskierung bei der Implantation kann auch nach Entfernung dieser Maskierung die Isolierschicht noch selektiv strukturiert werden.2. By appropriate masking during the implantation can also after Removal of this masking means that the insulating layer can still be selectively structured.

3. Dadurch, daß die Isolierschichten bei Raumtemperatur geätzt werden können, treten keine Schwierigkeiten bei Verwendung der üblichen Fotolacke auf.3. By etching the insulating layers at room temperature no difficulties arise when using the usual photoresists.

4. Da die Ionen bei der Implantation der Isolierschicht mit einer entsprechenden Maskierung an diesen Maskenkanten nur eine äußerst geringe seitliche Streuung aufweisen, tritt bei dem nachfolgenden Ätzschritt praktisch keine seitliche Unterätzung auf.4. Since the ions during the implantation of the insulating layer with a corresponding masking at these mask edges only an extremely slight lateral Have scatter, practically no lateral occurs in the subsequent etching step Undercut.

5. Die durch die Implantation von Ionen in die Isolierschicht erreichte, stark erhöhte Ätzrate kann durch einen Temperschritt, beispielsweise 20 Minuten bei 800 0C in einer inerten Gasatmosphäre, wieder rückgängig gemacht werden.5. The achieved by the implantation of ions in the insulating layer, greatly increased etching rate can be achieved by a tempering step, for example 20 minutes at 800 ° C. in an inert gas atmosphere, can be reversed.

Claims (9)

Patentansprüche 1) Halbleiteranordnung mit einer oder mehreren Isolierschichten auf der Oberfläche des Halbleiterkörpers, dadurch gekennzeichnet, daß wenigstens eine dieser Isolierschichten derart mit Ionen versetzt ist, daß sich durch die Ionenimplantation ihre ätzrate erhöht. Claims 1) Semiconductor arrangement with one or more insulating layers on the surface of the semiconductor body, characterized in that at least one of these insulating layers is so mixed with ions that by the ion implantation your etching rate increases. 2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ionen durch Ionenimplantation einçebracht sind.2) semiconductor device according to claim 1, characterized in that the ions are introduced by ion implantation. 3) Halbleiteranordnung mit einer Isolierschicht, die sich mit gepufferter Flußsäure nicht oder nur schwer ätzen läßt, nach Anspruch 1 oder 2, dadurch gekennzeichent, daß die Ätzrate dieser Isolierschicht durch die Ionen derart erhöht ist, daß sie mittels gepufferter Flußsäure strukturiert werden kann.3) semiconductor device with an insulating layer covered with buffered Hydrofluoric acid cannot be etched or can only be etched with difficulty, according to claim 1 or 2, characterized in that that the etching rate of this insulating layer is increased by the ions so that they can be structured by means of buffered hydrofluoric acid. 4) Halbleiteranordnung nach einem der Ansprüche 1 bis 3, da durch gekennzeichnet, daß in die Isolierschicht Phosphorionen eingebaut sind.4) semiconductor arrangement according to one of claims 1 to 3, as through characterized in that phosphorus ions are built into the insulating layer. 5) Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Isolierschicht, in die die Ionen eingebaut sind. aus Siliziumnitrid besteht.5) semiconductor arrangement according to one of claims 1 to 4, characterized in that that the insulating layer into which the ions are built. consists of silicon nitride. £-,~ ialbleiteranordnung nach einem der Ansprüche t bis 5, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer ersten Schicht aus Siliziumdioxid und die Siliziumdioxidschickt mit einer zweiten Schicht aus Siliziumnitrid bedeckt ist und daß die Ionen in die Siliziumnitridschicht eingebaut sind.£ -, ~ ialleiterordnung according to one of claims t to 5, characterized characterized in that the semiconductor body is provided with a first layer of silicon dioxide and the silicon dioxide is covered with a second layer of silicon nitride and that the ions are built into the silicon nitride layer. 7) Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Ionen strukturiert eingebracht werden.7) Method for producing a semiconductor device according to one of the Claims 1 to 6, characterized in that the ions are introduced in a structured manner will. 8) Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das strukturierte Ätzen der Isolierschicht nach dem struktierten Einbringen der Ionen ohne Ätzmaske erfolgt.8) Method according to claim 7, characterized in that the structured Etching of the insulating layer after the structured introduction of the ions without an etching mask he follows. 9) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Siliziumnitridschicht nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumnitridschicht mittels einer Fotolackmaske als Implantationsmaske derart mit Phosphorionen implantiert wird, daß die Siliziumnitridschicht bei Raumtemperatur in gepufferter Flußsäure strukturiert geätzt werden kann.9) Method of manufacturing a semiconductor device with a silicon nitride layer according to one of the preceding claims, characterized in that the silicon nitride layer by means of a photoresist mask implanted as an implantation mask with phosphorus ions that the silicon nitride layer is in buffered hydrofluoric acid at room temperature can be etched in a structured manner.
DE19772748401 1977-10-28 1977-10-28 MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film Pending DE2748401A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772748401 DE2748401A1 (en) 1977-10-28 1977-10-28 MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772748401 DE2748401A1 (en) 1977-10-28 1977-10-28 MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film

Publications (1)

Publication Number Publication Date
DE2748401A1 true DE2748401A1 (en) 1979-05-03

Family

ID=6022517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772748401 Pending DE2748401A1 (en) 1977-10-28 1977-10-28 MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film

Country Status (1)

Country Link
DE (1) DE2748401A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0061350A1 (en) * 1981-03-25 1982-09-29 Hitachi, Ltd. Method of forming pattern
EP0122662A1 (en) * 1983-04-11 1984-10-24 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device, in which patterns are formed in a layer of sillicon nitride by means of ion implantation
EP0218039A1 (en) * 1985-09-30 1987-04-15 Siemens Aktiengesellschaft Method for transferring the finest photoresist structures
WO1999010924A1 (en) * 1997-08-25 1999-03-04 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorous implantation into pecvd nitride/oxynitride films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0061350A1 (en) * 1981-03-25 1982-09-29 Hitachi, Ltd. Method of forming pattern
EP0122662A1 (en) * 1983-04-11 1984-10-24 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device, in which patterns are formed in a layer of sillicon nitride by means of ion implantation
EP0218039A1 (en) * 1985-09-30 1987-04-15 Siemens Aktiengesellschaft Method for transferring the finest photoresist structures
WO1999010924A1 (en) * 1997-08-25 1999-03-04 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorous implantation into pecvd nitride/oxynitride films

Similar Documents

Publication Publication Date Title
DE19654738B4 (en) Method of manufacturing a semiconductor device
DE2915024C2 (en) Method of manufacturing a MOS transistor
DE2661099C2 (en)
DE2534158A1 (en) SEMICONDUCTOR CONSTRUCTION AND METHOD FOR MANUFACTURING IT
DE2422195A1 (en) METHOD FOR AVOIDING INTERFACE CONDITIONS IN THE PRODUCTION OF SEMICONDUCTOR ARRANGEMENTS
DE3024084A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS
DE2951504C2 (en) Method for producing an integrated circuit arrangement with a bipolar transistor having an inner and an outer base region
DE2449012A1 (en) PROCESS FOR MANUFACTURING DIELECTRICALLY INSULATED SEMICONDUCTOR AREAS
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE1961634A1 (en) Process for making a misfet
DE3125064A1 (en) "METHOD FOR PRODUCING AN INTEGRATED CIRCUIT"
DE3032608A1 (en) Semiconductor device prodn. by ion implantation and oxidn. - to give thick and thin oxide films simultaneously on defect and untreated zones
DE2723374A1 (en) SEMICONDUCTOR STRUCTURE WITH AT LEAST ONE FET AND METHOD OF MANUFACTURING IT
EP0028786B1 (en) Ion implantations method
DE2316095A1 (en) METHOD FOR MANUFACTURING INTEGRATED CIRCUITS WITH COMPLEMENTARY CHANNEL FIELD EFFECT TRANSISTORS
DE2111633A1 (en) Process for the production of a surface field effect transistor
DE2911726C2 (en) Process for the production of a field effect transistor
DE2748401A1 (en) MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film
DE19859090B4 (en) Process for producing gate oxides of various thicknesses
DE2162219A1 (en) Method for producing a field effect transistor
DE2930780C2 (en) Method of manufacturing a VMOS transistor
DE2453528C2 (en) Masking process
EP0003733B1 (en) Process for the generation of windows having stepped edges within material layers of insulating material or of material for electrodes for the production of an integrated semiconductor circuit and mis field-effect transistor with short channel length produced by this process
DE2650865A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
DE69032736T2 (en) Method for producing a semiconductor component and semiconductor component produced in this way

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OHJ Non-payment of the annual fee