DE1524141A1 - Schaltungsanordnung zur schnellen Parallel-Addition binaerer Operanden - Google Patents

Description

• Schaltungsanordnung zur schnellen Parallel-Addition binärer Operanden -Bei datenverarbeitenden Maschinen ist es in bestimmten Fällen, z. B. bei Adressenumrechnungsoperationen, erwünscht, daß ein Addierwerk lediglich als Datenübertr. agungsweg verwendet wird. Es kann dadurch die Einstellung eines neuen Übertragungsweges vermieden werden, wenn ein Funktionswerk das gerade mit dem Ausgang des Addierwerkes verbunden ist, Daten von einem anderen Funktionswerk empfangen soll, das zu dieser Zeit mit dem Eingang des Addierwerkes verbunden ist. Diese Datenübertragungsfunktion sollte Jedoch möglichst scbnell und unabhängig von der Wirkungsweise der Übertragsverarbeitungsachaltungen des Addierwerkes ausgeführt werden.

  Bekannte Hachgescriwirdigkeits=paralieladdierwerke$ 'wie sie

  beispiaIsweise indem deutschen patent 1 139 '3`03 besbhrieben

  sind,. :sehen Maßnahmen zur vora#uesdhauendeü ÜbertragsbilclUng I

  vore die dann- bestehen1 daß das Addierwerk in eine Anzahl,

  Abschnitte unterteilt ist, von denen jedem eine sogenannte

  Sprungschaltung zugeordnet ist, die die Bedingung für eitre .

  Ausbreitung eines diesem Abschnitt zuzuleitenden Übertrages

  durch alle Addlerstufen des Abschnittes anzeigt, so daß der

  Übertrag diesen Abschnitt überspringen und bereits dem näch-

  sten Abschnitt zugeführt werden kann. Hei derartigen Schal-

  tungen sind die Operandenziffern einer größeren Anzahl lo-

  gischer Verknüpfungsoperationen unterworfen. So werden bei-

  spielsweise in einer ersten Halbäddierschaltung die Operanden

  miteinander verknüpft und das Ergebnis dieser.Verknqfung ih

  einer .zweiten Halbaddierschaltung mit den ermittelten Über-

  trägen zur Endsumme'vereinigt. Ein direkter Übertragungsweg,

  der die Schaltungen zur Übertragsverarbeitung_umgeht und

  nur über ein Minimum .logischer Verknüpfungsehaltungen führt,

  ist bei diesen Anordnungen nicht vorhanden.

  Eine weitere Forderung an Addierwerke, die vorzugsweise für o -Adressenrechnungen verwendet werden, besteht in einem hohen Maße an Zuverlässigkeit bei der richtigen Resultatermittlung. Es ist daher erwünscht, während der Rechenoperationen Kontrollbedingungen, wie Paritätszustände, :aufrechtzuerhalten uzw. zu verfolgen oder vorherzusagen. Durch-'die«deutsche-Patent schrift 1 187 403 ist ein@Rechenwerk bekännt geworden-=bei' dem die in einem prüfbaren Code verschlüsselten Operanden bitstellenweise zu mindestens zwei Resultatfunktionen z'ü-:_ = sammen gefaßt werden, die für sich'oder gemeinsam eine--dem verwendeten Code eigene.Prüfchärakteristk aufweisen und aus denen unter Beibehaltung der Prüfcharakteristik die Resultete abgeleitet werden. Die Anordnung hat den Nachteil, daß sie an die Verwendung bestimmter Codearten gebunden ist. Von Adressenaddierwerken wird außerdem'bei besonderen Anwendungen gefordert, daß sie die Addition von wahlweise zwei oder drei Adressenwerten in einer relativ kurzen Zeitspanne ausführen soll. Es ist bekannt, die Addition mehrerer Zahlen in aufeinanderfolgenden Additionsoperationen auszuführen und dabei die Übertragsverarbeitung aufzuschieben,. d. h. eine Nettosumme zu bilden und die Überträge separat zu speichern, und in einer abschließenden Additionsoperation die Überträge zu der Nettosumme mit normaler Übertragsverarbeitung zu addieren. Diese Arbeitsweise erfordert zahlreiche Additionsoperätionen, von denen wenigstens eine eine herkömmliche-Übertragsverarbeitung enthalten muß. Außerdem ist die Eingabe der Zwischenergebnisse in Register notwendig: Sie ist daher für sehr schnelle Rechenwerke nicht geeignet. '' Aufgabe vorliegender Erfindung ist es, eine Schaltungsanordnung zur schnellen Pärallel-Addition binärer Operanden mit Generatorschaltungen zur Erzeugung übertrags-und summenbildender Funktionen, aus- denen das Endsummensignal abgeleitet wird, anzugeben, welche es ermöglicht, die vorausgehend genannten Forderungen in vorteilhafter Weise und unter Vermeidung ;-der angegebenen Nachteile zu erfüllen. Erfindungsgemäß wird dies im wesentlichen dadurch erreicht, daß die Generatorschaltungen aus den Operandenbits gleicher Stellenördnüng Übertragsbildungsfunktionen G = A -# - Bn p::. .
• erzeugen, die eine Aussage über das Vorliegen eines Übertrages in dieser Stelle enthalten, sowie Übertragsausbreitungsfunktionen Tn =-A n + Bn erzeugen, die eine Aussage über die Weiterleitung oder Nichtweiterleitung eines in die betreffende Stelle einlaufenden Übertrages zur nächsthöheren Stelle enthalten, daß ein Übertragung in die Stelle n durch Verknüpfung der Funktionen G und T der niedrigeren Stellen des Addierwerkes oder eines Teiles derselben unter Benutzung des Schemas n-1 + n-2 # Tn-1 + Gn -3 # Tn-1 # Tn-2-erzeugt wird und daß aus den Funktionen n und Tn und dem Übertragssignal c in n das Endsummensignal Sn der-betreffenden Stelle durch n # Tn + Tn # Cin n + Tn # n ' cin n oder dessen Äquivalent gebildet wird. Um eine sehr hohe Rechengeschwindigkeit zu erreichen, werden gemäß .der Erfindung die Übertragsausbreitungsfunktionen zukinander benachbarten Bitstellengruppen zugeordneten Gruppen-Ausbreitungsfunktionen durch Und-Verknüpfung zusammengefaßt und#innerhalb dieser Gruppen je eine Übertragsbildungsfunktion mit allen Übertragsausbreitungsfunktionen übergeordneter Bitstellen durch "UND" verknüpft und durch eine ODER-Verknüpfung zu Gruppen-Bildungsfunktionen zusammengefaßt. Die Gruppen-Bildungsfunktionen werden dabei durch UND-Verknüpfung mit den Gruppen-Ausbreitungsfunktionen der übergeordneten Bitstellengruppen zu den jeweiligen Gruppen zugeordneten

  ger@@Übert°ags inuler um swdelt@ cüe arg @isi3_dun derbentra_

  Signa dure@ Uripg mit denbert'ashüdunnn:en und?

  zue.rdneten ._-A_sbrertungs.funi ne4 übergeordneteritste?1..en tei_.lneh.3nen@

  die erlindgnaerne A_n_¢rdntng k-. nn in vor-to i_.lha#te weise d,dur@

  ehneli.en l#aralieladditi n dreier Zs.llen verwegdet werderi, das d.eiler-

  tratgsbildungs- und Übertragssusbreitungsfunl@tipnen gus :den;euitaten eine

  13,xiisivüC)der-Zusammenfas.sung und, einer UND-Zusammenfa.ssurg v@ri drei

  2u a:ddI!@reu.denpera_ri.den -abgeleitet werden.

  Naeh einem weiteren vorteilhaften Merkmal der Erfindung ist eine 1'.aritätsvorherbestimrnungs-Sehaltung vorgesehen, die durch paritätsgruppenweise Exklusiv-Oder-Zusammenfassung einer Eingangswert-Parität, einer Parität der bei einer Übertragsaufschub-Summenbildung entstandenen separaten Überträge, von Anzeigesignalen für eine ungerade Anzahl Überträge innerhalb einer der Parität zugrundeliegenden Bitstellengruppe und von Paritätsumkehrsignalen eine Endsummenparität ableiten, wobei zur Bildung der Paritätsumkehrsignale durch UND-Verknüpfungen der Übertragsausbreitungsfunktionen mit den negierten Übertragsbildungsfunktionen Operanden-Halbsummen gewonnen werden, die zusammen mit den Übertragsgruppensignalen durch UND -Verknüpfung zu Paritätsumkehrsignalen umgewandelt werden.

  ß:: Erf wü. -ed -gq - den. -mpruchm zu

  i

  N4@r-C)Ie-Xld tot ein lfhuniie der Ertin-

  du4nd von Zeghn p -gedarztte.e-.1.e:;

  Qk#d:er ßch

  @ueo:en- Faalo additign binär @.

  . . geM #Uß der- Erf pdupg@ _ .

  fix da.s detiallierte,okseha@@.11i..d der Eingangs-

  geha@tuwan F1g. @.,

  Fig. 3 ein Patenformat, wie es die eehaltungsanordnung

  nach Fig. i verwendet,

  Fig. 4, 4a ein detailliertes Blocksehaltbiid des Schaltungs-

  teils von Fig. 1, der aus den Operanden Netto

  ' summen und sepäxate Überträge bildet,

  Fig. 5 eindetailliertes Blockschaltbild des Schaltungs-

  teils von Fig. 1, weicher die Übertragsbildungs-

  und.Übertragsausbreitungsfunktionen erzeugt,

  Fig.6 ein detailliertes Blockschaltbild des Teiles

  . von Fig. 1, welcher die Ubertragsbildungs-'und

  Übertragsausbreitungsfunktionen in Gruppen zusammen-

  faßt, '.

  detailliertes Blockschaltbild des Teiles

  von:Fig.-1": der die Gruppen-Übertragssignale

  -bildet, : .. . ...

  Fig. 8.# ein detailliertes Blockschaltbild des Teiles von Fig. 1, welcher. ciie Ubertragssignale bildet, Fig. 9 ein detailliertes Blockschaltbild des Teile von Fig. 3, welcher die Endsummen bildet, Fig. ya eine weitere Ausführungsform der Schaltung von .Fig. 9, Fig. 10 , ein detailliertes Blockschaltbild des Teiles von Fig. 1, welcher zur Bildung von Halbsummen dierit, Fig. 11 eire detailliertes Blockschaltbild des Teiles Fig. 1, weicher zur Ermittlung der Eingangsparität verwendet wird, -Fig..12 ein detailliertes Blockschaltbild der Schaltung' zur Erzeugung ungerader Überträge nach Fig. 1,

  Fig. 13 ein detailliertes Blockschaltbild des Teiles

  von Fig. 1, der die Parität der aufgeschobenen

  Überträge der Eingangswerte bildet,

  Fig. 14 eine detailliertes Blockschaltbild einer Pari-

  ' tätsumkehnschaltung, wie sie in Fig. 1 verwen-

  det wird, ,.

  Fig. 15 ein Blocksähaltbild einer Schaltung.zur Ermitt-

  lung der Gesamtparität gemäß Vig. 1,

  Fig. 16 . ein detailliertes Blockschaltbild zur Ermittlung

  .von Halbsummen-Fehlern gemäß Fig. 1,

  Fig. 17 _ ein detaillierten Blockschaltbild des Teiles

  ,. ' von Pig: 1, der die aus einer Gruppe austreten-

  . den Überträge anzeigt und - . '

  Fig. 18 ein Blockschaltbild einer Übertrags-Fehler-

  . Feststellschaltung; wie sie in Fig. 1 verwendet

  ,, wird.

  Kürze allgemeine Beschreibung an Hand der Fiß._ 1 .

  Als Ausführungsbeispiel der erfindungsgemäßen Schalbunga-

  anordnung*wird ein Ad ressenaddierer beschrieben. Der Adressenaddierer besteht im wesentlichen aus vier Teilen. Im ersten: Teil, der die Schaltungen von Fig. 2 --4 und Fig. 11 enthält, werden mehrere Eingangsleitungen zusammengefaßt; um zwei-Eingangsleitungen.zum Addierer.vorzusehen, zusammen-mit bestimmten Paritätseingängen. Im zweiten Teil, welcher-die Schaltungen von Fig.-6 # 10 umfaßt, wird eine Endsumme nach einer Methode gebildet, welche die Eingangsbits so direkt wie möglich verwendet, um einen sehr schnellen Weg für Daten vorzusehen, wenn der Addierer lediglich als'Datenweg verwendet wird. Im dritten Teil, welcher die Schaltung von Fig. 11 - 15 enthält, wird die Parität-für die Summe gebildet. Der vierte Teil enthält Fig..16 - 18. in welchem verschiedene Teile der Addiersehaltung durch unabhängige Schaltungen geprüft werden. Jeder der erwähnten Teile sowie sein Zusammenwirken mit dem anderen der erwähnten Teile wird in den, nachfolgenden Besehreibungsteilen ausführlich erläutert.-- . - ' . EINGANGSTEIL Addier-EIngangsschaltuna (Fig. 2) Im oberen-Teil von Fig. 2 werden erste Eingangswertsignal® von einem nichtdargestellten Eingabe-Aegister auf OBL-Leitungen'8 - 31 auf entsprechende Leitungen 48 -'L31 übertragen unter gleichzeitiger Bildung der Komplementsignale NICHT,L8'- NICHT L31. Die Signale sind in Gruppen 8-15, 16-23 und 24-j1 unterteilt, denen Paritätsbits zugeordnet sind. Es ist darauf hinzuweisen, daß die Bitstellen 0 bis 7 nicht verwendet werden. In der Mitte von Fig. 2 werden zweite Eingangswert-Signale auf GBR-Leitungen 8-22 auf Leitungen R8-R22 übertragen. Auch diese Signale weisen Komplemente sowie entsprechende Paritätsbits RP 8-15 und RP 16-23 auf. Außerdem sprechen mehrere ODER-Schaltungen 3-2 entweder die GBR-Leitungen 23-31 und P24-31 an, oder auf mehrere von VFL-Leitungen 23-31 und P24-31 von der E- Einheit. Die Ausgangsleitungen der ODER-. Schaltungen 3-2 umfassen mehrere Leitungen R23-R31 (zusammen mit entsprechenden Paritätsleitungen) und werden an die Inverter 4 angelegt, um Komplementsignale auf Leitungen NICHT R23 - NICHT R37, zu bilden. Im unteren Teil von Fig. 2 werden dritte Eingangswertsignale an D FLD-Leitungen 20-31 angelegt, um entsprechende Signale auf den Leitungen D20 - D 31# zu erzeugen, wobei die Signale auf den Leitungen D25 - D28 durch mehrere ODER-Schaltungen 5-2 gebildet werden, und zwar entweder auf die D-Signale hin oder auf Steuersignale auf mehreren IRPT CTRL-Leitungen 25-28. Entsprechende Komplementenleitungen erhalten Signale von mehreren Invertern 6-2. Auch f'ür diesen Eingangsxert sind Paritätsbits D P 16-23 und D P 24-37. vorgesehen. Ubertragsaufschub-Summen- und -Übertragsbildung. . (Fig. 3, 4, 4a, 4b) In Fig. 3 wird das allgemeine Datenformat für Adressen gezeigt, die dem Adressenaddierer zugeführt werden. Gruppen von jeweils vier Bits werden für eine vorausschauende Übertragungsausbreitung verwendet, wobei die höchste Gruppe die vier Bitstellen 8-11 und die niedrigste Gruppe die Bitstellen 28-31 umfaßt. Daher würde die Bitstelle 31 einen Ubertrag zu Bitstelle 30 geben, aber nicht umgekehrt. Ähnlich findet die Ausbreitung von höheren Bitstellen zu niedrigeren Bitstellen durch den ganzen Addiervorgang statt. In Fig. 4 werden mehrere Schaltungen mit zwei und drei Ein- , gängen dazu verwendet, um die Eingänge D und L zu kombinieren und um Übertragsausgänge zu mehreren Leitungen CSC 8 #. CSC 31 vorzusehen sowie die entsprechenden Komplemente auf den Lei-@ tungen NICHT CSC 8 - NICHT CSC 31. Die Eingangsblöcke 1-4 mit drei Eingängen werden in Fig. 4b gezeigt, in welcher eine CSC 20-Leitung durch eine ODER-Schaltung 3-4 erregt wird auf eine beliebige von drei UND-Schaltungen 4-4 hin, wovon jede auf ein anderes Paar von Eingangssignalen L20, R20, D20 anspricht, Auf diese 'Weise wird die ODER-Schaltung 3-4 in Betrieb genommen, wenv(zwei oder drei Eingänge für den Block 1-4 vorhanden sind. Ähnlich wird ein Signal gebildet auf einer NICHT CSC-20-Leitung durch eine ODER-Schaltung 5-4 auf jede beliebige

  en

  von drei UND-Schaltung/6-4, wovon jede durch ein anderen Paar

  von Komplementen-Eingängen NICHT L-20, NICHT R-20, NICHT D-20 erregt wird, so daß ein Signal auf einer NICHT CSC-20=Leitung gebildet wird, wenn zur gleichen Zeit zwei der Eingänge zum Block 1 nicht vorhanden sind. Auf diese Weise bildet der. Block 1, wie in Fig. 4b gezeigt, entweder ein.Übertragsaufschu.b-Über= trägssignal oder ein Nicht-Übertragsauf'schub-Üvertragssignal, je nachdem, ob mindestens zwei Eingangssignale oder.nieht mehr als ein Eingangssignal zum Block 1-4 vorhanden sind. Die mit zwei Eingängen versehene Schaltung 2-4 der Fig. 4 -ist in Fig. 4a dargestellt, wo ein Signal auf einer CSC 8-Leitung gebildet wird, vorausgesetzt, es sind zwei Eingänge zu einer UND-Schaltung-7-4 vorhanden auf den L8-und R8-Leitungen. Auf' ähnliche Weise wird ein Signal durch eine UND-Schaltung 8-4 gebildet auf einer.NICHT CSC.8-Leitung in Beantwortung des gleichzeitigen Vorhandenseins von komplementären Eingangssignalen NICHT L8, NICHT 118. Auf diese Weise bildet der Block 2-4, wie in ig. 4a gezeigt, ein7Übertragsaufschub-Übertragssignal, wenn beiden Eingangssignale vorhanden sind, und bildet ein Nicht-Übertragsaufschub-Übertragssignal, wenn keines der Eingangssignale vorhanden ist. In Fig. 4.unten bilden mehrere EXCLUSIVE-ODER-Schaltungen y-4 Ubertragsaufschub-Summensignale auf mehreren CSS 8-CSS 31-Leitungen, wenn zwei oder mehr Eingangsbits vorhanden sind (oder nicht) für die'entsprechende der Schaltung 1-4 bis 3-4. Der Effekt der Schaltung nach Fig. 4 besteht darin, die Signale von den drei Eingängen L" R und D mit den zwei Ausgängen in Übertragsaufschub-Summen- und -Übertragssignale CSC, CSS umzuwandeln, um die drei Eingangswerte zu zwei Operanden einer Additionsschaltung mit zwei Eingängen zu verdichten. SUMMENBILDUNGSTEIL Übertragsbildungs- und Übertragsausbreitungs.- bzw. -Übertragungsfunktionen (Fig. 5) Die in Fig. 4 gebildeten CSC.und CSS-Signale werden an die Eingänge der Schaltung von Fig..5 angelegt, um Übertragungs-, bzw. Ausbreitungsfunktionen (T) hervorzurufen und um Bildüngsfunktionen (G) zu erzeugen, die bei verschiedenen Schaltungen innerhalb des Adressenaddierers angewandt werden. Wenn in Betracht gezogen wird, daß das niedrigste Bit das Bit 31 ist und das höchste Bit das Bit 8, dann werden-die Überträge notwendigerweise von Bit 3.1 zu Bit 8 ausgebreitet. Die Eingänge zum Addierer umfassen die Ausgänge der CSC und CSS-Schaltungen, unlin jedem Fall kann eine Übertragung stattfinden, vorausgesetzt, daß eine dumme vorhanden ist für das entsprechende I3it oder ein Übertrag für das nach stniedrige Bit. Genauer gesagt, eine Verriegelungsschaltung 1-5 wird von einer UND-Schaltung 2-F5 eingestellt durch ein (nicht-T.agcsteuertes)_ Zeitsieirerl (hin) teuf der NICHT LC-Leitung, vorausgesetzt, es besteht e ixr 3i.;nal auf der CSS 31-Leitung. Ähnlich verursacht eine UND-S0haltung 3-5, daß eine ODER-Schaltung 4-5 eine VerriegeluzzFs:;chaltung 5-5 einstellt, wenn ein Signal auf einer CSS 30-Leitung vorhanden ist; und auf ähnliche Weise wird eine UND-Schaltung 6-y bewirken, daß die ODER-Schaltung 4-5 die Verriegejungaachaltung 5-5 einstellt, wenn ein Signal auf einer CSC vorhanden ist. Auf diese Weise kann die ODER-Schaltung 4-5 entweder auf einen Übertrag vom niedrigen Bit 31 ansprechen oder auf eine'Summe vom entsprechenden Hit 30, um eine Ubertragungsfunktion auf der T 30-Leitung durch die Verriegelungsschaltung 5-5 anzuzeigen. Auf ähnliche Weise werden alle restlichen Bits 8-31 auf den CSC- und CSS-Leitungen der Fig. 4 ausgenützt, um die Übertragungsbits auf den Leitungen T8-T31 und deren Komplementen auf den Leitungen NICHT T8- NICHT T31 zu bilden. Es ist darauf hinzuweisen, daß die Verriegelungsschaltung 1 nur eineUND-Schaltung 2. aufweist, da es keine Leitung CSC 32 gibt.

  In fiL,. 5 unten sind die Schaltungen gezeigt, welche die

  t@ild@.in@@funactior@cn hervorbri ngen. Die Bildungsfunktionen zeigen

  an, daß eil @.t@cerv@er 111 einer bestimmten Bitstelle zur Weiter-

  gabe ä.ti t, 'Ave Bit ttellc? gebildet wird. Ein Über- .

  wann zur gleichen Zeit eln Signal CSC für

  diese ll.i.;@t:ll@@ Urld e111 Signal CSS für die nIchstniedrige

  -1111 .

  Bitstelle vorhanden ist. Für die Bitstelle 30 wird z.B. eine Verriege,lungsschaltung 7-5 engestellt von einer UND-Schaltung 8-5_zum Zeitpunkt NICHT LC, vorausgesetzt, es sind zur gleichen Zeit Signale auf der CSS 30 Leitung und auf der CSC 31-Leitung vorhanden. Es ist darauf hinzuweisen, daß auch hier eine entsprechende Schaltungsanordnung für die Bitstelle 31 überflüssig ist. Auf' ähnliche Weise wird eine Verriegelungsschaltung 9-5 von einer UND-Schaltung 10-5 zum Zeitpunkt NICHT LC gesetzt, vorausgesetzt, es sind zur gleichen Zeit Signale auf der CSS 8-Leitung und der CSC-9-Leitung vorhanden.'Alle Verriegelungsschaltungen werden durch nichtgezeigte Schaltmittel gelöscht, kurz bevor sie von dem Signal auf der NICHT LC-Leitung eingestellt werden. Gruppen-Bildungs- und -Ausbreitungs- bzw. Übertragungs-funktionen (Fit;. 6) Die Übertragungs- und Bildungssignale, die von der Schaltung in Fig. 5 erzeugt werden, dienen unter anderem dazu, um-Gruppenübertragungs- und Bildungssignale in Fig. 6 hervorzubringen. in diesem Addierer wird die Addition in vier Bitgruppen vorgenommen, so daß ein Übertragssignal von jedem vierten Bit als ein Übertragssignal der Gruppe betrachtet wird und nicht als ein Übertragssignal der betreffenden Bitstelle. Auf diese Weise spricht die ODER-Schaltung 1-6 (Fig. 6) auf ein Signal auf Leitung G28 an, um eine Bildungsfunktion zu erzeugen, Während alle höheren Bits Übertragungsfunktionen haben. Danach wird die. Bildungsfunktion durch die Gruppe übertragen, um eine Gruppenbildungsfunktion zu erzeugen. Zum Beispiel spricht die UND-Schaltung 2-6 auf eine Bildungsfunktion in Bitstelle 27 zusammen mit einer Übertragungsfunktion für 13it 28 an, um das Äquivalent einer Bildungsfunktion für Bit 28 hervorzubringen, was zur Folge hat, daß die ODER-Schaltung 1-6 eine Bildungsfunktion für die Gruppe (28-31) ausführt. Auf ähnliche Weise bringt die UND-Schaltung 3-6 eine Gruppen-Bildungsfunktion hervor, vorausgesetzt, daß eine Bildungsfunktion für Bit 30 vorhanden ist; und Ubertragungsfunktionen für die Bitstelle 29 und die Bitstelle 28 vorliegen. Die ODER-Schaltung 1-6 spricht nur auf zwei UND-Schaltungen an und auf die Summenbildungsfunktion 28, weil keine Bildungsfunktion 31 vorhanden ist. Eine ODER-Schaltung 4 spricht auf eine Bildungsfunktion für Bistelle 24 oder auf' eine UND-Schaltung 5-6 an, die auf eine Bildungsfunktion für Bitstelle 25 und eine Übertragungsfunktion für Bitstelle 24 anspricht, auf' eire UND-Schalturig 6, die auf eine Bildungsfunktion für Bitstelle 26 anspricht, zusammen mit den Ubertragungsfunktioneryfür die Bitstellen 25 und 24, oder auf eine UND-Schaltung °'j, die auf eine Bildungsfunktion für Bitstelle 27 anspricht zusammen mit den Übertragungen für die Bitstellen 26, 25 und 24. Auf ähnliche Weise werden Gruppen-Bildungssignale für alle Gruppen erzeugt, mit Ausnahme der Gruppe 8a11, da dies die wertmäßig.:höchste Gruppe ist. Im unteren Teil der Fig. 6 werden Übertragungsfunktionen für die Gruppen hervorgebracht, und zwar lediglich dadurch, daß Übertragungsfunktionen für die einzelnen Bits innerhalb der Gruppe in einer UND-Schaltung verknüpft werden, Auch hier wird keine Übertragungsfunktion für die Gruppe 8-11 erzeugt, dä es keine weitere Gruppe gibt, zu der ein Übertrag geleitet werden könnte. Auf' diese Weise werden Übertragungsfunktionen für die Gruppen 12-15 bis 2e-27 gebildet durch entsprechende UND-Schaltungen 8-6, 9-7@zusammengef'aßt, wenn gleichzeitig alle Übertragungen T12-T15, T24-T27 für ;jede Gruppe vorhanden sind. ÜbertraZin die Gruppe F1 .7) Die Gruppen-Bildungs- und Übertragungsfunktionen die von der Schaltung nach Fig. 6 erzeugt werden, finden in Fig. 7 Anwendung,,um Signale zu bilden, die einen'Ubertrag'in eine Vierbit-Gruppe.anzeigen. Ein Übertrag in eine Gruppe kommt einer Bildungsfunkton von der vorhergehenden Gruppe gleich, die voneiner vorhergehenden Gruppe selbst hervorgebracht werden kann oder die eine Bildungsfunktion einer niedrigeren Gruppe sein kann und durch die vorhergehende Gruppe übertragen wurde. Aufdiese Weise ist eine Bildungsfunktion in Gruppe 28-11 einem Übertrag In Gruppe 24-27 gleich, wie.rnit der obersten Leitung von Fig: 7 ,gezeigt. Eine ODER-Schaltung 1-7 in Fig. 7 bildet ein Signal auf der C IN 20-23 Leitung auf' eine Bildungsfunktion für Gruppe 24-27 hin, oder auf' eine UND-Schaltung -2=7 hin, die wirksam wird, wenn eine Bildungsfunktion für Gruppe 28#31 zusammen mit einer Übertragungsfunktion für Gruppe 24-27@vorliegt. Auf ähnliche Weise werden auch die Überträge in die weiteren Gruppen durch entsprechende Schaltungen gebildet. Die komplizierteste hiervon ist die, welche ein Signal auf der C IN 8-1l Leitung auf eine Bildungsfunktion f'ür Gruppe 12-15 hervorruft, oder auf jede beliebige von vier UND-Schaltungen 4-7, 5-7, 6-7, 7,-7 hin. Die UND-Schaltung 7-7 sprieht auf eine Bildungsfunktion für Gruppe 16-19 an, zusammen mit einer Übertragung für:Gruppe 12-15; die UND-Schaltung 6-7 spricht auf' eine Bildungsfunktion für Gruppe 20-23 an zusammen mit Übertragungsfunktionen für die Gruppen; 16-19 und 12-15j die UND-Schaltung 5-7 spricht auf eine Bildungsfunktion für die Gruppe 2A-17 an zusammen mit Übertragungsfunktionen für die Gruppen 20-23, 16-19 und l2-15; und die UND-Schaltung 4-7 spricht auf eine -Bildungsfunktion für die Gruppe 28-3l, an zusammen mit den Übertragungsfunktiönen für die Gruppen 24-27, 20-23, 16-19 und 12-15. Auf' diese Weise kann die Eingabe eines Übertrages in eine Gruppe eine B1ldungsfunktion von der vorhergehenden

  Gruppe sein oder eine Bildungsfunktion, die von einer noch

  niedrig, erabn Ggeuppe übertragen wurde-.

  Wie LM nilt Bitstellen 30, 279 o 0 0 '@^,@."'u FZ9.

  ge'zeigt,ist der Übertrag in das niedrigste Bit einer Gruppe der Übertrag in diese Gruppe, und ein Übertrag in jedes andere Bit umfaßt eine Bildungsfunktion von der nächstniedrigen Bitstelle oder einen Übertrag von einer noch niedrigeren Bitstelle. Ein Übertrag in die Bitstelle 30 ist somit eine Bildungsfunktion von Bitstelle 31. Der Übertrag in Bitstelle 29 wird durch eine ODER-Schaltung 1-8 in Fig. 8 hervorgerufen auf ein Signal von einer UND-Schaltung 2-8 hin, und zwar jedesmal, wenn eine Bildungsfunktion in Bitstelle 31 und eine Übertragungsfunktion in Bitstelle 30 oder auf eineBildungsfunktion für Bitstelle 30 hin. Ähnlich wird ein Übertrag in Bitstelle 28 durch eine ODER-Schaltung 3-8 hervorgerufen, jedesmal, wenn eine Bildungsfunktion von Bitstelle 29 vorliegt oder wenn eine Bildungsfunktion für Bitstelle 30 zusammen mit einer Übertragungsfunktion für Bitstelle 29 vorliegt, so daß eine UND-Schaltung 4-8 darauf anspricht, oder .wenn eine UND-Schaltung-5-8 signalführend wird, sofern eine Bildungsfunktion für Bitstelle 31 zusammen mit Übertragungsfunktionen für die Bitstellen 30 und 29 vorliegen. Die restliche Suhaltung von Fig. 8 (einschließlich des Teiles, der der Einfachheit halber nicht gezeigt wurde) arbeitet auf ähnliche Weise. Bildung der Endsumme (Fig. ga Endsummen werden in dem vorliegenden Adressenaddierer auf' eine Art gebildet, die sich von der bekannten Addition mit vorausschauendem Übertrag unterscheidet. Eine kennzeichnende Eigenschaft des Addierers nach der Erfindung besteht darin, daB er zur Endsummenbildung anstelle der bekannten Verwendung von Halbsummen zur Verknüpfung mit den vorausschauend gebildeten Überträgen die Übertragsbildungs- und Übertragsausbreitungsfunktionen der Eingqlgsbits zusammen mit Überträgen in jede Bitstelle verwendet, In Fig. 9a spricht eine ODER-Schaltung 1-9 auf' jede von vier UND-Schaltungen 2-9, 3-9, 4-9, 5-9 an, um-ein-Endsummenbi-t FS zu bilden. Jede dieser UND-Schaltungen wird bei einer anderen Bitkombination wirksam. Die UND-Schaltung 2 wird wirksam, wenn alle drei Bits T, G, C vorhanden sind, die die Übertragungs® und Bildungsfunktion und das Übertragsignal zum entsprechenden Bit darstellen. Die UND-Schaltung 3-9 wird wirksam, wenn! nur die Übertragungsfunktion vorhanden ist; die UND-Schaltung 4-9 wird wirksam, wenn nur eine Bildungsfunktion vorhanden ist, und die UND-Schaltung 5-9 wird wirksam, wenn nur ein Übertrags-Eingangssignal vorhanden ist. Auf diese Weise spricht jede dieser UND-SChaltungen auf ein, uni nur auf ein, Eingangsbit an, während die UND-Schaltung 2 auf alle drei vorhandenen Eingangsbits anspricht.-°@- . Wie die Figo 9 zelet, ist jedoch möglich, die Schaltung zuvereinfachen aufgrund des Zusammenhangs zwischen der Übertijagungs- und der Bildungsfunktion. Da die Übertragungsfunktion dem Vorhandensein von einem der zwei Eingangsbits CSC und CSS gleichkommt, und da die Bildungsfunktion dem Vorhandensein von beiden Eingangsbits CSC, CSS gleichkommt, folgt daraus, daß es kein Bildungsfunktionsbit geben kann, ohne daß ein Übertragungsfunktionsbit vorhanden ist, und es folgt weiterhin daraus, daß, wenn ein Bildungbit vorhanden ist, auch ein Übertragungsfunktionsbit vorhanden sein müß. Weil daher ein Bildungsfunktionsbit an die UND-Schaltung 2-9 (Fig. 9a) angelegt wird, wird immer ein Übertragungsfunktionsbit vorhanden sein, wenn ein Bildungsfunktionsbit angelegt wird; es ist daher unnötig, das Ubertragungsfunktionsbit direkt an die UND-Schaltung 2-9 anzulegen. Da die UND-Schaltung 1l-9 das Vorhandensein einer Bildungsfunktion zur gleichen Zeit mit dem Fehlen einer Übertragungsfunktion erforderlich macht, was nie passieren karin,ist es auch möglich, die gesamte UND-Schaltung 4-9 im Endsummengenerator nach Fig. 9a wegzulassen. Außerdem verlangt die UND-Schaltung 5-9 das Fehlen einer Bildungsfunktion, die notwendi#prweise auftritt, wenn die Übertragungsfunktion nicht vorhanden ist; es ist daher nicht notwendig, die Nicht-Bi ldungsfunktion direkt an die UND-Schaltung ä-9 anzulegen.
• In Fig. 9 ist die Egdsumme für Bitstelle 31 lediglich die einfache Summe für Bitstelle 31,da in die niedrigste Bitstelle des Addierers' keine Überträge stattfinden können. Eine ODER-Schaltung 6-9 spricht auf jede von drei UND-Schaltungen 7'-9, 8-9, y-9 an, um eine Endgumme.für Bit 30 zu bilden, gemäß den Grundsätzen, die oben in bezug auf Fig. 9a gegeben wurden. Wenn Signale-0 30 und C IN 30 vorhanden sind, dann erkennt die UND-Schaltung 7-9 die Tatsache, daß alle drei Eingänge für dieses Bit vorhanden sind. Die UND-Schaltung 8-9 erkennt die Bedingung, daß T 30 nicht vorhanden ist, durch das Fehlen von G 30 und das Vorhandensein von C IN 30. Die UND-Schaltung 9-9 spricht auf die Gegenwart von T 30 zur gleichen Zeit mit dem Fehlen' von G-.30 und C IN 30 an. Mehrere andere ODER-Schaltungen, eine für jedes Hit, die alle in derselben Weise wie die ODER-Schaltungen 6-9 und 10-.9 arbeiten, liefern Endsummen für alle Bitstellen des Addierers in einer ähnlichen Weise. , Es ist darauf. hinzuweisen, daß durch die Verwendung der Übertragungs-#und Bildungsfunktionen zusammen mit den vorausschauend gebildeten Uberträgen in jeder Bitstelle verschiedene Logikstufen eliminiert werden, die gemäß der bekannten Verwendung der Halbaddiersumme zur Endsummenbildung notwendig wären. Dadurch können sich, wenn der Addierer als DatenwegiUr einen einzigen wirksamen Eingang benuttt wird, die angelegten Ein-

  gangssignale schneller durch@den Addierer ausbreiten, als es

  dop Fall wäre, wend sie zusätzlich durch eine Halbaddier-

  nehaltung Ueltet werden neUgte®

  PARITÄTSBILDENDER SCHALTUNGSTEIL Eine Paritätskontrolle für den Adressenaddierer-Ausgang ist für jedes der drei acht-Bit-gytes vorgesehen. Da der Addierer in Vierbitstellen-Gruppen unterteilt ist, entsteht die-Parität für jede Vierbitstellen-Gruppe und die Paritätsoit-Gruppe (die ein Byte bildet) wird in EXCLUSIV-ODER-Schaltung verknüpft, um ein Endparitätsbit zu bilden für das Viergruppen-Achtoit-Byte, auf welches sich das Bit bezieht.. Zur Bildung von Parität für jede der Vierbitstellen-Gruppen ist als erstes zu bedenken, daß die Parität jeder dieser Gruppen der EXCLUSIV-ODER-Funktion der Ausgangsbits innerhalb der Gruppe gleichkommt. Nie vom Stand der Technik bekannt, ist jedes Summenbit der Halbsumme gleich, die in EXCLUSIV-ODER-Funktion mit einem Übertrag in dieses Bit verknüpft ist, welches wiederum der- EXCLUSIV-ODER-Verknüpfung der ursprünglichen Eingangsbits gleichkommt.' Auf dieserWeise ist die Parität einer Gruppe gleich der EXCLUSIV-ODER-Summierung von jeder der Halbsummen in der Gruppe, die mit der EXCLUSIV-ODER-Summierung von jedem der Überträge in jedes Bit der Gruppe in EXCLUSIV-ODER-Funktion verbunden ist. Die Summierung der EXCLUSIV-ODER-Verknüpfungen aller Überträge in die Bits der Gruppen ist gleich einem ungeraden oder geraden Status, je nachdem, der gesamten Übertragsanzahl, die für alle Bits innerhalb der Gruppe vorhanden ist. Dies wiederum kann auf Übertragungs- und Bildungsfunktionen f'ür die Bits in._der Gruppe hin hervorgerufen werden. Es ist daher nicht notwendig, sich darauf zu vez-hssen, daß die Überträge in die Bitstellen die Parität für den Adressenaddierer-Ausgang bilden, und es ist daher möglich; die Parität vorausschauend zu bilden, d.h: zu einem Zeitpunkt, in dem die Übertragsbildung und -verarbeitung einer Additionsoperation noch im Gange ist. Die Geradheit.(oder Ungeradheit) der nachträglich entstandenen Überträge darf' Jedoch keine Veränderung,.in der Parität zur Fölge haben. Bei einem Übertrag in eine Gruppe wird daher eine Umkehrungsparitäts-Funktion erzeugt, die den Pari-tätswert verändert. In diesem Ausführungsbeispiel wird die Parität der Endsumme unter Berücksichtigung der Tatsache bestimmt, daß die Parität jeder Datenbitgruppe der_EXCLUSIV-ODER-Verknüpfung des Einzelbits in jeder Gruppe gleich ist, wobei die Parität von jedem der genannten Bits gleich einer Halbsumme dieses Bits ist, die mit einem Übertrag durch EXCLUSIVES ODER verbunden wurde. Daher ist die Parität f'Ur die Gruppe 16-23 beispielsweise gleich der folgenden Funktion: a .
• (HS 16 V C ZN 16) V (HS 17 V. C ZN 17) ... u(HS 23 v C Irr wprin V das Symbol für eine EXCLUSIV-ODER-Verknüpfung ist. Diese Funktion ist gleich der folgenden: (HS 16 V HS 17 ... V HS 23) V (C IN 16 V C IN 17 '... 'f C IN 2,3). In dieser letzten Gleichung ist die erste Klammer gleich der Parität des Eingangssignales zum Übertrags-Vorausschau-Addierer, das wiederum der Parität des Eingangssignals zum Übertragsaufschub-Addierer gleich is,t, das mit der Parität der Überträge innerhalb des Übertragsaufsehub-Addlerers in EXCLUSIV-ODER-Schaltung verbunden ist. Die zweite Klammer ist der Parität der Bitüberträge innerhalb einer der vier Bitgruppen in einem Acht-Bit-Paritätsbyte glich, die mit der Parität der Überträge der anderen Vierbitgruppe innerhalb des Bytes in EXCLUSIV-ODER-Verknüpfung verbunden ist. Die Parität der Bit-Uberträge innerhalb jeder Vierbitgruppe kann als .die Parität der Bitüberträge ausgedrückt werden,. die einen Übertrag in die Gruppe nicht berücksichtigen, der mit einem Faktor durch "EXCLUSIV ODER" verbunden ist, welcher durch einen Übertrag in die Gruppe hervorgerufene Veränderung angibt. So ist die Parität des Ausgangs des Addierers für das Byte, welches die Bits 16-23 umfaßt, gleich der EXCLUSIV-ODER-Funktion von -allen folgenden Größen: die Eingangsparität derrBits 26-23; die Parität@der eingesparten Überträge für die Bits 16-23; eine ungerade Übertragsfunktion'für die Bits 20923; ein INVRT P-Faktor für die Bits 20-23; eine ungerade Übartragsfunktion für die Bits 16-19; und ein INVRT P-Faktor für die Bits 16-19. Die ungerade Übertragsfunktion gibt an, ob die Bitüberträge innerhalb der Vierbitgruppe ungerade (oder gerade)sind, wobei das Nichtbeachten eines Übertrags in die Gruppe sowie des INVRT P-Faktors dem Effekt eines Übertrags in diese Gruppe auf die Parität gleich ist. Dieser Effekt besteht darin, die Parität unter bestimmten Bedingungen umzukehren. Die Bildung einer Parität für den Addierausgang wird ausführlicher in der Beschreibung der Paritätsschaltungen in-deri folgenden Abschnitten erläutert.

  Eingan,swertparität (Fig. 111

  Die Eingangswert-Paritätsschaltung des Adressenaddierers ver-

  wendet mehrere EXCLUS1V-ODER-Schaltungen 1-i1, 2-1l, 3-11, um

  einParitätsbit zu bilden, das die- Parität der Eingänge von den

  GBL und -

  Sammelleitungen /GBR und vom D-Feld (D) weiter gibt: Die

  EXCLUSIV-ODER-;.Schaltung 1-11 spricht auf' die Paritätsbits 24-31 an für Jedes dieser Eingangssignale auf den LP 24-31, RP 24-31 und DP 24-31-Leitungen. Die EXCLUSIV-ODER-Schaltung 2-l1 spricht ebenso auf drei Leitungen an, die sich auf die Parität für die Bitstellen 16®23 beziehen. Die UND-Schaltung 3-11 spricht nur auf GBL- und GBR-Bits auf den Leitungen LP 8-15; RP 8-15 an, da kein D-FeldmEingangssignsl für das Byte vorhanden ist, das.die

  Bits 7-15 (s. Fig. 2) umfaßt. Daher ist in diesem Teil der

  Schaltung von Figo 11 keine D-Feld-Parität vorgesehen. o

  Jude. d@k@ ENCLUSIV-ODER-Schaltungen 1-11, 2-11-" 3-11 bewirkt,

  daß durch eine UAD-Schal t ung 4-11, 5-11, 6-11

  eine entsprechende Verrlegelungsschaltub 9-11.

  zurr Zeitpunkt Nicht L eingestellt wird, sofern sich ein Signal auf' der NICHT LC-Leitung befindet. Die Ausgänge dieser Verriegelungschaltungen liefern Paritätsbits des Eingangs zum Addierer auf entsprechenden PAR IN-Leitungen P24-31 bis P8-15. Halbsummengenerator (fit. 10) Die Erzeugung von echten und komplementären Halbsummen erfolgt mit der Schaltung nach Fig. 10, wobei die Halbsumme f'ür Bit 31 der Übertragung f'ür Bit 31 gleich ist, da in der Rand-Bitstelle 31 keine Bildungsfunktion vorhanden ist. Mehrere UND-Schaltungera 1-10 bilden Halbsummen für jedes Bit, wenn eine Übertragungsfunktion f'ür das Bit vorhanden ist und eine Bildungsfunktion fehlt. Mehrere ODER-Schaltungen 2-10 bilden komplementäre Halbsummen (NICHT Halbsumme.) entweder-auf das Fehlen der Übertragungsf'unktion hin oder auf' das Vorhandensein der Bildungsfunktion. So antworten die ODER-Schaltungen 2-10 auf keine Bits oder auf' zwei Bits, während die UND-Schaltungen 1-10 nur auf ein Bit antworten. ' Generatorschaltungi'ür Ungerade Überträge (Fite 12) Der-Generator für ungerade Überträge, der in Fig. 12 gezeigt wird, bildet ein Signal für jede Vierbitgruppe innerhalb des Addierers, um anzuzeigen, daß die Bedingungen innerhalb der Gruppe so sind, daß eine ungerade Zahl von Überträgen in die Bits innerhalb dieser Gruppe ausgeführt wird, ohne Beachtung der Bedingung, ob ein Übertrag .in die Gruppe selbst ausgeführt wird oder nicht. Diese Signale werden von mehreren ODER-Schaltungen l-12, 2-12, 3-12 gebildet, und zwar eine ODER-Schaltung für jede Vierbitgruppe im Addierer. Die ODER-Schaltung 2-12 die zuerst erläutert werden soll, kann jeweils von einer von vier UND-Schältungen 4-12, 5-12, 6-12, 7-12 betrieben werden, von denen jede einer anderen Situation entspricht.. Die UND-Schaltung 21-12 arbeitet z. B, wenn eine Bildungsfunktion für die Bitstelle 27 vorhanden ist, keine Übertragungsfünktion für die Bitsülle 26, und keine Bildungsfunktion für die Bitstelle 25. Dies zeigt, daß ein Übertrag nur in Bitstelle 26 stattfinden kann. Die UND-Schaltung 7-12 ist wirksam, wenn eine Bildungsfunktion für Bit 27 vorhanden ist und eine Übertragungsfunktion für die Bitstellen 26 und 25, so daßlBitüberträge,in die Bitstellen 26, 25 und 24--vorgenommen werden. Die UND-Schaltung 5-12 erkennt, wenn ein Übertrag nur in Bitstelle 25 vorgenommen-wird, der auf einer Bildungsfunktion in Bitstelle 26 beruht, wobei diese Funktion von Bit 26 nicht weiterverbreitet wird, weil keine Übertragung für Bit 25 vorgenommen .wird. Die UND--Schaltung 6 erkennt, wo die einzige Bildungsfunktion für die Bitstelle 25 ist und infolgedessen der einzige Übertrag derjenige in Bitstelle 24. Die Zusammenhänge, die in bezug auf die UND-Sc:haltungen 4-12, 5-12, 6-12, 7-12 in.Fig. 12 gezeigt wurden, sind in Verbindung mit Fig. 8 sehr leicht zu verstehen, wenn bedacht wird, daß die UND-Schaltung 4-12 die Situation trifft, in der ein Übertrag in Bit 26 in fig. 8 vorgenommen wird; Die UND-Schaltung 6-12 in Fig. 12 trifft die Situation, wo ein Übertrag in Bit 24 in Fig. 8 vorgenommen wird, und die UND-,Schaltung 7-12 in Fig. 12 -trifft die Situation"in-welcher ein Übertrag in die Bits 24, 25, und 26 in Fig. 8 vorgenommen wird. Der Effekt eines Übertrags in die Gruppe wird in Verbindung mit der Umwandlungs-Paritätsumkehrschaltung von- Fig. 1ik betrachtet, die in einem der folgenden Abschnitt erläutert wird. Es ist darauf hinzuweisen, daß die ODER-Schaltüng 1 nur auf zwei UND-Schaltungen i-12, 9-12 anspricht, da keine Bildungsfunktion für Bit 31 eintreten. kann, da ein Übertrag in Bit.30 oder in alle drei Bits 28, 29 und 30 gleichzeitig nicht stattfinden kann. Es werden auch nur zwei Eingangssignale zu den UND-Schaltung .8-12 und.9-12 gebraucht, da diese UND-Schaltungen die Bedingung, daß keine Bildungsfunktion von Bit 31 kommt, nicht zu erkennen brauchen. So spricht die UND-Schaltung 8-12 nur auf einen Übertrag in Bitstelle 29 an, und.die UND-Schal-, tung 9-12 erkennt nur den Übertrag in Bitstelle 28; es findet kein Übertrag; in Bitstelle 3(; und kein Ubertrag in drei der Bitstellen zur gleichen Zeit statt. Für jede der Gruppen die die Bitstellen 8-23 einschließen, ist die Schaltung dieselbe,.wie für die Gruppe der Bitsteilen 24-27,_die der ODER-Schaltung 2-12 zugeordnet ist. .Übertragsaufschub-Paritätsschaltung (Fig. 12) In Fig. 13 bilden mehrere EXCLUSIVE ODER-Schaltungen 1-13 Parität für drei Acht-Bit-Gruppen auf entsprechenden Leitungen CSC P 8-15 und CSC P.221-31. Die EXCLUSIV ODER-Schal-Lungen berücksichtigen nur die ungeraden oder geraden Charakteristiken der Gesamtbits, die am Ausgang des in-Fig. 4 gezeigten Generators auftreten. Es Ist darauf hinzuweisen, daß die Eingänge zu den EXCLUSIV ODER-Schaltungen 1 NICHT CSC-Leitungeri sind (unabhängig in Fig.,4 gebildet), und nicht CSS-Leitungen, und zwar deswegen, weil dadurch eine gröbere Unabhängigkeit der Schaltung gewährleistet wird, so dat3, wenn die CSC-Bits irrtümlicherweise gebildet werden, dies keinen Einfluß auf die Bildung der CSC-Paritätsbits hat-, die dazu verwendet werden, die Adressenaddierer-Parität zu bilden. Es wird daher eine Parität für eine korrekte Adressenäddierersumme gebildet, obgleich diese Summe selbst unrichtig sein kann, so daß durch eine folgende Paritätsprüfung gegebenenfalls auch fehlerhafte Additionen.festgestellt werden können. Paritäts-Umkehrschaltung (Fig. lit) Die in Fig. 14 gezeigte Paritäts-Umkehrstufe umfaßt in der

  Hauptsache mehrere, UND-Schaltungen 1-14, 2-l4 von deinen jede

  einet. der' Vebit-Gruppen 8-1.1 ... 24-27 ent@pricht' wobei für

  die Gruppo 2m31 keine ParitUts-UmkehrtunktIon besteht (da in

  d a egse niodLRigs-t@ Gruppe gaiZ ein Übertrag stn#tfinden kann).

  Jede der UND-Schaltungen 1-14, 2-14 kann von einem entsprechenden Paar von ODER-Schaltungen 3-14, 4-14, 5-14, 6-14 wirksam gemacht werden. Die :UND-Schaltung 1-14 wird wirksam, wenn ein Übertrag in Gruppe 8-11 gleichzeitig mit dem Fehlen einer Halbsumme für Bit 11= auftritt. Die UND-Sc:haltung 1-14 wird ebenfalls wirksam, wenn ein. Übertrag in Gruppe 8-11 gleichzeitig mit dem Vorhandensein einer Halbsumme für Bit 10 beim Fehlen einer Halbsumme für Bit 9 auftritt. Dies wird durch.
• die ODER-Schaltungen 3-14, 4-14 erzielt, die in einer ähnlichen Art wirksam werden wie in Fig-. 14 gezeigt. Eine. analoge Schaltung kann dadurch gebildet werden, daß eine UND-Schaltung la-14.wirksam gemacht wird, wenn ein Übertrag in Gruppe 8-11 gleichzeitig mit dem Betrieb der ODER-Schaltung 7-14 auftritt, die wiederum entweder durch eine NichZ-Halbsumme für Bit 11 oder durch eine UND-Schaltung 8-14 wirksam gemacht wird, deren Leitzustand das gleichzeitige Vorhandensein einer Halbsumme für Bitstelle 10 und einer Nicht-Halbsumme für Bitstelle 9 erforderlich macht. Die_im oberen Teil von Fig. 14 gezeigte Schaltung erfordert weniger aufeinanderfolgende-Stufen, wodurch sie etwas schneller arbeitet als die in Fig. 14 unten gezeigte Schaltung. Die UND-Schaltung 2-14 ist in .jeder Hinsicht äquivalent zur UND-Schaltung 1-14, die auf die Ausgangssignale der ODER-Schaltung 5-14 und 6-14 zusammen mit einem Übertrag in die Bits 24-27 wirksam wird.. Die Wirkungsweise der Schaltung von Fig. 14 wird in der folgenden Tabelle dargestellt:

  ' Halbsummen Halbsumme PARITÄ-TS- Identifizierende

  ohne mit WECHSEL Bedingung

  C IN 24-27 C IN 24-27 .

  24 25 26 27 24 25 26 27 .

  a 0 0 0 0 0 0 0 1 - x NICHT HS 27

  b 0 0 0 1 0 0 1 0

  c 0 0 1 0 0 0 1 1 " x NTCHT HS 27

  d 0 0 1 1 0 1' 0 0 x HS 26, NICHT HS 2,.5

  e 0 . 1 0 0 0 1 0 1 x NICHT HS 27

  0 1 0 1 . 0 1 1 0

  9 0 1 1 0 0 1 1 1 x NICHT HS 27

  h 0 1 1 1 1 0 0 0

  1 1 0 0 0 1 0 0 1 x NICHT HS 27

  j 1 0 0 1 1 0 1 0

  k 1 0 1 0- 1 0 1 1 x NICHT HS 27

  1 1. 0 1. 1 1 1 0 0 x HS 26, NICHT HS 25

  m 1 1 0 ' 0 1 1 0 1 NICHT HS 27

  n 1 7: 0 1 1 1 1 0

  0 1 1 1 0 1 1 1 1 NICHT HS 27

  p 1 1 1 1 .0 0 0 0

  Die Tabelle zeigt den Betrieb »der UND-Schaltung 2--14, die, ein

  Signal auf einer INVRT P 24-27-Leitung bildet. In der am wei-

  ' testen links liegenden Kolonne sind die Bits innerhalb der

  Gruppen 24-27 gezeigt, wenn ein Übertrag in die Gruppe ignoriert wird. In der zweiten Kolonne von links werden die Bits nach einem Übertrag in die Gruppe gezeigt. Ob eine Paritätsveränderung in den Bits aufgetreten ist oder nicht (als Ergebnis des Übertrags, der sich in der Halbsumme aüsdrüekt),@wird in der dritten Kolonne gezeigt, wo ein "X" anzeigt, daB eine Paritätsänderung aufgetreten ist. Die .rechte Kolonne zeigt,die Bedingungen, die , von der UND-Schaltung 2-111 und den ODER-Schaltungen 5-14, 6-14 ausgenützt werden, um die@Konfiguration der Halbsummen abzufühlen (wie in der linken Kolonne), für die eine Paritätsveränderung auftreten wird.-Es Ist darauf hinzuweisen, daß Bit 24 ' in dieser Logik ohne Bedeutung ist, da die Parität sich entweder verändert oder nicht, je nach den drei niedrigeren Bits r der Gruppe, ohne Derücksichtigung'des höchsten Bits, wie durch die Symmetrie zwischen Gruppe a-h (oben in der Tabelle) und der Gruppe i.-p (unten in der Tabelle) angezeigt. Die .Zeile a der Tabelle zeigt z.B., daß, wenn die Halbsummen für die Gruppe 24-27 alle NULL sind, ein Übertrag in die Gruppe verursacht, daß nur ein Bit 27 sich in eine EINS verändert. Dies hat zur Folge, daß sich@die Parität von gerade zu ungerade verändert, und daher muß sie von der UND-Schaltung 2-14 abgetastet werden. Da die Halbsummen in der am weitesten links liegenden Kolonne, die einen-Übertr_ag in die Gruppe nicht berücksichtigen, HS 27 nicht mit einschließen, wird diese Tatsache durch die ODER-Schaltungen 5-14, b-14 festgestellt, so daß die UND-Schaltung 2-16 ein Signal auf einer INVRT P 24-27-Leitung bilden. Alle anderen Gruppen bilden Umkehrungs-Paritätssignale auf' ähnliche 'Weise. -Ergebnisparität (Flg. 1.5) In Fig: 15 bildet jeder der drei MCLUSIV ODER-Komplexe 1-15, 2-15, 3-15 ein Signal auf@einer 'entsprechenden Leitung P 24-3l bis 8-15. Bei dem EXCLUSIV ODER-Komplex 2-15 wird ein Signal. auf der Leitung P,16-23 gebildet, wenn eine ungerade Zahl von Eingängen am Komplex vorhanden ist.-Die Arbeitsweise der Schaltung von Fig. 15 beruht auf' dem Umstand, daß die Parität der Summe der Parität der Eingangsleitungen gleich ist, die mit der Parität der Bitüberträge innerhalb eines Addierers in EXCLUSIV ODER-Verknüpfung verbunden sind. Wenn in Betracht gezogen wird, daß die Eingangsleitungen zum Übertragsvorausschau-Addierer in Wirklichkeit die Übertragsaui'schub-Überträge und die Übertragsaufschub-Summen sind, dann Ist die. Parität dieser Überträge und Summen die Parität des Eingangs. Die Parität der Ubertragsaufschub-Summe ist Identisch mit der Parität des Eingangs zum Übertragsvorausschau-Addierer, welche wiederum die Parität der Eingangsbits zu der gesamten Adressen-

  addiGrer-Schaltung edarstellt. Dies triff't_ zu, da jede Übertrags-

  auf'schubƒSumme lediglich die EXCLUSIV ODER-Funktion der Über-

  ts@agsaufschubaAddierer-Eingangsignale ist. Daher ist die

  ,$agangsparitätD die mit;:;der Parität del, Ubüiztragsaufschub=

  Überträge in EXCLUSIV ODER-Bedingung verbunden wird, gleich der Parität der' Eingangsbits zum Übertragsvorausschau"Addierer. .Die Parität der Überträge innerhalb des Addiereres ist der Parität der Bltüberträge gleich, die wiederum gleich der Ungeradheit (oder Geradheit) der Bitüberträge innerhalb der Gruppe ist, wobei. der Einfluß eines Übertrages in die Gruppe dadurch ausgeschlossen wird, daß dieser Übertrag mit einem Signal von--den INVRT-P-Leitungen_in EXCLUSIV ODER-Funktionverbunden ist, Auf diese-Weise spricht der EXCLUSIV ODER-Komplex 2-15 in fig. 15 auf die Eingangs-Parität, auf di=e Übertragsaufschub-Übertrags-Parität"des Zweigruppen-Bytes (16-23) an, auf den ungeraden Übertrag, die Paritätsumwandlungsfunktiön,für Gruppe 20=23 und die Paritätsumwandlungsfunktion für Gruppe 16-19 an. Es .werden so alle Faktoren von Jedem der EXCLUSIV ODER-Komplexe 1-15, 2-15, 3-15 beachtet.
• Es ist darauf' hinzuweisen, daß die EXCLUSIV ODER-Verbindung 1-15 einfacher ist, da für Bits 23-31 keine'Paritätsumwandlungsfunktion# vorhanden ist, weil in Gruppe 28-31 kein Übertrag stattfinden kann. PRÜFSCHALTUNGSTEIL Um den Betrieb des Addierers zu prüfen, stellen eine Halbsummen-.Fehlerschaltung (Fig. 16) und eine Übertrags-Fehler--sohaltung (Fig. 1$) unabhängig voneinander fest, ob'sich ein $ehler in einem Übertrag oder in den Halbsummen befindet. Die Übertragsfehlerschaltung spricht auf Überträge von jeder Gruppe und auf' Überträge in jede Gruppe an. Der Halbsummenfehler wird unter Berücksichtigung der die Eingangswert-Parität vom Ausgang der Halbsummenschaltung 10 gewonnen. Die Einzelheiten des Betriebs der Schaltung werden in den folgenden Absätzen beschrieben. Übertrag aus den Gruppen kFig. 1?) In Fig. 17. sind mehrere ODER-Schaltungen 1-17, 2-17, 3-17 vorgesehen, eine für jede der f'Unf niedrigeren Vierbitgruppen im.Addierer, von denen jede ein Signal auf einer entsprechenden Leitung bildet: C AUS'28, C AUS 24, ... C AUS 12, wobei kein Übertrag aus der Gruppe 12 stattfindet, die Bi t.8 einschließt. da dies das höchste Bit im Addierer ist., und außerdem ein Übertrag aus dem Adressenaddierer nicht beachtet wird. Die QDM-Schaltung 2 spricht auf jede der drei UND=Schaltungen a4-17, 5-17, 6=l7. 7-17 an, von denen jede einen Übertrag*in eine bestimmte Bitstelle zusammen mit Übertragungen für alle höheren Bits empfängt. Die UND-Schaltung 4 empfängt z.B. einen Übertrag in Bitstele 27 zusammen mit Übertragungsfunktionen für die Bits 26, 25 und 24; die UND-Schaltung 7-l7 spricht auf einen'Übertrag in Bitstelle 24 an zusammen mit einer Übertragung für Bitstelle 24. Ähnlich ist für jede der Yierbitgruppen im Addierer (mit Ausnahme der höchsten Gruppe) eine ADER-Schaltung vorgesehen, um den Übertrag aus dieser Gruppe in Abhängigkeit von den richtigen Kombinationen von Über-.trägen der niedrigsten Bitstelle dieser Gruppe in eine Bitstelle und in Abhängigkeit vom Übertragungsfunktionen zu bilden, um den Übertrag durch die höchste Bitstelle der Gruppe zu übertragen.
• Halbsummen-Fehlerschaltuna (Fig. 16 ) Die Halbsummen-Fehlerschaltung.:(Fig. 16) umfallt im wesentlichen eine ODER-Schaltung 1-16, die auf eine jede von drei Inverteren schaltung/2-16, 3-16, 4-16 anspricht, die wiederum auf je eine zugeordnete Von drei EXCLUSIV ODER-Schaltungen 5-16, 6-16, 7-16 ansprechen, die alle die Parität für ein Zweigruppen-Achtbit-Byte prüfen. Da die Halbsumme in bezug auf jedes Bit einer Bedingung von Ungeradheit entspricht (d.h. daß bei einem Bit ein Übertragsaufschub-Übertrag in den Addierer stattfinden kann oder eine Übertragsaufschub-Summe, aber nicht beides), folgt hieraus, daß_die Halbsumme dieselbe Paritätsbedingung zeigen sollte Wie die Parität des Eingangs zum übertragsvoraussehau-Addierer. Wie bereits in bezug auf die Adressenaddierer-Paritätaschaltuzig von Fig. 15 beschrieben wurde, ist die Parftät der Eingangssignale zum Übertragsvorausschau-Addierer gleich der Parität der Eingangssignale zum Übertragsaufschub-Addierer, die mit der Parität der Uoertragsauf'schub-Überträge in EXCLUSIV ODER-Funktion verbunden ist. Daher ist jeder der EXCLUSIV ODER-Komplexe 5-16, 6-16, 7-16 mit einer EXCLUSIV-ODER-Schaltung 8-16, 9-16, 10-16 verbunden, die die Eingangsparität mit der ÜbertragsaUfschubparität kombiniert, am Ausgang der EXCLUSIV ODER-Schaltungen 5-16, 6-l6, 7-1.6 ein Signal vorzusehen, das die Parität des Eingangs zum Übertragsvorausschau-Addierer angibt. Sö sollte bei richtiger Arbeitsweise jeder der EXCLUSIV ODER-Komplexe 5-16, 6-16, 7-16 eine Gesamtparitätsprüfung durchführen, deren Ergebnis ungerade ist. Wenn ein EXCLUSIV ODER-Komplex dies tut, gelangt ein Signal zum entsprechenden Inverter 2-16, 3-16s t-16, der verhindert, daß die ODER-Schaltung 1-16 ein Halbsummenfehlersignal bildet.-Übertragsfehler- und SLopanzei ,e#schaltun . (Fiß. 18) Die oben in Fig. 18 gezeigte Übertrags-Fehlerschaltung umfaC3t-im wesentlichen eine einzige ODER-Schaltung 1-18 (die jedoch natürlich durch eine passende Anzahl von untereinander verbundener, kleinerer ODER-Schaltungen ersetzt-werden kann), die auf die Ausgänge von mehreren EXCLUSIV ODER-Schaltungen 2-18, 3-18, ... 4-18 anspricht. Jede der EXCLUSIV ODER-Schaltungen vergleicht einen Übertrag aus einer Bitstelle mit einem Übertrag in die nächsthöhere Gruppe s, z. B., die EXCLUSIV ODER-f Schaitung*2-18 vergleicht einen Übertrag aus Bitstelle 28 mit einem übertrag in Gruppe 24-27. Da diese identisch sein wollten, so verursacht das Vorhandensein von aur einem derartigen Signal, da,edie EXCLUSIV ODER-Schaltung 2-18 ein Signal zur ODER- - Schaltung 3.-18 gibt und dadurch ein Signal auf der Ubertragsfehler-heitung bildet.
• Der Übertragsfehler und der Halbsummenfehler werden entsprechenden UND-Schaltungen 5-18, 6-18 (in Fig. 18 unten) zugeführt. Beide dieser UND-Schaltungen werden durch ein Signal auf einer FEHLER-ABTASTEN-Leitung von einer nichtdargestellten Steuerschaltung für eine Signalübertragung vorbereitet und, können auf eine ODER-Schaltung 7-18 einwirken, um eine Verriegelungsschaltung 8-18 einzustellen: Der Ausgang der Verriegelungsschaltung 8-18 liefert ein Stopsignal an eine nichtgezeigte Taktschalung. Die Verriegelungsschaltung 8 wird durch ein Signal auf der Fehler-Rückstell-Leitung gelöscht.

Claims (1)

1. PATENTANSPRÜCHE 1. Schaltungsanordnung zur schnellen Parallel-Addition binärer Operanden mit Generatorschaltungen zur Erzeugung übertrags- und summenbildender Funktionen, aus denen das Endsummensignal abgeleitet wird, dadurch gekennzeichnet, daß die Generatorschaltungen aus den Operandenbits (A, B) gleicher Stellenordnung (n) Übertragsbildungsfunktionen G 1 = An - Bn erzeugen, die eine Aussage über das Vorliegen eines Übertrages in dieser Stelle enthalten, sowie Übertragsausbreitungsfunktionen Tn = n + Bn erzeugen, die eine Aussage über die Weiterleitung oder Nichtweiterleitung eines in die betreffende Stelle einlaufenden Übertrages zur nächsthöheren Stelle enthalten, daß ein Übertrag (C) in die Stelle n durch Verknüpfung der Funktionen G und T der niedrigeren Stellen des Addierwerkes oder eines Teiles derselben unter Benutzung des Schemas n-1 +G -2 # Tn-1 +G -3 # Tn-1 # Tn-2 . . . erzeugt wird und daß aus den Funktionen Gi und T 1 und dem Übertragssignal Cin n das Endsummensignal Sn der betreffenden Stelle durch G - T +T # C. +T # G.- C. n n n in n n n in n oder dessen Äquivalent gebildet wird. 2.Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragsausbreitungsfunktionen zu einander benachbarten Bitstellen-Gruppen zugeordneten Gruppen-Äusbreitungsfunktionen durch UND-Verknüpfung zusammengefaßt werden, daß innerhalb dieser Gruppen je eine Übertragsbildungsfunktion mit allen Übertragsausbre itungsfunktionen übergeordneter Bitstellen durch "UND" verknüpft und durch eine ODER-Verknüpfung zu Gruppen-Bildungsfunktionen zusammengefaßt werden und daß die Gruppen-Bildungsfunktionen durch UND-Verknüpfung mit den Gruppen-Ausbreitungsfunktionen der übergeordneten Bitstellen-Gruppen zu den jeweiligen Gruppen zugeordneten Gruppen-Übertragssignalen umgewandelt Werden, die an der Bildung der Übertragssignale durch UND-Verknüpfung mit den Übertragsbildungsfuntionen und den zugeordneten Ausbreitungsfunktionen Übergeordneter Bitstellen teilnehmen. 3. Anordnung nach den Ansprüchen 1 oder 2,. dadurch gekennzeichnet, daß die Übertragsbildungs- und Ubertragsausbreitungsfunktionen mit den Ubertragssignalen durch EXCLUSIV-ODER-Verknüpfungen zu Endsummensignalen umgewandelt werden. Anordnung nach Ansprueh.l zur schnellen Paralleladdition dreier Binärzahlen, dadurch gekennzeichnet, daß die Übertragsbildungs- und Übertragsausbreitungsfuhktionen aus den Resultaten einer EXCLUSIV-ODER-Zusammenfassung und einer UND-Zusammenfassung von drei zu addierenden Operanden abgeleitet werden. 5. Anordnung nach den AnsprUehen 1 bis 4, dadurch gekennzeichnet, daß eine Paritätsvorherbes.timmungsschaltung vorgesehen ist, die.durch paritätsgruppenweise EXCLUSIV-. ODER-Zusammenfaasung einer Eingangswert-Parität, einer Parität der bei einer Übertragsaufschub-Summenbildung entstande- nen separaten Überträge, von Änzeigesignalen für eine ungerade Anzahl Überträge-.innerhalb einer-der Parität zugrundliegenden Bitstellengruppe und voja Paritätsumkehrsignalen eine-Endsummen- parität ableiten und daß zur Bildung der Paritätsumkehrsignale durch,UND-Verknüpfungen der Übertragsausbreitungsfunktionen mit den negierten Übertragsbildungsfunktionen Operanden-Halb- . summen gewonnen werden, die zusammen mit den Übertragsgruppen- Signa,len durch UND-Verknüpfung zu.Paritätsumkehrsignalen umge- wandelt-werden. - . 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die - Eingangswer.t-Parität durch EXCLUSIV-ODER-Verknüpfung der Byte- Parität der Eingangswerte erhalten wird. Anordnung nach Anspruch 5 und 6# dadurch gekennzeichnet, daß die Parität der bei einer Ubertragaaufschuh-Summenbildung ent- standener separater ewelse EXCLUSIV-ODEH-. Veköt$'un.,ß " "-. wird, -#':ir. .."#. .. ,. %'c1 :#it.,t# ua 'V :<@#zr@@°s V.4i,i,o@ti, @4@Rv@-y@rj"#r, R1e,.._ der, ze'`.,iR@^@. .:;i:<:Z Honen undf o(#ielzt.::.#i;@@ it'sfR # - Ä . -:-,.4 barter übex'geordr@e@tersitste:.e@: Gruppe Anzeige-. Signale für eine ungerade Anzahl Überträge innerhalb der Gruppe erzeugt werden. 9. Anordnung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, da13 eine Fehleranzeigeschaltung-(Fig. 16) vorgesehen ist, die eine Gesamtparitätsprüfung durch EXCLUSIV-ODER-Verknüpfung der Eingangswert-Parität der Paritä%der bei einer Übertragsaufschub-Summenbildung entstandenen separaten Überträge und der -byteweise unterteilten Operanden-Halbsummen-Bits ausführt und bei Nichterfüllung einen Fehler anzeigt. 10. Anordnung nach den Ansprüchen l bis 9, dadurch gekennzeichnet, daß durch UND-Verknüpfung.der Übertragssignale mit den Aus- breitungsfunktionen der übergeordneten Bitstellen der gleichen Bitstellengruppe Gruppen-Übertragsausgangs-Anzeigesignale ge- bildet werden, die in einer Übertragsfehler-Anzeigeschaltung (Fig. 18) mit den entsprechenden Übertragsgruppensignalen auf - Übereinstimmung geprüft werden: -