DE1521529C3 - Verfahren zur Herstellung von feinen Strukturen auf einem Substrat - Google Patents
Verfahren zur Herstellung von feinen Strukturen auf einem SubstratInfo
- Publication number
- DE1521529C3 DE1521529C3 DE19651521529 DE1521529A DE1521529C3 DE 1521529 C3 DE1521529 C3 DE 1521529C3 DE 19651521529 DE19651521529 DE 19651521529 DE 1521529 A DE1521529 A DE 1521529A DE 1521529 C3 DE1521529 C3 DE 1521529C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- negative
- substrate
- parts
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
3 4
und diesen dann langsam abzieht. Auf diese Weise gut haftende Schicht 3 aufgedampft, wie in F i g. 5
erhält man die Feinstruktur 6 der F i g. 3, die im Ge- beschrieben. Danach wird die Lackmaske mit der
gensatz zu anderen Feinstrukturen genügend dick darüber befindlichen dünnen Schicht 3 entfernt, und
ausgebildet ist; diese Struktur entspricht übrigens der es entsteht eine Struktur 4 gemäß F i g. 6. Dampft
Struktur der Photolackmaske 2 der F i g. 1. Neben 5 man jetzt über die ganze Fläche die relativ dicke und
Feinstrukturen können natürlich auch jede beliebige gut haftende Schicht 5, dann erhält man eine Struk-
anderen Strukturen nach dem erfindungsgemäßen tür gemäß F i g. 7. Entfernt man nun, z. B. durch me-
Verfahren hergestellt werden. chanisches Abziehen mit einem Klebefilm, die dicke
In einem weiteren Ausführungsbeispiel wird das Schicht 5, dann gelingt das nur teilweise. Überall
Verfahren gemäß der Erfindung am Beispiel eines io dort, wo sich die dünne Schicht 4 unter der dicken
Planartransistors in Verbindung mit den Fig.4 bis 8 Schicht5 befindet, lassen sich die Schichten4 und5
erläutert Fig. 4 zeigt im Querschnitt einen Planar- gemeinsam entfernen, während die dicke Schicht 5
transistor mit einem Emitterfenster 7 und zwei Ba- überall dort haften bleibt, wo nicht die dünne
sisfenstern8 und 9 in der auf dem Halbleiterkörper Schicht 5 darunter liegt. Man behält danach die dicke
11 befindlichen Oxydschicht 10. In diesen Fernstern 15 Schicht in Form der Struktur 6, die sich mit der
sollen Metallisierungen zur Kontaktierung der Basis- Lackstruktur in F i g. 5 deckt. F i g. 8 zeigt die ge-
und Emitterzonen 12 und 13 angebracht werden, die wünschte Metallisierungsstruktur für den Planar-
möglichst dick sein sollen, damit sie kleine elektri- transistor. Besonders einfach lassen sich gemäß die-
sche Bahnwiderstände haben. Gemäß der Erfindung sem Verfahren auch Kontakt-Leitbahnen bei Transi-
wird nun eine Lackmaske 2 in den Fenstern erzeugt 20 stören mit »Metal-over-Oxyd-Contacts« und bei
und auf die gesamte Oberfläche eine dünne, weniger Festkörperschaltkreisen herstellen.
Hierzu 1 Blatt Zeichnungen
Claims (9)
1. Verfahren zur Herstellung von feinen Struk- 5 kannte Verfahren zu verbessern. Zur Lösung dieser
türen auf einem Substrat, insbesondere auf Halb- Aufgabe wird bei einem Verfahren der eingangs erleiterkörpern,
bei dem zunächst ein Negativ der wähnten Art nach der Erfindung vorgeschlagen, daß
vorgesehenen Struktur durch Aufbringen einer auf die zweite Schicht ein Klebstreifen aufgeklebt
ersten Schicht erzeugt und danach das Material und anschließend abgezogen wird, wobei mit dem
der Struktur in Gestalt einer zweiten Schicht, de- io Klebstreifen das Negativ und die auf ihm befindliren
Haftfestigkeit auf dem Substrat größer ist als chen Teile der zweiten Schicht abgezogen werden,
die der ersten Schicht, aufgebracht wird und bei Als Klebstreifen wird beispielsweise ein im Handel
dem anschließend die erste Schicht mit den auf erhältlicher Film verwendet, bei dem die fertige KIeihr
befindlichen Teilen der zweiten Schicht ent- bemasse auf einem Hydratcellulose oder PVC-FiIm
fernt wird, dadurch gekennzeichnet, 15 aufgetragen ist Dieser Film wird auf die zweite
daß auf die zweite Schicht ein Klebstreifen aufge- Schicht aufgeklebt und anschließend wieder abgezoklebt
und anschließend abgezogen wird, wobei gen. Dabei wird die weniger gut haftende erste dünmit
dem Klebstreifen das Negativ und die auf nere Schicht mit den auf ihr befindlichen Teilen der
ihm befindlichen Teile der zweiten Schicht abge- dickeren Schicht zusammen mit dem Tesafilm abgezogen
werden. ao zogen, so daß nur noch Teile der dickeren Schicht in
2. Verfahren nach Anspruch 1, dadurch ge- Gestalt der vorgesehenen Struktur verbleiben,
kennzeichnet, daß auf die zweite Schicht ein Das Negativ wird vorzugsweise mit Hilfe der Pho-Klebstreifen,
dessen Film aus Hydratcellulose tolack-Maskentechnik hergestellt. Als Material füi
oder PVC besteht, aufgeklebt wird. die dünnere Schicht mit der schwächeren Haftung
3. Verfahren nach Anspruch 1 oder 2, dadurch 25 können beispielsweise die Metalle Nickel, Eisen, Ko
gekennzeichnet, daß als erste Schicht Nickel, bait, Platin, Paladium, Gold oder Kupfer verwende)
Eisen, Kobalt, Platin, Palladium, Gold oder Kup- werden. Als Materialien für die dickere und sehr gu;
fer aufgetragen wird. haftende Schicht eignen sich beispielsweise Wolfram
4. Verfahren nach einem der Ansprüche 1 Thorium, Molybdän, Zirkon, Titan, Ytrium, Chrom
bis 3, dadurch gekennzeichnet, daß als zweite 30 Vanadin, Mangan, Silizium, Beryllium oder Alumi
Schicht Wolfram, Thorium, Molybdän, Zirkon, nium.
Titan, Ytrium, Chrom, Vanadin, Mangan, SiIi- Das erfindungsgemäße Verfahren eignet sich vo
zium, Beryllium oder Aluminium aufgetragen allem zur Herstellung von feinen Strukturen au
wird. ' Halbleiterkörpern, wie sie beispielsweise bei Planar
5. Verfahren nach einem der Ansprüche 1 35 anordnungen und Festkörperschaltkreisen erforder
bis 4, dadurch gekennzeichnet, daß die Schichten lieh sind. Eine sehr gute Haftung wird beispielsweise
aufgedampft werden. dadurch erzielt, daß die dicke Schicht vor dem Ent
6. Verfahren nach einem der Ansprüche 1 fernen der dünnen Schicht in das Halbleitermateria
bis 5, dadurch gekennzeichnet, daß die erste einlegiert wird.
Schicht dünner bemessen wird als die zweite 4° Die Erfindung wird im folgenden an einem Aus
Schicht. führungsbeispiel in Verbindung mit den F i g. 1 bis '
7. Verfahren nach einem der Ansprüche 1 näher erläutert.
bis6, dadurch gekennzeichnet, daß das Material In der Fig. 1 ist auf einem Glaskörper 1 als Sub
der zweiten Schicht vor dem Entfernen der ersten strat zur Herstellung eines Negativs der herzustellen
Schicht in das Halbleitermaterial einlegiert wird. 45 den Struktur eine Photolackmaske 2 aufgebracht, di
8. Verfahren nach einem der Ansprüche 1 an denjenigen Stellen, an denen sich später das Ne
bis 7, dadurch gekennzeichnet, daß das Negativ gativ auf der Oberfläche des Substrats befindet, Aus
mit Hilfe der Photolack-Maskentechnik herge- sparungen enthält. Die Aussparungen in der Photo
stellt wird. lackschicht werden mit einer dünnen Schicht 3 bc
9. Anwendung des Verfahrens nach einem der 50 dampft, die sich auch auf die Photolackschicht ei
Ansprüche 1 bis 8 bei der Herstellung von Halb- streckt. Das Negativ wird nun dadurch erhalten, da
leiteranordnungen wie Planartransistoren oder die gesamte Photolackmaske 2 mit den auf ihr be
Festkörperschaltkreisen. findlichen Teilen der dünnen Schicht 3 entfernt wire
Dabei bleiben die in den Aussparungen der Photc 55 lackmaske befindlichen Teile der dünnen Schicht al
Negativ 4 gemäß F i g. 2 stehen.
Nach der Herstellung des Negativs wird über di
gesamte Glasoberfläche und auch über das Negativ
eine dicke Schicht 5 aufgedampft, die die Eiger
60 schaft hat, daß sie sowohl auf dem Substrat als auc
Die Erfindung betrifft ein Verfahren zur Herstel- auf der dünnen Schicht gut haftet. Die Dicke der au:
lung von feinen Strukturen auf einem Substrat, insbe- gedampften Schicht 5 ist gleich der Dicke der herzi
sondere auf Halbleiterkörpern, bei dem zunächst ein stellenden Feinstruktur.
Negativ der vorgesehenen Struktur durch Aufbringen Anschließend wird der gesamte Teil der Schicht.'
einer ersten Schicht erzeugt und danach das Material 65 der sich über dem Negativ 4 befindet, mechanise
der Struktur in Gestalt einer zweiten Schicht, deren abgerissen, was beispielsweise dadurch geschehe
Haftfestigkeit auf dem Substrat größer ist als die der kann, daß man über die dicke Schicht 5 der Fig.
ersten Schicht, aufgebracht wird und bei dem an- einen Tesafilm klebt oder einen anderen Klebstreife
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0028796 | 1965-06-15 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1521529A1 DE1521529A1 (de) | 1969-09-11 |
DE1521529B2 DE1521529B2 (de) | 1974-04-11 |
DE1521529C3 true DE1521529C3 (de) | 1974-11-28 |
Family
ID=7554420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651521529 Expired DE1521529C3 (de) | 1965-06-15 | 1965-06-15 | Verfahren zur Herstellung von feinen Strukturen auf einem Substrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1521529C3 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1355806A (en) * | 1970-12-09 | 1974-06-05 | Mullard Ltd | Methods of manufacturing a semiconductor device |
FR2459551A1 (fr) * | 1979-06-19 | 1981-01-09 | Thomson Csf | Procede et structure de passivation a autoalignement sur l'emplacement d'un masque |
US4322453A (en) * | 1980-12-08 | 1982-03-30 | International Business Machines Corporation | Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering |
JP2633586B2 (ja) * | 1987-10-21 | 1997-07-23 | 株式会社東芝 | バンプ構造を有する半導体装置 |
-
1965
- 1965-06-15 DE DE19651521529 patent/DE1521529C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1521529A1 (de) | 1969-09-11 |
DE1521529B2 (de) | 1974-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2453035B2 (de) | Verfahren zum Aufbringen einer metallischen Schicht in Form eines Musters auf einem mit einer ersten dünnen, metallischen Schicht überzogenen inerten Substrat | |
DE3347489C2 (de) | ||
DE19641777A1 (de) | Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung | |
DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
DE2315710C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2024608C3 (de) | Verfahren zum Ätzen der Oberfläche eines Gegenstandes | |
DE2252832C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1521529C3 (de) | Verfahren zur Herstellung von feinen Strukturen auf einem Substrat | |
DE3226097C2 (de) | ||
DE1589890A1 (de) | Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung | |
DE2902303A1 (de) | Duennfilmtransistor und verfahren zu seiner herstellung | |
DE3730953C2 (de) | ||
DE2059306A1 (de) | Verfahren zum Zerstaeubungsaetzen | |
DE2012110A1 (de) | Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen | |
DE2012031A1 (de) | Verfahren zum Herstellen von aus Chrom oder Molybdän bestehenden Kontaktmetallschichten in Halbleiterbauelementen | |
DE2606086C3 (de) | Herstellung von integrierten Dünnschichtschaltungen aus mit dünnen Schichten mehrlagig beschichteter Unterlage | |
DE3712335A1 (de) | Verfahren zur herstellung einer struktur | |
DE2057204B2 (de) | Verfahren zur Herstellung von Metall -Halbleiterkontakten | |
DE1591580C (de) | Verfahren zum gleichzeitigen Anbnn gen mehrerer elektrischer Anschlußelemente an Kontaktpunkten von Dunnschichtbauelemen ten der Nachrichtentechnik | |
EP0064745A2 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
DE1947026A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE2119960C3 (de) | Verfahren zur Herstellung von haftfesten Dünnschichtstrukturen | |
DE19716356A1 (de) | Verfahren zur Herstellung von monolithischen elektronischen Teilen | |
DE2026488A1 (de) | Verfahren zur Herstellung von ebenen Dickfilmschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |