DE1512356B2 - Auf Taktimpulse ansprechende multistabile Schaltungsanordnung (JK-FIIp-Flop) - Google Patents
Auf Taktimpulse ansprechende multistabile Schaltungsanordnung (JK-FIIp-Flop)Info
- Publication number
- DE1512356B2 DE1512356B2 DE1512356A DE1512356A DE1512356B2 DE 1512356 B2 DE1512356 B2 DE 1512356B2 DE 1512356 A DE1512356 A DE 1512356A DE 1512356 A DE1512356 A DE 1512356A DE 1512356 B2 DE1512356 B2 DE 1512356B2
- Authority
- DE
- Germany
- Prior art keywords
- nands
- circuit arrangement
- output signal
- value
- input signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/038—Multistable circuits
Landscapes
- Manipulation Of Pulses (AREA)
Description
35
Die Erfindung bezieht sich auf eine auf Taktimpulse ansprechende multistabile Schaltungsanordnung
mit zwei Eingangsklemmen zum Empfangen zweier bivalenter Eingangssignale und einer Ausgangsklemme
zum Liefern eines gleichfalls bivalenten Ausgangssignals, in der Weise, daß beim Empfang
eines Taktimpulses:
a) das Ausgangssignal sich nicht ändert, wenn die Eingangssignale beide den Wert O aufweisen;
b) das Ausgangssignal den Wert eines der beiden Eingangssignale annimmt, wenn diese Eingangssignale verschiedene Werte haben;
c) das Ausgangssignal einen anderen Wert annimmt, wenn die Eingangssignale beide den
Wert 1 aufweisen;
welche Schaltungsanordnung vier Stufen enthält, die aus je zwei NANDs aufgebaut sind, wobei die
NANDs der letzten Stufe das Ausgangssignal in der affirmativen und in der negierten Form liefern, während
die NANDs der ersten Stufe die Taktimpulse, die Eingangssignale und kreuzweise rückgekoppelte
Ausgangssignale von weiteren Stufen empfangen und die NANDs der zweiten und der vierten Stufe kreuzweise
rückgekoppelt sind.
Schaltungsanordnungen, die die oben beschriebene Funktion erfüllen, sind von Montgomery Phister jr.
mit JK-FIip-Flops bezeichnet (s. sein Buch »Logical Design of Digital Computers«, Verleger John Wiley
and Sons, New York, London). Bekannte Schaltungsanordnungen mit der obenerwähnten Funktion werden
von einem Zweiphasentaktimpulszyklus gesteuert. Die Erfindung bezweckt, eine Schaltungsanordnung
zu schaffen, die von einem Einphasentaktimpulszyklus gesteuert werden kann. Dies ergibt folgende
Vorteile:
1. Die Schaltungsanordnung arbeitet schneller;
2. die Taktimpulse erzeugenden Kreise können einfacher aufgebaut sein, was insbesondere für
kleinere Anlagen vorteilhaft sein kann;
3. die Schaltungsanordnung hat einen Eingang weniger, was insbesondere bei einer Mikrominiaturausführung
der Schaltungsanordnung vorteilhaft ist.
Gemäß der Erfindung wird dies dadurch erzielt, daß jeder Ausgang der beiden NANDs der ersten
Stufe mit je einem Eingang jedes der beiden NANDs der dritten Stufe verbunden ist.
Aus der nachstehenden Beschreibung der Erfindung geht hervor, daß die Schaltungsanordnung nach
der Erfindung keine natürliche Neigung zur Selbsterregung hat und stets auf eine eindeutig bestimmte
Weise auf ihre Eingangssignale anspricht. Bei verschiedenen, bereits bekannten Schaltungsanordnungen
der erwähnten Art läßt sich dies nur mit Hilfe von bisweilen schwer zu erfüllenden zusätzlichen Bedingungen
der Taktimpulse erzielen.
Unter einer NAND-Schaltung (nachstehend kurz mit NAND bezeichnet) ist hier eine Schaltung mit
mindestens zwei Eingängen zum Empfangen bivalenter Eingangssignale und einem Ausgang zum Liefern
eines bivalenten Ausgangssignals zu verstehen, weiche Schaltung ein Ausgangssignal vom Wert O
liefert, wenn sämtliche Eingangssignale den Wert 1 haben, während die Schaltung ein Ausgangssignal vom
Wert 1 liefert, wenn mindestens eines der Eingangssignale den Wert O aufweist. Wenn die Eingangssignale durch x,y, z,... dargestellt sind, kann das
Ausgangssignal Boole-algebraisch durch
x-y z· ·· = χV νVζ V ...
dargestellt werden.
Die Erfindung wird nachstehend an Hand der Zeichnung näher erläutert. Es zeigen
Fig. 1 und 2 die Schaltbilder zweier Beispiele der Erfindung,
Fig. 3,4, 5 und 6 vier Tabellen zur Erläuterung insbesondere der in Fig. 1 gezeigten Ausführungsform.
Die in Fig. 1 gezeigte Ausführungsform besteht
aus acht NANDs /V1, /V2 bis /V8, die auf die dargestellte
Weise geschaltet sind. Die NANDs /V3 und /V4
der zweiten Stufe der Schaltungsanordnung sind, gleich wie die NANDs /V7 und /V8 der vierten Stufe,
kreuzweise rückgekoppelt. Die letzteren NANDs liefern das Ausgangssignal sowohl in der affirmativen
Form Q als auch in der negierten Form J2- Diese
NANDs sind außerdem kreuzweise auf die Eirigangsseiten der NANDs /V1 und /V., der ersten Stufe rückgekoppelt.
Jedes der letzteren NANDs empfängt überdies die Taktimpulse Cp, während das NAND
/V1 noch das Eingangssignal / und das NAND /V2 das
Eingangssignal K empfängt. Die Erfindung besteht darin, daß der Ausgang der NAND-Schaltung /V2 mit
einem Eingang jedes der NANDs /V5 und /Vn der dritten
Stufe verbunden ist.
Die Schaltungsanordnung der Fig. 2 unterscheidet
sich von der nach Fig. 1 darin, daß die Kreuzrückkopplung zwischen den NANDs /VR und /V1 durch
eine Kreuzrückkopplung zwischen den NANDs /V1 und /V., ersetzt ist.
3 4
Die Wirkungsweise der Schaltungsanordnung nach nung sich anfänglich im Gleichgewichtszustand 5 be-
F i g. 1 kann am einfachsten an Hand der in den findet und in diesem Zustand einen Taktimpuls emp-
Fig. 3, 4, 5 und 6 dargestellten Tabellen erläutert fängt (der Wert von Cn geht von 0 in 1 über). Dies
werden. hat zur Folge, daß das NAND N1 nicht mehr im
Die Tabelle der Fig. 3 gibt sämtliche 16 Gleich- 5 Gleichgewicht ist (in der Tabelle der Fig. 4 mit
gewichtszustände der Schaltungsanordnung an. Es einem Sternchen angedeutet) und der Wert seines
stellt sich heraus, daß sich die Schaltungsanordnung Ausgangssignals von 1 in 0 übergeht. In diesem Zu-
bei jeder möglichen Kombination von Werten der stand (Zeile α der Tabelle) sind jedoch die NANDs
Signale C1,, J, K und Q im Gleichgewichtszustand N3 und N8 nicht mehr im Gleichgewicht. Vorläufig
befinden kann; insgesamt gibt es also24 = 16 Gleich- io wird angenommen, daß diese NANDs genau mit der
gewichtszustände. gleichen Geschwindigkeit arbeiten und daß die Werte
Die Schaltungsanordnung ist im Gleichgewicht, der Ausgangssignale dieser beiden NANDs gleichwenn
jedes NAND das von seinen Eingangssignalen zeitig von 0 in 1 übergehen. In diesem Zustand ist
vorgeschriebene Ausgangssignal liefert. Für das das NAND N4 nicht mehr im Gleichgewicht, wo-NAND
N1 ist dies das Signal N1 = Cn V 7 V Q (ein 15 durch der Wert seines Ausgangssignals von 1 in 0
NAND und das von ihm gelieferte Signal sind stets übergeht. Die Schaltungsanordnung ist dadurch in
mit dem gleichen Bezugszeichen bezeichnet), d. h., den Gleichgewichtszustand 13 übergegangen,
daß das NAND N1 ein Ausgangssignal mit dem Wenn in diesem Gleichgewichtszustand der Takt-Wert 1 liefert, wenn eines oder mehrere der Signale impuls wieder wegfällt (der Wert von Cp geht von C1,, J oder 5 den Wert 0 haben, und es liefert ein 20 1 in 0 über), geht die Schaltungsanordnung über eine Ausgangssignal mit dem Wert 0, wenn die Signale Anzahl von Zwischenzuständen, in denen nachein- C11, J und U alle den Wert 1 haben. Das NAND N2 ander die NANDs N11N5, N7 und N8 nicht im Gleichliefert das Ausgangssignal CnyK\l~Q, d.h., daß das gewicht sind, in den Gleichgewichtszustand 6 über. NAND N2 ein Ausgangssignal mit dem Wert 1 liefert, Dies ist deutlich aus der Tabelle ersichtlich,
wenn eines oder mehrere der Signale C1,, K oder Q 25 Der Übergang 7-»■ 15^-8 ist gleichfalls in der den Wert 0 haben, und es liefert ein Ausgangssignal Tabelle angegeben und der betreffende Teil der Tamit dem Wert 0, wenn die Signale C1,, K und Q alle belle muß auf entsprechende Weise interpretiert werden Wert 1 haben. Etwas ähnliches trifft für die den.
daß das NAND N1 ein Ausgangssignal mit dem Wenn in diesem Gleichgewichtszustand der Takt-Wert 1 liefert, wenn eines oder mehrere der Signale impuls wieder wegfällt (der Wert von Cp geht von C1,, J oder 5 den Wert 0 haben, und es liefert ein 20 1 in 0 über), geht die Schaltungsanordnung über eine Ausgangssignal mit dem Wert 0, wenn die Signale Anzahl von Zwischenzuständen, in denen nachein- C11, J und U alle den Wert 1 haben. Das NAND N2 ander die NANDs N11N5, N7 und N8 nicht im Gleichliefert das Ausgangssignal CnyK\l~Q, d.h., daß das gewicht sind, in den Gleichgewichtszustand 6 über. NAND N2 ein Ausgangssignal mit dem Wert 1 liefert, Dies ist deutlich aus der Tabelle ersichtlich,
wenn eines oder mehrere der Signale C1,, K oder Q 25 Der Übergang 7-»■ 15^-8 ist gleichfalls in der den Wert 0 haben, und es liefert ein Ausgangssignal Tabelle angegeben und der betreffende Teil der Tamit dem Wert 0, wenn die Signale C1,, K und Q alle belle muß auf entsprechende Weise interpretiert werden Wert 1 haben. Etwas ähnliches trifft für die den.
übrigen NANDs zu. Der Übersichtlichkeit halber und Im Zusammenhang mit der vollständigen Sym-
zur Erleichterung der Kontrolle gibt die Tabelle für 30 metrie der Schaltungsanordnung in bezug auf die
jedes NAND die Eingangssignale (C„ 7 und 5 für N1; Signale / und K sind die Übergänge 2->-10-^2,
C„, K und Q für N2 usw.) an. 3->ll->3, 4-»-12-»-3 und 8-»-16-»-7 nicht in
Aus der Tabelle der F i g. 3 ist ersichtlich, daß es die Tabelle aufgenommen.
vier Paare von Gleichgewichtszuständen gibt, näm- Aus der in F i g. 6 dargestellten Tabelle ist ersichtlich
die Paare 1/9, 2/10, 3/11 und 6/14, die sich nur 35 Hch, daß es nicht erforderlich ist, daß die NANDs
in dem Wert des Signals C1, (dem Vorhandensein N5 und N„ der dritten Stufe genau mit der gleichen
oder Fehlen eines Taktimpulses) voneinander unter- Geschwindigkeit wie die NANDs N3 und N4 der
scheiden. Diese Gleichgewichtszustände können also zweiten Stufe arbeiten, weil die Schaltungsanordnung
paarweise direkt ineinander übergehen. in den gleichen Endzustand gelangt, wenn die
Die Tabelle der F i g. 4 gibt an, was geschieht, 40 NANDs der dritten Stufe beide entweder viel schnel-
wenn die Schaltungsanordnung sich anfänglich in ler oder viel langsamer als die der zweiten Stufe
einem Gleichgewichtszustand befindet, für den arbeiten.
Cn — 0 (kein Taktimpuls vorhanden) und dann einen Es sei z. B. angenommen, daß die Schaltungs-
Taktimpuls empfängt (C1, = 1), der nach einiger Zeit anordnung sich im Zwischenzustand α befindet und
wieder wegfällt (wiederum C7, = 0). Aus obenstehen- 45 daß die NANDs N5 und N6 sehr viel langsamer als
dem geht hervor, daß dabei die Übergänge 1 ->
9 ->■1, die NANDs N3 und N4 arbeiten. Die Schaltungs-
2-^.10-^-2, 3 —i- 11 —>- 3 und 6->
14-v 6 ohne wei- anordnung gelangt dann über die in Abteilung I an-
teres stattfinden. gegebenen Zwischenzustände in den Gleichgewichts-
Es stellt sich jedoch heraus, daß auch die Über- zustand 13. Wenn hingegen die NANDs N, und N„
gänge 4^- 12->
3, 5—> 13->- 6, 7->
15-> 8 und 50 sehr viel schneller als die NANDs N3 und N4 arbei-
8 -> 16-^-7 stattfinden können, aber dann alle über ten, gelangt die Schaltungsanordnung über die in
einige nichtstabile Zwischenzustände. Abteilung II angegebenen Zwischenzustände in den
Die Tabelle der Fig. 5 gibt eine Übersicht der Gleichgewichtszustand 13. Eine analoge Situation
möglichen Übergänge, wobei die ohne Zwischenzu- ergibt sich, wenn die Schaltungsanordnung sich im
stände stattfindenden Übergänge mit dem Buch- 55 Zustand b befindet.
stäben d (direkt) und die über Zwischenzustände Es zeigt sich somit, daß die Schaltungsanordnung
stattfindenden Übergänge mit dem Buchstaben/ (in- (wenn auch über vier verschiedene Zwischenzustände)
direkt) bezeichnet sind. Aus dieser Tabelle ist ersieht- stets den gleichen Endzustand erreicht, mit anderen
lieh, daß die Schaltungsanordnung tatsächlich die Worten, das Ansprechen der Schaltungsanordnung
oben definierte Funktion des y/C-Flip-Flops erfüllt. 60 ist eindeutig von den Eingangssignalen bestimmt.
Es sei z. B. angenommen, daß die Schaltungsanord-
Hierzu 5 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Auf Taktimpulse ansprechende multistabile Schaltungsanordnung mit zwei Eingangsklemmen zum Empfangen zweier bivalenter Eingangssignale und einer Ausgangsklemme zum Liefern eines gleichfalls bivalenten Ausgangssignals, in der Weise, daß beim Empfang eines Taktimpulses:a) das Ausgangssignal sich nicht ändert, wenn die Eingangssignale beide den Wert O haben;b) das Ausgangssignal den Wert eines der beiden Eingangssignale annimmt, wenn diese Signale verschiedene Werte haben;c) das Ausgangssignal einen anderen Wert annimmt, wenn die Eingangssignale beide den Wert 1 haben;welche Schaltungsanordnung vier Stufen enthält, die aus je zwei NANDs aufgebaut sind, wobei die NANDs der letzten Stufe das Ausgangssignal in der affirmativen und in der negierten Form liefern, während die NANDs der ersten Stufe die Taktimpulse, die Eingangssignale und kreuzweise rückgekoppelte Ausgangssignale von weiteren Stufen empfangen und die NANDs der zweiten und der vierten Stufe kreuzweise rückgekoppelt sind, dadurch gekennzeichnet, daß jeder Ausgang der beiden NANDs der ersten Stufe mit je einem Eingang jedes der beiden NANDs der dritten Stufe verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6605606A NL6605606A (de) | 1966-04-27 | 1966-04-27 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1512356A1 DE1512356A1 (de) | 1969-06-04 |
DE1512356B2 true DE1512356B2 (de) | 1975-04-10 |
DE1512356C3 DE1512356C3 (de) | 1975-12-11 |
Family
ID=19796411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1512356A Expired DE1512356C3 (de) | 1966-04-27 | 1967-04-25 | Auf Taktimpulse ansprechende multistabile Schaltungsanordnung (JK-Flip-Flop) |
Country Status (8)
Country | Link |
---|---|
US (1) | US3535544A (de) |
AT (1) | AT264880B (de) |
BE (1) | BE697717A (de) |
CH (1) | CH462244A (de) |
DE (1) | DE1512356C3 (de) |
GB (1) | GB1140620A (de) |
NL (1) | NL6605606A (de) |
SE (1) | SE328330B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3622803A (en) * | 1965-06-01 | 1971-11-23 | Delaware Sds Inc | Circuit network including integrated circuit flip-flops for digital data processing systems |
US4002933A (en) * | 1975-02-18 | 1977-01-11 | Texas Instruments Incorporated | Five gate flip-flop |
US3970867A (en) * | 1975-02-18 | 1976-07-20 | Texas Instruments Incorporated | Synchronous counter/divider using only four NAND or NOR gates per bit |
US4072869A (en) * | 1976-12-10 | 1978-02-07 | Ncr Corporation | Hazard-free clocked master/slave flip-flop |
US4160173A (en) * | 1976-12-14 | 1979-07-03 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit with two pairs of cross-coupled nand/nor gates |
WO1995006356A1 (en) * | 1993-08-20 | 1995-03-02 | Gec Plessey Semiconductors, Inc. | Improved ring oscillator circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3310660A (en) * | 1963-04-23 | 1967-03-21 | Sperry Rand Corp | Asynchronous counting devices |
US3225301A (en) * | 1963-06-04 | 1965-12-21 | Control Data Corp | Pulse resynchronizing system for converting asynchronous, random length data signal into data signal synchronous with clock signal |
US3286245A (en) * | 1963-12-16 | 1966-11-15 | Honeywell Inc | Control apparatus |
-
1966
- 1966-04-27 NL NL6605606A patent/NL6605606A/xx unknown
-
1967
- 1967-04-06 US US628920A patent/US3535544A/en not_active Expired - Lifetime
- 1967-04-24 AT AT383267A patent/AT264880B/de active
- 1967-04-24 CH CH580767A patent/CH462244A/de unknown
- 1967-04-24 GB GB18774/67A patent/GB1140620A/en not_active Expired
- 1967-04-24 SE SE05727/67A patent/SE328330B/xx unknown
- 1967-04-25 DE DE1512356A patent/DE1512356C3/de not_active Expired
- 1967-04-27 BE BE697717D patent/BE697717A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CH462244A (de) | 1968-09-15 |
DE1512356C3 (de) | 1975-12-11 |
NL6605606A (de) | 1967-10-30 |
GB1140620A (en) | 1969-01-22 |
US3535544A (en) | 1970-10-20 |
SE328330B (de) | 1970-09-14 |
BE697717A (de) | 1967-10-27 |
DE1512356A1 (de) | 1969-06-04 |
AT264880B (de) | 1968-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE3544820A1 (de) | Taktfrequenzteilerschaltung | |
DE1512356C3 (de) | Auf Taktimpulse ansprechende multistabile Schaltungsanordnung (JK-Flip-Flop) | |
DE2906524C2 (de) | Schaltung zur Erzeugung von Zeitsteuersignalen | |
DE1673574A1 (de) | Fluidbetriebener Modulator | |
DE2633471C2 (de) | Einstellbare Schaltungsanordnung für eine elektronische Uhr | |
DE2746520A1 (de) | Impulsgenerator | |
DE1212151C2 (de) | Statischer Zaehler mit Haupt- und Hilfsspeicher je Zaehlstufe | |
DE1212152C2 (de) | Statischer Zaehler | |
DE1181274B (de) | Aus Magnetkernspeichergliedern aufgebaute Zaehlanordnung | |
DE2838969B2 (de) | Schaltkreis zur Steuerung der Frequenz eines einem MikroprozeBrechner zugeordneten Taktgenerators | |
DE2503558A1 (de) | Digitale anzeigevorrichtung | |
DE3720628A1 (de) | Parallel-serien-umsetzer | |
DE1193551B (de) | Schaltkernmatrix | |
DE4136980A1 (de) | Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge | |
DE1966901C3 (de) | ||
DE2146633C3 (de) | Einrichtung zur Steuerung der Schiebezeit von Informationen durch ein oder mehrere Schieberegister | |
DE4308979A1 (de) | Zähler- und/oder Teileranordnung | |
DE2201216A1 (de) | Funktionsgenerator | |
DE1138823B (de) | Schaltungsanordnung zum Zaehlen gleichpoliger Impulse und zur Impulsverteilung | |
DE2102808A1 (de) | Digitaler Frequenzteiler | |
DE2356107B2 (de) | Ablaufsteuerung | |
DE2427798B2 (de) | Steuerschaltung für das Eingangssignal bei binären elektronischen Zählstufen | |
DE1257839B (de) | Aus NAND-Schaltkreisen aufgebaute logische Schaltung | |
DE1762840B2 (de) | Synchroner binaer-dezimaler vorwaerts- und rueckwaertszaehler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |