DE1512246A1 - Schaltungsanordnung fuer einen Taktgeber - Google Patents

Schaltungsanordnung fuer einen Taktgeber

Info

Publication number
DE1512246A1
DE1512246A1 DE19671512246 DE1512246A DE1512246A1 DE 1512246 A1 DE1512246 A1 DE 1512246A1 DE 19671512246 DE19671512246 DE 19671512246 DE 1512246 A DE1512246 A DE 1512246A DE 1512246 A1 DE1512246 A1 DE 1512246A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
circuit
arrangement according
output
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671512246
Other languages
English (en)
Inventor
Rees Frederick Henry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1512246A1 publication Critical patent/DE1512246A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/15046—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a tapped delay line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Description

E-Nr. 6972 ISE/ Re8-Nr.
Com:
Sees - 6
Titel t Sohaltungs anordnung für einen Taktgeber
Verzeichnis der verwendeten I 9 09827/129 Bezeichnungen
Bezugs Ursprungssprache^D/E übersetzung/f/D
zeichen
MO, MOS majority decision circuit ( Majoritatsentscheidungs-
Schaltung
DU block Block
B buffer Trennverstärker
MS1, MS2 monostable circuit monostabiler Multivibrator
IMP amplifier Verstärker
DL delay line Verzögerungsleitung
T tap Abgriff
OSO oscillator Oszillator
G gate Sperrgatter
SSB buffer Trennverstärker
BT buffer transistor Trennverstärker-Transistor
DD diode Diode
A1B,C,D unit output Stufenausgang.
Leerseite

Claims (1)

  1. Pat entanspräche
    M Λ Schaltungsanordnung für einen Taktgeber, dadurch gekennzeichnet, ^~^^ dass ein triggerbarer Impulsgenerator (MS2) eine Verzögerungsleitung (DL) speist, die wenigstens eine der erzielbaren Höchstdauer des Generatorimpulses entsprechende Verzögerungsdauer aufweist, dass ein auf Punkte der Verzögerungsleitung, an denen die Verzögerungsdauer kleiner als die genannte Höchstdauer ist, einstellbarer Abgriff (T) mit dem Impulsgenerator zwecks vorzeitiger Beendigung des Generatorimpulses verbunden ist und dass der die Taktimpulse abgebende Ausgang der Verzögerungsleitung auf den Triggereingang des Impulsgenerators einwirkt.
    2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Impulsgenerator (MS2) als monostabiler Multivibrator ausgebildet ist, der bei Empfang eines Triggerimpulses vom Ruhezustand in den Arbeitszustand gebracht wird, und dass der monostabile Multivibrator zurückgestellt wird, wenn der die Verzögerungsleitung durchlaufende Impuls den Abgriff (T) erreicht, wobei die Rückstellung die Einspeisung des Impulses in die Verzögerungsleitung beendet.
    3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekenn- ™ zeichnet, dass ein weiterer monostabiler Multivibrator (MSI) zwischen den Ausgang der Verzögerungsleitung und den ersten monostabilen Multivibrator geschaltet ist, wobei der weitere monostabile Multivibrator (MS1) als Pufferglied arbeitet.
    4-, Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein oder mehrere weitere Taktgeber vorgesehen sind und dass jeweils eine Majoritäts-
    6.2.1967
    Krü/H - 10 -
    909827/1296
    ISE/Reg. 3486
    entscheidungs-Schaltung (MC) zwischen den Ausgang der Verzögerungsleitung und den ersten- oder weiteren monostäbilen Multivibrator (MS1, MS2) geschaltet ist.
    5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass jede Majoritätsentscheidungs-Schaltung (MO) zusätzliche, mit den Ausgängen der übrigen Taktgeber verbundene Eingänge aufweist.
    6. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, dass die Majoritätsentscheidungs-Schaltung (MC) drei, mit je zwei Eingängen (AB, BC, CA, Fig. 3 und 4) versehene UND-Gatter aufweist, wobei die jeweils einem UND-Gatter zugeordneten Eingänge von den Ausgängen eines unterschiedlichen Paares der Verzögerungsleitungen gespeist werden, dass ferner ein mit drei Eingängen versehenes ODER-Gatter (DD) vorgesehen ist, bei dem jeder Eingang mit einem der Ausgänge der UHD-Gatter verbunden ist, und dass ferner ein vom Ausgang des ODER-Gatters gespeister Trennverstärker (B bzw. BT) vorgesehen ist.
    7. Schaltungsanordnung nach Anspruch 4 oder 5» dadurch gekennzeichnet, dass drei weitere Taktgeber vorgesehen sind, wobei jeder Taktgeber eine Majoritätsentscheidungs-Schaltung mit vier Eingängen A, B, C und D aufweist, und dass jede Majoritätsentscheidungs-Schaltung derart ausgebildet ist, dass sie die logischen Punktionen AB+ CD erfüllt.
    8. Schaltungsanordnung nach Anspruch 7» dadurch gekennzeichnet, dass jede Majoritätsentscheidungs-Schaltung zwei mit je zwei Eingängen versehene UND-Gatter aufweist, von denen jedes die Eingangsimpulse von den Ausgängen eines unterschiedlichen Verzögerungsleitungspaares erhält, so dass das eine UHD-Gatter die logische Funktion AB ausübt, während das andere UND-Gatter die logische Funktion CD ausübt, dass ferner ein mit awei
    - 11 909827/ 1 296
    ISE/Reg. 3486
    Eingängen versehenes ODER-Gatter vorgesehen ist, welches von den UHD-Gattern gespeist wird und dessen Ausgang deshalb die logische Punktion AB+ OD ausübt, und dass ein von dem ODER-Gatter gespeister Trennverstärker vorgesehen ist.
    9. Schaltungsanordnung nach Anspruch 6 oder 8, dadurch gekennzeichnet, dass die Gatter mit Gleichrichtern gebildet sind und dass der Trennverstärker ein Transistorverstärker in Emitterschaltung ist.
    10. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1
    bis 9t dadurch gekennzeichnet, dass eine Startschaltung für J jeden Taktgeber vorgesehen ist, deren Ausgang auf den zweiten monostabilen Multivibrator (MB1) einwirkt.
    11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass in jeder Startschaltung ein Oszillator (OSO) über ein normalerweise offenes Sperrgatter (G) einen Pufferverstärker (SSB) speist, dessen Ausgang mit einem Eingang einer weiteren Majoritätsentscheidungs-Schaltung (MOS) verbunden ist, deren weitere Eingänge von den Pufferverstärkern (SSB) der anderen Taktgeber gespeist werden, dass der Ausgang dieser weiteren Majoritätsentscheidungs-Sohaltung (MOS) mit einem zweiten Eingang des zweiten monostabilen Multivibrators (MS1) verbunden ist und dass der Sperreingang des Sperrgatters (G) mit dem f Ausgang der ersten Majoritätsentscheidungs-Schaltung (MO) verbunden ist.
    12. Schaltungsanordnung nach einem oder mehreren der Ansprüche
    1 bis 11, dadurch gekennzeichnet, dass bei einem der weiteren Taktgeber der Ausgang der Verzögerungsleitung nicht mit den ersten Majoritätsentscheidungs-Schaltungen (MO) verbunden ist.
    - 12 909827/1296
DE19671512246 1966-02-11 1967-02-08 Schaltungsanordnung fuer einen Taktgeber Pending DE1512246A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB6091/66A GB1110093A (en) 1966-02-11 1966-02-11 Electrical circuit units and oscillation generators including triggered pulse generators

Publications (1)

Publication Number Publication Date
DE1512246A1 true DE1512246A1 (de) 1969-07-03

Family

ID=9808212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671512246 Pending DE1512246A1 (de) 1966-02-11 1967-02-08 Schaltungsanordnung fuer einen Taktgeber

Country Status (5)

Country Link
US (1) US3411107A (de)
CH (1) CH491546A (de)
DE (1) DE1512246A1 (de)
FR (1) FR1510538A (de)
GB (1) GB1110093A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522455A (en) * 1967-07-27 1970-08-04 Bendix Corp Method and means of synchronizing timing pulses of a three channel triplicated system
US3543184A (en) * 1968-11-27 1970-11-24 Bell Telephone Labor Inc Controllable logic gate oscillator
US3619661A (en) * 1970-02-05 1971-11-09 Lorain Prod Corp Multichannel control circuit
US3775696A (en) * 1971-11-18 1973-11-27 Texas Instruments Inc Synchronous digital system having a multispeed logic clock oscillator
US4255668A (en) * 1978-03-30 1981-03-10 Emi Limited Pulsed power supplies
US4423338A (en) * 1982-03-01 1983-12-27 International Business Machines Corporation Single shot multivibrator having reduced recovery time
US4710653A (en) * 1986-07-03 1987-12-01 Grumman Aerospace Corporation Edge detector circuit and oscillator using same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1050126A (de) * 1963-12-19

Also Published As

Publication number Publication date
GB1110093A (en) 1968-04-18
FR1510538A (fr) 1968-01-19
US3411107A (en) 1968-11-12
CH491546A (de) 1970-05-31

Similar Documents

Publication Publication Date Title
DE2323478A1 (de) Datenuebertragungsanordnung
DE1198853B (de) Schaltungsanordnung zur Zaehlung und Analysierung von Impulsen
DE2019804C3 (de) Monolithisch integrierbare monostabile Kippschaltung
DE1512246A1 (de) Schaltungsanordnung fuer einen Taktgeber
DE1156107B (de) Impulszaehler mit Tunneldioden
DE1237177B (de) Asynchrone Zaehleinrichtung
DE1242691B (de) Triggerschaltung, insbesondere Frequenzteiler, mit einem Oszillator, der aus einem stabilen Ruhezustand durch einen Teil eines Eingangssignals zur Erzeugung eines Ausgangssignals in einen anderen Zustand triggerbar ist
DE1285525B (de) Taktimpulsgeber mit einer Verzoegerungsleitung
DE1153415B (de) Bistabile Kippstufe mit Vorspannschaltung
DE1269172B (de) Bistabiler Kippkreis
DE1117646B (de) Bistabile Kippschaltung mit Eingangssteuerung
DE1083579B (de) Logisches Schaltelement
DE1284521B (de) Schaltungsanordnung mit einem mehremitter-transistor
DE1188647B (de) Schaltungsanordnung zur Unterdrueckung von Prellimpulsen
DE1200359B (de) Einrichtung zur Steuerung der Zaehlrichtung einer Zaehlschaltung
DE2029729B2 (de) Schaltungsanordnung zur Erzeugung eines Übertragsignals für einen elektronischen Zähler
DE2406923B2 (de) Mit digitalen bauelementen aufgebautes monoflop
DE1150411B (de) Vor- und rueckwaerts arbeitende Zaehlkette
DE1524156C3 (de) Digitale elektronische Recheneinrichtung
DE2444205A1 (de) Schaltungsanordnung fuer impulsgeber in fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen
DE1146537B (de) Dezimale Zaehlvorrichtung
DE1228299B (de) Monostabile Kippschaltung
DE1512287B2 (de) Impulsgenerator
DE1226634B (de) Elektronische Laufzeitkette
DE1055598B (de) Bistabile Kippschaltung mit mehrfacher Ansteuerung