DE1499223A1 - Generator zur Erzeugung von binaer codierten Informationswoertern einstellbarer Wortfolge - Google Patents
Generator zur Erzeugung von binaer codierten Informationswoertern einstellbarer WortfolgeInfo
- Publication number
- DE1499223A1 DE1499223A1 DE19651499223 DE1499223A DE1499223A1 DE 1499223 A1 DE1499223 A1 DE 1499223A1 DE 19651499223 DE19651499223 DE 19651499223 DE 1499223 A DE1499223 A DE 1499223A DE 1499223 A1 DE1499223 A1 DE 1499223A1
- Authority
- DE
- Germany
- Prior art keywords
- word
- register
- counter
- words
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Generator zur Erzeugung von binär codierten Inforniationswörtern
einstellbarer Wortfolge - / -
Die Erfindung betrifft einen Generator zur Erzeugung von binär
codierten Informationswörtern einstellbarer Wortfolge mit' einer
Anordnung der Informationsvfürter in Gruppen und mit Einstellung
einer gewünschten Anzahl von Wiederholungen einer Wortgruppe durch Speicherung eines Inforniationswortes in den Binärsteilen
eines Registers und durch eine VerkttüpfunESSchaltung zur gesetzmäßigen Ableitung der Binärworte einer Binärsfcelle aus anderen
xJinärsteilen des ilesisters während aufeinanderfolgenden l'aktperioden«
V/ortgeneratoren bokanriter Art sind so ausgebildet,, daß in einem
Schieberegister durch die Steuerung von Taktimpulsen verschiedene
Kombinationen von Informationsbits eingestellt werden. Die Anzahl der möGlichen Blt-Kombinatiahenv/ird bestimmt durch die Anzahl dta?
009811/1087 »ad obigiual
Stufen des Schieberegisters und durch die Beschaffenheit eines
logischen Ifetzwerkes, das die Signalverbindungen zwischen den
Stufen des Netzwerkes herstellt. Eine bekannte Ausführung einer
solchen Einrichtung besteht aus einem dreistufigen, aus bistabilen Kippschaltungen bestehenden Schieberegister. Die Ein/Ausgänge
der Kippschaltungen sind durch logische Schaltungen verbunden, so daß bei der Taktsteuerung des Registers eine Zählfolge von
allen acht möglichen Bit-Korabinationen des Dreistufen-Registers durchlaufen wird. Durch die >Sins teilung der logischen Schaltungen
kann ferner eine verkürzte, z.B. aus fünf Informationswortern bestehende
Zählfolge gebildet; werden. Wenn bei einem dreistufigen
Schieberegister alls acht Kombinat ionsraüglichkei ten zur Bildung
der Informationswurter ausgenützt werden» so spricht man von
einermaximalen Schiebefolge* die in der Technik der PehlerprUfung
von Inforniationswörtern als oine ra-Folge-bezeichnet tiird. Die bistabilen
Kippschaltungen B-, B0, B-. .des Dreistufen-Registers können
durch eine logische Schaltung derart verknüpft sein, dafl die Eingangsspannung
der ersten Stufe 3., durch eine nAusschlieölich-Oder-Funktion"
der Ausgangsspannungen der zweiten und dritten Stufe
B2 und B-, gebildet wird. Die zv/eite stufe-B2 folgt der ersten Stufe
B| und die dritte Stufe B^ folgt der sweiteri Stufe B^. Die Arbeits-
\ielse der Schaltung kann durch die folgenden Boole'sehen Gleichungen
ausgedrückt werden:
Wenn das Register auf irgendein bestimmtes Wort mit der Ausnahme vpn
009811/1087 ~*
1A99223
000 eingestellt .wird, ergibt sich bei der Steuerung des Registers
duroh aufeinanderfolgende Taktimpulec au jeder Taktzeit ein neues
Infonnationswort. Ingesamt er Geben eich sieben verschiedene Informationswürter mit der Reihenfolge:
111, 011, 001, 100, 010, 101, 110,
Diese Reihenfolge der infoiHRäiioxicwürter kann in mehreren Umläufen
stUndig wiederholt werden. Sei diener Art der Erzeugung von Informationawörtern
suheidet die Erzeugung der achten Möglichkeit
zur Bildung eines Informationrwories, nämlich dor Kombination
aus. Äuo diooer Kombination kürinen durch cie 'logisohen Schaltungen
keine weiteren Kombinationen erzeugt" werden. Die Einstellung des ·
Registers auf das Informationcwort (Kr wird daher ala "statischer
11 "bezeichnet.
Da3 logische !i^ti-.verk kann a'adororr."i.,c r.o -at'iugeblldet sein, daü
daa Elncangaßisivil .su der cr.s'on fituiV; π. a^s finer 11GIeioheits-Punl;tionlt
der '»iiSgaiiCCfii<;naIn dor rtu?rn By und }*, hervorgeht.
Die beiden αΐϊΤ«>·«η rtui'on /Irs .loßistrrr "ccien in "gleicher Weiec
verbunden wie b<»i den vorherjoLrtvI· ü w^isi)i~l. üi:· Arbeitswoise.
dor Schaltunir kar-ii durch di<"i toljonr>r. '!leichur.-joii ausgedrückt
0 0 9 811/10 8 7
8AD ORlGJNAL
In diesem I?all erzeugt das Register bei der Steuerung durch
Tulctimpulse die Wort folge s
000, 100, 110, 011, 101, 010, 00t,
Diese Wortfolge kann in einer beliebigen Anzahl von Umläufen '
wiederholt* werden. Das inforrnationswort 111 wird in dieser Folge
nicht.erzeugt, well es durch die logische Schaltung niaht abgewandelt
werden kann. Man. "besolehnet daher die Einsteilung 111
des Registers als den "statischen Zählstand".
beider, oben beschriebenen Bcicpiole der Wortfolgen werden
ciufgrund ihrer Zusammensetzung als komplementär bezeichnet. Auu
den beschriebenen Anordnungen geht auch hervor, daß die erste Stufe ^1 die Summe der Zahlenwer.te aus den beiden anderen Stufen
aufnimmt,, da sie dae Ergebnis einer Modulo 2 Addition des Inhalts
dieser anderen Stufen anzeigt.
Daß logir.d'c- nrtrA'ori: l:ann" aucl -onlvivv-.ΛιοτΔ dni1 folgendei: Glüiuhungonausrnbildet
£.eir:
-i B2 «s B1J h%
l^ci einer derartigen Verknüpf uns ergibt sich die m-Folge
111, 011, 101, 010,- 001, 100, 110
bei einer «ta tischen ötüiic teilung aec *icgisterc von der i^orra 000.
0 0 9 811/10 8 7 BAD ORIGINAL
U 9-9-2 2 3
Wenn das logisahe .Netzwerk ausgedrückt wird dur>ch die
Gleichungen»
^ Q-
ergibt sich die m-Folge
000, 100, 010, 101, 110, 011, 001
bei einer statischen Suhlstellung des Registers von der Form 111.
DIg beiden let2teenannten Folgen sind komplementär.
Ks sei ervilUiirv, da3 die beiden latzLgönannten logiöchon Ifetzv/erke
die erste otufe D1 veranlassen, als eine Akkurnulationsstufe zu
arbeiten. Mesa■'Arbeitsweise ergibt sich daraus, daß diese Stufe
das Ergebnis einer Modulo 2 Addition ihres eigenen SpeicherInhalts
mit der;, n^eiaherinhalt von mindestens einer weiteren 5tui"o anzeigt.
Eine vorküriite ^"i.lxolge der Iix'forrs:alionsv/c5rt^-r: kann gebildet wer»
den, '.«mn da» lo^ccho Iletewerk in-dor'folgenden Form ausgebildet
ist:
B1 = B1 © B2J B2 β B1; B,
Diese Form des logischen l-iotzvierks ergibt die-. Folge--100,
010, 001
wobei diese Folge in einer beliobigen Anzahl von Umläufen wiederholt
',worden.!sann. 009811/1087
5 ORiOiNAL
In der Technik der Datenübertragung 1st es bekannt, füj? die "
Fehler prüfung der Übertragenem Information an der Sonde- und
an der Empfangsstelle bestimmt© gleichlautende Wortfolgen zu er· *
zeugen. Diese Wortfolgen dienen daau, innerhalb der übertragenen
Information eine Fehlere teile ausfindig zu machen und zu korrigieren.
Bei dieser Art der Fehlerkorrektur ist es notwendig» daß
die erzeugte Wortfolge an die zu übertragende Nachricht angepaßt
ist, d.h. daß die Zusammensetzung der Wortfolge und deren Länge
von der Länge und der Zusammensetzung der zu übertragenden Information
abhängig ist. Bekannte Einrichtungen dieser Art haben den Nachteil, daß ein VJortgenerator nur für ein bestimmtes System der
Datenübertragung eingesetzt v/erden kann, und daß bei Änderung dee
Systems ein anderer Typ eines Wortgenerators erforderlich ist. In bekannten Einrichtungen kennen daher für die Erzeugung der verschiedenen
Wortfolgen nicht die gleichen Schaltelemente verwendet werden, so daß für einen Kanal der Datenübertragung die Fehlerkorrektur nur mit einem großen Aufwand durchgeführt werdm kann.
Die Nachteile belemtor Hinrichtungen werden gemäß der Erfindung
dadurch vermieden, daß vor Beginn einer Erzeugungsperiode im Register
ein ausgewähltes Infonnationawori; einstellbar ist, und
daß die Anzahl der Informationswürter einer öruppe, die Anzaihl der
Umläufe der Gruppe und das Umwandlungsgesetz der Verknüpfungsschalvoreinsteilbar
sind. .
AuGführungsbeispiGle der Erfindung werden anhand der Abbildungen
näher erläutert.
• :; QO 9 811/10 8 7 BAD
Die Fig. 1 zeigt den Aufbau des Wor-tsenaratora in iOrra eines
Blockschaltbilds♦
Die Fig. 2 zeigt die Arbeitsweise einor bistabilen H-S-Kippschaltung,
die in der Schaltungsanordnung nach Flg. 10 benutzt wird.
Die Fig. 2 zeigt die Arbeitsweise einer bistabilen R-£-T-Kippsehaltung,
die in der iJchaltunGsanerinun^; nach rMt;. 1G benutzt wird*
Die Mguren 4, i>, 6 und7"seifen die''!abelief* von a
Wortfolgen, die durch don Ceiicrator 10 erzeugt-werden* wenn die
Matrix beüUiiutttte auagewüiilte Vcrlaiüpfuiyscschaltunken aurv.-ci^c, die
aus den Tabellen nc
Die i'vi^» ti zeigt eine Tabelle, in ^cv ulc va'.jahledeKori Unlitufe aer
Wortfolgen dai*GOSU5llt sind, α ic-durch dan 'ΛΟ-rtceiicratoi* rjxuh iiis.'
erzeugt wenden, wenn das »leoic'«*;;■* - al^ Jcluobereijiijvcr' arbeitet.
Die Fig. 9 ->>!£>
cina Jabclic, in u.v u_v .'■■^•ajiicdor.oi. ;:.ilUu:*c} oiner
ViOrti'olgo üuTtj'-iiiiOli.v cixid, äi^ duijcl: C-.:n *.VrUjOH'. ra^or iiv>cL ^ig.
erzeugt warden» wenn das ;lo^iwtcr δ -iiijht -Ic Gehioliciruci-tor arbeitet.
.""■■*
Die Figuroa ioa und 10b neigen dio ünr.elheiten einer ö
auordnuno einos iiortßenoratorsi. dojaon eins tollbare Matrix eine
Voreinstolluns aufweist, um., die üiaxiinale Uinge oinor Folge von 4-"it-'iörtorii
zu er^öujen, fcctaüi dor loclKchon YerknUpfunc nach 7ig.
009811/1087 BAD0R|0INAL
Die FIg. 11 jseigfc die in einer- Tabelle dargestellte Arbeitsweise
des Wariisonerators nach Fig« .10,/wenn dieser in der angegebenen
Art voreingesteilt ist.
Die Fig. 1 zeigt als als Blockschaltbild dargestellte grundsätzliche
Ausführung eines Wortgeneratore. Dieser enthält zwei an ein
logisches Netzwerk 10 angeschlossene vierstufige Register, die als
Register A und j3 bezeichnet sind* Das logische Netzwerk 10 dient
zur Eingabe von Informationen in die Register A und B, zur Entnähme
von informationen aus ihnen und zur Steuerung ihrer Betriebs» folge. Die Ausgabe der erzeugten Inforraationswörter erfolgt an
Lei tuns 26, weiche aus mehreren Leitungen besteht« die mit B^, Bg,
B, und B^ bezeichnet sind. Bin- Teil des logischen Netzwerks 10,
nämlich die jtfatrix 12, ist veränderbar, so daß die von ihr beigesteuerte
Lo^ik von einer J3edienung3persoii geändert werden kann.
Die Änderung ergibt sich durch die Voreinatellöchaltung 13, die
durch Leitung 22 an die Matrix 1ίί angeschlossen ist. Außerdem steht
der Bedienungsperson die Voreinjtellschaltung 15 zurVerfügung* die
durch Leitung Ü4 an das iiegistei· A angGüchlosson ist, ία welchem
ein bestiiiiniüec öretes V/or« einijesteilt wex^dan kann, vm danach in
das Register Jb übertragen und aus ihm entnommen zu werden. Der Betriabsablauf
der Schaltung wird gesteuert durch die Impulse eines
Taktgenerators. *
Die in Fig. 1 dargestellten Hechüeckiiupulae C des Taktgenera tors
v/erden an dor Leitung 16 abgeleitet. Diese Impulse, welche die Bit«~<
t ixirioderi bes-imcien, *verderfeoor die Ιοε,ΐεώιο Schaltung 10 allen Tor-' · ·
I- -
Schaltungen der Einrichtung zugeführt.
.... 00981 1/108 7 SAD ORIOHNAI
14S9223
Me logischen Sehaltvorgänge 'der !Sinrioftfcung sind dargestellt
in. Form von Öleichungön nach de» Bool©'schen . Syetiem* Bis Glieder
der Gleichungen werden In der Schaltungsanordnung dargestellt
duxh Ausgangsöig«Äie von Fltpfiops, roonbsfeaMIen Ifel ti vibratoren
und Schaltern* Mi denen es sich um elektronische Elemente mit
zwei mSgliohen g tabl lan Zuständen handelt. Einer dieser Zustände
wird als "liichtig^ oder "Sinstellgustanti", der andere als "Falson"-
oder^ucksfcellzustand" hezeighnet. vie'nn ζ «Β* erwähnt wird* daß iain
Flipflop im Hichtis- aäev Sinstöllzuotanä ist, bedeutet das, daß
es eine binEre Ziffer Eins speichert, und wenn gesagt wird# daß es
im X'alsch-. oder Rüekstellzustand isfc, "bedeutet das, daß es eine binäre
Ziffer Hull speichert.
für'das Plipflop werden von Torschaltungen geliefert, und die Äussangssignale des Flipflops werden ebensolchen Tor-Schaltungen
zugeführt» Diese Torschaltungen bilden das logische Netzwerk'10, und ihre Wirkungsweise wird durch Boole *^cfte Gleichungen
beschrieben* die also jeweils das Umschalten der bistabilen Schaltung
definieren« Bie Glieder einer Gleichung entspreche Ausgangssignalen,
und die Gleichung beschreibt die Betätigung von Torschaltungen und
damit die Erzeugung von Eingangssignalen während der oben genannten
Bitperiodeii* \
Die bistabilen Schaltungen werden mit Kombinationen von Großbuch-
stiaben und Zahlen bezeichnet, a,.ß- laipflops k%, B3 usw. Me Flip-/
flopausgangssignale sind koroplGmentör* und zwar ist,.eins durch einen -■
;eAtsprechenden Großbuchstaben mit der sugöordnefcen ZahJlals tiefgpetöllter
Indexzalil dargestellt, wie 2«B, die Signale A^. B, usw.# ■-, :
und das andere weist einen Indexstrioh auf, wie z.B. die Signale
• ■- ■ Ö09811/1087 Γ BAD0RtGINAU
* B^1 «sw. In der Schaltungsanordnung bestehen aie Ausgangs-
signale natürlich «ewÖVmlich aus zwei Sijßnnuncapoceli:«» ßinom
hohen wnä einen» niedrlgön, atiJt einea? Leitung, und wenn um niciit
mit Indexatrich beaeichnete Ausgangsßignal «Ines Flipflops n
hohe Spannung und das mit Indexe tr ich versehene
eine niedrig Spannung aufweist» ist das Flipflop im a
Zustand, w&ftrend ed. Im, umgekehrten Falle im Falseh-Sustand
) Das Flipflop Ät ist also itt Hichtig-ZustaiKl* wenn das Signal A|
den hohen Spannungspegel und das Signal A1" den niedrigen Spannungipegel
hat.
v/oj?den die Eingangesignale der Flipflops» <iie gowöimlich
Impulse sind, v/elche an der Iiintet»i"lanke eines Taicuimisulses, d.h·
am Ende einer Bitperiade aui'treteu, durch enfcspireehende Kieinbuch·
stäben mit der zuseordzie&eri Zahl als tiergesteilten liidojcsahl dä,vgestellfc.
Das iSirisanssai^ial das ein-KlipTlop einstellt, wird be*
zeichnet dui*ch eine tiergesteilte Indexzahl 1 vor dem Kleinhuoh»
stäben, »♦&» die Sigrale «a.*+ *b., usw· Das Hineangssisöal, das ein
Flipflop zuräokstslltf wird beaeichnefc durch eiae tiörgestollte
Indexzahl 0 vor dem Kleinbuchstaben, »ie s.B. die Signale />&*, qÖ·»
U3vi. Dies sind die oinsigen beiden Signale, die für» das ti-G-flop
angegeben werden müssen; für das .i-S-'iMKLipflop>
wird das
« durch welches sein Zustand verändert wird* bezeichnet
durch einen tief Bestellten Index&uehsfcaööH fc Vor dem Kleinbuoh·
stäben, wie ζ·Β* iügnal -Jb* umi· BIe 43lQckd^?stelluns votä die
Tabellen*- die diesen Plipflfips entsproahen^ sind in Fig* 2 und >
. · dargestellt. Hatürlich sind das ;ΐ-3-ϊ··7ΙϊρίΙδρ7 das öl©«Schaltung9Ä
8AD
seinen Eingängen aufweist, und das R-5-Flipflop, das Aussohließ-.
lioh-Oder-Schaltungen an sdnen Hingängen aufweist, logische Äqui-
*Wle »us Pig. 1 hervorgeht, hat der Taktzähler 20 die Aufgabe» die
. TÄktimpulee C zu zählen« und an seinen Ausgangsgleichungen gleiche«
aufeinanderfolgende und zyklische Signale P1 bis Pg zu erzeugen»
Der Taktxähler 20 wirkt in Verbindung mit Torsohaltungen des Netzwerkes
10 als binärer Zlihler für die Takt impulse C* Bs kann Jeweile
nur «ine der Ausgangsleitungen des Taktzölilere 20 das hohe
Potential zur Bestätigung von Torsohaltungen im Netzwerk 10 aufweieen.
Der iaktzähler SO spricht auf sechs aufeinanderfolgende C-Impulse
an'und wiederholt darm seinen Umlauf« Duron die Ausgangseignale
dee Taktzählers 20 ISSt sich also in aufeinanderfolgenden
Bitperioder, das Netzwerk 10 einstellen, wodurch die entsprechende
ΪΛ-gik zur Bildupi des Wortes herbeigerührt wird. Außerdem wird der
SKhler ZO durch die Startschaltung 13 zurückgestellt« wenn das
letzte Wort dee Ietaten Umlaufe gebildet ist.
.■■*"-■■ -
Di6 für dio Bildung eines Wortes benötigte Zeit der sechs Taktperioden
P^ bis P^ wird als Wortperiode bezeichnet. Diese Wort-Perioden
werden von dem Wortzähler 21 als Zählstände W^ bis W^.
xHigistriert, die als eindeutige Kombination von Sigimlci. an den
; vier Leitern der Leitung 21 erscheinen. Der Wortzähler 21 schaltet
weiter auf einen Impuls der Taktperiode P^ hin und wird durch die
Startschaltung 13 auf Ι.γ rückgestellc.
009811/1087 iAD
Die Zähler 20 und 21 sind dazu bestimmt, die grundlegende Zeit- * ·
impulsfolge zu liefern* welchetdie Torschaltungen im Netzwerk 10 ♦
steuert.
Durch das Netzwerk 10 werden außerdem S teuer informationen so geleitet» daß die gewünsdifte Worterzeugung stattfinden kann. Voreinstellungen
des Registers Ä und der Matrix 12 werden daher von
den Voreinstellsehaltungen 15 bzw. 13 über die Leitungen 24 bzw.
22 zum Netzwerk 10 übertragen. Die Signale zur Voreinstellung des
Registers A sowie die verschiedenen Ausgangssigra le. des Regis to? ε
B, die jeweils ein Wort darstellen, werden durch Leitungen 28.und
30 zum Register A Übertragen und dort wälirend der entsprechenden
Taktperioden in den Flipflops Ä1 bis A4 eingestellt. Die mit A^,
Agji A-* und A^ bezeichneten Ausgangssignale des Registers A auf
Leitung 32 werdenin das Netzwerk 10 eingegeben und dort von der
Matrix 12 rechnerisch verarbeitet, um ein neues Wort zu bilden und
es über Leitung ~$K im--Register B einzustellen» Das erzeugte Wort
erscheint an der Ausgangsleitung 26 des Registers B.
Es ist bereits darauf hingewiesen worden, daß von der vorliegenden
Einrichtung eine verkürzte Folge von V/ürtern wiederholt erzeugt
v/erden kann, Dies geechleht durch Iliicic teilen des Wortzählers 21
unter Verwertung des Worteiristellers 2C und der Leitung 37 bei einer
bestimmten Zahl, die gleich oder kleiner als die Höchstzahl von
V/örtora "ist, die der Wortzähler 21 speichern kann, und durch Einstellung
der V/ortvoreinstellschaltungi^ des Regis tos A entsprechend" ,.
einem bestxmiirten Wort. Infolgedessen v/ird die ausgewählte Zahl von·
00981 1/108 7
ORIGINAL
Wörtern, beginnend mit dem bestimmten Wort, wiederholt;auf Leitung 26 erzeugt. .
In gleicher Weise stellt das vorliegende System ein Mittel zur
Erzeugung einer vorgegebenen ZaKL von Wortumläufen dar, wenn ein
kontinuierlicher Betrieb des Generators nicht gewünscht wird. Dazu
gehört der Umlaufzähler 35, der durch den Uralaufvoreinstellen
33 und die Leitung 39 bei einem bestimmten ZHhlstand rUekgestellt
wird. Dadurch wird die angegebene Zahl von Umläufen der von dem Wortzähler 21 und der Matrix 12 ausgewählten Folge veranlaßt.
Obwohl für den Umlaufzähler 25 ein Maximum von 32 Zählständen
(D1, Dg, D-j ... D32) auf Leitung 35 gezeigt ist, versteht eo sieh,
daß dies nur als Beispiel dient» da durch Änderung seiner Stufensahl
beliebig viele Zählstände vorgesehen werden können.
Wenn fur den V/ortgenorator eine Folg© von fünfzehn verschiedenen
Vier-Bit-Wörtern benötigt wird, können diese unter Verv/endung eines
vlersvufiijen Uchieboresisters als die Komblnationszustände von
Flipflop^dargestellt werden, indem die Spannringen an enfcspreohenden
Ausgäiiüen der Flipflops abgeleitet werden. Ein solches Register
kann aus den vier Stufen Bl, BS1 B^ und b4 bestehen* die gemäß der
Darstellung in Pie» ^» 5* 6 und 7 in einor bestimmten gegenseitigen
Bexlßhuns atehon. Aus don Tiihollen. geht-hervor, ■-daß sie in Form der
unterhalb der Tabellen nieder^eschriobencn
r.usammengefaSt werden lcoiinan^ z.B. bedeutet die ^
"B1 a IiI © Jj4 von i'lg, 4, daß der Zustand des Flipflops B1 Viährend
der Bitperiode durch eine Ausschließlich-Oder-VerknUpfung ( © )
.-.·..' 009811/1087 bad
dor Ausgangesignale der Flipflops Bt und b4 während der unmittelbar
vorausgehenden Bitperiod© definiert wird« d.h«, daß das Flip· i
flop B1 in den Richtig«2ustand umgeschaltet wircU wenn öie Hodulo-2-SumiR3
der Zustände der Flipflops B1 und B4'gleloh "JSins" ist,
d.hBJ! wenn di© Flipflops B1 und Bk vorher in versohledenen Zuständen
waren, daß es afeer in den Falsch-SJustand ußischalfcetfi wenn die Mo·
dulo-2-Summe dieser Flipflops eine "KyIl" ist, d.h, wenn die Flipflops B1 und b4 vorher isn selben Zustand waren» Die entsprechenden
limsohaltgleiohuncen sind ^b^ - B1B^1 -ι- B^ "B^ und ^h* » B^B^+B^ 1B^1.
Die Qleiohtmg B1 «β'Β1(3)Β4 von Fig« 5 v;ird ebenso ausgelegt mit der
Ausnahme, daß die logische Verknüpfung nicht die Äussehließlich-Oder«
, sondern die Gleich«Funktion ist, was bedeutet, daß daß
Flipflop B1 in den Kichtig«Zustand umschaltet a wenn die Flipflops
B1 und b4 vorher im selben Zustand v;arens aber in den FaXech-2u«
stand umschaltet, wenn sie in verschiedeoen Zuständen uaren* Die
entsprechenden UmschaltclGichungen sind ^b^ s B^B^ -v B^1B2,1 und
Qb1 a B1B^1 + B^*B^. Die Gleichungen für die Flipflops B2, BjS, und
b4 in Fic. k und 5 deuten einfach an* daß die Zustände dieser Flipflops
denen ihrer Vorgänger folgen, d»h.a daB das Register durch
das Metawerk 1ü als Schieberesister zum Znreck der Erzeugung dieser
Wortfolgen geschaltet wird. Die entsprechenden Umsshältslclchungen
sind^b2 - B1 0b2 β B1* ^h- « B2 Qb^ *= B2* fy; a B3 und
Qh^ β B-,1. Diese Polgen sind* wie man öieht,ra-Folgen und komplementär.
Wenn eine zyklische Folge der sechs verschiedene' ./örter 15, 7, 3,
9, 12, 14 erzeugt werden soll, ist in Figo 8 zu erkennen, daß die
Matrix 12 die als BI-.-■B2©B4, B2 « BI, B>
=» B2, B4 » BJ dargeste 11-
;>~ 00^9811/108 7 :
·''". BAD
- 15 -
„..__ Verbindungen bereltfita&en und in dem aegister B zunächst eins
', / d|# Wörter in diesor Fo^ge, wie z,ß, der aus lauter Einsen bestehendeZShlBtaM
15* eingestellt werden muß» Biese Figur zeigt« daß
dit aue ßeühÄ Wörtern beetehendc Bolgö 1» 3, k, 10, :j, 2 auch aus
d*r§elben Sahfcitung der Matrix 12 ssur Verfügung steht, wenn in
läleöer ein* der Wörter di#ßer Folge voreingestellt wird. Aus der-
•Γ selbenSöhaX^ung der Matrix 13 1st auSerdem die aus drei Wörtern
b#eteh«nde folge 6, If» I^ verfügbar, wennjln dem Register B eins \
; die*er Wörter voreingeat«llt ist· Öle Tabelle von Pig. 8 zeigt ,'
also die zyklischen Folgen, die aue dem-vierstufigen als Schiebe- \
■ - register gesehalüs ten ilegister i3 ableitbar aindi wer ji a ie durch
die entsp^eehenöen Schaltungen der Matrix 12 bestimrnu v/erden, wobei das Register B auf eins a&ir Wörter in der !folge vos'eingesteilt
- ■ ist. ■".'■■,■ . - . -. - -■■ ·
Wen» die iiatria 12* des Registers B nicht als Schieberegister, sondern
in einer eoideren Verknüpfung schaltet» v;erden bei entsprechender
Anfangeeins teilung duroii di^ Voreins te 11t; ciialfcURg 15 des Registers
A iPig« D andere tfoptfolßen zur Verfügung gestellt. Die tabelle
in Fis· 9 deutet öinige dieser Folgen und die entsprechenden logischen
Schaltunken"an.
Weiter wird gG^<3ct, daS durch die V rftinstöllsehalu-ung 15 des
glsters A und durch die Voreins teilschaltung 1>
der Matrix 12cine reduziörte Zahl von 3IÜilei*&tiindon eine? -'1Ul^e durch die einleitende
Einstelluns.i fest^elcjt werden »cami. Uenn sieben Umläufe der Wörter
■;., 1-). \jf ύ, ~ß vjid 9 der geseilten ai-Folfse erfoderlich sind, wird
009811/1087 SAD o
U99223
■ "
die Voreinstellung der Matrix 12 so festgelegt* wie sie duroh die",
Gleichungen der Pig. 4 dargestellt ist. Die Voreinstellung das Registers A wird auf den Zählstand 5 gebrach,t, der Worteins teller *i
2$ wird so angeordnet, dftfi.er eine Zählung von seöhs Wörtern duroh
[ den Wortzähler 21 veranlaßt und der umlauf-Voreins teller ^8 wird
j -..■■■ ■ ' ■ . -'. ■--.■-■
so eingestellt, daß in dem Umlaufzähler 15 sieben Umläufe der Wortgruppe
von se GhB Wörternyzur Verfügung stehen. Der Umlauf zähler 25
unterbricht dann über die Startschaltung 13 die Steuerung des Netz·
works 10 durch den Taktgenerator 1·-'».
■■""'■■"""* '
■■""'■■"""* '
Aus der Besclirelbune geht, he-rvor,». daß vier Voreins teller vorgesehen
sind., welche die BetriebsmerionaXe dos Wort gener a tors festlegen. Ee
viercXen für «las Kegister A (.Voreinstellcr 15)>
für die Matrix 12 (Voreinntollor 13), t'xv das 'yiortZahlerregister 21 (Hegisfeer 26) und
! für das Zykluöxäiilorregistei? 25 (Register 38) die entsprechenden
Voreins tell'-mgcu durchgeführt. Durch geeignetö Kombination dieser
Voreiiusteller 'ίόιιποη an einer nicht dargestellten Schalttafel die
j folgenden "Jnilliiife β ingate lit vierdsn:
; Voroin- 7orein- . Varei»- Vorein-
steller steller steller steller
■■■-■■ ■'"'' '■ _ii-_ 15 t2ö i
3S
7 Uialüüfe dar I^VUrt'sr Logik-, von I3eliebige 1*>
'(
umfassenden m-^olge von I1Ig* 4 Zahl 1 — 15
?ig. 4 ■._.-■; ■'-■;.
ί Uinlauf dCi» GuQVnzan \ Lugik von Zlno der β
6-V/ort»-«!ol£;e von Kig. "( Fig. T Mahlen 1i?»1J
.-■-■■ ■:.-. :." '. . - ^ la, t, ti ■ ;
~}\ Ür.jlüui*c-dor acht Lo^iü von 12 β
Wörter 12 bis 9 von Fig. 6
J 6 :
0098t1/1t)87
Die einzelnen Teile der Schaltungsanordnung nach Fig. 1 sind in
den Figuren 10a und 10b dargestellt. Dabei handelt es sich um
einen Generator für die Erzeugung von 4-Bit-Wörtern, der speziell
soeingestellt ist, daß er eine Gruppe Von 15 Wörtern in mehreren
Umläufen erzeugt. Die Wirkungsweise der Anordnung ist dargestellt
durch die B1Ig. 6und die letzte Reihe der Tabelle von Fig. 9.
Die Einstellungen der Startschaltung 18 und der Voreinsteller 26
und 38 werden von einer Bedienungsperson vorgenommen. Die Startschaltung
18 ist eine bistabile Vorrichtung, bestehend aus dem mono-
stabilen Multivibrator St, der den Rückstelleingang des Flipflops
S2 gemäß der folgenden Gleichunganstößtt 0 s2 β S1* Das Ausgangssignal
S2' öffnet die UND-Schaltung 90 im logischen Netzwerk 10,
damit die Taktsignale C zu allen Torschaltungen weitergeleitet :
werden* Um die Figur zu vereinfachen, sind nichtalle Verbindungen
für das Signal C dargestellt worden. (
Der Taktzähler 20 enthält die Flipflops P1 bis Ρβ und liefert nach
Betätigung durch das Ausgangssignal der Torsohaltung 90 eine Folge
von Ausgangesignalen. Der Taktzähler 20 wird auf null rückgestellt ;
durch das Signal S2, das den hohen Spannungspegel hat, wenn das :
letzte Wort des letzten Umlaufs erzeugt wird. Der Betrieb des Taktzählers
20 wird durch die folgende Logik des Netzwerks 10 gesteuerte
P1V Λ e P1 1P3 " P2 1p4 - P>
1P5 "F4- 1p6 e P
1V Λ e P1 1P3 " P2 1p4 - P>
1P5 "F4- 1p6 e P5
009811/108 7 BAD 0RfGfNAL
1490223
Das Signal Pg betätigt den fetortsghler SI9 um ö©$©en Z'ählGtsxvd zu
erhöhen, wodurch an seinen korablMi@Ft©ii Ausgangelclfcttngen^i eine
bißlr dezimale Darstellung des Wöp&ss ©in@r in Bildung begrlffenera
Wsrtfolg© entsteht ο Ein binär· dezimales Wort wird durch den
Wandler 34 in ein Signal an einer der L©ittsng©n W* bis W1^ usageeetzt,
von denen jede einem der möglichen 15 VJürter ©ntsprioht. Pie Umsetzung
ergibt sich aus der folgenden !«ogiki
W1 t= W1W0 1W,'Wi1 1 ■
Die Logik für die Bildung der binär dezimalen Zählstände wird hier
nicht aufgeführt* da sie bekannt sein dürfte.
Der in binSr dezimaler Form vorliegende Zählstand wird in dem
gleicher 92 mit der Einstellung in dem Worteinste11er.26 verglichen,
der die Flipflops Rl, R2f H>
und H4 enthält, und im Falle der Übereinstiffijnung
liefert der Vergleioher 92 zur Periode Pg an der Leitung
91 ein Signal an den Eingang zum Umlauf zähler 25, und an die Leitung
93' Di© Vergleiehslogik lautet1
009811/1087 badof«ginäl
. U99.22.3 - 19 ~
' * Det· UfiaaufrÄiler £5>
der aus den Flipflops Dt bis DJ besteht.
dUTöhlMuit die ZHhlataride D1, .D2 „.. D^2, bis durch den Ver-'
gleicher 94 die Übereinstimme^ seines Zählstandes mit der Ein«
■teilung dee Üalauf-Voreinstoller» 38* das aus den Flipflops T1
bis T5 t>«bebt, arraioht wird Di© Gieleneife der beiden ZShlsttaie
wird durch d&S Anlagen sines IqpuisoEi an den «jSg-Kingang des Flipflope
S2 artj«fc*igt* wodurch die Torechaitunt; 90 gesperrt wird»
Dieser Ie ta tonarm te Vorgang ergibt eich während der Taktperiode
- ■ ■' '■ ■■ -
P1» da dar Vergleicher 92 se getastet ist* ü&S er ein Ausgangs»
eignal sur Tftktperiode P^ abgibt, und darch dieses Si^cml liljsr
die Leitung 93 den Vergleicher 94 tastet* BIe logische Glsiehung für
diesen
Für das in. Fig·" tob dargestellte Beispiel entMäfe 4is"'Maxist
- to' Uiro-üchftltungen, die in vier Spalt-ets (v-ertitel).- mal
(horizontal) angeordnetaind. «rede Spalte ist dem siloht ssit Index»
strich bezeichneten Ausgang (Flg· 2} eines der Flipflops de-si Registers
A und Jede itaihe dew t-Eingang (Pig, 3) eine» den? Flipflops des Registers
B zugeordnet. |>le Spalten enthalten die cJ2©-Schaltungen: 40,
42, 44 und 4ö} 50» 52* 5* tind 56} 60, 62. 64 und 66 sowie TO* 72»
74 urü 7ö. Sie Reihen bestehen aus den UiiD-Schiil'&unßen: 40, 50, 60,
und TOj 4a* 52* 6a «nd T2f 44* 54# 64 und T4 sowie 46, 56, 66 und
Τ6· Die Ausgange der UND-Schaltungen einer Reihe sind mit einer Oder-Schaltung«
verbunden, und zwar sind die UND-Schaltungen 40« 50, 60
und 70 an die Oder-Schaltung 7t angeschlossen« deren Ausgang sum
t-Eingang des Flipflope des Re eis te rs B rührt. Pie UND-Schaltungen
009811/1087
: . ■■';>. - 20 - - ■"■■■ .■-■'"."
von '"■-■·
der Matrix 12 besitzen zwei Eingänge,/denen einer durch die Aus- ♦
gange der UND-Schaltungen 80, 82, 84 und 86 gespeist wird, und
der andere über eine Leitung 22 mit dei» VoreinBtelischaltung 15
verbunden ist. Die Ui©-Sehaltungen 80, 82, 84, und 86 werden für
die Signale von den nicht mit Indexstrich bezeichneten Ausgängen
der Flipflops des iiegisters A durch Taktsignale P2, p_» ^'baw«
Pc geüfi'net, die voaa· Takt zähler 20 erzeugt werden« Die Eingange·
signale für das Regieter A, die während der dargestellten Takt»
Perioden gebastet vierden, v/erden gebildet aus den Signalen von
den nicht mit Indexetrleh bezeichneten Ausgängen des Kegistera B
{Über IieituBg S8), Die Ableitung der Signale erfolgt duroh die
Steuerung üe& Signals P^ über die UND-Schaltungen Öl, 8^, 85 und
87 und durch Signale aus der Vo.reins teilschaltung I5 (Über Ledtung
24) über die Oder-Schaltungen 62, 65, 67 und 69 an deren Elnstelleingängen
und über die Oder-Schaltungen 7>, 75, Tf und 79 an deren
Rflökstelleinsängen. Aa0erdem werden die Rückstellöingänge des A-flegisters
durch das Taktsignal P1 über die Oder-Sohaltungen 6>, 65#
67 und 69 betätigt.
Durch das locische Netzv/erk 10 werden die Hegister A und B nach
den folgenden Glölchungen umgeschaltet!
009811/1087 BAD °mOimL
U99223
Diese Gleichungen besenraben die Durchführung der lo'gischen
Operationen naqh Fig. 6, Die Auggangssignale auf Leitung 26
sind natUrlioh die Signale B1,-B2, B,.und B^ und müssen wUhrend
dor Periode Pg abgetastet werden.
009811/1087
Um aus der Schalttafel der Bedienungsperson eine Anzeige dafür
zu haben, daß eine Wortgruppe eine Anzahl von Umläufen ausgeführt
hat, wird das Ausgangssignal S2 dorthin übertragen. Wenn
die Gehalttafel zu einem Computersystem gehört, kann dieses Signal
dazu benützt werden, die Programmeinheit des Computers weiterzuöchälten,
um die Voreinstellungen für eine weitere Wortfolge zu erhalten.
Was die Wirkungsweise des System von Fig. 10a betrifft, so sei
angenommen, daß im Wortvoreinsteller 26 die Zahl 9, und im Umlaufvoreinsteller
3ödie Zahl 21 gespeichert sind. Die Voreinstell-Schaltung
15 des Registers A ist auf .14 voreingestellt, und
die Voreinstell-ßchaltung 13 der Matrix 12 stimmt mit der in Pig.
angegebenen Logik überein. Der Taktzähler 20, der Wortzähler 21
und der Umlaufzähler 25 sind rückgestellt. Aus Fig. 6 ist zu entnehmen, daß diese Einstellungen anzeigen, daü 21 Umläufe der folgenden
neun Wörter erzeugt werden sollen: 14, Ί1, y, 10, 5» 2, j>,
15, 7. · .
Wenn an der Schalttafel der monostabile Multivibrator 31 z. B.
mittels einer Starttaste umgeschaltet wird/ stellt sich das JfLIpflop
3Π zurück, wodurch die Torschaltung 90 geöffnet unü das Kückstellsignal
(dignal S^) zum Taktzähler 20, aurn v/ortzähler 21 und
zum Umlaufzähler 25 beseitigt wird. Nach Empfang des ölgnals C
durchläuft der Taktzähler 20 naoheinundor seine sechs Zähistlinde.
009811/1087
ä, Öei Jedem Zähletand P^ gelangt ein Impuls in den wortzähler 21, und
UV t Kenn 4eee|sn Inhait 21 und 4er Inhalt des Wortvoreinstellers .26 über-
, wird während diesar Taktperiode ein Impuls in den Um-25
eingegeben. Die Tabelle von Fi^. 11 zeigt die Bedes
Syeterae ^n, die diesem Beispiel entspricht. In
4 der Tabelle sind Dezinuil?ahlen zwischen zwei waagrechten Strichen
1 Einige der in Blocicfora* dargestellten Schaltungselemente sind hier
nicht im eineeinen dargestellt v/orden, Z, B« wird angenommen* daß
• die Torsohtiltungen, dfit» Wandler $k und die Vargleicher 92 und $>4 *
I rAOhihrertj.Qleichungen genügend begannt sind und daher nicht weiter
' beecnrieben asu werden brauchen,
BAD ORIGINAL 0098 IT/1087
Claims (1)
- U9.9223Pat ο η t a π s ρ r ü c h e ■--"'■.-1. Generator zur Erzeugung von binär codierten Informationswörtern einstellbarer Wortfolge mit einer Anordnung der Informations-Wörter in Gruppen und mit Einstellung einer gewünschten Anzahl, von Wiederholungen einer Wortgruppe durch Speicherung eines In-formationswortes in den Binärstellen eines Hegister und durch eine Verknüpfungsschaltung zur gesetzmäMgen Ableitung der Binär-werte einer ßinärsteile aus, anderen Binärstellen des Registers während aufeinanderforgenden Taktperiodenv dadurch gekennzeichnet, daß vor Beginn einer Krzeugungsperiode im Heglster (B) ein ausgewäiiltes Informationswort einstellbar ist und daß die Anzahl der Informationswörter einer Gruppe, die Anzahl der Umlauf6 der -Gruppe und dag Umwandlungsgesetz der Verknüpfungsschaltung voreinstellbar sind.2. Generator nach Anspruch X9 dadurch gekennzeichnet, dais eine Gruppe von Taktimpulsen (^) die Steuersignale (P^ bis Pg) zur Es·, aeugung eines Informationswortes bildet, und daß der letzte Taktimpuls (Pg) der Gruppe einen Wortzähler (21) um eine Zähleinheit weiterschaltetj dessen Zählßtand mit dem Zahlstand eiftes Wo.'t-Voreinstellers (26; verglichen wird,j5. Generator nach den Ansprüchen l und 2, dadurch gekännzelehnet,daß bei Gleichheit der* Zählstiinde im Wortzähler (21) und im ■ Wort-Voreinstelier (26)ein Steuersignal erzeugt wird, das den . Umlauf einer 'rtOrtgruppe anzeigt und einen Umlaufzähler (2^)00 981171087 !um eine Zähleinheit welterschaitet, dessen Zählstand mit dem ZUhIstand eines Umlauf-Voreinstellers (3Ö) verglichen wird.4. Generator nach den Ansprüchen 1 bis j, dadurch gekennzeichnet, daß bei Gleichheit der ZUhlstände im Umlaufzähler (25) und im Um lauf-Vor eins teller (j58) ein Steuersignal erzeugt wird, das die V/Oi'terzeugung unterbricht.5. Generator nach den Ansprüchen ι bis 4, dadurch gekennzeichnet, daß die Verknüpfungsschaltung aus einer Matrix von UND-Schaltungen (40 bis 46: 50 bis 56; 60 bis 66; 70 bis ?6) mit einer Anzahl von Leihen und Spalten gebildet ist, die der Anzahl der Binärstellen des Registers (B) entspricht, und daß die JSingangssignale der UND-Schaltungen durch Steuersignale (Pg-bis Pc) der Taktimpulse und durch Steuersignale eines Programmgebers (Schalttafel) gebildet werden, und daß die Ausgangssignale der UKD-ocha-ltungen zu den Speichorstellen (B1 bis B^) des .Registers übertragbar sind.C. Generator nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß dac Register (B) durch die Verknüpfungsschaltung (12) mit einem voreinsteilbaren Kilfsspcieher (A) verbunden ist, uäd daß ' das vor einer ßrzeugungsperiode ausgewählte Inforinationswort durch die Verknüpfungsschaltung während einer Wortperiode (P^ bi3 Pg) auo dom Hilfsspeioher (B) abgeleitet und nach Umsetzung im Reglstor zu Beginn der folgenden Wortperiode im Hilfsspeioher.■ voreingeßtollt wird* n n Q fl1 ., 7 1 n ο 7009811/1087Leerseife
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US399598A US3353157A (en) | 1964-09-28 | 1964-09-28 | Generator for variable and repetitive sequences of digital words |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1499223A1 true DE1499223A1 (de) | 1970-03-12 |
Family
ID=23580163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651499223 Pending DE1499223A1 (de) | 1964-09-28 | 1965-09-27 | Generator zur Erzeugung von binaer codierten Informationswoertern einstellbarer Wortfolge |
Country Status (8)
Country | Link |
---|---|
US (1) | US3353157A (de) |
JP (1) | JPS4322627B1 (de) |
CH (1) | CH444907A (de) |
DE (1) | DE1499223A1 (de) |
FR (1) | FR1457660A (de) |
GB (1) | GB1119673A (de) |
NL (1) | NL6512469A (de) |
SE (1) | SE315427B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3445817A (en) * | 1966-07-15 | 1969-05-20 | Ibm | Meta-cyclic command generator |
US3624611A (en) * | 1970-03-09 | 1971-11-30 | Gte Automatic Electric Lab Inc | Stored-logic real time monitoring and control system |
CH627295A5 (en) * | 1977-10-06 | 1981-12-31 | Bbc Brown Boveri & Cie | Device for process data processing by means of at least one microcomputer which is connected to a higher-level information processing system |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2951230A (en) * | 1955-10-06 | 1960-08-30 | Bell Telephone Labor Inc | Shift register counter |
US2903676A (en) * | 1955-10-18 | 1959-09-08 | Bell Telephone Labor Inc | Binary counter transistor circuit |
US3076956A (en) * | 1959-08-06 | 1963-02-05 | Adage Inc | Reversible counter |
US3046545A (en) * | 1959-10-28 | 1962-07-24 | Everett C Westerfield | Rapid-correlation echo-ranging system |
US3162837A (en) * | 1959-11-13 | 1964-12-22 | Ibm | Error correcting code device with modulo-2 adder and feedback means |
US3114130A (en) * | 1959-12-22 | 1963-12-10 | Ibm | Single error correcting system utilizing maximum length shift register sequences |
US3128449A (en) * | 1960-06-14 | 1964-04-07 | Bell Telephone Labor Inc | Error detecting and correcting system |
US3119071A (en) * | 1961-03-30 | 1964-01-21 | Magnavox Co | Digital pattern generator |
US3051784A (en) * | 1961-05-12 | 1962-08-28 | Bell Telephone Labor Inc | Error-correcting system |
US3155818A (en) * | 1961-05-15 | 1964-11-03 | Bell Telephone Labor Inc | Error-correcting systems |
US3119097A (en) * | 1961-10-30 | 1964-01-21 | Jersey Prod Res Co | Electrical signal generator |
US3283131A (en) * | 1963-09-25 | 1966-11-01 | Bell Telephone Labor Inc | Digital signal generator |
-
1964
- 1964-09-28 US US399598A patent/US3353157A/en not_active Expired - Lifetime
-
1965
- 1965-09-23 FR FR32355A patent/FR1457660A/fr not_active Expired
- 1965-09-24 JP JP5819065A patent/JPS4322627B1/ja active Pending
- 1965-09-24 GB GB40711/65A patent/GB1119673A/en not_active Expired
- 1965-09-24 NL NL6512469A patent/NL6512469A/xx unknown
- 1965-09-27 DE DE19651499223 patent/DE1499223A1/de active Pending
- 1965-09-28 SE SE12586/65A patent/SE315427B/xx unknown
- 1965-09-28 CH CH1338865A patent/CH444907A/de unknown
Also Published As
Publication number | Publication date |
---|---|
JPS4322627B1 (de) | 1968-09-28 |
NL6512469A (de) | 1966-03-29 |
SE315427B (de) | 1969-09-29 |
US3353157A (en) | 1967-11-14 |
CH444907A (de) | 1967-10-15 |
FR1457660A (fr) | 1966-01-24 |
GB1119673A (en) | 1968-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145120A1 (de) | Digitales Datenverarbeitungsgerat | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE1499722B1 (de) | Einrichtung zur modifizierung von informationswoertern | |
DE1497696B2 (de) | Schaltungsanordnung fuer ein lerngeraet | |
DE69308237T2 (de) | Steuereinrichtung für eine Bildpunktmatrixanzeige | |
DE3344141T1 (de) | Sortiervorrichtung | |
DE2256135A1 (de) | Verfahren zum pruefen von monolithisch integrierten halbleiterschaltungen | |
DE2727010B2 (de) | Verfahren zum Betreiben einer elektrooptischen Anzeigevorrichtung | |
DE3246432A1 (de) | Signalfolge-erkennungsschaltung und diese enthaltender logischer analysator | |
DE2002011B2 (de) | Anordnung zur sichtbarmachung von buchstaben oder zeichnungen auf einem bildschirm | |
DE3688024T2 (de) | Speicheranordnung. | |
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
DE1499223A1 (de) | Generator zur Erzeugung von binaer codierten Informationswoertern einstellbarer Wortfolge | |
DE1774675A1 (de) | Elektronisches Rechengeraet | |
DE3918886A1 (de) | Ruecksetzanordnung in einer datenverarbeitungseinheit | |
DE3123379C2 (de) | ||
DE2546506C2 (de) | Digitaler Videogenerator für eine zeilenweise Darstellung eines Kegelschnittes auf einem Fernsehbildschirm | |
DE2601379C3 (de) | Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen | |
CH620036A5 (en) | Liquid-crystal display device and use of the device as an oscillograph | |
DE3720628A1 (de) | Parallel-serien-umsetzer | |
DE2443749A1 (de) | Computer-speichersystem mit einer speichereinheit | |
DE1801725C3 (de) | Digitaler Fourier-Analysator | |
DE2210737C3 (de) | Speicherwerk | |
DE2210037B2 (de) | Speicher-Prozessor-Element | |
DE1234058B (de) | Prioritaetsschaltung |