DE1234058B - Prioritaetsschaltung - Google Patents
PrioritaetsschaltungInfo
- Publication number
- DE1234058B DE1234058B DEN28676A DEN0028676A DE1234058B DE 1234058 B DE1234058 B DE 1234058B DE N28676 A DEN28676 A DE N28676A DE N0028676 A DEN0028676 A DE N0028676A DE 1234058 B DE1234058 B DE 1234058B
- Authority
- DE
- Germany
- Prior art keywords
- signal
- priority
- group
- gates
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Description
BUNDESKEPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
G06f
Deutsche Kl.: 42 m3 - 9/18
Nummer: 1234 058
Aktenzeichen: N 28676IX c/42 m3
Anmeldetag: 14. Juni 1966
Auslegetag: 9. Februar 1967
Die Erfindung betrifft eine von einem Zeitgeberimpulszyklus mit wenigstens zwei Phasen gesteuerte
Einrichtung zum Verleihen einer Priorität an eins von über mehrere Meldeleitungen eingehenden
Meldesignalen, wobei die Meldeleitungen in wenigstens zwei nach einer bestimmten Prioritätshierarchie
angeordnete Gruppen geteilt und die Meldeleitungen einer bestimmten Gruppe innerhalb dieser Gruppe
gleichfalls nach einer bestimmten Prioritätshierarchie angeordnet sind.
Der Bedarf an einer solchen Schaltanordnung besteht z. B. dann, wenn eine für allgemeine Zwecke
bestimmte elektronische Rechenmaschine für die Verarbeitung von über eine oft größere Zahl von
Leitungen (128 oder mehr) eingehenden Signalen verwendet werden soll. Die Rechenmaschine kann
nur eins dieser Signale zu gleicher Zeit verarbeiten, aber es kann vorkommen, daß die Verarbeitung eines
bestimmten Eingangssignals zwecks Verarbeitung eines anderen Eingangssignals unterbrochen werden
muß, da das Ergebnis der Verarbeitung des zuletztgenannten Signals dringender notwendig ist als das
der Verarbeitung des zuerstgenannten Signals. Wenn in einem bestimmten Zeitpunkt zwei oder mehl
Meldungen für Signalverarbeitung vorhanden sind, muß aus diesem Grund bestimmt werden, welche
Signalverarbeitung am ersten erfolgen muß, oder, wie man sich in der Fernmeldetechnik meist ausdrückt,
welche Meldung mit Priorität gegenüber den anderen behandelt werden muß. Die besprochene
Sachlage tritt insbesondere dann auf, wenn die Rechenmaschine als Fernmeldeamt, als signalverarbeitendes
System für die Steuerung eines industriellen Vorgangs, für ein zentral organisiertes Buchhaltungssystem
usw. Anwendung findet.
Die Einrichtung nach der Erfindung weist das Kennzeichen auf, daß jede Meldeleitung mit einem
normal geschlossenen Tor verbunden ist, wobei diese Tore je einen ersten oder einen zweiten Ausgang
haben; daß die Einrichtung ein erstes logisches Organ besitzt, das über eine Oder-Schaltung mit
sämtlichen ersten Ausgängen der die erste Gruppe betreffenden Tore, über eine andere Oder-Schaltung
mit sämtlichen ersten Ausgängen der die zweite Gruppe betreffenden Tore usw. verbunden ist, und
dieses erste logische Organ mit einem ersten Gedächtnis gekoppelt ist, welches seinerseits mit einem
Signaltransformator verbunden ist; daß die Einrichtung ein zweites logisches Organ besitzt, das über
eine Oder-Schaltung mit den zweiten Ausgängen sämtlicher die ersten Bearbeitungen sämtlicher Gruppen
betreffenden Tore, über eine andere Oder-Schal-Prioritätsschaltung
Anmelder:
N.V. Philips' Gloeilampenfabrieken, Eindhoven
(Niederlande)
(Niederlande)
Vertreter:
Dr. H. Scholz, Patentanwalt,
Hamburg 1, Mönckebergstr. 7
Als Erfinder benannt:
Claude Chemla, Saint Cloud, Hauts de Seine;
Claude Cramer, Champiyng-sur-Marne, Seine;
Francois Leger, Vincennes, Seine (Frankreich)
Claude Cramer, Champiyng-sur-Marne, Seine;
Francois Leger, Vincennes, Seine (Frankreich)
Beanspruchte Priorität:
Frankreich vom 18. Juni 1965 (21409)
rung mit den zweiten Ausgängen sämtlicher die zweiten Bearbeitungen sämtlicher Gruppen betreffenden
Tore usw. verbunden ist, und dieses zweite logische Organ mit einem zweiten Gedächtnis gekoppelt
ist; daß jedes der beiden logischen Organe derart eingerichtet ist, daß es nach Empfang eines Zeitgeberimpulses,
gemäß einem durch die Konstruktion des betreffenden logischen Organs bedingten Prinzip,
das für die beiden logischen Organe verschieden sein kann, eins der ihm zugeführten Meldesignale mit
dem Signalwert 1 als Prioritätssignal anzeigt; daß die Einrichtung als Ganzes derart ist, daß während einer
ersten Phase eines Zeitgeberimpulszyklus das erste logische Organ und sämtliche Tore einen Zeitgeberimpuls
empfangen, wodurch die Tore die eingegangenen Meldesignale zu ihren ersten Ausgängen
weiterleiten und das erste logische Organ ein mit der Priorität habenden Gruppe identifiziertes Signal zu
dem ersten Gedächtnis und dem Signaltransformator weiterleitet, und während der zweiten Phase des
Zeitgeberimpulszyklus das zweite logische Organ und der Signaltransformator je einen Zeitgeberimpuls
empfangen, wodurch der Signaltransformator ein Signal zu sämtlichen Toren der Priorität habenden
Gruppe sendet, die folglich die eingegangenen Meldesignale zu ihren zweiten Ausgängen weiterleiten und
das zweite logische Organ ein Signal, das mit dem Priorität habenden Meldesignal der Priorität haben-
709 508/141
3 4
den Gruppe identifiziert ist, zum zweiten Gedächtnis Fig. 3 ist eine Tabelle zur Erläuterung der Wirleitet,
kung eines der logischen Organe;
Die Priorität einer Signalverarbeitung gegenüber Fig. 4 ist ein Schaltbild eines der logischen
einer anderen Signalverarbeitung kann von zweierlei Organe.
Art sein und wird im Einklang mit der Unterschei- 5 F i g. 1 zeigt ein Zeitschema, welches dazu dient,
dung in starke und schwache extreme Werte in dei eine Einsicht zu geben in die Art der Funktionen,
Variationsrechnung als starke und schwache Priorität welche die Prioritätsschaltung als Ganzes erfüllen
unterschieden werden. können muß. In dieser Figur wurde angenommen,
Eine Bearbeitung χ hat eine starke Priorität gegen- daß es vier Gruppen von Bearbeitungen gibt. Die
über einer Bearbeitung y, wenn die Bearbeitung y io Bearbeitungen der Gruppe A haben Priorität gegenunterbrochen
und durch die Bearbeitung χ ersetzt über denen der Gruppen B, C und D, die der
wird, falls eine Meldung für die Bearbeitung χ ein- Gruppe B gegenüber denen der Gruppen C und D,
geht, während die Bearbeitung y gerade in Ausfüh- die der Gruppe C gegenüber denen der Gruppe D.
rung begriffen ist. Wie bereits gesagt, ist die Einrichtung nach der Erfin-
Eine Bearbeitung χ hat eine schwache Priorität 15 dung unabhängig davon, ob diese Prioritätshierarchie
gegenüber einer Bearbeitung y, wenn bei gleich- stark oder schwach ist. In der Figur wurde angezeitigem
Vorhandensein von Meldungen für die nommen, daß diese Prioritätshierarchie stark ist.
Bearbeitungen χ und y die Bearbeitung χ angefangen Jede Gruppe enthält vier Bearbeitungen, denen wird, aber ohne daß jemals die Bearbeitung y durch nach irgendeinem Prinzip (das für die Erfindung undie Bearbeitung χ unterbrochen werden kann, wenn ao wesentlich ist und nicht ähnlich dem für die Gruppen eine Meldung für die Bearbeitung χ eingeht, während verwendeten Prinzip zu sein braucht) gleichfalls eine die Bearbeitung y in der Ausführung begriffen ist. Prioritätshierarchie verliehen wurde. In der Figur
Bearbeitungen χ und y die Bearbeitung χ angefangen Jede Gruppe enthält vier Bearbeitungen, denen wird, aber ohne daß jemals die Bearbeitung y durch nach irgendeinem Prinzip (das für die Erfindung undie Bearbeitung χ unterbrochen werden kann, wenn ao wesentlich ist und nicht ähnlich dem für die Gruppen eine Meldung für die Bearbeitung χ eingeht, während verwendeten Prinzip zu sein braucht) gleichfalls eine die Bearbeitung y in der Ausführung begriffen ist. Prioritätshierarchie verliehen wurde. In der Figur
Die Erfindung ist von dieser Einzelheit unabhängig, wurde angenommen, daß diese Prioritätshierarchie
da es von der Steuerung der weiteren Apparatur, eme schwache ist gemäß dem oben unter 2. bespro-
d. h. der Rechenmaschine, abhängt, ob eine in der 25 chenen zyklischen Prinzip.
Ausführung begriffene Bearbeitung gegebenenfalls Es sei angenommen, daß anfänglich keine einzige
zugunsten einer anderen unterbrochen wird. Es kann Bearbeitung in der Ausführung begriffen ist und daß
aber praktisch sein, sämtlichen Meldungen einer in den Zeitpunkten t0, t%, t2, ts, tt, t5, tG, t7 und t12
bestimmten Gruppe eine starke Priorität gegenübei Meldungen für die Bearbeitungen D3, C3, A3, A1, Av
den Meldungen sämtlicher hierarchisch darunter 30 C2, D1, C4 und B3 eingehen. Im Zeitpunkt t0 wird
liegenden Gruppen zu verleihen, während die Priori- dann die Bearbeitung D3 angefangen. Diese Bearbei-
tätshierarchie der Meldungen innerhalb derselben tung wird aber im Zeitpunkt^ unterbrochen, da
Gruppe stets schwach ist. dann eine Meldung für die Bearbeitung C3 eingeht
Die Erfindung ist weiterhin unabhängig von dem und die Bearbeitungen der Gruppe C alle eine starke
Grundsatz, nach dem insbesondere in derselben 35 Priorität gegenüber denen der Gruppe D haben. Im
Gruppe die Prioritätshierarchie festgelegt wird. Hier- Zeitpunkt^ wird die BearbeitungD3 also unterfür
kommen erstens in Frage: brachen und die Bearbeitung C3 angefangen. Diese
1. Die die diesbezügliche Gruppe betreffenden Bearbeitung wird aber ihrerseits im Zeitpunkt ff
Eingangsleitungen sind 1, 2, 3 ..., η numeriert. unterbrochen da dann eme Meldung fur die Bearbei-Eine
über die Leitung 1 eingehende Meldung 4o tang ^3 emgeht und dp Bearbeitungen der Gruppe Λ
hat Priorität gegenüber den über die übrigen alle eine starke Priorität gegenüber denen der
Leitungen eingehenden Meldungen, d.h. eine GruppeC haben. Im Zeitpunkti2 wird also die
über die Leitung 2 eingehende Meldung gegen- Bearbeitung C3 eingestellt und die Bearbeitung A3
über die Leitungen 3,4 ..., η eingehenden MeI- angefangen; diese zu der Gruppe A mit der höchsten
düngen, eine über die Leitung 3 eingehende « Priorität gehörige Bearbeitung kann nicht unterMeldung
gegenüber über die Leitungen 4 ..., η brofen werden Bevor die Bearbeitung A3 im Zeiteingehenden
Meldungen usw. Pun£ U vollständig beendet ist sind Meldungen fur
„ T^-J- j- τ » 1· 1 ,-. L j. a j τ— die Bearbeitung^ (in L) und A. (mi,) eingetroffen,
2. Die die diesbezügliche Gruppe betreffenden Ein- g0 daß | Bearbeitung A3 im Zeitpunkt t5 begangsleitungen
sind, genau wie nn vorherigen endet die * angefangen wird (da
FaDe, mit 1 2,3 .. , » numeriert. Bei gleich- ' Gruppe^ zyklisch auf die Bearbeitung^
welche & zyklischer Uenfolge auf die zuletzt ^ &
vollständig verarbeitete Meldung folgt. . f . *
3. Bei gleichzeitigem Vorhandensein von zwei oder 55 4 BeVOr'die Bearbeitung A1 völlig beendet ist, sind
mehr Meldungen hat diejenige Meldung Priori- aber im Zeitpunkt, eine Meldung für die Bearbei-
tat, welche zuerst eingegangen ist. tung ^ im Zeitpunkt t6 eine Meldung für die Bear-
Zum Bestimmen der Priorität nach jedem der bettung D1 und im Zeitpunkt i7 eine Meldung für die
obenerwähnten Grundsätze sind bereits Schaltungen 60 Bearbeitung C4 empfangen.
bekannt, so daß darauf nicht näher eingegangen zu T „ .. , . , ,. _ , .. . ,
werden braucht. J* ?ffunkt i8, m dem die Bearbeitung A1 be-
Die Erfindung wird an Hand der Zeichnung bei- e*dei if' kommfn also fol§ende Bearbeitungen fur
spielsweise näher erläutert. Es zeigt Abwicklung m Frage:
Fig. 1 ein Schema zur Erklärung des Prinzips der 65 1· die noch nicht beendeten Bearbeitungen C3
Prioritätsbestimmung, und D3;
F i g. 2 ein Blockschema einer Einrichtung nach 2. die noch nicht angefangenen Bearbeitungen C2,
der Erfindung; C4 und D1.
Von diesen Bearbeitungen kommen aber zunächst diejenigen der Gruppe C in Frage, da sämtliche
Bearbeitungen dieser Gruppe gegenüber denen der Gruppe D Priorität haben. Da in der Gruppe C das
zyklische Prioritätsprinzip herrscht, wird also zunächst die unterbrochene Bearbeitung C3 wieder
fortgesetzt. Wenn diese Bearbeitung im Zeitpunkt tg
beendet ist, wird die Bearbeitung C4 angefangen (da
diese in der Gruppe C zyklisch auf die Bearbeitung C3 folgt). Sobald die Bearbeitung C4 beendet ist (im
Zeitpunkt t10), kommt die Bearbeitung C2 in Frage.
In dem Zeitpunkt tn, in dem die Bearbeitung C2
beendet ist, kommen für Abwicklung in Frage:
1. die noch nicht vervollständigte Bearbeitung D3;
2. die noch nicht angefangene Bearbeitung D1.
Das Ergebnis ist, daß die Bearbeitung D3 im Zeitpunkt tu wieder aufgenommen wird. Diese Bearbeitung
wird aber im Zeitpunkt t12 erneut unterbrochen,
da dann eine Meldung für die Bearbeitung B3 eingeht.
Erst nachdem die Bearbeitung B3 im Zeitpunkt t13 völlig vervollständigt ist, wird die Bearbeitung D3
wieder aufgenommen. Wenn die Bearbeitung D3 im Zeitpunkt tu vervollständigt ist, kommt die Bearbeitung
D1 an die Reihe.
F i g. 2 zeigt das Blockschema einer Prioritätsschaltung nach der Erfindung, mit der das vorstehend
beschriebene Prinzip der Prioritätsbestimmung verwirklichbar ist. Die Leitungen, über die ein Meldesignal
empfangen werden kann, sind mit A1, A2,...,
D4 bezeichnet. Jede Eingangsleitung ist mit einem normal geschlossenen Tor mit zwei Ausgängen verbunden.
In der Figur sind dies die Tore 11,12,..., 44. Das Tor 11 besitzt die Ausgängella und Ub1
das Tor 12 die Ausgänge 12« und 12 b usw. Die Ausgängella, 12a, 13a, 14a, also die ersten Ausgänge
der die Gruppe A betreffenden Tore, sind mit einer Oder-Schaltung 10 verbunden. Ebenso sind die
ersten Ausgänge 21 a, 22 a, 23 a, 24 α der die Gruppe B
betreffenden Tore mit einer Oder-Schaltung 20 verbunden usw. Die Ausgänge 11 b, 21b, 31b, 41b,
also die zweiten Ausgänge der die erste Eingangsleitung jeder Gruppe betreffenden Tore, sind mit
einer Oder-Schaltung 01 verbunden. Ebenso sind die zweiten Ausgänge 12 b, 22 b, 32 b, 42 b der die zweite
Eingangsleitung jeder Gruppe betreffenden Tore mit einer Oder-Schaltung 02 verbunden usw. Die Ausgänge
der Oder-Schaltungen 10, 20, 30 und 40 sind mit einem ersten logischen Organ F1 gekoppelt. Das
von diesem logischen Organ gelieferte Signal wird einem ersten Gedächtnis G1 zugeführt und darin gespeichert.
Das im Gedächtnis G1 gespeicherte Signal wird gleichzeitig einem Signaltransformator S.T. zugeführt.
Die Ausgänge der Oder-Schaltungen 01, 02, 03, 04 werden einem zweiten logischen Organ P2 zugeleitet,
und das von diesem zweiten logischen EIement gelieferte Signal wird in einem zweiten Gedächtnis
G2 gespeichert.
Schließlich wurde noch angenommen, daß die Einrichtung von einem Zeitgeberimpulsverteiler gesteuert
wird, der einen Zweiphasen-Zeitgeberimpulszyklus liefert, deren Phasen mit I1 und t2 bezeichnet werden.
Der Zeitgeberimpulsverteiler ist einfachheitshalber in der Zeichnung nicht dargestellt.
Die Wirkungsweise der Einrichtung ist wie folgt: Es sei angenommen, daß in einem bestimmten Zeitpunkt
Meldungen für die Bearbeitungen B2, B3, C2,
C4 und D2 vorhanden sind. Dies bedeutet, daß die
in Fig. 2 mit einem Kreuz markierten Leitungen ein Signal mit dem Signalwert 1 enthalten (z. B. eine
hohe Spannung). Während der nächsten Phase tx der
Zeitgeberimpulszyklen empfangen sämtliche Tore 11, 12,..., 44 sowie das logische Element P1 einen
Zeitgeberimpuls. Dies hat zur Folge, daß die Tore 11,12,..., 44 die eingegangenen Signalwerte über
ihre ersten Ausgängella, 12 a,..., 44 a an die Oder-Schaltungen 10, 20, 30 und 40 weiterleiten.
Die Oder-Schaltungen 20,30 und 40 empfangen dann je wenigstens ein Signal mit dem Signalwert 1, und
das logische Organ P1 kann feststellen, daß die
Gruppe B die Gruppe mit der höchsten Priorität ist, in der eine Meldung vorkommt. Diese Information
wird dem Gedächtnis G1 zugeführt und über dieses Gedächtnis auch an den Signaltransformator S.T.
weitergeleitet.
Während der darauffolgenden Phase t2 des Zeitgeberimpulszyklus
empfangen der Signaltransformator S. T. und das logische Organ P2 je einen Zeitgeberimpuls.
Dies hat zur Folge, daß der Signaltransformator einen Impuls zu sämtlichen die Gruppe B
betreffenden Toren 21, 22, 23, 24 schickt, wodurch diese Tore ihrerseits die Eingangssignale über ihre
zweiten Ausgänge 21 b, 22 b, 23 b, 24 b an die Oder-Schaltungen 01, 02, 03, 04 weiterleiten. Die Oder-Schaltungen
02 und 03 empfangen daher je ein Signal mit dem Signalwert 1 und liefern daher ein
Ausgangssignal mit dem Signalwert 1. Das logische Organ P2 kann daher feststellen, daß das zweite
Meldesignal irgendeiner Gruppe (d. h. der Gruppe B) jetzt Priorität hat. Wenn die betreffende Bearbeitung^
beendet ist, nimmt das Signal auf der Leitung B2 wieder den Wert 0 an.
Die verschiedenen Einzelteile der Schaltung können von bekanntem Aufbau sein. Dies gilt insbesondere
für die Tore 11,12,.. ., 44, die Oder-Schaltungen 10,..., 40, 01,..., 04, die Gedächtnisse G1
und G2 und den Signaltransformator S. T., welch letzterer nur die Kodegruppen eines beliebigen Kodes
mit zweiwertigen Kodeelementen in die Kodegruppen eines 1-aus-ra-Kodes umsetzen muß.
Obzwar auch für die logischen Organe P1 und P2
bereits zahlreiche Lösungen bekannt sind, wird eine mögliche Ausführungsform für insbesondere das
Organ P1 besprochen werden. Um das Beispiel nicht zu sehr zu vereinfachen, wodurch der ihm zugrunde
liegende Gedanke nicht deutlich hervortreten würde, wurde angenommen, daß das Element an 1 von
höchstens sieben Meldungen Priorität verleihen muß.
Die Meldesignale sind 1, 2,..., 7 numeriert, also binär geschrieben 001, 010,..., 111 (s. Fig. 3).
Wenn nun ein oder mehrere der Meldesignale den Wert 1 hat, muß die Schaltung die höchste der betreffenden
Nummern anzeigen und in einem Gedächtnis festlegen. In F i g. 4 besteht dieses Gedächtnis
aus drei Flip-FlopsE, F und G. Aus Fig. 3 ist
ohne weiteres ersichtlich, daß der Flip-Flop E die Lage 1 einnehmen muß, wenn eins oder mehrere der
Meldesignale 4, 5, 6 oder 7 den Signalwert 1 hat. Dies bedeutet, daß der 1-Eingang des Flip-Flops E
das Signal4VSV6V7 empfangen muß, wozu die
vierfache Oder-Schaltung 100 (Fig. 4) dient.
Weiterhin ist aus F i g. 3 ersichtlich, daß der Flip-Flop F die Lage 1 einnehmen muß, wenn der Flip-Flop
E in der Lage 1 steht und wenigsten eines der Meldesignale 6 oder 7 den Wert 1 hat (Fall [6 V 7] E),
aber auch wenn der Flip-Flop E in der Lage 0 steht und wenigstens eines der Meldesignale 2 oder 3 den
Wertl hat (Fall[2V3]E). Daraus folgt, daß der
1-Eingang des Flip-Flops F das Signal
{(6V7)£}V{(2V3)E}
empfangen muß.
empfangen muß.
Schließlich folgt noch aus Fig. 3, daß der Flip-Flop
G in der Lage 1 stehen muß, wenn einer der nachstehenden Fälle eintritt:
1. Meldesignal 7 hat den Wert 1, E steht in der Lage 1, F steht in der Lage 1 (FaH 7 EF);
2. Meldesignal5 hat den Wertl, E steht in der
Lage 1, F steht in der Lage 0 (Fall 5 E F);
3. Meldesignal3 hat den Wertl, E steht in der
Lage 0, F steht in der Lage 1 (Fall 3 EF);
4. Meldesignal 1 hat den Wert 1, E steht in der Lage 0, F steht in der Lage 0 (Fall IEF).
Daraus folgt, daß der 1-Eingang des Flip-Flops G das Signal
(7ZJF)V (5ZsF)V (3EF) V (IEF)
empfangen muß.
Aus z.B. dem Artikel von Robert S er eil — Elements of Boolean Algebra for the Study of Information
Handling Systems — (PIRE, Oktober 1953, S. 1366 bis 1380) ist die Art und Weise bekannt,
wie sich eine Schaltung konstruieren läßt, die eine gegebene Boole-algebraische Funktion verwirklicht.
Fig.4 zeigt das Schema einer Schaltung für die soeben abgeleiteten Boole-algebraischen Funktionen;
diese Schaltung ist als eine direkte technische Übersetzung dieser Funktionen zu betrachten.
Der Flip-Flop Zs wird während der Zeitgeberimpulsphase t2 eingestellt. Der Flip-Flop F kann erst
eingestellt werden, nachdem der Flip-Flop Zs sich bereits eingestellt hat, und wird daher auf die Phase ts
des Zeitgeberimpulszyklus eingestellt. Der Flip-Flop G ist erst einstellbar, wenn die Flip-Flops E
und F sich bereits eingestellt haben, und wird aus diesem Grunde auf die Phase i4 des Zeitgeberimpulszyklus
eingestellt. In der Schaltung nach F i g. 4 ist dies dadurch erreicht, daß die die Flip-Flops E, F
und G einstellenden Signale über Tore geleitet werden (in Fig.4 sind dies die ToreS1, S2, S3), die
normalerweise geschlossen sind, jedoch während der respektiven Phasen t2, ts und tA geöffnet werden.
Claims (1)
- Patentanspruch:Von einem Zeitgeberimpulszyklus mit wenigstens zwei Phasen gesteuerte Einrichtung zum Verleihen von Priorität an eins von über mehrere Leitungen eingehenden Meldesignalen, wobei die Meldeleitungen in wenigstens zwei nach einer bestimmten Prioritätshierarchie angeordneten Gruppen geteilt und die Meldeleitungen einer bestimmten Gruppe innerhalb dieser Gruppe gleichfalls nach einer bestimmten Prioritätshierarchie angeordnet sind, dadurch gekennzeichnet, daß jede Meldeleitung mit einem normal geschlossenen Tor (11,12,..., 44) verbunden ist, wobei diese Tore je einen ersten oder einen zweiten Ausgang haben; daß die Einrichtung ein erstes logisches Organ (P1) besitzt, das über eine Oder-Schaltung (10) mit sämtlichen ersten Ausgängen der die erste Gruppe betreffenden Tore, über eine andere Oder-Schaltung (20) mit sämtlichen ersten Ausgängen der die zweite Gruppe betreffenden Tore usw. verbunden ist, und dieses erste logische Organ mit einem ersten Gedächtnis (G1) gekoppelt ist, welches seinerseits mit einem Signaltransformator (S.T.) verbunden ist; daß die Einrichtung ein zweites logisches Organ (P2) besitzt, das über eine Oder-Schaltung (01) mit den zweiten Ausgängen sämtlicher die ersten Bearbeitungen sämtlicher Gruppen betreffenden Tore, über eine andere Oder-Schaltung (02) mit den zweiten Ausgängen sämtlicher die zweiten Bearbeitungen sämtlicher Gruppen betreffenden Tore usw. verbunden ist, und dieses zweite logische Organ mit einem zweiten Gedächtnis (G2) gekoppelt ist; daß jedes der beiden logischen Organe (P1 und P2) derart eingerichtet ist, daß es nach Empfang eines Zeitgeberimpulses, gemäß einem durch die Konstruktion des betreffenden logischen Organs bedingten Prinzip, das für die beiden logischen Organe verschieden sein kann, eins der ihm zugeführten Meldesignale mit dem Signalwert 1 als Prioritätssignal anzeigt; daß die Einrichtung als Ganzes derart ist, daß während einer ersten Phase eines Zeitgeberimpulszyklus das erste logische Organ (P1) und sämtliche Tore (11, 12,..., 44) einen Zeitgeberimpuls empfangen, wodurch die Tore die eingegangenen Meldesignale zu ihren ersten Ausgängen weiterleiten und das erste logische Organ ein mit der Priorität habenden Gruppe identifiziertes Signal zu dem ersten Gedächtnis und dem Signaltransformator (S.T.) weiterleitet, und während der zweiten Phase des Zeitgeberimpulszyklus das zweite logische Organ (P2) und der Signaltransformator (S.T.) je einen Zeitgeberimpuls empfangen, wodurch der Signaltransformator ein Signal zu sämtlichen Toren der Priorität habenden Gruppe sendet, die folglich die eingegangenen Meldesignale zu ihren zweiten Ausgängen weiterleiten, und das zweite logische Organ (P2) ein Signal, das mit dem Priorität habenden Meldesignal der Priorität habenden Gruppe identifiziert ist, zum zweiten Gedächtnis (G2) leitet.Hierzu 1 Blatt Zeichnungen709 508/141 1.67- Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR21409A FR1455163A (fr) | 1965-06-18 | 1965-06-18 | Sélecteur de priorité pour machine à calculer fonctionnant en temps réel |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1234058B true DE1234058B (de) | 1967-02-09 |
Family
ID=8582490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN28676A Pending DE1234058B (de) | 1965-06-18 | 1966-06-14 | Prioritaetsschaltung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3462738A (de) |
AT (1) | AT259911B (de) |
BE (1) | BE682649A (de) |
CH (1) | CH455345A (de) |
DE (1) | DE1234058B (de) |
FR (1) | FR1455163A (de) |
GB (1) | GB1093987A (de) |
NL (1) | NL6608193A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824409A (en) * | 1972-06-12 | 1974-07-16 | Massachusetts Inst Technology | Arbiter circuits |
JPS49122636A (de) * | 1973-03-26 | 1974-11-22 | ||
US3828327A (en) * | 1973-04-30 | 1974-08-06 | Ibm | Simplified storage protection and address translation under system mode control in a data processing system |
JPS5194732A (en) * | 1975-02-18 | 1976-08-19 | Tajuyokyujusendoo jusuru shigenkyojushisutemuni okeru bunsangatakyogoseigyohoshiki |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2935627A (en) * | 1958-08-20 | 1960-05-03 | Gen Dynamics Corp | Priority demand circuits |
GB939223A (en) * | 1960-03-07 | 1963-10-09 | Philips Electrical Ind Ltd | Improvements in or relating to circuit arrangements for the transmission of coded information |
DE1218763B (de) * | 1960-04-22 | 1966-06-08 | N. V. Philips' Gloeüampenfabrieken, Eindhoven (Niederlande) | Durch einen Impulszyklus gesteuerte Schaltungsanordnung zum Steuern einer Schaltmatrix, deren Eingänge je mit einer Informationsquelle und deren Ausgänge je mit einem Informationsempfänger verbunden sind |
-
1965
- 1965-06-18 FR FR21409A patent/FR1455163A/fr not_active Expired
-
1966
- 1966-05-19 US US551268A patent/US3462738A/en not_active Expired - Lifetime
- 1966-06-14 NL NL6608193A patent/NL6608193A/xx unknown
- 1966-06-14 DE DEN28676A patent/DE1234058B/de active Pending
- 1966-06-15 GB GB26706/66A patent/GB1093987A/en not_active Expired
- 1966-06-15 CH CH862966A patent/CH455345A/de unknown
- 1966-06-15 AT AT571366A patent/AT259911B/de active
- 1966-06-16 BE BE682649D patent/BE682649A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
FR1455163A (fr) | 1966-04-01 |
BE682649A (de) | 1966-12-16 |
GB1093987A (en) | 1967-12-06 |
CH455345A (de) | 1968-07-15 |
US3462738A (en) | 1969-08-19 |
NL6608193A (de) | 1966-12-19 |
AT259911B (de) | 1968-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69427544T2 (de) | Programmierbarer Kontroller und Verfahren zur Durchführung von SFC-Programmen mit Hilfe eines programmierbaren Kontrollers | |
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE2451008A1 (de) | Datenuebertragungseinrichtung fuer digitale rechenanlagen | |
DE1815078B2 (de) | Elektronisches Datenverarbeitungssystem | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE1185404B (de) | Fehlerermittlungsanlage | |
DE1424747B2 (de) | Erweiterbare digitale datenverarbeitungsanlage | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE1234058B (de) | Prioritaetsschaltung | |
DE1965314A1 (de) | Datenverarbeitungsanordnung mit zwei Datenverarbeitungsanlagen,insbesondere fuer dieAbwicklung von Vermittlungsvorgaengen in einer Fernsprechvermittlung | |
DE1806172A1 (de) | Prioritaetsschaltung | |
DE2644180C3 (de) | Datenverarbeitungssystem | |
DE1212748B (de) | Datenverarbeitende Maschine mit Programmunterbrechung | |
DE3123379C2 (de) | ||
DE2234982A1 (de) | Expanderschaltung fuer ein programmierbares steuergeraet | |
DE1094020B (de) | Periodisch arbeitende numerische Rechenmaschine | |
DE2936801C2 (de) | Steuereinrichtung zur Ausführung von Instruktionen | |
DE1808159B2 (de) | Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung | |
DE3223565C2 (de) | ||
DE1914576C3 (de) | Programmgesteuerte Datenverar beitungsanlage, insbesondere fur die Abwicklung von Vermittlungsvorgangen in einer Fernsprechvermittlung | |
DE1195972B (de) | Anordnung zum Durchfuehren einer Verzweigung bei einer programmgesteuerten Rechenmaschine | |
DE1474041C3 (de) | Anordnung zum Sortieren von in zufälliger Reihenfolge aufgenommener Informationsbit Gruppen | |
DE1106992B (de) | Ziffernrechenmaschine |