DE1489188B2 - Verfahren zur herstellung eines halbleiterbauelements mit mehreren halbleitersegmenten - Google Patents

Verfahren zur herstellung eines halbleiterbauelements mit mehreren halbleitersegmenten

Info

Publication number
DE1489188B2
DE1489188B2 DE1964N0025899 DEN0025899A DE1489188B2 DE 1489188 B2 DE1489188 B2 DE 1489188B2 DE 1964N0025899 DE1964N0025899 DE 1964N0025899 DE N0025899 A DEN0025899 A DE N0025899A DE 1489188 B2 DE1489188 B2 DE 1489188B2
Authority
DE
Germany
Prior art keywords
semiconductor
carrier
grooves
film
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1964N0025899
Other languages
English (en)
Other versions
DE1489188C3 (de
DE1489188A1 (de
Inventor
Donald Arthur Placentia; Fa Charles Hsien Costa Mesa; Larchian George Aram; North Ridge; Maxwell jun. Oral Franklin Santa Ana; Calif. McWilliams (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North American Aviation Corp
Original Assignee
North American Aviation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North American Aviation Corp filed Critical North American Aviation Corp
Publication of DE1489188A1 publication Critical patent/DE1489188A1/de
Publication of DE1489188B2 publication Critical patent/DE1489188B2/de
Application granted granted Critical
Publication of DE1489188C3 publication Critical patent/DE1489188C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Description

3 4
den Übergang, ausgenommen diejenigen, die durch Anhand der Zeichnungen werden bevorzugte Aus-Wärmewirkung am Übergang erzeugt werden. Wenn führungformen des Verfahrens nach der Erfindung die Umgebungstemperatur niedrig ist, ist der auf- näher erläutert.
grund der thermisch erzeugten Ladungsträger ent- F i g. 1 ist eine Querschnittsansicht eines Abschnitts
stehende Sperrstrom vernachlässigbar, und der Wi- 5 eines Halbleiterplättchens, mit einer Zwischenfläche
derstand über den Übergang ist sehr hoch. Die Ver- aus n—und η+-Schichten.
wendung solcher in Rückwärtsrichtung vorgespann- F i g. 2 ist eine Draufsicht auf das Halbleiterplätt-
ter Übergänge zur Isolation von Schaltungselementen chen der F i g. 1, die ein typisches Muster von Isola-
in einer integrierten Schaltung ist jedoch nicht voll- tionszonen zeigt, welche in dem Halbleiterplättchen
kommen zufriedenstellend. io der F i g. 1 erwünscht sind. Die
Ein Hauptnachteil bei der Verwendung eines in - Fig. 3 bis 9 sind Ansichten, die der Fig. 1 ähn-
Rückwärtsrichtung vorgespannten Überganges zur lieh sind und aufeinanderfolgende Schritte eines Ver-
Isolation in einer integrierten Schaltung besteht dar- fahrens zur Herstellung der gewünschten Isolations-
in, daß die Schaltungsleistung stark durch die parasi- zonen gemäß der vorliegenden Erfindung darstellen,
täre Kapazität begrenzt wird, welche zu dem Über- 15 Die
gang gehört. Die Ladungsdichte der Löcher und der Fig. 10 bis 16 sind ähnlich den Fig. 3 bis 9 und Elektronen auf gegenüberliegenden Seiten des Über- zeigen aufeinanderfolgende Schritte einer zweiten ganges erzeugt eine Potentialveränderung über dem Ausführungsform des Verfahrens nach der Erfindung. Übergang auf eine Weise, welche analog der Art ist, In der einen Ausführungsfonn des Verfahrens nach in der ein elektrisches Feld zwischen den Platten einer 20 der Erfindung, die in den Zeichnungen dargestellt ist Kapazität erzeugt wird. Auf diese Weise stellt auf- und hierin später unter Bezugnahme auf bestimmte grund ihrer Geometrie die Übergangsdiode eine große Beispiele für die Materialien und die Verfahrens-Kapazität dar, was eine langsame Schaltungsarbeits- techniken beschrieben wird, besteht das Halbleiterweise zur Folge hat und ein niedriges Produkt aus plättchen z. B. aus Silizium mit Fremdatomen entVerstärkung und Bandbreite ergibt. 25 weder des n- oder des p-Leirungstyps oder beider
Ein weiterer Nachteil des Standes der Technik Typen. Der Halbleiter soll ein Plättchen aus hochliegt darin, daß der Träger auf diese Weise zu einem gradigem Silizium sein, das gleichförmig mit Fremdintegrierten Teil der Schaltung wird. Dadurch ent- * atomen des η-Typs in der einen Schicht 10 und stärstehen dann wieder andere Probleme, wie die Ver- ker mit der gleichen Art von Fremdatomen in der bindung des Trägers mit einer Wärmesenke oder 3° zweiten Schicht 11 dotiert ist, um eine Zwischeneinem Chassis, da der Übergang nur begrenzten fläche 12 zu bilden. Indem von einem solchen Ge-Sperrvorspannungen widerstehen kann. Wenn diese bilde ausgegangen wird, kann die hochgradige Schicht Grenze auch nur kurzzeitig überschritten wird, leitet 10 später behandelt werden, um Halbleiterschalder in Rückwärtsrichtung vorgespannte Übergang tungselemente, wie Dioden, Transistoren usw., zu bilsehr stark aufgrund eines Phänomens, welches als 35 den, aber nicht bevor sie auf geeignete Weise in Lawinenmultiplikation der Ladungsträger bezeichnet elektrisch isolierte Segmente gemäß der vorliegenden wird und das allgemein als das Ergebnis des Zusam- Erfindung durch ein Isolationsmaterial in einem gemenstoßes von Ladungsträgern hoher Geschwindig- wünschten Muster aufgeteilt worden ist, so wie das keit in dem höheren elektrischen Feld betrachtet in F i g. 2 gezeigte Muster 13.
wird. Sobald das Lawinendurchbruchspotential er- 4° Für die besten Ergebnisse sollte das Isolationsreicht ist, wird die integrierte Schaltung mit Sicher- material im wesentlichen aus dem gleichen Material heit nicht mehr einwandfrei funktionieren. Dement- wie der Halbleiter bestehen oder eine Verbindung sprechend bringt die niedrige Spannungsbegrenzung dieses Materials sein, so daß es thermisch mit dem der Technik mit in Rückwärtsrichtung vorgespann- Halbleiterkörper vereinbar ist, der in eine integrierte tem Übergang zur Isolation von Schaltungselementen 45 Schaltung aufgeteilt werden soll. Unter thermischer große Begrenzungen in bezug auf den Entwurf von Vereinbarkeit wird verstanden, daß die Eigenschaften integrierten Schaltungen mit sich. der entsprechenden Materialien gut genug aneinander . Der in Rückwärtsrichtung vorgespannte Isolations- angepaßt sind, so daß sich keine Spannungen, Trenübergang hat auch den Nachteil, daß er eine lange nungen oder Brüche entweder in dem Isolationsmate-Materialbehandlungszeit erfordert, um die isolieren- 5° rial oder dem Halbleiter ergeben und daß das Geden Zonen durch Diffusion von Fremdatomen durch bilde bzw. das Funktionieren der darin ausgebildeten das Halbleitermaterial herzustellen. Schaltung nicht aufgrund weiter Veränderungen bei
Die der Erfindung zugrunde liegende Aufgabe be- den Verfahrens- und Betriebstemperaturen in dem steht darin, ein Verfahren zur Herstellung eines Halb- Bereich behindert wird, welcher bei den Verfahrensleiterbauelementes mit mehreren Halbleitersegmenten 55 schritten erwartet werden muß, die zur Herstellung anzugeben, mit dem die Segmente des Halbleiterplätt- der integrierten Schaltungselemente in den isolierten chens gegeneinander und gegen den Träger vollstän- Halbleiterelementen verwendet werden, und zwar dig isoliert werden können. von Raumtemperatur bis zu einer hohen Temperatur
Erfindungsgemäß wird diese Aufgabe dadurch ge- von etwa 1300° C, die bei der Diffusion von Fremdlöst, daß in einem Halbleiterplättchen den Umriß 6o atomen gewählter Leitungstypen in die Halbleiter-
der Halbleitersegmente festlegende Nuten ausgebildet elemente verwendet wird, und in dem Bereich unter
werden, daß zumindest auf einer Seite des Halbleiter- der Raumtemperatur bis etwa —200° C, wobei diese
plättchens und in den Nuten ein Film aus elektrisch Temperatur bei einigen Arbeitsumgebungen der fer-
isolierendem Material erzeugt wird, daß auf einer der tigen Schaltungen auftreten kann. Demnach ist gemit dem Isolierfilm bedeckten Seiten und in den 65 maß der dargestellten Ausführungsfonn des Verfah-
Nuten kristallines Trägermaterial abgeschieden wird rens nach der Erfindung das für die Isolationszonen
und daß die Halbleitersegmente auf der dem Träger gewählte Material im wesentlichen eigenleitendes Si-
gegenüberliegenden Seite freigelegt werden. lizium, das jedoch elektrisch von der Siliziumschicht
10 durch einen dünnen Film aus Siliziumdioxyd odei Siliziumnitrid isoliert ist. Es können jedoch auch andere thermisch vereinbare Materialien gewählt werden, welche einen hohen elektrischen Widerstand aufweisen und durch Dampf abgelagert werden können, wie Tonerde oder Berylliumoxyd.
In der folgenden Beschreibung eines beispielhaften Verfahrens nach der Erfindung wird häufig auf einen Halbleiter Bezug genommen, für den Silizium nur ein Beispiel ist. Dementsprechend soll der hierin verwendete Ausdruck »Halbleiter« im breitesten Sinne gedeutet werden und nicht nur Silizium und Germanium, die beiden am häufigsten verwendeten Halbleiter für solche Bauelemente die Dioden, Transistoren, Widerständen und Kapazitäten bei integrierten Schaltungen, enthalten, sondern auch andere Halbleiter, die geeignet an die Herstellung von Schaltungselementen für integrierte Schaltungen angepaßt werden können, wie Galliumarsenid, Galliumphosphid, Indiumantimonid, Cadmiumsulfid und andere halb' leitende Verbindungen.
Um das isolierende Material in dem Muster 13 der F i g. 2 durch das dargestellte Verfahren zu schaffen, wird die eine Fläche des Halbleiterplättchens, die als Bodenfläche in Fig. 1 gezeigt wird, zuerst auf eine Oxyddicke von etwa 10 000 A vorzugsweise durch einen trockenen Oxydationsprozeß oxydiert, indem sie z. B. in eine erwärmte (1100° C) Umgebung aus Sauerstoff mit sehr wenig oder gar keinem Wasser gebracht wird. Der sich ergebende Film 20 wird in Fig. 3 als Siliziumdioxyd (SiO2) dargestellt, es ist jedoch selbstverständlich, daß es sich auch um jedes andere isolierende Material handeln kann, welches erzeugt oder, durch Dampf als dünner Film abgelagert werden kann. Zum Beispiel kann ein Nitrid des Halbleiters, nämlich Siliziumnitrid (Si3N4, Si3N2, SiN), durch eine thermische Dissoziationsreaktion von wasserfreiem Ammoniak in einer Stickstoffgasatmosphäre erzeugt werden. Ein anderes mögliches Verfahren besteht darin, das Silizium in einem Gemisch von Siliziumtetrachlorid und wasserfreien Ammoniakdämpfen in einer Wasserstoffatmosphäre in sich verändernden Proportionen in Abhängigkeit von der gewünschten Nitridzusammensetzung zu erwärmen (1100° C). Ein anderes Verfahren zur Herstellung des isolierenden Films besteht darin, daß man einen geeigneten Oxydfilm, z.B. Siliziumdioxyd (SiO2), erzeugt und die Oberfläche dieses Films in ein Nitrid umwandelt, wodurch ein dualer zusammengesetzter dielektrischer Film erzeugt wird. Ein auf diese Weise erzeugter Film besitzt gegenüber einem Oxydfilm den Vorteil, daß die so nitrierte Oberfläche kernbildende Wachstumszentren liefert, wobei die Funktion dieser Zentren unten in den Einzelheiten besprochen wird. Es ist zu bemerken, daß sowohl das Siliziumdioxyd als auch das Siliziumnitrid auf anderen Halbleitern, wie Germanium, Indiumantimonid, Galliumarsenid usw. durch pyrolytische Zersetzung organischer Verbindungen des Siliziums abgelagert werden können. Beispiele für organische Verbindungen sind Tetraäthoxysilan für Siliziumdioxyd und Tri-■ chlorsilizin für Siliziumnitrid. Die wichtige Eigenschaft des Dioxyd- oder Nitridfilms ist die hohe Impedanz gegenüber dem Fluß von Elektrizität, gleichgültig, wie er erzeugt wurde, um einen elektrisch isolierenden Film zu bilden.
Da das Halbleiterplättchen in elektrisch isolierte Segmente in einem gewünschten Muster aufgeteilt werden soll, ist es notwendig, isolierende Nuten in das Halbleiterplättchen in den isolierenden Zonen zwischen den Segmenten zu ätzen. Dies wird unter Verwendung der Standardtechniken erreicht. Solche Techniken können darin bestehen, daß man zuerst die Oberfläche des Oxydfilms 20 mit einer lichtempfindlichen und chemisch widerstandsfähigen Emulsion überzieht (spin-coating) und die Emulsion mit aktivierenden Lichtstrahlen, wie ultraviolettem Licht,
ίο durch ein Negativ des gewünschten, zu ätzenden Musters 13 (Fig. 2) belichtet. Das bleibende Bild des Musters wird dann in der Emulsion entwickelt, indem die belichtete Emulsion fixiert und die unbelichtete Emulsion abgewaschen wird, wodurch eine Fotorasiermaske für den Ätzvorgang zurückbleibt. Selbstverständlich wird das symmetrische Muster hier nur aufgrund der Einfachheit in der Darstellung verwendet. In der tatsächlichen Praxis wird das Muster von dem Entwurf der integrierten Schaltung abhängen, deren Schaltungselemente in den isolierten Segmenten hergestellt werden sollen.
Ein geeignetes Ätzmittel wird dazu verwendet, die frei liegenden Zonen des Films 20, wie sie in Fig. 4 gezeigt sind, aufzulösen, wobei die Fotorastermaske verwendet wird, die gerade beschrieben wurde. Für den Film aus Siliziumdioxyd ist ein geeignetes Ätzmittel eine gepufferte Lösung von Flußsäure.
Der nächste in F i g. 5 dargestellte Schritt besteht darin, daß man die Nuten in dem Halbleiterplättchen ätzt, wobei ein geeignetes Ätzmittel das Halbleitermaterial schneller als das Oxyd oder den Nitridfilm auflöst. Die Tiefe der Ätzung wird gesteuert, um ausreichend Material an der oberen Fläche der Schicht 10 zurückzulassen, um das Gebilde für die weiteren Verfahrensschritte zusammenzuhalten.
Die folgende Tabelle zeigt einige der Halbleitermaterialien, welche verwendet werden können, und die für das gewählte Material geeigneten Ätzmittel.
Halbleiter Gegenüber SiO2
Inaktive Ätzmittel
ItP
GaAs
GaP
InSb
HCl Dampf Catechol: Hydrazin
(1:10)
HCl Dampf KOH oder NaOH-
Lösung
H2O2:H2SO4:H2O HNO3:HCl
(1:3:1) (1:1)
HNOa: Ha NaOH-Lösung
(1:1)
HNO3 : HQ HNO3 (konzentriert)
(1:1)
Ätzmittel für diejenigen Halbleitermaterialien, die inaktiv gegenüber Siliziumnitrid sind, sind Salpetersäure, Flußsäure und Essigsäure mit anderen neutralen Puffermitteln. Wie oben angegeben wurde, können gewisse chemisch widerstandsfähige Emulsionen
dazu verwendet werden, um wahlweise alle Halb-' leiter zu ätzen. So können bei Verwendung einer geeigneten Fotorastermaske und geeigneter Ätzmittel die anfangs in Fi g. 3 und 4 dargestellten Oxydationsund Ätzschritte weggelassen werden.
In dem nächsten in Fig. 6 dargestellten Schritt wird das in dem vorangegangenen Schritt geätzte Halbleiterplättchen zuerst gereinigt und dann auf eine Dicke von etwa 10 000 A oxydiert. Der gesamte
7 8
Oxydfilm 20' einschließlich dem in den geätzten Nu- Silizium eingebettet, wobei ein Film aus Siliziumdi-
ten wird dann mit einem Gemisch überzogen, welches oxyd dazwischenliegt. Der Siliziumdioxydfilm bildet
einen Kohlenwasserstoff oder einen kolloidalen Koh- einen elektrischen Isolator, der einen sehr hohen
lenstoff, der in einem geeigneten Lösungsmittel ge- elektrischen Widerstand hat und über einen sehr gro-
löst ist, enthält und das eine gleichmäßige Verteilung 5 ßen Temperaturbereich mit dem Silizium thermisch
organischer Stoffe hinterläßt. Wenn die organischen vereinbar ist. ·
Stoffe in einem Ofen bei hoher Temperatur gebak- Ein anderes mögliches Verfahren, zur Schaffung
ken werden, zersetzen sie sich und bilden freie Koh- eines kristallinen Trägers besteht in der Ablagerung
lenstoffteilchen, welche wiederum sofort bei erhöhten irgendeines Materials mit hoher elektrischer Impe-
Temperaturen (etwa HOO0C) mit dem Silizium des io danz, aber niedriger thermischer Impedanz und mit
Siliziumdioxydfilms reagieren, um Siliziumcarbid- einem linearen thermischen Ausdehnungskoeffizien-
teilchen 25 zu bilden, die als kernbildende Wachs- ten, welcher mit dem des Oxyd- oder Nitridfilms und
tumszentren für einen kristallinen Träger 30 (F i g. 8) dem des Halbleiters vereinbar ist. Zum Beispiel kann
dienen. Obwohl die organischen oder Kohlenstoff- ein Träger aus Tonerde (Al2O3) durch Dampf in
teilchen 25 nicht wesentlich sind, haben sie sich doch 15 einem Vakuum auf dem Oxydfilm 20' der F i g. 6 ab-
als zweckmäßig herausgestellt, um eine schnelle an- gelagert werden. Ein anderes vereinbares Material,
fängliche Bedeckung mit einer gleichförmigen kristal- welches leicht durch Dampf abgelagert werden kann,
linen Ablagerung hohen Widerstandes zu erreichen, ist Berylliumoxyd (BeO).
welche fest an dem Oxydfilm anhaftet. Es ist zu bemerken, daß für die Zwecke dieser Er-
Es ist zu bemerken, daß die Fig. 1 bis 9 nur eine 20 findung die Technik der Ablagerung von Trägern aus
Ausführungsform des Verfahrens nach der Erfindung irgendeinem der genannten Materialien, einschließ-
in den verschiedenen Schlitten der Zubereitung lieh Tonerde und Berylliumoxyd, allgemein als
durch nur ein beispielhaftes Verfahren darstellen sol- Dampf ablagerung bezeichnet wird, obwohl für einige
len und daß die gezeigten Abmessungen nicht ver- Materialien ein Vakuum als Umgebung für den Ar-
hältnismäßig zu nehmen sind. »5 beitsgang bevorzugt wird.
Um den Siliziumträger 30 der Fig. 8 abzulagern, Ein Hauptvorteil des in Fig. 9 gezeigten Gebildes wird das Gebilde der F i g. 7 in einen geheizten Ofen ist, daß die Kapazität zwischen den Halbleitersegmeneingebracht, wobei die Siliziumcarbidteilchen einem ten und dem kristallinen Träger stark verringert wird, Gasstrom ausgesetzt werden, bei dem es sich an- da der kristalline Träger nicht elektrisch mit den fänglich um Wasserstoffgas (H2) handelt. Die Tem- 3° Halbleitersegmenten verbunden zu werden braucht, peratur des Gebildes wird auf etwa 1100° C erhöht, um in Rückwärtsrichtung vorgespannte Übergänge wobei zu dieser Zeit eine große Menge von dampf- für die elektrische Isolation zu schaffen. Demnach förmigem Siliziumtetrachlorid (SiCl4) zu dem Wasser- ist zu sehen, daß die in den Segmenten erzeugten stoff gasstrom hinzugefügt wird. Unter diesen Um- Schaltungselemente, wie Transistoren, elektrisch vonständen folgt ein schnelles Wachstum von Silizium 35 einander durch einen guten Isolator, wie Siliziumvon jedem kernbildenden Teilchen des Siliziumcar- dioxyd, isoliert sind und in einem sehr günstigen Träbids. Der Vorgang wird so lange fortgesetzt, bis sich ger aus dem gleichen Material eingebettet sind. Ein etwa 0,13 mm des kristallinen Trägers abgesetzt anderer bestimmter Vorteil ist, daß die Metallunter haben. Das Gebilde wird dann in einem Wasserstoff- lage eines Behälters, mit der der Träger verbunden gasstrom gekühlt und aus dem Ofen entfernt. Danach 40 wird, nicht mit der integrierten Schaltung elektrisch wird die Oberfläche des abgelagerten kristallinen Trä- in Verbindung gebracht wird. Auf diese Weise kann gers 30 so lange geläppt, bis sie parallel zu dem eine gute Wärmeleitung von der integrierten Schal-Oxydfilm liegt, welcher sie von dem Halbleitermate- rung zur Metallunterlage hergestellt werden, ohne rial trennt. daß dazwischen eine elektrische Verbindung herge-
Es muß beachtet werden, daß eine große Vielzahl 45 stellt wird. Dies ist richtig, da der Siliziumdioxydfilm von Kohlenwasserstoffen in geeigneten organischen sehr dünn ist, und einen sehr niedrigen Wärmewider-Lösungsmitteln dazu verwendet werden kann, die · stand, aber einen sehr hohen elektrischen Widerstand Siliziumdioxydoberfläche herzustellen, so daß bei er- aufweist.
höhten Temperaturen (1100 0C bis 1300° C) die Si- Ein besonderer Gesamtvorteil der elektrischen liziumcarbidteilchen leicht gebildet werden können. 5° Isolation der nach dem erfindungsgemäßen Verfah-Zusätzlich kann die Verwendung von kolloidalem ren hergestellten Halbleiterbauelemente besteht dar-Kohlenstoff oder Graphit in einer großen Vielzahl in, daß die durch Verbindung der einzelnen Schalgeeigneter organischer Lösungsmittel auf eine ahn- tungselemente mit bestehenden Techniken gebildeten liehe Weise dazu benutzt werden, die Siliziumdioxyd- Schaltungen ohne Rücksicht auf Vorspannungspotenoberfläche für die Dampfablagerung eines kristallinen 55 tiale relativ zum Träger oder auf Durchbruchsspan-Trägers zu bereiten, nungen zwischen den Schaltungselementen und dem
In dem letzten Schritt wird die Oberfläche der obe- Träger entworfen werden können. Auf diese Weise ren Schicht 10 des Halbleiterplättchens so lange ge- ist eine außerordentlich große Anzahl von Entwurfsläppt, bis der durch den Dampf abgelagerte Kristall problemen ausgeschaltet, die normalerweise auftrein den Nuten oder den Isolationszonen in dem Mu- 60 ten. Andererseits ändert das Gebilde der Fig. 9 auf ster der F i g. 2 freigelegt ist. Es ist jetzt offensicht- keine Weise die eingerichteten Techniken zur Er-Hch, daß das sich ergebende Gebilde aus einer Viel- zeugung und Verbindung von Halbleiterschaltungszahl von Halbleitersegmenten besteht, die in einem elementen, da, wenn die Halbleitersegmente erst einkristallinen Träger eingebettet sind, wobei ein isolie- mal isoliert sind, die Herstellung der Halbleiterschalrender Film 20' die Segmente voneinander und von 65 tungselemente und der integrierten Schaltungen gedem Träger isoliert. Zum Beispiel sind in dem in maß üblicher Praxis verläuft. Zum Beispiel kann ein F i g. 9 dargestellten Beispiel die Segmente des n-Sili- Schaltungselement, wie eine Diode, nach den beziums in einen Träger aus durch Dampf abgelagertem stehenden Techniken der Oxydation, Fotoätzung und
Diffusion hergestellt werden. Nachdem das Schaltungselement erzeugt wurde, werden nicht gleichrichtende Kontakte mit niedrigem Widerstand vorgesehen, mit denen Verbindungen hergestellt werden oder die für andere Schaltungselemente benötigt werden, um eine integrierte Schaltung zu bilden.
Die ersten Schritte bestehen darin, daß man äußere Verbindungen vorsieht und das Gebilde hermetisch in einen Metallbehälter einschließt, wobei für einen guten Wärmeübergang zwischen dem Träger der integrierten Schaltung und der Unterlage des Behälters gesorgt wird. Wenn die integrierte Schaltung verwendet wird, kann der Behälter wiederum mit einer Wärmesenke verbunden werden, wodurch eine gute Wärmeleitung fort von der integrierten Schaltung erzielt wird.
Die zweite Ausführurigsförm des Verfahrens nach der Erfindung wird jetzt mit Hilfe der F i g. 10 bis 16 beschrieben, in denen die Bezugszeichen die gleichen entsprechenden Teile der unter Bezugnahme auf die Fig. 1 bis 9 beschriebenen Ausführungsform kennzeichnen. Das in Fig. 10 gezeigte Gebilde wird zuerst hergestellt, indem ein Isolationsfilm 20' aus Siliziumdioxyd auf einem hochgradigen Halbleiterplättchen erzeugt wird, welcher Fremdatome des η-Typs durch Diffusion in der einen Schicht 10 und mit größerer Konzentration Fremdatome des gleichen Typs in einer Schicht 11 enthält, um eine Zwischenfläche 12 zu bilden. Ein Siliziumträger 30 wird auf dem Isolationsfilm 20' auf die gleiche Weise abgelagert, wie sie oben bei den F i g. 7 und 8 für die erste Ausführungsform beschrieben wurde.
Es ist zu bemerken, daß bei der ersten Ausführungsform verschiedene der unterschiedlichen Materialien wahlweise bei jedem Schritt verwendet werden können, vorausgesetzt, daß sie nur thermisch vereinbar sind.
Die Oberfläche der Schicht 10 wird dann geläppt und eine Siliziumdioxydschicht 36 abgelagert oder auf andere Weise hergestellt. Wie die Fig. 12 und 13 zeigen, werden die Isolationsnuten dann auf die gleiche Weise geätzt, wie sie unter Bezugnahme auf die F i g. 4 und 5 der ersten Ausführungsform beschrieben wurde.
Da ein Ätzmittel verwendet wird, welches den Halbleiter schneller als das Siliziumdioxyd auflöst,, wie eine Lösung von Flußsäure, kann ein wesentlicher
ίο Teil des Siliziumdioxydfilms 20' am Boden der Nuten bleiben, aber dies hat keinerlei Folgen, da das Ziel nur darin liegt, Segmente des Halbleiterplättchens zu isolieren.
Ein Siliziumdioxydfilm 37 wird dann auf den an den Wänden der Nuten frei liegenden Halbleitersegmenten gebildet (Fig. 14). Danach wird Silizium 40 in den Nuten eingedampft, indem man zuerst in den Nuten kernbildende Siliziumcarbidteilchen auf eine Weise schafft, die ähnlich der unter Bezugnahme auf die Fi g. 7 und 8 der ersten Ausführungsform beschriebenen Weise ist. Das so abgelagerte Silizium 40 bildet wirkungsvoll einen Teil des Trägers 30, da nur der dünne Film 20 aus Siliziumdioxyd diese beiden trennt.
In dem letzten Schritt wird die Oberfläche des Gebildes geläppt, um den Halbleiter freizulegen, wodurch Halbleitersegmente 35 geschaffen werden, die in einem kristallinen Träger aus Silizium eingebettet sind, wobei ein Film aus elektrisch isolierendem SiIiziumdioxyd 20', 37 dazwischenliegt, wie bei der ersten Ausführungsform in F i g. 9, mit der Ausnahme, daß der Träger aus dem Basisteil 30 und dem Isolationsteil 40 besteht. Dementsprechend kann sowohl für die Ausführungsform der F i g. 9 als auch für die Ausführungsform der Fig. 16 gesagt werden, daß die Halbleitersegmente 35 in einen kristallinen Träger eingebettet sind, wobei ein FUm aus elektrisch isolierendem Material dazwischenliegt.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Segmenten thermisch kompatiblen Träger isoliert eir Patentansprüche: gebettet sind. Aus der Zeitschrift .»Electronics«, Bd. 36, Heft 21
1. Verfahren zur Herstellung eines Halbleiter- S. 32 bis 36 vom Juli 1963, ist es bekannt, daß bei bauelemente mit mehreren Halbleitersegmenten, 5 integrierten Schaltungen sowohl aktive als auch pasdie in einen kristallinen, mit den Segmenten ther- sive Schaltkreiselemente durch Eindiffusion von Domisch kompatiblen Träger isoliert eingebettet tierungsmaterial in einkristalline Siliziumträger gebil- · sind, dadurch gekennzeichnet, daß in det werden können. Die einzelnen Schaltungselemente einem Halbleiterplättchen (10, 11) den Umriß müssen jedoch auch wieder voneinander isoliert werder Halbleitersegmente (35) festlegende Nuten io den, was durch pn-Ubergänge erfolgt. Dabei stellt ausgebildet werden, daß zumindest auf einer die Isolierung durch derartige pn-Übergänge eine Seite des Halbleiterplättchens und in den Nuten grundlegende Technik bei der Herstellung integrierter ein Film aus elektrisch isolierendem Material Schaltungen dar. So ist es bekannt, eine dünne (20, 20', 36, 37) erzeugt wird, daß auf einer der Schicht η-leitenden Siliziums epitaktisch auf einem mit dem Isolierfilm bedeckten Seiten und in den 15 Scheibchen aus p-leitendem Silizium aufzubringen. Nuten kristallines Trägermaterial (30, 40) abge- Danach werden in den auf die epitaktische Schicht schieden wird und daß die Halbleitersegmente auf aufgebrachten Siliziumoxydüberzug Kannäle für die der dem Träger (30) gegenüberliegenden Seite Isolationsdiffusion mittels p-leitenden Dotierungsfreigelegt werden. materials durch den Siliziumoxidüberzug in die Ober-
2. Verfahren nach Anspruch 1, dadurch ge- 20 fläche des Scheibchens geätzt. Diese Diffusion bildet kennzeichnet, daß der Träger (30) vor dem Aus- die elektrisch isolierten Halbleiterbereiche bzw. -segbilden der Nuten auf dem Halbleiterplättchen mente für jeden Abschnitt der Schaltung.
(10,11) ausgebildet wird, indem das Trägermate- Aus der französischen Patentschrift 10 99 888 ist
rial (30) auf dem auf einer Seite des Halbleiter- ein Halbleiterbauelement mit einer Anzahl monoplättchens erzeugten ersten Film (20') aus elek- 25 kristalliner Halbleitersegmente, die auf oder in einem irisch isolierendem Material abgelagert wird. Träger getragen werden, bekanntgeworden. Dabei
3. Verfahren nach Anspruch 2, dadurch ge- besteht der Träger aus polykristallinem Material kennzeichnet, daß die Nuten in dem Halbleiter- (Keramik), und die monokristallinen Segmente sind plättchen (10, 11) von der der mit dem ersten in dem Träger so eingebettet, daß sie elektrisch gegen-FiIm (20') überzogenen Seite gegenüberliegenden 30 einander isoliert und thermisch mit dem Träger kom-Seite des Halbleiterplättchens her ausgebildet patibel sind.
werden, bis sie sich durch das Halbleiterplättchen Aus dem IBM-Technical Disclosure Bulletin,
bis zu dem Film (20') erstrecken, daß ein zwei- Bd. 3, Nr. 12, Mai 1961, S. 26 und 27, ist eine inteter Film (36, 37) aus elektrisch isolierendem Ma- grierte Halbleiterschaltung mit einem η-leitenden Siterial auf den Oberflächen der Nuten erzeugt wird 35 liziumscheibchen bekanntgeworden, das auf einer und daß weiteres Trägermaterial (40) auf dem Seite eindiffundierte p-leitende Bereiche enthält, um Film in den Nuten abgelagert wird, bis diese ge- Dioden oder die Basis von Transistoren zu bilden, füllt sind. Dabei werden η-leitende Bereiche in den oberen Teil
4. Verfahren nach einem der Ansprüche 1 der Fläche von Teilen der p-leitenden Bereiche einbis 3, dadurch gekennzeichnet, daß der Film (20, 4° diffundiert, um so Transistoren zu bilden. Vor dem 20', 36, 37) aus elektrisch isolierendem Material Trennen der die Schaltkreiselemente enthaltenden aus einem Nitrid gebildet wird. Halbleiterbereiche durch Einätzen entsprechender
5. Verfahren nach Anspruch 4, dadurch ge- Nuten von der Unterseite des Halbleiterplättchens kennzeichnet, daß das Nitrid durch Nitrieren der her wird dieses auf einem Träger aus Glas oder Me-Oberfläche des Halbleiterplättchens (10, 11), 45 tall befestigt.
welches die Nuten enthält, einschließlich der Bei der Herstellung integrierter Schaltungen ist es
Oberflächen der Nuten erzeugt wird. also übliche Praxis, einen gemeinsamen Träger für
6. Verfahren nach einem der Ansprüche 1 zwei oder mehr Schaltungselemente, die in einem bis 3, dadurch gekennzeichnet, daß der Film (20, Halbleiterplättchen hergestellt sind, zu verwenden 20', 36, 37) aus elektrisch isolierendem Mate- 5° und die Schaltungselemente elektrisch mit einem in rial durch Oxydieren der Oberfläche des Halb- Rückwärtsrichtung vorgespannten Übergang zu isoleiterplättchens (10, 11), welches die Nuten ent- Heren, der ausgesprochen für diesen Zweck durch hält, einschließlich der Oberflächen der Nuten Diffusion von isolierenden Grenzzonen mit den gleierzeugt wird. chen Fremdatomen wie sie der Träger enthält, her-
7. Verfahren nach einem der Ansprüche 1 55 gestellt wurde. Wenn die Schaltungselemente einer bis 3, dadurch gekennzeichnet, daß der Film (20, integrierten Schaltung richtig mit Vorspannungs-20', 36, 37) aus elektrisch isolierendem Material potentialquellen verbunden sind, wird der Träger, dadurch hergestellt wird, daß man einen Oxyd- welcher jetzt den eindiffundierten isolierenden Befilm auf der Oberfläche des Halbleiterplättchens reich enthält, mit einer Quelle des Vorspannungs-(10,11), das die Nuten enthält, einschließlich den 60 potentials verbunden, welche so gewählt ist, daß sie Oberflächen der Nuten erzeugt, und man die in Rückwärtsrichtung vorgespannte Übergänge zwi-Oberflache des Oxydfilms in ein Nitrid um- sehen dem Träger und den zu isolierenden Schalwandelt, tungselementen schafft.
— Die in Rückwärtsrichtung vorgespannten Über-
65 gänge liefern eine elektrische Isolation, da, wie all-
Die Erfindung betrifft ein Verfahren zur Herstel- gemein bekannt ist, ein in Rückwärtsrichtung vorgelung eines Halbleiterbauelements mit mehreren Halb- spannter Übergang den Stromfluß durch ihn zurückleitersegmenten, die in einen kristallinen, mit den hält. Infolgedessen überqueren keine Ladungsträger
DE1489188A 1963-12-04 1964-12-01 Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren Halbleitersegmenten Expired DE1489188C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US32799063A 1963-12-04 1963-12-04

Publications (3)

Publication Number Publication Date
DE1489188A1 DE1489188A1 (de) 1969-04-03
DE1489188B2 true DE1489188B2 (de) 1976-07-22
DE1489188C3 DE1489188C3 (de) 1978-03-16

Family

ID=23279018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1489188A Expired DE1489188C3 (de) 1963-12-04 1964-12-01 Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren Halbleitersegmenten

Country Status (3)

Country Link
BE (1) BE656651A (de)
DE (1) DE1489188C3 (de)
NL (1) NL151843B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride

Also Published As

Publication number Publication date
BE656651A (de) 1965-04-01
DE1489188C3 (de) 1978-03-16
NL6413430A (de) 1965-06-07
NL151843B (nl) 1976-12-15
DE1489188A1 (de) 1969-04-03

Similar Documents

Publication Publication Date Title
DE4202154C2 (de) Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE1073632B (de) Drift-Transistor mit einer Zonenfolge P-N-P bzw. N-P-N und Verfahren zu seiner Herstellung
DE2920108A1 (de) Halbleiteranordnung mit einer anzahl in reihe geschalteter photoempfindlicher zellen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE3531631C2 (de)
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
EP0048358A2 (de) Integrierter Leistungstransistor
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69020852T2 (de) Dreidimensionale Halbleiterstrukturen geformt aus ebenen Schichten.
DE1489188C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren Halbleitersegmenten
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE1539117C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)