DE1489188A1 - Elektrisch isolierte Halbleiterbauelemente auf einem gemeinsamen kristallinen Traeger und ein Verfahren zur Herstellung derselben - Google Patents

Elektrisch isolierte Halbleiterbauelemente auf einem gemeinsamen kristallinen Traeger und ein Verfahren zur Herstellung derselben

Info

Publication number
DE1489188A1
DE1489188A1 DE1964N0025899 DEN0025899A DE1489188A1 DE 1489188 A1 DE1489188 A1 DE 1489188A1 DE 1964N0025899 DE1964N0025899 DE 1964N0025899 DE N0025899 A DEN0025899 A DE N0025899A DE 1489188 A1 DE1489188 A1 DE 1489188A1
Authority
DE
Germany
Prior art keywords
semiconductor
film
grooves
electrically insulating
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1964N0025899
Other languages
English (en)
Other versions
DE1489188C3 (de
DE1489188B2 (de
Inventor
Larchian George Aram
Mcwilliams Donald Arthur
Maxwell Jun Oral Franklin
Fa Charles Hsien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North American Aviation Corp
Original Assignee
North American Aviation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North American Aviation Corp filed Critical North American Aviation Corp
Publication of DE1489188A1 publication Critical patent/DE1489188A1/de
Publication of DE1489188B2 publication Critical patent/DE1489188B2/de
Application granted granted Critical
Publication of DE1489188C3 publication Critical patent/DE1489188C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Description

  • Elektrisch isolierte Halbleiterbauelemente auf einem gemeinsamen kristallinen Träger und ein Verfahren zur Herstellung derselben. Diese Erfindung betrifft elektrisch isolierte Halbleiterbauelemente auf einem gemeinsamen kristallinen Träger und ein Verfahren zur Herstellung derselben und insbesondere Segmente eines Halbleiters, die in einem kristallinen Träger eingebettet sind und die alle gegeneinander und gegen den Träger isoliert sind, zur Verwendung bei der Herstellung integrierter Schaltungen, Unter einer integrierten Schaltung wird eine elektronische Schaltung verstanden, welche eine Funktion durch Verwendung miteinander verbundener Bauelemente, wie Transistoren, Dioden, Widerstände und Kapazitäten erfüllt, die alle aus einem elektrisch isolierten Halbleitersegment nach irgendeinem der bekannten Verfahren hergestellt sind, einschließlich dem epitaxialen Kristallwachstum, der Oxydation, der Diffusion, der Verdampfung, der Ablagerung und der Metallisierung in vielen verschiedenen Kombinationen, Bei der Herstellung integrierter Schaltungen ist übliche Praxis, einen gemeinsamen Träger für zwei oder mehr Schaltungselemente oder Bauelemente, die in einem Halbleiter hergestellt sind, zu verwenden und die Bauelemente elektrisch mit einem in Rückwärtsrichtung vorgespannten Übergang zu isolieren, der ausgesprochen für diesen Zweck durch ?)iffusion der isolierenden Zonen oder Grenzzonen mit den gleichen Fremdatomen, wie der Träger hergestellt wurde. `ienn nie i'.auelemente einer integrierten Schaltung richtig mit Vorspannungspotentialquellen verbunden sind, wird der Träger, welcher jetzt den eindiffundierten isolierenden Bereich enthält, mit einer Quelle des Vorspannungspotentials verbunden, welche so gewählt ist, daß sie in Rückwärtsrichtung vorgespannte Übergänge zwischen dem Träger und den zu isolierenden Bauelementen schafft.
  • Die in Rückwärtsrichtung vorgespannten Übergange liefern eine elektrische Isolation, da, wie allgemein bekannt ist, ein in Rückwärtsrichtung vorgespannter Übergang den Stromfluß durch ihn zurückhält. Infolgedessen überqueren keine Ladungsträger den Übergang, ausgenommen diejenigen, die durch Wärmewirkung am Übergang erzeugt werden. Wenn die Umgebungstemperatur niedrig ist, ist der aufgrund der thermisch erzeugten Ladungsträger entstehende Sperrstrom vernachlässigbar, und der Widerstand über den Übergang ist sehr hoch. Die Verwendung solcher in Rückwärtsrichtung vorgespannter Übergänge zur Isolation von Bauelementen in einer integrierten Schaltung ist jedoch nicht vollkommen zufriedenstellend.
  • Ein Hauptnachteil bei der Verwendung eines in Rückwärtsrichtung vorgespannten Überganges zur Isolation in einer integrierten Schaltung besteht darin, daß die Schaltungsleistung stark durch die parasitäte Kapazität begrenzt wird, welche zu dem Übergang gehört. Die Ladungsdichte der Löcher und der Elektronen auf gegenüber liegenden Seiten des Überganges erzeugt eine Potentialveränderung über dem Übergang auf eine Weise, welche analog der Art ist, in der ein elektrisches Feld zwischen den Platten eines Kapazötät erzeugt wird. Auf diese Weise stellt aufgrund ihrer Geometrie die Übergangsdiode eine große Kapazität dar, was . eine langsame Schaltungsarbeitsweise zur Folge hat und ein niedriges Produkt aus Verstärkung und Bandbreite ergibt. Ein weiterer Nachteil des Standes der Technik liegt darin, daß der Träger auf diese Weise zu einem integrierten Teil der Schaltung wird. Dadurch entstehen dann wieder andere Probleme, wie die Verbindung des Trägers mit einem WärmeabfluB oder Chassis, da der Übergang nur begrenzten Sperrvorspannungen widerstehen kann. Wenn diese Grenze auch nur kurzzeitig überschritten wird, leitet der in Rückwärtsrichteng vorgespannte Übergang sehr stark aufgrund eines Phänomens, welches als Lawinenmultiplikation der Ladungsträger bezeichnet wird und das allgemein als das Ergebnis de; Zusammenstoßes von Ladungsträgern hoher Geschwindigkeit in dem höheren elektrischen Feld betrachtet wird. Sobald das Lawinendurchbruchspotential erreicht ist, wird die integrierte Schaltung mit Sicherheit nicht mehr einwandfrei funktionieren, Dementsprechend bringt die niedrige Spannungsbegrenzung der Technik mit in Rückwärtsrichtung vorgespanntem Übergang zur Isolation von Bauelementen große Begrenzungen in Bezug auf den Entwurf von integrierten Schaltungen mit sich, Der in Rückwärtsrichtung vorgespannte Isolationsübergang hat auch den Nachteil, daß er eine lange Materialbehandlungszeit erfordert, um die isolierenden Zonen durch Diffusion von Fremdatomen durch das Halbleitermaterial herzustellen.
  • Ein Ziel dieser Erfindung ist eine neuartige Isolationszone zwischen Segmenten eines Halbleiters auf einem gemeinsamen Träger. Dies wird in der einen Ausführungsform dadurch erzielt, daß man (1) wahlweise Nuten in einen hochgradigen Halbleiter (aus dem Bauelemente für eine integrierte Schaltung hergestellt werden sollen) immer dort ätzt, wo eine elektrische Isolierung gewünscht wird, man (2) die geätzte Seite des Halbleiters einschließlich der Oberflächen der Nuten mit einem dünnen Film thermisch vereinbaren, elektrisch isolierenden Materials überzieht, man (3) ein vereinbares Material auf dem isolierenden Film einschließlich dem Film in den Nuten ablagert, um einen Träger für den Halbleiter zu bilden, und man (4) die freiliegende Oberfläche des hochgradigen Halbleiters solange läppt, bis das Material des Trägers in den isolierenden Nuten freigelegt ist. Der isolierende Film wird dadurch geschaffen, daß man (a) die geätzte Oberfläche des Halbleiters einschließlich der Nuten oxydiert oder nitriert, (b) darauf einen Film eines thermisch vereinbaren, elektrisch isolierenden Materials z.B. mit pyrolytischen oder Aufdampfungstechniken ablagert, oder (c) darauf einen Oxydfilm erzeugt und dann die Oberfläche des Films in ein Nitrid umwandelt. Dieses letztgenannte Verfahren erzeugt einen zusammengesetzten dualen dielektrischen isolierenden Film. Der Träger kann auch nach einer anderen Möglichkeit durch Aufdampfen erzeugt werden.
  • Weitere Ziele und Vorteile werden aus der folgenden Beschreibung unter Bezugnahme auf die Darstellungen eines Beispiels für einen hochgradigen Halbleiter, der in eine Anzahl elektrisch isolierter Segmente auf einem gemeinsamen kristallinen Träger aufgeteilt ist, beschrieben, Fig. List eine Querschnittsansicht von mindestens einem-Abschnitt eines Halbleiters, der eine Zwischenfläche von n- und n+ -Schächten hat, die sich dadurch erstrecken, Fig. 2 ist eine Draufsicht auf den Halbleiter der Fig, 1, die ein typisches Muster von Isolationszonen zeigt, welche in dem Halbleiter der Fig, 1 erwünscht sind. Die Figuren 3 bis 9 sind Ansichten, die der Fige 1 ähnlich sind und aufeinanderfolgende Schritte eines Verfahrens zur Herstellung der gewünschten Isälationszonen gemäß der vorliegenden Erfindung darstellen.
  • Die Figuren 10 bis 16 sind ähnlich den Figuren 3 bis 9 und zeigen aufeinanderfolgende Schritte einer zweiten Ausführungsform der Erfindung, In der einen Ausführungsform der Erfindung, die in den Zeichnungen dargestellt ist und hierin später unter Bezugnahme auf bestimmte Beispiele für die Materialien und die Verfahrenstechniken beschrieben wird, besteht der Halbleiter z.Bo aus Silizium mit Fremdatomen entweder der n- oder der p-Type oder beider Typen. Der Halbleiter soll ein Plättchen aus hochgradigem Silizium sein, das gleichförmig mit Fremdatomen der n-Type in der einen Schicht 10 und stärker mit der gleichen Art von Fremdatomen in der zweiten Schicht 11 dotiert ist, um eine Zwischenfläche 12 zu bilden. Indem von einem solchen Gebilde` ausgegangen wird, kann die hochgradige Schicht 10 später behandelt werden, um Halbleiterbauelemente, wie Dioden, Transistoren usw., zu bilden, aber nicht bevor sie auf geeignete Weise in elektrisch isolierte Elemente gemäß der vorliegenden Erfindung durch ein Isolationsmaterial in einem gewünschten Muster aufgeteilt worden ist, so wie das in Fig. 2 gezeigte Muster 13.
  • Für die besten Ergebnisse sollte das Isolationsmaterial im wesentlichen aus dem gleichen Material wie der Halbleiter bestehen oder eine Verbindung dieses Materials sein, so daß es thermisch mit dem Halbleiter vereinbar ist, der in eine integrierte Schaltung aufgeteilt werden soll. Unter thermischer Vereinbarkeit wird verstanden, daß die Eigenschaften der entsprechenden Materialien gut genug aneinander angepaßt sind, so daß sich keine Spannungen, Trennungen oder Brüche entweder in dem Isolationsmaterial oder dem Halbleiter ergeben und daß das Gebilde bzw. das Funktionieren der darin ausgebildeten Schaltung nicht aufgrund weiter Veränderungen bei den Verfahrens- und Betriebstemperaturen in dem Bereich behindert wird, welcher bei den Verfahrensschritten erwartet werden muß, die zur Herstellung der integrierten Schaltungselemente in den isolierten Halbleiterelementen verwendet werden, und zwar von Raumtemperatur bis zu einer hohen Temperatur von etwa 13000 C, die bei der Diffusion von Fremdatomen gewählter Leitfähigkeitsteypen in die Halbleiterlemente verwendet wird, und in dem Bereich unter der Raumtemperatur bis etwa -200°C, wobei diese Temperatur bei einigen Arbeitsumgebungen der fertigen Schaltungen auftreten kann. Demnach ist gemäß der dargestellten Ausführungsform der Erfindung das für die .Isolationszonen gewählte Material im wesentlichen eigenleitendes Silizium, das jedoch elektrisch von der Siliziumschicht 10 durch einen dünnen Film aus Siliziumdioxyd oder Siliziumnitrid isoliert ist. Es können jedoch such andere thermisch vereinbare Materialien gewählt werden, welche einen hohen elektrischen Widerstand aufweisen und durch Dampf abgelagert werden können, wie Tonerde oder Berylliumoxyd.
  • In der folgenden Beschreibung eines beispielhaften Verfahrens, mit dem die Erfindung erzielt wird, wird häufig auf einen Halbleiter Bezug genommen, für den Silizium nur ein Beispiel ist, Dementsprechend soll der hierin verwendete Ausdruck "Halbleiter" im breitesten Sinne gedeutet werden und nicht nur Silizium und Germanium, die beiden am häufigsten verwendeten Halbleiter für solche Bauelemente wie Dioden, Transistoren, Widerständen und Kapazitäten bei integrierten Schaltungen, enthalten, sondern auch andere Halbleiter, die geeignet an die Herstellung von Bauelementen für integrierte Schaltungen angepaßt werden können, wie Galliumarsenid, Galliumphosphid, Indiumantimonid, Caämiumsulfid und andere halbleitende Verbindungen.
  • Um das isolierende Material in dem Muster 13 der Fig.2 durch das dargestellte Verfahren zu schaffen, wird die eine Fläche des Halbleiterplättchens, die als Bodenfläche in Fig.1 gezeigt wird, zuerst auf eine Oxyddicke von etwa 10 000 vorzugsweise durch einen trockenen Oxydationsprozeß oxydiert, indem sie z.B. in eine erwärmte (1100°C) Umgebung aus Sauerstoff mit sehr wenig oder gar keinem Wasser gebracht wird. Der sich ergebende Film 20 wird in Fig. 3 als Siliziumdioayd (Si02) dargestellt, es ist jedoch selbstverständlich, daß es sich auch um jedes andere vereinbarende isolierende Material handeln kann, welches erzeugt oder durch Dampf als dünner Film abgelagert werden kann. Z.B, kann ein Nitrid des Halbleiters, nämlich Siliziumnitrid (Si 3N4, S'3 N29 SiN) durch eine Dissoziationsreaktion von wasserfreiem Ammoniak in einer Stickstoffgasatmosphäre erzeugt werden. Ein anderes mögliches Verfahren besteht darin, das Silizium in einem Gemisch von Siliziumtetrachlorid und wasserfreien Ammoniakdämpfen in einer Wasserstoffatmosphäre in sich verändernden Proportionen in Abhängigkeit von der gewünschten Nitridzusammensetzung zu erwärmen (1100°C). Ein anderes Verfahren zur Herstellung des isolierenden Films besteht darin, daß man einen geeigneten Oxydfilm, z.B. Siliziumdioxyd (S102), erzeugt und die Oberfläche dieses Films in ein Nitrid umwandelt, wodurch ein dualer zusammengesetzter dielektrischer Film erzeugt wird. Ein auf diese Weise erzeugter Film besitzt gegenüber einem Oxydfilm den Vorteil, daß die so nitrierte Oberfläche kernbildende Wachstumszentren liefert, wobei die Funktion dieser Zentren unten in den Einzelheiten besprochen wird. Es ist zu bemerken, daß sowohl das Siliziumdioxyd als auch das Siliziumnitrid auf anderen Halbleitern, wie Germanium, Indiumantimonid, Galliumarsenid usw. durch pyrolytische Zersetzung organischer Verbindungen des Siliziums abgelagert werden können. Beispiele für organische Verbindungen sind Tetraäthoxysilan für Siliziumdioxyd und Trichlorsiliozin für Siliziumnitrid. Die wichtige Eigenschaft des Dioxyd- oder Nitridfilms ist die hohe Impedanz gegenüber dem hluß von Elektrdzität,gleichgültig, wie er erzeugt wurde,um einen elektrisch isolierenden Film zu bilden.
  • Da der Halbleiter in elektrisch isolierte Segmente in einem gewünschten Muster aufgeteilt werden soll, ist es notwendig, isolierende Nuten in den Halbleiter in den isolierenden Zonen zwischen den Segmenten zu ätzen. Dies wird unter Verwendung der Standardtechniken erreicht. Solche Techniken können darin bestehen, daß man zuerst die Oberfläche des Oxydfilmes 20 mit einer lichtempfindlichen und chemisch Widerstandsfähigen Emulsion überzieht (spin-coating) und die Emulsion mit aktivierenden Lichtstrahlen, wie ultraviolettem Licht, durch ein Negativ des gewünschten, zu ätzenden Musters 13 (Fig. 2) belichtet, Das bleibende Bild des Musters wird dann in der Emulsion entwickelt, indem die belichtete Emulsion fixiert und die unbelichtete Emulsion abgewaschen wird, wodurch eine Fotorastermaske für den Ätzvorgang zurückbleibt. Selbstverständlich wird das symmetrische Muster hier nur aufgrund der Einfachheit in der Darstellung verwendet. In der tatsächlichen Praxis wird das Muster von dem Entwurf der integrierten Schaltung abhängen, deren Elemente in den isolierten Segmenten hergestellt werden sollen.
  • Ein geeignetes Ätzmittel wird dazu verwendet, die freiliegenden Zonen des Filmes 20, wie sie in Fig. 4 gezeigt sind, aufzulösen, wobei die Fotorastermaske verwendet wird, die gerade beschrieben wurde. Für den Film aus Siliziumdioxyd ist eint geeignetes Ätzmittel eine gepufferte Lösung von Flußsäure. Der nächste in Fig. 5 dargestellte Schritt besteht darin, daß man die Nuten in denn Halbleiter ätzt, wobei ein geeignetes Ätzmittel den Halbleiter schneller als das Oxyd oder den Nitridfilm auflöst. Die Tiefe der Ätzung wird gesteuert, um ausreichend Material an der oberen Fläche der Schicht 10 zurückzulassen, um das Gebilde für die weiteren Verfahrensschritte zusammenzuhalten.
  • Die folgende Tabelle zeigt einige der Halbleiter, welche verwendet werden können, und die für das gewählte Material geeigneten Ätzmittel.
    Halbleiter Gegenüber Si02 inaktive Ätzmittel
    Si HCl Dampf Catechol:Hydrazin
    (1:10)
    Ge HCl Dampf ' KOH oder NaOH Lösung
    GaAs i 8202:82S04:820 . HN03:HC1
    (1:3:1) (1:1)
    GaP HN03:HCl NaOH Lösung
    InSb HN03:HC1 8N03 (konzentriert)
    (1:1)
    Ätzmittel für diejenigen Halbleiter, die inaktiv gegenüber Siliziumnitrid sind, sind Salpetersäure,FluBeäure und Essigsäure mit anderen neutralen Puffermitteln. Wie oben angegeben wurde, können gewisse chemisch widerstandsfähige Emulsionen dazu verwendet werden, um wahlweise alle Halbleiter zu ätzen. So können bei Verwendung einer geeigneten Fotorastermaske und geeigneter Ätzmittel die anfangs in Fig. 3 und 4 dargestellten Oxydations- und Ätzschritte weg- gelassen werden.
  • In dem nächsten in Fig, 6 dargestellten Schritt wird der in dem vorangegangenen Schritt geätzte Halbleiter zuerst gereinigt und dann auf eine Dicke von etwa 10 000 2 oxydiert. Der gesamte Oxydfilm 20' einschließlich dem in den geätzten Nuten wird dann mit einem Gemisch überzogen, welches einen Kohlenwasserstoff oder einen kolloidalen Kohlenstoff, der in einem geeigneten Lösungsmittel gelöst ist, enthält und das eine gleichmäßige Verteilung organischer Stoffe hinterläßt. Wenn die. organischen Stoffe in einem Ofen bei hoher Temperatur gebacken werden, zersetzen sie sich und bilden freie Kohlenstoffteilchen; welche wiederum sofort bei erhöhten Temperaturen (etwa 1100°G) mit dem Silizium des Siliziumdioaydfilms reagieren, um Siliziumcarbidteilchen 25 zu bilden, die als kernbildende Wachstumszentren für einen kristallinen Träger 30 (FJ»g. 8) dienen. Obwohl die organischen oder Kohlenstoffteilchen 25 nicht wesentlich sind, haben sie sich doch als zweckmäßig herausgestellt, um eine schnelle anfängliche Bedeckung mit einer gleichförmigen kristallinen Ablagerung hohen Widerstandes zu erreichen, welche fest an dem Oxydfia.m anhaftet.
  • Es ist zu bemerken, daß die Figuren 1 bis 9 nur eine Ausführungsform der Erfindung in den verschiedenen Schritten der Zubereitung durch nur ein beispielhaftes Verfahren darstellen sollen, und daß die gezeigten Abmessungen nicht verhältnismäßig zu nehmen sind.
  • Um den Siliziumträger 30 der Fig, 8 abzulagern, wird das Gebilde der Fig. 7 in einen geheizten Ofen eingebracht, wobei die Siliziumcarbidteilchen einem Gasstrom ausgesetzt werden, bei dem es sich anfänglich um Wasserstoffgas (H2) handelt. Die Temperatur des Gebildes wird auf etwa 1100°C erhöht, wobei zu dieser Zeit eine große Menge von dampfförmigem Siliziumtetrachlorid (SiC14) zu dem Wasserstoffgasstrom hinzugefügt wird, Unter diesen Umständen folgt ein schnelles Wachstum von Silizium von jedem kernbildenden Teilchen des Siliziumearbids, Der Vorgang wird solange fortgesetzt, bis sich etwa 0,13 mm des kristallinen Trägers abgelagert haben, Das Gebilde wird dann in einem Wasserstoffgasstrom gekühlt und aus dem Ofen entfernt. Danach wird die Oberfläche des abgelagerten kristallinen Trägers 30 solange geläppt, bis sie parallel zu dem Oxydfilm liegt, welcher sie von dem Halbleitermaterial trennt.
  • Es muß beachtet werden, daß eine große Vielzahl von gohlenwasserstoffen in geeigneten organischen Lösungsmitteln dazu verwendet werden kann, die Siliziumdioxydoberfläehe herzustellen, so daß bei erhöhten Temperaturen (1100°C bis 1300°C) die Siliziumcarbidteilchen leicht gebildet werden können. Zusätzlich kann die Verwendung von kolloidalem Kohlen4toff oder Graphit in einer großen Vielzahl geeigneter organischer Lösungsmittel auf eine ähnliche Weise dazu benutzt werden, die Siliziumdioxydoberfläche für die Dampfablagerung eines kristallinen Trägers zu bereiten.
  • In dem letzten Schritt wird die Oberfläche der oberen Schicht 10 des Halbleiters solange geläppt, bis der durch den Dampf abgelagerte Kristall in den Nuten oder den Isolationszonen in dem Muster der Fig. 2 freigelegt ist. Es ist jetzt offensichtlich, daß das sich ergebende Gebilde aus einer Vielzahl von Halbleitersegmenten besteht, die in einem kristallinen Träger eingebettet sind, wobei ein isolierender Film 20' die Segmente voneinander und von dem Träger isoliert, Z,B"sind in dem in Fig. 9 dargestellten.Beispiel die Segmente des n-Siliziums in einen Träger aus durch Dampf abgelagertem Silizium eingebettet, wobei ein.Film aus Silizium dioxyd dazwischen liegt. Der Siliziumdioxydfilm bildet einen elektrischen Isolator, der einen sehr hohen elektrischen Widerstand hat und über einen sehr großen Temperaturbereich mit dem Silizium thermisch vereinbar ist, Ein anderes mögliches Verfahren zur Schaffung eines kristallinen Trägers besteht in der Ablagerung irgendeines Materials mit hoher elektrischer Impedanz aber niedriger thermischer Impedanz und mit einem linearen thermischen Ausdehnungskoeffizienten, welcher mit dem des Oxyd- oder Nitridfilms und dem des Halbleiters vereinbar ist. Z.B. kann ein Träger aus Tonerde (A1203) durch Dampf in einem Vakuum auf dem Oxydfilm 20' der Fig. 6 abgelagert werden. Ein anderes vereinbares Material, welches leicht durch Dampf abgelagert werden kann, ist Berylliumoxyd (Be0). Es ist zu bemerken, daß für die Zwecke dieser-Erfindung die Technik der Ablagerung von Trägern aus irgendeinem der genannten Materialien, einschließlich Tonerde und Berylliumoxyd, allgemein als Dampfablagerung bezeichnet wird, obwohl für einige Materialien ein Vakuum als Umgebung für den Arbeitsgang bevorzugt wird.
  • Ein Hauptvorteil des in Fig. 9 gezeigten Gebildes ist, daB die Kapazität zwischen den Halbleitersegmenten und dem kristallinen Träger stark verringert wird, da der kristalline Träger nicht elektrisch mit den Halbleitersegmenten verbunden zu werden braucht, um in Rückwärtsrichtung vorgespannte Übergänge für die elektrische Isolation zu schaffen. Demnach ist zu sehen, daß die in den Segmenten erzeugten Bauelemente, wie Transistoren, elektrisch voneinander durch einen guten Isolator, wie Siliziumdioxyd, isoliert sind und in einem sehr günstigen Träger aus dem gleichen Material eingebettet sind. Ein anderer bestimmter Vorteil ist, daB die Metallunterlage eines Behälters, mit der der Träger verbunden wird, nicht mit der integrierten Schaltung elektrisch in Verbindung gebracht wird. Auf diese Weise kann eine gute Wärmeleitung von der integrierten Schaltung zur Metallunterlage hergestellt werden, ohne daß aw dazwischen eine elektrische Verbindung hergestellt wird. Dies ist richtig, da der Siliziumdioxydfilm sehr dünn ist, und einen sehr niedrigen Wämmewiderstand, aber einen sehr hohen elektrischen Widerstand aufweist. Ein besonderer Gesamtvorteil der elektrischen Isolation der Halbleiterbauelemente gemäß der Erfindung, besteht darin, daß die durch Verbindung solcher Bauelemente mit bestehenden Techniken gebildeten Schaltungen ohne Rücksicht auf Vorspannungspotentiale relativ zum Träger oder auf Durchbruchsspannungen zwischen den Bauelementen und dem Träger entwor- fen werden können. Auf diese Weise ist eine außerordent- lich große Anzahl von Entwurfsproblemen ausgeschaltet, die normalerweise auftreten, Andererseits ändert das Gebilde der Fig. 9 auf keine Weise die eingerichteten Techniken zur Erzeugung und Verbindung von Halbleiterbauelementen, da,wenn die Halbleitersegmente erst einmal isoliert sind, die Her- stellung der Halbleiterbauelemente und der integrierten Schaltungen gemäß üblicher Praxis verläuft. Z.Bo kann ein Bauelement, wie eine Diode, nach den bestehenden Techniken der Oxydation, Fotoätzung und Diffusion hergestellt werden: Nachdem das Bauelement erzeugt wurde, werden nicht gleich- richtende Kontakte mit niedrigen Widerstand vorgesehen, mit denen Verbindungen hergestellt werden oder die für andere Bauelemente benötigt werden, um eine integrierte Schaltung zu bilden.
  • Die ersten Schritte bestehen darin, daß man äußere Verbindungen vorsieht und das Gebilde hermetisch in einen Metallbehälter einschließt, .wobei für einen guten Wärmeübergang zwischen den Träger der integrierten Schaltung und der Unterlage des Behälters aerorgt wird. Wenn die inte- grierte Schaltung verwendest wird, kann der Behälter wiederum mit einem verbunden werden, wodurch eine gute Wärmeleitung fort von der integrierten Schaltung erzielt wird.
  • Die zweite Ausführungsform wird jetzt mit Hilfe der Figuren 10 bis 16 beschrieben, in denen die Bezugszeichen die gleichen entsprechenden Teile der unter Bezugnahme auf die Figuren 1 bis 9 beschriebenen Ausführungsform kennzeichnen, Das in Fige 10 gezeigte Gebilde wird zuerst hergestellt, indem ein Isolationsfilm 20' aus Siliziumdioayd auf einem hochgradigen Halbleiter erzeugt wird, welcher Fremdatome der n-Type durch Diffusion in der einen Schicht 10 und mit größerer Konzentration Fremdatome der gleichen Type in einer Schicht 11 enthält, um eine Zwischenfläche 12 zu bilden, Ein Siliziumträger 30 wird auf dem Isolationsfilm 20' auf die gleiche Weise abgelagert, wie sie oben bei den Figuren 7 und 8 für die erste Ausführungsform beschrieben wurde, Es ist zu bemerken, daß bei der ersten Ausführungsform verschiedene der unterschiedlichen Materialien wahlweise bei jedem Schritt verwendet werden können, vorausgesetzt, daß sie nur thermisch vereinbar sind, Die Oberfläche der Schicht 10 wird dann geläppt und eine Siliziumdioxydschicht 36 abgelagert oder auf andere Weise hergestellt, Wie die Figuren 12 und 13 zeigen, werden die Isolationsnuten dann auf die gleiche Weise geätzt, wie sie unter Bezugnahme auf die Figuren 4 und 5 der ersten Ausführungsform beschrieben wurde. Da ein Ätzmittel verwendet wird, welches den Halbleiter schneller als das Siliziumdioxyd auflöst, wie eine Lösung von F1uBsäure, känn ein wes etlicher Teil des Siliziumdioxydfilms 208 am Boden der Nuten bleiben, aber dies hat keinerlei Folgen, da das Ziel nur darin liegt, Segmente des Halbleiters zu isolieren.
  • Ein Siliziumdioxydfilm 37 wird dann auf den an den Wänden der Nuten freiliegenden Halbleitersegmenten gebildet (Fig. 14)4 Danach wird Silizium 40 in den Nuten eingedampft, indem man zuerst in den Nuten kernbildende Siliziumcarbidteilchen auf, eine Weise schafft, die ähnlich der unter Bezugnahme auf die Figo 7 und 8 der ersten Ausführungsform beschriebenen Weise ist. Das so abgelagerte Silicium 40 bildet wirkungsvoll einen Teil des Trägers 30, da nur der dünne Film 20 aus Siliciumdioxyd diese beiden trennt.
  • In dem letzen Schritt wird die Oberfläche des Gebildes geläppt, um den Halbleiter freizulegen, wodurch Halbleitersegmente 35 heschaften werden, die in einem kristallinen Träger aus Silizium eingebettet sind, wobei ein Film aus elektrisch isolierendem Siliziumdioxyd 20', 37 dazwischenliegt, wie bei der ersten Ausführungsform in Fig. 9, mit der Ausnahme, daß der Träger aus dem Basisteil 30 und dem Isolationsteil 40 besteht. Dementsprechend kann sowohl für die Ausführungsform der Fig. 9 als auch für die Ausführungsform der Fig. 16 gesagt werden, daß die Halbleitersegmente 35 in einen kristallinen Träger eingebettet sind, wobei ein Film aus elektrisch isolierendem Material dazwischenliegt. Obwohl die Prinzipien der Erfindung jetzt klar in i zwei darstellenden Ausführungsformen gezeigt wurden, ist dem Fachmann sofort offensichtlich, daß viele Abänderungen am Gebilde, in den Anordnungen, den Verfahren, den Proportionen und den Materialien vorgenommen werden können. Die beilie- genden Ansprüche sollen deshalb alle solchen Abänderungen in den Grenzen und im Bereich der Erfindung umfassen.

Claims (1)

  1. P a t e n t a n e p r ü c h e 7 1) Halbleiterbauelraentmit Halbleitervorrichtungen, die in einen Träger eingebettet sind und gegen dienen durch einen Film eines elektrisch Isolierenden Materials inoliert sind, z. Bauelement nach Anspruch-1,p dadurch gekenseieintet, daß die Halbleitervorriehtungih. irdne Vielzahl von Halbleiter.. elementen umfassen, wobei jedes Element gegen die anä«ea Elemente isoliert ist. 3. Bauelement nach Anspruch 1, dadurch gekonaselohoet, daß dir. Halbleitervorrichtung aus einem einzigen Halbleiter besteht. 4. Kauelement nach eines der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Träger ein kristalliner Träger'iet: 5. Bauelement nach eines der Ansprüche 1 - 4, dadurch gekennzeichnet, daß der Film den elektrisch isolierenden Materiale aus einem Oxyd besteht. b. Bauelement nach einem der AnsprUche 1 bis 5, dadurch gekennzeichnet, daß das elektrisch isolierende Material aus eines Oaydtiln der Halbleitervorrichtung besteht. ?. Bauelwwent nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Firmt des elektrisch isolierenden Materiale aus Siliziuadioxyd besteht.
    B. Bauelement noch einen der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Film des elektrisch isolierenden Materiale aus Geseteaiusdioxyd besteht. 9. Bauelement nach einen der AneprUche 1 bis 5, dadurch gekennzeichnet, daß der Film den elektrisch isolierenden Haterials aus Berylliumoxyd besteht. Hauelment nach einem der AneprUehe 1 bis 5, dadurch gekennzeichnet, daß der Film den elektrisch isolierenden Materiale aus Tonerde besteht. 11. Bauelement nach einen der Ansprüche 1 bis 4,dadurch gekennzeichnet, daß der Film den elektrisch isolierenden Materials aus einer Nitrid besteht. 12. Esuelerent nach einem der Ansprüche 1 bis 4 oder dem Anspruch 11, dadurch gekennzeichnet, daß der Film des elektrisch isolierenden Materials einen Nitridiila der Halbleitervorrichtung uerßaßt. 13. Tauelement auch einem der Lnsprüche 1 bis 4 oder den Ansprftehen 11, 12, dadurch gekennzeichnet, daß der File den elektriuch isolierenden Materials Siliziumnitrid enthut. 14. Bauelement nach einer der Ansprüche 1 bis 4, oder 11, 12, dadurch gekennzeichnet, daß der Film den elektrisch isolierenden Nateriala aus Gemaniuroenitrid besteht. 15. Bauelement nach einem der AnaprUche 1 bin 14, dadurch gekennseichaet, dap der Träger aus Silizium besteht.
    16. Bauelement nach eines der Anaprtiehe 1 - 14, da- durch gekennzeichnet, daß der Träger aus Germanium besteht. 17. Dat4element nach einen der Ansprüche 1 - 14, da-' durch gekennzeichnet, daß der Träger aus I''erylliunoxyd teuteht. 18. Bauelement nach einen der Ansprüche 1 - 14, da- durch gekennzeichnet, daß der Träger aus Tonerde benteht. 19. Bauelement nach einen der Ansprüche 1 - 18, da- durch gekennzeichnet, dan der Träger aufgedampft ist. 20. Bauelement nach einem der Ansprüche 1 - 19, dadurch gekennzeichnet, daß die Halbleitervorrichtungen aus ;lilizitm bestehen. 21. Sauelement nach einem der Anuprüche 1 - 19, dadurch gekennzeichnet, daß die Halbleitervorrichtungen aus Geracanium bestehen. 22. Verfahren zur Herstellung deu %aueleßients nach einem der Ansprüche 1 - 21, dadurch gekennzeichnet, daß man fluten auf der einen Seite eines Halbleiters in einem Mutter ausbildet, welches die gewünschten Halbleitersegmente fest- legt, man elektrisch isolierenden Material in den Nuten er- zeugt, um die :3egoente elektrisch zu isolieren, und man einen Teil des sich ergebenden Gebilden auf einer dem Träger gegen- überliegenden Seite entfernt, um das isolierende Material und die Halbleitersegmente freizulegen.
    23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, das der Teil des eich ergebenden Gebildes entfernt wird, um das isolierende Material in den Nuten und die Halbleiter- segmente in einer einzigen ebene freizulegen. 24. Verfahren nach einen der Ansprüche 22 oder 23, da- durch gekennzeichnet, das man auf den Oberflüchen der Nuten einen dünnen Film aus elektrisch isolierendes Material er- zeugt und Trägermaterial in den Nuten ablagert, um die elektrisch isolierten Segmente zu erzeugen. 25. Verfahren nach einem der AnaprIche 22 bis 24, da- durch gekennzeichnet, dnß die Nieten durch Xtzen des Halb- leitere gebildet werden. 2.6. Verfahren nach eines der Ansprüche 2.2 bim 25, da- durch gekennzeichnet, das man einen T'ilm aus elektrisch isolierendes Material auf der einen Saite des Halbleiters einschließlich den Oberflächen der rauten erzeugt. 27. Verfahren nach einem der Ansprüche 22-26, dadurch gekennzeichnet, das man einen vilm aus elektrisch Isolieren- den Material auf der einen leite des Halbleiters einsehlie8- lieh den Euten ablagert. 26. Verfahren nach einem der Ansprüche 22-27, dadurch Cekennzeichnet, das man Trägermaterial gt;f der einen Ueite des lialbleiterd einschließlich den Nuten ablagert.
    29. Verfahren nach einer der Ansprüche 22-28, dadurch gekennzeichnet, daß ein gemeinsamer Träger abgelagert wird, während das Trägermaterial in den Nuten abgelagert wird. 30. Verfahren nach einen der Ansprüche 22-27, dadurch gekennzeichnet, da# der Träger vorher auf dem Halbleiter ab- gelagert wird, inder man zuerst einen Film elektrisch isolie- renden Naterials erzeugt und dann das Trägersaterial auf dem Film ablagert. 31. Verfahren nach einem der Ansprüche 22-27 oder dem Anspruch 30, dadurch gekenaseiohnet, da® mm den Träger auf der Halbleiter vorher ablagert, indem der Halbleiter zuerst mit einen Film aus elektrisch isolierendes Naterial überzogen wird und man dann das Trägermaterial auf dem Film ablagert, man die Nuten in dem Halbleiter auf der der mit dem Film überzogenen Seite gegenüberliegenden Seite bildet, wobei sich die Ruten durch den Halbleiter zu dem Film eretreakeri, man einen Film aus elektrisch isolierendem Naterial auf den Oberflächen der Ruten erzeugt und Trägermaterial auf dem Film in den Nuten ablagert, bis diese gefüllt sind. 32. Verfahren nach einem der Ansprüche 22-31, dadurch gekennzeichnet, daß ein Nitrid auf den Oberflächen des Halb- leiters in den Nuten gebildet wird, um einen Film eines elektrisch isolierenden Materials zu erzeugen. 33. Verfahren nach einem der Ansprüche 22-31, dadurch gekennzeichnet, daß die Oberfläche des Halbleiters, welche
    die Nuten enthält, einschließlich den Oberflächen der Nuten nitriert wird, um einen Film des elektrisch isolierenden Materials zu erzeugen. 34. Verfahren nach einem der Ansprüche 22-23, dadurch gekennseiehnet, daß die Halbleiteroberflächen in den Nuten oxydiert werden, um einen Film des elektrisch isolierenden Materials au erzeugen. 35. Verfahren nach einem der Ansprüche 22-31, dadurch gekennzeichnet, daß die Oberfläche des Halbleiters, welche die Nuten enthält, einschließlich den Oberflächen der Nuten oxydiert wird, um einen Film des elektrisch isolierenden Materials zu erzeugen. 36. Verfahren nach einem der Ansprüche 22-31, dadurch gekennzeichnet, daß ein Oxydfiln auf den Halbleiterober- flächen in den Nuten erzeugt und@die Oberfläche des Oxyd= filao in eia Nitrid umgewandelt wird, um einen Film des elektrisch isolierenden Materials zu erzeugen. 3'i. Verfahren nach eines der Ansprüche 22-31, dadurch gekemseiehnet, dag man einen Oxydtiln auf der Oberfläche den Halbleiters, die die Nuten enthält, einschließlich den Oberflächen der Nuten erzeugt, und man die Oberfläche den Oxydfilts in ein Nitrid umwandelt, um einen Film des elek- triaoh isolierenden Materials zu erzeugen.
DE1489188A 1963-12-04 1964-12-01 Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren Halbleitersegmenten Expired DE1489188C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US32799063A 1963-12-04 1963-12-04

Publications (3)

Publication Number Publication Date
DE1489188A1 true DE1489188A1 (de) 1969-04-03
DE1489188B2 DE1489188B2 (de) 1976-07-22
DE1489188C3 DE1489188C3 (de) 1978-03-16

Family

ID=23279018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1489188A Expired DE1489188C3 (de) 1963-12-04 1964-12-01 Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren Halbleitersegmenten

Country Status (3)

Country Link
BE (1) BE656651A (de)
DE (1) DE1489188C3 (de)
NL (1) NL151843B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980307A (en) * 1978-06-14 1990-12-25 Fujitsu Limited Process for producing a semiconductor device having a silicon oxynitride insulative film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980307A (en) * 1978-06-14 1990-12-25 Fujitsu Limited Process for producing a semiconductor device having a silicon oxynitride insulative film

Also Published As

Publication number Publication date
BE656651A (de) 1965-04-01
DE1489188C3 (de) 1978-03-16
NL6413430A (de) 1965-06-07
DE1489188B2 (de) 1976-07-22
NL151843B (nl) 1976-12-15

Similar Documents

Publication Publication Date Title
DE3011982C2 (de)
DE3727019A1 (de) Halbleiterbauelement
DE2455730B2 (de) Feldeffekt-Transistor
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE1614540B2 (de) Halbleiteranordnung sowie verfahren zu seiner herstellung
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3780907T2 (de) Dotierter halbleiterdurchkontakt zum kontaktieren.
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1951243A1 (de) MOS-Kapazitaetsdiode
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE69327012T2 (de) Bauelement mit einer räumlichen Transfer verwendenden Halbleiteranordnung
DE1639549B1 (de) Integrierte Halbleiterschaltung
EP0048358A2 (de) Integrierter Leistungstransistor
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1489188A1 (de) Elektrisch isolierte Halbleiterbauelemente auf einem gemeinsamen kristallinen Traeger und ein Verfahren zur Herstellung derselben
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)