DE1301369B - Assoziativer Speicher - Google Patents

Description

Gegenstand der Hauptpatentanmeldung ist ein assoziativer Speicher mit einer aus Speicherelementen aufgebauten Matrix, bei der die für die Speicherung eines Wortes vorgesehenen Speicherelemente jeder Zeile durch eine Wortleseleitung und die Wortbits gleichen Stellenwertes speichernden Speicherelemente jeder Spalte durch eine Zifferabfrageleitung verbunden sind, und mit einer Abfrageeinrichtung zum Abfragen der Speichermatrix nach einem mit einem Suchwort übereinstimmenden gespeicherten Datenwort, die eine Ansteuerschaltung zum Beaufschlagen der Zifferabfrageleitungen mit Abfragesignalen und den Wortleseleitungen zugeordnete Leseeinrichtungen zum Feststellen der auf die Abfragesignale hin auf den Wortleseleitungen auftretenden Signale aufweist, wobei für alle Zifferabfrageleitungen ein einheitliches Abfragesignal vorgesehen ist und in alle Speicherelemente einer Zeile die Binärziffer »0« und in alle Speicherelemente einer anderen Zeile die Binärziffer »1« eingespeichert ist und bei einem Suchbit »0« die auf der der einen Zeile zugeordneten Wortleseleitung auftretenden Signale, jedoch bei einem Suchbit »1« die auf der der anderen Zeile zugeordneten Wortleseleitung auftretenden Signale mit den auf den weiteren Wortleseleitungen auftretenden Signalen kombiniert werden und die kombinierten Signale zur Feststellung von Übereinstimmung oder Nichtübereinstimmung abgetastet werden.

Beim assoziativen Speicher nach der Hauptpatentanmeldung werden bei Durchführung einer Abfrage die den Spalten der Speichermatrix zugeordneten Zifferabfrageleitungen der Reihe nach jeweils mit einem Abfrageimpuls beaufschlagt. Zur Durchführung einer Abfrage ist somit eine der Anzahl der Bits des Suchwortes entsprechende Anzahl von Schritten erforderlich.

Zur Verkürzung der zur Durchführung einer Abfrage erforderlichen Zeit wird nun erfindungsgemäß vorgeschlagen, bei der Durchführung einer Abfrage zu einem Zeitpunkt gleichzeitig alle Zifferabfrageleitungen, die den eine »1« enthaltenden Stellen des Suchwortes zugeordnet sind, mit einem Abfrageimpuls zu beaufschlagen und zu einem anderen Zeitpunkt gleichzeitig alle Zifferabfrageleitungen, die den eine »0« enthaltenden Stellen des Suchwortes zugeordnet sind, mit einem Abfrageimpuls zu beaufschlagen. Auf diese Weise läßt sich jede Abfrage unabhängig von der Länge des Suchwortes innerhalb von zwei Schritten durchführen.

Die Erfindung wird nun näher an Hand von Zeichnungen erläutert. In diesen zeigt

Fig. 1 ein schematisches Blockschaltbild einer Ausführungsform eines in bezug auf den Inhalt adressierbaren Speichers nach der Erfindung,

Fig. 2a eine perspektivische Darstellung eines bekannten Speicherelementes, das für die Ausführungsform nach F i g. 1 geeignet ist,

Fig. 2b Wellenformen zur Erläuterung der Arbeitsweise des Speicherelementes nach F i g. 2 a und

Fig. 3 Wellenformen zur Erläuterung von beim Betrieb des in bezug auf den Inhalt adressierbaren Speichers nach F i g. 1 auftretenden Signalen.

Der in F i g. 1 dargestellte Speicher enthält eine aus Speicherelementen aufgebaute viereckige Speichermatrix 10, ein Datenregister 12, in dem entweder ein Suchwort oder ein zum Einschreiben in den Speicher vorgesehenes Wort gespeichert werden kann, eine Einschreibwähleinrichtung 14 zum Auswählen der Zelle, in welche ein Wort eingeschrieben werden soll, eine Abfragestromerzeugungseinrichtung 16 zum Zuführen von Abfrageströmen zu den Zifferabfrageleitungen und eine Leseeinrichtung 18, mit der abgetastet werden kann, ob jedes gespeicherte Bit mit einem entsprechenden Suchwortbit übereinstimmt oder nicht.

Die in Fig. 1 dargestellte Matrix 10 enthält η + 2 Zeilen von Speicherelementen 20, von denen jede Q Speicherelemente enthält, von denen wiederum jedes einen Teil einer der ß-Spalten bildet. Jedes Speicherelement 20 besteht aus einer bistabilen Anordnung, die zwei verschiedene Zustände annehmen kann, die den binären Ziffern oder Bits »0« und »1« entsprechen. Jede Matrixzeile kann als Speicherzelle bezeichnet werden, in der die ein einziges Wort darstellende Bitfolge gespeichert werden kann. In der als Beispiel dargestellten Matrix können aus vier Bits bestehende Wörter gespeichert werden, da Q = 4, und außerdem sind drei absuchbare Speicherzellen vorhanden, da η = 3. Die Speichermatrix kann jedoch auch so ausgestaltet werden, daß entsprechend längere Wörter gespeichert werden können und auch irgendeine andere Zahl von absuchbaren Speicherzellen vorhanden ist. Es wurde zwar angeführt, daß die Speicherelemente der Matrix in Zeilen und Spalten angeordnet sind, jedoch ist die tatsächliche physikalische Anordnung dieser Elemente in Bezug zueinander im allgemeinen von geringer Bedeutung.

Jede der Q-Matrixspalten besteht aus einer Anzahl von Speicherelementen 20, von denen jedes zur Speicherung von Information entsprechenden Gewichts in einer anderen Reihe oder Speicherzelle dient. Das bedeutet, daß die Wörter tatsächlich numerische Größen darstellen können und es üblich ist, in solchen Wörtern Bits entsprechenden Gewichts in entsprechend angeordneten Speicherelementen zu speichern. Beispielsweise kann man binäre Information in den Elementen der Speichermatrix derart speichern, daß die Elemente der Spalte 1 der Speichermatrix die Bits mit dem größten Gewicht und die Elemente der Spalten 2 bis 4 Bits mit geringeren Gewichten speichern.

Den Speicherelementen 20 in Spalte 1 der Matrix ist eine Zifferabfrageleitung DI1 zugeordnet. In ähnlicher Weise sind den Speicherelementen der Spalten 2, 3 und 4 der Matrix Zifferabfrageleitungen DI2, DI3 und DI4 zugeordnet. Andererseits ist den Speicherelementen der Zeile 1 der Matrix eine Wortleseleitung WSl zugeordnet. Auch hier sind in gleicher Weise wiederum den Speicherelementen der Zeilen 2, η, η + 1 und η -f- 2 der Matrix Wortleseleitungen WSl, WSn, WSn + 1 und WSn + 2 zugeordnet. Weiterhin ist den Speicherelementen der Zeile 1 der Matrix eine Worttreiberleitung WD1 zugeordnet. In ähnlicher Weise sind auch den Speicherelementen der Zeilen 2, η, η + 1 und η + 2 Worttreiberleitungen WD2, WDn, WDn +1 und WDn+ 2 zugeordnet. In der gleichen Weise sind den Speicherelementen der Spalten 1, 2, 3 und 4 der Matrix Ziffertreiberleitungen DD1, DD 2, DD 3 und DD 4 zugeordnet.

In F i g. 2 a ist ein bekanntes Speicherelement dargestellt, aus dem die in F i g. 1 dargestellte Speichermatrix 10 aufgebaut werden kann. Das Verhalten des in Fig. 2a dargestellten Speicherelementes, aus dem

ohne Zerstörung der gespeicherten Information abgelesen werden kann, ist in Fig. 2b an Hand von Wellenformen näher erläutert.

Bei dem in Fig. 2a dargestellten Magnetspeicherelement handelt es sich um ein sogenanntes Biaxelement. Es besteht aus einem Magnetmaterialblock, der mit senkrecht zueinander verlaufenden Durchgängen 22 und 24 versehen ist. Durch den Durchgang 22 ist eine Zifferabfrageleitung und durch den Durchgang 24 sind eine Wortleseleitung, eine Worttreiberleitung und eine Ziffertreiberleitung hindurchgeführt. Die Zifferabfrageleitung dient zum Abfragen des Zustandes des Elementes 20 und erstreckt sich zwischen einem Bezugspotential, wie Erde, und einem Schalter 26, der mit einer Stromquelle 28 in Verbindung steht. Die Wortleseleitung dient zum Abtasten des Zustandes des Elementes 20 und liegt zwischen einem Bezugspotential, wie Erde, und einer Leseeinrichtung 30.

Die Worttreiberleitung liegt zwischen einer Be- *° zugspotentialquelle, wie Erde, und zwei Schaltern 32 und 34, von denen der eine mit einer einen Strom —Ic liefernden Stromquelle und der andere mit einer einen Strom +²IaIc liefernden Stromquelle in Verbindung steht. Die Schalter 32 und 34 können unabhängig voneinander, jedoch nicht gleichzeitig geschlossen werden. Der Strom Ic reicht zur Umschaltung der Flußrichtung im Magnetelement 20 aus. Beim Schließen des Schalters 32 wird also ein Strom der Größe Ic in negativer Richtung durch die Worttreiberleitung hindurchgeschickt und dadurch im Element 20 eine Flußrichtung erzeugt, die dem Bit »0« entspricht. Beim Schließen des Schalters 34 wird ein Strom der Größe '²IaIc in positiver Richtung durch die Worttreiberleitung hindurchgeführt, der jedoch zur Änderung der Flußrichtung im Element 20 nicht ausreicht. Die Ziffertreiberleitung liegt auch zwischen einem Bezugspotential, wie Erde, und zwei Schaltern 36 und 38. Der Schalter 36 steht mit einer einen Strom + V3 Ic liefernden Stromquelle und der Schalter 38 mit einer den Strom — ¹Is Ic liefernden Stromquelle in Verbindung. Die Schalter 36 und 38 können nicht gleichzeitig geschlossen werden. Soll Information in das Speicherelement 20 eingeschrieben werden, dann wird zunächst durch Schließen des Schalters 32 die im Speicherelement befindliche Information auf »0« gelöscht. Anschließend wird dann die neue Information eingeschrieben. Zum Einschreiben von »1« werden die Schalter 34 und 36 und zum Einschreiben von »0« wird der Schalter 38 geschlossen. Obwohl im Idealfall der Strom — ¹Is Ic nicht erforderlich wäre, wird er jedoch bei Verwendung des Biaxelementes angewendet, um sicherzustellen, daß der der Worttreiberleitung allein zugeführte Strom +²ZaIc das Speicherelement 20 nicht in den Zustand »1« schaltet.

In Fig. 2b sind die beim Einschreiben und Ablesen auf den verschiedenen Leitungen auftretenden Signale näher dargestellt. Zur Feststellung des Zustandes des Elementes 20 wird der in der Zifferabfrageleitung liegende Schalter 26 geschlossen und dadurch der in F i g. 2 b in Zeile α dargestellte positive Stromimpuls auf der Zifferleitung erzeugt. Falls man zunächst annimmt, daß im Speicherelement 20 eine »0« gespeichert ist, dann wird auf Grund des in der Zifferabfrageleitung auftretenden Stromes auf der Wortleseleitung zunächst ein positiver Spannungsimpuls und darauffolgend ein negativer Spannungsimpuls erzeugt. Falls andererseits im Element 20 eine »1« gespeichert ist, verursacht der auf der Zifferabfrageleitung auftretende Stromimpuls auf der Wortableseleitung zunächst einen negativen Spannungsimpuls und darauffolgend einen positiven Spannungsimpuls. Beim Abfragen geht die im Speicherelement gespeicherte Information nicht verloren, d. h., der durch die Zifferabfrageleitung hindurchfließende Strom induziert zwar auf der Wortleseleitung Spannungsimpulse, bewirkt jedoch keine Änderung des Zustandes des Speicherelementes 20. Der Zustand des Speicherelementes 20 kann natürlich mit Hilfe eines üblichen Leseverstärkers festgestellt werden, der anzeigt, ob der erste auf der Wortleseleitung auftretende Impuls positiv oder negativ ist. Falls zunächst ein positiver Impuls und anschließend ein negativer Impuls auftritt, speichert das Element 20 natürlich eine »0«, falls andererseits zunächst ein negativer Spannungsimpuls und anschließend ein positiver Spannungsimpuls auftritt, speichert das Element 20 eine »1«.

Aus den Zeilen d bis g von Fig. 2b ist ersichtlich, daß bei Zufuhr des Stromes — Ic zur Worttreiberleitung, was beispielsweise durch Schließen des Schalters 32 geschehen kann, auf der Wortleseleitung ein Impuls entsteht, falls das Speicherelement eine »1« speichert, da der Fluß im Element 20 dabei seine Richtung ändert. Falls andererseits ein Strom +²U Ic der Worttreiberleitung und ein Strom —Ve Ic der Ziffertreiberleitung zugeführt wird, entsteht auf der Wortleseleitung kein merkliches Signal, da im Speicherelement 20 keine merkliche Flußänderung stattfindet. Falls jedoch der Strom +²UIc der Worttreiberleitung und gleichzeitig ein Strom + Vs Ic der Ziffertreiberleitung zugeführt wird, erscheint auf der Wortleseleitung ein Impuls, falls das Speicherelement 20 eine »0« speichert.

An Stelle des beschriebenen Biaxspeicherelementes können natürlich auch andere Speicheranordnungen verwendet werden, die in der an Hand von Fig. 2b beschriebenen Weise arbeiten.

Bei der Schaltung nach F i g. 1 liegen die Worttreiberleitungen zwischen Erde und zwei Schalttransistoren 40 und 42, die den in F i g. 2 a dargestellten Schaltern 32 und 34 entsprechen. Der Kollektor des Schalttransistors 40 steht dabei mit der jeweiligen Worttreiberleitung in Verbindung, während der Emitter des Transistors 40 über einen Widerstand 44 mit einer positiven Potentialquelle verbunden ist. Die Worttreiberleitung steht darüber hinaus mit dem Emitter des Transistors 42 in Verbindung, dessen Kollektor über einen Widerstand 46 mit einer negativen Potentialquelle verbunden ist. Die Basis des Transistors 40 steht mit dem Ausgang eines Und-Gatters 48 und die Basis des Transistors 42 mit dem Ausgang eines Und-Gatters 50 in Verbindung. Die Und-Gatter 48 und 50 liefern im Durchlaßzustand ein negatives Potential, durch welches die Schalttransistoren in Durchlaßrichtung vorgespannt werden. Die Widerstände 44 und 46 sind derart bemessen, daß bei geöffnetem Und-Gatter 48 der Transistor 40 so vorgespannt wird, daß in der Worttreiberleitung ein Strom Ic fließt, während bei geöffnetem Und-Gatter 50 der Transistor 42 so vorgespannt wird, daß in der Worttreiberleitung in entgegengesetzter Richtung ein Strom ²Zi Ic fließt.

Es ist eine Decodierschaltung 52 vorgesehen, die eine der Anzahl der Zeilen der Matrix 10 entspre-

chende Anzahl von Ausgängen besitzt. Jeder Ausgang steht mit dem Eingang eines anderen Paares von Und-Gattern 48 und 50 in Verbindung. Weiterhin ist ein Steuerwerk 54 vorgesehen, das einen Löschausgang, Schreibausgang, Suchausgang und Decodierausgang besitzt. Der Löschausgang steht mit den Eingängen der Und-Gatter 48 und der Schreibausgang mit den Eingängen der Und-Gatter 50 in Verbindung. Der Decodierausgang liefert das Ein-

tischen Wörter wird dadurch durchgeführt, daß zunächst jedes der »1«-Suchbits mit den entsprechend angeordneten Bits der gespeicherten Wörter und anschließend die »O«-Suchbits mit den entsprechend 5 angeordneten Bits der gespeicherten Wörter verglichen werden. Der Vergleich zwischen einem Suchbit mit einem entsprechenden Speicherbit wird dadurch durchgeführt, daß der dem betrachteten Suchbit und dem Speicherbit zugeordneten Zifferabfrageden Zeilen η + 1 und η + 2 befindlichen Speicherelemente auf den Wortleseleitungen der Zeilen η + 1 und n + 2 entsprechende Signale erzeugen, die ein

die Wortleseleitung der Zeile η + 2 im entgegengesetzten Sinne mit den Wortleseleitungen, auf denen die den gespeicherten Bits entsprechenden Ausgangs

gangssignal für die Decodierschaltung 52, durch io leitung ein Abfragestrom zugeführt wird. Auf Grund welche einer ihrer Ausgänge und dementsprechend dieses Abfragestroms wird das Speicherelement, in eine der Matrixzeilen eindeutig festgelegt wird. dem das Speicherbit gespeichert ist, zur Erzeugung

Die Ziffertreiberleitungen liegen in ähnlicherWeise eines dem Zustand des Speicherelementes entsprezwischen Erde und zwei Schalttransistoren 56 und chenden Signals auf der zugeordneten Wortlese-58, die den Schaltern36 und 38 in Fig.2a ent- 15 leitung veranlaßt. Weiterhin bewirkt der der Ziffersprechen. Der Emitter des Transistors 56 steht mit abfrageleitung zugeführte Abfragestrom, daß die in der jeweiligen Ziffertreiberleitung in Verbindung,
während der Kollektor über einen Widerstand 60 mit
einer negativen Potentialquelle verbunden ist. Der

Kollektor des Transistors 58 steht ebenfalls mit der 20 »O«-Bit und ein »1«-Bit darstellen. Verbindet man Ziffertreiberleitung in Verbindung, während der entweder die Wortleseleitung der Zeile η + 1 oder Emitter des Transistors 58 über einen Widerstand 62
an eine positive Potentialquelle angeschlossen ist.
Mit der Basis des Transistors 56 steht der Ausgang

eines Und-Gatters 64 und mit der Basis des Tran- 25 signale erscheinen, dann heben sich auf den Wortsistors 58 der Ausgang eines Und-Gatters 66 in Ver- leseleitungen, denen ein übereinstimmendes Speicherbindung. Die Werte der Widerstände 60 und 62 wer- bit zugeordnet ist, die Signale heraus, während auf den so gewählt, daß, je nachdem, ob das Und-Gatter der Wortleseleitung, der ein nicht übereinstimmendes 64 oder das Und-Gatter 66 geöffnet ist, ein Strom Speicherbit zugeordnet ist, ein Signal auftritt, das im V3 Ic durch die Ziffertreiberleitung abwärts durch 30 wesentlichen doppelt so groß ist wie das von einem den Transistor 56 oder durch den Transistor 58 auf- Speicherelement abgeleitete Signal. Dieses Signal wärts durch die Ziffertreiberleitung fließt. erscheint dann am Eingang des an diese Wortlese-

Die zum Einschreiben in irgendeine Speicherzelle leitung angeschlossenen Leseverstärkers 70. Die der Speichermatrix vorgesehene Information wird Wortleseleitung für die Zeile η + 1 kann entgegenzunächst in ein Datenregister 12 eingeführt, das aus 35 gesetzt an jede der anderen Wortleseleitungen angevier Flip-Flop-Stufen besteht, von denen jede einen schlossen werden, d. h. an die Wortleseleitung der Ja-Ausgang T und einen Nein-Ausgang F besitzt. Zeile 1, der Zeile 2 und der Zeile 3, indem ihr rechtes Der Ja-Ausgang jedes Flip-Flops steht mit dem Ein- Ende mit einer Bezugspotentialquelle, beispielsweise gang des zugeordneten Und-Gatters 64 und der Nein- Erde, verbunden wird. Das linke Ende der Wortlese-Ausgang mit dem Eingang des zugeordneten Und- 40 leitung für die Zeile η + 1 wird mit dem linken Gatters 66 in Verbindung. Der Schreibausgang des Ende der anderen Wortleseleitungen verbunden, Steuerwerkes 54 ist mit dem Eingang aller Und- deren rechte Enden mit dem Eingang des Lese-Gatter 64 und 66 verbunden. Verstärkers 70 in Verbindung stehen. Das rechte Zum Einschreiben von Information in die Ende der Wortleseleitung für die Zeile η + 1 Speichermatrix 10 liefert das Steuerwerk 54 zunächst 45 wird dadurch geerdet, indem die Transistoren 76 an den Löschausgang ein Ja-Signal und weiterhin und 78 in Durchlaßrichtung vorgespannt werden, geeignete Signale an die Decodierschaltung 52, durch Die Wortleseleitung der Zeile η + 1 steht mit dem welche eine der Matrixzeilen festgelegt wird. Da- Emitter des Transistors 76 in Verbindung, dessen durch werden alle in der festgelegten Zeile befind- Kollektor geerdet ist, sowie mit dem Kollektor des liehen Speicherelemente gelöscht und in den Zu- 50 Transistors 78, dessen Emitter geerdet ist. In ähnstand »0« übergeführt. Anschließend liefert das Iicher Weise kann die Wortleseleitung der Zeile n + 2 Steuerwerk ein Ja-Signal an den Schreibausgang, im entgegengesetzten Sinne an die anderen Wortwodurch ein Strom +²AZc der durch die Decodier- leseleitungen angeschlossen werden, indem Transchaltung 52 festgelegten Worttreiberleitung und sistoren 80 und 82 in Durchlaßrichtung vorgespannt entsprechend dem Inhalt des Datenregisters 12 ein 55 werden. Die Wortleseleitung der Zeile n + 2 steht Strom +¹ZsJc oder -¹IsIc den Ziffertreiberleitun- mit dem Emitter des Transistors 80, dessen Kollektor gen zugeführt werden. Auf diese Weise kann also geerdet ist, sowie mit dem Kollektor des Transistors Information in die einzelnen Elemente der Speicher- 82 in Verbindung, dessen Emitter geerdet ist. matrix 10 eingeführt werden. Zur Einleitung eines Suchvorganges liefert das Wie beim Gegenstand der Hauptpatentanmeldung 60 Steuerwerk 54 einen Ja-Ausgangsimpuls, von dem werden zwei Bezugsworte, von denen das eine nur angenommen sei, daß er negativ ist, an den Suchaus »O«-Bits und das andere nur aus »1«-Bits be- ausgang, der mit den Basiselektroden der Transteht, in den von den Zeilen n-fl und n + 2 ge- sistoren 80 und 82 in Verbindung steht. Der Suchbildeten Speicherzellen der Speichermatrix gespei- ausgang des Steuerwerkes 54 steht darüber hinaus chert. Durch eine nicht gezeigte Einrichtung wird 65 auch noch mit dem Einstelleingang eines Verzögeein Suchwort in das Datenregister 12 eingeführt. Ein rungsmultivibrators 84 in Verbindung. Beim Auf-Suchvorgang zum Auffinden aller in der Speicher- treten eines Ja-Eingangssignals am Einstelleingang matrix gespeicherten und mit dem Suchwort iden- des Verzögerungsmultivibrators 84 wird dieser für

kurze Zeit in einen Ja-Zustand und anschließend wieder zurück in einen Nein-Zustand geschaltet. Der Übergang des Verzögerungsmultivibrators von einem Ja-Zustand in einen Nein-Zustand wird über einen Kondensator 86 an die Basiselektroden der Transistoren 76 und 78 angekoppelt. Durch das vom Steuerwerk 54 an seinen Suchausgang gelieferte Ja-Ausgangssignal wird also zunächst die Wortleseleitung der Zeile η + 2 im entgegengesetzten Sinne an die anderen Wortleseleitungen des Speichers angeschlossen, worauf die Wortleseleitung der Zeile η + 1 im entgegengesetzten Sinne an die anderen Wortleseleitungen angeschlossen wird.

Wenn die Wortleseleitung der Zeile η + 2 im entgegengesetzten Sinne an die anderen Wortleseleitungen angeschlossen wird, müssen Abfrageströme den Zifferabfrageleitungen zugeführt werden, die einem »1«-Suchbit entsprechen. Um dies zu erreichen, sind die Ja- und Nein-Ausgänge jeder Datenregisterstufe jeweils mit den Eingängen von Und-Gattern 88 und 90 verbunden. Der Suchausgang des Steuerwerkes 54 ist ebenfalls an den Eingang des Und-Gatters 88 angeschlossen, während der Ausgang des Kondensators 86 mit dem Eingang des Und-Gatters 90 in Verbindung steht. Die Ausgänge der Und-Gatter 88 und 90 stehen mit den Eingängen eines Oder-Gatters 92 in Verbindung, dessen Ausgang mit einer Zifferabfrageleitung verbunden ist. Wenn das Steuerwerk 54 daher an den Suchausgang ein Ja-Ausgangssignal liefert, werden die Gatter 88, die mit eine »1« speichernden Datenregisterstufen in Verbindung stehen, geöffnet, wodurch ein Abfragestrom über das Oder-Gatter 92 der zugeordneten Abfrageleitung zugeführt wird. Wenn der Verzögerungsmultivibrator 84 vom Ja-Zustand in den Nein-Zustand übergeht, werden in ähnlicher Weise die Und-Gatter 90, die mit eine »0« speichernden Datenregisterstufen in Verbindung stehen, geöffnet, wodurch den zugeordneten Zifferabfrageleitungen Abfrageströme zugeführt werden.

Zur näheren Erläuterung der Arbeitsweise des in bezug auf den Inhalt adressierbaren Speichers nach F i g. 1 wird nun näher auf F i g. 3 eingegangen, in welcher die auf verschiedenen Wortleseleitungen auftretenden Ausgangssignale dargestellt sind, die bei Zufuhr eines Abfragestromes zur Zifferabfrageleitung DI1 auftreten, wenn in den verschiedenen Datenregisterstufen und Speicherelementen die in F i g. 1 in Klammern dargestellten Bits gespeichert sind. Mit α ist dabei ein auf jeder Wortleseleitung links vom Speicherelement der Spalte 1 liegender Punkt und mit b ein rechts von diesem Element liegender Punkt bezeichnet. Der auf der Wortleseleitung WSl zwischen dem Punkt α und dem Punkt b beim Auftreten eines Abfragestromes auf der ZifferabfrageleitungD/1 induzierte Spannungsabfall ist in F i g. 3 in Zeile (b) dargestellt und entspricht einem gespeicherten Bit »0«. Die zwischen den Punkten a und b der Wortleseleitungen WS 2 und WSn auftretenden Spannungsabfälle sind in F i g. 3 in den Zeilen (c) und (d) dargestellt und entsprechen »!«-Bits. Der Spannungsabfall zwischen dem Punkt« und dem Punkt b auf der Wortleseleitung WSn ist natürlich genauso groß wie der Spannungsabfall zwischen den entsprechenden Punkten auf der Wortleseleitung WSl. Da das rechte Ende der Wortleseleitung WSn + 1 geerdet ist, wird der Spannungsabfall zwischen dem Punkt b und dem Punkt α auf der Wortleseleitung WSn + 1 zu den Spannungsabfällen zwischen den Punkten α und b auf den anderen Wortleseleitungen addiert und den Eingängen der Leseverstärker 70 zugeführt. Dem Leseverstärker SA1 wird daher kein Eingangssignal zugeführt, während den Leseverstärkern SA 2 und SA η Eingangssignale zugeführt werden, die im wesentlichen doppelt so groß sind wie ein von einem einzigen Speicherelement erzeugter Ausgangsimpuls, wie dies in F i g. 3 in den Zeilen (/), (g) und Qi) dargestellt ist. Wie F i g. 1 zeigt, ist der Ausgang jedes Leseverstärkers 70 mit dem Einstellring einer anderen bistabilen Einrichtung 71 verbunden. Durch die auf den Wortleseleitungen auf den Abfragestrom auf der Zifferabfrageleitung DIl auftretenden Signale wird die bistabile Einrichtung 71 der Zeile 2 und die bistabile Einrichtung 71 der Zeile η eingestellt und dadurch angezeigt, daß die in den Matrixzeilen 2 und η gespeicherten Wörter nicht mit dem Suchwort übereinstimmen.

Neben dem der Zifferabfrageleitung DI1 zugeführten Abfragestrom wird auch gleichzeitig der Zifferabfrageleitung DI4 ein Abfragestrom zugeführt. Der Abfragestrom auf der Zifferabfrageleitung DI4 hat zur Folge, daß zwar den Leseverstärkern 5^4 2 und SAn ein Eingangssignal, jedoch dem Leseverstärker SA1 kein Eingangssignal zugeführt wird, da sich das in Zeile 1 befindliche und der Spalte 4 angehörige Speicherelement im gleichen Zustand befindet wie die Stufe 4 des Datenregisters.

Auf ein am Suchausgang des Steuerwerkes 54 auftretendes Ja-Ausgangssignal hin wird dann gleichzeitig ein Abfragestrom den Zifferabfrageleitungen DI2 und DI3 zugeführt. Dabei werden den Leseverstärkern SA1 und SA η Signale zugeführt, während sich die auf der Wortabfühlleitung WS 2 auftretenden Signale herausheben.

Ein in bezug auf den Inhalt adressierbarer Speicher, bei dem nur ein Speicherelement pro gespeichertem Informationsbit verwendet wird, kann also in halbparalleler Weise betrieben werden, um Gleichheitssuchvorgänge durchzuführen. Insbesondere sind unabhängig von der Speicherwortlänge nur zwei Abfrageperioden zum Absuchen des Speichers erforderlich. Während der einen Abfrageperiode wird der Speicher in bezug auf »!«-Suchbits und während der anderen Abfrageperiode in bezug auf »0«-Suchbits abgefragt. Ein vollständig paralleler Suchvorgang, bei welchem die Suchbits »0« und »1« gleichzeitig betrachtet werden, kann deshalb nicht durchgeführt werden, da die auf den Wortleseleitungen WSn + 1 und WSn + 2 auftretenden Signale sich selbst und nicht die auf den anderen Wortleseleitungen auftretenden Signale herausheben würden. Falls nämlich die Wortleseleitungen WSn + 1 und WSn+ 2 gleichzeitig im entgegengesetzten Sinne mit den anderen Speicherwortleseleitungen verbunden werden würden, hätte ein auf irgendeiner der Zifferabfrageleitungen auftretender Abfragestrom zur Folge, daß auf den Wortleseleitungen WSn + 1 und WSn + 2 entgegengesetzte Signale erzeugt werden würden, die sich also herausheben und keinen Einfluß auf die anderen Speicherwortleseleitungen haben würden.

Bei dem beschriebenen in bezug auf den Inhalt adressierbaren Speicher, bei welchem nur ein einziges Speicherelement pro gespeichertem Informationsbit vorhanden ist, können also Gleichheits-

909 534/348

Suchvorgänge innerhalb kürzester Zeit durchgeführt werden.

Claims (1)

1. Patentanspruch:

   Assoziativer Speicher mit einer aus Speicherelementen aufgebauten Matrix, bei der die für die Speicherung eines Wortes vorgesehenen Speicherelemente jeder Zeile durch eine Wortleseleitung und die Wortbits gleichen Stellenwertes speichernden Speicherelemente jeder Spalte durch eine Zifferabfrageleitung verbunden sind, und mit einer Abfrageeinrichtung zum Abfragen der Speichermatrix nach einem mit einem Suchwort übereinstimmenden gespeicherten Datenwort, die is eine Ansteuerschaltung zum Beaufschlagen der Zifferabfrageleitungen mit Abfragesignalen und den Wortleseleitungen zugeordnete Leseeinrichtungen zum Feststellen der auf die Abfragesignale hin auf den Wortleseleitungen auftreten- ao den Signale aufweist, wobei für alle Zifferabfrageleitungen ein einheitliches Abfragesignal vorgesehen ist und in alle Speicherelemente einer Zeile die Binärziffer »0« und in alle Speicherelemente einer anderen Zeile die Binärziffer »1« eingespeichert ist und bei einem Suchbit »0« die auf der der einen Zeile zugeordneten Wortleseleitung auftretenden Signale, jedoch bei einem Suchbit »1« die auf der der anderen Zeile zugeordneten Wortleseleitung auftretenden Signale mit den auf der weiteren Wortleseleitung auftretenden Signalen kombiniert werden und die kombinierten Signale zur Feststellung von Übereinstimmung oder Nichtübereinstimmung abgetastet werden, nach Patentanmeldung P 12 95 656.8-53 (deutsche Auslegeschrift 1295656), dadurch gekennzeichnet, daß bei der Durchführung einer Abfrage zu einem Zeitpunkt gleichzeitig alle Zifferabfrageleitungen, die den eine »1« enthaltenden Stellen des Suchwortes zugeordnet sind, mit einem Abfrageimpuls beaufschlagbar und zu einem anderen Zeitpunkt gleichzeitig alle Zifferabfrageleitungen, die den eine »0« enthaltenden Stellen des Suchwortes zugeordnet sind, mit einem Abfrageimpuls beaufschlagbar sind.

   Hierzu 1 Blatt Zeichnungen