DE1287171B - Schaltungsanordnung zur Synchronisation der an eine Vermittlungsstelle angeschlossenen Verbindungswege - Google Patents

Description

1 2

Im Zeitmultiplex-Übertragungssystemen ist die Zeit- Vorzeichen haben kann. Daher kommt es, daß die

lage der Nachrichtensignale gewissen Störungen während eines Zeitintervalls empfangene Anzahl von

unterworfen, die in Frequenzabweichung, Phasen- Nachrichtensignalen nicht ganz mit der Anzahl der

Schwankung und Asynchronismus klassifiziert werden von dem Zeitgeber der Vermittlungsstelle abgegebenen können. 5 Bitzeitmarken übereinstimmt.

In dem deutschen Patent 1231 319 ist bereits ein Die Koppelstufe einer Vermittlungsstelle muß für Übertragungssystem mit mehreren Übertragungs- jede Verbindung zwischen zwei Teilnehmern eine Verstrecken und Abzweigpunkten geschützt, bei dem in bindung zwischen zwei Kanälen herstellen, die zu zwei jedem Abzweigpunkt jeder Übertragungsstrecke Inf or- verschiedenen Übertragungswegen gehören, die jeder mationsteile entnommen werden, die mittels eines io für sich durch nicht zueinander korrelierte Verände-Bandpaßfilters zur Bildung eines Steuersignals benutzt rangen beeinflußt werden. Um eine solche Verbindung werden, und bei dem die aus den Steuersignalen ge- herzustellen, ist es daher nötig, eine gemeinsame, feste bildeten Steuerimpulse einer Synchronisierschaltung Zeitbasis zu benutzen, die als Vermittlungsstellenzur Synchronisierung der Informationssignale züge- zeit HC bezeichnet wird, führt werden. Dieses Übertragungssystem ist, wie in 15 „ „.. „, , , Spalte 4, Zeile 9 bis 13, zugegeben wird, dadurch be- ^Β· ^Die Phasenschwankung schränkt, daß die charakteristische Folgefrequenz der Sie besteht aus einer schnellen Veränderung der Lage impulsförmigen Informationssignale auf den Über- der übertragenen Signale nach beiden Seiten einer tragungsstrecken identisch sein muß. Bei diesem Über- mittleren Position, an der sie sich befinden würden, tragungssystem wird außerdem das Synchronisier- 20 wenn sie nicht der Abweichung unterworfen wären, zeichen aus dem Raster der empfangenen Nachrichten Sie entsteht durch verschiedene Ursachen, z. B. durch gebildet und schwankt mit diesen. Es ist daher nur Übersprechen zwischen Leitungen, durch induzierte möglich, die einzelnen Übertragungsstrecken unter- fremde periodische Signale, durch die gegenseitige Beeinander phasengleich zu halten, wenn sie die gleiche einflussung der nacheinander übertragenen Signale, Frequenz haben, aber eine Synchronisation ver- 25 wenn das Übertragungsmittel eine Amplituden- und schiedener Übertragungsstrecken mit gegebenenfalls Phasenbeeinflussung besitzt, usw. voneinander abweichender Frequenz mit dem festen Die Phasenschwankung stört die Übertragung und Zeitraster einer Vermittlungsstelle ist nicht möglich. die Vermittlung. Ihre Amplitude wächst mit der Länge

Demgegenüber ist es aus der deutschen Auslege- des Übertragungsweges, so daß sie den Betrag eines schrift 1142 921 bereits bekannt, an Hand des Emp- 30 oder mehrerer Bitzeiträume erreichen kann und somit fanges eines mitübertragenen Synchronisierzeichens Fehler in der Nachricht verursachen kann, die richtige Phasenlage der Kanäle eines Verbindungs- /-> *·% a t · weges zu prüfen und gegebenenfalls durch Festhalten ^{c Der} Asynchronismus des Kanalverteilers den Synchronismus wiederherzu- Er entsteht, wenn die Frequenzabweichung nicht stellen. Diese Schaltung hat den Nachteil, daß die 35 kompensiert werden kann oder wenn der Zeitrahmen Korrektur an eine Richtung gebunden ist. Wenn die entweder infolge einer schweren Störung der Uber-Abweichung die entgegengesetzte Richtung hat, so tragungsstrecke verlorengeht oder wenn der Start muß im ungünstigsten Fall der Kanalverteiler fast eine durch die Vermittlungsstelle verpaßt wird. Die Nachvolle Periode angehalten werden, um eine Korrektur richten werden dann zu Zeiten empfangen, in denen um eine Kanalbreite zu erhalten. 40 keine Verbindung mehr mit den für die Bearbeitung

Aufgabe der Erfindung ist eine Schaltungsanordnung vorgesehenen Zeiten hergestellt werden kann, und die

zur Synchronisation der an eine Vermittlungsstelle an- gesamte Arbeit der Vermittlungsstelle ist vollständig

geschlossenen Verbindungswege mit dem festen Zeit- gestört.

raster der Vermittlungsstelle, wobei auf den Verbin- Die Aufgabe wird durch die im Patentanspruch 1 dungswegen die Nachrichten und ein Synchronisier- 45 angegebene Erfindung gelöst. Vorteilhafte Weiterzeichen in mehreren Zeitvielfachkanälen mit Hilfe von bildungen der Erfindung sind in den Unteransprüchen Puls-Code-Modulation, im folgenden PCM abgekürzt, beschrieben. Durch die Zentralisierung der Kanalübertragen werden. Dabei soll die Synchronisation Synchronisierschaltung bleibt der Aufwand in erträgden Ausgleich der alternierenden Phasenverschie- liehen Grenzen.

bungen oder Phasenschwankungen und der Frequenz- 50 Die Erfindung soll im folgenden in Zusammenhang

abweichungen oder einseitigen Phasenverschiebungen mit den Zeichnungen erläutert werden,

und die Beseitigung eines eventuell auftretenden Asyn- F i g. 1 zeigt eine Anzahl Symbole, die in den

chronismus umfassen. übrigen Zeichnungen benutzt werden;

Die genannten Störungen haben die nachfolgend F i g. 2 zeigt ein Blockdiagramm einer PCM-

kurz erläuterten Ursachen: 55 Koppelstufe;

. ^ , , F i g. 3 zeigt ein ausführliches Diagramm einer Ver-

A. Frequenzabweichung oder einseitige bindungsschaltung;

Phasenverschiebung _p . _g_ _{4 zdgt ein ausführlicIies} Diagramm einer Ver-

Diese langsame Veränderung ist als Phasenverschie- bindungsgruppenleitung;

bung der empfangenen Signale gegenüber den durch 60 F i g. 5 zeigt die Gruppen- und Verbindungsaus-

den Zeitgeber der Vermittlungsstelle abgegebenen wahlschaltungen;

Signalen erkennbar. Sie beruht z. B. auf der relativen F i g. 6 zeigt den Phasenzähler und seine Steuer-Abweichung zwischen den Zeitgebern zweier Vermitt- schaltungen;

lungsstellen. Dabei ist zu beachten, daß die Schwe- F i g. 7 zeigt die Schaltungen, die die Zeitsteuer-

bungsperiode zwischen den empfangenen Signalen und 65 signale abgeben;

den Signalen des Zeitgebers der Vermittlungsstelle sehr F i g. 8 und 9 zeigen die Schaltungen zum Suchen

lang ist (10* bis 10⁵ Sekunden), so daß die Phasen- und Prüfen des Synchronisierzeichens;

abweichung für einen sehr langen Zeitraum das gleiche F i g. 10 zeigt die Abweichungskorrekturschaltung;

3 4

Fig. 11 zeigt die Signale für die Abweichungs- geführtes vierstelliges binäres Codewort in eine von

korrektur, wenn die Abweichung negativ ist; sechzehn Markierungen umsetzt, so daß bei jedem

F i g. 12 zeigt die Signale für die Abweichungs- dem Eingang zugeführten Codewort nur auf einer der

korrektur, wenn die Abweichung positiv ist; sechzehn Leitungen 94b ein Signal erscheint;

F i g. 13 zeigt eine Übersicht über die Auswahl- 5 F i g. 1 (m) zeigt einen Decodierer, der so eingeschaltungen einer Verbindung; richtet ist, daß er nur dann ein Ausgangssignal abgibt,

Fig. 14 zeigt die Zeitsteuersignale; wenn seinen Eingängen dasjenige binäre Codewort

F i g. 15 zeigt die ausführliche Schaltung des Ab- zugeführt wird, das der dezimalen Ziffer 5 entspricht;

weichungsdetektors; F i g. 1 (p) zeigt eine Vergleichsschaltung, die an

F i g. 16 zeigt die ausführliche Schaltung einer Zähl- io ihrem Ausgang 95a ein Signal abgibt, wenn die dreistufe; stelligen Codewörter, die ihren Eingängen 956 und

F i g. 17 zeigt Signale, die an verschiedenen Stellen 95 c zugeführt werden, nicht miteinander überein-

einer Zählstufe auftreten; stimmen;

F i g. 18 zeigt eine Übersicht über den Zeilenwähler F i g. 1 (q) zeigt Einzelheiten der in F i g. 1 (p) dar-

112 nach F i g. 3; 15 gestellten Vergleichsschaltung, der die Codeworte über F i g. 19 zeigt eine Übersicht über den Spaltenleser die Register 90g, 9OA zugeführt werden. Sie enthält

113 nach Fig. 3; die UND-Schaltungen97a bis 97/ und die ODER-F i g. 20 zeigt, wie die F i g. 3 und 4 zusammen- Schaltung 97g.

zusetzen sind; Die beiden UND-Schaltungen, die jedem Paar

F i g. 21 zeigt, wie die F i g. 6, 7, 8, 9 und 10 zu- 20 gleichrangiger Flip-Flop-Schaltungen in den Registern

sammenzusetzen sind. zugeordnet sind, bilden zusammen mit der ODER-

Die einzelnen Symbole der F i g. 1 haben folgende Schaltung eine »Exklusiv-ODERe-Schaltung. Am AusBedeutung: gang 95 a erscheint daher ein Signal, wenn die beiden

F i g. 1 (a) zeigt eine einfache UND-Schaltung; verglichenen Codewörter sich mindestens in einer

F i g. 1 (b) zeigt eine einfache ODER-Schaltung; as Binärstelle unterscheiden;

F i g. 1 (c) zeigt eine mehrfache UND-Schaltung, F i g. 1 (w) zeigt einen Flip-Flop-Zähler, der die die im Beispiel aus vier UND-Schaltungen besteht, dem Eingang 94 c zugeführten Impulse zählt und der die je einen ersten, mit je einem der Leiter 91a ver- durch Zuführung eines Signals am Eingang 94 a" gebundenen Eingang und einen zweiten, mit dem ge- löscht wird. Die Ausgänge 1 der Flip-Flop-Schaltungen meinsamen Leiter 91 b verbundenen Eingang haben; 30 sind mit den Ausgangsleitungen 94c verbunden.

Fig. 1 (d) zeigt eine mehrfache ODER-Schaltung, Das Ausführungsbeispiel hat folgende Kenndaten:

die im Beispiel aus vier ODER-Schaltungen besteht, Die Vermittlungsstelle ist mit η Verbindungswegen

die jede zwei Eingänge 91c und 91 d besitzen, und die verbunden, auf denen je m Nachrichten einschließlich

über die vier Ausgangsleiter 91 e die Ausgangssignale eines Synchronisierzeichens im Zeitvielfach mit PCM

abgibt, die auf dem einen oder anderen Eingang zu- 35 übertragen werden. Die Abtastperiode beträgt 77?

geführt werden; = 125 μβ. Die Zahl der Kanäle pro Verbindungsweg

F i g. 1 (e) zeigt eine UND-Schaltung mit zwei Ein- ist m = 24. Die Zahl der Binärstellen einer Nachricht

gangen 91/ und 91g, die gesperrt ist, wenn am Ein- ist ρ =6. Ein Impuls wird übertragen, wenn das

gang 91/ ein Signal zugeführt wird; Binärzeichen 1 ist.

F i g. 1 (h) zeigt eine bistabile Schaltung oder Flip- 40 _τ , .. . , „ . . _{T t} , , .„ _t Flop-Schaltung, der über den Eingang 92-1 oder 92-0 „ ^Jede. Vermittlungsstelle eines Netzwerkes besitzt ein Signal zugeführt wird, um sie in die Stellung 1 zu ^{lhren ei}S^enen Zeitgeber, der folgende Signale liefert: bringen. Am Ausgang 93-1 steht eine Spannung mit 1. Kanalzeitmarken, mit ti bis t24 bezeichnet, die gleicher Polarität wie das Steuersignal an, wenn sich jede Abtastperiode in vierundzwanzig gleich lange die Flip-Flop-Schaltung in der Stellung 1 befindet, 45 Zeitintervalle aufteilen. Jede dieser Kanalzeitoder sie steht am Ausgang 93-0 an, wenn sie sich in marken hat eine Dauer tP = 5208 ns.
der Stellung 0 befindet. Wenn die Flip-Flop-Schaltung _{2 Mft ml bjs m6 bezeichnete} ßitzeitmarken, die mit Bl beze_1Chnet ist, dann sol die logische Bedingung, _jeden ^^ _{in sechs ldch }} Bitzeiträume die den Zustand kennzeichnet in dem sich die Flip- _{aufteU Jeder der so definierte} ⁵ _n ßitzeiträume Flop-Schaltung m der Stellung 1 befindet mit BiL be- ₅o _{wjrk ZUf} ^₁ übertragung der Bits einer zeichnet werden, und die Bedingung daß die Flip- Nachricht von und zur Vermittlungsstelle benutzt. Flop-Schaltung sich m der Stellung 0 befindet, soll
mit Z?I bezeichnet werden. 3. Grundzeitmarken, die mit a, b, c, d bezeichnet

F i g. 1 (i) zeigt eine Gruppe von Leitungen, im werden, die jeden Bitzeitraum in vier gleich lange

Beispiel fünf Leitungen; 55 Grundzeiträume aufteilen.

F i g. 1 (j) zeigt eine Verzweigung eines Leiters, im

angegebenen Beispiel sind zehn Ausgangsleiter 94y mit Die Gesamtheit dieser Zeitmarken bestimmt die

einem Eingangsleiter 94h verbunden; zentrale Vermittlungsstellenzeit HC.

F i g. 1 (k) zeigt ein Flip-Flop-Register. Im Beispiel Zwischen zwei Vermittlungsstellen A und B erfolgt hat es vier Flip-Flop-Schaltungen, deren 1-Eingänge 60 die Übertragung der Nachrichten über einen Weg mit mit den Leitern der Gruppe 92 a verbunden sind und zwei Leitungen, die für die Übertragung von A nach B deren 1-Ausgänge mit den Leitern der Gruppe 93 a bzw. für die Übertragung von B nach A bestimmt sind, verbunden sind. Das am einen Ende des Registers Für die Erfordernisse der Übertragung und Verangegebene Binärzeichen »0« bedeutet, daß das Re- mittlung wird jede der Verbindungen, die an einer gister gelöscht wird, wenn auf der Leitung 91 h ein 65 gegebenen Vermittlungsstelle ankommen, mit einem Signal zugeführt wird; besonderen Zeichen, dem sogenannten Verbindungs-

F i g. 1 (1) zeigt einen Decodierer, der im angege- kennzeichen, gekennzeichnet. Auf jeder Leitung wird

benen Beispiel ein über die Leitungsgruppe 94 a zu- jeder der m Kanäle durch das Zeichen des Kanalzeit-

5 6

raumes gekennzeichnet, währenddessen er empfangen vorgesehen ist, Wenn man die Zeitlage des Synchroni-

wird, die entsprechenden Kanäle der beiden Leitungen, sierzeichens und des Auswahlsignals F24 vergleicht,

die eine Ubertragungsstrecke bilden, werden mit dem dann erhält man ein Abweichungssignal, das den

gleichen Zeichen gekennzeichnet. · Asynchronismus angibt. Wenn ein solches Ab-

Werm Nachrichten von der Vermittlungsstelle B zur 5 weichungssignal festgestellt wird, dann werden folgende

Vermittlungsstelle A übertragen werden, dann werden Kanalkorrekturen vorgenommen: sie in der sendenden Vermittlungsstelle B mit der

Phasenlage der Bitzeitmarken übertragen, die durch a) Prüfung der empfangenen Zeichen während der den Zeitgeber dieser Vermittlungsstelle abgegeben Zeit V 24 in drei aufeinanderfolgenden Abtastwerden. Wenn man z. B. annimmt, daß die Über- io perioden,

tragung aus einer ununterbrochenen Folge von Binär- , ·, „ , , , „ , . . . ,

zeichen 1 besteht, dann bedeutet dies, daß in jedem ^b) ^ ^na? den Synchronisierzeichen wenn es

Bitzeitraum, der durch den Zeitgeber der Vermittiungs- ^{bel den drei Prufun}S^{en mcht entdeckt} ™^ά*>

stelle B bestimmt ist, ein Zeichen übertragen wird. c) Fehlerkorrektur durch Änderung des Fortschal-

Bei diesem Ausführungsbeispiel ist in jeder an- 15 tens der Adressenwähler, des Phasenkorrektors

kommenden Leitung ein Pufferspeicher angeordnet, und/oder der Pufferspeicher, in den die Nachrichten so, wie sie empfangen werden,

nacheinander eingeschrieben werden und aus dem ^d) zweite Überprüfung der empfangenen Synchroni-

die Nachrichten asynchron ausgelesen werden, um sierzeichen. über einen Schalter übertragen zu werden. Dieser so

Pufferspeicher besitzt m Zeilen und ρ Spalten, jede Zeile Ausführliche Erläuterungen für die Schreibweise der bietet also Platz für eine Nachricht. Während jeder logischen Algebra, die im folgenden zur Vereinfachung Abtastperiode wird z. B. die Information des Kanals 13 der Beschreibung der logischen Vorgänge benutzt wird, in die Zeile 13 des Pufferspeichers eingeschrieben und finden sich in zahlreichen Veröffentlichungen, z. B. in kann von dort, in paralleler Form abgelesen werden. 25 dem Buch »Logical design of digital computers« von pie Adressensignale dieses Pufferspeichers werden mit M. P h i s t e r (Verlag J. Wiley). Vl bis F24 bezeichnet, das Signal K24 ist zur Auswahl Im Laufe der folgenden Beschreibung wird häufig der Adresse bestimmt, die zum Synchronisierzeichen das Bezugszeichen eines Signals mit Voranstellung des gehört. Buchstabens »C« für ein binäres Codewort benutzt, das, Die Arbeitsweise dieser Pufferspeicher ist aus- 30 wenn es decodiert ist, eben dieses entsprechende Signal führlich in dem französischen Patent 1 301 275, ent- darstellt. So bezeichnet z. B. das Zeichen »CF1« das sprechend der deutschen Patentanmeldung J 21743 Codewort, das dem Signal »Fl« entspricht. : VIII a/21 al, beschrieben. Schließlich wird darauf hingewiesen, daß in den Die Phasenschwankung wird nun dadurch aus- verschiedenen Figuren die Torschaltungen (UND-geglichen, daß die Nachrichtenelemente, die im Ver- 35 bzw. ODER-Schaltungen) nicht mit Bezugszeichen ■gleich zu einem Bitzeitraum kurz sind (1 oder V2Grund- versehen sind. Im Text ist jedoch jede dieser Tor-.zeitraum), in einem zweiten Pufferspeicher oder schaltungen eindeutig durch die logische Bedingung ■Phasenkorrektor eingeschrieben werden, dessen Lese- bezeichnet, die sie erfüllt, und durch die laufende signale etwa einen Bitzeitraum andauern und aus dem Nummer der Figur; das Bezugszeichen jedes zugeempfangenen Signal abgeleitet werden. Man kann 40 führten Signals ist in unmittelbarer Nähe des ent- :daher; eine gesamte Phasenschwankung Av von etwa sprechenden Einganges angegeben. So würde z. B. einem Bitzeitraum zulassen. die Grundschaltung in Fig. l(a) als logische Schal-Die Zeichen werden dann gemäß der Vermittiungs- tung bezeichnet, die ein Signal Wv abgibt, wenn die Stellenzeit HC gelesen, so daß sie von allen Phasen- logische Verknüpfung Wt · Wu [F i g. 1 (a)] erfüllt ist. Schwankungen frei sind. 45 Bei der vorliegenden Erfindung werden eine Anzahl Um die Wirkung der Frequenzabweichung auszu- zyklischer Speicher benutzt, die sich in drei vergleichen, wird durch Vergleich der durchschnittlichen schiedene Typen gruppieren lassen: die Nachrichten-Frequenz der empfangenen Signale und der eigenen speicher, die Halbdauerspeicher und die Befehls-■ Zeitgebersignale ein Abweichungssignal gebildet. Da speicher.

die Differenz zwischen diesen beiden Frequenzen sehr 50 Gemeinsames Kennzeichen all dieser Speicher mit klein ist, arbeitet der entsprechende Detektor digital, ro Zeilen, die jede eine Anzahl von co Binärstellen aufer gibt kontinuierlich Informationen über die Ampli- nehmen, ist die Tatsache, daß zumindest einer der tude und das Vorzeichen der Phasenabweichung ab. Lese- oder Schreibvorgänge zyklisch durchgeführt Dieses Abweichungssignal wird später dazu benutzt, wird, indem nacheinander zyklisch den ro Zeilen des den Zeitpunkt des Einschreibens oder Lesens der 55 Speichers Adressenwählsignale zugeführt werden. Pufferspeicher so abzuändern, daß die empfangenen Ein Nachrichtenspeicher hat ρ Spalten zur Speiche-Nachrichten exakt zu den Zeiten eingeschrieben rung von ρ Binärstellen einer Nachricht und eine werden, die ihnen im Pufferspeicher zugeordnet sind. Anzahl von Adressen, die von seiner Funktion ab-Bei den oben angegebenen Korrekturen ist es hängt, und ist dadurch gekennzeichnet, daß die Einmöglich, daß Signale beim Einschreiben in den Puffer- 60 schreibzeit jeder Nachricht begrenzt ist. In der zu bespeicher verlorengehen. Wenn aber diese Korrekturen schreibenden Schaltung kommen hiervon folgende zu der Zeit ausgeführt werden, wenn das Synchronisier- Speicher vor: zeichen im Pufferspeicher eingeschrieben werden soll,

dann geht keine Nachricht verloren. 1. Der Phasenkorrektor, der ein Speicher mit drei

Ein Bündel soll als synchronisiert bezeichnet werden, 65 Zeilen ist, in diesem sind die Nachrichten höchstens

wenn das Synchronisierzeichen zu dem Zeitpunkt in zwei Kanalzeiträumen eingeschrieben. In

empfangen wird, wenn die diesem Kanal zugeordnete diesem Speicher wird sowohl der Schreibvorgang

Adresse 24 zur Einschreibung in den Pufferspeicher als auch der Lesevorgang zyklisch durchgeführt.

7 8

2. Der Datenspeicher mit vierundzwanzig Adressen, Die einzelnen Einrichtungen in den Zeilen- und

die den vierundzwanzig Kanälen eines Verbin- Spaltenverbindungssätzen besitzen Bezugszeichen, die

dungsweges zugeordnet sind und in denen die an den letzten beiden Stellen sind stets Rl bzw. C3,

Nachrichten zyklisch eingeschrieben und asyn- um ihre Zugehörigkeit zu diesem Verbindungssatz ühron ausgelesen werden. In diesem Speicher ist eine 5 deutlich hervorzuheben.

bestimmte Nachricht höchstens während einer _ _ ., ,. , _T„_ , ., „ , ,

Abtastperiode eingeschrieben. ^Der Zeilenverbmdungssatz JRl enthalt folgendes:

_. . , , _TT „ , . , , · . . 1· Die Eingangs- und Ausgangsdatenspeicher DnRl

Der Ausdruck »Halbdauerspeicher« bezeichnet in t„,„, rw»-».

,. r. ι ·ι ι ι η · ι -J J· DZW. UlKi,

dieser Beschreibung solche Speicher, in denen die _{10 2>} den Zeitwegspeicher 77? 2;

Informationen so lange wie erforderlich festgehalten ₃_ _{den RaumwegS}p_ei_cher VRl;

werden und in bestimmten Abstanden erneuert werden. _{4> die} Synchronisierschaltung SRI.

Diese Speicher besitzen vierundzwanzig Adressen,

die asynchron gelesen werden In den zu beschrei- _Def Spaltenverbindungssatz JC3 enthält die gleichen

benden Schaltungen sind folgende Speicher von dieser _{1& Elemente mit} Ausnahme des Raumwegspeichers.

^Art: Der Zeitgeber CU liefert die Zeitsignale ti bis tl4,

1. Der Wegespeicher, in dem die Adressenauswahl- ml bis m6, a, b, c und d, die oben beschrieben wurden, befehle für den Datenspeicherlesevorgang oder Wenn man annimmt, daß die empfangenen Signale für die Wegeauswahl in der Koppelstufe ein- auf der Eingangsleitung LnRl des Verbindungssatzes geschrieben sind (vgl. die Beschreibung zu 20 JRl nicht gestört sind, dann werden sie nacheinander Fig. 2). entsprechend ihrer Adresse im DatenspeicherDnRl

2. Der Störungsspeicher und der Fehlerspeicher ",*? .^Wej^se eingeschrieben, daß die Signale des Ka-(vgl. die Beschreibung der F i g. 3 und 8). ^? \^{m der Zeile} \dieS,gnale des Kanals 2 in der

Zeile 2 usw. eingeschrieben werden, die Signale des

Schließlich enthält ein Befehlsspeicher eine be- 25 Kanals λ: werden entsprechend in der Zeile χ einstimmte \nzahl zyklisch gelesener Zeilen. Die ge- geschrieben.

lesenen Befehle werden zur Auswahl der Einschreib- In der gleichen Weise werden die auf der Eingangsadressen für die Datenspeicher benutzt, und bei leitung LnCi des Verbindungssatzes JC3 empfangenen jedem Lese Vorgang wird der Wert der Adresse um Eins Signale an den ihnen zugeordneten Plätzen des Speichers erhöht, bevor die Adresse wieder eingespeichert wird, 30 DnCZ eingespeichert, z. B. die Signale des Kanals y um eine zyklische Auswahl zu erhalten. in der Zeile y.

Um das Verständnis der Beschreibung der Erfindung Wenn z. B. in einem Kanalzeitraum tz eine Ver-

zu vereinfachen, ist die Beschreibung in die nach- bindung zwischen dem Kanal χ des Verbindungssatzes

folgenden fünf Kapitel eingetrelt: JR1 und einem Kanal y des Verbindungssatzes JC3

35 hergestellt werden soll, dann werden zunächst — durch

1. Beschreibung der Koppelstufe _{einen Markierer MKRj der zu a}i_Ien Verbindungssätzen

2. Verbindung* und Gruppenschaltungen, _der Vermittlungsstelle Zugriff hat - in der Zeile*

3. Impulssynchronisation, _{(diese Zd]e wird zur Zejtfe ge]esen) die} Codewörter Cx

4. Abtastraster, . und Cy in die Speicher 77? 2 und TC3 eingeschrieben,

5. Steuerschalter eines Phasenkorrektors. _{40 desgleichen wird in die Zeile z (diese} Zeile wird gleich-

., _ , ., , „ , falls zur Zeit tz gelesen) des Speichers VRl das Code-

1. Beschreibung der Koppelstufe _{wort C(R2 c3) eingeschrieben}. _die CodewörterCx, Cy

Ein erstes Ausführungsbeispiel einer PCM-Vermitt- steuern den Lesevorgang der Adressen χ und y des lungsstelle der oben bezeichneten Art wurde ausführ- Zeichenspeichers der Verbindungssätze JRl und JC3, lieh in dem Artikel mit dem Titel »A local area inte- 45 während das Codewort C (RlC3) die Auswahl des grated PCM telephone network« beschrieben, der in Kreuzpunktes R1C3 des Schalters SW steuert,
der März-Ausgabe 1964, S. 158, der Zeitschrift »IEEE Ferner steuern zur Zeit tz die aus den Wegespeichern Transactions on Communication and Electronics« ver- ausgelesenen Befehle den doppeltgerichteten Transport öffentlicht wurde. Die Arbeitsweise dieser ersten Aus- der Nachrichten zwischen den beiden Verbindungsführungsform einer Koppelstufe zwischen Vielfach- 50 Sätzen, die erste Hälfte der Zeit ist für die Überverbindungswegen wird im folgenden kurz in Zu- tragung vom Verbindungssatz JR1 zum Verbindungssammenhang mit F i g. 2 erläutert. satz JC3 und die andere Hälfte für die Übertragung

Es wird angenommen, daß diese Koppelstufe zur vom Verbindungssatz JC3 zum Verbindungssatz JRl

Herstellung von Verbindungen zwischen irgendeinem vorgesehen.

der Kanäle von nl Zeilenverbindungswegen und 55 Die Befehle steuern während der gesamten Zeit tz die

irgendeinem von nl Spaltenverbindungswegen dient. Durchschaltung des Schnittpunktes R1C3. Sie steuern

Sie enthält folgende Bestandteile: außerdem:

_Λ . . . ... . „ , , „„, ... ., „ ., a) während der ersten Hälfte der Zeit tz:

1. einen matnxformigen Schalter SW mit nl Zeilen

und nl Spalten, wobei in der Zeichnung nur die ^6o 1. die Leseauswahl der Adresse χ im Eingangs-Zeile Rl und die Spalte C3 dargestellt sind. Der datenspeicher DnRl;

Schnittpunkt dieser Zeile mit dieser Spalte wird _{2# die Einsc}hreibauswahl der Adresse y im Ausmit R1C3 bezeichnet. gangsdatenspeicher Dtz3;

2. nl Zeilenverbindungssätze, z. B. den in der Figur ₆

dargestellten Verbindungssatz JR1; b) während der zweiten Hälfte der Zeit tz:

3. nl Spaltenverbindungssätze, z. B. den in der 1. die Leseauswahl der Adresse χ im Eingangs-Zeichnung dargestellten Verbindungssatz JC3. datenspeicher DnC3;

909 503/1260

I 287 171

9 10

2. die Einschreibauswahl der Adresse χ im Aus- kann, einen gewöhnlichen Verstärker 101, der seinergangsdatenspeicher DiRl, seits am Ausgang 11 geformte Nachrichtensignale mit

100 Nanosekunden Dauer und an seinem Ausgang 12

In der oben angegebenen Literaturstelle wird diese Bezugssignale Y mit einem Tastverhältnis 0,5 abgibt, doppelt gerichtete Datenübertragung seriell durch- 5 die die Durchschnittsfrequenz der empfangenen geführt. Signale haben.

In dem französischen Patent 1 303 135, entsprechend Die Bezugssignale werden einem Positionswähler 113

der deutschen Patentanmeldung J 22146 VIII a/21 a 3, zugeführt, der nacheinander und zyklisch eine von ist der Suchvorgang nach einem Kanalzeitraum tz sechs Ausgangsleitungen markiert, er liefert also die beschrieben, in dem die beiden Verbindungssätze JRl 10 Signale kl bis Jc6, die jedes die Dauer eines Bitzeit- und JC3 gleichzeitig frei sind, so daß zu dieser Zeit raumes in der Zeiteinteilung des Verbindungsweges eine Verbindung zwischen beiden hergestellt werden einnehmen. Die Rückflanke des Signals k6 bewirkt kann. Durch die Datenspeicher ist es möglich, wenn die Fortschaltung des Wählers 112, der nacheinander ein solcher Kanalzeitraum nicht vorhanden ist, eine und zyklisch eine der drei Ausgangsleitungen mit den Verbindungsmöglichkeit zu finden, sofern noch ein 15 Signalen it 1, kl und k3 markiert. Die Signale kl Kanal auf dem gerufenen Verbindungsweg frei ist. bis & 6 dienen zur Auswahl der Spalten, und die Signale Diese Suche wird durch Neuordnung einer oder gl bis g3 dienen zur Auswahl der Zeilen während des mehrerer bestehender Verbindungen durchgeführt, so, Einschreibens der regenerierten Nachrichtensignale in wie sie in dem französischen Patent 1 212 984 und in den Phasenschieber 111, die einzuschreibenden Signale dem französischen Patent 1 313 830, entsprechend der ao kommen vom Ausgang 11 des Verstärkers 101. Bei deutschen Patentanmeldung J 22 539 VIIIa/2la3, be- normaler Arbeitsweise wird eine Nachricht mit 6 Bits schrieben ist. in die sechs Speicherzellen einer Zeile eingeschrieben.

Die Synchronisierschaltungen SRI und SC3 werden Das Herauslesen der Information erfolgt parallel, zur Korrektur der Wirkung von Störungen des Über- d. h., eine in einer Zeile des Phasenschiebers 111 eingetragungsmittels benutzt und werden im folgenden im 25 speicherte Nachricht wird während des dieser VerZusammenhang mit den nachfolgenden Figuren näher bindung zugeordneten Bitzeitraumes mn herausgelesen, erläutert. Hierzu ist der Zeitgeber CU (F i g. 2) so eingerichtet,

Die Nachrichten werden in paralleler Form zwischen daß er durch Unterteilung der Signale mn in drei Teile den Zeilenverbindungssätzen und Spaltenverbindungs- Signale mnl, mnl, mn3 abgibt, die das Lesen der Sätzen übertragen, die Durchschaltezeit jeder Ver- 30 Zeilen 1,2 bzw. 3 des Speichers 111 bewirken; genauer bindung beträgt einen Bitzeitraum. Hierfür ist eine gesagt, erfolgt das Lesen im Zeitintervall mn.a bestimmte Anzahl w von Gruppen von Verbindungs- (Grundzeitelement α des Bitzeitraumes mn). wegen Gl, Gl, G3 ... Gh ... Gw vorgesehen, jede Die Ausgangssignale des Speichers 111 werden dem

dieser Gruppen besitzt so viele Verbindungswege, wie Register 198 (F i g. 4) der Gruppenschaltung GCA Nachrichtenbits vorhanden sind, nämlich sechs Ver- 35 zugeführt, in dem sie während der Zeiten b und c des bindungswege: Jl, /2 ... /6. Es können daher Bitzeitraumes mn anstehen. Das im Zeitintervall d gleichzeitig 24 · 6 Verbindungen hergestellt werden, auf Null zurückgestellte Register 198 gehört gemein- und die Anordnung verhält sich in der Koppelstufe sam zu den sechs Verbindungswegen, so daß es genauso wie ein Vielfachsystem mit 144 Kanälen. während einer Abtastperiode nacheinander eine Nach-

In jeder Gruppe ist ein bestimmter Bitzeitraum für 40 rieht jedes Kanals der sechs Verbindungswege dieser die Übertragung auf je einen Verbindungsweg vorge- Gruppe einschreibt. Der Inhalt des Registers 198 wird sehen, der Bitzeitraum ml ist vorgesehen für den Ver- zum Gruppendatenspeicher 200 während der Zeit bindungsweg Jl, der Bitzeitraum m 2 für den Verbin- mn(b+c) übertragen und an die Adresse eingeschrieben, dungsweg Jl usw. ... So wird, wenn angenommen die dem Kanal und dem Verbindungsweg zugeordnet wird, daß das Synchronisationszeichen im Kanal tl4 45 ist, von dem die Nachricht kommt, diese Adresse wird empfangen wird, auf dem Verbindungsweg J3 die von der Schaltung 150 geliefert, wie noch im folgenden Nachricht des Kanals 1 im Zeitintervall ti .m3, die erläutert wird. Die Zähler der Wähler 112 und 113, Nachricht des Kanals 2 im Zeitintervall ti. m3 ... deren Zählfolge änderbar sein muß, werden im einzelusw. übertragen. nen im Zusammenhang mit den F i g. 16 bis 19 be-

Die im Zusammenhang mit F i g. 2 beschriebenen 50 schrieben.

Datenspeicher der Verbindungssätze sind jeweils sechs Die Auswahl der Einschreibadresse für den Gruppen-

Stück gruppenweise angeordnet und bilden einen datenspeicher 200 (F i g. 4) wird durch Decodierung Gruppendatenspeicher mit 144 Zeilen. Wenn Vl, einer Befehlsadresse gewonnen, die vom Gruppen- Vl...VlA die Adressen des Verbindungssatzdaten- befehlsspeicher 151 abgegeben wird. Dieser Speicher Speichers bezeichnen, so enthält der Gruppendaten- 55 besitzt sechs Zeilen, die zyklisch durch die Signale ml speicher die dem Verbindungsweg Jl zugeordneten bis m 6 während des Grundzeitraumes α gelesen werden, und mit der Bitzeitmarke ml aufgerufenen Adressen so daß jede der Zeilen zu einem der Verbindungswege Vl.Jl, Vl.Jl... V14.J1; die dem Verbindungs- der Gruppe gehört. Jedes gelesene Codewort wird weg Jl zugeordneten und durch die Bitzeitmarke ml zum Register 156 übertragen, in dem es während der aufgerufenen Adressen Vl. Jl, Vl.Jl... VIA.Jl. 60 Zeitintervalleb und c ansteht. Dieses Codewort wird „ _Tr ,. , j „ , , einerseits dem Zeilenwähler des Speichers 200 und

2. Verbindungsweg und Gruppenschaltungen andererseits der Schaltung 161 zugeführt, die ein um

F i g. 3 zeigt die Verbindungsschaltung JCn, die der eine Einheit höheres Codewort abgibt, als sie empfängt. Eingangsleitung Ln der Verbindung Jn zugeordnet ist, Das neue Codewort wird während des Zeitintervalls c diese Verbindung gehört zu einer Gruppe von sechs 65 in die Zeile des Speichers 151 eingeschrieben, die Verbindungen, die zusammen die Schaltung Gcb gerade gelesen worden ist. Die verschiedenen Codebilden. Die Eingangsleitung Ln speist über eine Tor- Wörter, die in jede der Zeilen eingeschrieben werden schaltung 102, die durch ein Signal BEgesperrt werden können, sollen mit CFl bis CVlA bezeichnet werden;

11 12

die Schaltung 161 ist so eingerichtet, daß sie das Code- dieses Signal F wird zu der gemeinsamen Kanalwort CFl abgibt, wenn ihr das Codewort CVTA Synchronisierschaltung XCV (F i g. 8 bis 10) überzugeführt wird. tragen. Es wird hier darauf hingewiesen, daß diese

Der Zeilenwähler des Speichers 200 empfängt also Flip-Flop-Schaltung den sechs Verbindungswegen

die Codewörter CFl bis CF24 und die Signale ml 5 einer Gruppe gemeinsam ist, so daß die Anwesenheit

bis m 6 und kombiniert diese in der Weise, daß er die eines Signals F lediglich die Tatsache kennzeichnet, daß

144 verschiedenen Auswählsignale Fl. /1 bis V24.J6 ein Verbindungsweg dieser Gruppe nicht synchronisiert

abgibt, die oben definiert wurden. ist, ohne seine Identität anzugeben.

Die Auswahl für den Lesevorgang des Speichers 200 Die im Phasenschieber gelesenen Nachrichten, die

wird durch einen Zeitwegspeicher gesteuert, der dem io aus den Signalen des Registers 198 (F i g. 4) und aus

im Zusammenhang mit Fig. 2 beschriebenen Zeit- bestimmten Signalen in den Zeitlagen kl, k4, k5, k6

wegspeicher entspricht. Es ist nicht erforderlich, diesen (F i g. 3) des Verbindungsweges bestehen, werden eben-

Speicher hier näher zu beschreiben, er wurde auch falls zur Kanalsynchronisierschaltung XCV über-

in F i g. 3 nicht dargestellt, hier genügt die Angabe, tragen.

daß er 144 Zeilen besitzt. Die gelesenen Nachrichten 15 Die von der Kanalsynchronisierschaltung XCVemp-

werden über die Leitungsgruppe 22 zum Schalter fangenen Informationen werden zur Durchführung

übertragen. der Prüfung des Synchronisierzeichens, der Suche

In jeder Verbindungsschaltung wird eine Ab- nach diesem Kennzeichen und einer Prüfung, die

weichung durch einen Abweichungsprüfer 130 (F i g. 3 noch später in Zusammenhang mit den F i g. 8 bis 10 und 15) festgestellt, in dem die in den Zeitlagen kl 20 erläutert wird, verwendet.

bis k6 des Verbindungsweges von Wähler 113 ge- Bei einem nicht synchronisierten Verbindungsweg

lieferten Signale mit den in den Zeitlagen»}« Ibis mn 3 ermöglichen es diese Vorgänge, das Synchronisier-

der Vermittlungsstelle gelieferten Signalen verglichen zeichen CSX zu finden und seine Phasenlage bezüglich

werden. einer im Phasenschieber gespeicherten Adresse zu be-

So erhält man entsprechend den Vorzeichen der 25 stimmen. Die Information über die Phasenlage erAbweichung ein Signal No oder Po, das anzeigt, daß möglicht es, Phasenkorrektursignale zu erzeugen, die die Abweichung einen solchen Wert erreicht hat, daß von der Kanalsynchronisier schaltung XCV zur Veres erforderlich ist, einzugreifen, um das Erscheinen bindungsleitung JCn übertragen werden,
eines Fehlers zu vermeiden. Aus später erläuterten

Gründen werden diese Signale nur während der Kanal- 30 3, Impulssynchronisation

Zeiträume Fl bis F19 benutzt und mit JV' und P' -,-,.„ ·*,,·,

bezeichnet. ^ Allgemeine Beschreibung

Diese in der Verbindungsschaltung JCn ermittelte Wie oben festgestellt wurde, stimmt die Frequenz FJ

Information wird zur Schaltung 150 der Verbindungs- der Signale k 1 bis k6, die die Durchschnittsfrequenz

gruppenschaltung GCh übertragen. Sie wird in einer 35 der auf einem Verbindungsweg, z. B. dem Verbindungs-

der Flip-Flop-Schaltungen JV oder P der Schaltung 157 weg Jn, empfangenen Signale ist, nicht genau mit der

gespeichert und dann zum Fehlerspeicher 152 über- Frequenz FC der Signale ml bis m6 überein, die vom

tragen, der ebenso viele Zeilen wie der Speicher 151 Zeitgeber der Vermittlungsstelle abgegeben werden

besitzt, das Einschreiben erfolgt in die dieser Verbin- und zum Herauslesen der Informationen aus dem

dung zugeordnete Zeile. 40 Phasenschieber 111 benutzt werden (F i g. 3). Die

Wie später noch erläutert wird, dient diese Fehler- Nachrichtensignale werden nacheinander in den sechs information dazu, die Abweichungskorrektur durch- Speicherzellen der Zeile 7, dann in den sechs Speicherzuführen, diese besteht darin, daß zur Auswahlzeit einer zellen der Zeile! usw. gespeichert. Die Auswahl der Adresse F20, F23 oder F24 (F i g. 4) eine Abände- Adresse erfolgt durch Signale, die von den Wählern 112 rung der Einschreibzeit der im Phasenschieber 111 45 für die Zeilen und 113 für die Spalten geliefert werden, eingeschriebenen Nachricht erfolgt und daß eine Fort- wie es oben angegeben wurde. Die in einer Zeile entschaltung des Befehlsspeichers 151 erfolgt. Hierzu haltene Information wird parallel zur Zeit mn herauswird die Fehlerinformation während des diesem Ver- gelesen, die der Verbindung Jn zugeordnet ist, genauer bindungsweg zugeordneten Bitzeitraumes mn aus dem gesagt, zur Zeit mn. α. Wie aus dem oben Angegebenen Fehlerspeicher 152 herausgeholt und den Schaltungen 50 hervorgeht, liefert der Zeitgeber CU (F i g. 2) Signale zugeführtjdiedieFehkerkorrekturinformationenliefem. mnl, mn! und mn3, die benutzt werden, um nachein-Diese enthalten einerseits zwei Flip-Flop-Schaltungen ander und zyklisch das Lesen der Zeilen 1, 2 und 3 des EA und ER (F i g. 3), die sich in der Verbindungs- Speichers 111 zu steuern. Natürlich muß eine Zeile schaltung JCn befinden, und andererseits zwei der gelesen werden, wenn der Schreibvorgang beendet ist Schaltung 161 (F i g. 4) der Gruppenschaltung GCh 55 und bevor neue Informationen empfangen werden, zugeordnete logische Schaltungen, die Signale MA Wenn die Frequenz FC des Zeitgebers der Ver- und MR liefern. mittlungsstelle höher ist als die Durchschnittsfrequenz

Die Ermittlung eines Synchronisationsfehlers wird FJ der Signale auf dem Verbindungsweg Jn, also wenn durchgeführt, indem in einer Schaltung DS (F i g. 4) FC größer FJ, dann ist einzusehen, daß im Mittel mehr das Synchronisierkennzeichen mit den im Register 198 60 Informationen aus dem Speicher 111 herausgelesen eingeschriebenen Nachrichten verglichen wird. Die werden als hineingeschrieben werden. Wenn also zu Vergleichsschaltung DS liefert ein Signal 255, wenn die Beginn zwischen dem Bitzeitraum, der zum Lesen einer Nachricht vom Synchronisierzeichen abweicht, bei bestimmten Zeile vorgesehen war, und dem Zeitpunkt, Erfüllung der logischen Verknüpfung F 24 · 255 · JISl in dem das letzte Signal (in k(s) derselben Zeile einwird die Flip-Flop-Schaltung F in die Stellung 1 ge- 65 geschrieben wurde, ein gewisser Zeitabstand bestand, bracht. Diese liefert also ein mit F bezeichnetes Signal so nimmt dieser Zeitabstand ab. Es soll z. B. ange- »Abtastfehler«, wenn das empfangene Synchronisier- nommen werden, daß der Bitzeitraum mnl, in dem die zeichen CSy nicht mit dem Signal F24 übereinstimmt, Zeile 1 gelesen wird, zeitlich übereinstimmt mit dem

13 14

durch ein Signal gl gesteuerten Einschreibvorgang in 2. die Bedingung 77" · P" bedeutet, daß im Fall

die vierte Speicherzelle der Zeile 2. Wenn die Diffe- FC < FJ eine Korrektur durchgeführt werden

renz zwischen den Beträgen der Signale der Frequenz muß;

FJ und FC eine Einheit beträgt, so stimmt nach einer _{3 die Bedingung N}». ψ" bedeutet, daß bei dem

Sekunde der Bitzeitraum mnl zeitlich mit dem Ein- 5 _vori_iegenden Verbindungsweg keine Korrektur

schreibvorgang in die dritte Speicherzelle der Zeile 2 durchgeführt werden muß. überein usw.

- _ ., ., ., ,,-,,, ., Durch die Verknüpfung der Signale JV' und JV"

3.2 Abweichungsermittlung und Fehlerspetcherung _{einerseits und der} signale P' und P" andererseits ist

Es soll dann ein Abweichungssignal JVo abgegeben io es möglich, daß die Flip-Flop-Schaltungen JVundP, werden, wenn im Falle FC > FJ das Lesen einer Zeile insbesondere wenn FC = FJ, beide in die Stellung 1 wenigstens teilweise in dem Zeitintervall kl erfolgt, gelangen, was der logischen Bedingung JV · P entdas unmittelbar dem Einschreiben der letzten Speicher- spricht. Durch die am Eingang des Verstärkers 162 zelle dieser Zeile im Zeitelement k 6 folgt. Der Ver- gebildete Verknüpfung gleich zwischen den Signalen HC und HJ findet nur 15 N ·Τ · (b+c) · VTÄ

während des Lesens der Zeile 1 des Phasenschiebers 111

statt. Das SignalNo wird abgegeben (Schaltung 130 verhindert die Verknüpfung N-P das Wiedereinin F i g. 3 bis 15), wenn die folgende Bedingung schreiben der Bedingung JV in die entsprechende Zeile erfüllt ist: des Speichers. Daher liefert der Speicher beim nächsten

No = gl - kl · mnl ■ a. 20 Lesevorgang die Bedingung 2V" · P", was eine Kor

rektur bewirkt, so daß die Bedingung JV' · P' nicht

Falls FC < FJ ist, so nimmt die Verschiebung mehr vorkommen kann.

zwischen dem Bitzeitraum, in dem eine gegebene Zeile Jedenfalls können ab dem Zeitpunkt VlO an nur die

gelesen wird, und der Zeit, in der das letzte Signal in Bedingungen JV · P, 77 -P oder 77 · P auftreten, dieser Zeile im Zeitintervall k6 eingeschrieben wurde, 25 „„»,., , ,^

zu, und damit vergrößert sich die Anzahl der einge- ³·³ Abweichungskorrektur

speicherten Binärstellen im Speicher. Da der Speicher Die im Register JV, P gespeicherte Information wird eine begrenzte Kapazität hat, nämlich drei Zeilen mit zur Steuerung der Abweichungskorrektur benutzt, je sechs Speicherzellen, wird z. B. der Inhalt der Zeile 2 F i g. 11 zeigt eine Anzahl von Impulsdiagrammen,

gelesen, wenn die Anzahl der eingeschriebenen Binär- 3° die bei diesem Vorgang auftreten, wenn das Ausgangsstellen im Speicher 17 erreicht, während das Ein- register des Speichers 152 sich in der Bedingung JV · P schreiben in die Zeile 1 beendet ist. Wenn die Fre- befindet, was dem Fall FC > FJ entspricht, quenzdifferenz bestehenbleibt, wird das Lesen der In dieser Figur sind in Zeile 11.1 die Ausgangs-

Zeile 2 dann erfolgen, wenn gerade damit begonnen signale der Wähler 113 und 112 dargestellt, in Zeile 11.2 wird, eine neue Information in diese Zeile einzu- 35 sind die Leseauswahlsignale des Phasenschiebers 111 schreiben. und die Adressen des Speichers 200 angegeben, zu

Es soll daher ein Signal Po abgegeben wersen, wenn denen die Nachrichten übertragen werden, in Zeile 11.3 der Bitzeitraum mnl, in dem die Zeile 2 gelesen wird, sind die Signale No dargestellt, wenigstens teilweise mit der Zeitlage k 6 überein- Die Bedingung JV veranlaßt im Zeitraum F23 · mn

stimmt, in der an der sechsten Stelle der Zeile 1 ein- 40 das Wechseln der Flip-Flop-Schaltung EAn (F i g. 3) geschrieben wird, also wenn die logische Verknüpfung in die Stellung 1, wodurch diese Flip-Flop-Schaltung gilt: ein Signal EAn abgibt, das in Zeile 11.4 dargestellt ist,

Po = gl · k6 · mnl · a. die Flip-Flop-Schaltung wird im Zeitelement k4 in die

Stellung 0 zurückgebracht. Es wird darauf hingewiesen,

Aus Gründen, die später bei der Erläuterung der 45 daß der Zeitraum mn sich wenigstens teilweise mit dem Phasenkorrektur, insbesondere der Kanalsynchroni- Zeitraum kl überschneidet, was auf die Tatsache sierung, genauer angegeben werden, werden die zurückzuführen ist, daß die Bedingung gl- kl· Signale No und Po ebenfalls bei folgenden logischen mnl- α zur Erzeugung des Signals No erfüllt ist, so Bedingungen abgegeben (vgl.Fig. 15): daß das SignalEAn wenigstens teilweise während des

50 Zeitintervalls k 2 und mit Sicherheit während des

No =gl · (£4 + k5 + k6) -mnl · a, Zeitintervallsk3 vorhanden ist. Dieses Signal wird

Po = gl · (kl + kl + k3) · mnl · a. dem Wähler 112 zugeführt, welcher darauf unmittelbar

am Ende des Signals k 6, das unmittelbar dem gleich-

Die Signale JVo und Po werden nur während der zeitigen Auftreten des Signals k3 mit dem Signal EAn Zeitintervalle Vl bis F19 zur Gruppenschaltung GCh 55 folgt, um drei Schritte weitergeschaltet wird, in Zeile (F i g. 4) übertragen, während die Zeitintervalle F20 11.1 der Zeichnung ist der Zeitpunkt des Sprunges mit bis F24 für die Korrektur der Abweichung vorge- XA bezeichnet. Dadurch kommt es, daß, wenn im sehen sind. Diese Signale, die in F i g. 3 und 15 mit Zeitintervall F23 das Signal mnl (Lesen der Zeile 2) JV' und P' bezeichnet sind, werden den Flip-Flop- mit dem Einschreiben der ersten Speicherzelle der Schaltungen JV und P (F i g. 4) zugeführt, die das Aus- 60 Zeile 3 zusammenfällt (Bedingungg3 · kl), das nächste gangsregister des Abschnittes 152 des Speichers 150 Signal mn 3, währenddessen die Zeile 3 gelesen wird, bilden, in denen sie zu den Ausgangssignalen JV" und entsprechend dem Sprung XA mit dem Einschreiben P" des Speichers verknüpft werden. Diese Signale der ersten Speicherzelle der Zeile 1 zusammenfällt haben folgende Bedeutung: (Bedingung gl · kl), wodurch der Zeitraum zwischen

65 dem Lesen und Einschreiben einer Zeile um einen Be-

1. Die Bedingung JV" -P" bedeutet, daß im Fall trag von sechs Bitzeiträumen ansteigt. Im betrachteten FC > FJ eine Korrektur durchgeführt werden Fall fällt das Signal EAn mit dem Zeitintervall F23 muß; und mn 1 zusammen, und die in Zeile 2 des Phasen-

15 16

Schiebers 111 eingeschriebene Nachricht wird normal sperrt die Torschaltung 102 (F i g. 3), so daß das im zur Adresse V23. Jn des Speichers 200 übertragen. Kanal 24 empfangene Codewort CSy nicht in den Wenn man die Erzeugung der Einschreibadressen im Phasenschieber eingeschrieben wird. Während des Speicher 200 nicht beeinflußt, dann wird die nächste, Zeitintervalls F23, das in diesem Fall das Zeitintervall aus der Zeile 3 herausgelesene Nachricht in die 5 des Lesens der Zeile 1 mit der Nachricht des Kanals 23 Adresse V24.Jn übertragen, und die aus der Zeile 1 ist, wird der Schaltung 161 das Signal MA zugeführt, herausgelesene Nachricht wird in die Adresse VlJn Diese Schaltung erzeugt aus dem im Register 156 entübertragen. Aber durch den Sprung des Zählers 112 haltenen Codewort CV23 das Codewort CFl, das in wird die über den Kanal Vl empfangene Nachricht dem Befehlsspeicher 151 eingeschrieben wird. Beim in die Zeile 2 an Stelle der Zeile 1 eingeschrieben. Um 10 nächsten Abtastzyklus wird die vom Kanal 1 empfandies zu beachten, wirkt ein auf der Zeile 11.5 der gene und in der Zeile 2 gespeicherte Nachricht in die F i g. 11 dargestelltes Signal MR (Bedingung N · F24) richtige Adresse des Speichers 200 eingeschrieben,
über den Wiedereinschreibkreis 161 auf den Befehls- .
speicher 151, der die Einschreibadressen für den J.4 Leistungen
Speicher 200 liefert. Wenn zur Zeit mn das Signal MR 15 Es ist jetzt einfach, die erlaubte Frequenzdifferenz erscheint, enthält das Register 156 das der Adresse zwischen den Frequenzen FJ und FC zu bestimmen, VlA.Jn des Speichers 200 entsprechende Codewort. bei der das Vermittlungssystem ohne einen Informa-Die Schaltung 161 veranlaßt bei Abwesenheit eines tionsverlust beim Einschreiben in den Gruppendaten-Signals MR nach dem Codewort CFl das Einschrei- speicher 200 arbeitet, bei der also die über die Kanäle 1 ben der Adresse CF2 in den Speicher. Bei Anwesen- 20 bis 23 empfangenen Nachrichten in die entsprechenden heit eines Signals MR veranlaßt die Schaltung 161 das Adressen des Speichers 200 eingeschrieben werden, der Einschreiben eines Codewortes CF25, dem keine Verlust des übertragenen Synchronisationszeichens Adresse im Speicher 200 entspricht. Daher kann der wird nicht als Informationsverlust betrachtet. Es soll Inhalt der Zeile 1 des Phasenschiebers, in die nichts der Fall FC > FJ betrachtet werden, bei dem ein eingeschrieben wurde, nicht die empfangene Informa- 25 Signal No erscheint, sobald die Bedingung gl · kl · tion stören, und es wird vermieden, daß ein zweites mnl · α erfüllt ist, wobei angenommen wird, daß dieses Signal VlA auftritt, was andere Schaltungen stören Signal erzeugt wird, sobald die erste Hälfte des Grundkönnte. Die Schaltung 161 ist so eingerichtet, daß sie Zeitelementes α (also das erste Achtel des Signals mn) beim Empfang eines Signals MR das Codewort CFl mit dem Zeitelement kl zusammenfällt. Es ist klar, einschreibt, wenn das Codewort CF25 empfangen 30 daß die durch das im Zeitraum F23 hervorgerufene wird. Beim nächsten Abtastzyklus wird die Zeile 2 des und im Zeitraum F24 ausgeführte Signal N gesteuerte Phasenschiebers gelesen, die die im Kanal 1 empfan- Korrektur ausgeführt sein muß, bevor die relative gene Nachricht enthält, und diese Nachricht wird im Abweichung zwischen den Signalen k 1 und mn so Speicher 200 in der richtigen Adresse Fl eingeschrie- groß ist, daß die Zeiträume mnq (q = 1, 2, 3) auch ben, die vom Register 156 angegeben wird. 35 nur teilweise mit dem Einschreiben während des Zeit-F i g. 12 zeigt in den Zeilen 12.1 bis 12.6 eine An- elementesftö in die Zeile^zusammenfallen. Das besagt zahl Signale, die bei der Abweichungskorrektur auf- also, daß die Abweichung kleiner als sieben Achtel treten, wenn im Ausgangsregister des Speichers 152 eines Bitzeitraumes sein muß während eines Zeitdie Bedingung Ή · P erfüllt ist, was dem Fall FC<CFJ Intervalls zwischen dem Erscheinen des Signals No und entspricht. Diese Bedingung ruft ein Signal ER hervor, 40 der Ausführung der Korrektur. Das größte Zeitin dem die Flip-Flop-Schaltung ER (Zeile 12.4) durch Intervall zwischen diesen beiden Vorgängen tritt dann die Verknüpfung mn · F20 · P in die Stellung 1 ge- auf, wenn das zeitliche Zusammenfallen im Zeitraum bracht wird, ferner wird durch die Bedingung P · F23 F20 beginnt. In diesem Fall erscheint das Signal N ein Signal MA hervorgerufen. Wie oben angegeben zuerst während des Zeitintervalls Fl, und die Korwurde, findet in diesem Fall das Lesen der Zeile 2 des 45 rektur ist während des nächsten Zeitintervalls F24 Phasenschiebers (Signal mnl) statt, wenn in der letzten durchgeführt. Dabei verstreichen also 27 · 6 = 162 Bit-Speicherzelle der Zeile 1 eingeschrieben wird. Das- Zeiträume zwischen der Feststellung und Korrektur, jenige Signal mn (z. B. mnl), das gleichzeitig mit dem und während dieses Zeitintervalls darf die Abweichung Signal F20 erscheint und daraufhin das Lesen der nicht größer als sieben Achtel Bitzeiträume sein. Dies Zeile 1 mit der im Kanal 20 empfangenen Nachricht 50 beinhaltet, daß die Frequenzdifferenz kleiner sein veranlaßt, fällt zeitlich mit dem Ende des Einschreib- muß als

Vorganges der im Kanal 22 empfangenen Nachricht 7 ^ FC

in die Zeile 3 zusammen. Das Signal ER, das min- ' \(&7%~ ~ ~Ϊ84~*
destens während der folgenden Zeitintervalle kl + kl

+ k3 erscheint, steht während des Einschrei bvor- 55 Wenn FC = 1152 kHz, dann muß die Frequenzganges des im Kanal 23 empfangenen Kennzeichens differenz kleiner als 6,2 kHz sein. Eine ausführliche in Zeile 1 an. Dieses Signal wird dem Wähler 112 Analyse, die den Rahmen dieser Beschreibung überzugeführt, um seine Fortschaltung in die nächste steigt, würde in Betracht ziehen, daß das Signal N Stellung zu verhindern, dadurch wird die im Kanal nur alle 18 Bitzeiträume einmal auftreten kann, und F24 empfangene Nachricht ebenfalls der Zeile 1 zu- 60 würde zu einem etwas niedrigeren Zahlenwert führen, geführt, in die gerade die in Kanal 23 empfangene Jedenfalls kann man sagen, daß die erlaubte Frequenz-Nachricht eingeschrieben wurde. Um nun zu ver- differenz in der Größenordnung von 5 · 10~³ liegt, meiden, daß ein zweites Einschreiben in die Zeile 1 während die Zeitgeber in der Vermittlungsstelle und das Nutzsignal des Kanals F23 zerstört, gibt der am Ende des Verbindungsweges leicht auf 10~⁵ stabilispäter in Zusammenhang mit F i g. 18 beschriebene 65 siert werden können, so daß die maximale Differenz Wähler 112 ein Signal BE (Zeile 12.5) ab, das während zwischen den Zeitgebern 2 · 10~⁵ beträgt, was zu einer der sechs Zeitelemente kl bis k6 ansteht, während Reserve von 498 · 10~^e für die Schwankungen führt, deren die Zeile 1 erneut ausgewählt ist. Das Signal BE die sich aus den die Übertragungsgeschwindigkeit

909 503/1260

1	O	O	O
2	1	O	ο
3	1	1	D
4	1	1	1
5	O	ι	1
6	O	O	1

17 18

beeinflussenden Faktoren ergeben. Andererseits ist es einer bekannten Schaltung bestellen, die der Zahl al einfach, in der Schaltung nach der Erfindung die a2a3 (al al a2> sind Binärziffern) die ZahlH3al «2 erlaubte Frequenzabweichung zu erhöhen, indem man zuordnet. Dies erreicht man dadurch, daß man die das Signal No bei der Bedingung g2 · kl · tnnl · α Zahl um eine Stelle nach rechts verschiebt und die oder sogar schon bei der Bedingung g2 · kZ · mny · α 5 unterdrückte letzte Ziffer rechts nach Inversion als erzeugt, wodurch sich die erlaubte Frequenzdifferenz erste Ziffer der neuen Zahl benutzt,
auf 17 · ΙΟ-³ · FC erhöht. Jedoch wird dies durch eine Tabelle T

Erhöhung der Häufigkeit der Frequenzkorrekturen
erreicht, wenn sich das Vorzeichen der Frequenzabweichung durch schnelle Veränderungen der Über- io
tragungsgeschwindigkeit rasch ändert.

Eine entsprechende Berechnung für den Fall
FC < FJ führt zu Zahlen der gleichen Größenordnung, der einzige Unterschied ergibt sich aus der
Tatsache, daß die Korrektur zu Beginn des Zeitinter- 15
valls F22 wirksam ist, dies führt zu einer erlaubten
Frequenzabweichung Jede der Auswahlschaltungen SC% SC3, $C4, SCp

bis SC9 besteht aus so vielen Torschaltungen, wie

vr ⁸ ~ ^FC — 7 in-3 FC Gruppen von Verbindungswegen vorhanden sind, also

26-26-7 ~ 136 20 im Beispiel w Torschaltungen, deren Ausgänge parallel

an die gemeinsame Kanalsynchronisierschaltung XCV

Es ergeben sich die gleichen Betrachtungen für die angeschlossen sind. Jede Torschaltung ist außerdem Möglichkeit einer Vergrößerung der erlaubten Fre- mit einer Gruppenschaltung, z. B, der Gruppenschalquenzabweichung, und in diesem Fall kann das tung GCh, verbunden und wird durch ein entsprechen-Signal Po aus den Verknüpfungen gl · kS · rrmfl · α as des Signal Gh geöffnet. Die Schaltungen SCl und SC5, oder gi · k4 · mril · α abgeleitet werden. die individuell die Schaltung XCV mit einem bestimm

ten Bündel einer Gruppe verbinden., werden durch die

4 Synchronisierung Ausgangssignale der Wähler GS und JS gesteuert. Ein

Beispiel einer AuswahlschaltungSCj ist in Fig. 13 4.1 Auswahlschaltungen _{3o füj}. _{den Fsll} dargestellt, in dem eine Vermittlungsstelle

Die Überwachung der richtigen Synchronisation drei Gruppen von Verbindungswegen besitzt. Diese jedes Kanals, die darin besteht, bei jedem Verbindungs- Schaltung besitzt 3-6 = 18 Eingänge Jn.Gh (« Weg dafür zu sorgen, daß das Synchronisationszeichen - = 1 ... 6; h = 1, 2, 3), die achtzehn Torschaltungen an der entsprechenden Stelle des Speichers 200 ge- Phn zugeordnet sind, die in drei Gruppen PGl, PGI, speichert wird, wird durch eine allen W Gruppen von 35 PG3 mit je sechs Torschältungen angeordnet sind, Es Verbindungswegen der Vermittlungsstelle gemeinsame sind drei Torschaltungen Pll, P12 und P16 dar-Kanalsynchronisierschaltung XCV durchgeführt, die gestellt, um anzudeuten, daß generell die Torschalin den Fig. 6, 7, 8, 9 und 10 dargestellt ist. Die tung Pfm, die den Verbindungsweg Jn der Gruppe Gh Kanalsynchronisierschaltung XCV kann mittels einer mit dem Ausgang MV der Schaltung SCj verbindet, Auswahlschaltung, die in F i g. 5 dargestellt ist und 40 geöffnet wird, wenn gleichzeitig die Signale Jn und Jh aus den Wählern GS und JS und den Auswahltoren anliegen. Die Auswahlschaltungen SCl, SC3, SC4, SCl bis SC9 besteht, an jede bestimmte Gruppe und SC8 und SC9 werden zur Übertragung der Informainnerhalb dieser Gruppe an einen bestimmten Ver- tion zur Schaltung XCV benutzt. Die anderen Torbindungsweg angeschlossen werden. Der Wähler GS schaltungen werden zur Übertragung der Information besitzt so viele Ausgangsleitungen, wie Gruppen von 45 von der Schaltung XCV zu den Verbindungs- oder Verbindungswegen vorhanden sind, nämlich W, und Gruppenschaltungen benutzt. In F i g. 5 sind aus markiert eine Ausgangsleitung, die die mit der Schal- Gründen der Klarheit nur diejenigen Torschaltungen tung XCV verbundene Gruppe kennzeichnet. Der SCl bis SC9 dargestellt, die benutzt werden, wenn die Wähler /S besteht aus den beiden Registern /Sl und Verbindung Jn der Gruppe Gh mit der gemeinsamen /S2, und sein Decodierer JSD markiert eine seiner 50 Kanalsynchronisierschaltung XCV verbunden ist.
Ausgangsleitungen, die den mit der Schaltung XCV

zu verbundenen Gruppenverbindungsweg kennzeichnet. _4>2 Zeitüberwachungsschaltung

Die Wirkungsweise dieses Zählers ist gut bekannt und

wird im folgenden nur kurz beschrieben. Wenn ein Mittels der Auswahlschaltung wird die gemeinsame

der Zahl η entsprechendes Codewort im Register /Sl 55 Kanalsynchronisierschaltung XCV nacheinander mit enthalten ist, dann wird der dem Verbindungsweg Jn jeder Verbindungsgruppe und mit jedem Verbindungszugeordnete Ausgang markiert. Bei geöffneter Tor- weg der ausgewählten Gruppe verbunden. Die Kanalschaltung /S3 wird dieses Codewort der Schaltung Synchronisierschaltung XCV wird durch mehrere Pro-/S4 zugeführt, die daraufhin das der Zahl η + 1 ent- grammschritte ßO bis Q9 gesteuert, die von einem sprechende Codewort abgibt, welches in das Register 60 Schrittzähler PC abgegeben werden, der in F i g. 6 /S2 eingeschrieben wird. Wenn die Torschaltung JSS dargestellt ist und aus einem Zähler PCI mit einem geöffnet wird, dann wird das der Zahl η + 1 ent- Wertevorrat von 0 bis 9 und einem Decodierer PC2 sprechende Codewort in das Register /Sl übertragen, besteht, der die Schrittzeichen ßO bis Q9 auf zehn so daß dann der dem Verbindungsweg Jn+ 1 ent- Ausgangsleitungen markiert. Ein Register PC3, dem sprechende Ausgang markiert ist. 65 nach einer kurzen Verzögerung der Inhalt des Zäh-

Wenn innerhalb des Wählers zyklische Codewörter lers PCI zugeführt wird, ist einem Decodierer zubenutzt werden, wie sie z. B. in der Tabelle I dargestellt geordnet, der die um drei Grundzeitelemente gegensind, dann kann die Übertragungsschaltung /S4 aus über den Signalen ßO bis Q9 verzögerten Signale Qü

bis β'9 liefert. Andererseits kann der Zähler mittels der Schaltung PC4 in die Stellungen 3, 7 oder 9 gebracht werden, unabhängig von den Signalen, die ihn normalerweise fortschalten.

Zwei der Einstellvorgänge in ß9 erfolgen durch die Signale Γ8 und T32, die von der Verzögerungsschaltung TC (F i g. 7) abgegeben werden. Diese Schaltung enthält einen Wähler TCl, der mit Ausnahme des Schrittes ßO bei jedem Zeitintervall ti (Bedingung 20 · ti) um eine Stelle weiterschaltet, also bei jeder Abtastperiode. Er gibt die Signale Γ8 und T32 acht bzw. zweiunddreißig Abtastperioden nach dem Beginn des Schrittes ßl ab, diese Signale stehen während eines Zeitintervalls ti an.

Die gemeinsame Kanalsynchronisierschaltung XCV enthält ferner Mittel zur Ableitung von verzögerten Signalen F'24, Vl und Vl aus den Signalen VTA (Schaltung 300 in Fig. 7) und von Zeitsignalen mn (Zeitraum, der für die Auswahl des Verbindungsweges Jn bestimmt ist), die mit A, A' und A" bezeichnet sind (Schaltung 350 in F i g. 7).

Die nacheinander angesteuerten Flip-Flop-Schaltungen F'24, Vl und Vl werden zur Erzeugung von drei verzögerten Signalen VIA, Vl und Vl benutzt. In der gleichen Weise werden die drei Flip-Flop-Schaltungen^', A, A" zur Erzeugung von drei Signalen A', A, A" benutzt. Die von diesen Flip-Flop-Schaltungen während des Schrittes Ql praktisch kontinuierlich erzeugten Signaled, A', A" werden nicht benutzt, und in F i g, 14 sind nur die Signale dargestellt, die erzeugt werden, wenn der Verbindungswähler JS beim Verbindungsweg Jn angehalten wird. Die die Signale abgebenden Schaltungen sind so eingerichtet, daß sie das Signal A' (F i g. 14, Zeile 3) sowohl während des dem Verbindungsweg Jn zugeordneten Grundzeitelementes α des Bitzeitraumes mn als auch während der Grundzeitelemente cd des Bitzeitraumes m (n—1) erzeugen, der jenem Bitzeitraum unmittelbar vorangeht.

Das SignalA (Fig. 14, Zeile4) erscheint während des Zeitintervalls mn φ + c) und das Signal A" (F i g. 14, Zeile 5) erscheint während des Zeitintervalls

mn · d + m (n + 1) · a.

Außerhalb des Schrittes Ql erzeugt das Signal F24 (F i g. 14, Zeile 2) nur dann ein Signal V 24 (F i g. 14, Zeile 6), wenn das Signal A auftritt (Bedingung: Ql-A- VlA - c ist erfüllt, um die Flip-Flop-Schaltung VlA in die Stellung 1 zu bringen). Während aller Schritte, außer dem Schritt β 1, werden die Signale V 24 (F i g. 4, Zeile 6), Vl (F i g. 14, Zeile 7) und Vl (F i g. 14, Zeile 8) — wenn sie überhaupt auftreten — aus dem Signal F24 des zugeordneten ausgewählten Verbindungsweges Jn abgeleitet. F i g. 14 zeigt die Bedingung zwischen den Signalen F24, V14, Vl, Vl, A, A' und A" während dieser Schritte, wenn das betrachtete Zeitintervall mn mit dem Signal F24 zusammenfällt. Im entgegengesetzten Fall treten nur die Signale A, A' und A" auf.

60

4.3 Wirkungsweise
der Kanalsynchronisierschaltung

Im folgenden soll die Wirkungsweise der Kanalsynchronisierschaltungen .JfCF unter dem Einfluß der Schrittsignale β 0 bis β 9 beschrieben werden, die einzelnen Programmschritte sind in der nachfolgenden Tabelle II zusammengefaßt.

Tabelle II

Schritte

Vorgänge

ßO Zyklische Gruppenauswahl und Bestimmung der Gruppe Gh

Zyklische Verbindungsauswahl und Bestimmung der Verbindung Gh. Jn

Ql Nachprüfung des an die Adresse F24./» übertragenen Codewortes (Feststellung der Koinzidenz oder Abweichung)

β 3 Suche nach dem Codewort CSy, was den Wert der Abweichung des Codewortes CSy ergibt

ß4 Speicherung des Wertes der Abweichung und der Versetzung

erster Teil der Abweichungskorrektur
zweiter Teil der Abweichungskorrektur
β 7 freier Schritt

ß8 Nachprüfung der an die Adresse F24,/« übertragenen Codeworte (Feststellung der Koinzidenz oder Abweichung)

ß9 Ende der Vorgänge am Verbindungsweg GhJn (vollständiges Löschen)

4.31 Erkennung eines unsynchronisierten

Verbindungsweges

(Schritt ßO und β 1)

Es soll angenommen werden, daß der Schrittzähler PC gerade die Stellung QQ eingenommen hat und daß der Wähler GS auf seinem Ausgang Gh ein Signal abgibt (vgl. F i g. 5). Der Wähler /5(F i g. 5) wird durch Einschreiben des Codewortes CJl bei der Bedingung ß'O ■ d' m6 in seine Anfangsstellung zurückgebracht, und beim Vorliegen der Bedingung β-ml markiert der Wähler GS die nächste Gruppe, nämlich Gh.

Jede Gruppe von Verbindungswegen enthält Prüfmittel, um festzustellen, wenn in einer oder mehreren Verbindungswegen der Gruppe das Synchronisierzeichen CSy nicht zur rechten Zeit empfangen wird. Wenn dies auftritt, dann signalisiert die Gruppenschaltung diese Tatsache der Kanalsynchronisierschaltung XCV, sobald sie mit dieser verbunden ist, ohne jedoch den Verbindungsweg zu kennzeichnen, der vermutlich aus dem Synchronismus geraten ist.

Der Synchronisierzeichendetektor der Gruppenschaltung enthält eine Vergleichsschaltung DS (F i g. 4), die ein Signal DS abgibt, wenn das im Register 198 gespeicherte Codewort mit dem Codewort CSy übereinstimmt. Wenn im Zeitintervall F24 kein Signal DS erscheint, so wird die Flip-Flop-Schaltung F in die Stellung 1 gebracht, vorausgesetzt, daß der Verbindungsweg nicht gestört ist, d. h. daß bereits erkannt wurde, daß es unmöglich ist, diesen Verbindungsweg zu synchronisieren, in welchem Fall ein Signal HSl das Einstellen der Flip-Flop-Schaltung F in die Stellung 1 verhindert (Bedingung: 255 · F24 · TIST). Diese Flip-Flop-Schaltung F ist gemeinsam den sechs Verbindungswegen einer Gruppe zugeordnet, so daß das Signal F anzeigt, daß wenigstens einer der Verbindungswege dieser Gruppe aus dem Synchronismus geraten ist, ohne zu berücksichtigen, welcher Verbindungsweg davon betroffen ist.

21 22

DerSchrittzählerPF-SchaltetimZeitintervallTM'lvoin Zeitintervallen d und α auftretende Signal V24 (vgl. Schritt β 9 zum Schritt β0 (Bedingung: Q'9-m4· b in F i g. 7, Zeile 1) bringt den Programmschrittzähler in Fig. 6). Wie in der Tabellen angegeben ist, dient der die Stellung ß2 (Bedingung: Schritt ßOdazu, eine Gruppe Gh zu ermitteln, inderwe-

nigstenseinVerbindungswegausdemSynchronismusge- 5 Q'l · a · S2 · TIS),

raten ist. Der Wähler GS schaltet in jenem Zeitintervall

ßO · ml fort und führt insbesondere über die Aus- vorausgesetzt, daß der Verbindungsweg Jn nicht gewahlschaltung CS3 der Kanalsynchronisierschaltung stört ist (Bedingung: 27S). Das Signal 52 blockiert den XCV das von der Schaltung der ausgewählten Verbin- Wähler JS (F i g. 5), worauf dieser keine Fortschaltdungsgruppe kommende Signal F (wenn es existiert) io impulse Ql-m6 mehr erhält und der Verbindungszu. Sobald bei dieser Abtastung eine Gruppe (Gh z. B.) weg/« ausgewählt bleibt. Durch die Verknüpfung gefunden wird, die einen unsynchronisierten Verbin- β 2 · Vl · S2 · c wird die Stellung 1 der Flip-Flopdungsweg enthält (Jn z. B., bringt die Bedingung Schaltung S2 zu der in der Schaltung 390 (F i g. 9) anß'O· F-m6- d den Schrittzähler (Fig. 6) in die ordneten Flip-Flop-Schaltung S3 übertragen. Die Flip-Stellung Ql, die dazu benutzt wird, um den ersten Ver- 15 Flop-Schaltung S3 wurde im Zeitintervall Vl · b und bindungsweg der Gruppe Gh (gegebenenfalls auch den die Flip-Flop-Schaltung Sl wurde im Zeitintervall einzigen), der aus dem Synchronismus geraten scheint, β2 · VI· d auf Null zurückgestellt, zu ermitteln. Das im Zeitintervall ß'O · m6 · d in die Die logische Bedingung S3 bedeutet, daß der Verstellung Jl zurückgebrachte Register JS2 zeigt das bindungsweg Jn der Gruppe Gh einmal unsynchronidem Verbindungsweg Jl entsprechende Codewort an. 20 siert gefunden wurde. Die sich in der Stellung 0 befin-Dieses Codewort wird im Zeitintervall Ql · α dem dende Flip-Flop-Schaltung S2 ist dann bereit, um das Register JSl zugeführt, so daß der Decodierer JSD Ergebnis der Prüfung im nächsten Zeitintervall F24 während des Zeitintervalls b + c + d des Zeitinter- anzuzeigen.

valls mn (vgl. Fig. 5) das Signal Jl abgibt. Der Der Zähler RC (F i g. 9) ist genauso aufgebaut wie

Zähler JS schaltet bei jedem SignalQl- α um einen 25 der Zähler JS (Fig. 5), er enthält zwei Register,RCl Schritt weiter, und der Verbindungsweg Jn wird wäh- und RC2, einen Decodierer DR, eine Steuerschaltung rend der Zeitintervalle b + c + d des Zeitintervalls mn RC3, die der Steuerschaltung JS4 (F i g. 5) entspricht, ausgewählt. Durch das Signal Gh werden mittels der und Torschaltungen RC4 und RC5. Die beiden Re-Auswahlschaltung SC4 (F i g. 5) die in dem Register gister wurden am Ende der vorausgegangenen Abtast-198 (F i g. 4) enthaltenen Codewörter zur Schaltung 30 periode (Bedingung: ß9 · c) gelöscht, so daß der 370 (F i g. 8) übertragen. Diese Codewörter werden Decodierer DR das Signal Ro abgibt. Bei der Bedingleichzeitig im Gruppennachrichtenspeicher 200 gungß2-(o + c) wird das diesem Signal Ro ent-(F i g. 4) in die durch den Befehlsspeicher 151 ange- sprechende Codewort CRo über die Torschaltung RC5 gebene Adresse eingespeichert. und die Schaltung RC3 zum Register RCl übertragen,

Alle Verbindungswege einer Gruppe werden während 35 welches daraufhin das dem Signal Rl entsprechende sechs aufeinanderfolgender Abtastperioden einmal ab- Codewort CR1 enthält.

getastet, aber es ist durchaus möglich, daß kein unsyn- Während des nächsten, dem Verbindungsweg Jn zu-

chronisierter Verbindungsweg gefunden wird, obwohl geordneten Zeitintervalls F24, wird durch die logische das Signal F aufgetreten ist, da das Signal aufgetreten Verknüpfung

sein kann, weil das Synchronisierzeichen CSy kurz- 40 β 2 · A · F24 · (b + c)

zeitig gesperrt war. Um zu verhindern, daß der Verbindungswegwähler unbestimmte Zeit lang die Verbin- der Inhalt des Registers 198 (F i g. 4) zum Register dungswege der Gruppe Gh auswählt und somit den RGl (F i g. 8) übertragen. Die Tatsache, daß dieses weiteren Ablauf des Synchronisierprogramms blök- Zeitintervall F24 zum Verbindungsweg Jn gehört, erkiert, bringt das von der Verzögerungsschaltung TC 45 gibt sich aus dem Vorliegen des Signals A, das im Zeitabgegebene Signal Γ8 bei der achten Abtastperiode Intervall mn (b + c) auftritt. Wenn das im Register des Schrittes β 1 den Programmschrittzähler in die RGl eingeschriebene Codewort nicht das Synchroni-Stellung ß9. sierzeichen CSy ist, dann bringt die Abwesenheit des

Signals dO die Flip-Flop-Schaltung S2 in die Stellung 1 4.32 Erste Prüfung der im Kanal F24 5° (Bedingung:

empfangenen Codewörter

(Programmschritt β 2)

Das im Register 198 enthaltene Codewort wird In diesem Fall kennzeichnet das Signal A" ebenfalls während des Zeitintervalls ßl · F24 · (b + c) in das 55 das Signal F'24 des Verbindungsweges Jn. während des Zeitintervalls ßl · α auf 0 zurückgestellte Die Tatsache, daß beide Flip-Flop-Schaltungen S2

Register RGl (F i g. 8) übertragen und wird gleich- und S3 in der Stellung 1 sind, bedeutet, daß der bezeitig im Decodierer Dd mit dem dort ständig einge- trachtete Verbindungsweg (Jn der Gruppe Gewährend schriebenen Synchronisierzeichen verglichen. Dieser zweier aufeinanderfolgender Zeitintervalle F24 unsyn-Decodierer gibt ein Signal do ab, wenn das empfangene 60 chronisiert vorgefunden wurde. Codewort mit dem Synchronisierzeichen CSy überein- Die der UND-Schaltung RC4 zugeführte Verstimmt, knüpfung

Das Signal ^O erscheint nicht, wenn der Verbindungs- (O 2 4- O 8) · £2 · S3 · F' 24 · α = Hl

weg Jn nicht synchronisiert ist, und die Bedingung *

Ql · cZü · F'24 · d ^6s (Schaltung 400 in F i g. 9) veranlaßt die Übertragung

des Codewortes CR1 in das RegisterRC2 (Fig. 8),

bringt die in der Schaltung 348 (F i g. 8) angeordnete während im Zeitintervall β 2 · (b + c) ein Codewort Flip-Flop-Schaltung S2 in die Stellung 1. Das in den CRl in das Register RCl eingeschrieben wird.

23 24

Die Flip-Flop-Schaltung 53 wird im Zeitintervall tung XCV durch einen gestörten Verbindungsweg Vl · b in die Stellung 0 zurückgebracht. Im Zeitinter- blockiert wird, bringt das von der Verzögerungs- va\\Q2-V'l-d wird die Stellung der Flip-Flop- schaltung TC (Fig. 7) abgegebene Signal Γ32 den Schaltung 52 zur Flip-Flop-Schaltung 53 übertragen Schrittzähler in die Stellung β 9 (Bedingung: ß'2 · Γ32 · (Bedingung: ß2 · Vl · S2 · c) und die Flip-Flop- 5 mA · b in F i g. 6), und die Flip-Flop-Schaltung HS' Schaltung S2 in die Stellung 0 zurückgebracht. (Schaltung 400 in F i g. 9) wird durch die Bedingung:

Der Decodierer DR gibt ein Signal Rl ab, das ent- ß9 · Γ32 · A' · c (F i g. 9) in die Stellung 1 gebracht, sprechend der Gegenwart eines Signals 52 anzeigt, daß Die Flip-Flop-Schaltungen S2 und S3 werden in die während des Schrittes β2 ein vom Synchronisier- Stellung 0 zurückgebracht (Bedingung: β9 · d in zeichen CSy verschiedenes Codewort empfangen wurde. io F i g. 8 und β 9 · α in F i g. 9), die Register RGl und Während der nächsten Abtastperiode wird der gleiche RG2 und der Zähler RC werden gelöscht (Bedingungen Vorgang wiederholt, wenn das im Zeitintervall β 9 · α und β 9 · c in F i g. 8 bzw. Bedingung β 9 · c in

F i g. 9). Mit Hilfe des im Zeitintervall A · b endenden

ß2 · A · F24 · φ + c) Signals HS' wird die Flip-Flop-Schaltung HSl in die

15 Stellung 1 gebracht (Gruppenschaltung GCh, Schalempfangene Codewort nicht mit dem Synchronisier- tung 157 in F i g. 4). Durch diese wird in die dem Verzeichen CSy übereinstimmt, schaltet der Zähler um bindungsweg Jn zugeordnete Zeile des Störungsspeieinen Schritt weiter, und der Decodierer gibt das chers 153 eine 1 eingeschrieben. Beim nachfolgenden Signal R 2 ab. Bei der dritten Abtastperiode des Lesen dieser Zeile wird die Flip-Flop-Schaltung HSl in Schrittes β2 schaltet der Decodierer um einen Schritt ao die Stellung 1 gebracht, und das Signal HSl zeigt an, weiter, wenn das empfangene Codewort nicht mit dem daß der Verbindungsweg Jn gestört ist. Dieses bis zum Synchronisierzeichen CSy übereinstimmt und gibt das Zeitintervall d anstehende Signal wird durch die Flip-Signal R 3 ab. Die Bedingung R 3 · 52 gibt an, daß Flop-Schaltung HS (Fig. 6) verlängert, deren Ausdie während dreier aufeinanderfolgender Abtast- gangssignal HS während der« beiden Grundzeitperioden des Schrittes β 2 im Kanal V2A des Verbin- 25 elemente d + α ansteht.

dungsweges Jn empfangenen Codewörter vom Syn- Es kann vorkommen, daß die Prüfschaltung 347 im

chronisierzeichen CSy verschieden waren. Auf dem Zeitintervall β lein Signal dO abgibt, was einem richtig Verbindungsweg Jn muß dann ein Synchronisiervor- synchronisierten Verbindungsweg entspricht, in dem gang durchgeführt werden, und der Schrittzähler PC ein einzelnes Codewort CSy gestört wurde oder was wird durch die Bedingung 30 einem nicht bemerkten gestörten Verbindungsweg ent

spricht.

ß'2 · R3 ' 52 · α Das Programm läuft wie oben beschrieben weiter,

solange Signale 3Ü empfangen werden. Das erste Si-

in die Stellung ß3 fortgeschaltet. Das Signal R3 exi- gnal dO, das erscheint, bevor der Zähler RC seine stiert mindestens seit dem Zeitintervall V 24 · b, und 35 Stellung Ro erreicht hat, bringt diesen Zähler durch das Signal 52 besteht mindestens bis zum Zeitinter- ein Signal H2 in die Stellung Ro, wobei die Flip-Flopvall Vl · d. Die Flip-Flop-Schaltung 52 wird im Zeit- Schaltungen 52 und 53 bereits seit dem Zeitintervall intervall β 3 · d und die Flip-Flop-Schaltung 53 im Vl · c in der Stellung 0 sind. Wenn der Decodierer Dd Zeitintervall β 3 · α in die Stellung 0 zurückgebracht. (Fig. 8) danach dreimal nacheinander ein Signali/0 Der Zähler RC (F i g. 9) wird am Ende des Programm- 40 abgibt, dann bleiben die Flip-Flop-Schaltungen 5" durchlaufes im Zeitintervall ß9 · c in die Stellung Ro und 53 in der Stellung 0, und in jedem Zeitintervall V 24 zurückgebracht. erscheint ein Signal

Andererseits befinden sich die Flip-Flop-Schaltungen 52 und 53 nach dem Empfang eines vom Syn- Hl = 52 · ü> 3" · F'24 · a
chronisierzeichen CSy verschiedenen Codewortes im 45

Kanal K24 des Verbindungsweges/« seit dem Zeit- (F i g. 9). Das dritte Signal Hl bringt den Zähler RC in Intervall ß2 · Vl · d (Rückstellung der Flip-Flop- die Stellung R3, und die Bedingung Sl ■ R3 zeigt an, Schaltung 52 in die Stellung 0 in F i g. 8) in der daß der Verbindungsweg richtig synchronisiert ist. Stellung 0 bzw. in der Stellung 1. Wenn dann beim Der Schrittzähler PC (F i g. 6) gelangt dann in die nächsten Zeitintervall F24 des Verbindungsweges Jn 50 StellungQ9 (Bedingung: Q2 ■ Sl · R3 ■ b), und die das empfangene Codewort mit dem Synchronisier- weiteren Schaltungen werden wie oben beschrieben zeichen CSy übereinstimmt, liefert der Decodierer Dd gelöscht.

(F i g. 8) ein Signal dO, so daß die Flip-Flop-Schal- Durch die Bedingung ß'9 · mA · b gelangt der

tung 52 in der Stellung 0 verbleibt. Im nächsten Zeit- Schrittzähler in die Stellung ßO und ist dann bereit, Intervall F'24 bringt die Verknüpfung 55 einen neuen Programmablauf durchzuführen, der im

Zeitintervall ß'O · d · m6 beginnt, sobald ein Signal F (Ö2+Q8) · Sl ■ S3 ■ VlA · = Hl erscheint, das anzeigt, daß ein Verbindungsweg nicht

mehr synchronisiert ist.

(Schaltung 400 in F i g. 9) den Zähler RC in die Stellung Ro, und in dem nächsten Zeitintervall b + c 60 433 Suche nach dem
wird durch die Verknüpfung ß2 · (b + c) das Code- Synchronisierzeichen (Programmschritt ß3)
wort CRl in das Register RCl eingeschrieben. Dann

kann erneut eine Prüffolge gestartet werden, die Flip- Wenn ein aus dem Sychronismus geratener VerFlop-Schaltungen 52 und 53 werden wie oben ange- bindungsweg gefunden wurde, so wird, wie oben begeben in die Stellung 0 zurückgebracht. 65 schrieben, der Schrittzähler in die Stellung ß3 ge-

Es kann daher passieren, daß der Zähler RC mehr- bracht, in der ein aus sechs gleichen Binarstellen befach in die Stellung Ro gebracht wird und nicht die stehendes Codewort CSy unter den im Verbindungs-Stellung jR3 erreicht. Um zu vermeiden, daß die Schal- weg Jn empfangenen Signalen gesucht wird. Hierzu

909503/1260

25 26

werden die im Zeitintervall mn empfangenen Signale, Die Korrektur besteht darin, daß im Phasenschieber 111 z. B. im Zeitintervall A, bei der Bedingung Q3· A· (F i g. 3) die Einschreibadresse so oft wie erforderlich (b + c) in das Register RG1 übertragen, wo sie bis zum um eine Einheit geändert wird — bis schließlich die nächsten Zeitintervall Ä verbleiben (Bedingung: Q3 · sechs Binärstellen einer Nachricht der ihnen züge- Ä · ä). In dem dieser Übertragung folgenden Zeit- 5 ordneten Zeile im Speicher 200 eingeschrieben werden, intervall A' · d wird das im Register RGl enthaltene Die Abweichungskorrektur wird durch die von der

Codewort in das Register RG2 übertragen. Daher Schaltung 441 (F i g. 10) gelieferten Signale EO bis El steheninjederAbtastperiodeZwölfaufeinanderfolgende gesteuert. Diese Schaltung enthält einen Zähler RE, Binärstellen xl bis χ 12 zur Verfügung, die auf dem der dem Decodierer DE und dem Wähler DE' zuge-Verbindungsweg Jn empfangen wurden. Da diese io ordnet ist, diese beiden Schaltungen liefern die Signale Binärstellen in der Reihenfolge ihres Empfanges be- EO bis E7 (entsprechend den im Zähler eingeschriezeichnet sind, enthält das Register RG2 die Binärstel- benen Codeworten CEO bis CET) bzw. verzögerte len xl bis x6 und das Register RGl die Binärstellen Signale £"0 bis E'l, die in der Schaltung 442 zur Fort- xl bis λ: 12. Sie bleiben in den Registern vom Zeit- schaltung des Zählers benutzt werden, intervall mn· c an bis zum nächsten Zeitintervall in 15 Die von den Schaltungen 430 und 441 abgegebenen (n + 1) · b eingeschrieben und werden der Schaltung Dd Codeworte werden der Schaltung 450 (F i g. 10) zugezugeführt, die ein Schiebesignal dj(J = 0... 5) abgibt, führt, die eine Vergleichsschaltung RK enthält, die eiö wenn j aufeinanderfolgende Binärstellen des Codewor- Signal U'2 abgibt, wenn die genannten Codewörter tes CSy in den beiden Registern RGl und RG2 ent- identisch sind, und ein Signal U'l abgibt, wenn die halten sind. Die Schaltung Dd besteht aus sechs ao genannten Codewörter verschieden sind. Diese Signale identischen Vergleichsschaltungen, denen einerseits werden an den Ausgängen U2 und Ul während der das Codewort CSy und andererseits sechs aufeinander- Programmschritte QS, Q6 und Ql bzw. QS und Q6 folgende Binärstellen der Binärstellen xl bis xl2 abgegeben.

zugeführt werden. So werden die sechs Binärstellen Die den Zähler RE fortschaltenden Signale werden

λ; 1 bis χ6 der Vergleichsschaltung zugeführt, die das 35 mit dem Signal kl zur Zeit des Verbindungsweges Jn Signal do abgibt, und allgemein beschrieben, werden verknüpft, dieses Signal wird ebenso wie die Signale kA die sechs Binärstellen xl-j bis xl2-j der Vergleichs- und k5 zur Schaltung XCV von dem Wähler SCl schaltung zugeführt, die das Signal dj abgibt. Wenn (F i g. 5) abgegeben, der durch die Signale Gh und Jn ein Signal dj erscheint, dann wird der Schrittwähler gesteuert wird.

von Ö3 nach QA geschaltet (Bedingung: Q'3 · A" · 30 Zu Beginn des Schrittes QS enthält der Zähler RE Δ · d, wobei Δ = d0 + dl + dl + d3 + dA + d5). das Codewort CJSO (Ergebnis von β 9 · c), und die Die in den Registern RGl und RG2 eingeschriebenen Decodierer DE, DE' liefern die Signale EO und E'0. Informationen bleiben eingeschrieben. Die Durchführung der Abweichungskorrektur wird

nun an den folgenden Fällen betrachtet: j — 0, j = 1, 35 2 oder 3 und j — 4 oder 5. Es soll noch einmal daran

4.34 Speicherung des Wertes der Verschiebung erinnert werden, daß die Tatsache, daß die Schaltung

und Synchronisierung (Programmschritt Q4) DOein anderes Signal als das Signal d0 abgibt, bedeu

tet, daß das Codewort CSy in zwei Zeilen für den

Der Programmschritt QA wird zur Speicherung des Verbindungsweg Jn des Phasenschiebers 111 einge-Betrages der Verschiebung des Codewortes CSy be- 40 schrieben ist. Die Abweichungskorrektur wird dann züglich der Einschreibzeit des Kanals im Phasen- so ausgeführt, daß dieses Codewort vollständig in schieber 111 (F i g. 3) und zur Durchführung der einer Zeile eingeschrieben ist und daß der Inhalt dieser Synchronisation benutzt, die dabei benutzten Schal- Zeile an die richtige Adresse des Speichers 200 übertungen sind mit 420 (F i g. 10) bezeichnet. tragen wird.

Im Zeitintervall QA · A' · d wird das Schiebe- 45

signal dj zur Schaltung 430 (F i g. 10) übertragen, 4.351 Abweichungskorrektur

die einen Codierer DCd enthält, der das entsprechende für den Fall dj = d0

Codewort Cj zum Register RCd überträgt, wo es eingeschrieben wird, Andererseits gelangt die Synchroni- Die Vergleichsschaltung liefert in diesem Fall sofort sier-Flip-Flop-Schaltung ST(Schaltung 443inF i g. 10) 50 ein Signal U'2, und man erhält ein Signal U2 = Q5· im Zeitintervall QA · A' · α in die Stellung 1 und U'2, das zunächst das Einschreiben des Codeworüberträgt das Signal ST zur Schaltung 161 (F i g. 4), tes CEO in den Zähler RE (Bedingung: QS · U2 · JcS) wo es die Einschreibung des Codewortes CV2 in den bewirkt und zweitens die unmittelbare Einstellung des Speicher 151 bewirkt. Da sich der Speicher 150 zu Schrittzählers in die Stellung Ql (Bedingung: Q¹S · dieser Zeit mit der Zeile des durch das Signal Ä ge- 55 U2 · k6) bewirkt.

kennzeichneten Verbindungsweges Jn befaßt, bewirkt Es ist leicht zu erkennen, daß das Signal d0, das

dieses Codewort C V2 im nächsten Abtastzyklus das anzeigt, daß das Codewort CSy genau mit einem Kanal-Einschreiben der im Register 198 enthaltenen Nach- Zeitraum übereinstimmt — daß es also vollständig in rieht in die Adresse V2. Jn des Speichers 200. eine Zeile des Speichers 111 für den Verbindungsweg Jn

Dieser Schritt dauert nur eine Abtastperiode, es 60 eingeschrieben ist — während der Übertragung dieses gilt die Beziehung: Q5 = Q¹A · A · b. Codewortes zum Speicher 200 auftritt und daß das

die Synchronisierung (Einschreiben des Codewortes

._- ., ., , ,. CV2 in den Speicher 151) steuernde Signal ST während

4.35 Abweichungskorrektur _der übertragung _des Codewortes CFl zum Spei-

Die beiden nächsten Programmschritte QS und Q6 65 eher 200 auftritt. Während der nächsten Abtastperiode sind zur Durchführung der Abweichungskorrektur wird daher das Codewort CV2 richtig an die der empvorbehalten, für den Fall, daß die Schaltung Dd fangenen Nachricht zugeordnete Adresse eingeschrie-(F i g. 8) ein anderes Signal als das Signal do abgibt. ben.

27	Lese-Bitzeitraum mn	Zeile	1	287 Tabelle	55	171 [II	Informatic alte 4	XXXX	28	)n 5	6	Ausgewählte Adresse im Speicher 200
Ml	1	Phasenschieber Adresse der g« 1 I 2	15	speicherten Sp 3	Sl	Sl	S3
Ml	2		25		11	12	13
M3	3	S4	35	S6	21	22	23
M\ .	1	14	45	16	31	32	33	VlJn
MS	2	24	54	26	41	42	43	V3.Jn
M6	3	34	63	36	51		52	VAJn
Ml	1	44	72	46	56		61	V5Jn
M8	2	53	kl	55	65		66	V6 Jn
M9	3	62	64	74	75	76	VTJn
Schreibzeitraum ohne Korrektur		71	73	Ir Λ	kS	k6
Zeitraum, in dem das Signal mn (Ml bis M9) auftritt	Jfcl	Je3

4.352 Abweichungskorrektur
für die Fälle dj = dl, dl oder d3

Das Auftreten eines solchen Signals, z. B. eines Signals d3, auf dem entsprechenden Ausgang der Schaltung Dd bedeutet, daß die beiden Teile einer Nachricht in zwei aufeinanderfolgenden Zeilen des Phasenschiebers eingeschrieben sind, wie es z. B. aus der Tabelle III zu ersehen ist. In dieser Tabelle sind die Informationen dargestellt, die in dem Speicher von dem Zeitpunkt an eingeschrieben sind, in dem festgestellt wurde, das sechs aufeinanderfolgende Binärstellen Sl bis S6, die auf einem Verbindungsweg Jn empfangen wurden, ein Codewort CSy gebildet haben. Die später empfangenen Impulse wurden mit 11, 12.. .24, 25 usw. ... bezeichnet; die erste Stelle des Bezugszeichens kennzeichnet den Kanal und die zweite Stelle kennzeichnet die Ordnungszahl des Impulses in diesem Kanal. Die aufeinanderfolgenden Bitzeiträume mn, in denen der Phasenschieber gelesen wird, wurden mit Ml, Ml.. .M9 bezeichnet, im Bitzeitraum Ml wird die Zeile 1 gelesen, in der der Impuls Sl eingeschrieben ist.

Schließlich sind im unteren Teil der Tabelle III die vom Wähler 113 ohne Abweichungskorrektur abgegebenen Signale kl bis k6 angegeben.

Das Signal d3 erscheint im Grundzeitraum A · c des Bitzeitraumes Ml und ebenfalls das Signal Δ. Die logische Bedingung ß'3 · Δ · A" · d schaltet den Zähler PC fort, der im Zeitraum A" · d die Stelle QA, einnimmt.

Die oben bereits beschriebenen Vorgänge finden im Schritt Q4 statt und das Signal Q5 erscheint bei der Bedingung Q'4 · A · b, so daß dieses Signal im Zeitraum M 3 besteht.

Die Bedingung E'O · kl · Q5 (F i g. 10) bringt den Zähler RE in die Stellung El, und ein im Zeitintervall Q5-El-k4 (Schaltung 443 in F i g. 10) erscheinendes Verschiebungskorrektursignal SH wird über die Schaltung SC5 (F i g. 5) dem Spaltenwähler 113 des Speichers 111 zugeführt. Die in den Zeitlagen des Verbindungsweges Jn auftretenden Signale kl bis /c6 haben keine bestimmte Phasenbeziehung zu den Signalen ml bis m6. Sie haben jedoch praktisch die gleiche Dauer, und man kann sicher sein, daß ein in den Zeiträumen m3 und /κ4 erscheinendes Signal kl

as höchstens noch im Zeitraum m4 ansteht und daß das Verschiebungskorrektursignal drei Bitzeiträume später auftritt (Q5· El · k4). Man kann sicher sein, daß das Korrektursignal über die Schaltung 113 im Zeitraum M 4 wirkt, und es wird im Beispiel angenommen, daß es auch später auftritt.

Im Zeitraum M4 werden daher die von der Zeile 1 kommenden Signale im Speicher 200 an die Adresse VlJn eingeschrieben, und es findet keine Korrektur statt. Um dieses Beispiel weiter auszuführen, wird angenommen, daß der Bitzeitraum mn mit dem Zeitraum kl des Verbindungsweges übereinstimmt bzw. die Zeiträume kl und k3 überlappt, so, wie es in der letzten Zeile der Tabelle III dargestellt ist. Wenn die Zeile 1 im Zeitraum M4 · α gelesen wird, so werden gerade die in der Zeile 3 empfangenen Signale eingeschrieben (Signale, die im Zeitraum Mögelesen werden). Das im Zeitraum k4 kurz nach dem Signal M4 auftretende Korrektursignal SH wird dem Auswähler 113 zugeführt, wenn dieser die Spalte 4 auswählt. Unter dem Einfluß dieses Signals springt der Wähler 113 von der Stellung k4 in die Stellung k6, so daß das Signal 52 (zweiter Impuls des Kanals 5) in die Spalte 6 des Speichers 111 eingeschrieben wird.

Nachdem der Zähler RE in die Stellung El gebracht wurde, liefert die Vergleichsschaltung J?/sTimmer noch ein Signal U'l, so daß das nächste Signal kl den Zähler in die Stellung El bringt und im Zeitraum k4 ein neues Signal SH erscheint (Bedingung: Q5 · El · k4 in F i g. 10). In der Zwischenzeit wird der Inhalt der Zeile 2 des Speichers 111 im Zeitraum M5 zum Speicher 200 übertragen, und das Einschreiben in die Zeile 1 (Signale, die im Zeitraum Ml gelesen werden) erfolgt, wie oben angegeben, mit einem Fortschalten von der Spalte 5 zur Spalte 6 (vgl. Tabelle III). Dieser Vorgang wiederholt sich so lange, wie die Vergleichsschaltung RK ein Signal U'l abgibt, also solange die Anzahl der Sprünge von der Stellung k4 zur Stellung K6 kleiner ist als die im Register RCdgespeicherte Zahl. Entsprechend der angenommenen Phasenbeziehung zwischen den Signalen kl bis k6 und ml bis m 6 erscheint ein den Zähler RE in die Stellung E3 bringendes Signal kl ungefähr einen Bitzeitraum vor dem Signal m6, das die Übertragung der Zeile 6 an die

29 30

Adresse VAJn des Speichers 200 veranlaßt Die Ver- _{4M Emeute prü{ der im Kanal}

gleichsschaltung RKliefert dann em Signal U' 2, das empfangenen Codewörter

anzeigt, daß der Zahler RE die gleiche Zahl wie das ^{e b}

Register RCd enthält. Das Auftreten eines Signals !72 bringt den Schritt-

.,„ .. .. , , . 5 zähler von der Stellung Q5 in die Stellung ß7 (Be-

4.353 Abweichungskorrektur ^ . _ß,_g. _m . _k6)_ _{Zu Beginn des S}chnttes Ql

fur den FaIlJy= dA oderdS werden die Abweichungskorrekturen durch Ausin diesem Fall liefert die Vergleichsschaltung RK ein Sendung eines Signals (Bedingung: E3 · Ql · kA) Signal U'l, wenn der Zähler REsich in der Stellung E3 vervollständigt, das einen Sprung während des Einbefindet, das anzeigt, daß es erforderlich ist, ein oder io Schreibens der Zeile 2 veranlaßt (diese Signale werden zwei Signale SH mehr zu senden. im Zeitraum M8 gelesen), so, wie es in der Tabelle III

Diese zusätzliche Korrektur wird im Schritt Q6 dargestellt ist.

durchgeführt, der sich mit einer Verzögerung von etwas Der Schritt β 7 ist ein Durchgangsschritt, und unweniger als einer Abtastperiode an den Schritt β 5 an- mittelbar nach Beendigung dieser Abtastperiode schließt (ß6 = ß'5 · F'24 · Ul · d). Die Gründe hier- 15 schaltet der Schrittzähler in die Stellung β 8 (Bedinfür werden am Ende dieser Betrachtung angegeben. gung: Ql · VlA · d).

Das Signal E'3 bringt den Zähler RE in die Stel- Während des Schrittes β 8 wird erneut eine Syn-

lung EA, und das entsprechende Codewort CEA unter- chronisationsprüfung vorgenommen, die mit der scheidet sich von den Codewörtern CDA und CD 5, so während des Schrittes β 2 durchgeführten Synchronidaß die Schaltung 450 ein weiteres Signal Ul abgibt, 20 sationsprüfung übereinstimmt, zu Beginn dieses Vor- und man kann erkennen, daß dieses Signal den Zähler ganges befinden sich die Flip-Flop-Schaltungen S2 nicht im Schritt β 5 weiterschalten kann. und S3 in der Stellung 0. Alle von den Schaltungen

Wie oben angegeben, beginnt der Schritt β6 am RGl, RGl, Dd, Sl und S3 (F i g. 8 und 9) und vom Ende einer Abtastperiode, und der Zähler RE ist in Zähler i?C (F i g. 9) während des Schrittes β 2 durchgeder Stellung E5, man erhält bei dj = dA ein Signal Ul. 25 führten Vorgänge werden auch während des Schrittes Bei dj = dS gelangt der Zähler später in die Stellung E6 β 8 durchgeführt. Wenn die Synchronisierung in den und das Signal Ul erscheint in diesem Bitzeitraum. Schritten β 2 bis β 7 richtig durchgeführt wurde, dann In jeder dieser Stellungen wird im Zeitraum kA ein wird dreimal das Signal d0 empfangen, der Zähler RC Signal SH abgegeben. nimmt die Stellung R3 ein, und die Flip-Flop-Schal-

Es wurde gezeigt, daß die Abweichungskorrektur 30 tungS2 ist in der Stellung 0. Die Bedingung R3 · 32 durchgeführt wird, indem zu Beginn einer Abtast- bedeutet, daß das Codewort CSy in Ordnung ist. Der periode die Fortschaltung des Wählers 113 ein, zwei Schrittzähler gelangt dann in die Stellung Q9 (Bedin- oder drei aufeinanderfolgende Male um eine Einheit gung: Q'8 ■ R3 · S2 · b), in der alle Synchronisierabgeändert wird, diese Abänderung entspricht einer schaltungen in die Ruhestellung zurückgebracht wernegativen Abweichung. Wenn die Abweichung zwi- 35 den, das gleiche gilt für die Flip-Flop-Schaltung F, die, sehen den von der Schaltung 130 (F i g. 3 und 15) ver- wenn sie sich in der Stellung 1 befindet, das Festfahren glichenen Signalen positiv ist, dann verlängert diese der Synchronisationsschaltung auf die Gruppe Gh ver-Fehlerkorrektur die Fehlererkennung, und es besteht hindert. Im Zeitraum ß'9 ■ mA· b gelangt der Schrittkeine Gefahr, daß die Wirkung der Schaltungen zähler in die Stellung β 0, in der der Wähler GS gestört wird. 40 (F i g. 5) um einen Schritt weiterschaltet (Bedingung:

Wenn die Abweichung negativ ist und die Schal- ß0 · ml, wodurch die Gruppe Gh + 1 ausgewählt tung 130 z. B. eine Koinzidenz zwischen den Signalen wird), und der Zähler JS wird in die Stellung zurück- mnl und gl · kl feststellt, so erzeugt die Abweichungs- gebracht, indem er ein Signal Jl abgibt (Bedingung: korrektur plötzlich eine zusätzliche negative Abwei- ß'O· d-m.6). Die Synchronisationsschaltung ist dann chung von einem, zwei oder drei Bitzeiträumen, und 45 bereit, einen neuen Synchronisiervorgang durchzubei der nächsten Messung fällt das Signal mnla mit führen.

den Signalen k6 · gl, k5 · gl oder kA · gl zusammen. Wenn die Bedingung R3 · Sl erfüllt ist, so bedeutet

Dann tritt der Fall auf, daß ein Informationsverlust dies, daß das gefundene Codewort CSy ist, und man erscheint und ein Einschreibfehler im Befehlsspeicher gelangt zum Schritt ß3 (Bedingung: ß'8 · Sl · R3 · b), vorkommt. s° und die oben beschriebenen Vorgänge werden wieder-

Der Verlust kann nicht vermieden werden, aber der holt.

Einschreibfehler wird durch Abgabe eines Fehler- Um zu vermeiden, daß die Kanalsynchronisiersignals einer Bedingung: schaltung XCV durch einen besonders gestörten Ver-

NO — P-I OrA 4- Ä-S -4- kd\ · m»1 . η bindungsweg blockiert wird, bringt das Laufzeitsignal

JYO - gi yc4 -ι- KS -f- Kb) mm a, ^ _χ32 ^ _{Schrittzähler direkt} ·_{η die Stellung Q9 (Bedin}.

ausgeglichen. Dieses Signal erscheint ebenfalls vor der gung: T32 · Q'8 · mA · b), und der Verbindungsweg Abweichungskorrektur bei einer Koinzidenz zwischen wird gesperrt, so, wie es oben angegeben wurde (Flipmnl-aund: Flop-Schaltung HS' wird durch die Bedingung:

— gl - kl, wenn dj = dl, ß9 · T32 · A! · c in die Stellung 1 gebracht).

— gl · kl, wenn dj = dl. 6o

Andererseits ist die Abweichung zwischen der 5. Steuerwähler eines Phasenschiebers

Verbindungswegzeit und der Vermittlungsstellenzeit _Tri j « · * ,. · -? t. -..j

sehr wichtig, wenn die Vermittlungsstelle eingeschaltet _ ?^m {°}^g™^d™ ??ⁿS.ⁿ.^^tzt,.^im ^ammenhang mit den

wird, und um die Synchronisation zu beschleunigen, ^F * §·^{16 bis}. ¹^e Zahler beschrieben werden die zuwird ein Fehlersignal abgegeben, wenn die Bedingung: ⁶S fmua ^mit.S^ecoi^^rni^en Zeilenwahler 112 und

^{606 6 6} den Spaltenwähler 113 des Phasenschiebers 111 bilden.

Po = gl · {kl + kl + /c3) · mnl · a, Die Codewörter der Signale gl, gl, g3 und kl bis k6

erfüllt ist. sind in der nachfolgenden Tabelle IV enthalten.

Tabelle IV

Zeilen	j	gl	Wähler	vort BZ	Signal	Spalten	Wähler	BS
Signal			Code\ Bl		kl		Codewoi 54	0
			0
		O		kl			1
	g3			k3			1
		1
	O		kA			1
			k5		0	1
	1
1		k6		0	0
			1
B3
0	1
0
0
	0
1
1	0
1

Jede der Binärstellen dieser Codeworte wird von einer Zählschaltung mit einer Flip-Flop-Schaltung 230 und einer Steuerschaltung 240 (F i g. 16) empfangen, der Vorbereitungssignale SP, Ausführungssignale SV negativer Polarität (F i g. 17.2 und 17.3) und Steuersignale SC positiver Polarität (F i g. 17.4 und 17.5) zugeführt werden. Die Flip-Flop-Schaltung soll sich in der Stellung 1 (in der Stellung 0) befinden, wenn ein Potential + V am Ausgang K (K) erscheint, also wenn der Transistor 232 (231) Strom führt.

Es soll angenommen werden, daß im Zeitintervall kl des Kanalzeitraumes Gl (alle diese Zeitintervalle werden in der Zeitlage des Verbindungsweges HJ angegeben) die Flip-Flop-Schaltung 230 sich in der Stellung 0 befindet und daß die Kondensatoren 241 und 242 entladen sind:

(VB' - VA' = 0, VD' - VC = 0). Die Basis des Transistors 231 liegt auf einem Potential, das sich etwas vom Erdpotential unterscheidet, und die Diode 237 ist nicht leitend, welches Potential VA' der Punkte' auch immer haben mag.

Zur Zeit kl gilt die Beziehung VA = VB = VE = + V. Die Diode 247 ist gesperrt, und es gilt die Beziehung VB" = + V. Daher leiten sowohl die Dioden 245 und 251 als auch die Dioden 243 nicht, und der Kondensator 241 bleibt entladen.

Im Zeitintervall k3 gilt: VA = 0, VB = VE = + V. Die Diode 247 ist weiterhin gesperrt, aber es fließt ein Strom über die Elemente 249,251,241,243 (die Dioden 251 und 243 leiten), und der Kondensator 241 wird auf eine Spannung VB' - VA' = + V (vgl. Fig. 17.6) aufgeladen. Die Ladezeitkonstante ist so gewählt, daß der Kondensator die erforderliche Ladung bereits vor dem Ende des Zeitintervalls k3 erreicht, so daß man am Ende dieses Zeitintervalls folgende Beziehungen hat: VA' = 0, VB' = +V.

Wenn im entgegengesetzten Fall im Zeitintervall k3 das Signal SCl nicht auftritt, so ist die Diode 247 nicht mehr gesperrt, und der Kondensator 241 bleibt entladen.

Man kann also sagen, daß das Signal SP die Auf-

ladung des dem leitenden Transistor zugeordneten Kondensators bewirkt, wenn gleichzeitig ein Steuersignal SCl auftritt.

Im Zeitintervall kA ist VA = VB = + V, VE = 0.

Da VA' = 0 ist, ist die Diode 243 gesperrt. Die Diode 247 ist leitend und VB" = 0. Die Dioden 245 und 251 leiten nicht, da VB > VB", und die Spannung VB' bleibt gleich +V.

In den Zeitintervallen k 5 und k 6 ändern sich die

ίο Steuerspannungen nicht.

Im Zeitintervall k 1 des Zeitraumes G1 gelten die Beziehungen: VA = +V, VB = VE = 0. Die Dioden 245, 247 und 251 leiten, und daher gilt VB' = 0. Das Potential dieses Punktes wird also um V Volt negativer als das Potential des Punktes A', dadurch bleibt die Diode 243 gesperrt.

Der Kondensator 241 wird dann entladen, indem ein Strom in der Richtung des Pfeiles 49 über die Basis-Emitter-Verbindung des Transistors 231, die leitende

ao Diode 237, den Kondensator 241 und die Diode 245 fließt. Der Strom fließt in Sperrichtung über den Transistor, so daß dieser bald gesperrt wird und die Flip-Flop-Schaltung 231 in die Stellung 1 gelangt. Der Entladekreis des Kondensators ist so bemessen, daß die Entladung sehr rasch erfolgt und das Signal K zu Beginn des Zeitintervalls kl erscheint.

Das Signal SF bewirkt die Entladung des dem leitenden Transistor zugeordneten Kondensators und die Sperrung dieses Transistors.

Zusammengefaßt bewirkt die Signalkombination SP-SV den Zustandswechsel der Flip-Flop-Schaltung, vorausgesetzt, daß gleichzeitig mit dem Signal SP dem dem leitenden Transistor zugeordneten Kondensator ein Steuersignal SC zugeführt wird.

Das Signal SP kann ständig zugeführt werden, da die Diode 243 im Zeitintervall VA — 0 gesperrt bleibt (Kondensator geladen).

Die Rückstellung in die Stellung 0 erfolgt in ähnlicher Weise unter der Steuerung durch die Signale SP, SV und SCO. Aus den F i g. 17.7 und 17.8 ist zu erkennen, daß das Signal K kurz nach dem Zeitintervall k6 des Kanalzeitraumes Gl verschwindet.

F i g. 18 zeigt einen Ubersichtsplan des Zeilenzählers mit drei Stufen, zwei der letzteren liefern das Zeilencodewort, und die dritte liefert das während der Abweichungskorrektur im Fall FC < FJ benutzte Sperrsignal BE. In diesem Zähler besitzt jede der Steuerschaltungen Tl, Tl, TE die Anschlüsse SP, SV, SCl und SCO, denen die Steuersignale mit gleichen Bezugszeichen zugeführt werden.

Es wurde oben gezeigt, daß einer der Vorgänge bei der Abweichungskorrektur darin bestand, eine Fortschaltung bzw. Rückschaltung um eine Einheit in der Zeilenauswahl des Phasenschiebers 111 vorzunehmen.

Dieser Vorgang wird in dem Kanalzeitraum (in der Zeitlage des Verbindungsweges HJ) durchgeführt, der der Abgabe eines Signals EA oder ER folgt.

Tabelle V

Gewählte
Zeile

Zeitraum Gl

Vorausgegangenes
Codewort

Normal Zeitraum Gl
Neues Codewort
Voreilend

Nacheilend

gl

00
01

01
11
00

Bl

Bl

Bl

11
00
01

Bl

Bl

00
01

11

Bl

Bl

909503/1260

In der Tabelle V gibt die Spalte 1 die durch Decodierung des in der Spalte 2 angegebenen Codewortes ausgewählte Zeile im Kanalzeitraum Gl an. Die Spalten 3, und 5 zeigen die vom Zähler im nächsten Zeitraum Gl abgegebenen Codewörter an, für den Fall einer normalen Auswahl, einer Voreilungskorrektur oder einer Nacheilungskorrektur. Durch Vergleich dieser Tabelle mit F i g. 18 gelangt man zu den in Tabelle VI aufgeschriebenen Bedingungen. In dieser Tabelle sollen die Signale k3, kl, EA, ER, Bl und Bl Signale positiver Polarität, bezogen auf Erdpotential, sein, so daß z. B. ein Signal £3 ein negatives Signal vom Betrag V Volt im Zeitintervall k 3 bedeutet.

Das Signal BE steht während des gesamten Kanal-

zeitraumes GI an, der dem im Zeitintervall Jt3 (F i g. 3) auftretenden Signal ER (vgl. F i g. 17.8) folgt.

Der Spaltenzähler des Wählers 113 (dargestellt in F i g. 19) arbeitet in einer etwas anderen Weise. Er benutzt einen zyklischen Code, in dem nur eine Binärstelle von einer Stellung zur anderen wegfällt, und er kann beim Vorliegen eines Abweichungskorrektursignals SH einen Sprung von der Stellung k4 zur Stellung k 6 machen. Bei diesem Zähler werden die Eingänge SP stets auf das Potential +V gebracht, und die Eingänge SV empfangen komplementäre Signale zu den an den Ausgängen 12 des Verstärkers 101 (F i g. 3) abgegebenen positiven Signalen Y.

Tabelle VI

Wechsel von der Stellung 0 in die Stellung Rückstellung von der Stellung 1 in die Stellung 0

Flip-Flop Bl
Flip-Flop Bl

[Β2-ΈΧ-ΈΚ + ΉΊ-EA]-ET ~ΒΊ·ΈΚ Bl-ER Β1-ΈΑΈΚ + ΈΪΒ2-ΕΑ

Entsprechend dem zyklischen Code wird jede Flip-Flop-Schaltung während jedes Kanalzeitraumes nur einmal geschaltet. So gelangt z. B. die Flip-Flop-Schaltung 53 im Zeitintervall k4 (vgl. Tabelle IV) von der Stellung 0 in die Stellung 1. Für diesen Schaltvorgang wird dem Eingang SP im Zeitintervall k3 das Steuersignal si zugeführt, und das durch das den nächsten Bitzeitraum definierende Signal Y gebildete Ausführungssignal bringt die Flip-Flop-Schaltung in die Stellung 1 zurück. Zur Abweichungskorrektur bewirkt ein im Zeitraum k4 (Schaltung 443 in F i g. 10) auftretendes Signal SH einen Sprung in die Stellung k6.

Claims (14)

Patentansprüche:

1. Schaltungsanordnung zur Synchronisation der an eine Vermittlungsstelle angeschlossenen Verbindungswege mit dem festen Zeitraster der Vermittlungsstelle, wobei auf den Verbindungswegen die Nachrichten und ein Synchronisierzeichen in mehreren Zeitvielfachkanälen mit Hilfe von Puls-Code-Modulation übertragen werden und ein Phasenschieber in den einzelnen Verbindungswegen angeordnet ist, dadurch gekennzeichnet, daß alternierende Phasenabweichungen jeweils innerhalb der einem Verbindungsweg zugeordneten Schaltung mit Hilfe eines Pufferspeichers durch Veränderung der Pufferungszeitspanne und durch gleichzeitige Sprünge des zugeordneten Adressenzählers für die Abfrage der zwischengespeicherten Nachrichten ausgeglichen werden, daß einseitig zunehmende Phasenabweichungen mit einer zentralen Kanalsynchronisierschaltung nacheinander bei allen Verbindungen ausgeglichen werden, daß die Kanalsynchronisierschaltung an Hand des Empfanges des Synchronisierzeichens die richtige Phasenlage der Kanäle eines Verbindungsweges prüft, daß die Synchronisierschaltung bei einseitig zunehmender Phasenabweichung und bei fehlendem Synchronismus die Richtung der Abweichung ermittelt und daß eine zentrale Phasenkorrekturschaltung durch gegebenenfalls wiederholtes Unterdrücken des empfangenen Kanals mit dem Synchronisierzeichen oder durch Einblenden eines zusätzlichen Kanals ohne Information den Synchronismus wiederherstellt.

2. Schaltung nach Anspruch 1, gekennzeichnet durch einen Phasenschieber (111), in den die empfangenen Nachrichten seriell in mehreren Zeilen eingeschrieben und unabhängig davon parallel ausgelesen werden können, und durch einen zugeordneten Zeilenwähler (112), der bei Feststellung einer Frequenzdifferenz beim Zeilenwechsel während des Lesens eine oder mehrere Zeilen vor- oder zurückspringen kann.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß dem Phasenschieber ein Impulsverstärker (101) vorgeschaltet ist, der einerseits die Form der empfangenen Signale beeinflußt und andererseits ein Bezugssignal abgibt, das die mittlere Frequenz der empfangenen Signale kennzeichnet.

4. Schaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Frequenzabweichungsprüfer (130), in dem die Zeitlagen der aus den empfangenen Signalen abgeleiteten Bezugssignale und die Bitzeitmarken der Vermittlungsstelle verglichen werden und der eine Information über die Abweichungsrichtung abgibt, wenn die Abweichung einen bestimmten Wert übersteigt.

5. Schaltung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Verbindungsgruppenschaltung (Geh) mit sechs Anschlußschaltungen für ankommende Leitungen, mit einem Gruppendatenspeicher mit einhundertvierundvierzig Zeilen bei vierundzwanzig Kanälen pro Verbindungsweg, mit einem Gruppenbefehlsspeicher (151), der für jeden Verbindungsweg eine mittels der zugeordneten Bitzeitmarken gelesene Zeile besitzt und aus einem die zyklische Adressenauswahl im Gruppendatenspeicher bewirkenden Gruppenadressenzähler, einem Fehlerspeicher (152) und einem Störungsspeicher (153) besteht, und mit einem Synchronismuswächter, der ein Signal abgibt, wenn das Synchronisierzeichen nicht indem Zeitraum empfangen wird, in dem seine Adresse im Gruppendätenspeicher ausgewählt wird.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die vom Frequenzabweichungsdetektor abgegebene Information über die Abweichungsrichtung in der diesem Verbindungsweg zugeordneten Zeile des Fehlerspeichers eingeschrieben wird.

7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Abweichungskorrektur auf Grund der im Fehlerspeicher gelesenen Information durchgeführt wird, wenn die der Speicherung des Synchronisierzeichens vorbehaltene Adresse (F24) während des diesem Verbindungsweg zugeordneten Bitzeitraums vom Gruppenadressenzähler ausgewählt wird.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Abweichungskorrektur aus einer Vor- oder Rückstellung des Zeilenwählers des Phasenschiebers und einer Rück- oder Vorstellung des Gruppenadressenzählers besteht, so daß alle auf dem betrachteten Verbindungsweg empfangenen Nachrichten außer dem Synchronisierzeichen ohne Fehler oder Lücke im Gruppendatenspeicher eingeschrieben werden.

9. Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß für alle ankommenden Verbindungswege einer Vermittlungsstelle die Synchronisation in einer gemeinsamen Synchronisationsschaltung überwacht wird, in der bis zur Ermittlung eines Asynchronzeichens alle Verbindungsgruppen zyklisch abgetastet werden, in der darauf bei der Gruppe mit dem Asynchronzeichen alle Verbindungswege zyklisch abgetastet werden, bis der nicht synchronisierte Verbindungsweg ermittelt und mit der Abweichungskorrekturschaltung verbunden ist.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß auf jedem Verbindungsweg dreimal nacheinander der zeitlich richtige Empfang des Synchronisierzeichens im Kanal (F24) überprüft wird und daß bei Übereinstimmung des empfangenen Zeichens mit dem im Gruppendatenspeicher eingespeicherten Synchronisierzeichen ein Koinzidenzsignal abgegeben wird, während bei einer Abweichung ein Nichtkoinzidenzsignal abgegeben wird.

11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß bei einem Nichtkoinzidenzsignal eine Suche nach dem übertragenen Synchronisierzeichen eingeleitet wird, indem in einer Gruppe von zwölf empfangenen aufeinanderfolgenden Binärstellen jeweils sechs aufeinanderfolgende Binärstellen mit dem Synchronisierzeichen des Gruppendatenspeichers verglichen werden, und die Abweichung in Bit von der Sollage im Phasenschieber ermittelt wird.

12. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Adressenauswahl im Gruppendatenspeicher so korrigiert wird, daß die Adresse {VI) ausgewählt wird, wenn die zum Kanal (2) gehörenden Nachrichten übertragen werden usw., und daß die Verschiebungskorrektur der mit dem Synchronisierzeichen identischen Zeichengruppe durch mehrfaches Vorstellen des Binärstellenwählers des Phasenschiebers bewirkt wird.

13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß nach jeder Verschiebungskorrektur der richtige Empfang des Synchronisierzeichens überprüft wird und dann entweder in der zyklischen Überprüfung der anderen Verbindungswege fortgefahren wird oder erneut nach dem Synchronisierzeichen gesucht wird.

14. Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Suche nach dem Synchronisierzeichen eines Verbindungsweges zeitlich begrenzt ist und daß nach Ablauf dieser Zeit der entsprechende Verbindungsweg im Störungsspeicher als gestört markiert wird und die zyklische Überprüfung der anderen Verbindungswege fortgesetzt wird.

Hierzu 11 Blatt Zeichnungen