DE1258519B - Verfahren zum Herstellen von Halbleiterkoerpern fuer Halbleiterbauelemente - Google Patents

Verfahren zum Herstellen von Halbleiterkoerpern fuer Halbleiterbauelemente

Info

Publication number
DE1258519B
DE1258519B DE1960S0067068 DES0067068A DE1258519B DE 1258519 B DE1258519 B DE 1258519B DE 1960S0067068 DE1960S0067068 DE 1960S0067068 DE S0067068 A DES0067068 A DE S0067068A DE 1258519 B DE1258519 B DE 1258519B
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor material
production
base
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1960S0067068
Other languages
English (en)
Inventor
Dr Josef Grabmaier
Hans-Friedrich Quast
Dipl-Ing Hans-Heinrich Kocher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL260907D priority Critical patent/NL260907A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1960S0067068 priority patent/DE1258519B/de
Priority to FR850709A priority patent/FR1286808A/fr
Priority to CH98161A priority patent/CH399597A/de
Priority to GB506861A priority patent/GB894700A/en
Publication of DE1258519B publication Critical patent/DE1258519B/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Silicon Compounds (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES WTWWl· PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIl
Deutsche Kl.: 21 g -11/02
S 67068 VIII c/21 j
12. Februar 1960
11.Januar 1968
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterkörpern für Halbleiterbauelemente durch thermisches Zersetzen einer gasförmigen Verbindung eines Halbleitermaterials und Abscheiden des Halbleitermaterials auf mehrere aus demselben Halbleitermaterial bestehende, auf einer Unterlage angeordnete EinkristaMscheiben in aufeinanderfolgenden Schichten verschiedener Leitfähigkeit und/ oder entgegengesetzten!Leitungstyps.
Aus der deutschen: Patentschrift 865 160 sowie aus der deutschen Auslegeschrift 1 057 845 sind bereits Verfahren zum Erzeugen von Halbleiterschichten auf einem Halbleiterkörper bekannt, bei denen zur Auflage der zur Abscheidung vorgesehenen Kristallscheiben die aus Quarz oder ähnlichem Material bestehende Wand des für die Abscheidung des gasförmigen Halbleitermaterials vorgesehenen Reaktionsgefäßes verwendet wird.
Zum Erzeugen einer einkristallinen Schicht mit vorbestimmten Leitungstyp enthält dabei das gasförmige Halbleitermaterial ζ. B. das Halogenid des Halbleitermaterials, eine Dotierung, welche den Leitungstyp und die Leitfähigkeit der Schicht bestimmt. Mit diesem Verfahren können aufeinanderfolgende Schichten verschiedener Leitfähigkeit und/oder von entgegengesetztem Leitungstyp hergestellt werden. Durch Steuerung des Anteils der zugeführten Dotierstoffe kann die Leitfähigkeit der abgelagerten Schichten beeinflußt werden.
Aus der deutschen Auslegeschrift 1048 638 ist ein Verfahren bekannt, bei dem die für die Abscheidung vorgesehenen Kristallscheiben selbst auf die für die Zersetzung des Halbleitermaterials notwendige Temperatur aufgeheizt werden und nach Beendigung des Abscheideprozesses zu Halbleiterbauelementen mitverarbeitet werden.
Die Erfindung dient zur Lösung der Aufgabe, die abgeschiedenen Schichten in gleichmäßiger Schichtdicke und mit einer definierten Dotierungskonzentration herzustellen.
Dies wird nach dem erfindungsgemäßen Verfahren dadurch erreicht, daß als Unterlage für die Einkristallscheiben ein zusätzlich in den Reaktionsraum eingebrachter, aus hochreinem Halbleitermaterial bestehender, plangeschliffener Stab verwendet wird und daß der Stab durch direkten Stromdurchgang auf die zur Zersetzung der gasförmigen Verbindung des Halbleitermaterials erforderliche Temperatur aufgeheizt wird.
Durch die Verwendung dieses Stabes wird erreicht, daß keine Verunreinigungen, die bei den für die Zersetzung der Halbleiterverbindungen herrschenden Verfahren zum Herstellen von Halbleiterkörpern für Halbleiterbauelemente
Anmelder:
Siemens Aktiengesellschaft,
Berlin und München,
8000 München 2, Wittelsbacherplatz 2
Als Erfinder benannt:
Dr. Josef Grabmaier, 8000 München;
Hans-Friedrich Quast, 7800 Freiburg;
Dipl.-Ing. Hans-Heinrich Kocher,
3000 Hannover
Temperaturen durch eine aus einem Fremdkörper, bestehenden Unterlage, wie sie bei bekannten Verfahren verwendet wird, ausdiffundieren, bei dem epitaktischen Aufwachsprozeß mit eingebaut werden.
Außerdem bewirkt die Verwendung eines aus hochreinem Halbleitermaterial hergestellten und plangeschliffenen beheizbaren Stabes, bedingt durch den guten Wärmeübergang, daß über die gesamte Oberfläche der Kristallscheiben, auf denen die Abscheidung erfolgen soll, die gleiche Temperatur herrscht, was zur Folge hat, daß eine definierte, über die ganze Ausdehnung der Scheiben gleichmäßige Schichtdicke mit einem definierten spezifischen Widerstand erzielt wird. Dadurch ist die Möglichkeit gegeben, eine Vielzahl von Halbleiterkörpern mit in bezug auf die elektrischen Parameter eng tolerierten Streugrenzen aus einer einzigen Kristallscheibe bzw. aus einer in einem Reaktionsraum befindlichen Charge von Kristallscheiben herzustellen.
Besonders vorteilhaft kann das Verfahren bei der Herstellung von eigenleitenden Halbleiterschichten angewendet werden.
Weitere Einzelheiten des Verfahrens nach der Lehre der Erfindung sollen an Hand der Figur und an einem Ausführungsbeispiel näher erläutert werden. Bei dem in der Figur dargestellten Ausführungsbeispiel wird als Unterlage für die Einkristallscheiben ein durch Zonenziehen hochgereinigter, wenigstens eine plane Fläche aufweisender Siliziumstab 1 verwendet, auf den die Silizumscheiben 2 bis 7 aufgebracht werden. Als Unterlage kann aber auch ein aus einem hochreinen Siliziumstab herausgeschnitte-
709 718/331
nes langgestrecktes Teilstück, beispielsweise eine Hälfte eines der Länge nach durchgesägten Silizumstabes verwendet werden. Die aus Silizium bestehende Unterlage ist an ihren Enden mit zwei Elektroden 8 und 9 versehen, die an der Betriebsspannungsquelle 11 liegen. Dabei reicht wegen des hohen Reinheitsgrades der Unterlage die normale Netzspannung nicht aus, um die Unterlage von Zimmertemperatur auf die Zersetzungstemperatur zu erhitzen. Daher werden zu Beginn des Verfahrens die beiden Enden der Unterlage mittels zweier Schalter 13 und 14 an eine Hochspannungsquelle 10 angeschlossen. Mit zunehmender Erwärmung nimmt die Leitfähigkeit des Halbleitermaterials zu, und es kann die Umschaltung auf die normale Netzwechselspannung erfolgen. Der Strom und damit die Temperatur T der Unterlage kann mit der Spule 12 induktiv, d. h. leistungslos geregelt werden. Zur Vermeidung von Verunreinigungen aus den Elektroden werden diese vorteilhafterweise mit Silizium überzogen. Die Unterlage ist in ein z. B. aus Quarz bestehendes Reaktionsgefäß 15 eingeschlossen. Durch die Gaszuführung 16 wird das Reaktionsgasgemisch, das z. B. aus Silikochloroform, Wasserstoff und gegebenenfalls einer gasförmigen Verbindung des Dotierungsstoffes besteht, eingeleitet und durch die durch den Wärmeübergang von der Unterlage her erhitzten Siliziumscheibchen zersetzt. Durch Steuerung des Anteils der Dotierstoffe wird die Leitfähigkeit der abgeschiedenen Schichten beeinflußt. Durch das Rohr 17 strömen die Restgase ab.
Das Verfahren eignet sich besonders zum Herstellen einer Halbleiteranordnung, die zum Erzielen eines hohen Flußstromes verbunden mit einer hohen Sperrspannung zwischen zwei niederohmigen Schichten verschiedenen Leitungstyps eine hochohmige, insbesondere eigenleitende dünne Schicht aufweist. Im folgenden sei kurz die Herstellung einer Diode beschrieben, bei der zwischen einer sehr niederohmigen p-Schicht, die z. B. einen.spezifischen Widerstand von 0,02 Ω · cm aufweist und einer weiteren zur Abscheidung gelangenden niederohmigen η-Schicht, die z. B. einen spezifischen Widerstand von 1 Ω ■ cm aufweist und zum Erzeugen hoher Flußströmung notwendig ist, eine hochohmige, z. B. einen spezifischen Widerstand von 500 Ω · cm aufweisende dünne n-Schicht abgeschieden wird. Dazu wird die z. B. aus Silizium bestehende niederohmige und p-Ieitende Einkristallscheibe auf einem in einem aus Quarz bestehenden Reaktionsgefäß befindlichen Siliziumstab von hoher Reinheit aufgelegt und auf die für die einkristalline Siliziumabscheidung notwendige Zersetzungstemperatur erhitzt, so daß sich aus der Gasphase Silizium in einkristalliner Form abscheidet. Zum Herstellen der niederohmigen η-Schicht auf der hochohmigen, insbesondere eigenleitenden/ Schicht wird während eines Teils der Siliziumabscheidung mit einem dotierenden Stoff, z. B. Phosphor, aus der Gasphase dotiert. Der geheizte Siliziumstab hat zur Aufnahme der einkristallinen Siliziumunterlagen eine angeschliffene plane Fläche.
Die Erfindung kann mit Vorteil Verwendung finden zur Herstellung von Dioden, Leistungsgleichrichtern, Solarelementen, zur Herstellung von Transistoren für große und kleine Leistungen sowie für verschiedene Frequenzbereiche, zur Herstellung variabler Kapazitäten und ähnlicher Halbleiterbauelemente.

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen von Halbleiterkörpern für Halbleiterbauelemente durch thermisches Zersetzen einer gasförmigen Verbindung eines Halbleitermaterials und Abscheiden des Halbleitermaterials auf mehrere aus demselben Halbleitermaterial bestehende, auf einer Unterlage angeordneten Einkristallscheiben in aufeinanderfolgenden Schichten unterschiedlicher Leitfähigkeit und/oder entgegengesetzten Leitungstyps, dadurch gekennzeichnet, daß als Unterlage für die Einkristallscheiben ein zusätzlich in den Reaktionsraum eingebrachter, aus hochreinem Halbleitermaterial bestehender, plangeschliffener Stab verwendet wird und daß der Stab durch direkten Stromdurchgang auf die zur Zersetzung der gasförmigen Verbindung des Halbleitermaterials erforderliche Temperatur aufgeheizt wird.
    In Betracht gezogene Druckschriften: Deutsche Patentschriften Nr. 865 160, 896147; deutsche Auslegeschriften Nr. 1 048 638,1057 845.
    Hierzu 1 Blatt Zeichnungen
    709 718/331 12.67 © Bundesdruckerei Berlin
DE1960S0067068 1960-02-12 1960-02-12 Verfahren zum Herstellen von Halbleiterkoerpern fuer Halbleiterbauelemente Withdrawn DE1258519B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL260907D NL260907A (de) 1960-02-12
DE1960S0067068 DE1258519B (de) 1960-02-12 1960-02-12 Verfahren zum Herstellen von Halbleiterkoerpern fuer Halbleiterbauelemente
FR850709A FR1286808A (fr) 1960-02-12 1961-01-25 Procédé de fabrication d'un dispositif à semi-conducteur
CH98161A CH399597A (de) 1960-02-12 1961-01-27 Verfahren zum Herstellen einer Halbleiteranordnung
GB506861A GB894700A (en) 1960-02-12 1961-02-10 Improvements in or relating to the production of semi-conductor arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1960S0067068 DE1258519B (de) 1960-02-12 1960-02-12 Verfahren zum Herstellen von Halbleiterkoerpern fuer Halbleiterbauelemente

Publications (1)

Publication Number Publication Date
DE1258519B true DE1258519B (de) 1968-01-11

Family

ID=7499277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1960S0067068 Withdrawn DE1258519B (de) 1960-02-12 1960-02-12 Verfahren zum Herstellen von Halbleiterkoerpern fuer Halbleiterbauelemente

Country Status (4)

Country Link
CH (1) CH399597A (de)
DE (1) DE1258519B (de)
GB (1) GB894700A (de)
NL (1) NL260907A (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE896147C (de) * 1951-08-07 1953-11-09 Siemens Ag Verfahren zur Herstellung von Germaniumniederschlaegen aus gas- oder dampffoermigen Germaniumverbindungen
DE1048638B (de) * 1957-07-02 1959-01-15 Siemens &. Halske Aktiengesellschaft, Berlin und München Verfahren zur Herstellung von Halbleitereinkristallen, insbesondere von Silizium durch thermische Zersetzung oder Reduktion
DE1057845B (de) * 1954-03-10 1959-05-21 Licentia Gmbh Verfahren zur Herstellung von einkristallinen halbleitenden Verbindungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE896147C (de) * 1951-08-07 1953-11-09 Siemens Ag Verfahren zur Herstellung von Germaniumniederschlaegen aus gas- oder dampffoermigen Germaniumverbindungen
DE1057845B (de) * 1954-03-10 1959-05-21 Licentia Gmbh Verfahren zur Herstellung von einkristallinen halbleitenden Verbindungen
DE1048638B (de) * 1957-07-02 1959-01-15 Siemens &. Halske Aktiengesellschaft, Berlin und München Verfahren zur Herstellung von Halbleitereinkristallen, insbesondere von Silizium durch thermische Zersetzung oder Reduktion

Also Published As

Publication number Publication date
GB894700A (en) 1962-04-26
CH399597A (de) 1965-09-30
NL260907A (de)

Similar Documents

Publication Publication Date Title
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3635279C2 (de) Gasphasen-Epitaxieverfahren zur Herstellung eines Verbindungshalbleiter-Eiskristalls
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
CH628463A5 (de) Lichtemittierende halbleitereinrichtung.
DE1137807B (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
DE1194984B (de) Halbleiteranordnung aus Siliziumkarbid und Verfahren zu deren Herstellung
DE1621390B2 (de) Verfahren zum abscheiden isolierender duennschichten
DE1016841B (de) Verfahren zur Herstellung eines Halbleiters mit Inversionsschicht
DE1138481C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE112015003959T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE1185293B (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP1019953A1 (de) Verfahren zum thermischen ausheilen von durch implantation dotierten siliziumcarbid-halbleitern
DE2019655A1 (de) Verfahren zur Halbleiterherstellung und zur Herstellung eines dotierten metallischenLeiters
DE1126515B (de) Verfahren zum Herstellen einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE1048638B (de) Verfahren zur Herstellung von Halbleitereinkristallen, insbesondere von Silizium durch thermische Zersetzung oder Reduktion
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1544261B2 (de) Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht eines nach dem Diamant- oder nach Zinkblendegitter kristallisierenden Halbleitermaterials
DE102017201744A1 (de) Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE19712796A1 (de) Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
DE2832153C2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee