-
,Anordnung zum Codieren von Analogsignalen in einem (n+Y)-stelligen
Dualeode nach dem Zählverfahren Zusatz zur Anmeldung: S 97995 VIII a/21 al
Auslegesehrift 1232 198
Die Erfinduno, bezieht sich auf eine Anordnung zum
Codieren von Analogsignalen im Dualeode nach dem Zählverfahren.
-
Von einer Analog-Digital-Umsetzung wird beispielsweise bei mit Pulscodemodulation
arbeitenden Nachrichtenübertragungsanlagen Gebrauch gemacht. Hierzu wird das in
codierter Form zu übertragende Analogsignal sendeseitig zunächst abgetastet und
sodann die Abtastproben mittels eines Codierers in die gewünschte Codekombination
umgesetzt. Der begrenzte Zeichenvorrat erlaubt hierbei nur die übertragung einer
diskreten Anzahl unterscheidbarer Amplitudenstufen. Bei den im kommerziellen Verkehr
üblicherweise aeforderten hohen Anforderungen an die übertragungsqualität muß der
Amplitudenbereich des Analogsignals in eine relativ große Zahl von Amplitudenstufen
unterteilt werden. Wie die Praxis zeigt, erfordert die übertragung von Sprache mindestens
27 = 128 Amplitudenstufen. Für manche Anwendungsfälle werden sogar
28 = 1-56 Amplitudenstufen und mehr benötigt. Die durch eine so hohe Stufenzahl
zu fordernde Genauigkeit an die vom Analog-Digital-Umsetzer durchzuführende Amplitudenanalyse
läßt sich in vielen Fällen auf unmittelbarem Weue nicht realisieren. Das gilt insbesondere
dann, wenn das umzusetzende Analogsignal sehr breitbandig ist und deshalb neben
der hohen Genauigkeit auch sehr hohe Anforderungen an die Arbeitsgeschwindigkeit
der Umsetzer gestellt werden müssen. Je nach Art des vom Analo-Digital-Umsetzer
verwendeten Codierprinzips scheitert die unmittelbare Amplitudenanalyse entweder
an der begrenzten Genauigkeit des Codierers oder aber an der begrenzten Arbeitsgeschwindigkeit
seiner Einrichtungen. Bei nach dem Zählverfahren arbeitenden Codiereinrichtungen
wird die Anwendung der unmittelbaren Amplitudenanalyse bei großer Signalbandbreite
und hoher Stellenzahl des Codes von der größtmöglichen Arbeits# geschwindigkeit
der schnellsten Zählstufe be-
stimmt.
-
Ist die geforderte Arbeitsgeschwindigkeit zu groß, so bietet sich
der Ausweg, zwei und mehr gleiche Codierer einander parallel zu schalten, die abwechselnd
die abgetasteten Werte empfangen. Auf diese Weise läßt sich das Zeitintervall für
die Umsetzung eines Abtastwertes in ein Codezeichen um den Faktor der Anzahl der
Codierer vergrößern, d. h. die Arbeitsgeschwindigkeit der schnellsten Zählstufe
eines Codierers um diesen Faktor herabsetzen. Der technische Aufwand für derartige
Codiereinrichtungen ist jedoch außerordentlich hoch, da jeder dieser Codierer für
sämtliche Elemente des n-stelligen Codes ausgelegt sein muß.
-
Eine Möglichkeit, die geschilderten Schwierigkeiten mit einem wesentlich
geringeren technischen Aufwand zu umgehen, ermöglicht das in der Hauptpatentanmeldung
angegebene Verfahren zur Codierung von Analogsignalen in einem (n + r)-stelligen
Binärcode unter Verwendung von mehreren Codierern, von denen lediglich einer für
n Stellen ausgelegt sein muß, während die anderen Codierer rudimentäre Codierer
sein können. Dieses Verfahren besteht darin, daß die Zuordnung zwischen dem Analogsignal
und der Lage der Quantisierungsstufen von Codierer zu Codierer, bezogen auf die
Zuordnung des die ersten n Stellen des Codes liefernden Hauptcodierers um den Bruchteil
2- einer ursprünglichen Quantisierungsstufe versetzt ist, wozu 2, -' 1 - 1
Codierer,
bei geeigneter Konfiguration der n-ten Stelle des verwendeten Codes auch weniger,
vorgesehen sind und daß die letzten v Stellen des Binärcodes aus den Werten der
n-ten Stellen der oder eines Teiles der Codierer durch binäre Addition ermittelt
werden.
-
Weiterhin ist in der Hauptpatentanmeldung angegeben, daß bei Verwendung
des Dualcodes die (n + m)-te Stelle dieses Codes für m
= 1, 2 ... v durch binäre Addition der Werte der n-ten
Stelle des Hauptcodierers und all der Codierer ermittelt wird, deren Zuordnung zwischen
dem Analogsignal und der Lage ihrer Quantisierungsstufen, bezogen auf
diese
Zuordnung beim Hauptcodierer um den Bruchteil 2-m der ursprünglichen Quantierungsstufe
oder eines Vielfachen davon versetzt ist.
-
Der Erfindung liegt die Aufgabe zugrunde, eine auf dem Verfahren nach
der Hauptpatentanmeldung beruhende Anordnung zum Codieren von Analogsignalen in
einem (n + v)-stelligen Dualcode nach dem Zählprinzip anzugeben, die bei
verhältnismäßig geringem technischem Aufwand hohen Anforderungen an die Qualität
der Umsetzung genügt.
-
Diese Aufgabe wird gemäß der Erfindung bei einer Anordnung, die neben
der Verwendung eines Hauptcodierers mit einem n Stellen aufweisenden Binärzähler
weitere rudimentäre, jeweils aus einer der schnellsten Zählstufe des Hauptcodierers
entsprechenden Zählstufe bestehende Codierer vorsieht, dadurch gelöst, daß die rudimentären
Codierer im Rhythmus der Zählfrequenz (fz) der schnellsten Zählstufe oder der Frequenz
(fo) des Start-Stop-Generators gesteuert sind und hierzu mit ihrem ersten Steuereingang
mit dieser schnellsten Zählstufe oder dem Start-Stop-Generator über Laufzeitglieder
in Verbindung stehen, deren Laufzeiten sich gegenseitig, entsprechend dem Bildungsgesetz
für die letzten r Stellen des Dualcodes, um den Bruchteil 2-, einer Quantisierungsstufe
von der Größe 1/2 fz bzw. 1 fo in der Zeitebene oder einem Vielfachen
davon unterscheiden und daß dem zweiten, der Begrenzung des Zählvorgangs dienenden
Steuereingang der rudimentären Codierer die zu codierenden Abtastwerte des Analogsignals
in pulsdauer- oder pulsphasenmodulierter Form zugeführt sind.
-
Bei einem bevorzugten Ausführungsbeispiel nach der Erfindung ist der
Start-Stop-Generator eine die erste, d. h. schnellste Zählstufe des Binärzählers
darstellende bistabile Kippstufe, an deren erstem Eingang die die Kippstufe im Rhythmus
der Abtastfrequenz des Analogsignals vom bistabilen in den astabilen Zustand überführenden
Startimpulse und an deren zweitem Eingang die Abtastwerte des Analogsignals in Form
phasenmodulierter Impulse (Stopi ,
mpulse) anliegen, die.die Kippstufe vom
astabilen in den bistabilen Zustand zurückführen.
-
Zur Bildung der Ausgänge für die Elemente der letzten j, Stellen des
Dualcodes werden die Ausgänge der rudimentären Codierer und der Ausgang der schnellsten
Zählstufe des Binärzählers zweckmäßig mit einer aus »Exklusiv-Oder«-Stufen aufgebauten
Addierschaltung zusammengeschaltet.
-
An Hand von in der Zeichnung dargestellten Ausführungsbeispielen soll
die Erfindung im folgenden noch näher erläutert werden. In den Zeichnungen bedeutet
F i g. 1 ein Prinzipschema für die Gewinnung eines zusätzlichen Elementes
nach dem Verfahren nach der Hauptpatentanmeldung, F i g. 2 ein Ausführungsbeispiel
nach der Erfindung' F i g. 3 ein weiteres Ausführungsbeispiel nach der Erfindung,
F i g. 4 der zeitliche Verlauf der an den verschiedenen Ausgängen der Baugruppen
der Schaltung nach der F i g. 3 auftretenden Spannungsverläufe.
-
Das mit A bezeichnete Diagramm in der F i g. 1
soll den
Verlauf der Ausgangsspannung einer das Element mit der angenommenen Wertigkeit 20
erzeuaenden Zählstufe darstellen. Am rechten Rand dieses Diagramms -wie auch der
folgenden Diagramme ist die den verschiedenen Spannungszuständen zugeordnete binäre
Ziffer angegeben. Hierbei bedeutet der höhere der beiden Spannungswerte eine binäre
»1« und der niedrigere der im Diagramm auftretenden Spannungswerte eine binäre
»0«. Die jeweilige Wertigkeit des vom Spannungsverlauf A dargestellten
Codeelements in Abhängigkeit der Größe eines Abtastwertes des Analogsignals wird
entsprechend dem Zählverfahren dadurch ermittelt, daß die betreffende Zählstufe
mit Beginn des einem Abtastwert zugeordneten Zeitintervalls im Zeitpunkt ta zu zählen
beginnt und im Zeitpunkt te, in dem der Abtastwert beispielsweise in Form eines
phasenmodulierten Impulses auftritt, die Zählung beendet. Bei der Darstellung in
der F i g. 1 ergibt sich für das dem Spannungsverlauf A zugehörige
Codeelement im Zeitpunkt te eine binäre »1«.
-
Nach dem Verfahren nach der Hauptpatentailmeldung S 97995 VIII
a / 21 al läßt sich das dem Spannungsverlauf A zugeordnete Codeelement
mit der angenommenen Wertigkeit 20 auch mit zwei gegeneinander um den Betrag T phasenverschobenen
Spannungsverläufen B und C mit einer nur halb so großen Folgefrequenz entsprechend
einer höheren Wertigkeit 21 gewinnen. Hierzu müssen die Ausgänge der sie erzeugenden
Zählstufen mit den Eingängen einer binären Addierschaltung verbunden werden, deren
Summenausgang sodann den Ausgang für ein Codeelement entsprechend der Wertigkeit
20 darstellt. Wie die F i g. 1 erkennen läßt, muß die zeitliche Verschiebung
zwischen den Spannungsverläufen B und C ein Zeitintervall -c sein,
das durch den reziproken Wert der vierfachen Zählfrequenz der die Spannungsfolgen
B und C erzeugenden Zählstufen bestimmt ist. Im Zeitpunkt te tritt an den
Ausgängen der die beiden Spannungsfolgen B und C erzeugenden Zählstufen eine
binäre »0« bzw. eine binäre »l« auf, deren binäre Addition entsprechend der
Spannungsfolge A in diesem Zeitpunkt eine binäre »l«
liefert.
-
Das in der F i g. 2 dargestellte Ausführungsbeispiel ist für
die zusätzliche Gewinnung eines Elements nach dem an Hand der F i g. 1 erläuterten
Verfahren nach der Hauptpatentanmeldung bemessen. Das am Eingang e der Codiereinrichtung
in der F i g. 2 ankommende Analogsignal wird im Rhythmus der Abtastfrequenz,
die hierbei wenigstens doppelt so groß ist wie die höchste Signalfrequenz, in der
Abtasteinrichtung M abgetastet und die Abtastproben einem Modulationswandler
U zugeführt. Der Modulationswandler U setzt die Abtastproben in phasenmodulierte
Impulse um, die am Eingang a des Start-Stop-Generators Go wirksam sind. Der Start-Stop-Generator
Go weist einen zweiten Eingang b auf, über den er im Rhythmus der Abtastfrequenz
Startimpulse empfängt. Den Abtastpuls für die Abtasteinrichtung M wie auch den Startpuls
für den Start-Stop-Generator Go liefert eine Pulszentrale PZ, der ein Generator
GT zugeordnet ist, welcher eine Schwingung mit der Abtastfrequenz erzeugt. Der n,
d. h. im vorliegenden Fall drei Stellen aufweisende Binärzähler des Hauptcodierers
setzt sich aus den Zählstufen Z 0, Z I und Z 2 zusammen. Hierbei liefert
die vom Start-Stop-Generator Go unmittelbar angesteuerte erste Zählstufe Z
0 an ihrem Ausgang das Element mit der Wertigkeit 20 und die darauffolgenden
Zählstufen Zl und Z2 in entsprechender Weise die Elemente mit der Wertigkeit 21
und 22.
Das zusätzliche Element mit der Wertigkeit 2-1 wird entsprechend
dem an Hand der F i g. 1 erläuterten Verfahren mit Hilfe eines zusätzlichen
rudimentären Codierers gewonnen, der aus der bistabilen Kippstufe K 1 besteht.
Die Kippstufe K 1 wird über ihren Eingang c von der schnellsten Zählstufe
ZO des Binärzählers des Hauptcodierers getriggert, und zwar mit einer Zeitverzögerung
'r = 1/4fZ mit Hilfe des in den Verbindungsweg zwischen der Zählstufe ZO
und der Kippstufe Kl eingeschalteten Verzögerungsgliedes Ll. fz bedeutet dabei die
Zählfrequenz der Zählstufe ZO. Am Ausgang der Kippstufe Kl tritt somit ein Spannungsverlauf
auf, der bis auf die Phasenverschiebung r zunächst dem Spannungsverlauf am Ausgang
der Zählstufe ZO entspricht, d. h., daß dieser Ausgang die Wertigkeit 20
hat. Um die Phasenverschiebung anzudeuten, ist er mit 20 L 1
bezeichnet.
Die phasenmodulierten Signalimpulse sind der Kippstufe K 1 ihrem weiteren,
einen Sperreingang darstellenden Eingang d zugeführt. Der Ausgang für das
Element 2-1 wird durch den Ausgang der »Exklusiv-Oder«-Schaltung EO 1 gewonnen,
deren beide Eingänge mit dem Ausgang 20 L 1 der Kippstufe K 1 und
dem Ausgang 20 der Zählstufe Z 0
verbunden sind. Die »Exklusiv-Oder«-Schaltung
EO 1
führt die an Hand der F i g. 1 bereits erläuterte binäre
Addition durch. Beim Ausführungsbeispiel nach der F i g. 2, bei dem das Signal
in Form phasenmodulierter Impulse der eigentlichen Codiereinrichtung zugeführt wird,
wird der Start-Stop-Generator Go mit Beginn eines einem phasenmodulierten Impuls
zugeordneten Zeitintervalls von einem an seinem Eingang b eintreffenden Startimpuls
gestartet und die an seinem Ausgang auftretenden Zählimpulse von dem aus den Zählstufen
ZO, Zl und Z2 gebildeten Binärzähler gezählt. Gleichzeitig wird die Kippstufe
Kl über ihren Eingang c im Rhythmus der Zählfrequenz der Zählstufe ZO getriggert.
Dieser Vorgang wird mit dem Eintreffen des an irgendeiner Stelle innerhalb dieses
Zeitintervalls auftretenden phasenmodulierten Signalimpulses am Eingang a des Start-Stop-Generators
Go für den Binärzähler und am Eingang d der Kippstufe K 1 für den
rudimentären Codierer beendet. Damit liegt das Ergebnis dieses phasenmodulierten
Signalimpulses im Dualcode an den Ausgängen der Zählstufen des Binärzählers sowie
der »Exklusiv-Oder«-Schaltung fest. An Stelle phasenmodulierter Signalimpulse können
selbstverständlich auch dauermodulierte Signalimpulse verwendet werden, mit deren
Vorderflanke der Start-Stop-Generator Go gestartet und mit deren Rückflanke er wiederum
stillaesetzt wird. Auch in diesem Fall ist natürlich der Eingang d der Kippstufe
Kl erforderlich, weil sichergestellt werden muß, daß der Zählvorgang der Kippstufe
Kl mit der Rückflanke eines dauermodulierten Impulses ebenfalls sicher beendet wird.
Natürlich ist es auch möglich, die Kippstufe KI statt vom Ausgang der schnellsten
Zählstufe ZO des Binärzählers vom Ausgang des Start-Stop-Generators Go aus zu steuern.
Hierbei muß der Eingang c der Kippstufe Kl so bemessen werden, daß die Kippstufe
nur noch mit jedem ankommenden Zählimpuls in den jeweils anderen stabilen Zustand
umgesteuert wird. Ferner besteht die Möglichkeit, auf den Start-Stop-Generator Go
überhaupt zu verzichten, wenn die Zählstufe Z 0 so ausgelegt wird, daß sie
mit jedem ankommenden Startimpuls vom bistabilen in den astabilen Zustand und mit
jedem ankommenden phasenmodulierten Signalimpuls wiederum vom astabilen in den bistabilen
Zustand (sogenannte Halbwellenzähler) übergeführt wird.
-
An Stelle eines zusätzlichen Elementes können, wie das im vorstehenden
bereits angedeutet worden ist, auch zwei und mehr zusätzliche Elemente gewonnen
werden, wenn eine entsprechende Zahl von weiteren zusätzlichen rudimentären Codierern
vorgesehen wird. Allgemein ausgedrückt, werden für P zusätzliche Stellen
des Dualcodes, abgesehen vom Hauptcodierer, 2#, - 1 rudimentäre Codierer
benötigt, die alle von der Zählfrequenz der schnellsten Zählstufe des Binärzählers
des Hauptcodierers gesteuert werden, und zwar unter Zwischenschaltung von Laufzeitgliedern,
die die erforderliche Versetzung der Zuordnung zwischen dem Analogsignal und der
Lage der Quantisierungsstufen, bezogen auf diese Zuordnung beim Hauptcodierer in
der Zeitebene vornehmen. Dabei muß entsprechend dem Bildungsgesetz für die zusätzlichen
v Stellen des Dualcodes diese Versetzung von Codierer zu Codierer um den Bruchteil
2- einer ursprünglichen Quantisierungsstufe von der Größe 1/2fz in der Zeitlage
gewählt werden.
-
Ein weiteres Ausführungsbeispiel für eine Codiereinrichtung nach der
Erfindung, bei der zwei zusätzliche Elemente gewonnen werden, ist in F i
g. 3 im Blockschaltbild dargestellt. Dieses Ausführungsbeispiel unterscheidet
sich vom Ausführungsbeispiel nach der F i g. 2 zunächst einmal darin, daß
der Start-Stop-Generator Go und die Zählstufe Z 0 miteinander in der bereits
geschilderten Weise zu einer Generatorkippstufe GK vereinigt sind. Ferner sind im
Blockschaltbild der F i g. 3 für das zweite zusätzliehe Element zwei weitere,
bistabile Kippstufen K 2 und K3 darstellende rudimentäre Codierer vorgesehen, die
einschließlich der Kippstufe Kl von der Generatorkippstufe GK aus über Verzögerungs-0
ieder L 1, L 2 und L 3 getriggert werden. Entspre-:,l
C
chend der Zahl j, # 2 beträgt die Laufzeitverzögerung der die Kippstufen
K 1, K 2 und K 3 steuernden Impulsfolge der Generatorkippstufe
GK für die Kippstufe K 1 -r 1 = 2/8 fz, für die Kippstufe K
2 -c 2 = 1/8 fz und die Kippstufe K 3 -c
3 = 3/8 fz. Die Ausgänge für die ersten n Elemente des Hauptcodierers
werden entsprechend dem Ausführungsbeispiel nach der F i g. 2 durch die Generatorkippstufe
GK sowie die sich daran anschließenden ZählstufenZ1 und Z2 gebildet. Gleiches gilt
für das erste zusätzliche Element mit der Wertigkeit2-1 hinsichtlich des Ausa -Oder«-StufeE01.
Das zweite "angs der »Exklusiv zusätzliche Element mit der Wertigkeit2-2 wird durch
die binäre Addition der Ausgänge 20 L 1, 20 L 2 und 20 L 3 der Kippstufen
K 1, K 2 und K 3 und der von der Generatorkippstufe
GK gebildeten schnellsten Zählstufe des Binärzählers ermittelt. Hierzu sind im Blockschaltbild
der F i g. 3 zwei weitere »Exklusiv-Oder«-Stufen EO 2 und EO 3 vorgesehen,
von denen die »Exklusiv-Oder«-Stufe EO 2 die binäre Addition der Ausgänge der Kippstufen
K2 und K3 und die »Exklusiv-Oder«-Stufe E03 die der Ausgänge 2-1E02
und 2-1 der »Exklusiv-Oder«-StufenE02 undE01vornimmt. Die»Exklusiv-Oder«-StufeE03
liefert an ihrem Ausgang 2-2 das gewünschte zusätzliche zweite Element.
-
In der F i g. 4 sind in einem Diagramm die an den verschiedenen
Ausgängen der Schaltung nach der F i g. 3 auftretenden Spannungsverläufe
in ihrer zeitlichen
Zuordnung untereinander aufgetragen. Die binäre
Wertigkeit, die den an den einzelnen Ausgängen auftretenden Spannungswerten zukommt,
ist entsprechend der Fig. 1 auf der rechten Seite des Diagramms angegeben.
In gleicher Weise sind die Zeitpunkteta und te, die das Auftreten eines Startimpulses
und des diesem Startimpuls zugeordneten phasenmodulierten Signalimpulses in das
Diagramm mit eingezeichnet. Wie das Diagramm ohne weiteres erkennen läßt, ergibt
sich das Element mit der Wertigkeit2-1 durch die binäre Addition der Elemente mit
den die Wertigkeit 20 aufweisenden Ausgängen 20 und 20 L 1. Entsprechendes
gilt für die binäre Teiladdition der Ausgänge 20 L 2 und 20 L 3 zum
Ausgang 2-1 EO 2 und für die binäre Teiladdition der Ausgänge 2-1 und 2-1 EO 2 zum
Ausgang für das Element mit der Wertigkeit 2-2.