DE1236080B - Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen - Google Patents

Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen

Info

Publication number
DE1236080B
DE1236080B DE1963S0086478 DES0086478A DE1236080B DE 1236080 B DE1236080 B DE 1236080B DE 1963S0086478 DE1963S0086478 DE 1963S0086478 DE S0086478 A DES0086478 A DE S0086478A DE 1236080 B DE1236080 B DE 1236080B
Authority
DE
Germany
Prior art keywords
zone
conductivity type
junctions
doped zone
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1963S0086478
Other languages
English (en)
Inventor
Dr Ottomar Jaentsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1963S0086478 priority Critical patent/DE1236080B/de
Priority to FR982342A priority patent/FR1402332A/fr
Publication of DE1236080B publication Critical patent/DE1236080B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

jESREPUBLIK DEUTSCHLAND
DEUTSCHES «V; CV'^ PATENTAMT
AUSLEGESCHRIFT
Int. α.:
HOIl
Deutsche Kl.: 21 g -11/02
Nummer: 1 236 080
Aktenzeichen: S 86478 VIII c/21 g
Anmeldetag: 1. August 1963
Auslegetag: 9. März 1967
Die Erfindung betriSt ein Halbleiterbauelement mit mindestens zwei pn-Übergängen und mit mindestens einer schwächer dotierten Zone. Sie bezweckt die Erhöhung der Sperrfähigkeit bei solchen Halbleiterbauelementen. Erfindungsgemäß ist auf mindestens einem Teil der Oberfläche der schwächer dotierten Zone zwischen den beiden an die Oberfläche tretenden pn-Übergängen eine Schicht so aufgebracht, daß in dieser schwächer dotierten Zone eine Oberflächenschicht entgegengesetzten Leitungstyps entsteht, und daß diese Oberflächenschicht entgegengesetzten Leitungstyps durch eine schmale Schutzzone höherer Dotierung und vom gleichen Leitungstyp wie die schwächer dotierte Zone zwischen den pn-Übergängen und längs der pn-Übergänge vollständig in zwei getrennte Oberflächenschichten aufgeteilt ist.
Durch das Erzeugen einer Oberflächenschicht entgegengesetzten Leitungstyps, einer sogenannten Inversionsschicht, auf der schwächer dotierten Zone und durch das Unterbrechen dieser Schicht mit Hilfe einer Schutzzone höherer Dotierung wird die Sperrfähigkeit der Halbleiterbauelemente gegenüber den bekannten Halbleiterbauelementen mit mindestens zwei pn-Übergängen und mindestens einer schwächer dotierten Zone erhöht. Durch die Schutzzone, welche die Inversionsschicht unterbricht, wird ein Kurzschluß zwischen den an die schwächer dotierte Zone angrenzenden Zonen entgegengesetzten Leitungstyps über die Inversionsschicht verhindert. Ein solcher Kurzschluß würde die vorteilhafte Wirkung der Inversionsschicht auf die Sperrfähigkeit des Halbleiterbauelements zunichte machen. Unter Schutzzone wird ein Gebiet verstanden, das keinen Stromanschluß besitzt und nur zur Unterbrechung der Inversionsschicht dient. Diese Maßnahme ergibt vor allem bei npnp- und pnpn-Thyristoren eine Erhöhung der Sperr- und Kippspannung.
Es ist zwar ein Halbleiterbauelement bekannt, dessen mittlere, zwischen zwei pn-Ubergängen liegende Zone an ihrer Oberfläche eine sich zwischen den pn-Ubergängen erstreckende Zone entgegengesetzten Leitungstyps besitzt. Dieses bekannte Halbleiterbauelement unterscheidet sich jedoch wesentlich von dem Halbleiterbauelement gemäß der Erfindung. Die Zone entgegengesetzten Leitungstyps ist keine durch Aufbringen einer Schicht auf die Oberfläche des Halbleiterbauelements erzeugte Inversionsschicht, sondern ist durch Einbringen eines Doüerungsstoffs in den Halbleiterkörper erzeugt. Sie besitzt einen hohen Widerstand, überbrückt elektrisch die beiden pn-Übergänge und bewirkt einen von äußeren Ein-Halbleiterbauelement mit mindestens zwei
pn-Übergängen und mit mindestens einer
schwächer dotierten Zone und Verfahren
zum Herstellen
Anmelder:
Siemens Aktiengesellschaft,
Berlin und München,
Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Dr. Ottomar Jäntsch, Erlangen
flüssen weitgehend unabhängigen Verlauf der Sperrkennlinie des Bauelements, wobei der Sperrwiderstand jedoch erniedrigt wird. Eine Schutzzone ist bei diesem bekannten Halbleiterbauelement nicht vorhanden.
Zum Herstellen eines Halbleiterbauelements gemäß der Erfindung kann vorteilhaft so verfahren werden, daß in einem Halbleiterkörper vorgegebenen Leitungstyps durch allseitige Eindiffusion von Dotierungsmaterial ein Gebiet entgegengesetzten Leitungstyps erzeugt wird, daß ein in sich geschlossener Bereich dieses Gebietes so weit abgetragen wird, daß die innere schwächer dotierte Zone mit den beiden angrenzenden pn-Übergängen an die Oberfläche tritt, daß in diese schwächer dotierte Zone ein schmales, als Schutzzone dienendes Gebiet höherer Dotierung und vom gleichen Leitungstyp eingebracht wird und daß auf mindestens einen Teil der Oberfläche der schwächer dotierten Zone zwischen den beiden an die Oberfläche tretenden pn-Übergängen eine Schicht so aufgebracht wird, daß in dieser Zone eine Oberflächenschicht entgegengesetzten Leitungstyps entsteht.
Im nachfolgenden wird die Erfindung an Hand der Zeichnung und einiger Ausführungsbeispiele näher erläutert. Es zeigt
Fig. 1 a bis Ic die einzelnen Verfahrensschritte zum Herstellen eines Halbleiterbauelements gemäß der Erfindung in der Ausführung eines npop-Si-Thyristors,
Fig. 2a bis 2c die einzelnen Verfahrensschritte zum Herstellen eines Halbleiterbauelements gemäß
709 518/384
der Erfindung in der Ausführung eines pnpn-Si-Thyristors
Beispiel 1
npnp-Si-Thyristor
In einem η-leitenden Siliziumkörper 11 wird allseitig ein p-leitendes Gebiet 12 durch EindiSundieren von Dotiermaterial erzeugt, so daß sich eine Struktur ergibt, wie sie in der F i g. 1 a im Schnitt schematisch dargestellt ist. Die innere Zone 13 ist η-leitend. Im Anschluß daran wird ein in sich geschlossener Bereich 14 der äußeren Teile des oberen diffundierten Gebietes abgetragen. In der F i g. 1 b ist dieser Bereich 14 gestrichelt gezeichnet. Die Abtragung dieses Bereiches erfolgt vorteilhafterweise unter Verwendung der Ultraschalltechnik. Zur Säuberung der bei der Abtragung entstehenden Oberfläche wird der Halbleiterkörper einer Ätzbehandlung unterworfen. Hierfür eignet sich besonders eine etwa lO°/oige Ätzlösung von KOH bei Raumtemperatur. Die Ätzzeit beträgt etwa 6 Stunden. In die innere Zone 13 wird, wie es in der Fig. Ic wiedergegeben ist, ein in sich geschlossenes schmales Gebiet 15, z. B. aus AuSB, einlegiert, das eine starke n+-Dotierung bewirkt. Nach der Ätzbehandlung wird die Oberfläche der Zone 13 so behandelt, daß sich in dieser Zone ganz oder teilweise eine Oberflächenschicht entgegengesetzten Leitungstyps, eine sogenannte Inversionsschicht, bildet. Dies kann beispielsweise so geschehen, daß Siliconlacke oder Aralditharze aufgebracht werden, die so beschaffen sein müssen, daß sie an der Oberfläche der Zone 13, die als n-Basiszone wirkt, eine p-leitende Schicht 16 erzeugen. Die Inversionsschicht würde an sich einen Kurzschluß zwischen der oberen p-Zone 12, die als p-leitende Basiszone wirkt, und der unteren p-Zone 12, die als Kollektorzone wirkt, verursachen, wenn nicht in die innere Zone 13 das hoch n+-dotierte, in sich geschlossene, schmale Gebiet 15 einlegiert wäre. Durch dieses Gebiet, das als Schutzzone dient, wird die Inversionsschicht 16 unterbrochen. Das Einbringen des hoch n+-dotierten, in sich geschlossenen, schmalen Gebietes kann z. B. auch durch die bekannte Planartechnik erfolgen. Die p-Basiszone wird bei 17 durch Einlegieren von Aluminium, das eine p+-Dotierung bewirkt, mit einem Stromanschlußkontakt versehen. Weiterhin wird um den p-Basis-Kontakt 17 herum eine ringförmige Zone 18 geschaffen durch Einlegieren von AuSB, das eine n+-Dotierung hervorruft. Diese Zone wirkt als Emitterzone. Bei 19 ist der Stromanschlußkontakt für den Kollektor dargestellt.
Beispiel 2
pnpn-Si-Thyristor
In einen p-leitenden Siliziumkörper 21 wird allseitig ein η-leitendes Gebiet 22 eindiffundiert, so daß sich eine Struktur ergibt, wie sie in der F i g. 2 a im Schnitt schematisch dargestellt ist. Die innere Zone 23 ist p-leitend. Im Anschluß daran wird ein in sich geschlossener Bereich 24 der äußeren Teile des oberen diffundierten Gebietes abgetragen. In der F i g. 2b ist dieser Bereich 24 gestrichelt dargestellt. Die Abtragung dieses Bereiches erfolgt vorteilhafterweise unter Verwendung der Ultraschalltechnik. In die innere Zone 23 wird, wie es in der F i g. 2 c wiedergegeben ist, ein in sich geschlossenes schmales Gebiet 25 z. B. aus Aluminium einlegiert, das eine hohe p+-Dotierung bewirkt. Nach der Ätzbehandlung wird die Oberfläche der Zone 23 so behandelt, daß sich auf ihr ganz oder teilweise eine Inversionsschicht bildet. Dies kann beispielsweise so geschehen, daß Siliconlacke oder Aralditharze aufgebracht werden, die so beschaffen sein müssen, daß sie an der Oberfläche der Zone 23, die als p-Basiszone wirkt, eine η-leitende Schicht 26 erzeugen. Hierfür eignet sich besonders ein siliconmodifiziertes Terephthalesterharz mit einem Zusatz von Alizarin. Die Inversionsschicht würde an sich einen Kurzschluß zwischen der oberen n-Zone 22, die als η-leitende Basiszone wirkt, und der unteren Zone 22, die als Kollektorzone wirkt, verursachen, wenn nicht in die innere Zone 23 das hoch p+-dotierte in sich geschlossene, schmale Gebiet 25 einlegiert wäre. Durch dieses Gebiet, das als Schutzzone dient, wird die Inversionsschicht 26 unterbrochen. Das Einbringen des hoch p+-dotierten, in sich geschlossenen, schmalen Gebietes kann z. B.
ao auch durch die bekannte Planartechnik erfolgen. Die η-Basiszone wird bei 27 durch Einlegieren von AuSB, das eine n+-Dotierung bewirkt, mit einem Stromanschlußkontakt versehen. Weiterhin wird bei 28 in die η-Basiszone Aluminium einlegiert, das eine p+- Dotierung bewirkt. Diese Zone wirkt als Emitterzone. Bei 29 ist der Stromanschlußkontakt für den Kollektor dargestellt.

Claims (2)

Patentansprüche:
1. Halbleiterbauelement mit mindestens zwei pn-Ubergängen und mit mindestens einer schwächer dotierten Zone, dadurch gekennzeichnet, daß auf mindestens einem Teil der Oberfläche der schwächer dotierten Zone zwischen den beiden an die Oberfläche tretenden pn-Übergängen eine Schicht so aufgebracht ist, daß in dieser schwächer dotierten Zone eine Oberflächenschicht entgegengesetzten Leitungstyps entsteht und daß diese Oberflächenschicht entgegengesetzten Leitungstyps durch eine schmale Schutzzone höherer Dotierung und vom gleichen Leitungstyp wie die schwächer dotierte Zone zwischen den pn-Übergängen und längs der pn-Ubergänge vollständig in zwei getrennte Oberflächenschichten aufgeteilt ist.
.
2. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, daß in einem Halbleiterkörper vorgegebenen Leitungstyps durch allseitige Eindiffusion von Dotierungsmaterial ein Gebiet entgegengesetzten Leitungstyps erzeugt wird, daß ein in sich geschlossener Bereich dieses Gebietes so weit abgetragen wird, daß die innere schwächer dotierte Zone mit den beiden angrenzenden pn-Übergängen an die Oberfläche tritt, daß in diese schwächer dotierte Zone eine schmale Schutzzone höherer Dotierung und vom gleichen Leitungstyp eingebracht wird, und daß auf mindestens einen Teil der Oberfläche der schwächer dotierten Zone zwischen den beiden an die Oberfläche tretenden pn-Übergängen eine Schicht so aufgebracht wird, daß in dieser Zone eine Oberflächenschicht entgegengesetzten Leitungstyps entsteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der in sich geschlossene Bereich des durch Diffusion erzeugten Gebietes mittels Ultraschall abgetragen wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die schmale Schutzzone in die schwächer dotierte Zone einlegiert wird.
5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die schmale Schutzzone unter Verwendung der Planartechnik in die schwächer dotierte Zone eingebracht wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Oberfläche der schwächer dotierten Zone zum Bilden der Oberflächenschicht entgegengesetzten Leitungstyps wenigstens teilweise mit einem siliconmodifizierten Terephthalesterharz mit einem Zusatz von Alizarin überzogen wird.
In Betracht gezogene Druckschriften:
Französische Patentschriften Nr. 1245 720, 548;
französische Zusatzpatentschrift Nr. 79 698 (Zusatz zur französischen Patentschrift Nr. 1 288 168); USA.-Patentschriften Nr. 2 857 527, 3 007 090.
Hierzu 1 Blatt Zeichnungen
709 518/384 2.67 © Bundesdruckerei Berlin
DE1963S0086478 1963-08-01 1963-08-01 Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen Pending DE1236080B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1963S0086478 DE1236080B (de) 1963-08-01 1963-08-01 Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen
FR982342A FR1402332A (fr) 1963-08-01 1964-07-20 élément semi-conducteur et procédé pour sa fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1963S0086478 DE1236080B (de) 1963-08-01 1963-08-01 Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen

Publications (1)

Publication Number Publication Date
DE1236080B true DE1236080B (de) 1967-03-09

Family

ID=7513052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1963S0086478 Pending DE1236080B (de) 1963-08-01 1963-08-01 Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen

Country Status (1)

Country Link
DE (1) DE1236080B (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2857527A (en) * 1955-04-28 1958-10-21 Rca Corp Semiconductor devices including biased p+p or n+n rectifying barriers
FR1245720A (fr) * 1959-09-30 1960-11-10 Nouvelles structures pour transistor à effet de champ
FR1263548A (fr) * 1959-07-14 1961-06-09 Ericsson Telefon Ab L M Dispositif semi-conducteur du type pnpn et son procédé de fabrication
US3007090A (en) * 1957-09-04 1961-10-31 Ibm Back resistance control for junction semiconductor devices
FR79698E (fr) * 1961-04-28 1963-01-04 Perfectionnements aux transistors à charges d'espace mitoyennes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2857527A (en) * 1955-04-28 1958-10-21 Rca Corp Semiconductor devices including biased p+p or n+n rectifying barriers
US3007090A (en) * 1957-09-04 1961-10-31 Ibm Back resistance control for junction semiconductor devices
FR1263548A (fr) * 1959-07-14 1961-06-09 Ericsson Telefon Ab L M Dispositif semi-conducteur du type pnpn et son procédé de fabrication
FR1245720A (fr) * 1959-09-30 1960-11-10 Nouvelles structures pour transistor à effet de champ
FR79698E (fr) * 1961-04-28 1963-01-04 Perfectionnements aux transistors à charges d'espace mitoyennes

Similar Documents

Publication Publication Date Title
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1199410B (de) Verfahren zum Herstellen eines Halbleiterbau-elements mit vier Zonen abwechselnden Leitfaehigkeitstyps
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE2837762C2 (de) Verfahren zur Herstellung von Triacs
DE1170555B (de) Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps
DE2506102C3 (de) Halbleitergleichrichter
DE1236080B (de) Halbleiterbauelement mit mindestens zwei pn-UEbergaengen und mit mindestens einer schwaecher dotierten Zone und Verfahren zum Herstellen
DE1948884A1 (de) Verfahren zum Beseitigen von Inversionsschichten
DE3005627A1 (de) Verfahren zum herstellen einer mehrstufen-mesa
DE1239778B (de) Schaltbares Halbleiterbauelement von pnpn-Typ
DE2134647C2 (de) Halbleiterbauelement zur Begrenzung von Überspannungen
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1564146A1 (de) Halbleiterbauelement und Verfahren zum Herstellen
DE1514106C (de) Verfahren zur Herstellung von Halblei teranordnungen
DE1948884C (de) Verfahren zum Beseitigen von Inversions schichten
DE2444881B2 (de) Legierungsverfahren zum Herstellen eines Halbleiterbauelementes
DE3520599A1 (de) Halbleiterbauelement
DE2229260A1 (de) Halbleitervorrichtung
CH406439A (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1514565B2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1207510C2 (de) Verfahren zum herstellen eines durchschlagsunempfindlichen halbleitergleichrichters
DE2028632A1 (de) Halbleiterbauelement
DE1279664B (de) Verfahren zur Herstellung eines Halbleiterkoerpers mit Zonen verschiedener Leitfaehigkeitstypen
DE1764946C3 (de) Verfahren zur Herstellung eines Silizium-Thyristors