DE1199410B - Verfahren zum Herstellen eines Halbleiterbau-elements mit vier Zonen abwechselnden Leitfaehigkeitstyps - Google Patents

Verfahren zum Herstellen eines Halbleiterbau-elements mit vier Zonen abwechselnden Leitfaehigkeitstyps

Info

Publication number
DE1199410B
DE1199410B DEW32227A DEW0032227A DE1199410B DE 1199410 B DE1199410 B DE 1199410B DE W32227 A DEW32227 A DE W32227A DE W0032227 A DEW0032227 A DE W0032227A DE 1199410 B DE1199410 B DE 1199410B
Authority
DE
Germany
Prior art keywords
zones
emitter
semiconductor
zone
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEW32227A
Other languages
English (en)
Inventor
Ernest P Barbaro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE1199410B publication Critical patent/DE1199410B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/904Charge carrier lifetime control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/964Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES JfflTWl· PATENTAMT Int. CL:
HOIl
AUSLEGESCHRIFT
Deutsche Kl.: 21g-11/02
Nummer: 1199 410
Aktenzeichen: W 32227 VIII c/21 g
Anmeldetag: 10. Mai 1962
Auslegetag: 26. August 1965
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterschalters. Bei der Herstellung von Halbleitergeräten oder Halbleiterschaltern muß besonders auf die Stromführungsfähigkeit und die Stromdichte des Gerätes Rücksicht genommen werden. Bei Vierschichtanordnungen mit drei Anschlüssen muß der Emitterübergang, bezogen auf die Gesamtgröße des Gerätes, groß gemacht werden, um eine verhältnismäßig geringe Stromdichte und verhältnismäßig große Stromstärke, bezogen auf die Größe des Gerätes, zu erzielen. Die meisten Ausführungsformen, welche eine verhältnismäßig große Emitterfläche vorsehen, haben einen Basis- oder Zündanschluß, der derart nahe bei dem Emitter angebracht ist, daß die Zündspannung und der Zündstrom zwischen Emitter und Basis, welche notwendig sind, um das Gerät in den leitenden Zustand zu versetzen, so gering sind, daß das Gerät für äußere Zündsignale empfänglich wird.
Gegenstand der Erfindung ist ein Verfahren zur Herstellung von Halbleiterschaltera, welche verhältnismäßig geringe Stromdichten, bezogen auf die Größe des Gerätes, haben, und welche trotzdem eine verhältnismäßig hohe Zündspannung zum Leitendmachen des Gerätes haben.
Die Erfindung betrifft demgemäß ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps sowie je einer Kontaktelektrode auf jeder der beiden äußeren Zonen und auf einer der beiden mittleren Zonen. Erfindungsgemäß wird die Oberfläche des Halbleiterkörpers im Bereich zwischen der Kontaktelektrode der mittleren Zone und der Kontaktelektrode der benachbarten äußeren Zone aufgerauht. Zum Beispiel wird Preßluft mit Wasser und feinem Sand gemischt und auf die maskierte Oberfläche zwischen Emitter und Zündelektrode geleitet. Es stellte sich heraus, daß der Beschüß der Basiszone zwischen Zündelektrode und Emitterelektrode mit dem feinen Sand zu einer Erhöhung der Rekombination in diesem Bereich führt, welche den Zündelektrodenstrom um etwa den Faktor 5 und die Zündspannung um etwa den Faktor 2 oder 3 ansteigen läßt.
Weitere Einzelheiten und Vorteile der Erfindung werden in der folgenden Beschreibung im Zusammenhang mit den zugehörigen Zeichnungen erklärt. Die Zeichnung zeigt in
F i g. 1 eine Scheibe von η-leitendem Halbleitermaterial;
F i g. 2 zeigt den Verfahrensschritt der Eindiffusion Verfahren zum Herstellen eines Halbleiterbauelements mit vier Zonen abwechselnden
Leitfähigkeitstyps
Anmelder:
Westinghouse Electric Corporation,
East Pittsburgh, Pa. (V. St. A.)
Vertreter:
Dr. jur. G. Hoepffner, Rechtsanwalt,
Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Ernest P. Barbara, Delmont, Pa. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 20. Juli 1961 (125 503)
eines p-Leitung erzeugenden Stoffes in das Halbleitermaterial;
Fig. 3 erläutert den Verfahrensschritt der Anbringung eines Grabens in der diffundierten Scheibe; F i g. 4 verdeutlicht die Anbringung eines Anoden-, Basis- und Zündelektrodenanschlusses an der Halbleiterscheibe gemäß der Fig. 3;
Fig. 5 zeigt den Halbleiterkörper gemäß der F i g. 4 in der Aufsicht;
F i g. 6 zeigt die Maskierung gemäß einem Verfahrensschritt der Erfindung;
Fig. 7 zeigt die Halbleitermaske gemäß der F i g. 6 in der Aufsicht;
Fig. 8 zeigt einen Querschnitt längs der Linie VIII-VIII von der F i g. 7 und zeigt den Verfahrensschritt, wie Preßluft oder Dampf mit Sand gemischt auf den Bereich zwischen der Basiselektrode und der Emitterelektrode des Halbleiterschalters geleitet werden;
Fig. 9 zeigt perspektivisch ein Maskierungsteil, welches in dem Verfahrensschritt der F i g. 8 verwendet wird;
Fig. 10 zeigt das Gerät der Fig. 8 nach dem Sandstrahlen.
Die Fig. 1 bis 5 zeigen ein Verfahren zur Herstellung eines Halbleiterschalters, welcher verhältnismäßig kleine Stromdichten mit Bezug auf die Größe des Bauelements besitzt und demzufolge eine verhältnismäßig große Stromstärke, bezogen auf die Größe der Anordnung. Wie in den F i g. 1 und 2 gezeigt wird, wird gemäß diesem an sich bekannten Verfahren ein runder Halbleiterkristall 10 vom
509 658/385
n-Typ, ζ. B. aus Silizium, mit einem p-Leitung hervorrufenden Material, wie z. B. Aluminium, einer Diffusion unterworfen, um eine äußere p-leitende Zone mit einer Oberflächenkonzentration von 10lj Atomen pro Kubikzentimeter zu schaffen. Die F i g. 3 zeigt den Verfahrensschritt, bei dem ein runder Graben 11 auf einer Seite der Halbleiterscheibe angebracht wird, wodurch die Schichten auf beiden Seiten des Kristalls voneinander getrennt werden und die Scheibe 10 in eine Dreischichtenanordnung mit einer p-leitenden Zone 12, einer η-leitenden Zone 13, und einer p-leitenden Zone 14 umgewandelt wird. Gemäß dieser bekannten Methode wird eine ringscheibenförmige Emitterzone 16 aus n-leitendem Material, wie in den F i g. 4 und 5 gezeigt wird, auf die p-leitende Basisschicht 12 auflegiert, damit ein verhältnismäßiger großer Emitterübergang geschaffen wird. Selbstverständlich kann die Emitterzone 16 auch in die p-leitende Basiszone 12 eindiffundiert werden. Dies führt zu einem gleichrichtenden Emitterübergang/l.
Ein kleinflächiger Fleck 17 vom p-Typ wird auf die Basisschicht 12 konzentrisch zu der ringscheibenförmigen n-Zonel6 legiert. Die p-leitende Zone 17 wird auf die p-leitende Zone 12 legiert, damit ein ohmscher Kontakt für den Basisanschluß des Dreielektroden-Vierschichthalbleiterbauelements geschaffen wird. Wie man sehen kann, muß ein Strom, der durch den Basiskontakt 17 fließt, zu dem Emitter 16 durch einen Basis-Emitter-Bereich 18 strömen.
Wie man leicht einsehen kann, hat die Ausführungsform des Vierschichtschalters mit drei Anschlüssen gemäß den F i g. 4 und 5 infolge der verhältnismäßig großen Emitterfläche /1 eine geringe Stromdichte. Es sind auch andere Ausführungsformen bekannt, welche verhältnismäßig geringe Stromdichten infolge eines verhältnismäßig großen Emitterüberganges haben.
Gemäß dem Verfahren nach der Erfindung wird das so hergestellte Halbleiterbauelement mit einer Maske 21, wie in den F i g. 6 und 7 gezeigt ist, bedeckt, welche eine konzentrische Öffnung 22 mit zwei Ausbuchtungen 23 besitzt. Die Öffnung 22 hat einen Durchmesser, der in etwa dem Innendurchmesser des Emitters 16 entspricht. Ein röhrenförmiges Teil 24 mit zwei Ansätzen 25, welche mit den Ausbuchtungen 23 korrespondieren, wird durch die Emittermaske 21 so hindurchgeführt, daß die Oberfläche und die Seitenfläche der η-leitenden Emitterzone 16 vollständig maskiert sind.
Wie in den F i g. 8 und 9 gezeigt wird, besitzt das röhrenförmige Maskierungsteil 24 ein festes, inneres, zylindrisches Teil 26, welches innen konzentrisch befestigt ist. Das innere, zylindrische Teil 26 wird durch Rippen 27 an seinem Platz gehalten. Das zylindrische Teil 26 hat einen Durchmesser, welcher um ein geringes größer als der Zünd- oder Basisfleck 17 ist. Wenn das äußere, röhrenförmige Teil 24 die Oberfläche der Zone 12 berührt, ruht der Boden des inneren zylindrischen Teils 26 auf der Oberfläche des Flecks 17. Hierdurch sind der Emitter 16 und der p-leitende Fleck 17 maskiert.
Wenn der Emitter 16 und der Fleck 17 in der eben beschriebenen Weise maskiert sind, gestatten die Löcher 28 zwischen den Rippen 27 den Zugang zu der unmaskierten Emitter-Basis-Fläche 18. Beim nächstfolgenden Verfahrensschritt wird diese Fläche 18 gesandstrahlt, z. B. mit Hilfe einer Quelle 30 für mit Sand gemischte Preßluft oder Dampf, welche eine Tülle besitzt, die auf die Löcher 28 aufgesetzt wird. Wenn dies getan wird, beschießen die feinen Sandteilchen die Fläche 18 und sorgen damit für kleine Anfressungen, wie in der F i g. 10 dargestellt ist. Diese Anfressungen vergrößern die Oberflächenrekombination und vergrößern damit die Zündspannung und den Zündstrom.
Eine Reihe von Halbleiterschaltern, welche die
ίο Form, die in den F i g. 7, 8 und 10 dargestellt ist, aufweisen, wurden gemäß dem Verfahren, welches in den F i g. 1 bis 5 dargestellt ist, hergestellt. Runde Siliziumscheibchen vom η-Typ, mit einem Durchmesser von 12,7 mm und einer Dicke von etwa 230 μ wurden mit Aluminium bis zu einer Tiefe von etwa 50 μ und einer p-Typ-Konzentration von 1018 Atomen pro Kubikzentimeter diffundiert. Die n-leitende Siliziumscheibe besaß eine Verunreinigungskonzentration von 1015 Atomen pro Kubikzentimeter. Der Graben 11 wurde konzentrisch zu der Scheibe 2 mit einem inneren Durchmesser von 10,7 und einem äußeren Durchmesser von 11,9 mm und einer Tiefe von 100 bis 130 μ eingeätzt. Die Emitterringe 16 wurden aus Gold mit 1019 Atomen pro Kubikzentimeter und einem äußeren Durchmesser von 10,7 mm und einem inneren Durchmesser von etwa 3,2 mm hergestellt. Der Ring 16 war etwa 13 μ dick und wurde auf die Zone 12 legiert. Ein ohmscher Molybdän-Anoden-Kontakt 15 und ein Molybdän-Zündelektroden-Kontakt 17 mit einem Durchmesser von etwa 2,3 mm wurden auflegiert. Anschließend wurden der Zündelektrodenanschluß 42, der Kathodenoder Emitteranschluß 43 und der Anodenanschluß 41 angebracht.
Es wurde eine Quelle für die Mischung aus Preßluft, feinem Sand (etwa 200 Maschen pro Zentimeter Sieblänge) und Wasser zum Transport des Sandes vorbereitet. Die Zusammensetzung dieser Mischung wurde verändert und die Druckluft auf ungefähr 1,1 atü gehalten. Die Oberfläche 18 wurde maskiert, wie eben dargestellt, und 10 bis 50 Sekunden gesandstrahlt, bis sie als matte, einheitlich aufgerauhte Fläche erschien. Die Ausfressungen, die durch dieses Sandstrahlen erzeugt werden, erstrecken sich nicht durch die p-leitende Zone 12, sondern sorgen nur für eine gleichmäßig mattierte Oberfläche.
Die Bauelemente wurden vor und nach dem Sandstrahlen getestet. Die folgende Tabelle zeigt die Ergebnisse dieser Versuche, mit UGF als Zündspannung zwischen den Anschlüssen 42 und 43, welche notwendig ist, damit die Anordnung zwischen den Anschlüssen 41 und 42 durchlässig wird, sowie I0 als entsprechenden Zündstrom. Die Durchbruchsspannung der Anoden in Durchlaßrichtung hatte eine Größe von etwa 300 bis 500 V. Alle Ablesungen wurden bei 125° C Kühlkörpertemperatur durchgeführt.
Vor dem Sandstrahlen UGF Nach den- Sandstrahlen
1G V 1G UGF
mA 0,35 mA V
1. 1,7 0,50 15 0,60
2. 4,3 0,50 21 1,1
3. 5,5 0,40 21 1,5
4. 2,4 0,30 18 1,0
5. 2,5 0,45 16 0,70
6. 3,7 19 1,5
Obgleich die Grundlagen der Erfindung im Zusammenhang mit einem Ausführungsbeispiel beschrieben wurden, ist es klar, daß diese Beschreibung nur als Beispiel zu werten ist. Zum Beispiel kann die Vierschicht-Halbleiteranordnung auch einen anderen geometrischen Aufbau aufweisen oder aus Germanium bestehen.

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelemente mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps sowie je einer Kontaktelektrode auf jeder der beiden äußeren Zonen und auf einer der beiden mittleren Zonen, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers im Bereich zwischen der Kontaktelektrode der mittleren Zone und der Kontaktelektrode der benachbarten äußeren Zone aufgerauht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zu behandelnde Oberflächenbereich mit gekörnten festen Teilen beschossen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der zu behandelnde Oberflächenbereich gesandstrahlt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die nicht zu behandelnden Oberflächenbereiche maskiert werden.
Bei der Bekanntmachung der Anmeldung ist ein Prioritätsbeleg ausgelegt worden.
Hierzu 1 Blatt Zeichnungen
509 658/385 3.65 © Bundesdruckerei Berlin
DEW32227A 1961-07-20 1962-05-10 Verfahren zum Herstellen eines Halbleiterbau-elements mit vier Zonen abwechselnden Leitfaehigkeitstyps Pending DE1199410B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US125503A US3209428A (en) 1961-07-20 1961-07-20 Process for treating semiconductor devices

Publications (1)

Publication Number Publication Date
DE1199410B true DE1199410B (de) 1965-08-26

Family

ID=22420015

Family Applications (1)

Application Number Title Priority Date Filing Date
DEW32227A Pending DE1199410B (de) 1961-07-20 1962-05-10 Verfahren zum Herstellen eines Halbleiterbau-elements mit vier Zonen abwechselnden Leitfaehigkeitstyps

Country Status (3)

Country Link
US (1) US3209428A (de)
CH (1) CH401273A (de)
DE (1) DE1199410B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1239778B (de) * 1963-11-16 1967-05-03 Siemens Ag Schaltbares Halbleiterbauelement von pnpn-Typ
GB1030670A (en) * 1964-12-02 1966-05-25 Standard Telephones Cables Ltd Semiconductor devices
GB1095576A (de) * 1964-08-12 1900-01-01
US3387192A (en) * 1965-05-19 1968-06-04 Irc Inc Four layer planar semiconductor switch and method of making the same
DE1489694B2 (de) * 1965-07-10 1971-09-02 Brown, Boven & Cie AG, 6800 Mann heim Verfahren zum herstellen eines halbleiterbauelementes mit gestoerten kristallschichten an der oberflaeche
DE1514520B1 (de) * 1965-07-30 1971-04-01 Siemens Ag Steuerbares Halbleiterbauelement
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
US4946800A (en) * 1965-09-28 1990-08-07 Li Chou H Method for making solid-state device utilizing isolation grooves
US3475235A (en) * 1966-10-05 1969-10-28 Westinghouse Electric Corp Process for fabricating a semiconductor device
US3881963A (en) * 1973-01-18 1975-05-06 Westinghouse Electric Corp Irradiation for fast switching thyristors
DE3844649C2 (de) * 1987-06-23 1992-04-23 Taiyo Sanso Co. Ltd., Osaka, Jp
US5593902A (en) * 1994-05-23 1997-01-14 Texas Instruments Incorporated Method of making photodiodes for low dark current operation having geometric enhancement
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
US20100276733A1 (en) * 2000-09-27 2010-11-04 Li Choa H Solid-state circuit device
US7118942B1 (en) 2000-09-27 2006-10-10 Li Chou H Method of making atomic integrated circuit device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2560594A (en) * 1948-09-24 1951-07-17 Bell Telephone Labor Inc Semiconductor translator and method of making it
US2953730A (en) * 1952-11-07 1960-09-20 Rca Corp High frequency semiconductor devices
US2935453A (en) * 1957-04-11 1960-05-03 Sylvania Electric Prod Manufacture of semiconductive translating devices
US2987799A (en) * 1957-07-15 1961-06-13 Pacific Semiconductors Inc Mobile particle entrapment method
US3012921A (en) * 1958-08-20 1961-12-12 Philco Corp Controlled jet etching of semiconductor units
US3009841A (en) * 1959-03-06 1961-11-21 Westinghouse Electric Corp Preparation of semiconductor devices having uniform junctions
US2980832A (en) * 1959-06-10 1961-04-18 Westinghouse Electric Corp High current npnp switch
US3023347A (en) * 1960-07-15 1962-02-27 Westinghouse Electric Corp Oscillator having predetermined temperature-frequency characteristics
NL268758A (de) * 1960-09-20

Also Published As

Publication number Publication date
US3209428A (en) 1965-10-05
CH401273A (de) 1965-10-31

Similar Documents

Publication Publication Date Title
DE1199410B (de) Verfahren zum Herstellen eines Halbleiterbau-elements mit vier Zonen abwechselnden Leitfaehigkeitstyps
DE1127001B (de) Flaechentransistor, insbesondere fuer Schaltzwecke
DE1201493B (de) Halbleiterdiode mit einer pnp- bzw. npn-Zonenfolge und einem Esaki-pn-UEbergang
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE2837762C2 (de) Verfahren zur Herstellung von Triacs
DE2951916A1 (de) Lichtsteuerbarer thyristor
DE2622193A1 (de) Thyristor
DE1211339B (de) Steuerbares Halbleiterbauelement mit vier Zonen
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE1261603B (de) Steuerbares Halbleiterbauelement
DE1182750B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1218618B (de) Diffusionsverfahren zum Herstellen eines Transistors
DE3335115A1 (de) Thyristor mit hoher vorspannungsbelastbarkeit
DE1066283B (de)
DE1202906B (de) Steuerbarer Halbleitergleichrichter mit einem scheibenfoermigen vierschichtigen einkristallinen Halbleiterkoerper und Verfahren zu seinem Herstellen
DE1168567B (de) Verfahren zum Herstellen eines Transistors, insbesondere fuer Schaltzwecke
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1948884C (de) Verfahren zum Beseitigen von Inversions schichten
DE1186554B (de) Steuerbarer Halbleitergleichrichter mit vier oder mehreren Halbleiterschichten und Verfahren zum Herstellen
AT234844B (de) Halbleiter-Bauelement mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps
DE1764946C3 (de) Verfahren zur Herstellung eines Silizium-Thyristors
DE1090326B (de) Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps
DE1257975B (de) Steuerbarer Halbleitergleichrichter mit mindestens vier Zonen
DE1110765B (de) Legierungstransistor zum Schalten mit einem scheibenfoermigen n- oder p-dotierten Halbleiterkoerper