DE1514565B2 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE1514565B2
DE1514565B2 DE19651514565 DE1514565A DE1514565B2 DE 1514565 B2 DE1514565 B2 DE 1514565B2 DE 19651514565 DE19651514565 DE 19651514565 DE 1514565 A DE1514565 A DE 1514565A DE 1514565 B2 DE1514565 B2 DE 1514565B2
Authority
DE
Germany
Prior art keywords
strip
semiconductor
shaped sections
contact
gold foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514565
Other languages
English (en)
Other versions
DE1514565A1 (de
Inventor
Edgar Dr. rer. nat. 74Dl Pliezhausen; Haserer Johann Dipl.-Ing. 8000 München; Pöhlau Claus Dipl.-Phys. 85OO Nürnberg Lutz
Original Assignee
Semikron, Gesellschaft für Gleichrichterbau und Elektronik mbH, 85OO Nürnberg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron, Gesellschaft für Gleichrichterbau und Elektronik mbH, 85OO Nürnberg filed Critical Semikron, Gesellschaft für Gleichrichterbau und Elektronik mbH, 85OO Nürnberg
Publication of DE1514565A1 publication Critical patent/DE1514565A1/de
Publication of DE1514565B2 publication Critical patent/DE1514565B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1 2
Die Vielzahl der bekannten Verfahren zur Her- die verfahrensbedingten mechanischen und ther-
stellung von Halbleiteranordnungen ist im wesent- mischen Beanspruchungen ohne Beeinträchtigung liehen dadurch bedingt, daß an die zum Einsatz ihrer Eigenschaften widerstehen können und jeweils
kommenden Halbleiteranordnungen unterschiedliche eine fertigungstechnisch optimale Flächenausnutzung
Anforderungen gestellt werden. Eine spezielle Ein- 5 aufweisen, wird jedoch mit den bekannten Verfahren satzfähigkeit einer Halbleiteranordnung setzt meist nicht gelöst.
bestimmte physikalische Eigenschaften voraus, die Die Vorteile des erfmdungsgemäßen Verfahrens
oft nur mittels eines besonderen technologischen bestehen darin, daß durch vorbestimmte Anordnung
Verfahrens zu erzielen sind. Die einzelnen Her- und Ausdehnung der vorgesehenen Elektrodenstreifen
stellungsverfahren können sich deshalb auch grund- io eine gezielte Zerteilung der Halbleiterscheibe in
legend voneinander unterscheiden. Kleinflächen-Halbleiteranordnungen mit optimaler
Halbleiteranordnungen, die im Volldiffusionsver- Flächenausnutzung gewährleistet ist, und daß durch fahren hergestellt wurden, unterscheiden sich bei- die Anbringung einer zusätzlichen Aluminiumscheibe spielsweise in ihrem physikalischen Verhalten bei als Kontaktmetallschicht auf der beispielsweise aus elektrischer Stoß- und Flächenbelastung ganz wesent- 15 Molybdän bestehenden Kontaktscheibe eine zur lieh von im Legierungsverfahren hergestellten Halb- weiteren Kontaktierung der vorgesehenen Kleinleiteranordnungen, Bei diffundiert-legiert hergestell- flächen-Bauelemente geeignete metallische Auflage ten Halbleiteranordnungen, wie Thyristoren, ist die gegeben ist.
zulässige elektrische Stoß- und Flächenbelastung Als Ausgangsmaterial wird beispielsweise eine größer als bei volldiffundiert hergestellten Halbleiter- 20 η-Leitfähigkeit aufweisende Siliziumscheibe benutzt, anordnungen. Außerdem ist auch die mechanische die einem an sich bekannten Diffusionsverfahren Belastbarkeit der nach unterschiedlichen Verfahren unterzogen wird und danach eine pnp-Struktur aufhergestellten Halbleiteranordnungen verschieden. weist. Eine Fläche dieser Siliziumscheibe wird nach
Preiswerte Halbleiteranordnungen kleiner Flächen- einem der bekannten Verfahren beispielsweise über
ausdehnung sind jedoch in der bekannten Einzelher- 25 eine ρ ± Leitfähigkeit bildende Aluminiumfolie mit
stellungsweise nicht rationell zu fertigen. Daher wur- einer Kontaktscheibe belegt. Diese kann aus Molyb-
den bekanntlich Verfahren entwickelt, bei denen aus dän, Wolfram oder einem anderen hisichtlich seines
großflächigen Halbleiterscheiben durch Gattern mit thermischen Ausdehnungskoeffizienten an das HaIb-
Hilfe einer geeigneten apparativen Einrichtung leitermaterial angepaßten Material bestehen. Auf diese
gleichzeitig viele Kleinflächen- Halbleiteranordnungen 30 kontaktfähige, als Anodenseite bezeichnete Fläche
besonders wirtschaftlich in einem Verfahrensablauf der Siliziumscheibe wird dann erfindungsgemäß eine
erzeugt werden. '" Aluminiumscheibe oder -folie aufgebracht. Gleich-
Die durch solche Gatterverfahren und die züge- zeitig mit dem Legierungsprozeß auf der Anodenseite hörigen Einrichtungen erzielten Halbleiteranord- werden auf der gegenüberliegenden Kontaktfläche nungen müssen jedoch die bei ihrer Herstellung auf- 35 streifenförmige Abschnitte eines aus einer dotierten, tretenden mechanischen sowie die bei ihrer Weiter- η-Leitfähigkeit aufweisenden Goldfolie bestehenden verarbeitung, insbesondere bei ihrer Kontaktierung, Kontaktmaterials, welches die Kathode bildet, ebenauftretenden thermischen Beanspruchungen ohne Be- falls durch Legieren aufgebracht,
einträchtigung der physikalischen und elektrischen Der Abstand der dotierten Goldfolienstreifen wird Eigenschaften überstehen können. 4° bedarfsweise so gewählt, daß er zur zusätzlichen
Aufgabe der Erfindung ist es, Halbleiteranordnun- Kontaktierung von zwischenliegenden Steuerelekgen kleiner Flächenausdehnung durch Gattern her- trodenzonen für die Herstellung von steuerbaren zustellen, die den aufgezeigten Forderungen genügen, Halbleiteranordnungen ausreicht. Die ebenfalls streinämlich gegenüber den bei der Herstellung und fenförmig ausgebildeten Steuerelektroden werden in Weiterverarbeitung auftretenden Beanspruchungen 45 gleicher Weise durch Auflegieren eines Kontaktbeständig sind und darüber hinaus eine fertigungs- materials, wie beispielsweise Aluminium, hergestellt, technisch zu erzielende optimale Flächenausnutzung Die Steuerelektrodenstreifen und die streifenförmigen aufweisen. Kathodenabschnitte, die in einem Legierungsprozeß
Zur Herstellung von Thyristoren ist es bekannt, in angeordnet werden, weisen einen gegenseitigen Abeinem scheibenförmigen Halbleiterkörper durch 50 stand auf, der einen Kurzschluß zwischen der Steuer-Diffusion eine pnp-Schichtenfolge zu erzeugen, durch elektrode und der Kathode verhindert.
Auflegieren einer mit Antimon dotierten Gold-Kon- Damit wird in einem Legierungsvorgang sowohl die taktfolie auf einer p-Zone eine pnpn-Struktur her- anodenseitige als auch die kathodenseitige Kontaktzustellen und diese an ihrer äußeren p-Zone über fläche und bei steuerbaren Halbleiteranordnungen eine Aluminiumfolie durch Legieren mit einer Kon- 55 zusätzlich noch die Steuerelektrodenfläche hergestellt, taktscheibe aus Molybdän zu verbinden. In einem weiteren Verfahrensschritt werden dann
Weiterhin ist es bekannt, zur Herstellung von die in vorbeschriebener Weise hergestellten großp-leitendem Gebiet mit höherer Akzeptorkonzentra- flächigen Halbleiterscheiben durch Gattern entspretion und mit leicht steuerbarem geometrischen Aufbau chend der Anordnung und Ausdehnung der streifenfür pn-Übergänge mit kleinen Flächen Gold-Antimon- 60 förmigen Kontaktelektroden-Abschnitte in Halbleiter-Streifen vorbestimmter geometrischer Gestalt auf anordnungen kleiner Flächenausdehnung zerteilt,
einen vorbereiteten Halbleiterkörper aufzubringen, Vorteilhaft ist der Abstand zwischen den dotierten diesen auf der gegenüberliegenden Seite zu metalli- Goldfolienstreifen der kathodenseitigen Kontaktsieren und diesen Schichtenaufbau entsprechend der fläche jeweils gleich und vorbestimmt. Die in glei-Anordnung der Gold-Kontaktstreifen in Kleinele- 65 chem Abstand voneinander angeordneten Goldfolienmente zu unterteilen. streifen weisen vorzugsweise gleiche Breite auf, die in
Die der Erfindung zugrunde liegende Aufgabe, jedem Falle größer als der Streifenabstand ist.
Halbleiteranordnungen durch Gattern herzustellen, Die so erzeugten Halbleiteranordnungen zeigen
ein günstiges Verhalten beim Gattern und ermöglichen eine Weiterverarbeitung und Kontaktierung ohne Schädigung oder Veränderung der elektrischen Eigenschaften.

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiteranordnungen, bei dem durch einen Diffusionsprozeß in einer Halbleiterscheibe eine pnp-Schichtenfolge und durch anschließendes Auflegieren streifenförmiger Abschnitte einer ein Dotierungsmaterial enthaltenden Goldfolie auf der einen äußeren Zone und einer Aluminiumfolie auf der gegenüberliegenden äußeren Zone der Schichtenfolge Kontaktelektroden erzeugt werden, wobei auf die Aluminiumfolie gleichzeitig eine Kontaktscheibe aus einem dem Halbleitermaterial hinsichtlich des thermischen Ausdehnungskoeffizienten angepaßten Material auflegiert wird, dadurch
gekennzeichnet, daß mit dem Auf legieren der streifenförmigen Abschnitte der Goldfolie gleichzeitig eine Aluminiumscheibe auf der von der Halbleiterscheibe abgewandten Seite der Kontaktscheibe in einem einzigen Legierungsprozeß aufgebracht wird und daß anschließend die Halbleiterscheibe durch Gattern in die einzelnen Halbleiteranordnungen zerteilt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die streifenförmigen Abschnitte der Goldfolie gleiche Breite aufweisen und in jeweils gleichem Abstand voneinander angeordnet werden, wobei die Breite der streifenförmigen Abschnitte größer ist als deren gegenseitiger Abstand.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den streifenförmigen Abschnitten der Goldfolie streifenförmige Steuerelektroden auflegiert werden.
DE19651514565 1965-09-08 1965-09-08 Verfahren zur Herstellung von Halbleiteranordnungen Pending DE1514565B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES0099297 1965-09-08

Publications (2)

Publication Number Publication Date
DE1514565A1 DE1514565A1 (de) 1969-02-13
DE1514565B2 true DE1514565B2 (de) 1970-10-08

Family

ID=7522129

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514565 Pending DE1514565B2 (de) 1965-09-08 1965-09-08 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (2)

Country Link
US (1) US3462829A (de)
DE (1) DE1514565B2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649882A (en) * 1970-05-13 1972-03-14 Albert Louis Hoffman Diffused alloyed emitter and the like and a method of manufacture thereof
US4080722A (en) * 1976-03-22 1978-03-28 Rca Corporation Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink
US4201999A (en) * 1978-09-22 1980-05-06 International Business Machines Corporation Low barrier Schottky diodes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2763822A (en) * 1955-05-10 1956-09-18 Westinghouse Electric Corp Silicon semiconductor devices
US2960640A (en) * 1957-05-10 1960-11-15 Siemens Ag Electric semiconductor device of the p-n junction type
US2895528A (en) * 1957-10-08 1959-07-21 Martin A Steinhauer Metal fence post leg bending and forming machine
NL253834A (de) * 1959-07-21 1900-01-01
NL275554A (de) * 1961-04-19 1900-01-01
US3299487A (en) * 1963-03-08 1967-01-24 Texas Instruments Inc Method of making symmetrical switching diode
GB1084049A (de) * 1963-12-19

Also Published As

Publication number Publication date
US3462829A (en) 1969-08-26
DE1514565A1 (de) 1969-02-13

Similar Documents

Publication Publication Date Title
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1294558B (de) Hochspannungsgleichrichter und Verfahren zum Herstellen
DE6606125U (de) Halbleiterelement fuer ein stosspanungsfestes halbleiterventil
DE2831035A1 (de) Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE1236660B (de) Halbleiteranordnung mit einem plattenfoermigen, im wesentlichen einkristallinen halbleiterkoerper
DE1514565B2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1188209B (de) Halbleiterbauelement
DE1130525B (de) Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1464226B2 (de) Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen
DE2855972A1 (de) Halbleiteranordnung
DE2237086C3 (de) Steuerbares Halbleitergleichrichterbauelement
DE1275208B (de) Steuerbarer Halbleitergleichrichter
DE1166940B (de) Halbleiterbauelement mit einem im wesentlichen einkristallinen Halbleiterkoerper und vier Zonen abwechselnden Leitfaehigkeitstyps und Verfahren zum Herstellen
DE1800193A1 (de) Verfahren zum Herstellen von Kontakten
DE2137948C3 (de) Steuerbarer Halbleitergleichrichter
AT275667B (de) Verfahren zur Herstellung eines stoßspannungsfesten Halbleiterventils
DE1211336B (de) Halbleitergleichrichter mit zwei Schichten von verschiedenem spezifischem Widerstand
DE1907111A1 (de) Gunn-Effekt-Halbleiterbauelement