DE1206090B - Verfahren zum AEtzen eines Mesatransistors - Google Patents

Verfahren zum AEtzen eines Mesatransistors

Info

Publication number
DE1206090B
DE1206090B DET21976A DET0021976A DE1206090B DE 1206090 B DE1206090 B DE 1206090B DE T21976 A DET21976 A DE T21976A DE T0021976 A DET0021976 A DE T0021976A DE 1206090 B DE1206090 B DE 1206090B
Authority
DE
Germany
Prior art keywords
etching
emitter
mesa
zone
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET21976A
Other languages
English (en)
Inventor
Christian Steppat
Dr Rer Nat Ernst Froeschle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET21976A priority Critical patent/DE1206090B/de
Priority to US273359A priority patent/US3287239A/en
Publication of DE1206090B publication Critical patent/DE1206090B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
HOIl
Deutsche Kl.: 21 g -11/02
Nummer: 1206 090
Aktenzeichen: T 21976 VIII c/21 g
Anmeldetag: 16. April 1962
Auslegetag: 2. Dezember 1965
Bei Halbleiterbauelementen, deren Halbleiterkörper den Leitungstyp der Kollektorzone aufweist, wird bekanntlich eine sogenannte Mesa-Ätzung durchgeführt, um die Kapazität des kollektorseitigen pn-Übergangs zu reduzieren. Der nicht abzuätzende Teil des Halbleiterkörpers wird dabei mit einem ätzbeständigen Lack abgedeckt.
Untersuchungen, die bei der Durchführung von Mesa-Ätzungen angestellt wurden, haben ergeben, daß bei nicht symmetrisch aufgebauten Halbleiterbauelementen eine unsymmetrische bzw. ungleichmäßige Ätzung erfolgt. Ein unsymmetrisches Bauelement ist beispielsweise ein sogenannter AD-Transistor, bei dem in einen Halbleiterkörper vom Leitungstyp der Kollektorzone auf der einen Seite eine Emitter- und eine Basiselektrode eingebracht sind. Die Basiszone entsteht beim AD-Transistor durch Diffusion aus der Emitterpille. Um eine niederohmige Verbindung zwischen der Basiselektrode und der durch Diffusion aus der Emitterpille hergestellten Basiszone zu erhalten, ist die emitterseitige Oberfläche mit einer Oberflächendiffusionsschicht vom Leitungstyp der Basiszone versehen, die als niederohmige Verbindung zwischen der Basiszone und der Basiselektrode wirksam wird.
Die Unsymmetrie einer solchen Anordnung ist darauf zurückzuführen, daß zwischen der Basiselektrode des AD-Transistors und dessen Kollektorzone nur ein pn-übergang liegt, während auf der anderen Seite zwischen der Emitterelektrode und der Kollektorzone zwei pn-Übergänge angeordnet sind. Der der Basiselektrode vorgelagerte pn-übergang entsteht zwischen der Rekristallisationszone der Basiselektrode und dem Kollektorkörper. Die zwei pn-Übergänge zwischen Emitterelektrode und Kollektorkörper entstehen durch die dazwischenliegende Basiszone, deren Leitungstyp dem der Emitter- und Kollektorzone entgegengesetzt ist.
Bei der Mesa-Ätzung kann nun der Fall eintreten, daß die diffundierte Basiszone bevorzugt geätzt wird. Eine solche Ätzung hat jedoch eine unerwünschte Herabsetzung der Durchbruchsspannung des kollektorseitigen pn-Übergangs zur Folge. Dies ist besonders dann der Fall, wenn die diffundierte Basiszone sehr dünn ist. Weiterhin wird durch die unerwünschte Unterätzung der Widerstand der Basiszone vergrößert und die mechanische Stabilität der unterätzten Emittterpille herabgesetzt.
Untersuchungen haben jedoch ergeben, daß beim Ätzen eines Mesatransistors eine ungleichmäßige Ätzung verhindert werden kann, wenn gemäß der Erfindung während des Ätzens des Mesas die Emitter-Verfahren zum Ätzen eines Mesatransistors
Anmelder:
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
Als Erfinder benannt:
Christian Steppat, Schleswig;
Dr. rer. nat. Ernst Fröschle, Stuttgart-Sillenbuch
und die Basiszone miteinander kurzgeschlossen werden.
Es ist bereits ein Ätzverfahren bekannt, bei dem ebenfalls zwei Halbleiterzonen eines Transistors miteinander kurzgeschlossen werden. Bei diesem bekannten Verfahren werden jedoch nicht die Emitter- und die Basiszone, sondern die Emitter- und Kollektorzone miteinander kurzgeschlossen.
Das erfindungsgemäße Verfahren kommt vor allem beim elektrolytischen Ätzen zur Anwendung. Es kann jedoch auch beim chemischen Ätzen Anwendung finden.
Gemäß einer Weiterbildung der Erfindung wird das Verfahren derart abgeändert, daß an die kurzgeschlossenen Elektroden während der gesamten Ätzzeit oder während nur eines Teiles der Ätzzeit ein ge-. genüber dem Kollektorpotential negatives Potential angelegt wird. Durch das Anlegen eines gegenüber dem Kollektorpotential negativen Potentials an die kurzgeschlossenen Emitter- und Basiselektroden kann bei einem Transistor erreicht werden, daß beim Ätzen nur noch der Kollektorkörper, nicht aber die Emitter- und Basiszone abgeätzt werden. Wird demnach bei der Durchführung der Mesa-Ätzung das negative Potential an die kurzgeschlossenen Emitter- und Basiselektroden in dem Zeitpunkt angelegt, in dem der von der Emitterseite ausgehende Ätzangriff den Kollektorkörper erreicht — was der Fall ist, wenn die nicht abgedeckten Teile der Basis- und Emitterzone gerade abgeätzt sind —, so kann die Gefahr eines Oberflächendurchbruchs wesentlich herabgesetzt werden, da beim weiteren Ätzen nur noch der Kollektorkörper eingeschnürt und dadurch der Abstand zwischen den pn-Übergängen erhöht wird.
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden.
509 740/343
Ein AD-Transistor besteht nach der Fig. 1 vor der Mesa-Ätzung aus einem Halbleiterkörper 1, der ebenfalls den Leitungstyp der Kollektorzone aufweist. Dieser Halbleiterkörper 1 ist auf der Emitterseite mit einer niederohmigen Diffusionsschicht 2 vom Leitungstyp der Basiszone versehen und kollektorseitig auf einen Metallblock 9 gelötet. Die Basiszone 4 entsteht durch Diffusion aus der Rekristallisationszone 10 der Emitter-Legierungspille 3. Die taktierung der Basiszone sind die beiden Legierungspillen 4 und 5 in den Halbleiterkörper einlegiert. Die Basiselektrode 5 ist dabei durch einen Metallbelag 6 mit der Emitterzone 2 elektrisch leitend verbunden und wird deshalb als Emitterelektrode wirksam. Zur Herabsetzung der Kapazität des kollektorseitigen pn-Ubergangs ist der Transistor mit einer Mesastruktur versehen.
Wie die F i g. 3 zeigt, wird der angegebene Transi-
Kontaktierung der Basiszone 4 erfolgt durch die io stör durch den metallischen Belag 6 unsymmetrisch.
Basispillen 5, die über die Oberflächendiffusions- Diese Unsymmetrie wirkt sich, wie Untersuchungen
schicht 2 mit der Basiszone niederohmig verbunden ergeben haben, auf die Mesa-Ätzung nachteilig aus.
ist. Die Basis-bzw. Emitterzuleitungsdrähte sind mit — --
6 und 7 bezeichnet. Vor der Mesa-Ätzung wird die Halbleiteroberfläche zwischen den Pillen 3 und 5 mit einem ätzresistenten Lack 8 abgedeckt. .
Wird nun der beschriebene AD-Transistor nach der F i g. 2 in eine im Gefäß 11 befindliche Ätzlösung 12 getaucht und werden der Kollektorkörper 1 und die in das Bad eingetauchte Elektrode 13 mit den Polen einer Spannungsquelle 18 verbunden, so erfolgt eine Mesa-Ätzung entsprechend der ausgezogenen Linie 14. Eine Mesastruktur entsprechend der ausgezogenen Linie 14 hat jedoch den Nachteil, daß von der Basiszone 4 mehr weggeätzt wird als von der Emitterzone 10. Diese unerwünschte Abätzung des Teiles 15 der Basiszone kann nun gemäß der Erfindung vermieden werden, wenn die Emitter- und Basiselektrode miteinander kurzgeschlossen werden.
In Wirklichkeit ist jedoch eine Ätzung erwünscht, bei der der Abstand der zur Oberfläche durchstoßenden emitterseitigen und kollektorseitigen pn-Ubergänge möglichst groß ist. Ist diese Bedingung nämlich erfüllt, so ist die Gefahr eines Oberflächendurchbruchs wesentlich geringer als bei kleinem Abstand. Ein großer Abstand zwischen den pn-Übergängen wird jedoch erreicht, wenn die Mesastruktur entsprechend der gestrichelten Linie 16 verläuft. Eine solche Mesastruktur läßt sich in der Praxis erzielen, wenn gemäß einer Weiterbildung der Erfindung nicht nur die Basis- und die Emitterelektrode miteinander kurzgeschlossen werden, sondern wenn zusätzlich an diese kurzgeschlossenen Elektroden noch ein gegenüber dem Kollektorpotential negatives Potential angelegt wird. Dies geschieht in der F i g. 2 mit Hilfe der Leitung 17, die den beiden Elektroden über einen regelbaren Spannungsteiler 19 das entsprechende Potential zuführt. Der in der Fig.2 eingezeichnete Vorwiderstand 20 dient zur Begrenzung des Ätzstroms. In vielen Fällen ist es vorteilhaft, das obenerwähnte zusätzliche Potential erst dann anzulegen, wenn die Basiszone 2 außerhalb der Lackabdeckung durchgeätzt ist. Zum Anlegen eines solchen Potentials ist der Schalter 21 vorgesehen.
In der Fig. 3 ist ein HF-Transistor mit Tetrodeneigenschaften dargestellt, bei dem der Halbleiterkörper 1 ebenfalls den Leitungstyp der Kollektorzone aufweist. Die Emitterzone 2 dieses Transistors ist durch Legieren hergestellt, während die der Emitterzone vorgelagerte Basiszone 3 durch Diffusion aus der Emitter-Legierungszone 2 erzeugt wird. Zur Kon-Der Nachteil besteht nach der Fi.g. 4 — die den Transistor der Fig. 1 in Draufsicht zeigt — darin, daß beim Ätzen der Mesastruktur die unerwünschten Einschnürungen 9 und 10 zwischen der Metallabdeckung 6 und der Basiselektrode 4 entstehen. Die Elektrodenzuleitungen 7 und 8 sind zur Kontaktierung der Legierungselektroden 4 und 5 vorgesehen. Die unerwünschten Einschnürungen 9 und 10 können gemäß der Erfindung verhindert werden, wenn die Emitterelektrode 4 mit der Basiselektrode 5 elektrisch leitend verbunden wird. Darüber hinaus empfiehlt es sich, auch bei dieser Anordnung die miteinander kurzgeschlossenen Elektroden an ein negatives Potential zu legen, wenn die Mesa-Ätzung so weit fortgeschritten ist, daß die nicht maskierten Teile der Emitter- und Basiszone abgetragen sind.

Claims (5)

Patentansprüche:
1. Verfahren zum Ätzen eines Mesatransistors, dadurch gekennzeichnet, daß während des Ätzens des Mesas die Emitter- und die Basiszone miteinander kurzgeschlossen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß elektrolytisch geätzt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß während des Ätzens der positive Pol einer Spannungsquelle mit der Kollektorzone und der negative Pol dieser Spannungsquelle mit einer in die Ätzlösung eingetauchten Elektrode verbunden wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die kurzgeschlossenen Elektroden während der gesamten Ätzzeit oder während nur eines Teiles der Ätzzeit ein gegenüber dem Kollektorpotential negatives Potential angelegt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das negative Potential an die kurzgeschlossenen Elektroden erst dann angelegt wird, wenn der von der Emitterseite ausgehende Ätzangriff bei der Mesa-Ätzung die Kollektorzone erreicht.
In Betracht gezogene Druckschriften: Deutsche Auslegeschriften Nr. 1104 617, 1112586;
französische Patentschrift Nr. 1182731; Radio Mentor, 1960, Heft 8, S. 601.
Hierzu 1 Blatt Zeichnungen
509 740/343 11.65 © Bundesdruckerei Berlin
DET21976A 1962-04-16 1962-04-16 Verfahren zum AEtzen eines Mesatransistors Pending DE1206090B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DET21976A DE1206090B (de) 1962-04-16 1962-04-16 Verfahren zum AEtzen eines Mesatransistors
US273359A US3287239A (en) 1962-04-16 1963-04-16 Method for making a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET21976A DE1206090B (de) 1962-04-16 1962-04-16 Verfahren zum AEtzen eines Mesatransistors

Publications (1)

Publication Number Publication Date
DE1206090B true DE1206090B (de) 1965-12-02

Family

ID=7550347

Family Applications (1)

Application Number Title Priority Date Filing Date
DET21976A Pending DE1206090B (de) 1962-04-16 1962-04-16 Verfahren zum AEtzen eines Mesatransistors

Country Status (2)

Country Link
US (1) US3287239A (de)
DE (1) DE1206090B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0018556A1 (de) * 1979-05-02 1980-11-12 International Business Machines Corporation Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343048A (en) * 1964-02-20 1967-09-19 Westinghouse Electric Corp Four layer semiconductor switching devices having a shorted emitter and method of making the same
JPS6130038A (ja) * 1984-07-23 1986-02-12 Nec Corp エツチングの方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1182731A (fr) * 1957-09-13 1959-06-29 Transistrons et tétrodes à cristal présentant des diodes émetteur-base de haute qualité et leur procédé de fabrication
DE1104617B (de) * 1959-06-18 1961-04-13 Siemens Ag Verfahren zum elektrolytischen AEtzen einer Halbleiteranordnung mit einem Halbleiterkoerper aus im wesentlichen einkristallinem Halbleitermaterial
DE1112586B (de) * 1959-09-22 1961-08-10 Siemens Ag Verfahren zum Herstellen der Elektroden einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2757323A (en) * 1952-02-07 1956-07-31 Gen Electric Full wave asymmetrical semi-conductor devices
NL110575C (de) * 1958-01-17 1965-02-15 Philips Nv

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1182731A (fr) * 1957-09-13 1959-06-29 Transistrons et tétrodes à cristal présentant des diodes émetteur-base de haute qualité et leur procédé de fabrication
DE1104617B (de) * 1959-06-18 1961-04-13 Siemens Ag Verfahren zum elektrolytischen AEtzen einer Halbleiteranordnung mit einem Halbleiterkoerper aus im wesentlichen einkristallinem Halbleitermaterial
DE1112586B (de) * 1959-09-22 1961-08-10 Siemens Ag Verfahren zum Herstellen der Elektroden einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0018556A1 (de) * 1979-05-02 1980-11-12 International Business Machines Corporation Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen

Also Published As

Publication number Publication date
US3287239A (en) 1966-11-22

Similar Documents

Publication Publication Date Title
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1180067B (de) Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE1154658B (de) Diodenmatrize
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1206090B (de) Verfahren zum AEtzen eines Mesatransistors
DE1614829A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2510982A1 (de) Hybrides halbleiterbauelement
DE1185294B (de) Schaltungsanordnung mit unipolartransistoren auf einer einkristallinen halbleiterplatte
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE969748C (de) Verfahren zur Herstellung eines gesteuerten, elektrisch unsymmetrisch leitenden Halbleitersystems
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE1614800C3 (de) Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften
DE1464829C3 (de) Schaltungsanordnung mit mehreren in einem Halbleiterplättchen ausgebildeten Schaltungselementen
DE1071846B (de)
DE1910315C3 (de)
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE1235436B (de) Elektronische Mikro-Halbleiterschaltungsanordnung
DE1044289B (de) Verfahren zur Herstellung einer duennen Halbleiterschicht, z. B. aus Germanium, durchelektrolytische Abaetzung der Oberflaeche eines Halbleiterkoerpers, insbesondere fuer die Herstellung von Transistoren
DE1240198B (de) Elektronisches Duennschichtbauelement
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2821268C2 (de) Halbleiterbauelement mit Druckkontakt
DE2551444A1 (de) Verfahren zur formgebung eines halbleiterkoerpers
DE1210085B (de) Verfahren zum Herstellen von elektrischen Halbleiterbauelementen
DE1029485B (de) Verfahren zum Anbringen eines Zuleitungsdrahtes an der Oberflaeche eines halbleitenden Koerpers
DE955977C (de) Elektronische Kontaktanordnung zu Schalt- und Kodierungszwecken