DE1200579B - Binaeres Verknuepfungsglieder-Schaltnetz und Verfahren zu dessen Herstellung - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

G06f

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

J N. ♦ ΐ<

Int. α.:

Deutsche Kl.: 42 m-14

Nummer: 1 200 579 >

Aktenzeichen: J 21634IX c/42 m

Anmeldetag: 18. April 1962

Auslegetag: 9. September 1965

Die Erfindung betrifft ein binäres Verknüpfungsglieder-Schaltnetz mit drei Eingängen für je eine bestimmte Schaltvariable und mit einem Ausgang als logischer Einheits-Grundbaustein.

In der Rechenmaschinentechnik geht mehr und mehr das Bestreben dahin, Verknüpfungsglieder-Schaltnetze als Grundbausteine zu schaffen, die bei mehr als zwei Eingängen, d. h. bei Anwendung von mehr als zwei Schaltvariablen, eine mehr oder weniger umfassende Anwendungsmöglichkeit gestatten.

Abgesehen von solchen Grundbausteinen, deren Anschlüsse für den jeweiligen Verwendungszweck besonders behandelt werden müssen, ist die Verwendung von Grundbausteinen, die ein NOR-Verknüpfungsglied darstellen, bisher als besonders vorteilhaft für den oben angegebenen Zweck angesehen worden, weil ein solches Verknüpfungsglied die Durchführung einer Anzahl verschiedener Verknüpfungsaufgaben bei Zusammenschaltung mehrerer solcher NOR-Schaltungen, also von Einheits-Grundbausteinen, gestattet.

Das Maß dafür, wie vielseitig ein gegebener Einheits-Grundbaustein ist, läßt sich gewinnen," wenn beispielsweise drei gleiche Einheits-Grundbausteine in verschiedener Schaltungskombination untersucht werden, d. h. einmal in linearer Schaltung, wenn der Ausgang des ersten Bausteins abwechselnd an einem Eingang des zweiten Bausteins und der zweite Baustein abwechselnd an einem Eingang des dritten Bausteins gelegt wird, wobei der Ausgang des dritten Bausteins als Ausgang der Bausteingruppe dient, und zum anderen in Verzweigungsschaltung, wenn der dritte Baustein an wechselnden Eingängen sowohl zum Ausgang des zweiten als auch des ersten Bausteins angesteuert wird. Werden nun jeweils Bausteine mit drei Eingängen gewählt, dann läßt sich auf diese Weise untersuchen, wie viele Subfunktionen mit vier Eingangsvariablen mit einer solchen Bausteingruppe durchgeführt werden können, da derart insgesamt sieben Eingänge für die Bausteingruppe zur Verfügung stehen. Die sich so ergebende Anzahl von Subfunktionen von vier Eingangsvariablen, wobei natürlich nur solche Subfunktionen gezählt werden, die sich nicht durch einfache Permutation aus einer anderen ergeben und bei denen alle vier Eingangsvariablen vorliegen, dient dann als Maß für die Vielseitigkeit eines gegebenen Einheits-Grundbausteins.

Wird nun auf die oben beschriebene Weise beispielsweise ein NOR-Verknüpfungsglied mit drei Eingängen als Einheits-Grundbaustein untersucht,

Binäres Verknüpfungsglieder-Schaltnetz und
Verfahren zu dessen Herstellung

Anmelder:.

International Business Machines Corporation,

Armonk, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. E. Böhmer, Patentanwalt,

Böblingen (Württ), Sindelfinger Str. 49

Als Erfinder benannt:

Lloyd P. Hunter, Poughkeepsie, N. Y.

(V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 21. April 1961 (104 608)

dann ergibt sich, daß hiermit 14 Subfunktionen für vier Eingangsvariable durchgeführt werden können.

Die Aufgabe der Erfindung besteht nun darin,

as einen Einheits-Grundbaustein bereitzustellen, der wesentlich vielseitiger als bisher verwendete Einheits-Grundbausteine ist, wobei die Anzahl der hiermit durchzuführenden Subfunktionen von vier Eingangsvariablen bei Zusammenschaltung mehrerer solcher Einheits-Grundbausteine wie oben beschrieben möglichst nahe dem Idealfall kommt, aber mindestens um eine Größenordnung höher als bei bisher bekannten liegt.

Erfindungsgemäß wird dies gemäß dem neu vorgelegten Anspruch 1 dadurch erreicht, daß der Aufbau des verwendeten Einheits-Grundbausteins die Lösung der Schaltfunktion ΎΥΖ + XZ durchführt.

Wird, wie oben angegeben, eine Kombination von drei erfindungsgemäßen Einheits-Grundbausteinen untersucht, so ergibt sich, daß hiermit weit über 500 Subfunktionen von vier Eingangsvariablen durchgeführt werden können, so daß gegenüber einem aus einem NOR-Verknüpfungsglied bestehenden Grundbaustein die Maßanzahl um mehr als eine Größen-Ordnung höher ist und damit entsprechend auch eine größere Vielseitigkeit als mit bisher bekannten Einheits-Grundbausteinen erreicht wird.

Das erfindungsgemäße Verknüpfungsglieder-Schaltnetz läßt sich nun in vorteilhafter Weise so gestalten, daß das Schaltnetz aus einem ersten Verknüpfungsglied mit drei Eingängen, welches einen Ausgang mit dem Wert L dann liefert, wenn eine erste Schalt-

509 660/404

variable den Wert L und sowohl die zweite als auch die dritte Schaltvariable jeweils den Wert 0 besitzt, aus einem zweiten Verknüpfungsglied mit zwei Eingängen für die erste und dritte Schaltvariable, welches einen Ausgang mit dem Wert L dann liefert, wenn die erste Schaltvariable den Wert 0 und die dritte Schaltvariable den Wert L einnimmt, und aus einem dritten, mit den Ausgängen der ersten beiden Verknüpfungsglieder verbundenen Verknüpfungsglied besteht, das immer dann einen Ausgang mit dem Wert L bereitstellt, wenn entweder das erste oder das zweite Verknüpfungsglied eine Schaltvariable mit dem Wert L abgibt.

Bei Verwendung des Einheits-Grundbausteins gemäß der Erfindung, der sich gemäß einer vorteilhaften Weiterbildung der Erfindung leicht in integrierter Bauweise herstellen läßt, ergibt sich der Vorteil, daß weitgehend, in viel größerem Maße als bisher möglich, ein einheitliches Bauelement zum Aufbau einer datenverarbeitenden Anlage benutzt werden kann und außerdem weniger Grundbausteine vorgesehen zu werden brauchen, um eine bestimmte Aufgabe durchführen zu können.

Mit Hilfe der erfindungsgemäßen Prinzipschaltung läßt sich nun in vorteilhafter Weise ein Schaltungsaufbau eines Verknüpfungsglied-Netzwerkes realisieren, das bei geringstem Aufwand eine vie'seitige Anwendung im obengenannten Sinne gestattet.

Hierzu besteht sowohl das erste Verknüpfungsglied als auch das zweite Verknüpfungsglied im wesentlichen aus einem Rutztransistor, dessen Basis jeweils über an sich bekannte Entkoppelungsbauelemente die zu invertierenden Schaltvariablen, nämlich die zweite und dritte Schaltvariable bzw. die zu invertierende Schaltvariable, nämlich die erste und dessen erstem Emitteranschluß jeweils über ein an sich bekanntes weiteres Entkoppelungsbauelement die direkt zu übertragende Schakvariable, nämlich die erste bzw. die dritte Schaltvariable zugeführt wird, während der zweite Emitteranschluß an festem Potential liegt, und daß das dritte Verknüpfungsglied aus einem Dioden-ODER-Verknüpfungsglied besteht.

In integrierter Bauweise lassen sich die Rutztransistoren und die beiden Dioden des ODER-Verknüpfungsgliedes aus einem einzigen Halbleiterkörper bilden, der abwechselnd N-leitende und P-leitende Zonen in entsprechender Anzahl besitzt. Dabei sind die Zonenübergänge zwischen den Ausgangszonen der Transistorzonen und den Eingangszonen der Diodenzonen über als Elektroden wirkende Verbindungselemente kurzgeschlossen. Die für den Schaltungsaufbau des Verknüpfungsglieder-Schaltnetzes erforderlichen Widerstände werden durch Isolierleisten mit aufgedampften Widerstandsschichten gebildet.

Dank des Aufbaus des Einheits-Grundbausteins gemäß der Erfindung wird bei integrierter Bauweise außerdem noch der Vorteil erzielt, daß sich seine Herstellung relativ einfach vornehmen läßt, weil keine Isolierschichten zwischen den einzelnen, jeweils logischen Grundschaltungen entsprechenden Abschnitten des Halbleiterkörpers vorgesehen zu werden brauchen.

Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen, die mit Hilfe nachstehend aufgeführter Zeichnungen näher erläutert werden. Es zeigt

Fig. 1 eine Funktionstafel, die einen Vergleich zwischen den bekannten logischen Verknüpfungen und den logischen Verknüpfungen für die Anordnung nach der Erfindung gestattet,

F i g. 2 ein Blockschema der logischen Schaltung nach der Erfindung,

F i g. 3 eine Transistorschaltung, die eine logische »NICHT-ODER«-Verknüpfung für drei Eingänge bildet,

F i g. 4 eine Transistorschaltung für eine einfache logische Verknüpfung gemäß der Erfindung,

ίο F i g. 5 eine Transistorschaltung gemäß der Erfindung, mit der die in Fig. 1 gezeigte logische Verknüpfung höherer Ordnung gebildet werden kann,

F i g. 6 eine logische Schaltung, die ebenfalls die in Fig. 1 dargestellte logische Verknüpfung bilden kann,

F i g. 7 eine logische Schaltung mit einer zusammengesetzten Halbleitervorrichtung,

Fig. 8, 9 und 10 Verfahrensschritte bei der"Herstellung einer zusammengesetzten Halbleitervorrichtung.

In Fig. 1 ist eine Funktionstafel dargestellt, in der drei Eingangsveränderliche x, y und ζ in allen möglichen kombinierten Anordnungen in den Zeilen A bis H enthalten sind. Die bekannte logische UND-Verknüpfung erscheint in einer Spalte, in der ein Ausgang nur für die Bedingung angegeben ist, daß alle drei Eingänge vorliegen. Eine weitere logische Verknüpfung ist in einer Spalte mit der Bezeichnung NICHT-ODER dargestellt, bei der der Ausgang unter allen Bedingungen gleich Null ist mit Ausnahme derjenigen, bei der alle drei Eingänge fehlen. In diesem Falle ist der Ausgang gleich Eins. Es hat sich herausgestellt, daß eine logische Verknüpfung, bei der ein Ausgang in Form einer binären 1 nur dann erzeugt wird, wenn die Summe aller Eingänge mit Ausnahme eines von ihnen gleich Null und der eine übrigbleibende Eingang eine binäre 1 ist, eine sehr wertvolle Verknüpfung bei der Bildung bestimmter Verknüpfungen höherer Ordnung ist. Solche einzelnen logischen Verknüpfungen werden nachstehend als »sum-to-one«-Verknüpfungen bezeichnet.

Da es 256 mögliche logische Verknüpfungen von Veränderlichen bei drei Eingängen gibt und noch mehr bei höheren Ordnungen von Eingangsveränderlichen, ist es nicht zweckmäßig, die einzelne Verknüpfung durch »Namen« zu kennzeichnen, wie z. B. UND, ODER usw. Die in Frage kommenden logischen Verknüpfungen werden aus diesem Grunde durch die Buchstaben A bis H gekennzeichnet. Bei dieser Kennzeichnungsart ist dann eine logische »sum-to-one«-Verknüpfung eine £>-Funktion, und die bekannnte UND-Verknüpfung ist eine /!-Funktion. Ebenso handelt es sich bei der logischen Verknüpfung, bei der man einen Ausgang erhält, wenn eine bestimmte erste Veränderliche vorliegt, wenn bestimmte erste und zweite Veränderliche vorliegen oder wenn eine bestimmte dritte Veränderliche vorliegt, und bei der man sonst keinen Ausgang erhält, um eine DZTG-Funktion.

Die logische Funktion DEG, die aus F i g. 1 hervorgeht, kann bekanntlich 697 von den insgesamt 3984 austauschbaren logischen Verknüpfungen mit vier Eingangsveränderlichen bilden und ist daher sehr wertvoll bei der Informationsverarbeitung.

Die Anordnung gemäß der Erfindung gestattet, logische Verknüpfungen nach Art der Verknüpfung DEG durchzuführen, bei denen die bestimmten Ein-

gangsveränderlichen zugeordneten Ausgänge mehrerer »sum-to-onee-Verknüpfungsschaltungen in einer einzigen alternierend wirksamen Vorrichtung kombiniert werden.

Mit Hilfe der Anordnung nach Fig. 2 wird die in F i g. 1 gezeigte logische Verknüpfung DEG gebildet. Der logische Block 1 enthält einzelne Teilblocks 2, 3 und 4. Die Eingänge x, y und ζ werden dem Block 1 über die Klemmen 5, 6 bzw. 7 zugeführt, und der Ausgang steht an Klemme 8 zur Verfügung.

Es hat sich herausgestellt, daß Funktionstafeln mit nicht-commutativen und zufällig verteilten Ausgängen in stark vereinfachter Form realisiert werden können, und zwar indem getrennte »sum-to-one«- Verknüpfungen in einer alternierend wirksamen Vorrichtung gebildet werden. Unter Anwendung des logischen Prinzips der Erfindung also läßt sich eine einfache Schaltung realisieren, mit der ein Ausgang an eine beliebige Stelle oder mehrere Ausgänge in einer Kombination beliebig ausgewählter Stellen einer Funktionstafel gesetzt werden können. Es werden zwei besondere Eingangsschaltungen (Block 2 und Block 3) verwendet, um einen »sum-to-one«-Ausgang für jede 1 in der Funktionstafel, also für die Verknüpfung DEG, zu erzeugen.

Im Falle der DEG-Verknüpfung nach Fi g. 1 steht der erste geforderte Ausgang für die Eingangsbedingung D. Diese Bedingung für D in der Funktionstabelle in Fig. 1 kann als »nur z« bezeichnet werden. Im Block 2 werden die Eingänge x, y und ζ eingeführt, wobei der Eingang ζ in den Block 2 über das Element 9 gelangt, das anzeigen soll, daß nur dieser Eingang eine binäre 1 bei dieser »sum-to-one«- Verknüpung erhalten soll. Der Z)-Ausgang steht auf Kanal 10 zur Verfugung.

Am Block 3 tritt dann ein Ausgang auf, wenn die Summe aller Eingangsveränderlichen gleich Eins ist. Die weiter geforderten Ausgänge sind die für die Eingangsbedingungen E und G. Bei der Bedingung E soll ein Ausgang erzeugt werden, wenn y vorliegt, und bei der Bedingung G soll ein Ausgang erzeugt werden, wenn y nicht vorliegt. Diese Bedingungen sind daher, wenn sie kombiniert werden, unabhängig von y. Die weiteren beiden erfordern, daß χ vorliegt und ζ nicht vorliegt. Daher können diese beiden Funktionen mit einer einzigen Ausgangsleitung dargestellt werden, indem die Eingänge einem einzigen »sum-to-one«-Schaltungselement übertragen werden, wie z. B. dem Block 3, in den y nicht eingegeben wird und χ über das Element 9 eingeführt wird. Der Ausgang von Block 3 ist also nur von χ abhängig. Der Ausgang von Block 3 steht auf Kanal 11 zur Verfügung und ist eine .EG-Funktion.

Die auf den Kanälen 10 und 11 vorliegenden Verknüpfungen werden nun in einem alternierend wirksamen Schaltungselement 4 kombiniert, wie z. B. in einer herkömmlichen ODER-Schaltung, so daß die logische Verknüpfung DEG an Klemme 8 zur Verfügung steht.

Erfindungsgemäß wird also eine Schaltungsanordnung für ein logisches Prinzip angegeben, nach dem eine bestimmte logische Verknüpfung einer großen Anzahl von Eingangsveränderlichen dadurch gebildet wird, daß eine »sum-to-one«-Verknüpfung für jede einer progressiv kleiner werdenden Reihe von Kombinationen von Eingangsbedingungen vorgesehen wird, wobei der Ausgang von einer einzigen Veränderlichen abhängig ist. Dieses Prinzip wird in F i g. 2 durch die Schaltungseinheit 3 dargestellt, die ein »sum-to-one«-Verknüpfungselementblock für jede Kombination von Eingangsbedingungen ist, wobei aber der Ausgang von einer einzigen Veränderlichen abhängt, und durch die Schaltungseinheit 2, die ein »sum-to-oneÄ-Verknüpfungselementblock für Eingangsbedingungen ist, die von jeder einzelnen Veränderlichen abhängig sind. Die Ausgänge aller »sumto-onee-Verknüpfungselementblocks werden dann in

ίο einer alternierend wirksamen Schaltung kombiniert.

Das logische Prinzip kann erfindungsgemäß mit

einer Transistor-Widerstands-Logik realisiert werden.

F i g. 3 zeigt eine bekannte logische Schaltung aus einem Transistor und einem Widerstand für die »NICHT-ODERe-Verknüpfung, die in Fig. 1 mit H bezeichnet ist.

Der PNP-Transistor ist normalerweise abgeschaltet, und ein an einen der Signaleingänge x, y oder ζ angelegtes negatives Signal schaltet ihn ein und bewirkt,

ao daß sich der Ausgangsimpuls an Klemme 25 der Erdspannung des Emitters 21 nähert. Wenn keine Signale an den Eingängen liegen, kommt die Ausgangsspannung der negativen Spannung — V sehr nahe. Unter diesen Umständen kann die Erdspannung als binäres O-Signal und die Spannung — V als binäres 1-Signal angesehen werden. Diese Schaltung liefert also nur dann ein Ausgangssignal, wenn kein Eingangssignal vorliegt, wie es in der Tafel von F i g. 1 für die Bedingung// dargestellt ist. Sie wird daher als NICHT-ODER- oder als WEDER-NOCH-Schaltung bezeichnet.

In F i g. 4 ist gemäß der Erfindung eine aus Transistor und Widerstand bestehende Schaltung dargestellt, die einen Ausgang in Form einer binären 1 für eine Eingangsbedingung liefert, welche vom Vorliegen nur einer bestimmten Eingangsveränderlichen abhängt, so daß eine »sum-to-one«-Verknüpfung für eine bestimmte Eingangsveränderliche geliefert wird. Die Schaltung von Fig. 4 kann somit die Bedingung D der Funktionstafel nach F i g. 1 erfüllen und damit die Funktion der logischen Schaltungseinheit 2 in F i g. 2 durchführen, die einen Ausgang nur unter der Bedingung liefern soll, daß ζ gleich Eins und χ und y beide gleich Null sind. Der Transistor 40 ist im vorliegenden Beispiel ein PNP-Transistor, der mit einem zweiten Emitterkontakt zum Injizieren von Minoritätsträgern versehen ist. Ein solcher Kontakt kann in bekannter Weise hergestellt werden, indem der eine P-Bereich eines herkömmlichen PNP-Transistors in zwei Teile zerschnitten wird oder indem mehrere gleichrichtende Legierungsverbindungen zum Basisbereich hergestellt werden. In der Schaltung von F i g. 4 ist der eine Emitter 42 geerdet, und der andere Emitter 41 ist über einen Entkopplungswiderstand 45 an eine Quelle positiven Potentials + V angeschlossen. Die Eingangsveränderliche ζ wird dem Emitter 41 an Klemme 46 über den Entkopplungswiderstand 47 zugeführt. Der Kollektor des Transistors 40 ist an eine Quelle negativen Potentials — V über eine Belastungsimpedanz 48 angeschlossen und außerdem an die Ausgangsklemme 49. Die Eingangsveränderlichen χ und y werden über Widerstände 50 bzw. 51 der Basis 43 des Transistors zugeführt, die anderseits über einen Strombegrenzerwiderstand 52 an die Quelle positiven Potentials + V angeschlossen ist.

Im Betriebszustand wird der Emitter 41 normalerweise über dem Widerstand 45 vorgespannt, so daß

der Transistor im Einzustand ist. Die Eingangssignale χ und y überwinden jeweils eine über Widerstand 52 an die Basis 43 des Transistors angelegte Abschaltvorspannung, so daß beim Auftreten eines Signals χ oder y der Transistor in jedem Falle eingeschaltet wird. Wenn andererseits ein Signal ζ zugeführt wird, wird die »Ein«-Vorspannung am Emitter überwunden und der Transistor ausgeschaltet. Wenn also χ oder y Signale oder beide anliegen oder wenn kein Signal an irgendeinem der Eingänge x, y oder ζ anliegt, bleibt der Transistor 40 leitend. Nur wenn die Vorspannung am Emitter 41 durch ein Signal der Veränderlichen ζ abgeschaltet wird und keine Signale von den Veränderlichen χ oder y vorliegen, um den Transistor 40 einzuschalten, wird der Transistor 40 ausgeschaltet und erzeugt ein Ausgangssignal. Es wird also eine binäre 0 oder kein Ausgangssignal angezeigt, wenn das Potential an Klemme 49 nahe dem Erdpotential ist, und eine binäre 1 oder ein Ausgangssignal tritt auf, wenn der Transistor ausgeschaltet wird und sich das Potential an Klemme 49 dem der Quelle — V nähert.

Es ist offensichtlich, daß innerhalb der Grenzen der zulässigen Transistorbelastung beliebig viele Eingangssignale der Basis des Transistors 40 zugeführt werden können, indem die Eingangsveränderlichen je über einen parallelgeschalteten Entkopplungswiderstand zugeführt werden. Im gleichen Rahmen können auch beliebig viele Eingangssignale dem Emitter 41 zugeführt werden, indem die Eingangssignale über einen eigenen Entkopplungswiderstand angelegt werden.

F i g. 5 zeigt eine praktische Schaltungsausführung für das Blockschema nach Fig. 2. Die Transistoren 60 und 70 sind je in einer Schaltung verwendet, die nach der Anordnung nach F i g. 4 aufgebaut ist. Eine weiter verwendete Festkörper-ODER-Schaltung 76 besteht aus einem gemeinsamen Bereich 76 eines ersten Leitfähigkeitstyps, mit dem zwei getrennte Bereiche 77 bzw. 78 des entgegengesetzten Leitfähigkeitstyps Dioden bilden. Eine positive Spannungsquelle + V ist über Strombegrenzerwiderstände 79 und 80 an die Emitter 71 bzw. 61 und außerdem über Strombegrenzerwiderstände 81 und 82 an die Transistorbasen 63 bzw. 73 angeschlossen. Die Kollektoren 64 und 74 sind über Belastungswiderstände 83 bzw. 84 mit einer negativen Spannungsquelle — V verbunden.

Die Eingangsveränderlichen x, y und ζ werden den Basen der Transistoren direkt über je einen Entkopplungswiderstand 85, 86 und 87 zugeführt. Die Veränderliche ζ wird dem Emitter 61 über den Entkopplungswiderstand 88 zugeführt, und die Veränderliche χ wird dem Emitter 71 über den Entkopplungswiderstand 89 zugeführt. Der Ausgang des Transistors 60 ist an den Bereich 77 der Doppeldiode 75 angeschlossen und der Ausgang des Transistors 70 an den Bereich 78. Der Ausgang der Schaltung ist an Klemme 90 verfügbar, an der ein Signal über den Widerstand 91 gebildet wird.

In der Schaltung von F i g. 5 führt der Transistor 60 mit der zugeordneten Schaltungsanordnung die Funktion der Schaltungseinheit 2 von Fi g. 2 aus. Im Betriebszustand ist er normalerweise eingeschaltet, so daß sein Kollektor 64 etwa Erdpotential hat, so daß ein binärer 0-Aüsgang dargestellt wird. Der Transistor wird nur abgeschaltet, wenn χ und y fehlen und gleichzeitig ζ vorliegt. Unter dieser Bedingung, und zwar nur unter dieser Bedingung, wird der Transistor abgeschaltet, und das Potential des Kollektors nähert sich dem Wert — V, so daß ein binärer 1-Ausgang entsteht. Dies ist die Funktion D in der Funktionstafel nach Fig. 1. Wenn sich das Potential des Kollektors 64 dem Wert — V nähert, wird die zwischen den Elementen 76 und 77 der ODER-Vorrichtung 75 gebildete PN-Übergangsdiode leitend, und an Klemme 90 ist ein Ausgangssignal

ίο verfügbar.

Der Transistor 70 und seine zugeordnete Schaltungsanordnung führen die Funktion der Schaltungseinheit 3 in Fig. 2 aus. Die Veränderliche ζ wird über den Widerstand 87 direkt der Basis 73 zugeführt, und die Veränderliche χ wird über den Widerstand 89 dem Emitter 71 zugeführt. Daher ist der Transistor 70 zunächst leitend und wird nur abgeschaltet bei den Bedingungen E und G der Funktionstafel von Fig. 1. Jede dieser Bedingungen bewirkt, daß sich das Poten-

ao tial des Kollektors 74 dem Wert — V nähert und daß die durch die Elemente 76 und 78 gebildete Diode leitend wird. Der Ausgang für diese Bedingungen ist ebenfalls an Klemme 90 verfügbar.

Die Doppeldiode 75 erfüllt die Funktion der Schaltungseinheit 4 in F i g. 2. Wenn eine der Eingangsleitungen zu den Elementen 77 und 78 negativ wird, wird der dem betreffenden Kontakt zugeordnete PN-Übergang in Durchlaßrichtung vorgespannt, und das Ausgangssignal an Klemme 90 wird negativ und stellt so eine binäre 1 dar.

F i g. 6 stellt ebenfalls die Schaltung nach F i g. 5 dar, nur daß hier die Widerstände zusammengefaßt sind. Wo sie mit denen in F i g. 5 übereinstimmen, werden in F i g. 6 dieselben Bezugsziffern verwendet.

So sind alle Eingangs- und Vorspannungswiderstände der Transistoren 60 und 70 zu einer einzigen Widerstandsleiste kombiniert worden, wobei an der entsprechenden Stelle Anschlüsse hergestellt sind, um so jedem Widerstand den richtigen Wert zu geben.

Solche Widerstandsleisten sind bei gedruckten Schaltungen üblich und können z.B. so hergestellt werden,· daß ein ohmisches Material auf eine geeignete Unterlage aufgedampft wird und Anschlüsse bei bestimmten Werten hergestellt werden. Beispiele für geeignete Materialien sind aufgedampfte Metalle und im Dampf gezüchtete intermetallische Halbleiterstoffe.

Die Widerstandsleiste 101 enthält die Eingangsund Vorspannungswiderstände mit Ausnahme des Eingangswiderstandes für die Veränderliche y, die gesondert über den Widerstand 102 zugeführt wird. Die Belastungswiderstände 83 und 84 sind in einer einzigen, in der Mitte abgegriffenen Widerstandsleiste 103 zusammengefaßt, und das Ausgangssignal wird an einer getrennten Widerstandsleiste 104 abgenommen. Beim Kombinieren der Werte der Widerstände, wie es in F i g. 6 dargestellt ist, wird eine einzige Widerstandsleiste, wie z. B. 101, zur Zuführung eines bestimmten Signals an mehreren Stellen in die Schaltung verwendet, so daß das Signal in dieWiderstandsleiste an verschiedenen Punkten eingegeben werden kann, ohne ein Ansteigen der Impedanz bei Weiterleitung des Signals von einer Stelle zur anderen wirksam werden zu lassen. Hierzu wird in Fig. 6 die Veränderliche* an beiden Enden der Widerstandsleiste 101 zugeführt.

Gemäß F i g. 7 können die Halbleitervorrichtungen der Schaltung nach Fig. 6 zu einer einzigen Vorrichtung vereinigt sein. In F i g. 7 werden für gleiche

Claims (1)

1. Elemente gleiche Bezugsziffern wie in den vorher- Kollektorbereiche darstellt. Zwei streifenförmige gehenden Darstellungen verwendet. Wie schon in Schichten 118 und 119, bestehend aus einem die Verbindung mit Fig. 6 beschrieben, sind alle Ein- N-Leitung bestimmenden Verunreinigungsmaterial, gangswiderstände mit Ausnahme desjenigen für die vorzugsweise aus einer Blei-Arsen-Legierung, werden Veränderliche y zu einer einzigen Widerstandsleiste 5 in Querrichtung des Halbleiterkörpers auf zwei 101 kombiniert worden. Der Eingangswiderstand für gegenüberliegenden Seiten angebracht, so daß der die Veränderliche ν ist als Element 102 dargestellt, Halbleiterkörper etwa in gleiche Abschnitte eingeteilt die Belastungswiderstände für die Transistoren wer- wird. Die gesamte Anordnung wird in einem Ofen in den durch die in der Mitte abgegriffene Widerstands- Form einer offenen Röhre etwa 20 Stunden lang auf leiste 103 gebildet, und das Ausgangssignal wird am io etwa 800° C erhitzt, wobei ein kontinuierlich strö-Widerstand 104 abgenommen. In der Halbleitervor- mendes träges Gas sicherstellt, daß das den Leitrichtung besteht der Transistor 60 aus einer Zone 105 fähigkeitstyp bestimmende Verunreinigungsmaterial eines Halbleitermaterials mit bestimmtem Leitfähig- vollständig durch den Halbleiterkörper hindurchkeitstyp, z. B. hier des Typs N. Die Zone 105 dient diffundiert und dabei die N-Bereiche 114 und 115 als Basis eines Transistors und entspricht der Basis 15 bildet. Der vorgenannte Zeitabschnitt und die Tem- 63 des Transistors 60 in Fig. 5 und 6. Entsprechend peratur stimmen in etwa für die Arsendiffusion in den Emitterkontakten 61 und 62 in F i g. 5 und 6 Germanium. Die Abmessungen des Halbleiterkörpers, sind zwei Minoritätsträger injizierende Emitter 106 die Zeit, die Temperatur und das Verunreinigungsund 107 vorgesehen, und als Kollektor wirkt eine material müssen sorgfältig so gewählt werden, daß Zone 108, deren Material vom Leitfähigkeitstyp P 20 sichergestellt wird, daß sich die N-Bereiche 114 und ist. Für eine ausreichende Transistorwirkung ist es 115 nicht über die festgesetzten Zonen ausbreiten unbedingt erforderlich, daß der Abstand zwischen können und nicht die vorgesehenen P-Bereiche 108, den Emitterkontakten 106 und 107 und dem Kollek- 112 und 113 mit erfassen. Die Seitenflächen des so torkontakt 108 über den Basisbereich 105 hinweg in drei P-Bereiche und zwei N-Bereiche eingeteilten innerhalb des Diffusionsabstandes der Minoritäts- 25 Halbleiterkörpers werden dann geschliffen und geätzt, träger während der Minoritätsträger-Lebenszeit des um jegliches N-Material, das infolge des Diffusionsverwendeten Halbleitermaterials liegt. Desgleichen Vorganges auf die Oberflächen aufgebracht sein besteht der dem Transistor 70 in Fig. 5 und 6 ent- könnte, zu entfernen. Gemäß Fig. 9 besteht der sprechende aus einem Basisbereich 109, den Emittern nächste Schritt darin, einen schichtförmigen N-Bereich 110 und 111 und aus einer als Kollektor wirkenden 30 105 an einer Oberfläche des Halbleiterkörpers, desZone 112, die dem Kollektor 74 entspricht. Die als sen Stärke in der Größenordnung von einigen Mikron ODER-Schaltung wirkende Doppeldiode 75 in F i g. 5 Hegt, mit Hilfe einer Verunreinigung vom N-Typ in und 6 entspricht in F i g. 7 einer gemeinsamen Zone der Dampfphase einzudiffundieren. Danach werden 113 aus P-leitendem Halbleitermaterial, die je einen Streifen aus einer Verunreinigungslegierung vom PN-Übergang zu zwei benachbarten, den Elementen 35 P-Typ (106, 107, 110 und 111) auf die Oberfläche 77 und 78 entsprechenden Bereichen 114 und 115 der dünnen N-Haut an den in F i g. 9 gezeigten Stelaus N-leitendem Halbleitermaterial bildet. Die Ver- len aufgebracht. Diese Legierungen werden dann bindungsleitungen von den Kollektoren der jeweiligen kurz auf etwa 700° C erhitzt, damit sie schmelzen Transistoren zu den einzelnen Eingängen der ODER- und jeweils die beiden Emitterbereiche der beiden Schaltung werden durch Einsätze 116 bzw. 117 her- 40 Transistoren bilden. Als nächstes wird eine Ätzmaske gestellt, die aus einem Material geringen Widerstands aus Schutzlack, wie er in der Technik bekannt ist, bestehen, so daß die PN-Übergänge hohen Wider- über die durch die gestrichelten Linien von F i g. 9 Standes kurzgeschlossen werden. dargestellten Bereiche gelegt, und die Oberflächen-

   Im Zusammenhang mit F i g. 7 ist eine Festkörper- schicht vom N-Typ wird von der ganzen Fläche des Schaltungstechnik beschrieben, durch die das in Ver- 45 Halbleiterkörpers mit Ausnahme der durch diese bindung mit Fig. 1 und 2 gezeigte und in Fig. 5 in Maske geschützten Stellen abgeätzt, so daß die An-Schaltungsform realisierte logische Prinzip mit Hilfe Ordnung nach F i g. 10 entsteht. Die übriggebliebenen eines zusammengesetzten Körpers aus Halbleiter- Teile der Schicht vom N-Typ bilden hier die Basismaterial und Widerstandsleisten dargestellt werden schichten 105 und 109 der beiden Transistoren. Der kann. In der Anordnung nach F i g. 7 wird ein Schal- 50 letzte Verfahrensschritt besteht darin, zwei metaltungsaufbau gezeigt, bei dem ein Körper aus Halb- lische Leiterstreifen 116 und 117 auf den Halbleiterleitermaterial, der mehrere, abwechselnd verschie- körper aufzubringen, um die entsprechenden PN-dene Leitfähigkeitstypen aufweisende Bereiche ent- Übergänge kurzzuschließen. Das Aufbringen der hält, mit entsprechenden Anschlüssen sowie mit kurz- Emitterbereiche 106, 107, 110 und 111 könnte auch schließenden Elementen niedrigen Widerstands ver- 55 durch Diffusion durch eine Maske aus einem P-Versehen ist, so daß der Halbleiterkörper elektrisch in unreinigungsmaterial hindurch anstatt der oben beverschiedene aktive Bereiche aufgeteilt wird. schriebenen Legierung erfolgen.

   In Verbindung mit den Fig. 8, 9 und 10 soll ...

   nachstehend ein bevorzugtes Herstellungsverfahren Patentanspruch:

   für den in Fig. 7 benutzten Halbleiterkörper be- 60 1. Binäres Verknüpfungsglieder-Schaltnetz mit

   schrieben werden. drei Eingängen für je eine bestimmte Schalt-

   In den Fig. 8, 9 und 10 werden zur besseren variable und mit einem Ausgang als logischer

   Übersicht dieselben Bezugsziffern wie in Fig. 7 ver- Einheits-Grundbaustein, dadurch gekenn-

   wendet. Erfindungsgemäß wird ein Körper geeigneter zeichnet, daß sein Aufbau die Lösung der

   Abmessungen aus Halbleitermaterial vom P-Typ als 05 Schaltfunktion ΎΥΖ + XZ durchführt.

   Ausgangsmaterial verwendet. Dieser Körper muß 2. Binäres Verknüpfungsglieder-Schaltnetz nach

   monokristallinisch sein und einen solchen spezifischen Anspruch 1, dadurch gekennzeichnet, daß das

   Widerstand haben, daß er ein gutes Material für die Schaltnetz aus einem ersten Verknüpfungsglied

   (2) mit drei Eingängen (5, 6, 7), welches einen Ausgang mit dem Wert L dann liefert, wenn eine erste Schaltvariable (z) den Wert L und sowohl die zweite (y) als auch die dritte Schaltvariable (x) jeweils den Wert 0 besitzt, aus einem zweiten Verknüpfungsglied (3) mit zwei Eingängen (5,7) für die erste und dritte Schaltvariable (z, x), welches einen Ausgang mit dem Wert L dann liefert, wenn die erste Schaltvariable (z) den Wert 0 und die dritte Schaltvariable (x) den Wert L einnimmt, und aus einem dritten, mit den Ausgängen (10,11) der ersten beiden Verknüpfungsglieder (2, 3) verbundenen Verknüpfungsglied (4) besteht, das immer dann einen Ausgang mit dem Wert L bereitstellt, wenn entweder das erste (2) oder das zweite Verknüpfungsglied (3) eine Schaltvariable mit dem Wert L abgibt.

   3. Binäres Verknüpfungsglieder-Schaltnetz nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sowohl das erste Verknüpfungsglied (2) als auch das zweite Verknüpfungsglied (3) aus einem Rutztransistor (40) besteht, dessen Basis (43) jeweils über an sich bekannte Entkoppelungsbauelemente (50,51) die zu invertierenden Schaltvariablen, nämlich die zweite (y) und dritte Schaltvariable (x) bzw. die zu invertierende Schaltvariable, nämlich die erste (z), und dessen erstem Emitteranschluß (41) jeweils über ein an sich bekanntes Entkoppelungsbauelement(47) die direkt zu übertragende Schaltvariable, nämlich die erste (z) bzw. die dritte Schaltvariable (x) zugeführt wird, während der zweite Emitteranschluß (42) an festem Potential (Erde) liegt, und daß das dritte Verknüpfungsglied (4) aus einem Dioden-ODER-Verknüpfungsglied (75) besteht.

   4. Binäres Verknüpfungsglieder-Schaltnetz mindestens nach Anspruch 3, dadurch gekennzeichnet, daß die Rutztransistoren und die beiden Dioden des ODER-Verknüpfungsgliedes aus einem einzigen Halbleiterkörper gebildet werden, der abwechselnd N-leitende und P-leitende Zonen besitzt, bei dem die Zonenübergänge zwischen den Ausgangszonen (108, 112) der Transistorzonen und den Eingangszonen (114, 115) der Diodenzonen über als Elektroden wirkende Verbindungselemente (116,117) kurzgeschlossen sind, und daß die für den Schaltungsaufbau des binären Verknüpfungsglieder-Schaltnetzes erforderlichen Widerstände durch Isolierleisten mit aufgedampften Widerstandsschichten gebildet werden.

   5. Verfahren zur Herstellung eines Halbleiterkörpers nach Anspruch 4, dadurch gekennzeichnet, daß ein streifenförmiger P-leitender monokristalliner Halbleiterblock (F i g. 8) derart einem Diffusionsverfahren unterworfen wird, daß sich zwei N-leitende Zonen (114, 115) bilden, die jeweils von zwei P-leitenden Zonen (108, 113, 112) eingeschlossen sind, wobei alle Zonen (108, 114, 113, 115, 112) etwa die gleiche Länge besitzen, daß an einer Oberfläche des Halbleiterkörpers eine schichtf örmige N-leitende Zone (109) in Stärke von einigen Mikron in der Dampfphase eindiffundiert wird, daß anschließend je zwei streifenförmige P-leitende Halbleiterplättchen (106,107 und 110,111) oberhalb der P-leitenden Endzonen (108, 112) auf die schichtförmige N-leitende Zone (109) auflegiert werden, die jeweils zusammen mit dem von ihnen eingeschlossenen und an einer Seite angrenzenden Bereich der N-leitenden Zone (109) für das anschließende Ätzverfahren zum Abätzen der restlichen N-leitenden Oberflächenzone (109) durch eine Ätzmaske abgedeckt werden, so daß an den Enden des Halbleiterkörpers je ein PNP-Rutztransistor entsteht, dessen Kollektorzone (108, 112) über ein an den entsprechend zugeordneten PN-Übergängen auflegiertes Plättchen (116,117) mit der jeweils benachbarten N-Zone der durch die mittleren Zonen (114, 113, 115) gebildeten Dioden leitend verbunden ist.

   In Betracht gezogene Druckschriften:
   Deutsche Auslegeschriften Nr. 1034 890,
   333;

   USA.-Patentschriften Nr. 2 901 640, 2 850 647;
   »Proc. I. R. E.«, Juni 1958, S. 1250.

   Hierzu 2 Blatt Zeichnungen

   509 660/404 8.65 ® Bundesdruckerei Berlin