DE1153460B - Verfahren zum Herstellung und Kontaktieren einer Halbleiteranordnung - Google Patents
Verfahren zum Herstellung und Kontaktieren einer HalbleiteranordnungInfo
- Publication number
- DE1153460B DE1153460B DES61505A DES0061505A DE1153460B DE 1153460 B DE1153460 B DE 1153460B DE S61505 A DES61505 A DE S61505A DE S0061505 A DES0061505 A DE S0061505A DE 1153460 B DE1153460 B DE 1153460B
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- semiconductor wafer
- semiconductor
- junction
- facing away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000006187 pill Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- KCFSHSLJOWCIBM-UHFFFAOYSA-N germanium tantalum Chemical compound [Ge].[Ta] KCFSHSLJOWCIBM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
DEUTSCHES
PATENTAMT
S 61505 Vmc/21g
BEKANNTMACHUNG
DES ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 29. AU G U S T 1963
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen und Kontaktieren einer Halbleiteranordnung,
bei dem ein scheibenförmiger Halbleiterkörper auf einen metallischen Träger unter Verwendung
eines auf dem Träger gut haftenden, dotierend wirkenden und sich mit dem Halbleiterkörper legierenden
Lotes aufgebracht wird.
Es sind bereits Verfahren bekannt, bei denen ein scheibenförmiger Halbleiterkörper auf einen metallischen
Träger unter Verwendung eines dotierend wirkenden Lotes aufgebracht wird. Bei diesen Kontaktierverfahren
wird entweder der Halbleiterkörper mit einem Überzug aus dem Lot versehen, oder es wird
eine aus dem Lot bestehende Schicht durch Erhitzen mit der Halbleiterscheibe und dem Träger verbunden.
Bei dem gemäß der Erfindung vorgeschlagenen Verfahren werden die einander gegenüberliegenden
Flächen des Trägers und der Halbleiterscheibe mit einem Überzug aus dem Lot versehen und die Halbleiterscheibe
auf ihrer ganzen Fläche mit dem Träger verbunden, nach ihrer Befestigung auf dem Träger
wird dann die Halbleiterscheibe chemisch und/oder mechanisch auf eine geringe, insbesondere nur 10 μ
betragende Dicke gebracht und danach in die sehr dünne Halbleiterscheibe zur Bildung eines pn-Übergangs
auf der dem Träger abgewandten Seite ein Dotierungsmetall eindiffundiert.
Es hat sich gezeigt,- daß beim Verbinden eines scheibenförmigen Halbleiterkörpers mit einem metallischen
Träger unter Verwendung eines dotierend wirkenden Lotes nach dem bekannten Verfahren
Benetzungsschwierigkeiten auftreten, die besonders störend wirken, wenn die Dicke des Halbleiterkörpers
nach dem Verbinden mit dem Träger um ein Vielfaches, insbesondere auf nur 10 μ vermindert wird.
Bei dieser geringen Dicke fallen dann Unregelmäßigkeiten in der Eindringtiefe der Legierungsfront, die
eine Folge der ungleichmäßigen Benetzung sind, sehr stark ins Gewicht. Wird nach dem Verfahren gemäß
der vorliegenden Erfindung gearbeitet, so werden diese Benetzungsschwierigkeiten überwunden, und
es wird eine über die ganze Berührungsfläche mit dem Träger gleichmäßige Eindringtiefe der Legierungsfront
erzielt.
Eine nähere Erläuterung des Verfahrens nach der Erfindung soll an Hand der Figuren gegeben werden.
In Fig. 1 sind der metallische Träger 2, der z. B. aus Tantal besteht, und der z. B. aus Germanium
bestehende scheibenförmige Halbleiterkörper 1 dargestellt. Die einander gegenüberliegenden gleich
großen Flächen des Trägers und der Halbleiterscheibe werden zunächst plan geläppt und poliert
Verfahren zum Herstellen und Kontaktieren einer Halbleiteranordnung
Anmelder:
Siemens & Halske Aktiengesellschaft,
Berlin und München, München 2, Witteisbacherplatz 2
Dr. Reinhard Dariberg, Freiburg (Breisgau), ist als Erfinder genannt worden
und mit dem dotierend wirkenden Lot 3 überzogen. Das Lot kann dabei z. B. Aluminium sein,, das auf
die vorhandenen Oberflächen aufgedampft und gegebenenfalls einlegiert wird. Dann werden der Halbleiterkörper
1 und der Träger 2 mit ihren mit dem Lot 3 überzogenen Oberflächen übereinandergelegt
und bei einer Temperatur, die über der Legierungstemperatur des Lots mit dem Halbleiterkörper liegt,
unter Druck zusammenlegiert. Beim Ausführungsbeispiel betrug die Temperatur zum Auflegieren eines
Germaniumkörpers auf einen Tantalträger mit Aluminimum als Lot etwa 700° C. Bei diesem zusammenlegierten
System kann nun die Halbleiterscheibe 1 durch Schleifen und/oder Ätzen sehr dünn gemacht
werden, ohne daß die Handlichkeit oder wegen der Sprödigkeit des Halbleitermaterials die Stabilität des
Systems kleiner wird.
Man erhält mit dem erfindungsgemäßen Verfahren eine Halbleiteranordnung, wie sie z. B. in Fig. 2 dargestellt
ist, bei der eine dünne Halbleiterscheibe auf ihrer ganzen Fläche mit dem Trägerkörper fest verbunden
ist. Mit den üblichen Schleif- und Poliermethoden oder durch Ätzen erhält man Halbleiterschichten
von etwa 10 μ Dicke und etwa 1 cm2 Fläche.
In Fig. 3 ist ein Gleichrichter dargestellt, bei dem die dem Träger abgewandte Seite der Halbleiterscheibe
auf ihrer ganzen Fläche umdotiert ist. Der
309 669/222
Träger 2 kann ζ. B. wieder aus Tantal bestehen. Der chemisch und/oder mechanisch auf die gewünschte
Dicke abgetragene Halbleiterkörper 1 ist durch das Lot 3 mit dem Träger verbunden. Zum Erzielen eines
pn-übergangsfreien Kontakts ist dabei das Lot 3 so gewählt worden, daß es den gleichen Leitungstyp
erzeugt, wie ihn die Halbleiterscheibe 1 besitzt. Ist wie im vorliegenden Ausführungsbeispiel die Halbleiterscheibe
1 aus p-leitendem Germanium, so hat das Lot 3 p-dotierenden Charakter. Es kann also ein
Metall der III. Gruppe des Periodischen Systems, wie z. B. Aluminium, sein. Auf der dem Träger 2 abgewandten
Seite der Halbleiterscheibe 1 wird dann durch Diffusion eines dotierenden Metalls der Teil 4
der Halbleiterscheibe 1 umdotiert und somit ein pn-übergang erzeugt. Im vorliegenden Fall ist die
Schicht 4 η-leitend und wird durch Diffusion eines η-dotierenden Metalls, also insbesondere eines Metalls
aus der V. Gruppe des Periodischen Systems, z. B. Arsen, erzeugt. »o
Mit dem erfindungsgemäßen Verfahren wurde ein mit Aluminium als Lot zusammenlegiertes Tantal-Germanium-System
hergestellt, und es wurden durch Diffusion von Arsen bei Diffusionstiefen von 1 bis
2 μ pn-Übergänge hergestellt, deren Sperrströme bei etwa 30 V Sperrspannung 10 bis 20 μΑ/mm2 betrugen.
Das erfindungsgemäße Verfahren eignet sich aber auch zum Herstellen von Transistoren. Bei dem in
Fig. 4 dargestellten Ausführungsbeispiel ist die dem Träger 2 abgewandte Seite der Halbleiterscheibe 1
zur Bildung des Emitterübergangs nur auf einem konzentrisch zum Träger 2 liegenden Teil der Fläche
umdotiert und auf einem anderen Teil dieser Fläche als Basis unter Überdotierung pn-übergangsfrei kontaktiert.
Das Lot 3 ist dabei so gewählt worden, daß die Schicht 5 der Halbleiterscheibe 1 beim Zusammenlegieren
mit dem Träger 2 umdotiert wird und somit z. B. die Kollektorschicht darstellt. Dann wird
die Scheibe mechanisch und/oder chemisch auf die gewünschte geringe Dicke abgetragen und die Metallpille
7 einlegiert. Beim Abkühlen bildet sich die Rekristallisationszone 6, die entgegengesetzt wie der
Halbleiterkörper 1 dotiert ist und z. B. als Emitter dient. Die ringförmige Basiselektrode 8 kontaktiert
den Halbleiterkörper pn-übergangsfrei.
Das erfindungsgemäße Verfahren eignet sich besonders gut zum Herstellen von sogenannten Drift-Transistoren
mit pnip- und npin-Zonenfolge.
Bei dem in Fig. 5 dargestellten Ausführungsbeispiel ist eine eigenleitende Halbleiterscheibe 1' mit
dem Träger 2 nach dem erfindungsgemäßen Verfahren unter Bildung einer p- bzw. η-dotierten Schicht 5
zusammenlegiert. Auf der dem Träger abgewandten Seite der Halbleiterscheibe ist durch Diffusion eine
n- bzw. p-leitende dünne Basiszone 11 erzeugt, die mit der ringförmigen Basiselektrode 8 pn-übergangsfrei
kontaktiert ist. Die Emitterpille 9 wird z. B. nach dem bekannten Legierungs-Diffusions-Verfahren einlegiert.
Sie enthält Donator- und Akzeptorverunreinigungen, die verschieden schnell in den Halbleiterkörper
eindiffundieren. Dabei werden die Verunreinigungen so gewählt, daß diejenige, die denselben
Leitungstyp erzeugt, wie ihn die Basiszone 11 hat, schneller diffundiert, während die andere eine hohe
Löslichkeit im Halbleiterkörper hat und in ausreichender Konzentration in der Schmelze vorhanden
ist, so daß beim Abkühlen der Schmelze in der Rekristallisationszone 10 diese Verunreinigung überwiegt.
Man erhält so einen Transistor mit pnip- bzw. npin-Zonenfolge, der besonders für hohe Frequenzen
geeignet ist.
In einer anderen, in Fig. 6 dargestellten Ausführungsform sind der Emitter 14 und der Basiskontakt
z. B. durch Aufdampfen oder Aufstäuben von Dotierungsmaterial hergestellt worden, wobei die
Dotierungsstoffe so gewählt sind, daß der Emitter einen pn-übergang 15 in der Basisschicht 12 bildet,
während das Basiskontaktmaterial Stoffe von gleichem Dotierungstyp enthält wie die Basisschicht 12. Bei
dieser Ausführungsform sind zweckmäßigerweise die Emitterelektrode und die Basiselektrode in Form
parallelliegender Streifen aufgebracht.
Auch läßt sich die bekannte Doppeldiffusion mit dem erfindungsgemäßen Verfahren kombinieren.
Ein metallischer Träger 2 begünstigt die Wärmeabfuhr insbesondere an der mit dem Träger verbundenen
Elektrode.
Claims (7)
1. Verfahren zum Herstellen und Kontaktieren einer Halbleiteranordnung, bei dem ein scheibenförmiger
Halbleiterkörper auf einen metallischen Träger unter Verwendung eines auf dem Träger
gut haftenden, dotierend wirkenden und sich mit dem Halbleiterkörper legierenden Lotes aufgebracht
wird, dadurch gekennzeichnet, daß die einander gegenüberliegenden Flächen des Trägers
und der Halbleiterscheibe mit einem Überzug aus dem Lot versehen und die Halbleiterscheibe auf
ihrer ganzen Fläche mit dem Träger verbunden wird und daß die Halbleiterscheibe nach ihrer
Befestigung auf dem Träger chemisch und/oder mechanisch auf eine geringe Dicke gebracht und
danach in die sehr dünne Halbleiterscheibe zur Bildung eines pn-Übergangs auf der dem Träger
abgewandten Seite ein Dotierungsmittel eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe auf eine
Dicke von 10 μ gebracht wird.
3. Nach dem Verfahren gemäß Anspruch 1 hergestellter Gleichrichter, dadurch gekennzeichnet,
daß die dem Träger abgewandte Seite der Halbleiterscheibe auf ihrer ganzen Fläche umdotiert
ist.
4. Nach dem Verfahren gemäß Anspruch 1 hergestellter Transistor, dadurch gekennzeichnet,
daß die dem Träger abgewandte Seite der Halbleiterscheibe zur Bildung des Emitterübergangs
nur auf einem insbesondere konzentrisch zum kreisförmigen Träger liegenden Teil der Fläche
umdotiert und auf einem anderen Teil dieser Fläche als Basis durch Überdotieren ohne pnübergang
kontaktiert ist.
5. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß auf der dem Träger abgewandten
Seite einer eigenleitenden Halbleiterscheibe (1') eine dünne n- bzw. p-leitende Basisschicht
(11) erzeugt und mit einer ringförmigen Basiselektrode (8) kontaktiert ist und daß in diese
Basisschicht die Emitterpille (9) nach dem bekannten Legierungs-Diffusions-Verfahren einlegiert
ist.
6. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß auf der dem Träger abgewandten
Seite der Halbleiterscheibe (1) eine dünne n- bzw. p-leitende Basisschicht (12) erzeugt
und mit einer streifenförmigen Basiselektrode (13) ohne pn-übergang und mit der als
parallel zur Basiselektrode (13) liegender Streifen ausgebildeten Emitterelektrode (14) unter Bildung
eines pn-Übergangs kontaktiert ist.
In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 967 259, 961 913; deutsche Auslegeschriften Nr. 1 035 787,
558, 1024 640;
USA.-Patentschrift Nr. 2603 693; französische Patentschrift Nr. 1163 048;
belgische Patentschrift Nr. 561486;
Hunter, »Handbook of Semicouductor Elektronics«, Kap.
7, S. 17.
Hierzu 1 Blatt Zeichnungen
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL247735D NL247735A (de) | 1959-01-28 | ||
DES61505A DE1153460B (de) | 1959-01-28 | 1959-01-28 | Verfahren zum Herstellung und Kontaktieren einer Halbleiteranordnung |
FR813882A FR1244668A (fr) | 1959-01-28 | 1959-12-22 | Procédé pour fabriquer un corps semi-conducteur et établir ses contacts |
CH80860A CH389100A (de) | 1959-01-28 | 1960-01-25 | Verfahren zum Kontaktieren eines Halbleiterkörpers und danach hergestellte Halbleiteranordnung |
GB282060A GB902258A (en) | 1959-01-28 | 1960-01-26 | Improvements in or relating to semi-conductors |
BE587010A BE587010A (fr) | 1959-01-28 | 1960-01-27 | Procédé pour la fabrication et la mise en contact d'un corps semi-conducteur et produit obtenu. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES61505A DE1153460B (de) | 1959-01-28 | 1959-01-28 | Verfahren zum Herstellung und Kontaktieren einer Halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1153460B true DE1153460B (de) | 1963-08-29 |
Family
ID=7494910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES61505A Pending DE1153460B (de) | 1959-01-28 | 1959-01-28 | Verfahren zum Herstellung und Kontaktieren einer Halbleiteranordnung |
Country Status (6)
Country | Link |
---|---|
BE (1) | BE587010A (de) |
CH (1) | CH389100A (de) |
DE (1) | DE1153460B (de) |
FR (1) | FR1244668A (de) |
GB (1) | GB902258A (de) |
NL (1) | NL247735A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2085357A1 (de) * | 1970-04-13 | 1971-12-24 | Comp Generale Electricite |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2603693A (en) * | 1950-10-10 | 1952-07-15 | Bell Telephone Labor Inc | Semiconductor signal translating device |
DE961913C (de) * | 1952-08-22 | 1957-04-11 | Gen Electric | Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen |
DE1018558B (de) * | 1954-07-15 | 1957-10-31 | Siemens Ag | Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter |
DE967259C (de) * | 1952-11-18 | 1957-10-31 | Gen Electric | Flaechentransistor |
DE1024640B (de) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Verfahren zur Herstellung von Kristalloden |
BE561486A (de) * | 1957-10-03 | 1958-04-09 | ||
DE1035787B (de) * | 1954-08-05 | 1958-08-07 | Siemens Ag | Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen, z. B.Flaechen-Transistoren |
FR1163048A (fr) * | 1955-09-02 | 1958-09-22 | Gen Electric Co Ltd | Diffusion différentielle d'impuretés dans les semi-conducteurs |
-
0
- NL NL247735D patent/NL247735A/xx unknown
-
1959
- 1959-01-28 DE DES61505A patent/DE1153460B/de active Pending
- 1959-12-22 FR FR813882A patent/FR1244668A/fr not_active Expired
-
1960
- 1960-01-25 CH CH80860A patent/CH389100A/de unknown
- 1960-01-26 GB GB282060A patent/GB902258A/en not_active Expired
- 1960-01-27 BE BE587010A patent/BE587010A/fr unknown
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2603693A (en) * | 1950-10-10 | 1952-07-15 | Bell Telephone Labor Inc | Semiconductor signal translating device |
DE961913C (de) * | 1952-08-22 | 1957-04-11 | Gen Electric | Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen |
DE967259C (de) * | 1952-11-18 | 1957-10-31 | Gen Electric | Flaechentransistor |
DE1024640B (de) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Verfahren zur Herstellung von Kristalloden |
DE1018558B (de) * | 1954-07-15 | 1957-10-31 | Siemens Ag | Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter |
DE1035787B (de) * | 1954-08-05 | 1958-08-07 | Siemens Ag | Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen, z. B.Flaechen-Transistoren |
FR1163048A (fr) * | 1955-09-02 | 1958-09-22 | Gen Electric Co Ltd | Diffusion différentielle d'impuretés dans les semi-conducteurs |
BE561486A (de) * | 1957-10-03 | 1958-04-09 |
Also Published As
Publication number | Publication date |
---|---|
GB902258A (en) | 1962-08-01 |
FR1244668A (fr) | 1960-10-28 |
NL247735A (de) | |
CH389100A (de) | 1965-03-15 |
BE587010A (fr) | 1960-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611363C2 (de) | Diffusionsverfahren für eine Halbleiteranordnung | |
DE1295093B (de) | Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps | |
DE1614283B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1179646B (de) | Flaechentransistor und Verfahren zu seiner Herstellung | |
DE1246685B (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1194500B (de) | Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen | |
DE1153460B (de) | Verfahren zum Herstellung und Kontaktieren einer Halbleiteranordnung | |
DE3149158A1 (de) | "verfahren zur herstellung einer halbleiteranordnung" | |
AT215484B (de) | Verfahren zum Herstellen und Kontaktieren einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung | |
DE1589693C3 (de) | Halbleiterbauelement mit flächenhaftem PN-Übergang | |
DE1283398B (de) | Diffusionsverfahren zum Herstellen eines Halbleiterbauelementes mit einem Halbleiterkoerper aus Galliumarsenid | |
DE1274245B (de) | Halbleiter-Gleichrichterdiode fuer Starkstrom | |
DE1282204B (de) | Solarzelle und Verfahren zu ihrer Herstellung | |
EP0071915A2 (de) | Epitaxialer Transistor | |
DE1489191C3 (de) | Transistor | |
DE1166940B (de) | Halbleiterbauelement mit einem im wesentlichen einkristallinen Halbleiterkoerper und vier Zonen abwechselnden Leitfaehigkeitstyps und Verfahren zum Herstellen | |
DE1113520B (de) | Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps | |
DE1564251C3 (de) | Steuerbarer Halbleitergleichrichter und Verfahren zu seiner Herstellung | |
DE2349544C3 (de) | Verfahren zum Herstellen einer Halbleiter-Lumineszenzdiode | |
DE1285625C2 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
DE1464696C (de) | Verfahren zum Herstellen einer Esaki Diode, insbesondere mit einem Halbleiter korper aus Germanium | |
DE1295237B (de) | Druckempfindliche Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2504273C3 (de) | Verfahren zum Herstellen eines Transistors | |
DE1800346B2 (de) | Verfahren zum Herstellen einer planaren Halbleiteranordnung | |
DE2017228C3 (de) | Verfahren zum Herstellen eines niederohmigen Kontaktes |