DE1113520B - Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Info

Publication number
DE1113520B
DE1113520B DES60101A DES0060101A DE1113520B DE 1113520 B DE1113520 B DE 1113520B DE S60101 A DES60101 A DE S60101A DE S0060101 A DES0060101 A DE S0060101A DE 1113520 B DE1113520 B DE 1113520B
Authority
DE
Germany
Prior art keywords
gold
alloyed
foil
bismuth
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES60101A
Other languages
English (en)
Inventor
Dr Rer Nat Adolf Herlet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE583121D priority Critical patent/BE583121A/xx
Priority to NL242039D priority patent/NL242039A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES60101A priority patent/DE1113520B/de
Priority to FR802977A priority patent/FR1233333A/fr
Priority to GB2819059A priority patent/GB909335A/en
Priority to CH7851559A priority patent/CH374773A/de
Publication of DE1113520B publication Critical patent/DE1113520B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

DEUTSCHES
PATENTAMT
S60101Vmc/21g
ANMKLDEIAG: 30. SEPTEMBER 1958
BEKANNTMACHUNG DER ANMELDUNG UND AUSGABE DER AUSLEGESCHRIFT:
7. SEPTEMBER 1961
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere für Starkstromzwecke, mit mehreren verhältnismäßig großflächigen Schichten unterschiedlichen Leitfähigkeitstyps aus vorwiegend einkristallinem Halbleitermaterial, insbesondere von Vierschichtanordnungen, wobei in die eine Flachseite eines scheibenförmigen Grundkörpers aus Halbleitermaterial eines bestimmten Leitfähigkeitstyps zunächst ein Körper aus einer Metallegierung, die einen dotierenden Stoff zur Erzeugung des entgegengesetzten Leitfähigkeitstyps enthält, einlegiert, danach der einlegierte Körper bis auf die Rekristallisationsschicht abgelöst und schließlich in einen Teil der Oberfläche der Rekristallisationsschicht ein zweiter Körper, der einen dotierenden Stoff zur Erzeugung des Leitfähigkeitstyps des unveränderten Grundkörpers enthält, einlegiert und hierdurch ein Teil der Rekristallisationsschicht nochmals umdotiert wird. Das Verfahren ist durch folgende Schritte gekennzeichnet:
a) In die eine Flachseite eines scheibenförmigen Grundkörpers aus p-leitendem, sehr hochohmigem Silizium wird zunächst eine Folie aus einer Gold-Wismut-Legierung einlegiert.
b) Die einlegierte Folie wird dann mit HiKe von Königswasser bis auf die Rekristallisationsschicht abgelöst.
c) In die Rekristallisationsschicht wird danach eine Folie aus einer Bor-Wismut-Legierung von geringerer Flächenausdehnung und von geringerer Dicke als die Gold-Wismut-Folie einlegiert.
d) In die Rekristallisationsschicht wird in geringem Abstand neben der Gold-Bor-Wismut-Folie wenigstens eine weitere Gold-Folie einlegiert.
e) In die gegenüberliegende Flachseite des Siliziumgrundkörpers wird eine weitere, einen dotierenden Stoff enthaltende Gold-Folie einlegiert.
Zweckmäßig werden die Verfahrensschritte c), d) und e) in einem Arbeitsgang durchgeführt. Vorteilhaft wird nach dem Verfahrensschritt b) die Flachseite des Siliziumgrundkörpers, die die Rekristallisationsschicht enthält, plangeläppt. Dann kann eine ringförmige Goldelektrode von solcher Größe auf die Rekristallisationsschicht aufgebracht werden, daß sie die an die Oberfläche tretende Grenze der Rekristallisationsschicht überdeckt. Vorteilhaft wird das Legieren so vorgenommen, daß die Siliziumscheibe mit den Goldfolien in ein Pulver einer mit diesen Teilen nicht reagierenden Substanz eingebettet und unter Anwendung von mechanischem Druck bis zur Legierungsbildung erhitzt wird.
Es sind bereits Verfahren zur Herstellung von Verfahren zur Herstellung von Halbleiteranordnungen,
insbesondere für Starkstromzwecke,
mit mehreren verhältnismäßig großflächigen Schichten unterschiedlichen Leitfähigkeitstyps
Anmelder: Siemens-Schuckertwerke Aktiengesellschaft,
Berlin und Erlangen, Erlangen, Werner-von-Siemens-Str. 50
Dr. rer. nat. Adolf Herlet, Pretzfeld, ist als Erfinder genannt worden
Vierschiehthalbleiterelementen nach dem Diffusionsprinzip bekanntgeworden. Weiter ist es bereits bekannt, aus drei Schichten unterschiedlicher Leitfähigkeit bestehende Halbleiteranordnungen, beispielsweise Transistoren, durch Schmelzlegierung herzustellen. Da das Legierungsverfahren gegenüber dem Diffusionsverfahren verschiedene Vorteile hat — es treten niedrigere Temperaturen auf, wodurch die Lebensdauer der Minoritätsträger weniger stark herabgesetzt wird, und die Elektroden werden bereits durch das Verfahren selbst mit metallisch leitenden Kontakten versehen —, erscheint es zweckmäßig, auch Vierschichtanordnungen, wie beispielsweise pnpn-Schaltelemente und pnip- bzw. npin-Transistoren durch Legierung herzustellen.
Es ist ferner ein Verfahren zur Herstellung von Transistoren bekanntgeworden, das darin besteht, daß zunächst eine erste Legierungspille in einen Halbleiterkörper einlegiert wird, wobei eine Schicht des Körpers umdotiert wird, danach diese Legierungspille bis auf die Rekristallisationsschicht abgelöst wird und darauf in die Rekristallisationsschicht eine weitere Legierungspille des entgegengesetzten Leitfähigkeitstyps einlegiert wird. Bei diesem Verfahren wird für die erste Legierungspille eine Legierung aus 97% Blei und 3% Arsen verwendet, die mit Hilfe von auf 200° C erwärmtem Quecksilber abgelöst werden kann, worauf nach einer Zwischenätzung in die Rekristallisationsschicht eine Indiumpille einlegiert oder ein indiumplattierter Molybdändraht aufgesetzt werden kann.
109 687/184
Das erfindungsgemäße Verfahren eignet sich besonders für solche Fälle, in denen ein pn-übergang in einem scheibenförmigen Grundkörper geschaffen werden soll, bei dem nur eine Flachseite zugänglich ist bzw. dessen andere Flachseite eine andere Behandlung erhalten soll, beispielsweise bei der Herstellung von Vierschichtelementen.
In der Zeichnung ist ein Ausführungsbeispiel dargestellt, aus dem weitere Einzelheiten des Verfahrens nach der Erfindung hervorgehen. Die Fig. 1 bis 6 zeigen die einzelnen Verfahrensschritte bzw. Entstehungsphasen eines erfindungsgemäß hergestellten Vierschichtelementes. Die Zeichnungen zeigen nur das Prinzip und sind der Deutlichkeit halber vergrößert und etwas verzerrt dargestellt.
Zunächst wird auf eine Halbleiterscheibe 2, beispielsweise eine 150 μ starke und einen Durchmesser von etwa 12 mm aufweisende Scheibe aus p-leitendem Silizium mit einem spezifischen Widerstand von 100 Ohm cm, eine kleinere Scheibe 3 von beispielsweise 6 mm Durchmesser aufgelegt, die aus einer Folie einer Gold-Wismut-Legierung mit 0,3% Wismutgehalt von 100 μ Stärke ausgestanzt wurde. Danach wird dieses Aggregat auf 700 bis 900° C, vorzugsweise 8000C, erwärmt. Die Fig 2 zeigt das Ergebnis. Die Folie 3 ist in die obere Flachseite der Scheibe 2 einlegiert, und nach der Abkühlung hat sich eine Rekristallisationsschicht 4 und eine Schicht 5 aus einem Gold-Wismut-Silizium-Eutektikum gebildet. Die Rekristallisationsschicht 4 besteht nun aus η-dotiertem Silizium mittlerer Dotierungskonzentration von etwa 1017 bis 1018 Wismut-Atomen pro Kubikzentimeter. Sie hat eine Stärke von etwa 30 μ.
Nun wird die Goldlegierungsschicht 5 mit Hilfe von Königswasser abgelöst, wonach sich das Bild nach Fig. 3 ergibt. Zweckmäßigerweise wird in diesem Zustand, also nach dem Verfahrensschritt b), die Oberfläche der Halbleiterscheibe plangeläppt, worauf sich das Bild gemäß Fig. 4 ergibt. In Fig. 3 ist durch eine gestrichelte Linie angedeutet, bis zu welcher Tiefe das Läppen durchgeführt wird.
Der Grundkörper 2 kann auch zunächst für den Verfahrensschritt a) stärker als 150 μ gewählt werden, z. B. 300 μ. Er wird dann auf seine endgültige Stärke von 100 bis 150 μ nach dem Planläppen der die Rekristallisationsschicht enthaltende Flachseite durch Abläppen der gegenüberliegenden Flachseite gebracht. Dies bedeutet zwar einen etwas größeren Arbeitsaufwand, es hat jedoch den Vorteil, daß die verhältnismäßig dicke Gold-Wismut-Folie in einen ebenfalls ziemlich massiven Silizium-Einkristall einlegiert wird, so daß übermäßige Verformungen der Siliziumscheibe durch mechanische Spannungen vermieden werden.
In die Rekristallisationsschicht 4 wird danach gemäß Verfahrensschritt c) eine Bor enthaltende Goldfolie von geringerer Flächenausdehnung und von geringerer Dicke als die Gold-Wismut-Folie einlegiert. Hierdurch soll die η-leitende Rekristallisationsschicht 4 bis auf einen schmalen Streifen von wenigen μ Dicke zur p-Leitung umdotiert werden. Zweckmäßigerweise wird dies gleich mit den Verfahrensschritten d) und e) verbunden, um ein gesondertes Erhitzen für jeden einzelnen Schritt zu sparen. Außer dem Vorteil der Arbeits-, Zeit- und Energieersparnis ergibt sich daraus noch der weitere Vorzug, daß keine weitere Verschlechterung der Eigenschaften des Grundkörpers 2 durch mehrfache Erwärmungen eintritt.
Als p-dotierende Folie wird eine Gold-Bor-Wismut-Legierung verwendet. Infolge des größeren Verteilungskoeffizienten des Bors im Silizium überwiegt bei einer derartigen Folie die p-dotierende Wirkung bei weitem die schwache η-dotierende Wirkung des Wismuts. Das Wismut hat lediglich den Zweck, für eine gleichmäßige Benetzung und Legierungstiefe zu sorgen.
So wird beispielsweise eine Folie 6 aus einer GoId-Bor-Wismut-Legierung mit 0,3% Wismut und 0,2% Bor von etwa 50 μ Stärke und 4,5 mm Durchmesser mitten auf die Rekristallisationsschicht 4 gelegt. Daneben wird in geringem Abstand eine weitere Goldfolie 7 auf die Rekristallisationsschicht gelegt. Dieses gesamte Aggregat wird dann auf eine weitere, einen dotierenden Stoff enthaltende Goldfolie 8 gelegt (s. Fig. 5) und danach auf etwa 800° C erhitzt, wobei die einzelnen Bestandteile zusammenlegieren. Danach ergibt sich das Bild gemäß Fig. 6.
Zweckmäßig ist die Goldfolie 7 ringförmig und von solcher Größe, daß sie die an die Oberfläche tretende Grenze der Rekristalhsationsschicht 4 bedeckt, wie dies auch in Fig. 5 dargestellt ist. Sie kann beispielsweise einen Innendurchmesser von 5 mm und einen Außendurchmesser von 7 mm haben. Diese Goldfolie 7 enthält weiterhin einen η-dotierenden Stoff, beispielsweise Antimon. Durch diese Maßnahme läßt sich die eben genannte an die Oberfläche tretende Grenze der η-dotierten Rekristallisationsschicht 4 zum Verschwinden bringen. Es wird statt dessen eine neue Grenze weiter außerhalb geschaffen (s. Fig. 6), die nicht mehr die Störungen aufweist, die die alte im Laufe der vorhergehenden Behandlung erfahren hatte. An sich würde eine beliebig geformte Goldfolie genügen, die an irgendeiner Stelle neben der nach Verfahrensschritt c) aufgebrachten Elektrode zwecks Kontaktierung der Rekristallisationsschicht 4 auf diese aufgebracht wird. Das eben geschilderte Verfahren bietet aber erhebliche Vorteile, insbesondere dann, wenn die Rekristallsationsschicht plangeläppt wurde und ihre Randlinie damit erheblich gestört ist. Die weitere einen dotierenden Stoff enthaltende Goldfolie 8 kann auch einen η-dotierenden Stoff, beispielsweise Antimon, enthalten. Damit ergibt sich dann nach dem Legieren ein p-n-p-n-Element, wie es Fig. 6 zeigt. Der p-leitende hochohmige Siliziumgrundkörper 2 hat auf der Oberseite eine größere η-leitende Zone 4, in die eine kleinere p-leitende Zone 9 hoher Leitfähigkeit eingebettet ist. Die letztere trägt eine scheibenförmige, in der Hauptsache aus Gold bestehende Elektrode 10, während das n-leitende Gebiet4 durch eine ringförmige Elektroden kontaktiert ist, die ebenfalls in der Hauptsache aus Gold besteht, aber sonst natürlich andere Bestandteile als die Elektrode 10 besitzt.
Auf der gegenüberhegenden Flachseite des Grundkörper 2 findet sich eine η-leitende Zone 12 hoher Leitfähigkeit, der eine Elektrode 13 vorgelagert ist, die eine ähnliche Zusammensetzung wie die Elektrodell besitzt. Bei der Erhitzung ziehen sich die Ränder der Folie 8 (Fig. 5) etwas hoch, wodurch die in Fig. 6 dargestellte Form der Schicht 12 und Elektrode 13 bedingt ist.
Bei dem eben ausgeführten Beispiel des p-n-p-n-Schaltelementes können die η-dotierenden Folien 7 und 8 aus beispielsweise 35 μ starken Folien einer 0,5% Antimon enthaltenden Goldlegierung bestehen. Im Gegensatz dazu kann für die Herstellung eines
p-n-i-p-Tratisistors die Folie 8 aus einer Gold-Bor-Wismut-Legierung bestehen. Bei dem Erhitzen entsteht dann eine p-leitende Zone 12 hoher Leitfähigkeit mit einer vorgelagerten Elektrode 13 aus einer Goldlegierung entsprechender Zusammensetzung. Die anderen Bestandteile des Halbleiterelementes können wie in dem erstgenannten Beispiel gewählt werden.
Alle Legierungsvorgänge können zweckmäßigerweise nach den in den deutschen Patenten 1 015 152 und 1046 198 beschriebenen Verfahren durchgeführt werden. Danach wird die Halbleiterscheibe mit den aufgelegten Folien in Pulver einer mit diesen Teilen nicht reagierenden Substanz, beispielsweise Graphit, eingebettet und unter Anwendung von mechanischem Druck bis zur Legierungsbildung erhitzt, und zwar vorteilhafterweise in einer inerten Atmosphäre oder unter Schutzgas. Hierdurch läßt sich eine sichere Durchführung des erfindungsgemäßen Verfahrens erreichen.
Die in Fig. 6 dargestellte Halbleiteranordnung enthält also vier Schichten unterschiedlicher Leitfähigkeit, von denen die beiden äußeren hohe Leitfähigkeit besitzen, während eine der beiden inneren Schichten hochohmig und die andere von mittlerer Leitfähigkeit und sehr dünn (1 bis 10 μ) ist. Mit Ausnahme der hochohmigen inneren Schicht 2, die aus dem Ausgangsmaterial besteht, sind alle anderen Schichten mit in der Hauptsache aus Gold bestehenden Elektroden versehen, so daß sie sehr leicht kontaktiert werden können, beispielsweise durch Anlöten oder Anlegieren von Zuführungsleitern.
Durch Wahl größerer bzw. kleinerer Durchmesser der einzelnen Scheiben und Folien läßt sich leicht eine Anpassung an die geforderten Stromstärken erreichen.

Claims (14)

PATENTANSPRÜCHE:
1. Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere für Starkstromzwecke, mit mehreren verhältnismäßig großflächigen Schichten unterschiedlichen Leitfähigkeitstyps aus vorwiegend einkristallinem Halbleitermaterial, insbesondere von Vierschichtanordnungen, wobei in die eine Flachseite eines scheibenförmigen Grundkörpers aus Halbleitermaterial eines bestimmten Leitfähigkeitstyps zunächst ein Körper aus einer Metallegierung, die einen dotierenden Stoff zur Erzeugung des entgegengesetzten Leitfähigkeitstyps enthält, einlegiert, danach der einlegierte Körper bis auf die Rekristallisationsschicht abgelöst und schließlich in einen Teil der Oberfläche der Rekristallisationsschicht ein zweiter Körper, der einen dotierenden Stoff zur Erzeugung des Leitfähigkeitstyps des unveränderten Grundkörpers enthält, einlegiert und hierdurch ein Teil der Rekristallisationsschicht nochmals umdotiert wird, gekennzeichnet durch folgende Verfahrensschritte:
a) In die eine Flachseite eines scheibenförmigen Grundkörpers aus p-leitendem, sehr hochohmigem Silizium wird zunächst eine Folie aus einer Gold-Wismut-Legierung einlegiert.
b) Die einlegierte Folie wird dann mit Hilfe von Königswasser bis auf die Rekristallisationsschicht abgelöst.
c) In die Rekristallisationsschicht wird danach eine Folie aus einer Gold-Bor-Wismut-Legierung von geringerer Flächenausdehnung und von geringerer Dicke als die Gold-Wismut-Folie einlegiert.
d) In die Rekristallisationsschicht wird in geringem Abstand neben der Gold-Bor-Wismut-Folie wenigstens eine weitere Goldfolie einlegiert.
e) In die gegenüberliegende Flachseite des Silizium-Grundkörpers wird eine weitere, einen dotierenden Stoff enthaltende Goldfolie einlegiert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verfahrensschritte c), d) und e) in einem Arbeitsgang durchgeführt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für den Verfahrensschritt d) eine einen η-dotierenden Stoff enthaltende Goldfolie verwendet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine ringförmige Goldfolie verwendet und diese auf der Rekristallisationsschicht so angeordnet wird, daß sie die nach dem Verfahrensschritt c) aufgebrachte Elektrode in geringem Abstand umschließt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Verfahrensschritt b) die Flachseite des Silizium-Grundkörpers, die die Rekristallisationsschicht enthält, plangeläppt wird.
6. Verfahren nach Anspruch 4 und 5, dadurch gekennzeichnet, daß eine ringförmige Goldfolie von solcher Größe gewählt wird, daß sie die an die Oberfläche tretende Randlinie der wismutdotierten Rekristallisationsschicht bedeckt.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumscheibe mit der oder den einzulegierenden Metallfolien zum Legieren in ein Pulver einer mit diesen Teilen nicht reagierenden Substanz eingebettet und unter Anwendung von mechanischem Druck bis zur Legierungsbildung erhitzt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Legieren mit einer Temperatur von etwa 800° C durchgeführt wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß gemäß Verfahrensschritt a) zunächst eine Folie aus einer Gold-Wismut-Legierung von etwa 100 μ Stärke in die eine Flachseite einer Siliziumscheibe von etwa 150 μ Stärke einlegiert wird und daß gemäß Verfahrensschritt c) eine etwa 50 μ starke Foüe aus einer Gold-Bor-Wismut-Legierung in die Rekristallisationsschicht einlegiert wird.
10. Verfahren nach Anspruch 1 zur Herstellung von p-n-p-n-Halbleiterelementen, dadurch gekennzeichnet, daß gemäß Verfahrensschritt e) eine Folie aus einer Gold-Antimon-Legierung in die der wismutdotierten Flachseite gegenüberliegende Flachseite des Silizium-Grundkörpers einlegiert wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß eine Folie von etwa 35 μ Stärke verwendet wird.
12. Verfahren nach Anspruch 1 zur Herstellung von p-n-i-p-Transistoren, dadurch gekennzeichnet, daß gemäß Verfahrensschritt e) eine Folie aus einer Gold-Bor-Wismut-Legierung in die der wismutdotierten Flachseite gegenüberliegende Flachseite des Silizium-Grundkörpers einlegiert wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß eine Folie von etwa 35 μ Dicke verwendet wird.
14. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß für den Verfahrensschritt d)
eine Folie aus einer Gold-Antimon-Legierung von 35 μ Dicke verwendet wird.
In Betracht gezogene Druckschriften: USA.-Patentschrift Nr. 2 821493.
Hierzu 1 Blatt Zeichnungen
DES60101A 1958-09-30 1958-09-30 Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps Pending DE1113520B (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
BE583121D BE583121A (de) 1958-09-30
NL242039D NL242039A (de) 1958-09-30
DES60101A DE1113520B (de) 1958-09-30 1958-09-30 Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps
FR802977A FR1233333A (fr) 1958-09-30 1959-08-17 Procédé d'obtention de jonctions p-n dans un corps de base de semi-conducteur, constitué principalement par une matière semi-conductrice monocristalline
GB2819059A GB909335A (en) 1958-09-30 1959-08-18 Improvements in or relating to the production of semi-conductors
CH7851559A CH374773A (de) 1958-09-30 1959-09-22 Verfahren zur Herstellung von pn-Übergängen in einem Grundkörper aus einkristallinem Halbleitermaterial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES60101A DE1113520B (de) 1958-09-30 1958-09-30 Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Publications (1)

Publication Number Publication Date
DE1113520B true DE1113520B (de) 1961-09-07

Family

ID=7493854

Family Applications (1)

Application Number Title Priority Date Filing Date
DES60101A Pending DE1113520B (de) 1958-09-30 1958-09-30 Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Country Status (6)

Country Link
BE (1) BE583121A (de)
CH (1) CH374773A (de)
DE (1) DE1113520B (de)
FR (1) FR1233333A (de)
GB (1) GB909335A (de)
NL (1) NL242039A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1216989B (de) * 1964-06-24 1966-05-18 Licentia Gmbh Verfahren zum Herstellen eines Halbleiter-bauelementes mit einem Siliziumkoerper
DE1229651B (de) * 1963-06-25 1966-12-01 Siemens Ag Verfahren zum Herstellen eines Leistungs-gleichrichters mit einkristallinem Halbleiter-koerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1285625C2 (de) * 1964-05-12 1974-12-05 Verfahren zur herstellung eines halbleiterbauelements

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1278016B (de) * 1963-11-16 1968-09-19 Siemens Ag Halbleiterbauelement mit einem einkristallinen Halbleiterkoerper

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2821493A (en) * 1954-03-18 1958-01-28 Hughes Aircraft Co Fused junction transistors with regrown base regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2821493A (en) * 1954-03-18 1958-01-28 Hughes Aircraft Co Fused junction transistors with regrown base regions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1229651B (de) * 1963-06-25 1966-12-01 Siemens Ag Verfahren zum Herstellen eines Leistungs-gleichrichters mit einkristallinem Halbleiter-koerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1285625C2 (de) * 1964-05-12 1974-12-05 Verfahren zur herstellung eines halbleiterbauelements
DE1285625B (de) * 1964-05-12 1974-12-05 N.V. Philips'gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur Herstellung eines Halbleiterbauelements
DE1216989B (de) * 1964-06-24 1966-05-18 Licentia Gmbh Verfahren zum Herstellen eines Halbleiter-bauelementes mit einem Siliziumkoerper

Also Published As

Publication number Publication date
NL242039A (de)
BE583121A (de)
GB909335A (en) 1962-10-31
CH374773A (de) 1964-01-31
FR1233333A (fr) 1960-10-12

Similar Documents

Publication Publication Date Title
DE1084381B (de) Legierungsverfahren zur Herstellung von pn-UEbergaengen an der Oberflaeche eines Halbleiterkoerpers
DE2908146C2 (de)
DE1166938B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1113520B (de) Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
AT214485B (de) Verfahren zur Herstellung von pn-Übergängen in einem Grundkörper aus vorwiegend einkristallinem Halbleitermaterial
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1182750B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1166940B (de) Halbleiterbauelement mit einem im wesentlichen einkristallinen Halbleiterkoerper und vier Zonen abwechselnden Leitfaehigkeitstyps und Verfahren zum Herstellen
AT254268B (de) Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenförmigen Halbleiterkristall
DE1190582C2 (de) Schaltendes Halbleiterbauelement
DE4306871A1 (de)
AT234844B (de) Halbleiter-Bauelement mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps
DE1168567B (de) Verfahren zum Herstellen eines Transistors, insbesondere fuer Schaltzwecke
AT267610B (de) Halbleitervorrichtung
CH406439A (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1564295B2 (de) Verfahren zum herstellen eines steuerbaren halbleiterbauelementes mit einem npnp-aufbau
DE1296264B (de) Legierungsverfahren zur Herstellung von Halbleiterelementen
AT231567B (de) Halbleiteranordnung
AT226327B (de) Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung
AT215484B (de) Verfahren zum Herstellen und Kontaktieren einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung
DE1966243C3 (de) Verfahren zur Herstellung einer Schottky-Diode zur Verwendung als Impedanzelement in integrierten Schaltungen
DE1614553C3 (de) Verfahren zum Herstellen eines Germanium-Planartransistors