DE1135580B - Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1135580B
DE1135580B DEI8158A DEI0008158A DE1135580B DE 1135580 B DE1135580 B DE 1135580B DE I8158 A DEI8158 A DE I8158A DE I0008158 A DEI0008158 A DE I0008158A DE 1135580 B DE1135580 B DE 1135580B
Authority
DE
Germany
Prior art keywords
alloy
electrodes
doping material
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEI8158A
Other languages
English (en)
Inventor
Dipl-Phys Guenter Heise
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELEKTRONIK MBH
TDK Micronas GmbH
Original Assignee
ELEKTRONIK MBH
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELEKTRONIK MBH, TDK Micronas GmbH filed Critical ELEKTRONIK MBH
Priority to DEI8158A priority Critical patent/DE1135580B/de
Publication of DE1135580B publication Critical patent/DE1135580B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Description

  • Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung Die Verwendung von Graphit als Formenmaterial zur Formgebung von geschmolzenem und wieder erstarrtem Halbleitermaterial ist bekannt. Es ist auch bekannt, das geschmolzene Halbleitermaterial mit einer folienförmigen Elektrode zu verlöten, die aus einem Metall besteht, das von dem geschmolzenen Halbleitermaterial benetzt wird.
  • Demgegenüber betrifft die vorliegende Erfindung eine Legierungsform, die ein Legierungsverfahren ermöglicht, bei dem das Halbleitermaterial fest bleibt und das Dotierungsmaterial durch Erhitzen geschmolzen und in den Halbleiterkörper einlegiert oder diffundiert wird.
  • Zur Herstellung eines Selen-Gleichrichters mit einer kleinflächigen Elektrode ist weiterhin ein Verfahren bekannt, bei dem die Selenschicht mit einem thermoplastischen Kunststoff überzogen wird. Dieser Überzug erhält einen die Elektrodenfläche begrenzenden Durchbruch. Quer über den Durchbruch wird ein Anschlußdraht gelegt, der mit Hilfe eines Tropfens aus einem geschmolzenen Lot durch den Durchbruch mit der Selenoberfläche verlötet wird. Dieses Verfahren hat den Nachteil, daß jeder einzelne Gleichrichter einen Überzug mit einem Durchbruch erhalten muß. Außerdem ist dieses Verfahren auf Grund der bei Germanium erforderlichen relativ hohen Legierungstemperaturen nicht anwendbar, da sich thermoplastische Kunststoffe im allgemeinen zersetzen und die Halbleiteroberfläche ungünstig beeinflussen.
  • Nach dem bekannten Legierungs- bzw. Diffusionsverfahren zur Herstellung von pn-, np-, pnp-Übergängen bei Halbleiteranordnungen wird das Legierungs- bzw. Dotierungsmaterial durch eine Wärmebehandlung in den Halbleiterkörper legiert bzw. diffundiert.
  • Die Herstellung der pn-Übergänge erfolgt dann in mehreren Arbeitsschritten, z. B. wird 1. auf einem schmalen Fernikoblech ein Germaniumplättchen angelötet, 2. dann erwärmt, um die Legierung bzw. Diffusion des Dotierungsmaterials in den Halbleiter, wie z. B. Indium in n-Germanium, zu bewirken und 3. schließlich die Ableitungselektrode auf dem Indiumkügelchen oder der Indiumkuppe angebracht. Durch die Erfindung sollen die bisher getrennt durchgeführten Arbeitsgänge durch Verwendung einer besonders ausgestalteten Legierungsform in einem Arbeitsgang erledigt werden.
  • Zur Beeinflussung der Form eines legierten pn-Überganges wurde bereits die Verwendung von Formteilen vorgeschlagen. Nach der Lehre dieses Vorschlages sollen die Formteile an der Berührungsfläche mit dem geschmolzenen Legierungsmaterial so ausgestaltet werden, daß der gewünschte Verlauf des pn-Überganges bestimmt wird. Eine derartige Wirkung wird mit der Legierungsform nach der vorliegenden Erfindung nicht erstrebt.
  • Die Erfindung betrifft eine ein- oder zweiteilige Legierungsform zum. Herstellen von mit einer Ableitungselektrode versehenen Legierungselektroden einer Halbleiteranordnung, bei der mindestens ein Formteil mit einer Vertiefung zur Aufnahme des Dotierungsmaterials versehen ist und der während des Legierungsvorganges auf einer Oberfläche des Halbleiterplättchens aufliegt und die Legierungsfläche begrenzt. Erfindungsgemäß hat die Form eine oder zwei Vertiefungen zur Aufnahme des Halbleiterplättchens, und mindestens einer der zur Aufnahme des Dotierungsmaterials dienende Formteil besitzt nach außen führende Durchbohrungen zur Aufnahme der Ableitungselektrode.
  • Zur Aufnahme der Basiselektrode kann ein Formteil eine flache Vertiefung erhalten. Die Formteile enthalten vorzugsweise eine Mehrzahl von Vertiefungen und Durchbohrungen zur Herstellung einer Mehrzahl von Halbleiteranordnungen.
  • Die Legierungsform nach der Erfindung ermöglicht ein Legierungsverfahren, bei dem die Halbleiterplättchen, die mit etwas Lötmaterial versehenen Basiselektroden und das Dotierungsmaterial in die Vertiefungen und die Ableitungselektroden in die dafür vorgesehenen Durchbohrungen der Legierungsform angeordnet und gleichzeitig in bekannter Weise erwärmt und einlegiert oder diffundiert werden. Die Erfindung soll im folgenden an Hand der Zeichnung erläutert werden. Die Abb. 1 und 1 a zeigen eine Legierungsform in zwei senkrecht zueinander stehenden Schnitten zum Herstellen einer Diode; die Abb. 2 und 2 a zeigen eine Legierungsform in zwei senkrecht zueinander stehenden Schnitten zum Herstellen eines Transistors.
  • Zum Herstellen einer Diode unter Verwendung einer Legierungsform gemäß Abb. 1 und 1 a wird beispielsweise eine aus den beiden Teilen 1 und 2 bestehende Legierungsform aus Graphit verwendet.
  • In dem oberen Formteil 1 der Legierungsform ist die Bohrung 3 für die drahtförmige Ableitungselektrode 4 angebracht. Die Ableitungselektrode ist bei 5 umgebogen. Die Vertiefungen 6 und 6a im oberen Formteil 1 dienen zur Aufnahme des Dotierungsmaterials 7 und des Halbleiterplättchens B.
  • Der untere Formteil 2 ist mit der Vertiefung 9 versehen, in die die Basiselektrode 10 eingelegt wird. Auf die Basiselektrode 10 wird das Halbleiterplättchen 8 aufgelegt.
  • Eine Diode kann beispielsweise nach folgendem Verfahren hergestellt werden: Ein dünner Metalldraht, z. B. aus Chrom-Nickel oder Wolfram, der als Ableitungselektrode dient, wird an einem Ende verkupfert oder mit einem anderen leicht lötbaren Metall versehen und hakenförmig gebogen. Das so behandelte Drahtende wird mit einem dem Dotierungsmaterial angepaßten Lot - z. B. Indiumlot, bei Indium als Dotierungsmaterial -, überzogen. Mehrere solcher präparierten Drähte werden in Durchbohrungen einer Legierungsform nach der Erfindung gesteckt, so daß die Haken das Herausfallen der Drähte verhindern. Unmittelbar um die einzelnen Haken herum sind in der Form kleine Vertiefungen zur Aufnahme des Dotierungsmaterials vorgesehen. Darunter sind größere Vertiefungen für das Halbleiterplättchen angebracht. Daran anschließend weist die Legierungsform noch flache Vertiefungen für das Fernikoblech auf, das mit etwas Lötmaterial versehen ist. Wenn Ableitungselektrode mit Haken, Dotierungsmaterial, Halbleiterplättchen und Fernikoblech in den passenden Vertiefungen der Form übereinander angeordnet sind, wird die Form mit einer Abdeckplatte geschlossen. Bei Erwärmung dieser Vorrichtung auf entsprechende Legierungstemperatur werden 1. die Halbleiterplättchen auf das Fernikoblech gelötet, 2. gleichzeitig die Legierung bzw. Diffusion des Dotierungsmaterials in das Halbleiterplättchen und somit die Ausbildung der pn-Übergänge durchgeführt und 3. - ebenfalls gleichzeitig - die Ableitungselektroden in die Kuppen des Dotierungsmaterials eingeschmolzen.
  • Die Art der Erwärmung ist beliebig, und es kann nach einem der bekannten Verfahren im Vakuum oder im Schutzgas erwärmt werden. Die Legierungsform besteht beispielsweise aus Graphit, Keramik oder einem hochschmelzenden Metall.
  • Die Legierungsform nach den Abb. 2 und 2 a besteht wiederum aus einem oberen Formteil 11 und einem unteren Formteil 12. In diesen beiden Formteilen sind Bohrungen 13 und 13ä zur Durchführung drahtförmiger Ableitungselektroden 14 und 14a angebracht. Diese Elektroden sind an den Enden bei 15 und 15 a umgebogen.
  • Oberer und unterer Formteil besitzen die Vertiefungen 16 und 17 bzw. 16 a und 17 a für die Aufnahme des Dotierungsmaterials 18 und 18a sowie des Halbleiterplättchens 17: In die untere Vertiefung 16a beispielsweise wird die Basiselektrode 20 eingelegt.

Claims (7)

  1. PATENTANSPRÜCHE: 1. Ein- oder zweiteilige Legierungsform zum Herstellen von mit einer Ableitungselektrode versehenen Legierungselektroden einer Halbleiteranordnung, bei der mindestens ein Formteil mit einer Vertiefung zur Aufnahme des Dotierungsmaterials versehen ist und der während des Legierungsvorganges auf einer Oberfläche des Halbleiterplättchens aufliegt und die Legierungsfläche begrenzt, dadurch gekennzeichnet, daß die Form eine oder zwei Vertiefungen zur Aufnahme des Halbleiterplättchens hat und daß mindestens einer der zur Aufnahme des Dotierungsmaterials dienenden Formteile nach außen führende Durchbohrungen zur Aufnahme der Ableitungselektrode besitzt.
  2. 2. Legierungsform nach Anspruch 1, dadurch gekennzeichnet, daß ein Formteil eine flache Vertiefung zur Aufnahme der Basiselektrode hat.
  3. 3. Legierungsform nach Anspruch 1 und/ oder 2, dadurch gekennzeichnet, daß sie aus Graphit, Keramik oder hochschmelzendem Metall besteht.
  4. 4. Legierungsform nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Formteile eine Mehrzahl von Vertiefungen und Durchbohrungen zur Herstellung einer Mehrzahl von Halbleiteranordnungen in einem Arbeitsgang enthalten.
  5. 5. Legierungsverfahren zum Herstellen von legierten Elektroden mit daran angeschmolzenen Ableitungs- und Basiselektroden eines Halbleitergerätes unter Verwendung einer Legierungsform nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterplättchen, die mit etwas Lötmaterial versehenen Basiselektroden und das Dotierungsmaterial in die Vertiefungen und die Ableitungselektroden in die dafür vorgesehenen Durchbohrungen der Legierungsfortn angeordnet und gleichzeitig in bekannter Weise erwärmt und einlegiert oder diffundiert werden.
  6. 6. Legierungsverfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Ableitungselektroden abgebogen und danach in die dafür vorgesehenen Durchbohrungen derartig angeordnet werden, daß die hakenförmig abgebogenen Teile in die zur Aufnahme des Dotierungsmaterials vorgesehenen Vertiefungen ragen.
  7. 7. Legierungsverfahren nach Anspruch 5 und/ oder 6, dadurch gekennzeichnet, daß Ableitungselektroden aus Chrom-, Nickel- oder Wolfram-Drähten verwendet werden. $. Legierungsverfahren nach einem oder mehreren der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Ableitungselektroden mit einem leicht lötbaren Metall, beispielsweise Kupfer, versehen werden. 9. Legierungsverfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Ableitungselektroden an ihrem Ende mit einem das Dotierungsmaterial enthaltenden Lot überzogen werden. In Betracht gezogene Druckschriften: Britische Patentschrift Nr. 596 910; französische Patentschrift Nr. 1044 617. In Betracht gezogene ältere Patente: Deutsches Patent Nr. 975179.
DEI8158A 1954-01-12 1954-01-12 Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung Pending DE1135580B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEI8158A DE1135580B (de) 1954-01-12 1954-01-12 Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEI8158A DE1135580B (de) 1954-01-12 1954-01-12 Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE1135580B true DE1135580B (de) 1962-08-30

Family

ID=7185083

Family Applications (1)

Application Number Title Priority Date Filing Date
DEI8158A Pending DE1135580B (de) 1954-01-12 1954-01-12 Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1135580B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB596910A (en) * 1943-08-14 1948-01-14 Standard Telephones Cables Ltd Selenium rectifiers and methods of making the same
FR1044617A (fr) * 1951-03-09 1953-11-19 Materiel Telephonique Perfectionnements à la préparation de pastilles semi-conductrices destinées à la fabrication des éléments à conductibilité asymétrique
DE975179C (de) * 1952-12-31 1961-09-21 Rca Corp Verfahren zur Herstellung eines Flaechengleichrichters oder Flaechentransistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB596910A (en) * 1943-08-14 1948-01-14 Standard Telephones Cables Ltd Selenium rectifiers and methods of making the same
FR1044617A (fr) * 1951-03-09 1953-11-19 Materiel Telephonique Perfectionnements à la préparation de pastilles semi-conductrices destinées à la fabrication des éléments à conductibilité asymétrique
DE975179C (de) * 1952-12-31 1961-09-21 Rca Corp Verfahren zur Herstellung eines Flaechengleichrichters oder Flaechentransistors

Similar Documents

Publication Publication Date Title
DE1300788C2 (de) Verfahren zur herstellung kugeliger loetperlen auf traegerplatten
DE2228703A1 (de) Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1766528B1 (de) Elektrischer modulbauteil
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE1026875B (de) Verfahren und Vorrichtung zur Herstellung von Halbleitern
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE1521057C3 (de) Verfahren zum Kontaktieren einer Halbleiterzone
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE1135580B (de) Legierungsform und Verfahren zum Herstellen einer Halbleiteranordnung
DE2238569B2 (de) Verfahren zum loeten einer halbleiterplatte
DE1044287B (de) Legierungsverfahren zur Herstellung von Halbleiter-anordnungen mit p-n-UEbergaengen
DE2237616C3 (de) Verfahren zum Einschmelzen eines Halbleiterelements in ein Glasgehäuse
DE2608813B2 (de) Niedrigsperrende Zenerdiode
DE2340423A1 (de) Weichgeloetete kontaktanordnung
DE1514561C3 (de) Verfahren zum serienmäßigen Herstellen von Halbleiterbauelementen
DE2934299A1 (de) Verfahren zum verbinden eines kontaktteils aus hochschmelzendem metall mit einem halbleiterkoerper
AT212379B (de) Verfahren zur Herstellen eines Halbleiterbauelementes
DE1163977B (de) Sperrfreier Kontakt an einer Zone des Halbleiterkoerpers eines Halbleiterbauelementes
DE1283975B (de) Verfahren zur sperrfreien Kontaktierung von p-leitendem Galliumarsenid
DE1514106C (de) Verfahren zur Herstellung von Halblei teranordnungen
DE1080695B (de) Verfahren zur Herstellung eines Elektrodensystems mit einem halbleitenden Koerper und mindestens einer Legierungselektrode
DE1077790B (de) AEtzverfahren zur Herstellung von Halbleiteranordnungen
AT244390B (de) In ein Gehäuse eingebaute Halbleiteranordnung