DE1134666T1 - Automatische UART-steuerung in Halbduplex- Richtung mit programmierbarer Verzögerung - Google Patents

Automatische UART-steuerung in Halbduplex- Richtung mit programmierbarer Verzögerung

Info

Publication number
DE1134666T1
DE1134666T1 DE1134666T DE00308832T DE1134666T1 DE 1134666 T1 DE1134666 T1 DE 1134666T1 DE 1134666 T DE1134666 T DE 1134666T DE 00308832 T DE00308832 T DE 00308832T DE 1134666 T1 DE1134666 T1 DE 1134666T1
Authority
DE
Germany
Prior art keywords
register
transmitter
circuit
uart
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1134666T
Other languages
English (en)
Inventor
Sun Man Lo
Glenn Wegner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exar Corp
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Publication of DE1134666T1 publication Critical patent/DE1134666T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Claims (10)

&igr; ar DE/EP 1 134666T1 EP-Anm. Nr. 00308832.5 A 41 970/lrgu Veröffentl.-Nr. 1 134 666 12.11.2001 Anm.: Exar Corporation Ansprüche
1. Universeller Asynchron-Empfanger/Sender (UART), mit einem first-in, first-out (FIFO) Puffer (14); einer Schaltung zur Detektion eines letzten Wortes (56), das vom FIFO-Puffer (14) übertragen wurde; einem Sender-leer-Kreis zur Generierung eines Senderleer-Signals auf einer Sender-leer-Kontrollleitung, wenn ein letztes Wort (56), das vom FIFO-Puffer (14) übertragen wurde, detektiert ist; einer Verzögerungsschaltung zur Verzögerung der Generierung des Sendeleersignals um eine programmierbare Verzögerungszeit; und
einem programmierbaren Register (50) zur Festlegung der programmierbaren Verzögerungszeit.
2. UART nach Anspruch 1, wobei das Sender-leer-Signal ein internes Signal ist, das von einem Stopbit (60) des letzten Wortes (56) ausgelöst wird.
3. UART nach Anspruch 1, wobei das programmierbare Register (50) ein Schattenregister umfaßt, das ein lesegeschützter Abschnitt eines nur von einem Benutzer gelesenen Registers ist.
»♦·
DE/EP 1 134-666 Tl
4. UART nach Anspruch 3, wobei der lesegeschützte Abschnitt die ersten vier Bits eines Modemzustandsregisters (64) umfaßt.
5. UART nach Anspruch 1, wobei das programmierbare Register ein Vier-Bit-Register ist.
6. UART nach Anspruch 1, der ferner
eine Vielzahl von Kanälen (12) umfaßt, wobei jeder Kanal (12) einen FIFO-Puffer (14), eine Schaltung zur Detektion eines letzten Wortes (56) und einen Senderleer-Kreis hat; und
die Verzogerungsschaltung und das programmierbare Register eine einzige Schaltung und ein einziges Register sind, die verbunden sind, um die Verzögerung des Sender-leer-Signals für jeden der Kanäle (12) zu kontrollieren.
7. Universeller Asynchron-Empfänger/Sender (UART), mit
einem first-in, first-out (FIFO) Puffer (14); einer Schaltung zur Detektion eines letzten Wortes (56), das vom FIFO-Puffer (14) übertragen wurde; einem Sender-leer-Kreis zur Generierung eines Senderleer-Signals auf einer Sender-leer-Kontrollleitung, wenn ein letztes vom FIFO-Puffer (14) übertragenes Wort (56) detektiert ist, wobei das Sender-leer-Signal ein internes Signal ist, das von einem Stopbit (60) des letzten Wortes (56) ausgelöst wird; einer Verzogerungsschaltung zur Verzögerung der Generierung des Sender-leer-Signals um eine programmierbare Verzögerungszeit;
einem programmierbaren Register zur Festlegung der programmierbaren Verzögerungszeit, wobei das
T:\SchriftverkehiUI970.a.doc
DE/EP t 1 34 666 &Tgr;1
programmierbare Register ein Schattenregister umfaßt, V das ein lesegeschützter Abschnitt eines nur von einem Benutzer gelesenen Registers ist;
einer Vielzahl von Kanälen (12), wobei jeder Kanal (12) einen FIFO-Puffer (14), eine Schaltung zur Detektion eines letzten Wortes (56) und einen Sender-leer-Kreis hat; und die Verzögerungsschaltung und das programmierbare Register eine einzige Schaltung und ein einziges Register sind, die verbunden sind, um die j Verzögerung des Sender-leer-Signals für jeden der
Kanäle (12) zu kontrollieren.
8. UART nach Anspruch 7, wobei der lesegeschützte Abschnitt die ersten vier Bits eines Modemzustandsregisters (64) umfaßt.
9. UART nach Anspruch 7, wobei das programmierbare Register ein Vier-Bit-Register ist.
10. UART nach Anspruch 7, der außerdem mindestens acht der genannten Kanäle umfaßt.
DE1134666T 2000-03-17 2000-10-06 Automatische UART-steuerung in Halbduplex- Richtung mit programmierbarer Verzögerung Pending DE1134666T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/527,634 US6865626B1 (en) 2000-03-17 2000-03-17 UART automatic half-duplex direction control with programmable delay

Publications (1)

Publication Number Publication Date
DE1134666T1 true DE1134666T1 (de) 2002-04-18

Family

ID=24102305

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1134666T Pending DE1134666T1 (de) 2000-03-17 2000-10-06 Automatische UART-steuerung in Halbduplex- Richtung mit programmierbarer Verzögerung
DE60032730T Expired - Lifetime DE60032730T2 (de) 2000-03-17 2000-10-06 Universeller Asynchron-Empfänger/Sender (UART)

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60032730T Expired - Lifetime DE60032730T2 (de) 2000-03-17 2000-10-06 Universeller Asynchron-Empfänger/Sender (UART)

Country Status (6)

Country Link
US (1) US6865626B1 (de)
EP (1) EP1134666B1 (de)
KR (1) KR100648631B1 (de)
DE (2) DE1134666T1 (de)
HK (1) HK1039986A1 (de)
TW (1) TW490614B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668697B2 (ja) * 2001-04-09 2005-07-06 三菱電機株式会社 データ送信方法及びデータ送信装置
FR2830953A1 (fr) * 2001-10-15 2003-04-18 St Microelectronics Sa Dispositif de synchronisation a chaud d'un recepteur de trames asynchrones
TWI371948B (en) 2007-06-07 2012-09-01 Microelectronics Tech Inc System of satellite signal down conversion and reception and signal transmission method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241660A (en) * 1986-10-30 1993-08-31 National Semiconductor Corporation Buffered asynchronous communications element with receive/transmit control and status reporting
US5140679A (en) * 1988-09-14 1992-08-18 National Semiconductor Corporation Universal asynchronous receiver/transmitter
US5619681A (en) * 1992-11-23 1997-04-08 Zilog, Inc. Delayed FIFO status for serial shift emulation
US5619544A (en) * 1994-06-03 1997-04-08 Texas Instruments Incorporated Universal asynchronous receive/transmit circuit with flow control
US5884099A (en) * 1996-05-31 1999-03-16 Sun Microsystems, Inc. Control circuit for a buffer memory to transfer data between systems operating at different speeds
US5983017A (en) * 1996-11-12 1999-11-09 Lsi Logic Corporation Virtual monitor debugging method and apparatus
US5892927A (en) 1997-01-08 1999-04-06 Intel Corporation Bus delay compensation circuitry
US6212609B1 (en) * 1997-06-30 2001-04-03 Intel Corporation Alternate access mechanism for saving and restoring state of read-only register
GB9805482D0 (en) * 1998-03-13 1998-05-13 Sgs Thomson Microelectronics Microcomputer
US6363501B1 (en) * 1998-12-10 2002-03-26 Advanced Micro Devices, Inc. Method and apparatus for saving and loading peripheral device states of a microcontroller via a scan path
US6381661B1 (en) * 1999-05-28 2002-04-30 3Com Corporation High throughput UART to DSP interface having Dual transmit and receive FIFO buffers to support data transfer between a host computer and an attached modem
US6381703B1 (en) * 1999-08-04 2002-04-30 Qualcomm Incorporated Guaranteeing clock slew correction in point-to-point protocol packet detection without data loss after baud rate detection in autobaud mode

Also Published As

Publication number Publication date
HK1039986A1 (zh) 2002-05-17
DE60032730T2 (de) 2007-11-08
EP1134666B1 (de) 2007-01-03
US6865626B1 (en) 2005-03-08
DE60032730D1 (de) 2007-02-15
EP1134666A3 (de) 2004-02-25
EP1134666A2 (de) 2001-09-19
KR100648631B1 (ko) 2006-11-24
TW490614B (en) 2002-06-11
KR20010091865A (ko) 2001-10-23

Similar Documents

Publication Publication Date Title
US5278956A (en) Variable sized FIFO memory and programmable trigger level therefor for use in a UART or the like
EP0359137A3 (de) Universaler asynchroner Sender/Empfänger
KR950022164A (ko) 데이타 변환기
EP1560152A3 (de) Aufzeichnung von an einer Mehrzahl von Schnittstellen empfangenen Daten
EP0398510A3 (de) Video-Direktzugriffsspeicher
WO2005006195A3 (en) System and method for selectively affecting data flow to or from a memory device
DE1134666T1 (de) Automatische UART-steuerung in Halbduplex- Richtung mit programmierbarer Verzögerung
EP0334357A3 (de) Impulseinblendungsanordnung
GB2349312A (en) Ageing of data packets using queue pointers
FR2457520A1 (fr) Dispositif de selection de page pour systeme de teletexte
EP1197872A3 (de) Bus, der auf einer Flanke eines Taktsignals abtastet und auf der anderen Flanke treibt
GB1255432A (en) An adapter
US4263673A (en) Receive buffer for converting synchronous-to-asynchronous data
US20070156975A1 (en) Serial in random out memory
US10621122B1 (en) Systems and methods for transferring data with a dual-line first-in-first-out (FIFO) memory array
EP0969356A3 (de) Pufferverwaltungssystem und -Verfahren, Frei-Zeiger-FIFOs benutzend, die Zeiger zu leeren Puffern enthalten
DE19505095C1 (de) Übergabeoptimierung von Datenwortfolgen
JP2922987B2 (ja) 速度偏差吸収方法及び装置
Nohheman Benefits of dredging through reduced tidal waiting
SU454555A1 (ru) Устройство дл сопр жени канала св зи с эвм
SU1160459A1 (ru) Устройство дл приема информации
US6732213B1 (en) Multiple processor computer
WO1988001118A3 (en) Improvements relating to data transmission systems
JPS55134435A (en) Channel transfer control system
SU1660013A1 (ru) Устройство для объединения множеств