DE112020006220T5 - Kartuschenüberprüfungsanker - Google Patents

Kartuschenüberprüfungsanker Download PDF

Info

Publication number
DE112020006220T5
DE112020006220T5 DE112020006220.1T DE112020006220T DE112020006220T5 DE 112020006220 T5 DE112020006220 T5 DE 112020006220T5 DE 112020006220 T DE112020006220 T DE 112020006220T DE 112020006220 T5 DE112020006220 T5 DE 112020006220T5
Authority
DE
Germany
Prior art keywords
layer
micro device
procedure
substrate
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020006220.1T
Other languages
English (en)
Inventor
Gholamreza Chaji
Ehsanollah Fathi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vuereal Inc filed Critical Vuereal Inc
Publication of DE112020006220T5 publication Critical patent/DE112020006220T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Offenbarung befasst sich mit einem Verfahren zum Integrieren von Mikrobauteilen auf einer Rückwandplatine unter Verwendung bondierter Kontaktgebiete. Der Vorgang weist ein Substrat mit Mikrobauteilen mit Bondieren von selektiven Mikrobauteilen durch Verbindungskontaktgebiete auf den Mikrobauteilen und entsprechenden Kontaktgebieten auf der Rückwandplatine, Ausbilden von Ankern und Belassen des bondierten selektiven Satzes von Mikrobauteilen auf der Rückwandplatine durch Trennen des Mikrobauteilsubstrats.

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft die Integration von Mikrobauteilen in ein Systemsubstrat.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform kann ein Verfahren zum Integrieren von Mikrobauteilen auf einer Rückwandplatine bereitgestellt werden, umfassend; Ausbilden eines Mikrobauteils auf einem ersten Substrat, wobei das Mikrobauteil von einer dielektrischen Schicht bedeckt ist, Ausbilden einer Freigabeschicht auf der Oberseite des Mikrobauteils, Koppeln einer leitfähigen Schicht mit einem Mikrobauteilkontakt durch eine Öffnung in der dielektrischen Schicht, Bondieren des Mikrobauteils an ein zweites Substrat durch eine Bondierungsschicht, Entfernen des Mikrobauteils von dem ersten Substrat, Strukturieren der dielektrischen Schicht, um Anker zum Halten des Mikrobauteils auszubilden, Entfernen der Freigabeschicht, wodurch ein Hohlraum um einen Teil des Mikrobauteils gebildet wird; und Übertragen des Mikrobauteils auf ein Systemsubstrat.
  • Figurenliste
  • Die vorstehenden und andere Vorteile der Offenbarung werden beim Lesen der folgenden ausführlichen Beschreibung und unter Bezugnahme auf die Zeichnungen offensichtlich.
    • 1A zeigt ein Mikrobauteil, das verschiedene Schichten umfassen kann.
    • 1B zeigt das Mikrobauteil, nachdem das ursprüngliche Substrat entfernt wurde.
    • 1C zeigt eine Draufsicht des Mikrobauteils, nachdem das ursprüngliche Substrat entfernt wurde.
    • 1D zeigt das Mikrobauteil, nachdem die Freigabeschicht entfernt wurde.
  • Die vorliegende Offenbarung kommt für verschiedene Modifikationen und alternative Formen in Frage, spezifische Ausführungsformen oder Implementierungen wurden beispielhaft in den Zeichnungen gezeigt und werden hierin ausführlich beschrieben. Es versteht sich jedoch, dass die Offenbarung nicht auf die besonderen offenbarten Formen beschränkt sein soll. Vielmehr soll die Offenbarung alle Modifikationen, Äquivalente und Alternativen abdecken, die in den durch die beigefügten Ansprüche definierten Geist oder Umfang der Erfindung fallen.
  • DETAILLIERTE BESCHREIBUNG
  • In dieser Beschreibung werden die Begriffe „Bauteil“ und „Mikrobauteil“ austauschbar verwendet. Dem Fachmann ist jedoch klar, dass die hier beschriebenen Ausführungsformen von der Bauteilgröße unabhängig sind.
  • Einige Ausführungsbeispiele dieser Beschreibung beziehen sich auf die Integration von Mikrobauteilen in ein Empfangssubstrat. Das Systemsubstrat kann Mikro-Leuchtdioden (LEDs), organische LEDs, Sensoren, Festkörperbauteile, integrierte Schaltkreise, (mikroelektromechanische Systeme) MEMS und/oder andere elektronische Komponenten umfassen.
  • 1A zeigt ein Mikrobauteil 100, das aus verschiedenen Schichten (die Schichten können vertikal oder horizontal sein) bestehen kann, wie eine gemeinsame ungeätzte Schicht 102, eine dotierte Schicht 104, eine aktive Schicht 106, andere dotierte Schichten 108 und eine Stromverteilungsschicht 110. Die Vorrichtung 100 kann auf einem Substrat 120 ausgebildet sein. Das Mikrobauteil 100 ist von einem Dielektrikum 112 bedeckt. Das Dielektrikum kann eine Öffnung 112-2 oben auf den Kontakten des Bauteils 100 aufweisen. Wenn das Bauteil mehr als einen Kontakt aufweist, kann es mehr als eine Öffnung geben. Eine Freigabeschicht kann auf dem Mikrobauteil vor oder nach einer leitfähigen Schicht ausgebildet werden. Die leitfähige Schicht 114 kann dieselbe sein wie die Freigabeschicht. Die leitfähige Schicht (und/oder Freigabeschicht) kann eine Öffnung 116 aufweisen, um Zugang zu der dielektrischen Schicht 112 bereitzustellen. Die leitfähige Schicht 114 kann durch die Öffnung in dem Dielektrikum 112-2 mit dem Kontakt des Mikrobauteils gekoppelt werden. Das Mikrobauteil ist unter Verwendung einer Bondierungsschicht(en) 118 mit einem anderen Substrat 122 bondiert. Wenn das Mikrobauteil 100 mehr als einen Kontakt aufweist, kann die leitfähige Schicht strukturiert werden, um getrennte leitfähige Bahnen bereitzustellen, die mit getrennten Kontakten des Mikrobauteils gekoppelt sind.
  • 1B zeigt das Mikrobauteil 100, nachdem das ursprüngliche Substrat 120 entfernt wurde und die gemeinsame Schicht 102 (falls vorhanden) entfernt wurde. Andere Kontakte 124 können auf der freigelegten Oberfläche des Mikrobauteils ausgebildet werden. Eine Schicht kann vor, nach oder als Teil der neuen Kontakte 124 ausgebildet werden, die wenigstens ein Mikrobauteil verbinden. Der/die neue(n) Kontakt(e) und die leitfähige Schicht 114 testen die Leistung oder Defekte des Mikrobauteils. Die dielektrische Schicht 112 kann strukturiert werden, um Anker herzustellen, die das Mikrobauteil 100 an Ort und Stelle halten.
  • 1C zeigt eine Draufsicht des in 1B gezeigten Mikrobauteils 100. Diese Figur zeigt eine Musterkonfiguration. Das Muster 130 in der dielektrischen Schicht bildet Anker 132 aus, die das Bauteil an Ort und Stelle halten.
  • 1D zeigt eine beispielhafte Ausführungsform, bei der die Freigabeschicht entfernt ist. Die Freigabeschicht kann dieselbe sein wie eine leitfähige Schicht. Das Entfernen der Freigabeschicht bildet einen Hohlraum 134 um das Mikrobauteil herum.
  • Das Mikrobauteil kann dann auf ein Systemsubstrat übertragen werden. Die Anker geben die LED aufgrund des Übertragungsvorgangs frei.
  • Die vorliegende Erfindung skizziert ein Verfahren zum Übertragen eines Mikrobauteils, das umfasst: Ausbilden eines Mikrobauteils auf einem ersten Substrat, wobei das Mikrobauteil von einer dielektrischen Schicht bedeckt ist, Ausbilden einer Freigabeschicht auf der Oberseite des Mikrobauteils, Koppeln einer leitfähigen Schicht mit einem Mikrobauteilkontakt durch eine Öffnung in der dielektrischen Schicht, Bondieren des Mikrobauteils an ein zweites Substrat durch eine Bondierungsschicht, Entfernen des Mikrobauteils von dem ersten Substrat, Strukturieren der dielektrischen Schicht, um Anker zum Halten des Mikrobauteils auszubilden, Entfernen der Freigabeschicht, wodurch ein Hohlraum um einen Teil des Mikrobauteils gebildet wird; und Übertragen des Mikrobauteils auf ein Systemsubstrat. Das Verfahren umfasst ferner, dass die leitfähige Schicht die Freigabeschicht ist. Das Verfahren umfasst ferner, dass das Mikrobauteil mehr als einen Kontakt aufweist. Das Verfahren umfasst ferner, dass die Freigabeschicht vor oder nach der leitfähigen Schicht ausgebildet wird. Das Verfahren umfasst ferner, dass die dielektrische Schicht mehr als eine Öffnung oben auf den Mikrobauteilkontakten aufweist. Das Verfahren umfasst ferner, dass die leitfähige Schicht eine Öffnung aufweist, um auf die dielektrische Schicht zuzugreifen. Das Verfahren umfasst ferner, dass das Mikrobauteil unterschiedliche Schichten umfasst, wie eine gemeinsame ungeätzte Schicht, eine dotierte Schicht, eine aktive Schicht, andere dotierte Schichten, eine Stromverteilungsschicht, und wobei ferner die unterschiedlichen Schichten vertikal oder horizontal sein können. Das Verfahren umfasst ferner, dass zusätzliche Kontakte auf einer freigelegten Oberfläche des Mikrobauteils ausgebildet werden, sobald das erste Substrat entfernt ist, und wobei ferner die zusätzlichen Kontakte und die leitfähige Schicht eine Leistung und Defekte des Mikrobauteils testen.
  • Während die vorliegende Offenbarung für verschiedene Modifikationen und alternative Formen in Frage kommt, wurden spezifische Ausführungsformen oder Implementierungen beispielhaft in den Zeichnungen gezeigt und werden hierin ausführlich beschrieben. Es versteht sich jedoch, dass die Offenbarung nicht auf die besonderen offenbarten Formen beschränkt sein soll. Vielmehr soll die Offenbarung alle Modifikationen, Äquivalente und Alternativen abdecken, die in den Geist und Umfang der Erfindung fallen, wie sie durch die beigefügten Ansprüche definiert ist.

Claims (10)

  1. Verfahren zum Übertragen eines Mikrobauteils, wobei das Verfahren umfasst: Ausbilden eines Mikrobauteils auf einem ersten Substrat, wobei das Mikrobauteil von einer dielektrischen Schicht bedeckt ist; Ausbilden einer Freigabeschicht auf dem Mikrobauteil; Koppeln einer leitfähigen Schicht mit einem Mikrobauteilkontakt durch eine Öffnung in der dielektrischen Schicht; Verbinden des Mikrobauteils mit einem zweiten Substrat durch eine Bondierungsschicht; Entfernen des Mikrobauteils von dem ersten Substrat; Strukturieren der dielektrischen Schicht, um Anker zum Halten des Mikrobauteils auszubilden; Entfernen der Freigabeschicht, wodurch ein Hohlraum um einen Teil des Mikrobauteils gebildet wird; und Übertragen des Mikrobauteils auf ein Systemsubstrat.
  2. Verfahren nach Anspruch 1, wobei die leitfähige Schicht die Freigabeschicht ist.
  3. Verfahren nach Anspruch 1, wobei das Mikrobauteil mehr als einen Kontakt aufweist.
  4. Verfahren nach Anspruch 1, wobei die Freigabeschicht vor oder nach der leitfähigen Schicht ausgebildet wird.
  5. Verfahren nach Anspruch 3, wobei die dielektrische Schicht mehr als eine Öffnung oben auf den Kontakten des Mikrobauteils aufweist.
  6. Verfahren nach Anspruch 1, wobei die leitfähige Schicht eine Öffnung aufweist, um auf die dielektrische Schicht zuzugreifen.
  7. Verfahren nach Anspruch 1, wobei das Mikrobauteil verschiedene Schichten umfasst, wie eine gemeinsame ungeätzte Schicht, eine dotierte Schicht, eine aktive Schicht, andere dotierte Schichten und eine Stromverteilungsschicht.
  8. Verfahren nach Anspruch 7, wobei die verschiedenen Schichten vertikal oder horizontal sein können.
  9. Verfahren nach Anspruch 1, wobei zusätzliche Kontakte auf einer freigelegten Oberfläche des Mikrobauteils ausgebildet werden, sobald das erste Substrat entfernt ist.
  10. Verfahren nach Anspruch 9, wobei die zusätzlichen Kontakte und die leitfähige Schicht eine Leistung und Defekte des Mikrobauteils testen.
DE112020006220.1T 2019-12-19 2020-12-18 Kartuschenüberprüfungsanker Pending DE112020006220T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962950708P 2019-12-19 2019-12-19
US62/950,708 2019-12-19
PCT/CA2020/051758 WO2021119836A1 (en) 2019-12-19 2020-12-18 Cartridge inspection anchors

Publications (1)

Publication Number Publication Date
DE112020006220T5 true DE112020006220T5 (de) 2022-10-06

Family

ID=76476917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020006220.1T Pending DE112020006220T5 (de) 2019-12-19 2020-12-18 Kartuschenüberprüfungsanker

Country Status (5)

Country Link
US (1) US20220416116A1 (de)
KR (1) KR20220116454A (de)
CN (1) CN114830325A (de)
DE (1) DE112020006220T5 (de)
WO (1) WO2021119836A1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105714B2 (en) * 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
KR102048378B1 (ko) * 2014-06-18 2019-11-25 엑스-셀레프린트 리미티드 트랜스퍼가능한 반도체 구조체들의 방출을 제어하기 위한 시스템들 및 방법들
CN110036492B (zh) * 2016-11-25 2021-10-08 维耶尔公司 将微装置集成到系统衬底中
US20180286734A1 (en) * 2017-03-28 2018-10-04 X-Celeprint Limited Micro-device pockets for transfer printing

Also Published As

Publication number Publication date
WO2021119836A1 (en) 2021-06-24
KR20220116454A (ko) 2022-08-23
US20220416116A1 (en) 2022-12-29
CN114830325A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
DE2022834A1 (de) Verfahren zur Herstellung integrierter Schaltungen
DE102004027489A1 (de) Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
DE112018003756B4 (de) Prüfung und initialisierung von klein-chips auf wafer-niveau
DE112020000904T5 (de) Struktur einer Kartusche für Mikrobauteile
DE112020006220T5 (de) Kartuschenüberprüfungsanker
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE69827754T2 (de) Gedruckte Schaltungsplatte
DE102008024775A1 (de) Verbinder, der mit einem geringen Kontaktdruck verbindbar ist
DE2228825A1 (de) Pruefvorrichtung fuer elektronische schaltkreiseinheiten
DE10393637T5 (de) Elektrischer Adapter zum Schutz elektrischer Interfaces
DE10342312A1 (de) Halbleiterwafertestsystem
DE3148285C2 (de) Prüfadapter zum Anschließen von zu prüfenden Elektronik-Flachbaugruppen an ein Universal-Prüfgerät
DE112021004137T5 (de) Mikrobauteilblockübertragung
DE2633175A1 (de) Verfahren zur durchfuehrung von arbeitsschritten an mehreren schaltkreistraegern und vorrichtung zur durchfuehrung dieses verfahrens
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
DE602005003583T2 (de) Vorrichtung und verfahren zum testen von mindestens einer leitenden verbindung zur bildung einer elektrischen verbindung zwischen einem elektrischen bauteil und einer leiterplatte
DE102019118270B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen zur Ausbeutesteigerung beim Mikrotransferdruck
DE112022003910T5 (de) Selektives freigeben von mikrovorrichtungen
EP0350609A2 (de) Leiterplattenprüfgerät
DE102009039377B4 (de) Leiterplattenmodul und zugehöriges Herstellungsverfahren
DE4137709A1 (de) Universalleiterkarte
DE102022206358A1 (de) Vorrichtung und Verfahren zur Prüfung von elektrischen Steuergeräten mit einem Trägerrahmen zur Aufnahme des zu prüfenden Steuergeräts sowie einer Zwischenleiterplatte
DE112022001163T5 (de) Kartuschenstörung
AT401131B (de) Mehrlagen-leiterplatte
DE102014201945A1 (de) Elektronische Einheit mit Kurzschlussschutz, Steuergerät und Verfahren dazu