DE112020003980T5

DE112020003980T5 - Aufweckdetektion am controller für die bitübertragungsschicht eines single-pair-ethernet-netzwerks und zugehörige systeme, verfahren und vorrichtungen

Info

Publication number: DE112020003980T5
Application number: DE112020003980.3T
Authority: DE
Inventors: Hongming An; John Junling Zang; Henry Liang; Thor Xia; Congqing Xiong
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2019-08-23
Filing date: 2020-08-03
Publication date: 2022-06-15
Also published as: JP2022547406A; CN112422297B; CN112422297A; KR20220034897A; WO2021042105A1; US20210055963A1

Abstract

Es werden Schaltlogik zum Erkennen gültiger Signale auf einem Single-Pair-Ethernet-Bus und zugehörige Systeme beschrieben. Ebenfalls beschrieben werden Schaltungen und zugehörige Systeme zur Aufweckdetektion auf einer Bitübertragungsschicht eines Netzwerksegments, und in einigen Ausführungsformen kann die Aufweckdetektionsschaltlogik die Signaldetektionsschaltlogik einschließen oder verwenden. In einigen Fällen kann ein Niederfrequenz-Taktgenerator verwendet werden, um die Aufweckdetektionsschaltung zu takten, einschließlich während Niedrigleistungsmodi. In einigen Fällen kann der Niederfrequenz-Taktgenerator selektiv aktiviert oder deaktiviert werden, um die Leistungsaufnahme zu begrenzen.

Description

PRIORITÄTSANSPRUCH
Diese Anmeldung beansprucht den Vorteil des Einreichungsdatums der chinesischen Patentanmeldung mit der Nr. 201910784580.0 , eingereicht am 23. August 2019, für „Wake Detection at Controller for Physical Layer of Single Pair Ethernet Network, and Related Systems, Methods and Devices“ und beansprucht den Vorteil des Einreichungsdatums der US-Patentanmeldung mit der Nr. 16/591.294, eingereicht am 2. Oktober 2019, für „Wake Detection at Controller for Physical Layer of Single Pair Ethernet Network, and Related Systems, Methods and Devices“, anhängig, deren Offenbarung jeweils hiermit durch die Bezugnahme in ihrer Gesamtheit aufgenommen ist.
TECHNISCHES GEBIET
Hierin beschriebene Ausführungsformen beziehen sich allgemein auf Single-Pair-Ethernet und insbesondere beziehen sich einige Ausführungsformen auf Systeme, Verfahren und Vorrichtungen zur Aufweckdetektion auf einer Bitübertragungsschicht eines Netzwerksegments.
STAND DER TECHNIK
Verschaltungen werden weithin verwendet, um die Kommunikation zwischen Vorrichtungen eines Netzwerks zu unterstützen. Im Allgemeinen werden elektrische Signale auf einem physischen Medium (z. B. einem Bus, einem Koaxialkabel oder einem Twisted-Pair-Kabel - und manchmal einfach als „Leitung“ bezeichnet) durch die Vorrichtungen übertragen, die an das physische Medium gekoppelt sind.
Ethernet-basierte Computervernetzungstechnologien verwenden gemäß dem Open Systems Interconnection-Modell (OSI-Modell) eine Basisbandübertragung (d. h., elektrische Signale sind diskrete elektrische Impulse) zur Übertragung von Datenpaketen und letztlich Nachrichten, die zwischen Netzwerkvorrichtungen kommuniziert werden. Gemäß dem OSI-Modell wird eine spezialisierte Schaltlogik, die als Bitübertragungsschichtvorrichtung oder -steuerung (PHY-Vorrichtung oder -Steuerung) bezeichnet wird, verwendet, um eine Schnittstelle zwischen einer analogen Domäne einer Leitung und einer digitalen Domäne einer Sicherungsschicht (oder einfach „Verbindungsschicht“) herzustellen, die gemäß einer Paketsignalübertragung arbeitet. Während eine Sicherungsschicht eine oder mehrere Unterschichten einschließen kann, schließt eine Sicherungsschicht bei einem Ethernet-basierten Computervernetzen in der Regel mindestens eine Medienzugriffssteuerungsschicht (MAC-Schicht) ein, die eine Steuerungsabstraktion der Bitübertragungsschicht bereitstellt. Wenn zum Beispiel Daten an eine andere Vorrichtung in einem Netzwerk übertragen werden, kann ein MAC-Controller Rahmen für das physische Medium vorbereiten, Fehlerkorrekturelemente hinzufügen und eine Kollisionsvermeidung implementieren. Außerdem kann ein MAC-Controller beim Empfangen von Daten von einer anderen Vorrichtung die Integrität empfangener Daten sicherstellen und Rahmen für höhere Schichten vorbereiten.
Es gibt verschiedene Netzwerktopologien, die Bitübertragungsschichten und Verbindungsschichten implementieren (und andere Schichten einschließen können, ohne darauf beschränkt zu sein). Der Peripheral Component Interconnect-Standard (PCI-Standard) und der Parallel Advanced Technology Attachment (Parallel ATA), die beide seit den frühen 1990er Jahren bestehen, können eine Multi-Drop-Bus-Topologie implementieren. Der Trend seit den frühen 2000er Jahren besteht darin, Punkt-zu-Punkt-Bus-Topologien zu verwenden, zum Beispiel implementieren der PCI Express-Standard und der Serial ATA-Standard (SATA-Standard) Punkt-zu-Punkt-Topologien.
Eine typische Punkt-zu-Punkt-Bus-Topologie kann Leitungen zwischen jeder Vorrichtung (z. B. dediziertes Punkt-zu-Punkt) oder Leitungen zwischen Vorrichtungen und Schaltern (z. B. geschaltetes Punkt-zu-Punkt, ohne darauf beschränkt zu sein) implementieren. In einer Multi-Drop-Topologie ist ein physisches Medium ein gemeinsam genutzter Bus, und jede Netzwerkvorrichtung ist an den gemeinsam genutzten Bus gekoppelt, zum Beispiel über eine Schaltung, die basierend auf dem Typ des physischen Mediums (z. B. koaxial oder verdrillt, ohne darauf beschränkt zu sein) ausgewählt wird.
Punkt-zu-Punkt-Bus-Topologien, wie eine dedizierte Punkt-zu-Punkt-Topologie oder eine geschaltete Punkt-zu-Punkt-Topologie, benötigen mehr Drähte und teureres Material als Multi-Drop-Topologien, teilweise aufgrund der größeren Anzahl von Links zwischen Vorrichtungen. In bestimmten Anwendungen, wie Kraftfahrzeuganwendungen, können physische Beschränkungen bestehen, die es schwierig machen, Vorrichtungen direkt zu verbinden, sodass eine Topologie, die keine oder nicht so viele direkte Verbindungen (z. B. eine Multi-Drop-Topologie, ohne darauf beschränkt zu sein) in einem Netzwerk oder einem Unternetzwerk erfordert, weniger anfällig für solche Beschränkungen sein kann.
Vorrichtungen, die sich in einem Basisbandnetz (z. B. ohne Einschränkung einem Multi-Drop-Netzwerk) befinden, verwenden das gleiche physikalische Übertragungsmedium und nutzen in der Regel die gesamte Bandbreite dieses Mediums für Übertragungen (anders ausgedrückt, ein digitales Signal, das bei der Basisbandübertragung verwendet wird, belegt die gesamte Bandbreite der Medien). Infolgedessen kann in einem Basisbandnetzwerk zu einem bestimmten Zeitpunkt nur eine Vorrichtung senden.
Figurenliste
Während diese Offenbarung mit Ansprüchen endet, die bestimmte Ausführungsformen besonders hervorheben und eindeutig beanspruchen, können verschiedene Merkmale und Vorteile von Ausführungsformen innerhalb des Schutzumfangs dieser Offenbarung leichter aus der folgenden Beschreibung ermittelt werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen werden, in denen:

1 ein Netzwerksegment nach einer oder mehreren Ausführungsformen veranschaulicht.
2 ein System nach einer oder mehreren Ausführungsformen veranschaulicht.
3 einen Ruhemodus-Controller nach einer oder mehreren Ausführungsformen veranschaulicht.
4 einen Prozess nach einer oder mehreren Ausführungsformen veranschaulicht.
5 ein Zeitdiagramm nach einer oder mehreren Ausführungsformen veranschaulicht.
6 ein Zeitdiagramm nach einer oder mehreren Ausführungsformen veranschaulicht.
7 eine Signaldetektionsschaltung nach einer oder mehreren Ausführungsformen veranschaulicht.

ART(EN) ZUM AUSFÜHREN DER ERFINDUNG
In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Beispiele von Ausführungsformen gezeigt sind, in denen die vorliegende Offenbarung ausgeführt werden kann. Diese Ausführungsformen werden ausreichend detailliert beschrieben, um es einem Durchschnittsfachmann zu ermöglichen, die vorliegende Offenbarung auszuführen. Es können jedoch auch andere Ausführungsformen verwendet werden und Änderungen der Struktur, des Materials und des Prozesses können vorgenommen werden, ohne vom Schutzumfang der Offenbarung abzuweichen.
Die hierin dargestellten Veranschaulichungen sollen keine tatsächlichen Ansichten eines bestimmten Verfahrens oder Systems oder einer bestimmten Vorrichtung oder Struktur sein, sondern sind lediglich idealisierte Darstellungen, die zur Beschreibung der Ausführungsformen der vorliegenden Offenbarung verwendet werden. Die hierin dargestellten Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Ähnliche Strukturen oder Komponenten in den verschiedenen Zeichnungen können zur Vereinfachung für den Leser die gleiche oder eine ähnliche Nummerierung beibehalten; die Ähnlichkeit in der Nummerierung bedeutet jedoch nicht, dass die Strukturen oder Komponenten notwendigerweise in Größe, Zusammensetzung, Konfiguration oder einer anderen Eigenschaft identisch sind.
Die folgende Beschreibung kann Beispiele einschließen, um es einem Durchschnittsfachmann zu ermöglichen, die offenbarten Ausführungsformen auszuführen. Die Verwendung der Begriffe „beispielhaft“, „als Beispiel“ und „zum Beispiel“ bedeutet, dass die zugehörige Beschreibung erläuternd ist, und obwohl der Schutzumfang der Offenbarung die Beispiele und ihre rechtlichen Äquivalente umfassen soll, ist die Verwendung solcher Begriffe nicht dazu bestimmt, den Schutzumfang einer Ausführungsform oder dieser Offenbarung auf die spezifizierten Komponenten, Schritte, Merkmale, Funktionen oder dergleichen einzuschränken.
Es versteht sich von selbst, dass die Komponenten der Ausführungsformen, wie sie hierin allgemein beschrieben und in der Zeichnung veranschaulicht sind, in einer Vielzahl unterschiedlicher Konfigurationen angeordnet und gestaltet werden können. Somit soll die folgende Beschreibung verschiedener Ausführungsformen den Schutzumfang der vorliegenden Offenbarung nicht einschränken, sondern ist lediglich repräsentativ für verschiedene Ausführungsformen. Während die verschiedenen Gesichtspunkte der Ausführungsformen in Zeichnungen dargestellt werden können, sind die Zeichnungen nicht notwendigerweise maßstabsgetreu gezeichnet, sofern nicht ausdrücklich angegeben.
Des Weiteren sind die gezeigten und beschriebenen spezifischen Implementierungen nur Beispiele und sollten nicht als die einzige Möglichkeit zur Implementierung der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Elemente, Schaltungen und Funktionen können in Blockdiagrammform gezeigt sein, um die vorliegende Offenbarung nicht durch unnötige Details undeutlich werden zu lassen. Umgekehrt sind gezeigte und beschriebene spezifische Implementierungen nur beispielhaft und sollten nicht als die einzige Möglichkeit zur Implementierung der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Außerdem sind Blockdefinitionen und die Aufteilung von Logik zwischen verschiedenen Blöcken beispielhaft für eine spezifische Implementierung. Es ist für den Fachmann ohne Weiteres ersichtlich, dass die vorliegende Offenbarung durch zahlreiche andere Aufteilungslösungen ausgeführt werden kann. Auf Details zu zeitlichen Erwägungen und dergleichen wurde größtenteils verzichtet, soweit solche Details für ein vollständiges Verständnis der vorliegenden Offenbarung nicht erforderlich sind und innerhalb der Fähigkeiten eines Durchschnittsfachmanns liegen.
Der Durchschnittsfachmann würde verstehen, dass Informationen und Signale unter Verwendung einer Vielfalt verschiedener Technologien und Techniken dargestellt werden können. Einige Zeichnungen können Signale zur Übersichtlichkeit der Darstellung und Beschreibung als ein einzelnes Signal veranschaulichen. Es ist für einen Durchschnittsfachmann ersichtlich, dass das Signal einen Bus von Signalen darstellen kann, wobei der Bus eine Vielfalt von Bitbreiten aufweisen kann und die vorliegende Offenbarung auf einer beliebigen Anzahl von Datensignalen, einschließlich eines einzelnen Datensignals, implementiert werden kann.
Die verschiedenen veranschaulichenden logischen Blöcke, Module und Schaltungen, die in Verbindung mit den hierin offenbarten Ausführungsformen beschrieben werden, können mit einem Universalprozessor, einem Spezialprozessor, einem digitalen Signalprozessor (Digital Signal Processor, DSP), einer integrierten Schaltung (Integrated Circuit, IC), einer anwendungsspezifischen integrierten Schaltung (Application Specific Integrated Circuit, ASIC), einer anwenderprogrammierbaren Gatteranordnung (Field Programmable Gate Array, FPGA) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gate- oder Transistorlogik, diskreten Hardwarekomponenten oder einer beliebigen Kombination davon, die zum Durchführen der hierin beschriebenen Funktionen ausgelegt sind, implementiert oder durchgeführt werden. Ein Universalprozessor (der hierin auch als Host-Prozessor oder einfach als Host bezeichnet werden kann) kann ein Mikroprozessor sein, alternativ kann der Prozessor jedoch ein beliebiger herkömmlicher Prozessor, Controller, Mikrocontroller oder Zustandsautomat sein. Ein Prozessor kann auch als eine Kombination von Rechenvorrichtungen, wie eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine beliebige andere derartige Konfiguration implementiert sein. Ein Universalcomputer einschließlich eines Prozessors wird als Spezialcomputer angesehen, während der Universalcomputer so konfiguriert ist, dass er Rechenanweisungen (z. B. einen Softwarecode) ausführt, die sich auf Ausführungsformen der vorliegenden Offenbarung beziehen.
Die Ausführungsformen können in Bezug auf einen Prozess beschrieben sein, der als ein Flussdiagramm, ein Fließschema, ein Strukturdiagramm oder ein Blockdiagramm dargestellt ist. Obwohl ein Flussdiagramm operationale Handlungen als einen sequentiellen Prozess beschreiben kann, können viele dieser Handlungen in einer anderen Abfolge, parallel oder im Wesentlichen gleichzeitig durchgeführt werden. Außerdem kann die Reihenfolge der Handlungen geändert werden. Ein Prozess kann ohne Einschränkung einem Verfahren, einem Thread, einer Funktion, einer Prozedur, einer Unterroutine oder einem Unterprogramm entsprechen. Des Weiteren können die hierin offenbarten Verfahren in Hardware, Software oder beidem implementiert werden. Bei Implementierung in Software können die Funktionen als eine oder mehrere Anweisungen oder ein Code auf computerlesbaren Medien gespeichert oder übertragen werden. Computerlesbare Medien schließen sowohl Computerspeichermedien als auch Kommunikationsmedien, einschließlich aller Medien, welche die Übertragung eines Computerprogramms von einem Ort zu einem anderen unterstützen, ein.
Jeder Verweis auf ein Element hierin unter Verwendung einer Bezeichnung, wie „erste/r/s“, „zweite/r/s“ usw. schränkt die Menge oder Reihenfolge dieser Elemente nicht ein, es sei denn, eine solche Einschränkung wird ausdrücklich angegeben. Vielmehr können diese Bezeichnungen hierin als ein zweckmäßiges Verfahren zum Unterscheiden zwischen zwei oder mehr Elementen oder Instanzen eines Elements verwendet werden. Ein Verweis auf ein erstes und ein zweites Element bedeutet also nicht, dass dort nur zwei Elemente eingesetzt werden dürfen oder dass das erste Element dem zweiten Element in irgendeiner Weise vorausgehen muss. Außerdem kann ein Satz von Elementen, sofern nicht anders angegeben, ein oder mehrere Elemente umfassen.
Wie hierin verwendet, bedeutet der Begriff „im Wesentlichen“ in Bezug auf einen gegebenen Parameter, eine gegebene Eigenschaft oder eine gegebene Bedingung und schließt in einem für den Durchschnittsfachmann verständlichen Ausmaß ein, dass der gegebene Parameter, die gegebene Eigenschaft oder die gegebene Bedingung mit einem geringen Maß an Varianz, wie zum Beispiel innerhalb annehmbarer Fertigungstoleranzen, erfüllt ist. Beispielhaft kann in Abhängigkeit von dem bestimmten Parameter, der bestimmten Eigenschaft oder der bestimmten Bedingung, der bzw. die im Wesentlichen erfüllt ist, der Parameter, die Eigenschaft oder die Bedingung zu mindestens 90 % erfüllt, zu mindestens 95 % erfüllt oder sogar zu mindestens 99 % erfüllt sein.
Ein Fahrzeug, wie ein Automobil, ein Lastkraftwagen, ein Bus, ein Schiff und/oder ein Flugzeug, kann ein Fahrzeugkommunikationsnetzwerk einschließen. Je nach Anzahl der elektronischen Vorrichtungen und Subsysteme im Netzwerk kann die Komplexität eines Fahrzeugkommunikationsnetzwerks unterschiedlich sein. So kann ein modernes Fahrzeugkommunikationsnetzwerk verschiedene Steuermodule zum Beispiel zur Motorsteuerung, Getriebesteuerung, Sicherheitssteuerung (z. B. Antiblockiersystem) und Emissionssteuerung einschließen. Als weiteres nicht einschränkendes Beispiel kann ein erweitertes Fahrzeugkommunikationsnetzwerk Module zum Unterstützen von Audio- und anderen Informations- und Unterhaltungssystemen, On-Board-Laden, Außenkameras, Konnektivität für externe Vorrichtungen (z. B. Universal Serial Bus-Konnektivität) und Türsteuerung (z. B. Verriegelungen, Fenster, Außenspiegel) und Autodiagnostik, ohne darauf beschränkt zu sein, einschließen. Ähnliche Überlegungen ergeben sich für Kommunikationsnetzwerke, die in Industriesteuerungen, Gebäudebetriebssystemen, Gebäudeverwaltungssystemen, Wohnversorgungssystemen und verbundenen Beleuchtungssystemen, ohne darauf beschränkt zu sein, verwendet werden.
Um diese Module zu unterstützen, werden in der Automobilindustrie verschiedene Kommunikationsprotokolle verwendet. 10SPE (d. h. 10 Mbps Single Pair Ethernet) ist eine Spezifikation für Netzwerktechnologie, die derzeit vom Institute of Electrical and Electronics Engineers (IEEE) als IEEE 802.3cg™ entwickelt wird. 10SPE kann verwendet werden, um in einem Multidrop-Netzwerk eine kollisionsfreie, deterministische Übertragung bereitzustellen. Während die 10SPE-Spezifikation PHY-Anforderungen für einen normalen Betrieb vorsieht, bestehen keine Anforderungen für Modi mit niedrigerer Leistung oder Ruhemodi (Niedrigleistungsmodi, Stromsparmodi und Ruhemodi werden hierin zusammen als „Ruhemodus/Ruhemodi“ bezeichnet).
1 zeigt ein Funktionsblockdiagramm eines Netzwerksegments 100, das eine Sicherungsschichtvorrichtung, MAC 106, und eine Bitübertragungsschichtvorrichtung (PHY-Vorrichtung) 104 einschließt. Als nicht einschränkende Beispiele kann das Netzwerksegment 100 ein Segment eines Multi-Drop-Netzwerks, ein Segment eines Multi-Drop-Unternetzwerks, ein Multi-Drop-Bus, der ein Segment eines Netzwerks mit gemischten Medien ist, oder eine Kombination oder Unterkombination davon sein. Als nicht einschränkende Beispiele kann das Netzwerksegment 100 beispielsweise ohne Einschränkung eines oder mehrere von einem eingebetteten System vom Typ Mikrocontroller, einem Computer vom Typ Personalcomputer, einem Computerserver, einem Notebook-Computer, einem Tablet, einem tragbaren Gerät, einem mobilen Gerät, einer drahtlosen Ohrhörervorrichtung oder Kopfhörervorrichtung, einer drahtgebundenen Ohrhörer- oder Kopfhörervorrichtung, einem Haushaltsgeräteuntersystem, Beleuchtungsuntersystem, Lautsprecheruntersystem, Gebäudesteuerungssysteme, Wohnungsüberwachungssystem (z. B. ohne Einschränkung zur Sicherheits- oder Versorgungsnutzung), System, Aufzugsystem oder Untersystem, Steuerungssystem des öffentlichen Verkehrs (z. B. ohne Einschränkung für einen oberirdischen Zug, unterirdischen Zug, Transportwagen oder Bus), ein Automobilsystem oder Automobiluntersystem oder ein industrielles Steuerungssystem sein, Teil davon sein oder diese einschließen. Als nicht einschränkendes Beispiel können PHY 104 und MAC 106 Teil eines Endpunkts oder eines Schalters sein.
Die PHY 104 ist im Allgemeinen so konfiguriert, dass sie mit der MAC 106 eine Schnittstelle aufweist. Als nicht einschränkende Beispiele können die PHY 104 und/oder die MAC 106 beispielsweise Chip-Bausteine sein, die Speicher und/oder Logik einschließen, die zum Ausführen aller oder von Teilen der hier beschriebenen Ausführungsformen konfiguriert sind. Als nicht einschränkende Beispiele können die PHY 104 und die MAC 106 jeweils beispielsweise als separater Chip-Baustein oder separate Schaltungen (z. B. integrierte Schaltungen) in einem einzigen Chip-Baustein (z. B. ein System-in-Package (SIP)) implementiert sein.
Die PHY 104 ist im Allgemeinen so konfiguriert, dass sie eine Schnittstelle mit dem gemeinsam genutzten Übertragungsmedium 102, einem physischen Medium, das einen Kommunikationspfad für Knoten darstellt, die zum Beispiel Teil des Netzwerksegments 100 oder eines Netzwerks sind, von dem das Netzwerksegment 100 ein Teil ist, einschließlich Knoten, die jeweilige Instanzen von der PHY 104 und der MAC 106 einschließen. Als nicht einschränkendes Beispiel kann das gemeinsam genutzte Übertragungsmedium 102 eine einzelne verdrillte Doppelader sein, wie sie für Single-Pair-Ethernet verwendet wird.
In einigen Fällen kann es nützlich sein, das Netzwerksegment 100 in einem Ruhemodus zu betreiben und dann als Reaktion auf ein Steuersignal (z. B. ein Aufwecksignal von einem Master-Knoten, ohne Einschränkung) oder als Reaktion auf Aktivität auf dem gemeinsam genutzten Übertragungsmedium 102 in einen normalen Betriebsmodus übergehen zu lassen. Als nicht einschränkende Beispiele kann es wünschenswert sein, dass sich ein Netzwerksegment 100 in einem Ruhemodus befindet, während es auf eine geplante Übertragungsmöglichkeit wartet. Aufgrund von Leistungsbeschränkungen im Ruhemodus kann die Leistungsmenge, die für die Schaltlogik verfügbar ist, welche für die Überwachung von Steuersignalen oder Busaktivität verantwortlich ist, jedoch stark begrenzt sein.
Einige Ausführungsformen beziehen sich im Allgemeinen auf die Bereitstellung von Aufweckdetektion (d. h. Erkennung von Bedingungen für den Übergang von einem Ruhemodus in einen normalen Betriebsmodus) an einer Bitübertragungsschichtvorrichtung 104 des Netzwerksegments 100. 2 zeigt ein Diagramm einer Ausführungsform eines Systems 200, das für verschiedene Aufweckdetektionsfunktionen konfiguriert ist. Das System 200 kann zum Beispiel auf einer PHY 104 implementiert sein. In verschiedenen Ausführungsformen ist das System 200 konfiguriert, um ein Signal, Aufwecken 214, zu erzeugen, um darauf hinzuweisen, dass eine PHY, ein Knoten oder allgemeiner ein Endpunkt von einem Ruhemodus in einen Leistungsmodus übergehen sollte, der einem normalen Betriebsmodus zugeordnet ist (ein normaler Betriebsmodus kann auch als „wach“ bezeichnet werden).
In einer oder mehreren Ausführungsformen kann das System 200 Module für den Aktivitätsdetektor 204 und den Leistungsmanager 202 einschließen. Als ein nicht einschränkendes Beispiel kann das System 200 konfiguriert sein, um ein Signal, Aufwecken 214, an eine Knotenleistungssteuerung zu liefern, die für die Stromversorgung einer oder mehrerer Komponenten eines Knotens verantwortlich ist, und/oder an die Kernlogik einer PHY zu liefern, in der das System 200 implementiert ist. Zum Beispiel kann die Kernlogik der PHY 104 in einer unterbrechbaren Leistungsdomäne der PHY 104 implementiert sein und das System 200 kann in einer unterbrechungsfreien Leistungsdomäne 216 einer PHY 104 implementiert sein. Als nicht einschränkende Beispiele kann eine unterbrechbare Leistungsdomäne eine sein, die durch eine unterbrechbare Leistungsquelle (z. B. einem geschalteten Spannungsregler, der während eines Ruhemodus ausgeschaltet ist) versorgt wird, und die unterbrechungsfreie Leistungsdomäne 216 kann eine sein, die durch eine kontinuierliche Leistungsquelle (z. B. während des Ruhemodus nicht unterbrochen) versorgt wird. In einer Ausführungsform kann die unterbrechungsfreie Leistungsdomäne 216 ausschließlich durch die kontinuierliche Leistungsquelle versorgt werden - anders ausgedrückt, die Schaltungen und die digitale Logik in der unterbrechungsfreien Leistungsdomäne 216 können ausschließlich mit Leistung arbeiten, die durch die kontinuierlichen Leistungsquelle geliefert wird. Im Falle eines 10SPE-Netzes, das in einem Automobil eingesetzt wird, kann die unterbrechungsfreie Leistungsdomäne 216 als ein nicht einschränkendes Beispiel basierend auf einer 3,3-V-Stromversorgung arbeiten.
In einer oder mehreren Ausführungsformen kann das System 200 den Aktivitätsdetektor 204 und den Leistungsmanager 202 einschließen. Der Aktivitätsdetektor 204 kann konfiguriert sein, um die Busaktivität 212 auf dem Bus 206 zu erkennen und ein Signal, Aufwecken-ein 210, an einem dedizierten Eingangspin (nicht dargestellt) des Systems 200 zu erkennen. Der Aktivitätsdetektor 204 kann konfiguriert sein, um das Signal, Aktivität erkannt 208, als Reaktion auf ein Signal, Aufwecken-ein 210, und/oder auf Busaktivität 212 zu erzeugen. Die Aktivitätsdetektion und zugehörige Schaltlogik werden unter Bezugnahme auf 3, 4, 5 und 6 ausführlicher beschrieben.
In einer oder mehreren Ausführungsformen kann der Leistungsmanager 202 konfiguriert sein, um das Signal, Aktivität erkannt 208, zu empfangen, und als Reaktion auf das Signal, Aktivität erkannt 208, ein Signal, Aufwecken 214, zu erzeugen. In einem betrachteten Anwendungsfall kann Aufwecken 214 bei einem Interrupt an der Knotenleistungssteuerung oder der Kernlogik geltend gemacht werden.
Signale für Aufwecken-ein 210 und/oder Busaktivität 212 können mit Rauschen beladen sein, insbesondere in Umgebungen, die besonders anfällig für Rauschen sind (z. B. Automobilumgebungen, kommerzielle Gebäude und Beleuchtungssysteme, ohne Einschränkung). In der Tat kann nicht nur Rauschen fälschlicherweise für ein gültiges Signal gehalten werden, sondern es kann auch ein gültiges Signal fälschlicherweise für Rauschen gehalten werden. In einigen Fällen kann es nützlich sein, ein Mittel zum Unterscheiden zwischen einem gültigen Signal und einem ungültigen Signal (z. B. Rauschen) als Teil des Betriebs des Signalaktivitätsdetektors 204 bereitzustellen.
3 zeigt ein Blockdiagramm eines Ruhemodus-Controllers 300, der konfiguriert ist, um zwischen einem gültigen und einem ungültigen Signal für Aufweckdetektionszwecke zu unterscheiden, während eine oder mehrere der Funktionen des Systems 200 von 2 gemäß einer oder mehreren Ausführungsformen ausgeführt werden.
In einer oder mehreren Ausführungsformen kann der Ruhemodus-Controller 300 den Aufwecksignaleingang 312 und den Bussignaldetektor 302 einschließen. Der Aufwecksignaleingang 312 ist ein dedizierter Eingangspin, der dem Empfangen eines Aufwecken-ein-Signals (nicht gezeigt), wie Aufwecken-ein 210 von 2, zugewiesen ist. Die Busaktivität 318 kann an n- und p-Anschlüssen (nicht gezeigt) gemessen werden, die mit jeweiligen n- und p-Kabeln des Typs gekoppelt sind, der typischerweise in Single-Pair-Ethernet-Kabeln verwendet wird.
In der Ausführungsform von 3 ist der Aufwecksignaleingang 312 konfiguriert, um das Aufwecksignal 308 als Reaktion auf ein empfangenes Aufwecken-ein-Signal (z. B. Aufwecken-ein 210) an den Gültige-Aktivität-Detektor 306 weiterzuleiten. Mit anderen Worten ist in einer solchen Ausführungsform das Aufwecksignal 308 im Wesentlichen das Signal, das an dem Aufwecksignaleingang 312 empfangen wird (z. B. Aufwecken-ein 210 von 2). In einigen Fällen kann es vorteilhaft sein, wenn der Aufwecksignaleingang 312 einen Signaldetektor umfasst, der angeordnet ist, um Signalpegel am Aufwecksignaleingang 312 zu messen und das Aufwecksignal 308 als Reaktion auf das Beobachten einer Signalamplitude an dem Aufwecksignaleingang 312 zu erzeugen, die auf ein potenziell gültiges Signal hinweist.
Der Bussignaldetektor 302 kann konfiguriert sein, um das Bussignal 328 als Reaktion auf das Erkennen eines Signalpegels der Busaktivität 318 bereitzustellen, der auf ein potenziell gültiges Signal hinweist.
In einer Ausführungsform kann der Bussignaldetektor 302 eine Komparatorschaltung einschließen, die als Reaktion auf das Erkennen, dass ein Signalpegel der Busaktivität 212 innerhalb eines vorgegebenen Schwellenwerts liegt, das Ausgangssignal, Bussignal 328, erzeugt. Als nicht einschränkende Beispiele kann eine solche Komparatorschaltung als Schwellenwertschaltung oder ein Schmitt-Trigger konfiguriert sein, ohne Einschränkung.
In einer Ausführungsform kann der vorgegebene Schwellenwert ein minimaler Spannungswert für einen gemessenen Signalpegel der Busaktivität 318 sein, die als potenziell gültig angesehen wird. In einer Ausführungsform kann der vorgegebene Schwellenwert ein Bereich sein, der eine obere Schwellenwertgrenze und eine untere Schwellenwertgrenze einschließt, und die Busaktivität 318 kann als potenziell gültig bestimmt werden als Reaktion darauf, dass ein gemessener Signalpegel der Busaktivität 318 innerhalb der oberen Schwellenwertgrenze und der unteren Schwellenwertgrenze liegt.
Wie vorstehend erwähnt, können Signale und/oder Signalpegel an dem Aufwecksignaleingang 312 oder der Busaktivität 318 auf Rauschen zurückzuführen sein; darüber hinaus können Signalpegel des ansonsten gültigen Aufwecksignals 308 und/oder der Busaktivität 318 als ein nicht einschränkendes Beispiel durch Störungen beeinflusst werden, die auf elektromagnetische Emissionen (EME) zurückzuführen sind.
In einigen Fällen kann es vorteilhaft sein, andere Eigenschaften eines gültigen Signals als nur den Signalpegel zu berücksichtigen. Eine solche Eigenschaft ist die Signaldauer - d. h. eine Zeitdauer, während der die aktive Signalisierung anhält. Insbesondere kann die Zeit als nicht einschränkende Beispiele in Zeiteinheiten, Taktzykluseinheiten oder Dateneinheiten gemessen werden.
In einer oder mehreren Ausführungsformen kann der Gültige-Aktivität-Detektor 306 konfiguriert sein, um das Aktivitätssignal 326 zu erzeugen, wenn er erkennt, dass das Aufwecksignal 308 oder das Bussignal 328 ein gültiges Signal ist. In einer Ausführungsform kann der Gültige-Aktivität-Detektor 306 so konfiguriert sein, dass er erkennt, dass es sich bei diesen Signalen um gültige Signale handelt, wenn die gemessene Dauer des Aufwecksignals 308 bzw. des Bussignals 328 einen vorgegebenen Schwellenwert erreicht.
In einer Ausführungsform kann der Gültige-Aktivität-Detektor 306 konfiguriert sein, um eine Signaldauer für potenziell gültige Signale zu messen, die an einem Aufweckeingang und/oder Bus erkannt werden, indem eine Signaldauer des Aufwecksignals 308 und eine Signaldauer des Bussignals 328 gemessen werden. In einer Ausführungsform kann der Gültige-Aktivität-Detektor 306 einen digitalen Zähler einschließen, der konfiguriert ist, um eine Anzahl von Taktzyklen zu zählen, in denen das Aufwecksignal 308 und/oder das Bussignal 328 geltend gemacht sind. In einem betrachteten Anwendungsfall zählt ein digitaler Zähler eine Anzahl von Taktzyklen, die einer Dauer des Aufwecksignals 308 und des Bussignal 328 entsprechen. Wenn die Anzahl der gezählten Taktzyklen einen vorgegebenen Schwellenwert überschreitet, ist der Gültige-Aktivität-Detektor 306 so konfiguriert, dass er ein Aktivitätssignal 326 erzeugt.
4 zeigt ein Flussdiagramm einer Ausführungsform eines Prozesses 400 zum Erkennen einer gültigen Aktivität. Der Prozess 400 kann verwendet werden, um zu bestimmen, ob ein potenziell gültiges Signal, das am Aufwecksignaleingang 312 erkannt wird, ein gültiges Signal ist, und verwendet werden, um zu bestimmen, ob ein potenziell gültiges Signal, das an der Busaktivität 318 erkannt wird, ein gültiges Signal ist.
In Vorgang 402 wird ein Takt zum Durchführen eines Aktivitätsdetektionsprozesses und insbesondere zum Durchführen der Vorgänge 404 bis 412 des Prozesses 400 erzeugt. Wie vorstehend erwähnt, kann der Takt ein niederfrequenter Takt sein, der während eines Ruhemodus erzeugt wird.
In Vorgang 404 beobachtet der Prozess 400 ein oder mehrere Signale an einem gemeinsam genutzten Übertragungsmedium oder an einem Signaleingang (z. B. einem dedizierten Eingang zum Empfangen von Aufwecksignalen, ohne Einschränkung). Das eine oder die mehreren Signale können gültige Signale sein, aufgrund derer ein Ruhemodus beendet werden sollte, aber sie können auch Rauschen sein.
In Vorgang 406 beobachtet der Prozess 400 eine einzelne Amplitude, die auf das Vorhandensein eines oder mehrerer potenziell gültiger Signale am Eingang oder am gemeinsam genutzten Übertragungsmedium hinweist. In einer Ausführungsform kann ein Signal des einen oder der mehreren Signale ein Signal sein, das sich von dem Eingang aus ausbreitet, und ein anderes Signal kann ein Signal sein, das als Reaktion auf die Erkennung von Aktivität (z. B. die Busaktivität liegt über einem vorgegebenen Pegel, ohne Einschränkung) auf dem gemeinsam genutzten Übertragungsmedium erzeugt wird. In einer anderen Ausführungsform kann anstelle des Ausbreitens eines Signals von dem Eingang aus ein Signal als Reaktion auf das Erkennen eines Signalpegels eines potenziell gültigen Signals am Eingang erzeugt werden.
In Vorgang 408 zählt der Prozess 400 eine Anzahl von Taktzyklen einer Signaldauer eines ersten Signals, das dem potenziell gültigen Signal entspricht. In offenbarten Ausführungsformen kann das erste Signal ein Signal sein, das sich von dem Eingang aus ausbreitet, oder ein Signal, das als Reaktion auf das Erkennen von Aktivität auf einem gemeinsam genutzten Übertragungsmedium erzeugt wird. In einer Ausführungsform umfasst das erste Signal einen oder mehrere Impulse, wobei jeder Impuls einer Dauer des potenziell gültigen Signals entspricht.
In Vorgang 410 vergleicht der Prozess 400 die gezählte Anzahl von Taktzyklen des Vorgangs 408 mit einem Schwellenwert. Der Schwellenwert kann je nach Fall dem Eingang oder dem gemeinsam genutzten Übertragungsmedium zugeordnet sein. Anders ausgedrückt kann eine erste Schwellenanzahl von Taktzyklen dem Eingang zugeordnet sein, eine zweite Schwellenanzahl von Taktzyklen kann dem gemeinsam genutzten Übertragungsmedium zugeordnet sein, und einer des ersten und des zweiten Schwellenwerts kann mit der gezählten Anzahl von Taktzyklen verglichen werden. Diese Schwellenwerte können Impulsdauern für gültige Signale zugeordnet sein.
In Vorgang 412 erzeugt der Prozess 400 ein Signal, das angibt, dass eine gültige Aktivität an einem von dem Eingang oder dem gemeinsam genutzten Übertragungsmedium erkannt wurde. In einer Ausführungsform wird das Signal als Reaktion auf den Vergleich von Vorgang 410 erzeugt, und insbesondere als Reaktion auf das Bestimmen, dass die gezählte Anzahl von Taktzyklen den Schwellenwert erfüllt oder überschreitet.
5 zeigt ein Zeitdiagramm 500 eines Beispiels eines Vorgangs zum Erkennen eines gültigen Signals unter Verwendung eines Aufwecksignals 308 gemäß Prozess 400. In dem von 5 betrachteten Anwendungsfall wird ein Aufwecksignal 308 als gültiges Signal bestimmt, wenn eine gemessene Dauer mindestens sechs (6) Taktzyklen beträgt. Die Dauer des Signalimpulses 502 beträgt drei Taktzyklen, also weniger als sechs Taktzyklen, und ist somit in diesem Beispiel zu kurz, um als ein gültiges Signal zu gelten. Die Dauer des Signalimpulses 504 ist jedoch größer als sechs Taktzyklen (hier mindestens zehn Taktzyklen), was in diesem Beispiel lang genug ist, um als gültiges Signal zu gelten.
6 zeigt ein Zeitdiagramm 600 eines Beispiels eines Vorgangs zum Erkennen eines gültigen Signals unter Verwendung eines Bussignals 328 gemäß Prozess 400. In dem von 6 betrachteten Anwendungsfall wird ein Bussignal 328 als gültig bestimmt, wenn eine gemessene Dauer mindestens neunundneunzig (99) Taktzyklen beträgt. Die Impulsdauer 602 beträgt weniger als 99 Taktzyklen, ist also in diesem Beispiel zu kurz, um als gültiges Signal zu gelten. Die Dauer von 604 ist jedoch größer als 99 Taktzyklen, was in diesem Beispiel lang genug ist, um als gültiges Signal zu gelten, und als Reaktion wird das Aktivitätssignal 326 als Signalimpuls 606 geltend gemacht.
Zurückkehrend zu 3 kann in einigen Fällen der Betrieb des Gültige-Aktivität-Detektors 306 selbst im Ruhemodus zu leistungsintensiv sein angesichts der Leistung, die der unterbrechungsfreien Leistungsdomäne 216 zur Verfügung steht. In einigen Ausführungsformen kann ein Takt 324, der ein niederfrequenter (wie nachstehend beschrieben) Takt ist, eingeschlossen und zum Takten des Gültige-Aktivität-Detektors 306 verwendet werden. Darüber hinaus kann in einigen Ausführungsformen der Taktgenerator 310, der den Takt 324 erzeugt, operativ mit der Taktfreigabe 314 gekoppelt sein und so konfiguriert sein, dass er als Reaktion auf das von der Taktfreigabe 314 erzeugte Ein/Aus-Signal 320 selektiv aktiviert/deaktiviert wird. In einer oder mehreren Ausführungsformen kann der Takt 324 periodisch durch die Taktfreigabe 314 und genauer gesagt durch das Ein/Aus-Signal 320 für eine Messperiode aktiviert und dann deaktiviert werden.
Die Taktfreigabe 314 kann konfiguriert sein, um ein Ein/Aus-Signal 320 als Reaktion auf einen Leistungsmodus bereitzustellen, der durch das Modussignal 322 angegeben wird (z. B. Ruhemodus, Aus-Modus, Normalbetriebsmodus), welches von der Leistungsmoduslogik 304 bereitgestellt wird. Die Taktfreigabe 314 kann konfiguriert sein, um ein Ein/Aus-Signal 320 als Reaktion auf einen Modus oder Zustand bereitzustellen, der durch das Modussignal 322 angegeben wird. Als ein nicht einschränkendes Beispiel kann, wenn das Modussignal 322 einen Normalbetriebsmodus oder einen Aus-Modus angibt, die Taktfreigabe 314 konfiguriert sein, um den Taktgenerator 310 und allgemeiner den Aktivitätsdetektor 330 zu deaktivieren; wenn das Modussignal 322 einen Ruhemodus angibt, dann kann die Taktfreigabe 314 konfiguriert sein, um den Taktgenerator 310 und allgemeiner den Aktivitätsdetektor 330 gemäß einer vorgegebenen Frequenz und für vorgegebene Messperioden zu aktivieren/deaktivieren.
Die Häufigkeit des Auftretens und die Dauer von Messperioden kann als ein nicht einschränkendes Beispiel basierend auf einem akzeptablen Kompromiss zwischen Empfindlichkeit gegenüber Aufweckbedingungen einerseits und Leistungsgrenzen einer unterbrechungsfreien Leistungsdomäne für eine gegebene Anwendung andererseits gewählt werden. Als ein nicht einschränkendes Beispiel können die Häufigkeit des Auftretens und die Dauer der Messung so gewählt werden, dass die Leistungsaufnahme des Taktgenerators 310 während der Aktivierung auf oder unter einem Leistungsgrenzwert der unterbrechungsfreien Leistungsdomäne 216 liegt.
Ein Oszillator für den Taktgenerator 310 kann als ein nicht einschränkendes Beispiel basierend auf einem akzeptablen Kompromiss zwischen der Notwendigkeit, die hierin beschriebenen Vorgänge durchzuführen, einerseits und den Leistungsgrenzen einer unterbrechungsfreien Leistungsdomäne für eine gegebene Anwendung andererseits ausgewählt werden. Als ein nicht einschränkendes Beispiel kann in einem Fall, in dem die unterbrechungsfreie Leistungsdomäne 216 eine maximale Versorgungsgrenze von 35 uA aufweist, ein Oszillator für den Taktgenerator 310 gewählt werden, der ein Signal mit einer Frequenz von im Wesentlichen etwa 290 kHz bis 330 kHz erzeugt.
Als Reaktion auf das Aktivitätssignal 326 kann die Niedrigleistungslogik 304 konfiguriert sein, um ein Aufwecksignal 316 für z. B. die Kernlogik und/oder Knotenleistungssteuerung (nicht gezeigt) zu erzeugen, als nicht einschränkende Beispiele.
7 zeigt ein Diagramm eines Schaltungsdiagramms einer Ausführungsform einer Signaldetektionsschaltung 700, die verwendet werden kann, um zum Beispiel den Bussignaldetektor 302 von 3 zu implementieren. In der in 7 gezeigten Ausführungsform schließt die Signaldetektionsschaltung 700 eine Signalaufbereitungsstufe 702, eine Vergleichsstufe 708 und eine Kombinierstufe 722 ein.
In einer oder mehreren Ausführungsformen ist die Signalaufbereitungsstufe 702 konfiguriert, um das p-Anschlusseingangssignal 724 und das n-Anschlusseingangssignal 726 zu empfangen und als Reaktion ein aufbereitetes p-Signal 706 und ein aufbereitetes n-Signal 704 bereitzustellen. Das p-Anschlusseingangssignal 724 und das n-Anschlusseingangssignal 726 können von dem p- bzw. dem n-Anschluss eines für Single-Pair-Ethernet verwendeten Kabels mit verdrillter Doppelader empfangen werden.
In einer oder mehreren Ausführungsformen schließt die Signalaufbereitungsstufe 702 einen 1/N-Block 728 und Amp-Block 730 ein. Insbesondere können Gleichtaktspannungen bei einigen Interferenzfällen (z. B. Massenstrominjektion, Spritzgießen durch Gasinjektion, ohne Einschränkung) groß genug sein, um die Schaltlogik oder einen Chip zu beschädigen. Die Aufteilung von Differenz- und Gleichtaktspannung sollte theoretisch einige dieser Schnittstellenfälle verhindern. Der 1/N-Block 728 ist konfiguriert, um eine Differenzspannung und Gleichtaktspannungen des p-Anschlusseingangssignals 724 und des n-Anschlusseingangssignals 726 um das N-fache herunterzuteilen. Als ein nicht einschränkendes Beispiel kann N mindestens teilweise basierend auf erwarteten Signaleigenschaften eines Verdrillten-Doppelader-Busses ausgewählt werden, mit dem die Signaldetektionsschaltung 700 operativ gekoppelt ist. Der Amp-Block 730 kann konfiguriert sein, um die heruntergeteilten n- und p-Signale vom 1/N-Block 728 zu empfangen und eine Eingangsdifferenzspannung zu verstärken und eine Ausgangsgleichtaktspannung auf ein geeignetes Niveau für die Vergleichsstufe 708 anzupassen, und dadurch ein aufbereitetes p-Signal 706 und aufbereitetes n-Signal 704 zu erhalten.
Die Vergleichsstufe 708 ist im Allgemeinen dazu konfiguriert, Differenzsignalamplituden zu erkennen und ein Erkennungsergebnis auszugeben. In der Vergleichsstufe 708 können alle geeigneten Differenzkomparatoren verwendet werden, die dem Durchschnittsfachmann bekannt sind. In einer oder mehreren Ausführungsformen kann die Vergleichsstufe 708 den Komparator 712 und den Komparator 710 einschließen. Der Komparator 712 und der Komparator 710 sind angeordnet, um positive bzw. negative Signalamplituden zu erkennen. In der in 7 gezeigten Ausführungsform ist ein Ausgang der Signalaufbereitungsstufe 702 für das aufbereitete p-Signal 706 operativ mit einem positiven Eingang des Komparators 712 und einem negativen Eingang des Komparators 710 gekoppelt. Ferner ist ein Ausgang der Signalaufbereitungsstufe 702 für das aufbereitete n-Signal 704 operativ mit einem negativen Eingang des Komparators 712 und einem positiven Eingang des Komparators 710 gekoppelt.
Jeder des Komparators 712 und des Komparators 710 ist dazu konfiguriert, Differenzsignalamplituden als Reaktion auf die Schwellenspannung 718 zu erkennen. In verschiedenen Ausführungsformen kann die Schwellenspannung 718 basierend auf einer bestimmten Anwendung ausgewählt werden. In einer Ausführungsform kann ein Wert für die Schwellenspannung 718 ausgewählt werden, der niedriger ist als ein ideales Differenzsignal, das für eine bestimmte Anwendung erwartet wird, wobei die Differenz zwischen der Schwellenspannung 718 und dem erwarteten Wert so ausgewählt wird, dass das Rauschen und/oder Produktionsecken berücksichtigt werden. Als ein nicht einschränkendes Beispiel kann für ein 10SPE-Netzwerk eine erwartete Differenzsignalamplitude im Wesentlichen 1 V und eine Schwellenspannung 718 im Wesentlichen 400 mV betragen.
In einer Ausführungsform kann die Schwellenspannung 718 basierend auf Steuerbits eingestellt werden, die in Steuerregistern (nicht gezeigt) des Ruhemodus-Controllers 300 gespeichert sind.
Wie vorstehend erwähnt, kann der Komparator 710 verwendet werden, um zu erkennen, ob ein positives Differenzsignal den Schwellenwert erreicht hat oder nicht. Wenn dies der Fall ist, gibt der Komparator 710 eine „1“ aus. In ähnlicher Weise kann der Komparator 712 verwendet werden, um zu erkennen, ob ein negatives Differenzsignal den Schwellenwert erreicht hat oder nicht. Wenn dies der Fall ist, gibt der Komparator 712 eine „1“ aus. Da ein Differenzsignal kontinuierlich zwischen seiner positiven Amplitude und seiner negativen Amplitude umschaltet, sind die Ausgänge der beiden Komparatoren 710 und 712 nicht notwendigerweise eine aufeinanderfolgende „1.“ Damit die Schaltung 700 eine aufeinanderfolgende „1“ ausgibt, ist die Kombinierstufe 722 vorgesehen, die den Ausgang der Komparatoren kombiniert und eine aufeinanderfolgende „1“ ausgibt, wenn sowohl das positive Differenzsignal als auch das negative Differenzsignal den Schwellenwert erreicht haben.
In 7 ist die Kombinierstufe 722 konfiguriert, um eine positive Differenzsignaldetektion 714 und eine negative Differenzsignaldetektion 716 zu empfangen und die kombinierte Differenzsignaldetektion 720 auszugeben. In einer Ausführungsform kann die Kombinierstufe 722 ein ODER-Gatter sein, das als Reaktion auf die Detektion eines positiven Differenzsignals 714 und eines negativen Differenzsignals 716 eine kombinierte (d. h. ein im Wesentlichen kontinuierliches Signal) Differenzsignaldetektion 720 bereitstellt. Anders ausgedrückt, wenn die positive Differentialsignaldetektion 714 hoch ist und/oder die negative Differenzsignaldetektion 716 hoch ist, dann ist die kombinierte Differenzsignaldetektion 720 hoch.
Wie an anderer Stelle in dieser Beschreibung beschrieben, kann eine kombinierte Differenzsignaldetektion 720 zum Beispiel als Bussignal 328 verwendet werden, das von dem Gültige-Aktivität-Detektor 306 verwendet wird, um zu erkennen, ob das Bussignal 328 ein gültiges Signal ist.
Begriffe, die in der vorliegenden Offenbarung und insbesondere in den beiliegenden Ansprüchen verwendet werden (z. B. Inhalte der beiliegenden Ansprüche), sind im Allgemeinen als „offene“ Begriffe gedacht (z. B. sollte der Begriff „einschließlich“ als „einschließlich, jedoch nicht beschränkt auf interpretiert werden, der Begriff „aufweisend“ sollte als „mindestens aufweisend“ interpretiert werden, der Begriff „schließt ein“ sollte als „schließt ein, ist jedoch nicht beschränkt auf interpretiert werden, usw.).
Darüber hinaus wird, wenn eine bestimmte Anzahl von eingeführten Anspruchsangabe beabsichtigt ist, eine solche Absicht ausdrücklich im Anspruch genannt, und in Ermangelung einer solchen Aufzählung liegt keine solche Absicht vor. Als Verständnishilfe können zum Beispiel die folgenden beiliegenden Ansprüche die Verwendung der einleitenden Phrasen „mindestens eine/r/s“ und „eine/r/s oder mehrere“ zum Einführen von Anspruchsangaben enthalten. Die Verwendung solcher Phrasen sollte jedoch nicht so ausgelegt werden, dass sie impliziert, dass die Einführung einer Anspruchsangabe durch die unbestimmten Artikel „ein“ oder „eine“ einen bestimmten Anspruch, der eine solche eingeführte Anspruchsangabe enthält, auf Ausführungsformen beschränkt, die nur eine solche Angabe enthalten, selbst wenn derselbe Anspruch die einleitenden Phrasen „eine/r/s oder mehrere“ oder „mindestens eine/r/s“ und unbestimmte Artikel wie „ein“ und/oder „eine“ einschließt (z. B. soll „ein“ und/oder „eine“ so interpretiert werden, dass es „mindestens ein/e“ oder „ein/e oder mehrere“ bedeutet); gleiches gilt für die Verwendung bestimmter Artikel, die zur Einführung von Anspruchsangaben verwendet werden.
Selbst wenn eine bestimmte Anzahl einer eingeführten Anspruchsangabe explizit angegeben ist, wird der Fachmann außerdem erkennen, dass eine solche Angabe so interpretiert werden sollte, dass sie mindestens die angegebene Anzahl bedeutet (z. B. bedeutet die bloße Angabe von „zwei Angaben“ ohne andere Modifikatoren mindestens zwei Angaben oder zwei oder mehr Angaben). Des Weiteren ist in den Fällen, in denen eine Konvention analog zu „mindestens eines von A, B und C usw.“ oder „eines oder mehrere von A, B und C usw.“ verwendet wird, eine solche Konstruktion im Allgemeinen dazu bestimmt, A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen, oder A, B und C zusammen zu bedeuten usw.
Ferner sollte jedes disjunkte Wort oder jede disjunkte Phrase, das bzw. die zwei oder mehr alternative Begriffe darstellt, sei es in der Beschreibung, den Ansprüchen oder den Zeichnungen, so verstanden werden, dass die Möglichkeit des Einschließens eines der Begriffe, des einen oder des anderen Begriffs oder beider Begriffe in Betracht gezogen wird. Zum Beispiel sollte die Phrase „A oder B“ so verstanden werden, dass sie die Möglichkeiten „A“ oder „B“ oder „A und B“ einschließt.
Zusätzliche, nicht einschränkende Ausführungsformen der Offenbarung schließen ein:

Ausführungsform 1: Ruhemodus-Controller der Bitübertragungsschicht eines Netzwerksegments, wobei die Bitübertragungsschicht eine Anbindungsschicht zwischen einem Single-Pair-Ethernet-Bus und einem Abschnitt des Netzwerksegments ist, wobei der Controller umfasst: einen Aktivitätsdetektor, der konfiguriert ist zum: Beobachten von Signalpegeln an einem Bus und an einem dedizierten Eingang; und Bereitstellen eines Aktivität-erkannt-Signals als Reaktion auf beobachtete Signalpegel, die vorgegebene Schwellenwerte überschreiten, und einen Leistungsmanager, der konfiguriert ist, um als Reaktion auf das Aktivität-erkannt-Signal ein Aufwecksignal bereitzustellen.
Ausführungsform 2: Ruhemodus-Controller nach Ausführungsform 1, ferner umfassend eine unterbrechungsfreie Leistungsdomäne, die den Aktivitätsdetektor und den Leistungsmanager umfasst.
Ausführungsform 3: Ruhemodus-Controller nach einer der Ausführungsformen 1 und 2, wobei der Aktivitätsdetektor eine erste Schaltlogik umfasst, die konfiguriert ist, um eines oder mehrere von einem gültigen Aufwecksignal und einer gültigen Busaktivität auf dem Bus zu identifizieren.
Ausführungsform 4: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 3, wobei die erste Schaltlogik umfasst: einen Gültiges-Signal-Detektor, der konfiguriert ist, um das Aktivität-erkannt-Signal als Reaktion auf eines oder mehrere der Folgenden bereitzustellen: eine Signaldauer des Aufwecksignals überschreitet einen ersten Schwellenwert; und eine Signaldauer der Busaktivität überschreitet einen zweiten Schwellenwert.
Ausführungsform 5: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 4, wobei der erste Schwellenwert eine erste Anzahl von Taktzyklen ist und der zweite Schwellenwert eine zweite Anzahl von Taktzyklen ist, wobei sich die zweite Anzahl von der ersten Anzahl unterscheidet.
Ausführungsform 6: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 5, ferner umfassend einen Bussignaldetektor, der konfiguriert ist zum: Erkennen von Busaktivität mit einem ersten Signalpegel; und Bereitstellen eines Bussignals als Reaktion auf das Erkennen der Busaktivität.
Ausführungsform 7: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 6, wobei der Bussignaldetektor umfasst: eine Signaldetektionsschaltung, die konfiguriert ist, um mit einem Single-Pair-Bus operativ gekoppelt zu werden und um Differenzsignalamplituden als Reaktion auf vorgegebene Schwellenwerte zu erkennen.
Ausführungsform 8: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 7, wobei die Signaldetektionsschaltung eine Vergleichsstufe umfasst, die konfiguriert ist zum: Vergleichen von Amplituden eines oder mehrerer von positiven und negativen Signalen mit den vorgegebenen Schwellenwerten; und Bereitstellen eines oder mehrerer Differenzdetektionssignale als Reaktion auf den Vergleich.
Ausführungsform 9: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 8, wobei die Signaldetektionsschaltung ferner eine Aufbereitungsstufe umfasst, wobei die Aufbereitungsstufe konfiguriert ist, um Eingangssignale auf ein vorgegebenes Niveau für die Vergleichsstufe anzupassen.
Ausführungsform 10: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 9, wobei die Aufbereitungsstufe konfiguriert ist, um die Eingangssignale auf das vorgegebene Niveau anzupassen, indem eines oder mehrere der Folgenden ausgeführt werden: Herunterteilen einer Differenzspannung der Eingangssignale; Herunterteilen von Gleichtaktspannungen der Eingangssignale; Verstärken der Differenzspannung der Eingangssignale; und Verstärken der Gleichtaktspannung der Eingangssignale.
Ausführungsform 11: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 10, ferner umfassend: einen Taktgenerator, der konfiguriert ist, um einen Takt mit einer ersten Frequenz zu erzeugen; und eine Taktfreigabe, die konfiguriert ist, um die Schwingung des Taktgenerators als Reaktion auf einen Leistungsmodus selektiv zu aktivieren und zu deaktivieren.
Ausführungsform 12: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 11, wobei die erste Frequenz ausgewählt ist, um den Betrieb des Gültiges-Signal-Detektors in einer unterbrechungsfreien Leistung zu ermöglichen.
Ausführungsform 13: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 12, wobei der Bus ein gemeinsam genutztes Übertragungsmedium ist, das ein einzelnes verdrilltes Doppelader-Ethernet-Kabel ist.
Ausführungsform 14: Ruhemodus-Controller nach einer der Ausführungsformen 1 bis 13, wobei der Bus ein einzelnes verdrilltes Doppelader-Ethernet-Kabel ist.
Ausführungsform 15: Verfahren, umfassend: Erzeugen eines Takts; und Durchführen eines Aktivitätsdetektionsprozesses als Reaktion auf den Takt, wobei der Aktivitätsdetektionsprozess umfasst: Beobachten einer Signalamplitude, die auf ein potenziell gültiges Signal hinweist, das an einem gemeinsam genutzten Übertragungsmedium vorhanden ist; Zählen einer Anzahl von Taktzyklen mindestens eines Teils einer Signaldauer des potenziell gültigen Signals; und Erzeugen eines Signals, das eine gültige Aktivität angibt, als Reaktion auf das Erkennen, dass die gezählte Anzahl von Taktzyklen einen vorgegebenen Schwellenwert überschritten hat.

Während die vorliegende Offenbarung hierin in Bezug auf bestimmte veranschaulichte Ausführungsformen beschrieben wurde, wird der Fachmann erkennen und anerkennen, dass die vorliegende Erfindung nicht darauf beschränkt ist. Vielmehr können viele Ergänzungen, Streichungen und Modifikationen an den veranschaulichten und beschriebenen Ausführungsformen vorgenommen werden, ohne vom Schutzumfang der Erfindung, wie er im nachfolgend zusammen mit ihren rechtlichen Äquivalenten beansprucht wird, abzuweichen. Zusätzlich können Merkmale von einer Ausführungsform mit Merkmalen einer anderen Ausführungsform kombiniert werden, während sie immer noch innerhalb des Schutzumfangs der Erfindung enthalten sind, wie er vom Erfinder in Betracht gezogen wird.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

CN 201910784580 [0001]

Claims

Ruhemodus-Controller der Bitübertragungsschicht eines Netzwerksegments, wobei die Bitübertragungsschicht eine Anbindungsschicht zwischen einem Single-Pair-Ethernet-Bus und einem Abschnitt des Netzwerksegments ist, wobei der Controller umfasst: einen Aktivitätsdetektor, der konfiguriert ist zum: Beobachten von Signalpegeln an einem Bus und an einem dedizierten Eingang; und Bereitstellen eines Aktivität-erkannt-Signals als Reaktion auf beobachtete Signalpegel, die vorgegebene Schwellenwerte überschreiten, und einen Leistungsmanager, der konfiguriert ist, um als Reaktion auf das Aktivität-erkannt-Signal ein Aufwecksignal bereitzustellen.
Ruhemodus-Controller nach Anspruch 1, ferner umfassend eine unterbrechungsfreie Leistungsdomäne, die den Aktivitätsdetektor und den Leistungsmanager umfasst.
Ruhemodus-Controller nach Anspruch 1, wobei der Aktivitätsdetektor eine erste Schaltlogik umfasst, die konfiguriert ist, um eines oder mehrere von einem gültigen Aufwecksignal und einer gültigen Busaktivität auf dem Bus zu identifizieren.
Ruhemodus-Controller nach Anspruch 3, wobei die erste Schaltlogik umfasst: einen Gültiges-Signal-Detektor, der konfiguriert ist, um das Aktivität-erkannt-Signal als Reaktion auf eines oder mehrere der Folgenden bereitzustellen: eine Signaldauer des Aufwecksignals überschreitet einen ersten Schwellenwert; und eine Signaldauer der Busaktivität überschreitet einen zweiten Schwellenwert.
Ruhemodus-Controller nach Anspruch 4, wobei der erste Schwellenwert eine erste Anzahl von Taktzyklen ist und der zweite Schwellenwert eine zweite Anzahl von Taktzyklen ist, wobei sich die zweite Anzahl von der ersten Anzahl unterscheidet.
Ruhemodus-Controller nach Anspruch 4, ferner umfassend einen Bussignaldetektor, der konfiguriert ist zum: Erkennen von Busaktivität mit einem ersten Signalpegel; und Bereitstellen eines Bussignals als Reaktion auf das Erkennen der Busaktivität.
Ruhemodus-Controller nach Anspruch 6, wobei der Bussignaldetektor umfasst: eine Signaldetektionsschaltung, die konfiguriert ist, um mit einem Single-Pair-Bus operativ gekoppelt zu werden und um Differenzsignalamplituden als Reaktion auf vorgegebene Schwellenwerte zu erkennen.
Ruhemodus-Controller nach Anspruch 7, wobei die Signaldetektionsschaltung eine Vergleichsstufe umfasst, die konfiguriert ist zum: Vergleichen von Amplituden eines oder mehrerer von positiven und negativen Signalen mit den vorgegebenen Schwellenwerten; und Bereitstellen eines oder mehrerer Differenzdetektionssignale als Reaktion auf den Vergleich.
Ruhemodus-Controller nach Anspruch 8, wobei die Signaldetektionsschaltung ferner eine Aufbereitungsstufe umfasst, wobei die Aufbereitungsstufe konfiguriert ist, um Eingangssignale auf ein vorgegebenes Niveau für die Vergleichsstufe anzupassen.
Ruhemodus-Controller nach Anspruch 9, wobei die Aufbereitungsstufe konfiguriert ist, um die Eingangssignale auf das vorgegebene Niveau anzupassen, indem eines oder mehrere der Folgenden ausgeführt werden: Herunterteilen einer Differenzspannung der Eingangssignale; Herunterteilen von Gleichtaktspannungen der Eingangssignale; Verstärken der Differenzspannung der Eingangssignale; und Verstärken der Gleichtaktspannung der Eingangssignale.
Ruhemodus-Controller nach Anspruch 6, ferner umfassend: einen Taktgenerator, der konfiguriert ist, um einen Takt mit einer ersten Frequenz zu erzeugen; und eine Taktfreigabe, die konfiguriert ist, um die Schwingung des Taktgenerators als Reaktion auf einen Leistungsmodus selektiv zu aktivieren und zu deaktivieren.
Ruhemodus-Controller nach Anspruch 11, wobei die erste Frequenz ausgewählt ist, um den Betrieb des Gültiges-Signal-Detektors in einer unterbrechungsfreien Leistungsdomäne zu ermöglichen.
Ruhemodus-Controller nach Anspruch 1, wobei der Bus ein gemeinsam genutztes Übertragungsmedium ist, das ein einzelnes verdrilltes Doppelader-Ethernet-Kabel ist.
Ruhemodus-Controller nach Anspruch 13, wobei der Bus ein einzelnes verdrilltes Doppelader-Ethernet-Kabel ist.
Verfahren, umfassend: Erzeugen eines Takts; und Durchführen eines Aktivitätsdetektionsprozesses als Reaktion auf den Takt, wobei der Aktivitätsdetektionsprozess umfasst: Beobachten einer Signalamplitude, die auf ein potenziell gültiges Signal hinweist, das an einem gemeinsam genutzten Übertragungsmedium vorhanden ist; Zählen einer Anzahl von Taktzyklen mindestens eines Teils einer Signaldauer des potenziell gültigen Signals; und Erzeugen eines Signals, das eine gültige Aktivität angibt, als Reaktion auf das Erkennen, dass die gezählte Anzahl von Taktzyklen einen vorgegebenen Schwellenwert überschritten hat.