DE112020003976T5

DE112020003976T5 - Ethernet-schnittstelle und zugehörige systeme, verfahren und vorrichtungen

Info

Publication number: DE112020003976T5
Application number: DE112020003976.5T
Authority: DE
Inventors: Venkatraman Iyer; Dixon Chen; John Junling Zang; Shivanand Akkihal
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2019-08-23
Filing date: 2020-08-05
Publication date: 2022-06-15
Also published as: JP2023510671A; KR20220048481A; CN112422295B; US20210058177A1; WO2021042109A1; US11171732B2; CN112422295A; US20220052775A1; US11757550B2; JP7504197B2

Abstract

Es werden eine digitale Schnittstelle und zugehörige Systeme, Verfahren und Vorrichtungen beschrieben. In manchen Ausführungsformen kann eine Schnittstelle eine Schnittstelle zwischen einer Verbindungsschicht und einem physischen Übertragungsmedium sein. Die Schnittstelle kann für eine Bitrate und/oder einen Referenztakt konfiguriert sein, die/der elektromagnetische Emissionen (EME) begrenzt, zum Beispiel verglichen mit einer Bitrate und/oder Taktrate, die von in der Industrie weit verbreiteten Schnittstellen festgelegt wird.

Description

PRIORITÄTSANSPRUCH
Diese Anmeldung beansprucht den Vorteil des Einreichungsdatums der chinesischen Patentanmeldung mit Seriennummer 201910784382.4 , eingereicht am 23. August 2019, für „Ethernet Interface and Related Systems, Methods and Devices“ und beansprucht den Vorteil des Einreichungsdatums der US-Patentanmeldung mit Seriennummer 16/684.419 , eingereicht am 14. November 2019, für „Ethernet Interface and Related Systems, Methods and Devices“, anhängig, deren Offenbarung jeweils hiermit durch diese Bezugnahme in ihrer Gesamtheit aufgenommen ist.
TECHNISCHES GEBIET
Die offenbarten Ausführungsformen beziehen sich allgemein auf Ethernet, und insbesondere beziehen sich manche Ausführungsformen auf eine Schnittstelle, die elektromagnetische Emissionen (EME) begrenzt.
STAND DER TECHNIK
Verschaltungen werden weithin verwendet, um eine Kommunikation zwischen Vorrichtungen eines Netzwerks zu unterstützen. Allgemein werden elektrische Signale auf einem physischen Medium (z. B. einem Bus, einem Koaxialkabel oder einem Twisted-Pair-Kabel - aber allgemein einfach als „Leitung“ bezeichnet) durch die Vorrichtungen übertragen, die an das physische Medium gekoppelt sind.
Ethernet-basierte Computervernetzungstechnologien verwenden gemäß dem Open Systems Interconnection-Modell (OSI-Modell) eine Basisbandübertragung (d. h., elektrische Signale sind diskrete elektrische Impulse) zum Übertragen von Datenpaketen und letztlich Nachrichten, die zwischen Netzwerkvorrichtungen kommuniziert werden. Gemäß dem OSI-Modell wird eine spezialisierte Schaltlogik, die als Bitübertragungsschichtvorrichtung oder -steuerung (PHY-Vorrichtung oder -Steuerung) bezeichnet wird, verwendet, um eine Schnittstelle zwischen einer analogen Domäne einer Leitung und einer digitalen Domäne einer Sicherungsschicht (hierin auch einfach als „Verbindungsschicht“ bezeichnet) herzustellen, die gemäß einer Paketsignalübertragung arbeitet. Während die Sicherungsschicht eine oder mehrere Teilschichten einschließen kann, schließt eine Sicherungsschicht bei einer Ethernetbasierten Computervernetzung in der Regel mindestens eine Medienzugriffssteuerungsschicht (MAC-Schicht) ein, die eine Steuerungsabstraktion der Bitübertragungsschicht bereitstellt. Wenn beispielhaft Daten an eine andere Vorrichtung in einem Netzwerk übertragen werden, kann eine MAC-Steuerung Rahmen für das physische Medium vorbereiten, Fehlerkorrekturelemente hinzufügen und eine Kollisionsvermeidung implementieren. Außerdem kann eine MAC-Steuerung beim Empfangen von Daten von einer anderen Vorrichtung eine Integrität empfangener Daten sicherstellen und Rahmen für höhere Schichten vorbereiten.
Es gibt verschiedene Netzwerktopologien, die Bitübertragungsschichten und Verbindungsschichten implementieren (und andere Schichten einschließen können, ohne darauf beschränkt zu sein). Der Peripheral Component Interconnect-Standard (PCI-Standard) und der Parallel Advanced Technology Attachment (Parallel ATA), die beide seit den frühen 1990er Jahren bestehen, können eine Multi-Drop-Bus-Topologie implementieren. Der Trend seit den frühen 2000er Jahren besteht darin, Punkt-zu-Punkt-Bus-Topologien zu verwenden, zum Beispiel implementieren der PCI Express-Standard und der Serial ATA-Standard (SATA-Standard) Punkt-zu-Punkt-Topologien.
Eine typische Punkt-zu-Punkt-Bus-Topologie kann Leitungen zwischen jeder Vorrichtung (z. B. dediziertes Punkt-zu-Punkt) oder Leitungen zwischen Vorrichtungen und Schaltern (z. B. geschaltetes Punkt-zu-Punkt, ohne darauf beschränkt zu sein) implementieren. In einer Multi-Drop-Topologie ist ein physisches Medium ein geteilter Bus, und jede Netzwerkvorrichtung ist an den geteilten Bus gekoppelt, zum Beispiel über eine Schaltung, die basierend auf dem Typ des physischen Mediums (z. B. koaxial oder verdrillt, ohne darauf beschränkt zu sein) gewählt wird.
Punkt-zu-Punkt-Bus-Topologien, wie eine dedizierte Punkt-zu-Punkt-Topologie oder eine geschaltete Punkt-zu-Punkt-Topologie, benötigen mehr Drähte und teureres Material als Multi-Drop-Topologien, zum Teil aufgrund der größeren Anzahl von Verbindungen zwischen Vorrichtungen. In bestimmten Anwendungen, wie Kraftfahrzeuganwendungen, können physische Beschränkungen bestehen, die es schwierig machen, Vorrichtungen direkt zu verbinden, sodass eine Topologie, die keine oder nicht so viele direkte Verbindungen (z. B. eine Multi-Drop-Topologie, ohne darauf beschränkt zu sein) in einem Netzwerk oder einem Unternetzwerk erfordert, weniger anfällig für solche Beschränkungen sein kann.
Vorrichtungen, die sich in einem Basisbandnetzwerk (z. B. einem Multidrop-Netzwerk, ohne darauf beschränkt zu sein) befinden, teilen sich das gleiche physische Übertragungsmedium und verwenden in der Regel die gesamte Bandbreite dieses Mediums für die Übertragung (anders ausgedrückt, ein digitales Signal, das bei der Basisbandübertragung verwendet wird, belegt die gesamte Bandbreite der Medien). Infolgedessen kann in einem Basisbandnetzwerk zu einem bestimmten Zeitpunkt nur eine Vorrichtung übertragen. Daher werden Medienzugriffssteuerungsverfahren verwendet, um Konflikte bezüglich eines gemeinsam genutzten Übertragungsmediums zu verarbeiten.
Figurenliste
Während diese Offenbarung mit Ansprüchen endet, die bestimmte Ausführungsformen besonders hervorheben und eindeutig beanspruchen, können verschiedene Merkmale und Vorteile von Ausführungsformen innerhalb des Schutzumfangs dieser Offenbarung leichter aus der folgenden Beschreibung ermittelt werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen werden, in denen:

1 ein Netzwerksegment gemäß einer oder mehreren Ausführungsformen veranschaulicht;
2 eine Routine gemäß einer oder mehreren Ausführungsformen veranschaulicht;
3 einen Datenpfad gemäß einer oder mehreren Ausführungsformen veranschaulicht;
4 eine digitale Schnittstelle gemäß einer oder mehreren Ausführungsformen veranschaulicht.

ART(EN) ZUM AUSFÜHREN DER ERFINDUNG
In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Beispielausführungsformen gezeigt sind, in denen die vorliegende Offenbarung ausgeführt werden kann. Diese Ausführungsformen werden ausreichend detailliert beschrieben, um es dem Durchschnittsfachmann zu ermöglichen, die vorliegende Offenbarung auszuführen. Es können jedoch auch andere Ausführungsformen verwendet werden, und Änderungen der Struktur, des Materials und des Prozesses können vorgenommen werden, ohne von dem Schutzumfang der Offenbarung abzuweichen.
Die hierin dargestellten Veranschaulichungen sollen keine tatsächlichen Ansichten eines bestimmten Verfahrens oder Systems oder einer bestimmten Vorrichtung oder Struktur sein, sondern sind lediglich idealisierte Darstellungen, die zum Beschreiben der Ausführungsformen der vorliegenden Offenbarung genutzt werden. Die hierin dargestellten Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Ähnliche Strukturen oder Komponenten in den verschiedenen Zeichnungen können zur Vereinfachung für den Leser die gleiche oder eine ähnliche Nummerierung beibehalten; die Ähnlichkeit in der Nummerierung bedeutet jedoch nicht, dass die Strukturen oder Komponenten notwendigerweise in Größe, Zusammensetzung, Konfiguration oder einer anderen Eigenschaft identisch sind.
Es versteht sich von selbst, dass die Komponenten der Ausführungsformen, wie sie hierin allgemein beschrieben und in den Zeichnungen veranschaulicht sind, in einer großen Vielfalt unterschiedlicher Konfigurationen angeordnet und gestaltet werden können. Somit soll die folgende Beschreibung verschiedener Ausführungsformen den Schutzumfang der vorliegenden Offenbarung nicht einschränken, sondern ist lediglich repräsentativ für verschiedene Ausführungsformen.
Die folgende Beschreibung kann Beispiele einschließen, um es einem Durchschnittsfachmann zu ermöglichen, die offenbarten Ausführungsformen auszuführen. Die Verwendung der Begriffe „beispielhaft“, „als Beispiel“ und „zum Beispiel“ bedeutet, dass die zugehörige Beschreibung erläuternd ist, und obwohl der Schutzumfang der Offenbarung die Beispiele und ihre rechtlichen Äquivalente umfassen soll, ist die Verwendung solcher Begriffe nicht dazu bestimmt, den Schutzumfang einer Ausführungsform oder dieser Offenbarung auf die spezifizierten Komponenten, Schritte, Merkmale, Funktionen oder dergleichen einzuschränken.
Somit sind die gezeigten und beschriebenen spezifischen Implementierungen nur Beispiele und sollten nicht als die einzige Möglichkeit zum Implementieren der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Elemente, Schaltungen und Funktionen können in Blockdiagrammform gezeigt sein, um die vorliegende Offenbarung nicht durch unnötige Details undeutlich werden zu lassen. Umgekehrt sind gezeigte und beschriebene spezifische Implementierungen nur beispielhaft und sollten nicht als die einzige Möglichkeit zum Implementieren der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Außerdem sind Blockdefinitionen und eine Aufteilung von Logik zwischen verschiedenen Blöcken beispielhaft für eine spezifische Implementierung. Es ist für den Durchschnittsfachmann ohne Weiteres ersichtlich, dass die vorliegende Offenbarung durch zahlreiche andere Aufteilungslösungen ausgeführt werden kann. Auf Details zu zeitlichen Erwägungen und dergleichen wurde größtenteils verzichtet, soweit solche Details für ein vollständiges Verständnis der vorliegenden Offenbarung nicht erforderlich sind und innerhalb der Fähigkeiten des Durchschnittsfachmanns liegen.
Hierin beschriebene Informationen und Signale können unter Verwendung verschiedener unterschiedlicher Technologien und Techniken dargestellt werden. Zum Beispiel können Daten, Anweisungen, Befehle, Informationen, Signale, Bits und Symbole, auf die in der Beschreibung Bezug genommen werden kann, durch Spannungen, Ströme, elektromagnetische Wellen, Magnetfelder oder -partikel, optische Felder oder Partikel oder eine beliebige Kombination davon dargestellt werden. Manche Zeichnungen können Signale zur Übersichtlichkeit der Darstellung und Beschreibung als ein einzelnes Signal veranschaulichen. Es sollte für den Durchschnittsfachmann verstanden werden, dass das Signal einen Bus von Signalen darstellen kann, wobei der Bus eine Vielfalt von Bitbreiten aufweisen kann und die Offenbarung auf einer beliebigen Anzahl von Datensignalen, einschließlich eines einzelnen Datensignals, implementiert werden kann.
Wie hierin verwendet, bedeuten die Begriffe „im Wesentlichen“ und „etwa“ in Bezug auf einen gegebenen Parameter, eine Eigenschaft oder eine Bedingung und schließen in einem Ausmaß ein, dass der Durchschnittsfachmann verstehen würde, dass der gegebene Parameter, die gegebene Eigenschaft oder die gegebene Bedingung mit einem Grad an Varianz erfüllt ist, wie innerhalb akzeptabler Fertigungstoleranzen. Zum Beispiel kann ein Parameter, der im Wesentlichen oder etwa ein spezifizierter Wert ist, mindestens etwa 90 % des spezifizierten Werts, mindestens etwa 95 % des spezifizierten Werts, mindestens etwa 99 % des spezifizierten Werts oder sogar mindestens etwa 99,9 % des spezifizierten Werts sein.
Es versteht sich, dass jede Bezugnahme auf ein Element hierin unter Verwendung einer Bezeichnung wie „erste/r/s“, „zweite/r/s“ und so fort die Menge oder Reihenfolge dieser Elemente nicht einschränkt, es sei denn, eine solche Einschränkung wird ausdrücklich angegeben. Vielmehr werden diese Bezeichnungen hierin als ein zweckmäßiges Verfahren zum Unterscheiden zwischen zwei oder mehr Elementen oder Instanzen eines Elements verwendet. Eine Bezugnahme auf ein erstes und zweites Element bedeutet also nicht, dass nur zwei Elemente eingesetzt werden dürfen oder dass das erste Element dem zweiten Element in irgendeiner Art und Weise vorhergehen muss. Ebenso kann ein Satz von Elementen, sofern nicht anders angegeben, ein oder mehrere Elemente umfassen. Ebenso können manchmal Elemente, auf die in der Singularform Bezug genommen wird, auch eine oder mehrere Instanzen des Elements einschließen.
Die verschiedenen veranschaulichenden logischen Blöcke, Module und Schaltungen, die in Verbindung mit den hierin offenbarten Ausführungsformen beschrieben werden, können mit einem Allzweckprozessor, einem Spezialprozessor, einem digitalen Signalprozessor (DSP), einer anwendungsspezifischen integrierten Schaltung (ASIC), einem Field Programmable Gate Array (FPGA) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gatter- oder Transistorlogik, diskreten Hardwarekomponenten oder einer beliebigen Kombination davon, die zum Durchführen der hierin beschriebenen Funktionen ausgelegt sind, implementiert oder durchgeführt werden. Ein Allzweckprozessor (der hierin auch als Host-Prozessor oder einfach als Host bezeichnet werden kann) kann ein Mikroprozessor sein, alternativ kann der Prozessor jedoch ein beliebiger herkömmlicher Prozessor, Controller, Mikrocontroller oder Zustandsautomat sein. Ein Prozessor kann auch als eine Kombination von Rechenvorrichtungen, wie eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine beliebige andere derartige Konfiguration implementiert sein. Ein Universalcomputer einschließlich eines Prozessors wird als Spezialcomputer angesehen, während der Universalcomputer so konfiguriert ist, dass er Rechenanweisungen (z. B. einen Softwarecode) ausführt, die sich auf Ausführungsformen der vorliegenden Offenbarung beziehen.
Es wird auch angemerkt, dass die Ausführungsformen in Bezug auf einen Prozess beschrieben werden können, der als ein Fließschema, ein Flussdiagramm, ein Strukturdiagramm oder ein Blockdiagramm dargestellt ist. Obwohl ein Fließschema Betriebsvorgänge als einen sequentiellen Prozess beschreiben kann, können viele dieser Vorgänge in einer anderen Abfolge, parallel oder im Wesentlichen gleichzeitig ausgeführt werden. Außerdem kann die Reihenfolge der Vorgänge umgeordnet werden. Ein Prozess kann ohne Einschränkung einem Verfahren, einem Thread, einer Funktion, einer Prozedur, einer Unterroutine oder einem Unterprogramm entsprechen. Des Weiteren können die hierin offenbarten Verfahren in Hardware, Software oder beidem implementiert werden. Bei Implementierung in Software können die Funktionen als eine oder mehrere Anweisungen oder ein Code auf computerlesbaren Medien gespeichert oder übertragen werden. Computerlesbare Medien schließen sowohl Computerspeichermedien als auch Kommunikationsmedien, einschließlich aller Medien, welche die Übertragung eines Computerprogramms von einem Ort zu einem anderen unterstützen, ein.
In den offenbarten Ausführungsformen ist, sofern nicht anders angegeben, unter einer Kollision eine logische Kollision zu verstehen (d. h. eine tatsächliche Kollision wird abgeleitet/vorgesagt, aber Signale aus verschiedenen Knoten sind nicht notwendigerweise gleichzeitig auf einem gemeinsam genutzten Übertragungsmedium vorhanden).
Zur Medienzugriffsabstimmung können Protokolle auf einer Bitübertragungsschicht durchgeführt werden. Zum Beispiel ist 10SPE (d. h. 10 Mbit/s Single-Pair-Ethernet) eine Netzwerktechnologiespezifikation, die derzeit vom Institute of Electrical and Electronics Engineers (IEEE) als IEEE 802.3cg™ entwickelt wird, und die 10SPE-Spezifikation schließt eine optionale PLCA-Abstimmungsunterschicht ein, die, in der Theorie, zum Vermeiden von Kollisionen auf einem Multi-Drop-Bus verwendet werden kann. Andere Protokolle zur Medienzugriffsabstimmung können in einer PHY implementiert werden, welche zeitbewusste Protokolle und Verkehrsformungsprotokolle einschließt. Allgemein ausgedrückt besteht ein Vorteil des Durchführens der Medienzugriffsabstimmung darin, dass eine MAC nach dem Erkennen einer Kollision noch Daten empfangen kann, da die Empfangsdaten, die eine Kollision veranlasst haben, nicht durch Übertragungsdaten beschädigt werden sollten. Manche Legacy-MACs gehen jedoch davon aus, dass jede Kollision eine tatsächliche Kollision ist, und sind daher so konfiguriert, dass sie jegliche empfangenen Daten auf einer Empfangsdatenlinie zurücksetzen und ignorieren.
Manche Ausführungsformen dieser Offenbarung beziehen sich allgemein auf einen Prozess zum verbesserten Behandeln eines Datenempfangs nach einer Kollision, welches das Verhalten mancher Legacy-MACs berücksichtigt, sowie auf Systeme, die zum Implementieren desselben konfiguriert sind.
1 zeigt ein Funktionsblockdiagramm eines Netzwerksegments 100, das eine Verbindungsschichtvorrichtung, MAC 104, und eine Vorrichtung der Bitübertragungsschicht (PHY) 102 einschließt. Als nicht einschränkende Beispiele kann das Netzwerksegment 100 ein Segment eines Multi-Drop-Netzwerks, ein Segment eines Multi-Drop-Unternetzwerks, ein Multi-Drop-Bus, der ein Segment eines Netzwerks mit gemischten Medien ist, oder eine Kombination oder Unterkombination davon sein. Als nicht einschränkende Beispiele kann das Netzwerksegment 100 ohne Einschränkung eines oder mehrere von einem eingebetteten System vom Typ Mikrocontroller, einem Computer vom Benutzertyp, einem Computerserver, einem Notebook-Computer, einem Tablet, einer handgehaltenen Vorrichtung, einer mobilen Vorrichtung, einer drahtlosen Ohrhörervorrichtung oder Kopfhörervorrichtung, einer drahtgebundenen Ohrhörer- oder Kopfhörervorrichtung, einem Haushaltsgeräteuntersystem, Beleuchtungsuntersystem, Tonuntersystem, Gebäudesteuerungssystemen, Wohnungsüberwachungssystem (z. B. ohne Einschränkung zur Sicherheits- oder Versorgungsnutzung)), System, Aufzugsystem oder Untersystem, Steuerungssystem des öffentlichen Verkehrs (z. B. ohne Einschränkung für einen oberirdischen Zug, unterirdischen Zug, Transportwagen oder Bus), einem Automobilsystem oder Automobiluntersystem oder einem industriellen Steuerungssystem sein, Teil davon sein oder diese einschließen.
Die PHY 102 ist so konfiguriert, dass sie mit der MAC 104 eine Schnittstelle aufweist. Als nicht einschränkende Beispiele können die PHY 102 und/oder die MAC 104 beispielsweise Chip-Bausteine sein, die Speicher und/oder Logik einschließen, die zum Ausführen aller oder von Teilen der hierin beschriebenen Ausführungsformen konfiguriert sind. Als nicht einschränkende Beispiele können die PHY 102 und die MAC 104 jeweils als separater Chip-Baustein oder separate Schaltlogik (z. B. integrierte Schaltungen) in einem einzigen Chip-Baustein (z. B. ein System-in-a-Package (SIP)) implementiert sein.
Die PHY 102 ist darüber hinaus so konfiguriert, dass sie mit dem gemeinsam genutzten Übertragungsmedium 106, einem physischen Medium, das einen Kommunikationspfad für Knoten darstellt, die zum Beispiel Teil des Netzwerksegments 100 oder eines Netzwerks sind, von dem das Netzwerksegment 100 ein Teil ist, einschließlich Knoten, welche die PHY 102 und die MAC 104 einschließen, eine Schnittstelle aufweist. Als nicht einschränkendes Beispiel kann das gemeinsam genutzte Übertragungsmedium 106 eine einzelne verdrillte Doppelader sein, wie sie für Single Pair-Ethernet verwendet wird.
In dem in 1 gezeigten Beispiel ist die MAC 104 so konfiguriert, dass sie verkehrsbewusst ist, und ist insbesondere so konfiguriert, dass sie Kollisionserkennungs- und/oder -vermeidungsprotokolle implementiert. In einer Ausführungsform ist die MAC 104 so konfiguriert, dass sie einen trägersensitiven Mehrfachzugriff (CSMA) durchführt. Insbesondere ist die MAC 104 so konfiguriert, dass sie auf dem gemeinsam genutzten Übertragungsmedium 106 nach einem Träger sucht, und wenn sie einen Träger erkennt, wartet sie, bis kein Träger mehr erkannt wird (d. h. der Kanal im Leerlauf ist), bevor sie mit der Datenübertragung beginnt.
2 zeigt ein Fließschema eines Prozesses 200 für ein domänenübergreifendes Verfahren gemäß einer oder mehrerer Ausführungsformen. In Operation 202 erzeugt der Prozess 200 einen Takt. In einer Ausführungsform wird der Takt mit einer Frequenz eines lokalen Kristalloszillators erzeugt. In einer Ausführungsform beträgt die Taktrate des in Operation 202 erzeugten Takts 25 Megahertz, und der Kristalloszillator ist ein 25-Megahertz-Kristalloszillator.
In Operation 204 taktet der Prozess 200 unter Verwendung des Takts einen Datenpfad einer Ethernet-Bitübertragungsschicht mit einer ersten Taktrate. In einer Ausführungsform werden ein oder mehrere Betriebsblöcke des Datenpfads mit der Taktrate des in Operation 202 erzeugten Takts getaktet.
In Operation 206 taktet der Prozess 200 unter Verwendung des Takts eine erste Schnittstelle zum betriebsmäßigen Koppeln der Ethernet-Bitübertragungsschicht mit einer Ethernet-Verbindungsschicht, wobei das Takten der ersten Schnittstelle ein Takten der ersten Schnittstelle mit einer zweiten Taktrate umfasst, die gleich oder kleiner als eine Bitrate der Schnittstelle ist. In einer Ausführungsform wird eine Bitrate der ersten Schnittstelle gewählt, um elektromagnetische Emissionen (EME) zu begrenzen. In einer Ausführungsform wird die erste Schnittstelle bei 5 Megahertz getaktet. In einer Ausführungsform wird der Takt geteilt und ein geteilter Takt wird mit einer Frequenz, die der zweiten Taktrate entspricht, verwendet, um die erste Schnittstelle mit der zweiten Taktrate zu takten. In einer Ausführungsform werden Informationen über den geteilten Takt an den Datenpfad bereitgestellt, der auf dem ersten Takt arbeitet.
In Operation 210 stellt der Prozess 200 Informationen über den an der ersten Schnittstelle verwendeten Takt bereit. Der Datenpfad, der mit der ersten Taktrate getaktet wird, verwendet die Informationen über die zweite Taktrate, um Daten für die zweite Taktrate vorzubereiten. In einer Ausführungsform können Informationen über die zweite Taktrate Phaseninformationen einschließen.
In Operation 212 synchronisiert der Prozess 200 die Bitrate und die Taktrate der ersten Schnittstelle mit einer Bitrate und einer Taktrate einer zweiten Schnittstelle an der Ethernet-Verbindungsschicht.
3 zeigt ein Funktionsblockdiagramm eines Datenpfads 300, das zwei Taktdomänen, eine erste Taktdomäne 312 und eine zweite Taktdomäne 314 einschließt. Als nicht einschränkendes Beispiel kann die erste Taktdomäne 312 gewählt werden, da sie eine Frequenz des lokalen Kristalloszillators ist oder darauf basiert. Als nicht einschränkendes Beispiel kann die zweite Taktdomäne 314 gewählt werden, da sie eine Frequenz ist, die mit niedrigeren EME als die Frequenz der ersten Taktdomäne verknüpft ist.
In der Ausführungsform von 3 schließt die erste Taktdomäne 312 zwei Teilschichten der PHY 102 ein: eine Teilschicht 306 des physischen Medienzugangs (PMA) und eine Teilschicht 304 der physischen Codierung (PC). Diese beiden Teilschichten und ihre Funktionsblöcke, KDS 320, Deserialisierer 322, Entwürfeln 324, Decodieren 326 und Taktschnittstelle 328, arbeiten in der ersten Taktdomäne 312. In dieser Ausführungsform schließt die PC-Teilschicht 304 einen Funktionsblock, eine Taktschnittstelle ein. Insbesondere kann dieser Funktionsblock in anderen Ausführungsformen in einer anderen oder einer eigenen Teilschicht vorliegen. Die Taktschnittstelle 328 ist so konfiguriert, dass sie eine Schnittstelle zwischen der ersten Taktdomäne 312 und der zweiten Taktdomäne 314 bildet. In einer Ausführungsform, die später beschrieben wird, kann die Taktschnittstelle 328 konfiguriert sein, um einen Takt für die zweite Taktdomäne 314 bereitzustellen. In dem Datenpfad 300 erfolgt der Übergang von der ersten Taktdomäne 312 zu der zweiten Taktdomäne 314 an einem Domänenübergang 302.
In der Ausführungsform von 3 schließt die zweite Taktdomäne 314 eine Schnittstelle 308 und eine Harmonisierungsteilschicht 310 ein. Als nicht einschränkendes Beispiel kann die Schnittstelle 308 eine Version einer medienunabhängigen Schnittstelle (MII) sein, bei der die zweite Taktdomäne nicht mit einer für die MII festgelegten Bitrate übereinstimmt. Die Schnittstelle 308 schließt eine Empfangsdatenleitung 330 ein, die für die Speicherung und/oder Übertragung von Daten konfiguriert ist, die von der ersten Taktdomäne 312 kommend empfangen werden, insbesondere für die Übertragung von Daten von einer Bitübertragungsschichtseite 316 zu einer Verbindungsschichtseite 318 des Datenpfads 300.
Die Harmonisierungsteilschicht 310 ist allgemein so konfiguriert, dass sie eine Bitrate einer Empfangsdatenleitung 330 und einer Empfangsdatenleitung 332 mit einer Bitrate einer Schnittstelle auf der Verbindungsschichtseite 318 synchronisiert. Als nicht einschränkendes Beispiel ist die Harmonisierungsteilschicht 310 so konfiguriert, dass sie eine der zweiten Taktdomäne 314 entsprechende Bitrate mit einer in der MII festgelegten Bitrate synchronisiert, damit ein MII-Wrapper auf der Verbindungsschichtseite 318 Daten korrekt verarbeiten kann.
4 zeigt ein Blockdiagramm eines Systems 400 gemäß einer oder mehreren Ausführungsformen. Das System 400 schließt eine PHY-Teilschnittstelle 408 und eine Verbindungsschicht 404 ein, die durch eine Schnittstelle 422 wirkgekoppelt sind. Eine PHY 406 schließt einen Taktgenerator 432 ein, der konfiguriert ist, um einen lokalen Takt 434 basierend auf einem Kristalloszillator 430 zu erzeugen, der sich an der PHY 406 befindet. Ein Taktteiler 440 ist konfiguriert, um einen geteilten Takt 438 als Reaktion auf den lokalen Takt 434 zu erzeugen. In einer Ausführungsform ist der Taktteiler 440 konfiguriert, um den lokalen Takt 434 als Reaktion auf Steuerbits (nicht gezeigt) zu teilen. In einer Ausführungsform können die Steuerbits ein oder mehrere Bits sein, die einen ganzzahligen Divisor zum Teilen des lokalen Takts 434 steuern.
In einer Ausführungsform kann optional der Taktteiler 440 konfiguriert sein, um Taktinformationen 436 bereitzustellen, um den Datenpfad 402 zu empfangen, und insbesondere, um auszurichten und zu decodieren 426. Die Taktinformationen 436 können Phasen- und/oder Edge-Informationen über den geteilten Takt 438 einschließen, und das Ausrichten und Decodieren 426 können konfiguriert sein, um eine Symbolausrichtung an den jeweiligen positiven oder negativen Phasen des geteilten Takts 438 durchzuführen.
Als nicht einschränkendes Beispiel können das Ausrichten und Decodieren 426 konfiguriert sein, um eine Symbolausrichtung durchzuführen, um Symbole der Empfangsdaten 418 an den jeweiligen positiven und negativen Phasen eines Taktsignals auszurichten (wodurch die Datenrate der Schnittstelle 422 effektiv verdoppelt wird). Als weiteres nicht einschränkendes Beispiel können das Ausrichten und Decodieren 426 konfiguriert sein, um eine Symbolausrichtung von Kollisionsvermeidungssignalen und anderen Signalen durchzuführen, wie ein gültiges Datensignal (z. B. um anzuzeigen, dass gültige Daten für die Verbindungsschicht 404 an der Schnittstelle 422 verfügbar sind, ohne darauf beschränkt zu sein). Eine kombinierte Trägererfassungs- und Datengültigleitung CRS/DV 450 von 4 ist ein nicht einschränkendes Beispiel für eine Leitung zur nicht-exklusiven Kollisionsvermeidungssignalisierung, da sie für ein Signal, kombinierte Trägererfassung und eine Datengültigkeit 452, verwendet wird, das auf einer der Phasen eines Taktes ein Trägererfassungssignal aufweist, das die von einer CSMA/CD-MAC nutzbare Trägeraktivität anzeigt, und auf der anderen der Phasen des Taktes ein Datengültigsignal aufweist, das anzeigt, dass gültige Daten für eine MAC an der Schnittstelle 422 verfügbar sind.
Die Schnittstelle 422 empfängt den geteilten Takt 438 und wird unter Verwendung des geteilten Takts 438 getaktet. Der geteilte Takt 438 weist eine Rate auf, die gleich oder kleiner ist als die Bitrate, mit der die Schnittstelle 422 zum Senden von Daten auf der Empfangsdatenleitung 416 konfiguriert ist. Der geteilte Takt 438 ist ebenfalls gleich oder kleiner als eine Taktrate eines Referenztaktes, für den die Schnittstelle 422 konfiguriert ist, um ihn auf einer Referenztaktleitung 414 zusammen mit Daten auf der Empfangsdatenleitung 416 bereitzustellen - d. h. von der PHY 406 für die Verbindungsschicht 404 bereitgestellt.
Der Synchronisierer 424 ist konfiguriert, um ein Senden mindestens mancher der Signale über die Schnittstelle 422 zu synchronisieren. In 4 ist der Synchronisierer 424 mindestens so konfiguriert, dass er die Empfangsdaten 448 und das kombinierte Trägererfassungs-/Datengültig-Signal CRS/DV 452 sendet.
Die Teilschnittstelle 408 ist konfiguriert, um Daten 448 auf der Empfangsdatenleitung 416 und einen Referenztakt 446 auf der Referenztaktleitung 414 zu empfangen. Als Reaktion auf den Referenztakt 446 und die Empfangsdaten 448 werden Schnittstellen-Empfangsdaten 444 auf einer Schnittstellen-Empfangsdatenleitung 412 bereitgestellt und der Schnittstellen-Referenztakt 442 wird auf einer Schnittstellen-Referenztaktleitung 410 bereitgestellt.
In einer Ausführungsform weisen die Schnittstellen-Empfangsdaten 444 und der Schnittstellen-Referenztakt 442 eine Bitrate und eine Taktrate auf, die jeweils von einer Verbindungsschichtseite der Schnittstelle 422 erwartet werden. Als nicht einschränkendes Beispiel kann die Schnittstelle 422 mindestens zum Teil gemäß einer Schnittstellendefinition konfiguriert sein, die einen 50-Megahertz-Referenztakt (z. B. RMIII ohne darauf beschränkt zu sein) spezifiziert. In einem in Betracht gezogenen Anwendungsfall stellt eine Seite der Bitübertragungsschicht (d. h. PHY 406) der Schnittstelle 422 der Verbindungsschichtseite (d. h. MAC 104) der Schnittstelle 422 einen 5-Megahertz-Referenztakt 446 über die Referenztaktleitung 414 bereit. In einem derartig in Betracht gezogenen Anwendungsfall erzeugt die Teilschnittstelle 408 einen Schnittstellen-Referenztakt 442 an der Schnittstellen-Referenztaktleitung 410, der 50 Megahertz beträgt. In ähnlicher Weise, wenn eine Bitrate von Empfangsdaten 448, die von der Bitübertragungsschichtseite der Schnittstelle 422 auf der Empfangsdatenleitung 416 bereitgestellt werden, sich von einer Bitrate unterscheidet, die von der Verbindungsschichtseite der Schnittstelle 422 erwartet wird, dann richtet die Teilschnittstelle 408 die Bitraten der Empfangsdaten 448 mit einer Bitrate der Verbindungsschichtseite der Schnittstelle 422 aus und erhält Schnittstellen-Empfangsdaten 444, die der erwarteten Bitrate entsprechen.
In manchen Ausführungsformen kann die Schnittstelle 422 eine Schaltlogik einschließen, die verwendet wird, um Bitraten auszurichten oder Takte mit festgelegten Taktraten zu erzeugen. Die Teilschnittstelle 408 kann so konfiguriert sein, dass sie den Betrieb einer solchen Schaltlogik verwendet oder modifiziert, um Unterschiede zwischen einer erwarteten Taktrate und/oder Bitrate und der Taktrate und/oder Bitrate des Referenztakts 446 bzw. der über die Schnittstellenempfangsdaten 448 zu berücksichtigen.
Der Durchschnittsfachmann wird viele Vorteile und Nutzen aus den verschiedenen hierin offenbarten Ausführungsformen erkennen. Als nicht einschränkendes Beispiel kann ein schnellerer lokaler Takt für den Betrieb der Schaltlogik und der Komponenten einer Ethernet-Bitübertragungsschicht verwendet werden, während ein langsamerer Takt und eine niedrigere Bitrate über eine Zwischenverbindung zu einer MAC bereitgestellt werden können. Die langsamere Taktrate und die niedrigere Bitrate kann die EME von einem Knoten oder einer PHY reduzieren. In manchen in Betracht gezogenen Anwendungsfällen werden reduzierte EME die Interferenzen mit anderen Vorrichtungen, Systemen oder Teilsystemen in einem Netzwerk oder einer Umgebung, in der eine PHY gemäß den offenbaren Ausführungsformen eingesetzt wird, reduzieren.
Insbesondere kann die PHY 406 auch als digitale Schnittstelle zwischen der Verbindungsschicht 404 und einer Verbindungsschicht allgemeiner und einem Kabel/Übertragungsmedium, wie dem gemeinsam genutzten Übertragungsmedium 106, bezeichnet werden.
Jede Charakterisierung in dieser Offenbarung von etwas als „üblich“, „herkömmlich“ oder „bekannt“ bedeutet nicht notwendigerweise, dass sie im Stand der Technik offenbart ist oder dass die erörterten Gesichtspunkte nach dem Stand der Technik anerkannt werden. Es bedeutet auch nicht notwendigerweise, dass es auf dem betreffenden Gebiet weithin bekannt und wohlverstanden ist oder routinemäßig verwendet wird.
Begriffe, die in der vorliegenden Offenbarung und insbesondere in den beiliegenden Ansprüchen verwendet werden (z. B. Inhalte der beiliegenden Ansprüche), sind allgemein als „offene“ Begriffe gedacht (z. B. sollte der Begriff „einschließlich“ als „einschließlich, jedoch nicht beschränkt auf interpretiert werden, der Begriff „aufweisend“ sollte als „mindestens aufweisend“ interpretiert werden, der Begriff „schließt ein“ sollte als „schließt ein, ist jedoch nicht beschränkt auf interpretiert werden, usw.).
Darüber hinaus wird, wenn eine bestimmte Anzahl von einer eingeführten Anspruchsangabe beabsichtigt ist, eine solche Absicht ausdrücklich in dem Anspruch angegeben, und in Ermangelung einer solchen Angabe liegt keine solche Absicht vor. Als Verständnishilfe können zum Beispiel die folgenden beiliegenden Ansprüche die Benutzung der einleitenden Wendungen „mindestens eine/r/s“ und „eine/r/s oder mehrere“ zum Einführen von Anspruchsangaben enthalten. Die Verwendung solcher Wendungen sollte jedoch nicht so ausgelegt werden, dass sie impliziert, dass die Einführung einer Anspruchsangabe durch die unbestimmten Artikel „ein“ oder „eine“ einen bestimmten Anspruch, der eine solche eingeführte Anspruchsangabe enthält, auf Ausführungsformen beschränkt, die nur eine solche Angabe enthalten, selbst wenn derselbe Anspruch die einleitenden Wendungen „eine/r/s oder mehrere“ oder „mindestens eine/r/s“ und unbestimmte Artikel wie „ein“ und/oder „eine“ einschließt (z. B. soll „ein“ und/oder „eine“ so interpretiert werden, dass es „mindestens ein/e“ oder „ein/e oder mehrere“ bedeutet); gleiches gilt für die Verwendung bestimmter Artikel, die zum Einführen von Anspruchsangaben verwendet werden.
Selbst wenn eine bestimmte Anzahl einer eingeführten Anspruchsangabe explizit angegeben ist, wird der Durchschnittsfachmann außerdem erkennen, dass eine solche Angabe so interpretiert werden sollte, dass sie mindestens die angegebene Anzahl bedeutet (z. B. bedeutet die bloße Angabe von „zwei Angaben“ ohne andere Modifikatoren mindestens zwei Angaben oder zwei oder mehr Angaben). Des Weiteren ist in den Fällen, in denen eine Konvention analog zu „mindestens eines von A, B und C usw.“ oder „eines oder mehrere von A, B und C usw.“ verwendet wird, eine solche Konstruktion im Allgemeinen dazu bestimmt, A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen, oder A, B und C zusammen zu bedeuten usw.
Ferner sollte jedes disjunkte Wort oder jede disjunkte Wendung, das bzw. die zwei oder mehr alternative Begriffe darstellt, sei es in der Beschreibung, den Ansprüchen oder den Zeichnungen, so verstanden werden, dass die Möglichkeiten des Einschließens eines der Begriffe, des einen oder des anderen Begriffs oder beider Begriffe in Betracht gezogen wird. Zum Beispiel sollte die Wendung „A oder B“ so verstanden werden, dass sie die Möglichkeiten „A“ oder „B“ oder „A und B“ einschließt.
Während die vorliegende Offenbarung hierin in Bezug auf bestimmte veranschaulichte Ausführungsformen beschrieben wurde, wird der Durchschnittsfachmann erkennen und anerkennen, dass die vorliegende Erfindung nicht darauf beschränkt ist. Vielmehr können viele Ergänzungen, Streichungen und Modifikationen an den veranschaulichten und beschriebenen Ausführungsformen vorgenommen werden, ohne von dem Schutzumfang der Erfindung, wie er hierin nachfolgend zusammen mit ihren rechtlichen Äquivalenten beansprucht wird, abzuweichen. Zusätzlich können Merkmale von einer Ausführungsform mit Merkmalen einer anderen Ausführungsform kombiniert werden, während sie immer noch innerhalb des Schutzumfangs der Erfindung enthalten sind, wie er von dem Erfinder in Betracht gezogen wird.
Zusätzliche, nicht einschränkende Ausführungsformen der Offenbarung schließen ein:

Ausführungsform 1: Ein Verfahren, umfassend: Erzeugen eines Takts; Takten, unter Verwendung des Takts, eines Datenpfads einer Ethernet-Bitübertragungsschicht mit einer ersten Taktrate; Takten, unter Verwendung des Takts, einer ersten Schnittstelle zum betriebsmäßigen Koppeln der Ethernet-Bitübertragungsschicht mit einer Ethernet-Verbindungsschicht, wobei das Takten der ersten Schnittstelle ein Takten der ersten Schnittstelle mit einer zweiten Taktrate umfasst, die gleich oder kleiner als eine Bitrate der ersten Schnittstelle ist; und Synchronisieren der Bitrate und der Taktrate der ersten Schnittstelle mit einer Bitrate und einer Taktrate einer zweiten Schnittstelle an der Ethernet-Verbindungsschicht.
Ausführungsform 2: Das Verfahren nach Ausführungsform 1, wobei das Erzeugen des Takts mit einer ersten Frequenz ein Erzeugen des Takts mit der ersten Frequenz an einem Kristalloszillator umfasst.
Ausführungsform 3: Das Verfahren nach einer der Ausführungsformen 1 bis 2, ferner umfassend ein Erzeugen eines geteilten Takts als Reaktion auf den Takt.
Ausführungsform 4: Das Verfahren nach einer der Ausführungsformen 1 bis 3, wobei das Takten der Schnittstelle mit der zweiten Taktrate, die im Wesentlichen gleich einer Bitrate der Schnittstelle ist, ein Takten der Schnittstelle unter Verwendung des geteilten Taktes mit der zweiten Taktrate umfasst, die im Wesentlichen gleich der Bitrate der Schnittstelle ist.
Ausführungsform 5: Das Verfahren nach einer der Ausführungsformen 1 bis 4, wobei die zweite Taktrate im Wesentlichen 5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
Ausführungsform 6: Das Verfahren nach einer der Ausführungsformen 1 bis 5, wobei die zweite Taktrate im Wesentlichen 2,5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
Ausführungsform 7: Das Verfahren nach einer der Ausführungsformen 1 bis 6, ferner umfassend ein Übergehen von einer ersten Taktdomäne zu einer zweiten Taktdomäne auf dem Datenpfad, wobei die erste Taktdomäne mit der ersten Taktrate verknüpft ist und die zweite Taktdomäne mit der zweiten Taktrate verknüpft ist.
Ausführungsform 8: Das Verfahren nach einer der Ausführungsformen 1 bis 7, ferner umfassend ein Wählen der zweiten Taktrate der ersten Schnittstelle als Reaktion auf eine Grenze der elektromagnetischen Emissionen (EME).
Ausführungsform 9: Ein System, umfassend: einen Datenpfad einer Ethernet-Bitübertragungsschicht, wobei der Datenpfad für eine erste Taktrate konfiguriert ist; eine erste Schnittstelle zum betriebsmäßigen Koppeln der Ethernet-Bitübertragungsschicht mit einer Ethernet-Verbindungsschicht, wobei die erste Schnittstelle für eine zweite Taktrate konfiguriert ist, die kleiner als oder gleich einer Bitrate der ersten Schnittstelle ist; einen Taktgenerator, der konfiguriert ist, um einen Takt zum Takten des Datenpfads und zum Takten der ersten Schnittstelle zu erzeugen; und eine Harmonisierungsschicht der Ethernet-Verbindungsschicht, wobei die Harmonisierungsschicht konfiguriert ist, um die Bitrate und die Taktrate der ersten Schnittstelle mit einer Bitrate und einer Taktrate einer zweiten Schnittstelle zu synchronisieren.
Ausführungsform 10: Das System nach Ausführungsform 9, wobei der Datenpfad eine Takt- und Datenwiederherstellungsschaltlogik umfasst.
Ausführungsform 11: Das System nach einer der Ausführungsformen 9 und 10, ferner umfassend eine Taktschnittstelle, die konfiguriert ist, um als Reaktion auf den Takt einen geteilten Takt bereitzustellen.
Ausführungsform 12: Das System nach einer der Ausführungsformen 9 bis 11, wobei der Datenpfad konfiguriert ist, um als Reaktion auf ein oder mehrere von der Taktschnittstelle kommend empfangene Steuersignale von einer ersten Taktdomäne in eine zweite Taktdomäne überzugehen.
Ausführungsform 13: Das System nach einer der Ausführungsformen 9 bis 12, wobei die erste Taktdomäne mit der ersten Taktrate verknüpft ist und die zweite Taktdomäne mit der zweiten Taktrate verknüpft ist.
Ausführungsform 14: Das System nach einer der Ausführungsformen 9 bis 13, wobei die zweite Taktrate im Wesentlichen 5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
Ausführungsform 15: Das System nach einer der Ausführungsformen 9 bis 14, wobei die zweite Taktrate im Wesentlichen 2,5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
Ausführungsform 16: Das System nach einer der Ausführungsformen 9 bis 15, wobei die erste Schnittstelle einen oder mehrere Ausgänge umfasst und ein Ausgang des einen oder der mehreren Ausgänge einem Signal für nicht exklusive Kollisionsvermeidungssignalisierung zugeordnet ist.

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

CN 201910784382 [0001]
US 16/684419 [0001]

Claims

Verfahren, umfassend: Erzeugen eines Takts; Takten, unter Verwendung des Takts, eines Datenpfads einer Ethernet-Bitübertragungsschicht mit einer ersten Taktrate; Takten, unter Verwendung des Takts, einer ersten Schnittstelle zum betriebsmäßigen Koppeln der Ethernet-Bitübertragungsschicht mit einer Ethernet-Verbindungsschicht, wobei das Takten der ersten Schnittstelle ein Takten der ersten Schnittstelle mit einer zweiten Taktrate umfasst, die gleich oder kleiner als eine Bitrate der ersten Schnittstelle ist; und Synchronisieren der Bitrate und der Taktrate der ersten Schnittstelle mit einer Bitrate und einer Taktrate einer zweiten Schnittstelle an der Ethernet-Verbindungsschicht.
Verfahren nach Anspruch 1, wobei das Erzeugen des Takts mit einer ersten Frequenz ein Erzeugen des Takts mit der ersten Frequenz an einem Kristalloszillator umfasst.
Verfahren nach Anspruch 1, ferner umfassend ein Erzeugen eines geteilten Takts als Reaktion auf den Takt.
Verfahren nach Anspruch 3, wobei das Takten der Schnittstelle mit der zweiten Taktrate, die im Wesentlichen gleich einer Bitrate der Schnittstelle ist, ein Takten der Schnittstelle unter Verwendung des geteilten Taktes mit der zweiten Taktrate umfasst, die im Wesentlichen gleich der Bitrate der Schnittstelle ist.
Verfahren nach Anspruch 1, wobei die zweite Taktrate im Wesentlichen 5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
Verfahren nach Anspruch 1, wobei die zweite Taktrate im Wesentlichen 2,5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
Verfahren nach Anspruch 1, ferner umfassend ein Übergehen von einer ersten Taktdomäne zu einer zweiten Taktdomäne auf dem Datenpfad, wobei die erste Taktdomäne mit der ersten Taktrate verknüpft ist und die zweite Taktdomäne mit der zweiten Taktrate verknüpft ist.
Verfahren nach Anspruch 1, ferner umfassend ein Wählen der zweiten Taktrate der ersten Schnittstelle als Reaktion auf eine Grenze der elektromagnetischen Emissionen (EME).
System, umfassend: einen Datenpfad einer Ethernet-Bitübertragungsschicht, wobei der Datenpfad für eine erste Taktrate konfiguriert ist; eine erste Schnittstelle zum betriebsmäßigen Koppeln der Ethernet-Bitübertragungsschicht mit einer Ethernet-Verbindungsschicht, wobei die erste Schnittstelle für eine zweite Taktrate konfiguriert ist, die kleiner als oder gleich einer Bitrate der ersten Schnittstelle ist; einen Taktgenerator, der konfiguriert ist, um einen Takt zum Takten des Datenpfads und zum Takten der ersten Schnittstelle zu erzeugen; und eine Harmonisierungsschicht der Ethernet-Verbindungsschicht, wobei die Harmonisierungsschicht konfiguriert ist, um die Bitrate und die Taktrate der ersten Schnittstelle mit einer Bitrate und einer Taktrate einer zweiten Schnittstelle zu synchronisieren.
System nach Anspruch 9, wobei der Datenpfad eine Takt- und Datenwiederherstellungsschaltlogik umfasst.
System nach Anspruch 9, ferner umfassend eine Taktschnittstelle, die konfiguriert ist, um als Reaktion auf den Takt einen geteilten Takt bereitzustellen.
System nach Anspruch 11, wobei der Datenpfad konfiguriert ist, um als Reaktion auf ein oder mehrere von der Taktschnittstelle kommend empfangene Steuersignale von einer ersten Taktdomäne in eine zweite Taktdomäne überzugehen.
System nach Anspruch 12, wobei die erste Taktdomäne mit der ersten Taktrate verknüpft ist und die zweite Taktdomäne mit der zweiten Taktrate verknüpft ist.
System nach Anspruch 9, wobei die zweite Taktrate im Wesentlichen 5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
System nach Anspruch 9, wobei die zweite Taktrate im Wesentlichen 2,5 Megahertz beträgt und die erste Taktrate im Wesentlichen 25 Megahertz beträgt.
System nach Anspruch 9, wobei die erste Schnittstelle einen oder mehrere Ausgänge umfasst und ein Ausgang des einen oder der mehreren Ausgänge einem Signal für nicht exklusive Kollisionsvermeidungssignalisierung zugeordnet ist.