DE112018001563B4 - Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement - Google Patents

Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement Download PDF

Info

Publication number
DE112018001563B4
DE112018001563B4 DE112018001563.7T DE112018001563T DE112018001563B4 DE 112018001563 B4 DE112018001563 B4 DE 112018001563B4 DE 112018001563 T DE112018001563 T DE 112018001563T DE 112018001563 B4 DE112018001563 B4 DE 112018001563B4
Authority
DE
Germany
Prior art keywords
metal
layer
seed layer
semiconductor chip
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018001563.7T
Other languages
English (en)
Other versions
DE112018001563A5 (de
Inventor
Guido Weiss
Christoph Schwarzmaier
Dominik Scholz
Nicole Heitzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE112018001563A5 publication Critical patent/DE112018001563A5/de
Application granted granted Critical
Publication of DE112018001563B4 publication Critical patent/DE112018001563B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13218—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13224—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13269—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zur Herstellung eines optoelektronischen Bauelements umfassend die Verfahrensschritte:A) Bereitstellen eines Halbleiterchips (1) mit einem aktiven Bereich (11), der zur Strahlungsemission eingerichtet ist,B) Aufbringen einer Keimschicht (4) auf den Halbleiterchip (1), wobei die Keimschicht (4) ein erstes Metall und ein von dem ersten Metall verschiedenes zweites Metall aufweist, wobei das zweite Metall unedler als das erste Metall ist,C) Aufbringen einer strukturierten Fotolackschicht (9) direkt auf die Keimschicht (4), undD) Aufbringen einer Lotschicht (10) zumindest auf Bereiche der Keimschicht (4), die nicht von der Fotolackschicht (9) bedeckt sind, wobei das Verhältnis erstes Metall zu zweitem Metall zwischen 95:5 bis 99:1 in der Keimschicht (4) ist oder wobei der Anteil des zweiten Metalls zwischen 0,5 Gew% und 10 Gew% in der Keimschicht (4) ist.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements. Ferner betrifft die Erfindung ein optoelektronisches Bauelement.
  • Die folgenden Druckschriften beschreiben ein optoelektronisches Bauelement: US 2016 / 0 163 663 A1 , US 2016 / 0 111 615 A1 und US 2013 / 0 313 594 A1 .
  • Die Druckschrift US 8 975 175 B1 beschreibt lötbare Kontaktbereiche.
  • Zur galvanischen Abscheidung eines Metalls einer Lotschicht, beispielsweise aus Gold, wird eine Keimschicht aus Gold zum Anwachsen benötigt. Die Lotschicht kann mittels Fototechnik strukturiert aufgebracht werden. Dazu ist eine dünne Siliziumnitridschicht als Haftvermittler notwendig, die zwischen der Keimschicht und einer Fotolackschicht aufgebracht wird, um eine ausreichende Anhaftung der Fotolackschicht an die Keimschicht zu ermöglichen. Der Haftvermittler aus Siliziumnitrid muss allerdings vor der Galvanisierung geöffnet und wieder entfernt werden. Bei der Entfernung des Haftvermittlers wird in der Regel ein Plasmaprozess verwendet. Die Ätzergebnisse dieses Plasmaprozesses sind jedoch nicht reproduzierbar gut, so dass der Haftvermittler zumindest teilweise im Bauelement verbleibt.
  • Eine Aufgabe der Erfindung ist es, ein verbessertes optoelektronisches Bauelement bereitzustellen. Insbesondere sollen die oben beschriebenen Nachteile überwunden werden. Zudem ist es Aufgabe der Erfindung, ein verbessertes Verfahren zur Herstellung eines optoelektronischen Bauelements bereitzustellen.
  • Diese Aufgaben werden durch ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß dem Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Ferner werden diese Aufgaben durch ein optoelektronisches Bauelement gemäß dem Anspruch 12 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • In zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Bauelements die Verfahrensschritte auf:
    1. A) Bereitstellen eines Halbleiterchips mit einem aktiven Bereich, der zur Strahlungsemission eingerichtet ist,
    2. B) Aufbringen einer Keimschicht auf den Halbleiterchip, wobei die Keimschicht ein erstes Metall und ein von dem ersten Metall verschiedenes zweites Metall aufweist, wobei das zweite Metall unedler als das erste Metall ist,
    3. C) Aufbringen einer strukturierten Fotolackschicht direkt auf die Keimschicht, und
    4. D) Aufbringen einer Lotschicht zumindest auf Bereiche der Keimschicht, die nicht von der Fotolackschicht bedeckt sind, wobei das Verhältnis erstes Metall zu zweitem Metall zwischen 95:5 bis 99:1 in der Keimschicht (4) ist oder wobei der Anteil des zweiten Metalls zwischen 0,5 Gew% und 10 Gew% in der Keimschicht (4) ist.
  • Die Erfinder haben erkannt, dass durch das hier beschriebene Verfahren eine dünne Haftschicht, insbesondere aus Siliziumnitrid, die als Haftvermittler zwischen der Fotolackschicht und der Keimschicht dient, nicht mehr benötigt wird. Dabei wird das aufwendige Entfernen des Haftvermittlers, beispielsweise mittels eines Plasmaprozesses, vermieden. Dies spart Zeit, Material und Kosten. Zudem weist dieses Verfahren einen höheren Ausbeutegewinn, eine Prozessvereinfachung und eine Kostenreduktion durch Prozesseinsparung auf.
  • Vorzugsweise wird das Verfahren in der angegebenen Reihenfolge der Verfahrensschritte durchgeführt.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt A) auf: Bereitstellen eines Halbleiterchips. Der Halbleiterchip weist einen aktiven Bereich auf. Der aktive Bereich ist als Strahlungsemission eingerichtet.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip zumindest eine Halbleiterschichtenfolge auf. Die Halbleiterschichtenfolge weist bevorzugt ein III-V-Verbindungshalbleitermaterial auf. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Die Halbleiterschichtenfolge beinhaltet einen aktiven Bereich mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen. Im Betrieb des Halbleiterchips wird in dem aktiven Bereich eine elektromagnetische Strahlung erzeugt. Eine Wellenlänge der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren Bereich, insbesondere bei Wellenlängen zwischen einschließlich 420 nm und 680 nm, zum Beispiel zwischen einschließlich 440 nm und 480 nm.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterchip um eine Leuchtdiode, kurz LED. Die Halbleiterschichtenfolge ist dann bevorzugt dazu eingerichtet, blaues Licht zu emittieren. Das Bauelement ist bevorzugt dazu eingerichtet, weißes, blaues, rotes oder grünes Licht zu emittieren.
  • Neben der Halbleiterschichtenfolge kann der Halbleiterchip zusätzlich Kontaktierungen aufweisen. Insbesondere weist der Halbleiterchip eine p- und n-Kontaktierung auf. Die Kontaktierungen sind dazu eingerichtet, die entsprechenden Halbleiterschichtenfolgen, also die n-dotierte Halbleiterschicht und die p-dotierte Halbleiterschicht, nach außen elektrisch zu kontaktieren. Die Kontaktierungen können zwischen der Halbleiterschichtenfolge und der Keimschicht angeordnet sein.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen zusätzlichen Verfahrensschritt auf: Entfernen der Fotolackschicht mittels einem Abhebeverfahren (lift-off). Dieser Verfahrensschritt erfolgt vorzugsweise nach Schritt D) .
  • Die Fotolackschicht dient hier insbesondere zum Maskieren, um ein strukturiertes Aufbringen der Lotschicht zu ermöglichen. Die Fotolackschicht verbleibt insbesondere im fertigen Bauelement nicht zurück. Daher muss diese Fotolackschicht entfernt werden.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen zusätzlichen Verfahrensschritt auf: Entfernen der Bereiche der Keimschicht, die nicht von der Fotolackschicht bedeckt sind oder waren. Das Entfernen kann mittels nasschemischem Ätzverfahren, beispielsweise mit einer Kaliumcyanid-Lösung, erfolgen.
  • Insbesondere erfolgt dieser Verfahrensschritt nach dem Entfernen der Fotolackschicht. Die Keimschicht kann insbesondere zwischen den Bereichen der strukturierten Lotschicht entfernt werden. Damit kann eine strukturierte Keimschicht erzeugt werden.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt B) auf: Aufbringen einer Keimschicht auf den Halbleiterchip. Insbesondere wird die Keimschicht unmittelbar auf den Halbleiterchip aufgebracht. Unmittelbar bedeutet hier direkt, dass also zwischen der Keimschicht und dem Halbleiterchip keine weiteren Elemente und/oder Schichten angeordnet sind. Alternativ kann die Keimschicht auf dem Halbleiterchip auch mittelbar, also indirekt, angeordnet sein.
  • Gemäß zumindest einer Ausführungsform weist das Bauelement eine Keimschicht auf. Die Keimschicht weist ein erstes Metall auf. Das erste Metall kann Gold, Silber, Platin oder Kupfer sein.
  • Gemäß zumindest einer Ausführungsform weist die Keimschicht ein von dem ersten Metall verschiedenes zweites Metall auf. Das zweite Metall ist unedler als das erste Metall. Das zweite Metall ist vorzugsweise Zink, Zinn oder Aluminium.
  • Unedler kann hier bedeuten, dass das zweite Metall ein negatives Standardpotential bezüglich der Normalwasserstoffelektrode aufweist. Unedle Metalle, wie beispielsweise Zink, reagieren unter Normalbedingungen mit Sauerstoff aus der Luft zu Zinkoxid, sie oxidieren also. Aluminium kann ebenfalls oxidieren zu Aluminiumoxid und damit eine korrosionsbeständige Oxidschicht ausbilden, die weitere Oxidation verhindert. Dass das zweite Metall unedler als das erste Metall ist, kann auch bedeuten, dass das zweite Metall ein kleineres Standardpotential aufweist als das erste Metall. Die Standardpotentiale Eo in Volt der entsprechenden Metalle sind der folgenden Tabelle zu entnehmen.
    Red. Ox. + n e- Standardpotential E0 (Volt)
    Na Na+ + 1 e- - 3.714
    Mg Mg2+ + 2 e- - 2.363
    Al Al3+ + 3 e- - 1 .662
    Zn Zn2+ + 2 e - 0.763
    Cr Cr3+ + 3 e- - 0.744
    Fe Fe2+ + 2 e- - 0.400
    Cd Cd2+ + 2 e- - 0.403
    Sn Sn2+ + 2 e- - 0.136
    Pb Pb2+ + 2 e- - 0.126
    Hz 2H+ + 2 e- 0.000
    Cu Cu2+ + 2 e + 0.337
    Ag Ag+ + 1 e- + 0,799
    Hg Hg2+ + 2 e- + 0.854
    Pt Pt2+ + 2 e- + 1.200
    Au Au3+ + 3 e- + 1.498
  • Die Standardpotentiale werden bei Standardbedingungen bei 25°C und 1,013 bar in einer 1-molaren Lösung gemessen.
  • Gemäß zumindest einer Ausführungsform ist das erste Metall Gold und das zweite Metall Zink in der Keimschicht.
  • Gemäß zumindest einer Ausführungsform ist der Anteil des zweiten Metalls zwischen 1 Gew% und 4 Gew%, besonders bevorzugt zwischen 2 Gew% und 3,5 Gew%, beispielsweise 3 Gew%. Das zweite Metall ist vorzugsweise Zink.
  • Gemäß zumindest einer Ausführungsform wird die Keimschicht getempert. Das Tempern kann beispielsweise bei einer Temperatur zwischen Raumtemperatur bis 350 °C, beispielsweise zwischen 50 °C und 300 °C, beispielsweise zwischen 150 °C und 250 °C, beispielsweise bei 200 °C erfolgen. Dadurch kann das zweite Metall, insbesondere Zink, an die Oberfläche der Keimschicht diffundieren und gegebenenfalls zu Zinkoxid oxidieren. Damit übernimmt die Keimschicht auch die Funktion einer Haftvermittlungsschicht, sie ermöglicht also die Anhaftung der Fotolackschicht an die Keimschicht. Eine zusätzliche Haftvermittlungsschicht oder Haftschicht, beispielsweise aus Siliziumnitrid, die bisher zur Anbindung der Fotolackschicht an eine Goldkeimschicht benötigt wurde, ist hier nicht mehr erforderlich.
  • Zink diffundiert insbesondere in Folge des Temperns auf die Oberfläche der Keimschicht.
  • Gemäß zumindest einer Ausführungsform ist das Verhältnis des ersten Metalls zum zweiten Metall zwischen 95:5 bis 99:3, insbesondere 98:2, insbesondere 97:3, in der Keimschicht.
  • Gemäß zumindest einer Ausführungsform weist die Keimschicht eine Schichtdicke zwischen 50 nm bis 5000 nm, insbesondere zwischen 100 nm bis 500 nm, besonders bevorzugt zwischen 150 nm und 350 nm, beispielsweise 200 nm, auf.
  • Gemäß zumindest einer Ausführungsform ist der Bereich zwischen der Fotolackschicht und der Keimschicht frei von einer Haftvermittlerschicht. Insbesondere ist der laterale Bereich zwischen zwei strukturierten Bereichen der Lotschicht frei von einer Nitridschicht, vorzugsweise Siliziumnitrid, zur Haftvermittlung.
  • Die Erfinder haben erkannt, dass durch die spezielle Zusammensetzung der Keimschicht, insbesondere durch Zufügen des zweiten Metalls, wie Zink, in die Keimschicht auf eine weitere Haftschicht zur Anbindung der Fotolackschicht verzichtet werden kann. Dies spart Prozesskosten, Material und Zeit.
  • Gemäß zumindest einer Ausführungsform ist die Keimschicht reflektierend ausgeformt für die in dem aktiven Bereich erzeugte Strahlung.
  • Gemäß zumindest einer Ausführungsform weist die Lotschicht ein Metall auf. Die Lotschicht kann auch mehr als ein Metall, beispielsweise zwei oder drei Metalle, aufweisen. Die Metalle können hier als Gemisch, beispielsweise als eutektisches Gemisch, oder als Schichtenfolge vorliegen. Vorzugsweise weist die Lotschicht eine Schichtenfolge aus Gold und eine nachfolgende angeordnete Zinnschicht auf. Die Lotschicht kann galvanisch abgeschieden werden. Die Lotschicht weist insbesondere Gold auf. Die Lotschicht kann mehrere Teilschichten aufweisen. Nach Abscheiden der ersten Teilschicht mit einem Metall kann eine weitere Teilschicht mit einem weiteren Metall abgeschieden werden, das ebenfalls Bestandteil der Lotschicht ist. Beispielsweise kann Zinn auf die Goldschicht der Lotschicht abgeschieden werden.
  • Gemäß zumindest einer Ausführungsform weist die Lotschicht ein Metall auf, das galvanisch abgeschieden wird, und dem ersten Metall der Keimschicht entspricht. Mit anderen Worten, weist die Lotschicht und die Keimschicht das gleiche erste Metall auf. Vorzugsweise ist das erste Metall Gold. Insbesondere ist das zweite Metall der Keimschicht kein Bestandteil der Lotschicht.
  • Gemäß zumindest einer Ausführungsform ist das Bauelement dazu eingerichtet, in einem adaptiven Scheinwerfer verbaut zu werden. Insbesondere ist der adaptive Scheinwerfer ein adaptiver Frontscheinwerfer. Adaptive Scheinwerfer, beispielsweise für Fahrzeuge, sind Scheinwerfer, deren Beleuchtungsintensität und Richtung an den Fahrzustand und die Verkehrssituation angepasst werden kann, so dass die Fahrbahn optimal ausgeleuchtet werden kann.
  • Gemäß zumindest einer Ausführungsform weist das Bauelement eine Vielzahl von Lichterzeugungsbereiche auf, die eine p- und eine n-Kontaktierung aufweisen. Zusätzlich können die Lichterzeugungsbereiche matrixförmig angeordnet sein. Die Lichterzeugungsbereiche sind vorzugsweise auf der Lotschicht gegenüberliegenden Seiten angeordnet, bilden also die Hauptstrahlungsaustrittsfläche des Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform ist die Keimschicht frei von Titan. Die Erfinder haben erkannt, dass durch die Verwendung der hier beschriebenen Keimschicht auf einen Haftvermittler, insbesondere aus Siliziumnitrid, und/oder eine Haftschicht, insbesondere aus Titan, verzichtet werden kann. Damit erübrigt sich nach Aufbringen einer Keimschicht beispielsweise galvanisch ein Plasmaprozess zur selektiven Entfernung des Titans oder des Siliziumnitrids. Zudem können durch das nichtvollständige Entfernen des Titans, das hier nicht mehr benötigt wird, Kurzschlüsse vermieden werden. Dies führt zu einem Ausbeutegewinn, zu einer Prozessvereinfachung und Kosteneinsparung durch Prozessschritteinsparungen.
  • Die Erfindung betrifft ferner ein optoelektronisches Bauelement. Vorzugsweise wird das optoelektronische Bauelement mit dem hier beschriebenen Verfahren erzeugt. Es gelten alle Ausführungen und Definitionen des Verfahrens zur Herstellung des optoelektronischen Bauelements auch für das optoelektronische Bauelement und umgekehrt.
  • Gemäß zumindest einer Ausführungsform weist das optoelektronische Bauelement einen Halbleiterchip mit einem aktiven Bereich auf. Der aktive Bereich ist zur Strahlungsemission eingerichtet. Das Bauelement weist eine strukturierte Keimschicht auf. Die Keimschicht weist ein erstes Metall und ein von dem ersten Metall verschiedenes zweites Metall auf. Das zweite Metall ist unedler als das erste Metall. Die Keimschicht ist auf dem Halbleiterchip insbesondere direkt oder indirekt angeordnet. Das Bauelement weist eine Lotschicht auf, die auf der Keimschicht direkt angeordnet ist, wobei das Verhältnis erstes Metall zu zweitem Metall zwischen 95:5 bis 99:1 in der Keimschicht (4) ist oder wobei der Anteil des zweiten Metalls zwischen 0,5 Gew% und 10 Gew% in der Keimschicht (4) ist.
  • Gemäß zumindest einer Ausführungsform ist die Lotschicht strukturiert aufgebracht. Mit strukturiert wird hier und im Folgenden bezeichnet, dass die Lotschicht und/oder Keimschicht und/oder Fotolackschicht nicht ganzflächig auf den Halbleiterchip aufgebracht werden, sondern dass Bereiche der entsprechenden Schichten erzeugt werden, die im Seitenquerschnitt gesehen lateral und räumlich voneinander beabstandet sind.
  • Gemäß zumindest einer Ausführungsform weist die Lotschicht das erste Metall auf.
  • Gemäß zumindest einer Ausführungsform weist die Lotschicht neben dem ersten Metall Zinn als zweites Metall auf.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • die 1A bis 1E ein Verfahren zur Herstellung eines optoelektronischen Bauelements,
    • die 2A und 2B eine schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform,
    • die 3A bis 3D eine schematische Draufsicht beziehungsweise Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform,
    • die 4A bis 4C eine schematische Draufsicht beziehungsweise Seitenansichten eines optoelektronischen Bauelements gemäß einer Ausführungsform oder gemäß eines Vergleichsbeispiels, und
    • die 5A und 5B einen Halbleiterchip gemäß einer Ausführungsform.
  • In den Ausführungsbeispielen und Figuren können gleiche oder gleichartige und gleich wirkende Elemente jeweils mit denselben Bezugszeichen gekennzeichnet sein. Die dargestellten Elemente und deren Größenverhältnis untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
  • Die 1A bis 1E zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform.
  • Wie in 1A gezeigt, wird ein Halbleiterchip 1 bereitgestellt. Beispielsweise ist der Halbleiterchip 1 ein Galliumnitrid-Halbleiterchip. Auf diesen Halbleiterchip 1 kann eine Keimschicht 4, insbesondere ganzflächig, aufgebracht werden (1B). Auf diese Keimschicht 4 kann, wie in 1B gezeigt, eine Fotolackschicht 9 strukturiert aufgebracht werden. Die Fotolackschicht 9 wird vorzugsweise direkt auf die Keimschicht 4 aufgebracht. Der Fotolack kann ein Positiv-, Negativ oder Umkehrlack sein. Beispielsweise kann AZ 15 nXT als Fotolack verwendet werden. Die Keimschicht 4 weist ein erstes Metall, beispielsweise Gold, und ein von dem ersten Metall verschiedenes zweites Metall, beispielsweise Zink, auf. Der Anteil des ersten Metalls zum zweiten Metall beträgt vorzugsweise 97:3.
  • Anschließend kann, wie in 1C gezeigt, die Lotschicht 10 zumindest auf Bereiche der Keimschicht 4 aufgebracht werden, die nicht von der Fotolackschicht 9 bedeckt sind. Mit anderen Worten, dient die Fotolackschicht 9 hier als Maske, wobei zwischen den Bereichen, die von der Maske nicht bedeckt sind, die Lotschicht 10 aufgebracht wird. Die Lotschicht 10 ist lateral zur strukturierten Fotolackschicht 9 angeordnet.
  • Anschließend kann, wie in 1D gezeigt, die Fotolackschicht 9 wieder entfernt werden. Das Entfernen der Fotolackschichten 9 kann mittels eines Abhebeverfahrens erfolgen. Anschließend können Bereiche der Keimschicht 4 entfernt werden, die von der Fotolackschicht 9 bedeckt waren. Das Entfernen der Keimschicht 4, insbesondere in den Bereichen zwischen der strukturierten Bereiche der Lotschicht 10, können mittels nasschemischen Ätzverfahren entfernt werden (1E). Vorzugsweise wird die Keimschicht 4 in diesen Bereichen komplett entfernt, um einen Kurzschluss zu vermeiden.
  • Die 2A und 2B zeigen jeweils eine schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform. Das Bauelement weist einen Halbleiterchip 1 auf. Auf dem Halbleiterchip ist eine Keimschicht 4 vorzugsweise strukturiert angeordnet. Der Keimschicht 4 folgt direkt die Lotschicht 10. Die Lotschicht 10 ist vorzugsweise aus einer Schichtenfolge, beispielsweise aus Gold und Zinn, ausgeformt (hier nicht gezeigt).
  • Das Bauelement der 2B unterscheidet sich von dem Bauelement der 2A dadurch, dass hier zusätzlich die Kontaktierungen 5, 6 des Halbleiterchips 1, insbesondere die n-Kontaktierung 5 und p-Kontaktierung 6 des Halbleiterchips, gezeigt sind. Beide Kontaktierungen 5, 6 sind durch eine dielektrische Schicht 6, beispielsweise aus Siliziumdioxid, elektrisch voneinander separiert, um einen Kurzschluss zu vermeiden. Das Bauelement der 2B weist zudem Ausnehmungen oder Vertiefungen 81 auf. Die Vertiefungen sind in Folge der Entfernung der Fotolackschicht 9 während der Herstellung entstanden.
  • Die 3A bis 3D zeigen eine schematische Draufsicht beziehungsweise Seitenansicht eines optoelektronischen Bauelements 100 gemäß einer Ausführungsform.
  • Die 3A zeigt das Bauelement mit einer Vielzahl von Lichterzeugungsbereichen 7. Die Lichterzeugungsbereiche 7 sind hier matrixförmig angeordnet. Zudem zeigt die 3A die Halbleiterschichtenfolge oder die Vorderseite des Halbleiterchips 1, also die Seite, über die die Strahlung emittiert.
  • Die 3B zeigt die Rückseite des Halbleiterchips 1. An dieser Rückseite des Halbleiterchips 1 kann galvanisch die Lotschicht 10 angebracht werden.
  • Die 3C zeigt einen Ausschnitt der Rückseite des Halbleiterchips 1. Es ist die n-Kontaktierung 5 und die p-Kontaktierung 6 gezeigt. Diese beiden Kontaktierungen sind räumlich und elektrisch voneinander separiert. Es ist ferner die Fotolackschicht 9 gezeigt. Diese Fotolackschicht 9 wird in einem anschließenden Verfahrensschritt wieder entfernt.
  • Die 3D zeigt die schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform. Im Vergleich zum Bauelement der 2B zeigt das Bauelement der 3D zusätzlich eine Haftschicht 31. Die Haftschicht 31 kann beispielsweise aus Titan geformt sein. Die Haftschicht 31 kann auch fehlen.
  • Die 4A bis 4C zeigen eine schematische Draufsicht beziehungsweise Seitenansichten eines Bauelements gemäß Vergleichsbeispiele. Die 4B und 4C zeigen jeweils eine Schnittdarstellung AA', wie in 4A gezeigt ist. Hier wird eine zweite dielektrische Schicht 8, insbesondere aus Siliziumnitrid, verwendet, um eine Anhaftung der Fotolackschichten 9 an die Keimschicht 4 zu ermöglichen. Die Erfinder haben nun herausgefunden, dass auf eine derartige zweite dielektrische Schicht 8 gänzlich verzichtet werden kann, wenn die hier beschriebene Keimschicht 4, insbesondere aus Gold und Zink, verwendet wird.
  • Die 5A und 5B zeigen jeweils eine schematische Seitenansicht eines Halbleiterchips 1 gemäß einer Ausführungsform.
  • Der Halbleiterchip 1 der 5A weist einen Träger 16 auf, auf dem eine n-Kontaktierung 5 angeordnet ist. Über der n-Kontaktierung 5 ist eine p-Kontaktierung 6 angeordnet. Der Halbleiterchip 1 weist ferner eine Halbleiterschichtenfolge auf, die zumindest eine p-dotierte Halbleiterschicht, zumindest eine n-dotierte Halbleiterschicht, und einen aktiven Bereich aufweist. Die n-Kontaktierung 5 erstreckt sich bis zur n-dotierten Halbleiterschicht und kontaktiert damit diese elektrisch. Die p-Kontaktierung 6 kontaktiert elektrisch die p-dotierte Halbleiterschicht 12.
  • Die 5B zeigt eine schematische Seitenansicht eines sogenannten Flip-Chips. Damit ist gemeint, dass die Kontaktierungen 5, 6 auf der gleichen Seite des Halbleiterchips 1 angeordnet sind. Der Halbleiterchip 1 kann auf einem Träger 16 angeordnet sein. Dabei können die in 5A und 5B beschriebenen Anordnungen zusätzlich die Lotschicht 10 und die Keimschicht 4 gemäß den obigen Ausführungen aufweisen und sind entsprechend anwendbar.
  • Bezugszeichenliste
    • 100
    optoelektronisches Bauelement
    1
    Halbleiterchip
    11
    aktiver Bereich
    12
    p-dotierte Halbleiterschicht
    13
    n-dotierte Halbleiterschicht
    2
    dielektrische Schicht
    31
    Haftschicht
    4
    Keimschicht
    5
    n-Kontaktierung
    6
    p-Kontaktierung
    7
    Lichterzeugungsbereiche
    8
    zweite dielektrische Schicht
    9
    Fotolackschicht
    10
    Lotschicht
    81
    Vertiefungen oder Ausnehmungen
    16
    Träger

Claims (14)

  1. Verfahren zur Herstellung eines optoelektronischen Bauelements umfassend die Verfahrensschritte: A) Bereitstellen eines Halbleiterchips (1) mit einem aktiven Bereich (11), der zur Strahlungsemission eingerichtet ist, B) Aufbringen einer Keimschicht (4) auf den Halbleiterchip (1), wobei die Keimschicht (4) ein erstes Metall und ein von dem ersten Metall verschiedenes zweites Metall aufweist, wobei das zweite Metall unedler als das erste Metall ist, C) Aufbringen einer strukturierten Fotolackschicht (9) direkt auf die Keimschicht (4), und D) Aufbringen einer Lotschicht (10) zumindest auf Bereiche der Keimschicht (4), die nicht von der Fotolackschicht (9) bedeckt sind, wobei das Verhältnis erstes Metall zu zweitem Metall zwischen 95:5 bis 99:1 in der Keimschicht (4) ist oder wobei der Anteil des zweiten Metalls zwischen 0,5 Gew% und 10 Gew% in der Keimschicht (4) ist.
  2. Verfahren nach Anspruch 1, wobei die Keimschicht getempert wird.
  3. Verfahren nach zumindest einem der vorhergehenden Ansprüche, das einen weiteren Verfahrensschritt aufweist: Entfernen der Fotolackschicht (9) mittels einem Abhebeverfahren.
  4. Verfahren nach zumindest einem der vorhergehenden Ansprüche, das einen weiteren Verfahrensschritt aufweist: Entfernen der Bereiche der Keimschicht (4), die nicht von der Fotolackschicht (9) bedeckt sind mittels nasschemischem Ätzverfahren.
  5. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei der Bereich zwischen der Fotolackschicht (9) und der Keimschicht (4) frei von einer Nitridschicht zur Haftvermittlung ist.
  6. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Keimschicht (4) frei von Titan ist.
  7. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das erste Metall Gold, Silber, Platin oder Kupfer ist.
  8. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das zweite Metall Zink, Zinn oder Aluminium ist.
  9. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das erste Metall Gold und das zweite Metall Zink in der Keimschicht (4) ist.
  10. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Keimschicht (4) eine Schichtdicke zwischen 50 nm bis 5000 nm aufweist.
  11. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Lotschicht (10) ein Metall aufweist, das galvanisch abgeschieden wird und dem ersten Metall der Keimschicht (4) entspricht.
  12. Optoelektronisches Bauelement (100) aufweisend - einen Halbleiterchip (1) mit einem aktiven Bereich (11), der zur Strahlungsemission eingerichtet ist, - eine strukturierte Keimschicht (4) mit einem ersten Metall und einem von dem ersten Metall verschiedenen zweiten Metall, wobei das zweite Metall unedler als das erste Metall ist, wobei die Keimschicht (4) auf dem Halbleiterchip (1) angeordnet ist, - eine Lotschicht (10), die auf der Keimschicht (4) direkt angeordnet ist, wobei das Verhältnis erstes Metall zu zweitem Metall zwischen 95:5 bis 99:1 in der Keimschicht (4) ist oder wobei der Anteil des zweiten Metalls zwischen 0,5 Gew% und 10 Gew% in der Keimschicht (4) ist.
  13. Optoelektronisches Bauelement (100) nach Anspruch 12, wobei die Lotschicht (10) das erste Metall aufweist.
  14. Optoelektronisches Bauelement (100) nach Anspruch 12 oder 13, wobei die Lotschicht (10) neben dem ersten Metall Zinn aufweist.
DE112018001563.7T 2017-03-24 2018-03-20 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement Active DE112018001563B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017106410.9A DE102017106410A1 (de) 2017-03-24 2017-03-24 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017106410.9 2017-03-24
PCT/EP2018/057049 WO2018172368A1 (de) 2017-03-24 2018-03-20 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
DE112018001563A5 DE112018001563A5 (de) 2019-12-19
DE112018001563B4 true DE112018001563B4 (de) 2024-02-29

Family

ID=61800490

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102017106410.9A Withdrawn DE102017106410A1 (de) 2017-03-24 2017-03-24 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE112018001563.7T Active DE112018001563B4 (de) 2017-03-24 2018-03-20 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102017106410.9A Withdrawn DE102017106410A1 (de) 2017-03-24 2017-03-24 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Country Status (4)

Country Link
US (2) US11094866B2 (de)
CN (1) CN110476259B (de)
DE (2) DE102017106410A1 (de)
WO (1) WO2018172368A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106410A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN110854026A (zh) * 2019-11-28 2020-02-28 苏州晶鼎鑫光电科技有限公司 一种用于5g光模块中陶瓷热沉上同时制备多个金锡焊料的制作方法
CN113337860B (zh) * 2021-08-02 2021-11-09 华芯半导体研究院(北京)有限公司 在芯片晶圆表面进行电镀的方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313594A1 (en) 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof
US8975175B1 (en) 2013-06-28 2015-03-10 Sunpower Corporation Solderable contact regions
US20160111615A1 (en) 2013-05-29 2016-04-21 Osram Opto Semiconductors Gmbh Method for Producing a Plurality of Optoelectronic Semiconductor Chips, and Optoelectronic Semiconductor Chip
US20160163663A1 (en) 2014-12-03 2016-06-09 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and semiconductor light-emitting apparatus having the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
KR100819557B1 (ko) * 2006-08-17 2008-04-07 삼성전자주식회사 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5135002B2 (ja) 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
CN102044454A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 凸点及其形成方法
DE102010045390A1 (de) * 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
TWI449141B (zh) * 2011-10-19 2014-08-11 Richtek Technology Corp 晶圓級晶片尺度封裝元件以及其製造方法
CN104205366B (zh) * 2012-03-30 2018-08-31 亮锐控股有限公司 密封的半导体发光器件
GB201212407D0 (en) * 2012-07-12 2012-08-22 Intrinsiq Materials Ltd Composition for forming a seed layer
US20140145332A1 (en) 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
CN104112701B (zh) * 2013-04-18 2017-05-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
WO2015174924A1 (en) * 2014-05-14 2015-11-19 Nanyang Technological University Method of forming a light-emitting device
CN105895580A (zh) * 2016-06-30 2016-08-24 华进半导体封装先导技术研发中心有限公司 半导体封装金属互连结构的制作工艺
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017106410A1 (de) * 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313594A1 (en) 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof
US20160111615A1 (en) 2013-05-29 2016-04-21 Osram Opto Semiconductors Gmbh Method for Producing a Plurality of Optoelectronic Semiconductor Chips, and Optoelectronic Semiconductor Chip
US8975175B1 (en) 2013-06-28 2015-03-10 Sunpower Corporation Solderable contact regions
US20160163663A1 (en) 2014-12-03 2016-06-09 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and semiconductor light-emitting apparatus having the same

Also Published As

Publication number Publication date
US20200028045A1 (en) 2020-01-23
DE102017106410A1 (de) 2018-09-27
CN110476259A (zh) 2019-11-19
US20210336111A1 (en) 2021-10-28
DE112018001563A5 (de) 2019-12-19
CN110476259B (zh) 2023-04-18
WO2018172368A1 (de) 2018-09-27
US11658277B2 (en) 2023-05-23
US11094866B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
DE69425186T2 (de) Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
DE112018001563B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE10048196A1 (de) Verbindungshalbleiter-Bauteil und Verfahren zum Herstellen desselben
DE102009033686A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
EP1886360A1 (de) Lumineszenzdiodenchip mit einer kontaktstruktur
DE102006043843A1 (de) Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
DE102015118041A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE112018006528T5 (de) Lichtemittierende halbleitervorrichtung und verfahren zu deren herstellung
WO2017036918A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112018003935B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE112018001198B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE10307280A1 (de) Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
DE10350707A1 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE112021005518T5 (de) Lichtemittierende halbleitervorrichtung, verbindungsstruktur für eine lichtemittierende halbleitervorrichtung und verfahren zur herstellung einer lichtemittierenden halbleitervorrichtung
DE102017104886A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
EP2514049A1 (de) Halbleiterlaser
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
EP2497125B1 (de) Halbleiterdiode und verfahren zum herstellen einer halbleiterdiode
WO2022175151A1 (de) Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips
DE10325603A1 (de) Elektrisch leitfähiger Bondpad
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
DE19861228B4 (de) Verfahren zum Herstellen einer transparenten Elektrode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033460000

Ipc: H01L0033620000

R016 Response to examination communication
R018 Grant decision by examination section/examining division