WO2022175151A1 - Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2022175151A1
WO2022175151A1 PCT/EP2022/053212 EP2022053212W WO2022175151A1 WO 2022175151 A1 WO2022175151 A1 WO 2022175151A1 EP 2022053212 W EP2022053212 W EP 2022053212W WO 2022175151 A1 WO2022175151 A1 WO 2022175151A1
Authority
WO
WIPO (PCT)
Prior art keywords
emission
semiconductor chip
semiconductor layer
active zone
semiconductor
Prior art date
Application number
PCT/EP2022/053212
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Alexander F. PFEUFFER
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Priority to US18/546,362 priority Critical patent/US20240120445A1/en
Priority to DE112022000307.3T priority patent/DE112022000307A5/de
Priority to CN202280015781.4A priority patent/CN116868348A/zh
Publication of WO2022175151A1 publication Critical patent/WO2022175151A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • An optoelectronic semiconductor chip is specified.
  • a method for operating an optoelectronic semiconductor chip is specified.
  • One problem to be solved is, inter alia, to specify an efficient optoelectronic semiconductor chip and to specify a method for operating such a semiconductor chip.
  • the optoelectronic semiconductor chip comprises an emission side and a mounting side opposite the emission side.
  • the semiconductor chip further includes a semiconductor body having a first semiconductor layer, a second semiconductor layer, and an active zone arranged between the first semiconductor layer and the second semiconductor layer.
  • the first semiconductor layer is arranged between the active zone and the emission side, for example.
  • the first semiconductor layer includes at least one n-conducting layer.
  • the second semiconductor layer comprises at least one p-conducting layer, for example.
  • the first semiconductor layer includes at least one p-type layer and the second semiconductor layer includes at least one n-type layer.
  • the active zone contains in particular at least one quantum well structure in the form of a single quantum well, SQW for short, or in the form of a multiple quantum well, MQW for short, for generating electromagnetic radiation.
  • the active zone contains one, preferably several side pot structures. For example, radiation in the blue or green or red spectral range or in the UV range or in the IR range is generated in the active zone during normal operation. In particular, it is possible for electromagnetic radiation to be generated in the active zone in a wavelength range between the IR range and the UV range.
  • the semiconductor layer sequence is based on a III-V compound semiconductor material, for example on a nitride compound semiconductor material, such as Al n In ] __ nm Ga m N, or a phosphide compound semiconductor material, such as Al n In ] __ nm Ga m P, or on a nitride compound semiconductor material, such as Al n In ] __ nm Ga m N, or a phosphide compound semiconductor material, such as Al n In ] __ nm Ga m P, or on a
  • Arsenide compound semiconductor material such as Al n In ] __ nm Ga m As, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and m + n, respectively
  • the semiconductor layer sequence can have dopants and additional components.
  • the semiconductor layer sequence can have dopants and additional components.
  • the essential components of the crystal lattice of the semiconductor layer sequence are specified, even if these can be partially replaced and/or supplemented by small amounts of other substances.
  • Electromagnetic radiation generated in the active zone is emitted during operation, in particular via the emission side of the semiconductor chip.
  • the semiconductor chip can be mounted, for example, on an external carrier, for example a printed circuit board, via the mounting side. In normal operation, preferably no radiation is emitted via the assembly side.
  • the semiconductor body comprises at least two emission regions which are arranged next to one another as seen from the emission side.
  • a first emission area includes a first portion of the active zone and a second emission area includes a second portion of the active zone.
  • the first portion of the active zone has a surface area that is at least twice as large as the second portion of the active zone.
  • the first portion in this cross section has a surface area that is at least 5 times as large or at least 10 times as large or at least 20 times as large as the second portion of the active zone.
  • the two emission regions are monolithically integrated in the semiconductor body.
  • the emission areas are produced, for example, by means of a common growth process.
  • the emission areas have, for example, at least one semiconductor layer that extends over all emission areas.
  • the emission areas are specified in particular by their proportions in the active zone.
  • the first portion is separate from the second portion.
  • the emission areas can be operated independently of one another.
  • the latter comprises an emission side, a mounting side opposite the emission side, and a semiconductor body.
  • the semiconductor body has a first semiconductor layer, a second semiconductor layer and an active zone between the first semiconductor layer and the second semiconductor layer.
  • the semiconductor body also includes at least two emission regions, which are arranged next to one another as seen from the emission side.
  • a first emission area of the at least two emission areas comprises a first portion of the active area and a second emission area of the at least two emission areas comprises a second portion of the active area.
  • the emission areas are monolithically integrated in the semiconductor body.
  • the first portion of the active zone has a surface area that is at least twice as large as the second portion of the active zone.
  • the emission regions are electrically separated from one another by a separating zone of the semiconductor body and/or an electrical conductivity of the second semiconductor layer in the separating zone is at least a factor of 10 lower than in the rest of the second semiconductor layer.
  • An optoelectronic semiconductor chip described here is based, inter alia, on the following technical features.
  • a dimmability over a large brightness range is often necessary. This is necessary in particular in order to achieve a suitable color temperature, a suitable color location and/or a suitable brightness.
  • Appropriate dimming can be achieved, for example, by adjusting the operating current or by pulse width modulation. In practice, electrical dimming over several orders of magnitude, for example dimming by a factor of 1000 or more, is required.
  • semiconductor chips have a relatively narrow optimum range for their performance in relation to the operating current. In the optimum range, for example, a quantum yield or an efficiency of the semiconductor chip has a local or global maximum. A high or low brightness conventionally leads to this optimum range being left, as a result of which the efficiency of the semiconductor chip falls. In addition, leaving the optimum range causes increased heat development.
  • the semiconductor chip described here makes use, inter alia, of the idea of defining a plurality of emission regions in a semiconductor chip, the optimum regions of which are different. That is, each emission range has its optimum range at a specific operating current. These operating currents differ from emission range to emission range. For this purpose, the emission areas each have a portion of the active zone, with the size of the portions being different.
  • Emission areas energized individually or in combination Dimming of the semiconductor chip can thus advantageously be achieved.
  • the emission areas can be each operate in the optimum range or relatively close to the optimum range, as a result of which the semiconductor chip can be operated efficiently. If such semiconductor chips are used in a display, the color fastness and/or the brightness of an image to be displayed on the display can be set particularly well.
  • a display is equipped with the semiconductor chips described here, in each of which a plurality of emission regions are monolithically integrated.
  • This has the advantage, for example, that a large number of individual semiconductor chips, each of which has only a single emission region, do not have to be transferred and combined. Effort for equipping the display decreases and the display can be produced more easily and more cost-effectively.
  • the first emission region has a first maximum luminous flux.
  • the second emission area has a second maximum luminous flux. The first luminous flux and the second luminous flux are different.
  • the first emission region has the first maximum luminous flux at a first operating current.
  • the second emission region has the second maximum luminous flux at a second operating current.
  • the first operating current and the second operating current differ.
  • the first operating current and the second operating current differ by at least a factor of 1.5 or at least by a factor of 2 or at least by a factor of 3.
  • the first emission range has an optimum range of its performance.
  • the second emission range has an optimum range, for example.
  • the first maximum luminous flux is greater by at least a factor of 2 than the second maximum luminous flux.
  • the first maximum luminous flux is at least a factor of 10 or at least a factor of 100 greater than the second maximum luminous flux.
  • the semiconductor chip can advantageously be dimmed over several orders of magnitude during operation.
  • the second emission region comprises a mesa structure.
  • Mesa flanks of the mesa structure completely penetrate the second semiconductor layer and the active zone of the semiconductor body, starting from the mounting side.
  • the second portion of the active zone is bounded by the mesa flanks.
  • the first portion of the active zone is separated from the second portion of the active zone by the mesa structure.
  • the mesa flanks were formed, in particular, by etching. In this case in particular, the mesa flanks have traces of etching.
  • the mesa structure is produced in a growth process.
  • the first semiconductor layer of the first emission region and the first portion of the active region is grown separately from the first semiconductor layer of the second emission region and the second portion of the active region.
  • the second semiconductor layer is grown as a common semiconductor layer on the first portion of the active zone and the second portion of the active zone.
  • the mesa structure is formed in a central region of the semiconductor body as seen from the mounting side.
  • each mesa flank of the mesa structure is spaced apart from side surfaces of the semiconductor body.
  • Side faces of the semiconductor body run transversely to the mounting side. The side surfaces connect in particular a surface of the semiconductor body facing the mounting side to a surface of the semiconductor body facing the emission side.
  • the first emission area when viewed from the emission side, forms a closed frame around the second emission area.
  • the mesa structure in a central region of the semiconductor body
  • the emission regions are electrically separated from one another by a separating zone of the semiconductor body.
  • a separating zone of the semiconductor body For example, one or more layers of the semiconductor body has a lower electrical conductivity inside the separating zone than outside the separating zone.
  • the second semiconductor layer has a lower electrical conductivity inside the separating zone than outside the separating zone. The electrical conductivity is reduced in the separation zone, for example, to such an extent that the emission regions are electrically separated. In the area of the separation zone, there is preferably no generation of radiation in the active zone.
  • the separating zone is preferably arranged in the area of the mesa flanks.
  • a distance between the emission regions in the lateral direction can advantageously be increased by arranging the separation zone.
  • the emission areas can be further restricted in the lateral direction by the separation zone.
  • a lateral direction means a direction that is parallel to the main extension plane of the active zone.
  • the first semiconductor layer, the second semiconductor layer and the active zone are each formed as continuous layers.
  • the emission regions are electrically isolated from one another, for example, by the separating zone of the semiconductor body.
  • the separation zone is preferably arranged between the emission areas.
  • the separating zone is designed to be simply continuous.
  • the separating zone in particular in the case where there are more than two emission regions, is formed in a multiply contiguous manner.
  • the electrical conductivity is reduced in the separation zone, for example, to such an extent that the emission regions are electrically separated.
  • an electrical conductivity of the second semiconductor layer in the separating zone is at least a factor of 10 or at least a factor of 100 or at least a factor of 1000 lower than in the remaining second semiconductor layer.
  • the second semiconductor layer in the separation zone has a defect density that is at least a factor of 2 or at least a factor of 10 or at least a factor of 100 or at least a factor of 1000 greater than a defect density outside the separation zone.
  • impurity atoms are introduced into the second semiconductor layer within the separation zone.
  • the foreign atoms are, for example, hydrogen atoms or argon atoms.
  • the foreign atoms is, for example, at least 1 x IO ⁇ cm- ⁇ .
  • the foreign atoms have been introduced into the second semiconductor layer by means of ion implantation, for example.
  • the second semiconductor layer in the separating zone has been processed with a plasma, for example a hydrogen plasma, in order to increase the defect density in the separating zone.
  • dopants are inactivated in the separating zone. Inactivating the dopants causes, for example, a reduction in electrical conductivity.
  • the dopants in the second semiconductor layer are inactivated within the separation zone.
  • the dopants are deactivated, for example, by incorporating hydrogen atoms in the separation zone.
  • the hydrogen atoms are introduced into the separation zone, for example, by means of ion implantation or by means of a plasma. If the electrical conductivity in the separating zone is reduced due to inactivation of the dopants, then it is possible for the defect density in the separating zone to be the same or essentially the same in comparison to the rest of the semiconductor layer sequence.
  • the separating zone is formed in a continuous semiconductor layer.
  • the separating zone can be designed as a recess in the semiconductor body.
  • the first semiconductor layer is arranged between the active zone and the emission side and the semiconductor body has at least one recess. Starting from the mounting side, the recess extends into the first semiconductor layer. A first contact structure is at least partially arranged in the recess. The first semiconductor layer is electrically conductively connected to the first contact structure. The first is preferred electrical contact structure electrically isolated from the second semiconductor layer and the active zone.
  • the first contact structure comprises one or more metals, for example.
  • the metals are, for example, gold, silver, nickel, titanium, platinum, rhodium and/or aluminum.
  • the first contact structure additionally or alternatively includes, for example, a transparent, electrically conductive oxide, TCO for short, such as indium tin oxide, ITO for short, or zinc oxide, ZnO for short.
  • TCO transparent, electrically conductive oxide
  • ITO indium tin oxide
  • ZnO zinc oxide
  • the first contact structure has, in particular, a first electrical connection area, the first electrical connection area being arranged on the mounting side.
  • the first contact structure thus preferably extends, starting from the mounting side in the recess, to the first semiconductor layer.
  • the first semiconductor layer is externally contacted and supplied with current via the first connection area.
  • the first contact structure is preferably formed with a metal in the area of the first connection area.
  • the second semiconductor layer is electrically conductively connected to a second contact structure.
  • the second semiconductor layer is energized by the second contact structure during normal operation.
  • the second contact structure comprises one or more metals, for example.
  • the metals are, for example, gold, silver, nickel, titanium, platinum, rhodium and/or aluminum.
  • the second contact structure additionally or alternatively includes, for example, a transparent, electrically conductive oxide, TCO for short, such as indium tin oxide, ITO for short, or zinc oxide, ZnO for short.
  • TCO transparent, electrically conductive oxide
  • ITO indium tin oxide
  • ZnO zinc oxide
  • the second contact structure comprises, in particular, at least two second electronic connection areas, at least one of the second electrical connection areas being assigned to each emission region.
  • the second electrical connection pads of the second contact structure are arranged on the mounting side of the semiconductor chip. During operation of the semiconductor chip, the second semiconductor layer is electrically contacted and supplied with current via the second electrical connection areas.
  • the second contact structure is preferably formed with a metal in the area of the second connection areas.
  • exactly one second electrical connection area is assigned to each emission region.
  • exactly one emission area is assigned to each second electrical connection area.
  • the assignment between the emission areas and the second electrical connection areas is unambiguous.
  • all second electrical connection areas are of the same size in a projection onto the mounting side.
  • “same Large” means here and in the following that the surface area of any two second electrical connection surfaces differs by a maximum of a factor of 1.1 or 1.2 or 1.4 in projection onto the mounting side and/or in view of the mounting side.
  • the second connection areas in this projection have the same geometric shape.
  • the second connection surfaces are the same size and/or have the same geometric shape when viewed from the mounting side. Electrical contacting and/or mechanical mounting of the semiconductor chip, for example with a solder connection, is thus advantageously relatively simple.
  • the optoelectronic semiconductor chip can be cooled by the electrical connection surfaces during normal operation.
  • the mounting side at least 50% of the mounting side is covered by the second electrical connection areas.
  • all first and second connection areas are preferably of the same size in a projection onto the mounting side.
  • at least 70% or at least 80% of the mounting side is then covered by the electrical connection surfaces.
  • a side of the second semiconductor layer is remote from the emission side and is transverse thereto running side faces of the semiconductor body are covered at least in places by a passivation layer.
  • the passivation layer is preferably formed with an electrically insulating material such as silicon oxide or silicon nitride.
  • the passivation layer is designed, for example, partially or completely as a dielectric mirror.
  • the passivation layer preferably comprises a Bragg reflector in which dielectric layers with a low refractive index alternate with dielectric layers with a high refractive index.
  • the passivation layer preferably includes a dielectric mirror in the area of the mounting side.
  • the passivation layer has in particular openings in which the first and/or second contact structure is/are arranged.
  • the semiconductor chip comprises a simply contiguous emission area through which all emission regions emit during operation.
  • the emission area is formed by an area of the first semiconductor layer that faces away from the active zone.
  • the semiconductor chip is a micro-LED.
  • the micro-LED has a
  • Emission area less than 0.003 mm ⁇ .
  • an edge length of the emission surface is, for example, at most 100 ⁇ m or at most 50 ⁇ m or at most 10mpi. Semiconductor chips with such a small emission area are particularly suitable for use in a high-resolution display.
  • all emission regions are set up to emit radiation in the same wavelength range.
  • all emission areas are based on the same semiconductor material.
  • each semiconductor chip forms a picture element, also called a pixel, of a display, in particular a monochromatic display.
  • each pixel is preferably formed by at least three subpixels.
  • each subpixel is formed by a semiconductor chip described here, preferably in the form of a micro-LED.
  • a first subpixel is set up, for example, to emit radiation in a red wavelength range.
  • a second subpixel is set up, for example, to emit radiation in a green wavelength range.
  • a third subpixel is set up, for example, to emit radiation in a blue wavelength range.
  • a pixel constructed in this way is also referred to as an RGB pixel.
  • the semiconductor chip has three or more emission regions. For example, during operation, a third emission area is energized together with the second emission area. For example, the same operating current is then applied to the second and third emission regions.
  • the third emission area and the second emission area are assigned to a common second connection area, for example.
  • a second connection surface is uniquely assigned to both the second emission region and the third emission region.
  • an identical operating current is applied to these two connection surfaces during operation. It is also possible that the operating current of the second emission section and the operating current of the third emission section are different from each other.
  • the second emission region comprises a mesa structure.
  • Mesa flanks of the mesa structure partially or, preferably, completely penetrate the second semiconductor layer and the active zone (5) of the semiconductor body, starting from the mounting side.
  • the mesa flanks can end in the first semiconductor layer. It is also possible for the second portion of the active zone to be delimited by the mesa flanks.
  • a method for operating an optoelectronic semiconductor chip is also specified.
  • the optoelectronic semiconductor chip described here and its embodiments can be operated in particular by the method. That is, all for the semiconductor chip disclosed features are also disclosed for the method and vice versa.
  • a target luminous flux is specified for the semiconductor chip.
  • the semiconductor chip is used in a display.
  • the target luminous flux results in particular from a brightness of an image to be displayed on the display or from a brightness and/or a color locus of an image section.
  • the emission ranges required for generating the specified target luminous flux are determined.
  • the determination of the target luminous flux results in the target luminous flux being achieved by the first luminous flux of the first emission region or by the second luminous flux of the second emission region. It is also possible that the target luminous flux is achieved by the sum of the luminous fluxes of the first and second emission area.
  • the first emission region, the second emission region, or the first and second emission regions are then energized, so that the semiconductor chip emits the predefined target luminous flux overall.
  • the emission areas are operated, for example, by means of pulse width modulation. Pulse-width modulation is also known as pulse-width modulation, or PWM for short. Alternatively or additionally, the
  • Emission areas each operated with a continuous operating current.
  • the emission areas can also be controlled differently, for example. This means that, for example, the first emission area with a continuous operating stream and the second
  • Emission range is operated by pulse width modulation.
  • an average brightness of the display is set using a continuous operating current, for example.
  • Deviations in the brightness of individual pixels or subpixels from the average brightness are then achieved, for example, by operating the emission areas using pulse width modulation.
  • the continuous operating current is modulated.
  • Such deviations in brightness are specified, for example, on the basis of the brightness of individual pixels in the image to be displayed or the color locations of the pixels in the image to be displayed.
  • the current is supplied, for example, with the first/second operating current at which the first/second emission region has its maximum luminous flux.
  • the first/second emission region can be operated with an operating current that differs from said first/second operating current.
  • each emission area does not emit its maximum luminous flux, but a lower luminous flux.
  • the total luminous flux of the semiconductor chip then results from the luminous fluxes of the driven emission regions.
  • the total luminous flux of the semiconductor chip can thus be adapted to the target luminous flux in groups or in all emission areas.
  • the semiconductor chip it is also possible for the semiconductor chip to have more than two emission regions.
  • one, two or three or more emission areas are operated individually or in groups, depending on the determined target luminous flux, in order to achieve the target luminous flux.
  • the statements made for the operation of the first and second emission ranges, for example with regard to the operating current, also apply to the further emission ranges.
  • the first emission region is operated with an operating current that differs from an operating current of the second emission region.
  • the operating currents differ by at least a factor of 1.5, or at least by a factor of 2, or at least by a factor of 3.
  • FIGS. 5 and 6 show exemplary embodiments of semiconductor bodies for semiconductor chips described here, in a sectional view.
  • FIGS. 1A and 1B illustrate an optoelectronic semiconductor chip 1 according to a first exemplary embodiment.
  • FIG. 1A shows a view of a mounting side 7 of the semiconductor chip 1 and FIG. 1B shows a section through the plane of the drawing of FIG. 1A along the line A-A drawn in FIG. 1A.
  • the semiconductor chip 1 has a semiconductor body 2 .
  • the semiconductor body 2 comprises a first semiconductor layer 3, a second semiconductor layer 4 and an active zone 5, in which electromagnetic radiation is generated when the semiconductor chip 1 is operated as intended.
  • the semiconductor body 2 is based on a III-V
  • the first semiconductor layer 3 is, for example, an n-conducting GaN- or GaP-based layer or layer sequence.
  • the second semiconductor layer 4 is, for example, a p-conducting GaN- or GaP-based layer or layer sequence.
  • the active zone 5 is, for example, a GaN or GaP-based SQW or MQW structure.
  • the semiconductor body 2 comprises a first emission region 21 and a second emission region 22.
  • the emission regions 21, 22 are connected to the semiconductor body 2 monolithically integrated.
  • the first emission region 21 includes a first portion 51 of the active zone 5.
  • the second emission region 22 includes a second portion 52 of the active zone 5. In a cross section along a main extension plane of the active zone 5, the first portion 51 of the active zone 5 has at least twice has as large an area as the second portion 52 of the active zone 5.
  • first emission region 21 has a first maximum luminous flux that differs from a second maximum luminous flux of second emission region 22 .
  • the luminous fluxes differ from each other by at least a factor of 2.
  • the first/second maximum luminous flux is achieved in particular when the first/second emission region 21/22 is operated with a first/second operating current.
  • the first and second operating currents differ from one another by at least a factor of 2, for example.
  • the second emission region 22 includes a mesa structure 16.
  • Mesa flanks 10 of the mesa structure 16 penetrate the second semiconductor layer 4 and the active zone 5, starting from the mounting side 7, completely.
  • a recess 12 is formed in the semiconductor body 2 due to the mesa structure 16 .
  • the recess 12 separates the first section 51 from the second section 52 of the active zone 5.
  • the optoelectronic semiconductor chip 1 On an emission side 6 opposite the mounting side 7, the optoelectronic semiconductor chip 1 has a continuous emission surface.
  • the emission surface is designed to be simply continuous. in the normal operation, all emission regions 21, 22 emit radiation through the emission surface, which radiation is generated in the active zone 5.
  • a first contact structure 8 is arranged on a side of the first semiconductor layer 3 which is remote from the active zone 5 .
  • the first contact structure 8 is electrically conductively connected to the first semiconductor layer 3 and is set up for energizing the first semiconductor layer 3 .
  • the first contact structure 8 preferably comprises a transparent conductive oxide such as ITO.
  • a second contact structure 9 is arranged on a side of the second semiconductor layer 4 which is remote from the active zone 5 .
  • the second contact structure 9 is electrically conductively connected to the second semiconductor layer 4 and is used to energize the second semiconductor layer 4 during normal operation.
  • the second contact structure 9 comprises a first region 93 and a second region 94.
  • the first region 93 establishes the electrical contact with the second semiconductor layer 4 and is in particular in direct contact with the semiconductor body 2.
  • the first region 93 of the second contact structure 9 comprises, for example, a transparently conductive oxide, such as ITO, and/or a metallic mirror.
  • the metallic mirror includes gold or silver, for example.
  • the second contact structure 9 has electrical connection areas 91 , 92 on its side facing away from the semiconductor body 2 .
  • the second electric Connection surfaces 91, 92 are formed in particular with the second region 94 of the second contact structure 9.
  • the second area 94 of the second contact structure 9 comprises, for example, one metal or a plurality of metals, in particular copper, nickel, silver and/or gold.
  • the second electrical connection surfaces 91, 92 are each assigned to an emission region 21, 22.
  • the second connection surface 91 of the first emission region 21 is electrically separated and spaced apart from the second connection surface 92 of the second emission region 22 .
  • the mounting side 7 and side areas 15 of the semiconductor body 2 are covered with a passivation layer 13 .
  • the passivation layer 13 preferably comprises an electrically insulating material such as silicon dioxide or silicon nitride.
  • the passivation layer 13 is designed, for example, partially or completely as a dielectric mirror.
  • the passivation layer 13 has openings 14 on the assembly side 7 .
  • the second contact structure 9 is arranged in the openings 14 .
  • the second electrical connection area 92 of the second emission region 22 is limited to the mesa structure 16 .
  • the second connection surface 91 of the first emission region 21 has a surface area that is many times larger than the second connection surface 92 of the first emission region 22 when viewed from the mounting side 7.
  • the semiconductor chip 1 can be mounted on an external carrier, for example, via the mounting side 7 . During operation, the semiconductor chip 1 is driven and supplied with current via the carrier. A multiplicity of semiconductor chips 1, for example, are placed on the carrier, for example in order to form a display.
  • a single semiconductor chip 1 forms, for example, a pixel or a sub-pixel of the display.
  • a target luminous flux for the semiconductor chip 1 is specified, for example.
  • the specification is made, for example, on the basis of an image to be displayed or an image detail to be displayed.
  • the emission regions 21, 22 are energized individually or together, so that a total luminous flux of the semiconductor chip 1 matches the target luminous flux as far as possible.
  • the emission side 6 Deviating from the sectional view in FIG. 1B, it is also possible for the emission side 6 to have a greater extent than the assembly side 7. In this case, unlike shown in FIG. 1B, side surfaces 15 are inclined outwards, starting from the assembly side 7, for example. The emission side 6 is then, for example, larger than the assembly side 7. Such a configuration is possible in all exemplary embodiments.
  • FIG. 2 illustrates an optoelectronic semiconductor chip 1 according to a second exemplary embodiment.
  • FIG. 2A shows a view of an assembly side 7
  • FIG. 2B shows a sectional view through the assembly side 7 along the line BB shown in FIG. 2A.
  • the optoelectronic semiconductor chip 1 in FIG. 2 essentially has the same features as the optoelectronic semiconductor chip 1 in FIG.
  • the passivation layer 13 has an opening 14 in which a first region 83 of the first contact structure 8 is arranged.
  • a second area 84 of the first contact structure 8 connects the first area 83 to a first electrical connection point 81.
  • the first electrical connection point 81 is arranged on the mounting side 7.
  • FIG. The first electrical connection surface 81 and the second electrical connection surface 91 of the first emission region 21 are of the same size when viewed from the mounting side 7 and have the same geometric shape (see FIG. 2A).
  • the first/second area 83/84 of the first contact structure 8 comprises, for example, the same materials as the first/second area 93/94 of the second contact structure 9.
  • FIG. 3 illustrates an optoelectronic semiconductor chip 1 according to a third exemplary embodiment in a view of the mounting side 7 (FIG. 3A) and in a sectional view through the mounting side 7 along line CC (FIG. 3B).
  • the semiconductor chip 1 in FIG. 3 has essentially the same features as the semiconductor chip 1 in FIG. 1, with the difference that the second electrical connection area 92 of the second emission region 22 is approximately the same size when viewed from the mounting side 7 and has the same geometric shape like the second Connection surface 91 of the first emission region 21.
  • Mounting side has the same surface area.
  • the second region 94 of the second contact structure 9 extends beyond the recess 12 .
  • the second area 94 is at least partially arranged in the recess.
  • the second area 94 of the second contact structure 9 can completely fill the recess 12 .
  • the recess 12 is completely filled with the material of the second region 94 .
  • the connection surface 92 can advantageously be electrically contacted in a particularly simple manner.
  • FIG. 4 illustrates an optoelectronic semiconductor chip 1 according to a further exemplary embodiment in a view of the mounting side 7 (FIG. 4A) and a sectional view along the line D-D of FIG. 4A (FIG. 4B).
  • the semiconductor chip in FIG. 4 has a further recess 17 in the central region of the semiconductor chip 1.
  • the further recess 17 in the central area extends, starting from the mounting side 7, into the first semiconductor layer 3 and in the process penetrates the second semiconductor layer 4 and the active zone 5 completely (see FIG. 4B).
  • the further recess 17 forms in particular a hole in the second semiconductor layer 4 and the active zone 5.
  • the passivation layer 13 has in the further recess 17 an opening 14 in which, analogously to FIG. 2, the first contact structure 8 is arranged.
  • the first contact structure 8 extends, starting from a first electrical connection area 81, into the via 12.
  • Connection surface 81 and the second connection surfaces 91, 92 are essentially the same size and have the same geometric shape (see FIG. 4A).
  • FIG. 5 illustrates a semiconductor body 2 for an optoelectronic semiconductor chip 1 according to a further exemplary embodiment.
  • a second emission region 22 does not include a mesa structure.
  • a second portion 52 of an active zone 5 is separated from a first portion 51 by a separating zone 11 .
  • the separation zone 11 ensures electrical separation of the second emission region 22 from a first emission region 21.
  • an electrical conductivity of the second semiconductor layer 4 is preferably lower by a factor of 10 or by a factor of 100 than in the rest of the second semiconductor layer 4.
  • Foreign atoms for example hydrogen atoms or argon atoms, for example, are introduced into the semiconductor body 2 , in particular into the second semiconductor layer 4 , in the separation zone 11 .
  • the foreign atoms effect for example an increase in the defect density of the second semiconductor layer 4 by at least a factor of 2 compared to the second semiconductor layer 4 outside the separation zone.
  • FIG. 6 illustrates a semiconductor body 2 of a semiconductor chip 1 according to a further exemplary embodiment.
  • the semiconductor body 2 in FIG. 6 illustrates a semiconductor body 2 of a semiconductor chip 1 according to a further exemplary embodiment.
  • the semiconductor body 2 in FIG. 6 illustrates a semiconductor body 2 of a semiconductor chip 1 according to a further exemplary embodiment.
  • the semiconductor body 2 in FIG. 6 illustrates a semiconductor body 2 of a semiconductor chip 1 according to a further exemplary embodiment.
  • the semiconductor body 2 in FIG. 6 illustrates a semiconductor body 2 of a semiconductor chip 1 according to a further exemplary embodiment.
  • the semiconductor body 2 in FIG. 6 illustrates a semiconductor body 2 of a semiconductor chip 1 according to a further exemplary embodiment.
  • a first portion 51 is associated with the first emission region 21
  • a second portion 52 is associated with the second emission region 22
  • a third portion 53 of the active zone 5 is associated with the third emission region 23 .
  • the second emission region 22 and the third emission region 23 each include a mesa structure 16. Mesa flanks 10 of the mesa structures 16, starting from a side of the second semiconductor layer 4 facing away from the active layer 5, penetrate the second semiconductor layer 4 and the active zone 5 completely.
  • Figure 7 illustrates an optoelectronic semiconductor chip 1 according to a further exemplary embodiment in view of the mounting side 7.
  • the semiconductor chip 1 in Figure 7 has a mesa structure 16 which has a second emission region 22 in a central region of the semiconductor chip 1 forms.
  • Mesa flanks 10 of mesa structure 16 are spaced apart from edges of semiconductor chip 1 in view of mounting side 7 .
  • the first contact structure 8 and the second contact structure 9 are formed with a rewiring level, for example, so that the second electrical connection area 92 is assigned to the second emission region 22 . With the rewiring level it is possible that the first electrical connection surface 81 between the second electrical connection surfaces 91, 92 is arranged.
  • openings 16 mesa structure 17 further recess 21 first emission region 22 second emission region 23 third emission region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

In mindestens einer Ausführungsform des optoelektronischen Halbleiterchips (1) umfasst dieser eine Emissionsseite (6), eine der Emissionsseite (6) gegenüberliegende Montageseite (7) und einen Halbleiterkörper (2). Der Halbleiterkörper (2) weist eine erste Halbleiterschicht (3), eine zweite Halbleiterschicht (4) und eine aktive Zone (5) zwischen der ersten Halbleiterschicht (3) und der zweiten Halbleiterschicht (4) auf. Der Halbleiterkörper (2) umfasst ferner mindestens zwei Emissionsbereiche (21, 22), die in Sicht auf die Emissionsseite (6) nebeneinander angeordnet sind. Ein erster Emissionsbereich (21) umfasst einen ersten Anteil (51) der aktiven Zone (5) und ein zweiter Emissionsbereich (52) umfasst einen zweiten Anteil (52) der aktiven Zone (5). Die Emissionsbereiche (21, 22) sind im Halbleiterkörper monolithisch integriert. In einem Querschnitt entlang einer Haupterstreckungsebene der aktiven Zone (5) weist der erste Anteil (51) der aktiven Zone (5) einen mindestens doppelt so großen Flächeninhalt auf wie der zweite Anteil (52) der aktiven Zone (5).

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUM BETREIBEN
EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Es wird ein optoelektronischer Halbleiterchip angegeben. Darüber hinaus wird ein Verfahren zum Betreiben eines optoelektronischen Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht unter anderem darin, einen effizienten optoelektronischen Halbleiterchip anzugeben sowie ein Verfahren zum Betrieb eines solchen Halbleiterchips anzugeben .
Diese Aufgaben werden durch einen Gegenstand mit den Merkmalen des unabhängigen Patentanspruchs 1 beziehungsweise durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs 17 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der jeweils abhängigen Patentansprüche .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine Emissionsseite und eine der Emissionsseite gegenüberliegende Montageseite. Der Halbleiterchip umfasst ferner einen Halbleiterkörper mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einer aktiven Zone, die zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist. Die erste Halbleiterschicht ist beispielsweise zwischen der aktiven Zone und der Emissionsseite angeordnet. Beispielsweise umfasst die erste Halbleiterschicht mindestens eine n-leitende Schicht. Die zweite Halbleiterschicht umfasst beispielsweise mindestens eine p-leitende Schicht. Alternativ umfasst die erste Halbleiterschicht mindestens eine p- leitende Schicht und die zweite Halbleiterschicht umfasst mindestens eine n-leitende Schicht.
Die aktive Zone beinhaltet insbesondere wenigstens eine QuantentopfStruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form eines Multiquantentopfs, kurz MQW, zur Erzeugung von elektromagnetischer Strahlung. Zusätzlich beinhaltet die aktive Zone eine, bevorzugt mehrere NebentopfStrukturen . Beispielsweise wird in der aktiven Zone im bestimmungsgemäßen Betrieb Strahlung im blauen oder grünen oder roten Spektralbereich oder im UV-Bereich oder im IR- Bereich erzeugt. Insbesondere ist es möglich, dass in der aktiven Zone elektromagnetische Strahlung in einem Wellenlängenbereich zwischen einschließlich dem IR-Bereich und einschließlich dem UV-Bereich erzeugt wird.
Beispielsweise basiert die Halbleiterschichtenfolge auf einem III-V-Verbindungshalbleitermaterial , zum Beispiel auf einem Nitridverbindungshalbleitermaterial, wie etwa AlnIn]__n-mGamN, oder einem Phosphidverbindungshalbleitermaterial, wie zum Beispiel AlnIn]__n-mGamP, oder auf einem
Arsenidverbindungshalbleitermaterial , wie zum Beispiel AlnIn]__n-mGamAs, wobei jeweils 0 < n < 1, 0 < m < 1 und m + n
< 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. In der aktiven Zone erzeugte elektromagnetische Strahlung wird im Betrieb insbesondere über die Emissionsseite des Halbleiterchips abgegeben. Über die Montageseite lässt sich der Halbleiterchip beispielsweise auf einem externen Träger, zum Beispiel einer Leiterplatte, montieren. Über die Montageseite wird im bestimmungsgemäßen Betrieb bevorzugt keine Strahlung abgegeben.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder seiner oben beschriebenen Ausführungsform umfasst der Halbleiterkörper mindestens zwei Emissionsbereiche, die in Sicht auf die Emissionsseite nebeneinander angeordnet sind. Ein erster Emissionsbereich umfasst dabei einen ersten Anteil der aktiven Zone und ein zweiter Emissionsbereich umfasst einen zweiten Anteil der aktiven Zone. Der erste Anteil der aktiven Zone weist in einem Querschnitt entlang einer Haupterstreckungsebene der aktiven Zone einen mindestens doppelt so großen Flächeninhalt auf wie der zweite Anteil der aktiven Zone. Insbesondere weist der erste Anteil in diesem Querschnitt einen mindestens 5-mal so großen oder mindestens 10-mal so großen oder mindestens 20-mal so großen Flächeninhalt auf wie der zweite Anteil der aktiven Zone.
Die beiden Emissionsbereiche sind im Halbleiterkörper monolithisch integriert. Die Emissionsbereiche sind beispielsweise mittels eines gemeinsamen Aufwachsprozesses hergestellt. Die Emissionsbereiche weisen beispielsweise wenigstens eine Halbleiterschicht auf, die sich über alle Emissionsbereiche erstreckt. Die Emissionsbereiche sind insbesondere durch ihre Anteile an der aktiven Zone vorgegeben. Der erste Anteil ist beispielsweise von dem zweiten Anteil getrennt. Die Emissionsbereiche sind insbesondere unabhängig voneinander betreibbar .
In mindestens einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine Emissionsseite, eine der Emissionsseite gegenüberliegende Montageseite und einen Halbleiterkörper. Der Halbleiterkörper weist eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine aktive Zone zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht auf. Der Halbleiterkörper umfasst ferner mindestens zwei Emissionsbereiche, die in Sicht auf die Emissionsseite nebeneinander angeordnet sind. Ein erster Emissionsbereich der mindestens zwei Emissionsbereiche umfasst einen ersten Anteil der aktiven Zone und ein zweiter Emissionsbereich der mindestens zwei Emissionsbereiche umfasst einen zweiten Anteil der aktiven Zone. Die Emissionsbereiche sind im Halbleiterkörper monolithisch integriert. In einem Querschnitt entlang einer Haupterstreckungsebene der aktiven Zone weist der erste Anteil der aktiven Zone einen mindestens doppelt so großen Flächeninhalt auf wie der zweite Anteil der aktiven Zone. Optional sind die Emissionsbereiche durch eine Trennzone des Halbleiterkörpers elektrisch voneinander getrennt und/oder ist eine elektrische Leitfähigkeit der zweiten Halbleiterschicht in der Trennzone mindestens um einen Faktor 10 niedriger als in der übrigen zweiten Halbleiterschicht.
Einem hier beschriebenen optoelektronischen Halbleiterchip liegen unter anderem folgende technische Besonderheiten zugrunde. Für Halbleiterchips, die in Displayanwendungen Verwendung finden, ist häufig eine Dimmbarkeit über einen großen Helligkeitsbereich nötig. Dies ist insbesondere vonnöten, um eine passende Farbtemperatur, einen passenden Farbort und/oder eine passende Helligkeit zu erzielen. Eine entsprechende Dimmung kann beispielsweise über eine Anpassung des Betriebsstroms oder durch Pulsweitenmodulation erreicht werden. In der Praxis wird dabei eine elektrische Dimmung über mehrere Größenordnungen, zum Beispiel eine Dimmung um einen Faktor 1000 oder mehr, benötigt. Gleichzeitig haben Halbleiterchips einen relativ schmalen Optimumbereich ihrer Leistung bezogen auf den Betriebsstrom. Im Optimumbereich weist zum Beispiel eine Quantenausbeute beziehungsweise eine Effizienz des Halbleiterchips ein lokales oder globales Maximum auf. Eine hohe oder niedrige Helligkeit führt herkömmlicherweise zu einem Verlassen dieses Optimumbereichs, wodurch die Effizienz des Halbleiterchips sinkt. Darüber hinaus bewirkt ein Verlassen des Optimumbereichs eine erhöhte Wärmeentwicklung .
Der hier beschriebene Halbleiterchip macht unter anderem von der Idee Gebrauch, eine Mehrzahl von Emissionsbereichen in einem Halbleiterchip zu definieren, deren Optimumbereiche unterschiedlich sind. Das heißt, jeder Emissionsbereich weist seinen Optimumbereich bei einem spezifischen Betriebsstrom auf. Diese Betriebsströme unterscheiden sich von Emissionsbereich zu Emissionsbereich. Dazu weisen die Emissionsbereiche jeweils einen Anteil an der aktiven Zone auf, wobei sich die Größe der Anteile unterscheidet.
Im Betrieb werden beispielsweise verschiedene
Emissionsbereiche einzeln oder in Kombination bestromt. Damit kann vorteilhafterweise eine Dimmung des Halbleiterchips erreicht werden. Die Emissionsbereiche lassen sich dabei jeweils im Optimumbereich oder verhältnismäßig nahe am Optimumbereich betreiben, wodurch der Halbleiterchip sich effizient betreiben lässt. Werden solche Halbleiterchips in einem Display verwendet, so lässt sich eine Farbechtheit und/oder eine Helligkeit eines auf dem Display anzuzeigenden Bildes besonders gut einstellen.
Beispielsweise ist ein Display mit hier beschriebenen Halbleiterchips, in denen jeweils mehrere Emissionsbereiche monolithisch integriert sind, bestückt. Dies hat beispielsweise den Vorteil, dass nicht eine Vielzahl einzelner Halbleiterchips, die jeweils nur einen einzigen Emissionsbereich aufweisen, übertragen und kombiniert werden müssen. Ein Aufwand für das Bestücken des Displays sinkt und das Display kann einfacher und kostengünstiger hergestellt werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist der erste Emissionsbereich einen ersten maximalen Lichtstrom auf. Der zweite Emissionsbereich weist einen zweiten maximalen Lichtstrom auf. Der erste Lichtstrom und der zweite Lichtstrom sind unterschiedlich.
Zum Beispiel weist der erste Emissionsbereich den ersten maximalen Lichtstrom bei einem ersten Betriebsstrom auf. Zum Beispiel weist der zweite Emissionsbereich weist dem zweiten maximalen Lichtstrom bei einem zweiten Betriebsstrom auf. Beispielsweise unterscheiden sich der erste Betriebsstrom und der zweite Betriebsstrom. Beispielsweise unterscheiden sich der erste Betriebsstrom und der zweite Betriebsstrom mindestens um einen Faktor 1,5 oder mindestens um einen Faktor 2 oder mindestens um einen Faktor 3. Bei dem ersten Betriebsstrom weist der erste Emissionsbereich zum Beispiel einen Optimumbereich seiner Leistung auf. Bei dem zweiten Betriebsstrom weist der zweite Emissionsbereich zum Beispiel einen Optimumbereich auf.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder seiner gerade beschriebenen Ausführungsform ist der erste maximale Lichtstrom um mindestens einen Faktor 2 größer als der zweite maximale Lichtstrom. Insbesondere ist der erste maximale Lichtstrom um mindestens einen Faktor 10 oder mindestens einen Faktor 100 größer als der zweite maximale Lichtstrom. Mit unterschiedlichen maximalen Lichtströmen ist der Halbleiterchip im Betrieb vorteilhafterweise über mehrere Größenordnungen dimmbar.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen umfasst der zweite Emissionsbereich eine Mesastruktur . Mesaflanken der Mesastruktur durchdringen die zweite Halbleiterschicht und die aktive Zone des Halbleiterkörpers ausgehend von der Montageseite vollständig. Der zweite Anteil der aktiven Zone ist von den Mesaflanken begrenzt. Durch die Mesastruktur ist insbesondere der erste Anteil der aktiven Zone vom zweiten Anteil der aktiven Zone getrennt. Bei der Herstellung des Halbleiterchips wurden die Mesaflanken insbesondere durch Ätzen ausgebildet. Die Mesaflanken weisen insbesondere in diesem Fall Ätzspuren auf.
Alternativ ist es möglich, dass die Mesastruktur in einem Aufwachsprozess hergestellt wird. Dabei werden beispielsweise die erste Halbleiterschicht des ersten Emissionsbereichs und der erste Anteil der aktiven Zone getrennt von der ersten Halbleiterschicht des zweiten Emissionsbereichs und dem zweiten Anteil der aktiven Zone aufgewachsen. Anschließend wird insbesondere die zweite Halbleiterschicht als gemeinsame Halbleiterschicht auf dem ersten Anteil der aktiven Zone und dem zweiten Anteil der aktiven Zone aufgewachsen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder seiner oben beschriebenen Ausführungsformen ist die Mesastruktur in Sicht auf die Montageseite in einem Zentralbereich des Halbleiterkörpers ausgebildet. Insbesondere ist jede Mesaflanke der Mesastruktur von Seitenflächen des Halbleiterkörpers beabstandet. Seitenflächen des Halbleiterkörpers verlaufen quer zur Montageseite. Die Seitenflächen verbinden insbesondere eine der Montageseite zugewandte Fläche des Halbleiterkörpers mit einer der Emissionsseite zugewandten Fläche des Halbleiterkörpers.
In dieser Ausführungsform bildet in einer Sicht auf die Emissionsseite der erste Emissionsbereich einen geschlossenen Rahmen um den zweiten Emissionsbereich. Vorteilhafterweise lässt sich durch eine Anordnung der Mesastruktur in einem Zentralbereich des Halbleiterkörpers eine
Abstrahlcharakteristik des Halbleiterchips erzielen, die von der Bestromung der Emissionsbereiche unabhängig ist. Damit ist gemeint, dass die Abstrahlcharakteristik im Betrieb des Halbleiterchips im Fall, dass der erste Emissionsbereich bestromt wird, und im Fall, dass der der zweite Emissionsbereich bestromt wird, im Wesentlichen identisch ist. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen sind die Emissionsbereiche durch eine Trennzone des Halbleiterkörpers elektrisch voneinander getrennt. Beispielsweise weist eine oder mehrere Schichten des Halbleiterkörpers innerhalb der Trennzone eine geringere elektrische Leitfähigkeit auf als außerhalb der Trennzone. Insbesondere weist die zweite Halbleiterschicht innerhalb der Trennzone eine geringere elektrische Leitfähigkeit auf als außerhalb der Trennzone. Die elektrische Leitfähigkeit ist in der Trennzone beispielsweise derart erniedrigt, dass eine elektrische Trennung der Emissionsbereiche erzielt wird. Im Bereich der Trennzone findet bevorzugt keine Erzeugung von Strahlung in der aktiven Zone statt.
Weist der Halbleiterkörper, insbesondere der zweite Emissionsbereich, beispielsweise eine Mesastruktur auf, ist die Trennzone bevorzugt im Bereich der Mesaflanken angeordnet. Vorteilhafterweise lässt sich durch das Anordnen der Trennzone ein Abstand der Emissionsbereiche in lateraler Richtung erhöhen. Mit anderen Worten lassen sich die Emissionsbereiche in lateraler Richtung durch die Trennzone weiter einschränken. Mit lateraler Richtung ist hier und im Folgenden eine Richtung gemeint, die parallel zur Haupterstreckungsebene der aktiven Zone ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen sind die erste Halbleiterschicht, die zweite Halbleiterschicht und die aktive Zone jeweils als durchgehende Schichten ausgebildet. Die Emissionsbereiche sind beispielsweise durch die Trennzone des Halbleiterkörpers elektrisch voneinander getrennt. Die Trennzone ist vorzugsweise zwischen den Emissionsbereichen angeordnet. Die Trennzone ist zum Beispiel einfach zusammenhängend ausgebildet. Alternativ ist die Trennzone, insbesondere im Falle, dass mehr als zwei Emissionsbereiche vorhanden sind, mehrfach zusammenhängend ausgebildet. Die elektrische Leitfähigkeit ist in der Trennzone beispielsweise derart erniedrigt, dass eine elektrische Trennung der Emissionsbereiche erzielt wird.
Gemäß zumindest einer Ausführungsform des Halbleiterchips mit einer Trennzone ist eine elektrische Leitfähigkeit der zweiten Halbleiterschicht in der Trennzone mindestens um einen Faktor 10 oder mindestens um einen Faktor 100 oder mindestens einen Faktor 1000 niedriger als in der übrigen zweiten Halbleiterschicht.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips mit einer Trennzone weist die zweite Halbleiterschicht in der Trennzone eine Defektdichte auf, die mindestens einen Faktor 2 oder mindestens einen Faktor 10 oder mindestens einen Faktor 100 oder mindestens einen Faktor 1000 größer ist als eine Defektdichte außerhalb der Trennzone. Beispielsweise sind Fremdatome in die zweite Halbleiterschicht innerhalb der Trennzone eingebracht. Bei den Fremdatomen handelt es sich beispielsweise um Wasserstoffatome oder Argonatome. Die Konzentration der
Fremdatome beträgt zum Beispiel mindestens 1 x IO^ cm-^. Die Fremdatome sind beispielsweise mittels Ionenimplantation in die zweite Halbleiterschicht eingebracht worden. Alternativ oder zusätzlich ist die zweite Halbleiterschicht in der Trennzone mit einem Plasma, zum Beispiel einem Wasserstoffplasma, bearbeitet worden, um die Defektdichte in der Trennzone zu erhöhen. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips mit einer Trennzone sind in der Trennzone Dotierstoffe inaktiviert. Das Inaktivieren der Dotierstoffe bewirkt zum Beispiel eine Verringerung der elektrischen Leitfähigkeit. Beispielsweise werden die Dotierstoffe in der zweiten Halbleiterschicht innerhalb der Trennzone inaktiviert. Die Dotierstoffe werden zum Beispiel durch einen Einbau von Wasserstoffatomen in der Trennzone inaktiviert.
Die Wasserstoffatome sind beispielsweise mittels Ionenimplantation oder mittels eines Plasmas in die Trennzone eingebracht. Ist die elektrische Leitfähigkeit in der Trennzone aufgrund einer Inaktivierung der Dotierstoffe verringert, so ist es möglich, dass die Defektdichte in der Trennzone im Vergleich zur übrigen Halbleiterschichtenfolge gleich groß oder im Wesentlichen gleich groß ist.
Gemäß zumindest einer Ausführungsform ist die Trennzone in einer durchgehenden Halbleiterschicht ausgebildet. Alternativ oder zusätzlich kann die Trennzone als eine Ausnehmung des Halbleiterkörpers gestaltet sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist die erste Halbleiterschicht zwischen der aktiven Zone und der Emissionsseite angeordnet und der Halbleiterkörper weist mindestens eine Ausnehmung auf. Die Ausnehmung erstreckt sich ausgehend von der Montageseite bis in die erste Halbleiterschicht. Eine erste Kontaktstruktur ist zumindest teilweise in der Ausnehmung angeordnet. Die erste Halbleiterschicht ist mit der ersten Kontaktstruktur elektrisch leitend verbunden. Bevorzugt ist die erste elektrische Kontaktstruktur von der zweiten Halbleiterschicht und der aktiven Zone elektrisch isoliert.
Bei einer Ausführungsform umfasst die erste Kontaktstruktur zum Beispiel ein Metall oder mehrere Metalle. Bei den Metallen handelt es sich beispielsweise um Gold, Silber, Nickel, Titan, Platin, Rhodium und/oder Aluminium.
Bei einer Ausführungsform umfasst die erste Kontaktstruktur zusätzlich oder alternativ beispielsweise ein transparentes, elektrisch leitfähiges Oxid, kurz TCO, wie zum Beispiel Indiumzinnoxid, kurz ITO, oder Zinkoxid, kurz ZnO.
Die erste Kontaktstruktur weist insbesondere eine erste elektrische Anschlussfläche auf, wobei die erste elektrische Anschlussfläche an der Montageseite angeordnet ist. Die erste Kontaktstruktur erstreckt sich somit bevorzugt ausgehend von der Montageseite in der Ausnehmung bis zur ersten Halbleiterschicht. Über die erste Anschlussfläche wird die erste Halbleiterschicht im bestimmungsgemäßen Betrieb extern kontaktiert und bestromt. Die erste Kontaktstruktur ist im Bereich der ersten Anschlussfläche bevorzugt mit einem Metall gebildet .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist die zweite Halbleiterschicht mit einer zweiten Kontaktstruktur elektrisch leitfähig verbunden. Beispielsweise wird die zweite Halbleiterschicht im bestimmungsgemäßen Betrieb von der zweiten Kontaktstruktur bestromt . Bei einer Ausführungsform umfasst die zweite Kontaktstruktur zum Beispiel ein Metall oder mehrere Metalle. Bei den Metallen handelt es sich beispielsweise um Gold, Silber, Nickel, Titan, Platin, Rhodium und/oder Aluminium.
Bei einer Ausführungsform umfasst die zweite Kontaktstruktur zusätzlich oder alternativ beispielsweise ein transparentes, elektrisch leitfähiges Oxid, kurz TCO, wie zum Beispiel Indiumzinnoxid, kurz ITO, oder Zinkoxid, kurz ZnO.
Die zweite Kontaktstruktur umfasst insbesondere mindestens zwei zweite elektronische Anschlussflächen, wobei jedem Emissionsbereich mindestens eine der zweiten elektrischen Anschlussflächen zugeordnet ist. Die zweiten elektrischen Anschlussflächen der zweiten Kontaktstruktur sind an der Montageseite des Halbleiterchips angeordnet. Über die zweiten elektrischen Anschlussflächen wird die zweite Halbleiterschicht im Betrieb des Halbleiterchips elektrisch kontaktiert und bestromt. Die zweite Kontaktstruktur ist im Bereich der zweiten Anschlussflächen bevorzugt mit einem Metall gebildet.
Beispielsweise ist jedem Emissionsbereich genau eine zweite elektrische Anschlussfläche zugeordnet. Alternativ oder zusätzlich ist jeder zweiten elektrischen Anschlussfläche genau ein Emissionsbereich zugeordnet. Insbesondere ist die Zuordnung zwischen den Emissionsbereichen und den zweiten elektrischen Anschlussflächen eineindeutig.
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen sind alle zweiten elektrischen Anaschlussflächen in einer Projektion auf die Montageseite gleich groß. Mit „gleich groß" ist hier und im Folgenden gemeint, dass in Projektion auf die Montageseite und/oder in Sicht auf die Montageseite der Flächeninhalt zweier beliebiger zweiten elektrischen Anschlussflächen sich höchstens um einen Faktor 1,1 oder 1,2 oder 1,4 unterscheidet.
Beispielsweise weisen die zweiten Anschlussflächen in dieser Projektion eine gleiche geometrische Form auf. Zum Beispiel sind die zweiten Anschlussflächen in Sicht auf die Montageseite die gleich groß und/oder weisen eine gleiche geometrische Form auf. Vorteilhafterweise ist damit ein elektrisches Kontaktieren und/oder ein mechanisches Montieren des Halbleiterchips, beispielsweise mit einer Lotverbindung verhältnismäßig einfach. Darüber hinaus lässt sich der optoelektronische Halbleiterchip im bestimmungsgemäßen Betrieb durch die elektrischen Anschlussflächen entwärmen.
Beispielsweise ist in Sicht auf die Montageseite die Montageseite zumindest 50 % von den zweiten elektrischen Anschlussflächen überdeckt.
In dem Fall, dass der optoelektronische Halbleiterchip erste und zweite Anschlussflächen aufweist, sind in einer Projektion auf die Montageseite bevorzugt alle ersten und zweiten Anschlussflächen gleich groß. Beispielsweise ist dann in Sicht auf die Montageseite die Montageseite mindestens 70 % oder mindestens 80 % von den elektrischen Anschlussflächen überdeckt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist eine von der Emissionsseite abgewandte Seite der zweiten Halbleiterschicht und quer zu dieser verlaufende Seitenflächen des Halbleiterkörpers zumindest stellenweise von einer Passivierungsschicht überdeckt. Die Passivierungsschicht ist vorzugsweise mit einem elektrisch isolierenden Material wie beispielsweise Siliziumoxid oder Siliziumnitrid gebildet. Die Passivierungsschicht ist beispielsweise teilweise oder vollständig als dielektrischer Spiegel ausgebildet. Die Passivierungsschicht umfasst bevorzugt einen Bragg-Reflektor, bei dem sich niedrigbrechende dielektrische Schichten mit hochbrechenden dielektrischen Schichten abwechseln. Die Passivierungsschicht umfasst bevorzugt im Bereich der Montageseite einen dielektrischen Spiegel.
Im Fall, dass der Halbleiterchip eine erste und/oder zweite Kontaktstruktur aufweist, weist die Passivierungsschicht insbesondere Durchbrüche auf, in denen die erste und/oder zweite Kontaktstruktur angeordnet sind/ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen umfasst der Halbleiterchip eine einfach zusammenhängende Emissionsfläche, durch die im Betrieb alle Emissionsbereiche emittieren. Beispielsweise ist die Emissionsfläche durch eine von der aktiven Zone abgewandte Fläche der ersten Halbleiterschicht gebildet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen handelt es sich bei dem Halbleiterchip um eine Mikro-LED. Beispielsweise weist die Mikro-LED eine
Emissionsfläche kleiner als 0,003 mm^ auf. Alternativ oder zusätzlich beträgt eine Kantenlänge der Emissionsfläche zum Beispiel höchstens 100 pm oder höchstens 50 pm oder höchstens 10 mpi. Halbleiterchips mit einer so kleinen Emissionsfläche eignen sich insbesondere für die Verwendung in einem hochauflösenden Display.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen sind alle Emissionsbereiche dazu eingerichtet, Strahlung desselben Wellenlängenbereichs zu emittieren. Insbesondere basieren alle Emissionsbereiche auf demselben Halbleitermaterial. Beispielsweise bildet jeder Halbleiterchip einen Bildpunkt, auch Pixel genannt, eines Displays, insbesondere eines monochromatischen Displays.
Handelt es sich bei dem Display um ein Farbdisplay, ist bevorzugt jedes Pixel durch mindestens drei Subpixel gebildet. Insbesondere ist jedes Subpixel durch einen hier beschriebenen Halbleiterchip, bevorzugt als Mikro-LED ausgeführt, gebildet. Ein erstes Subpixel ist zum Beispiel dazu eingerichtet, Strahlung eines roten Wellenlängenbereichs zu emittieren. Ein zweites Subpixel ist zum Beispiel dazu eingerichtet, Strahlung eines grünen Wellenlängenbereichs zu emittieren. Ein drittes Subpixel ist zum Beispiel dazu eingerichtet, Strahlung eines blauen Wellenlängenbereichs zu emittieren. Ein derart aufgebautes Pixel wird auch als RGB- Pixel bezeichnet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist der Halbleiterchip drei oder mehr Emissionsbereiche auf. Beispielsweise wird im Betrieb ein dritter Emissionsbereich zusammen mit dem zweiten Emissionsbereich bestromt. Zum Beispiel wird dann an dem zweiten und dritten Emissionsbereich der gleiche Betriebsstrom angelegt.
Der dritte Emissionsbereich und der zweite Emissionsbereich sind zum Beispiel einer gemeinsamen zweiten Anschlussfläche zugeordnet .
Alternativ ist sowohl dem zweiten Emissionsbereich als auch dem dritten Emissionsbereich eineindeutig eine zweite Anschlussfläche zugeordnet. In diesem Fall wird im Betrieb an diese beiden Anschlussflächen beispielsweise ein identischer Betriebsstrom angelegt. Es ist außerdem möglich, dass der Betriebsstrom des zweiten Emissionsbereichs und der Betriebsstrom des dritten Emissionsbereichs unterschiedlich voneinander sind.
Gemäß zumindest einer Ausführungsform umfasst der zweite Emissionsbereich eine Mesastruktur. Mesaflanken der Mesastruktur durchdringen die zweite Halbleiterschicht und die aktive Zone (5) des Halbleiterkörpers, ausgehend von der Montageseite, teilweise oder, bevorzugt, vollständig. Die Mesaflanken können in der ersten Halbleiterschicht enden. Ferner ist es möglich, dass der zweite Anteil der aktiven Zone von den Mesaflanken begrenzt ist.
Es wird darüber hinaus ein Verfahren zum Betreiben eines optoelektronischen Halbleiterchips angegeben. Der hier beschriebene optoelektronischer Halbleiterchip und seine Ausführungsformen können insbesondere durch das Verfahren betrieben werden. Das heißt, sämtliche für den Halbleiterchip offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform des Verfahrens wird ein Solllichtstrom für den Halbleiterchip vorgegeben. Beispielsweise wird der Halbleiterchip in einem Display verwendet. In diesem Fall ergibt sich der Solllichtstrom insbesondere aus einer Helligkeit eines auf dem Display anzuzeigenden Bildes oder aus einer Helligkeit und/oder einem Farbort eines Bildausschnitts.
In einem weiteren Schritt des Verfahrens werden die für die Erzeugung des vorgegebenen Solllichtstroms erforderlichen Emissionsbereiche ermittelt. Beispielsweise ergibt die Ermittlung des Sollichtstroms, dass der Solllichtstroms durch den ersten Lichtstrom des ersten Emissionsbereichs oder durch den zweiten Lichtstrom des zweiten Emissionsbereichs erreicht wird. Es ist auch möglich, dass der Sollichtstrom durch die Summe der Lichtströme des ersten und zweiten Emissionsbereichs erreicht wird.
Nachfolgend wird der erste Emissionsbereich, der zweite Emissionsbereich oder der erste und der zweite Emissionsbereich bestromt, sodass der Halbleiterchip insgesamt den vorgegebenen Solllichtstrom emittiert. Die Emissionsbereiche werden beispielsweise mittels Pulsweitenmodulation betrieben. Pulsweitenmodulation ist aus dem Englischen auch als Puls-width modulation, kurz PWM, bekannt. Alternativ oder zusätzlich werden die
Emissionsbereiche je mit einem kontinuierlichen Betriebsstrom betrieben. Die Emissionsbereiche können zum Beispiel auch unterschiedlich angesteuert werden. Damit ist gemeint, dass beispielsweise der erste Emissionsbereich mit einem kontinuierlichen Betriebsstrom und der zweite
Emissionsbereich mittels Pulsweitenmodulation betrieben wird.
Wird zum Beispiel eine Mehrzahl der Halbleiterchips in einem Display, insbesondere einem Farbdisplay, verwendet, wird beispielsweise eine mittlere Helligkeit des Displays über einen kontinuierlichen Betriebsstrom eingestellt.
Abweichungen der Helligkeit einzelner Pixel oder Subpixel von der mittleren Helligkeit werden dann beispielsweise durch Betreiben der Emissionsbereiche mittels Pulsweitenmodulation erreicht. Insbesondere wird der kontinuierliche Betriebsstrom moduliert. Solche Abweichungen der Helligkeit werden beispielsweise aufgrund der Helligkeit von einzelnen Bildpunkten des darzustellenden Bildes oder der Farborte der Bildpunkte des darzustellenden Bildes vorgegeben.
Die Bestromung erfolgt beispielsweise mit dem ersten/zweiten Betriebsstrom, bei dem der erste/zweite Emissionsbereich seinen maximalen Lichtstrom aufweist.
Alternativ ist es möglich, dass der erste/zweite Emissionsbereich mit einem Betriebsstrom betrieben wird, der sich von dem besagten ersten/zweiten Betriebsstrom unterschiedet. In diesem Fall emittiert jeder Emissionsbereich nicht seinen maximalen Lichtstrom, sondern einen geringeren Lichtstrom.
Aus den Lichtströmen der angesteuerten Emissionsbereiche ergibt sich dann der Gesamtlichtstrom des Halbleiterchips. Durch gezielte Bestromung der Emissionsbereiche einzeln oder in Gruppen oder aller Emissionsbereiche lässt sich somit der Gesamtlichtstrom des Halbleiterchips an den Solllichtstrom anpassen .
Dabei ist es auch möglich, dass der Halbleiterchip mehr als zwei Emissionsbereiche umfasst. In diesem Fall werden zum Beispiel, entsprechend des ermittelten Solllichtstroms, ein, zwei oder drei oder mehr Emissionsbereiche einzeln oder in Gruppen betrieben, um den Solllichtstrom zu erreichen. Insbesondere gelten die für den Betrieb der ersten und zweiten Emissionsbereiche gemachten Aussagen, zum Beispiel bezüglich des Betriebsstroms, auch für die weiteren Emissionsbereiche .
Gemäß zumindest einer Ausführungsform des Verfahrens wird der erste Emissionsbereich mit einem Betriebsstrom betrieben, der sich von einem Betriebsstrom des zweiten Emissionsbereichs unterscheidet. Beispielsweise unterscheiden sich die Betriebsströme mindestens um einen Faktor 1,5 oder mindestens um einen Faktor 2 oder mindestens um einen Faktor 3.
Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des Halbleiterchips und des Verfahrens ergeben sich aus den folgenden in Zusammenhang mit in schematischen Zeichnungen dargestellten Ausführungsbeispielen. Gleiche, gleichartige und gleichwirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die
Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht grundsätzlich als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine verbesserte Verständlichkeit übertrieben groß dargestellt sein. Es zeigen:
Figuren 1 bis 4 und 7 Ausführungsbeispiele eines hier beschriebenen Halbleiterchips in verschiedenen Ansichten und
Figuren 5 und 6 Ausführungsbeispiele von Halbleiterkörpern für hier beschriebene Halbleiterchips in Schnittansicht .
Die Figuren 1A und 1B illustrieren einen optoelektronischen Halbleiterchip 1 gemäß einem ersten Ausführungsbeispiel.
Figur 1A zeigt dabei eine Ansicht auf eine Montageseite 7 des Halbleiterchips 1 und Figur 1B zeigt einen Schnitt durch die Zeichenebene der Figur 1A entlang der in der Figur 1A gezeichneten Linie A-A.
Der Halbleiterchip 1 weist einen Halbleiterkörper 2 auf. Der Halbleiterkörper 2 umfasst eine erste Halbleiterschicht 3, eine zweite Halbleiterschicht 4 und eine aktive Zone 5, in der im bestimmungsgemäßen Betrieb des Halbleiterchips 1 elektromagnetische Strahlung erzeugt wird. Der Halbleiterkörper 2 basiert auf einem III-V-
Halbleitermaterial, wie zum Beispiel GaN oder GaP. Die erste Halbleiterschicht 3 ist beispielsweise eine n-leitende GaN- oder GaP-basierte Schicht oder Schichtenfolge. Die zweite Halbleiterschicht 4 ist beispielsweise eine p-leitende GaN- oder GaP-basierte Schicht oder Schichtenfolge. Die aktive Zone 5 ist beispielsweise eine GaN- oder GaP-basierte SQW- oder MQW-Struktur.
Der Halbleiterkörper 2 umfasst einen ersten Emissionsbereich 21 und einen zweiten Emissionsbereich 22. Die Emissionsbereiche 21, 22 sind mit dem Halbleiterkörper 2 monolithisch integriert. Der erste Emissionsbereich 21 umfasst einen ersten Anteil 51 der aktiven Zone 5. Der zweite Emissionsbereich 22 umfasst einen zweiten Anteil 52 der aktiven Zone 5. In einem Querschnitt entlang einer Haupterstreckungsebene der aktiven Zone 5 weist der erste Anteil 51 der aktiven Zone 5 einen mindestens doppelt so großen Flächeninhalt aufweist wie der zweite Anteil 52 der aktiven Zone 5.
Aufgrund dieser unterschiedlichen Flächeninhalte der Anteile 51, 52, weist der erste Emissionsbereich 21 einen ersten maximalen Lichtstrom auf, der sich von einem zweiten maximalen Lichtstrom des zweiten Emissionsbereichs 22 unterscheidet. Beispielsweise unterscheiden sich die Lichtströme mindestens um einen Faktor 2 voneinander. Der erste/zweite maximale Lichtstrom wird insbesondere erreicht, wenn der erste/zweite Emissionsbereich 21/22 mit einem ersten/zweiten Betriebsstrom betrieben wird. Der erste und zweite Betriebsstrom unterscheiden sich zum Beispiel mindestens um einen Faktor 2 voneinander.
Der zweite Emissionsbereich 22 umfasst eine Mesastruktur 16. Mesaflanken 10 der Mesastruktur 16 durchdringen die zweite Halbleiterschicht 4 sowie die aktive Zone 5 ausgehend von der Montageseite 7 vollständig. Aufgrund der Mesastruktur 16 ist in dem Halbleiterkörper 2 eine Ausnehmung 12 ausgebildet. Die Ausnehmung 12 trennt den ersten Abschnitt 51 von dem zweiten Abschnitt 52 der aktiven Zone 5.
An einer der Montageseite 7 gegenüberliegenden Emissionsseite 6 weist der optoelektronische Halbleiterchip 1 eine durchgehende Emissionsfläche auf. Die Emissionsfläche ist insbesondere einfach zusammenhängend ausgebildet. Im bestimmungsgemäßen Betrieb emittieren alle Emissionsbereiche 21, 22 durch die Emissionsfläche Strahlung, die in der aktiven Zone 5 erzeugt wird.
An einer von der aktiven Zone 5 abgewandten Seite der ersten Halbleiterschicht 3 ist eine erste Kontaktstruktur 8 angeordnet. Die erste Kontaktstruktur 8 ist elektrisch leitfähig mit der ersten Halbleiterschicht 3 verbunden und ist zur Bestromung der ersten Halbleiterschicht 3 eingerichtet. Die erste Kontaktstruktur 8 umfasst bevorzugt ein transparent leitfähiges Oxid wie zum Beispiel ITO.
An einer von der aktiven Zone 5 abgewandten Seite der zweiten Halbleiterschicht 4 ist eine zweite Kontaktstruktur 9 angeordnet. Die zweite Kontaktstruktur 9 ist elektrisch leitfähig mit der zweiten Halbleiterschicht 4 verbunden und dient im bestimmungsgemäßen Betrieb zur Bestromung der zweiten Halbleiterschicht 4.
Die zweite Kontaktstruktur 9 umfasst einen ersten Bereich 93 und einen zweiten Bereich 94. Der erste Bereich 93 stellt den elektrischen Kontakt zu der zweiten Halbleiterschicht 4 her und befindet sich insbesondere in direktem Kontakt zum Halbleiterkörper 2.
Der erste Bereich 93 der zweiten Kontaktstruktur 9 umfasst beispielsweise ein transparent leitfähiges Oxid, wie zum Beispiel ITO, und/oder einen metallischen Spiegel. Der metallische Spiegel umfasst beispielsweise Gold oder Silber.
Die zweite Kontaktstruktur 9 weist an seiner von dem Halbleiterkörper 2 abgewandten Seite elektrische Anschlussflächen 91, 92 auf. Die zweiten elektrischen Anschlussflächen 91, 92 sind insbesondere mit dem zweiten Bereich 94 der zweiten Kontaktstruktur 9 gebildet. Der zweite Bereich 94 der zweiten Kontaktstruktur 9 umfasst beispielsweise ein Metall oder mehrere Metalle, insbesondere Kupfer, Nickel, Silber und/oder Gold.
Die zweiten elektrischen Anschlussflächen 91, 92 sind jeweils einem Emissionsbereich 21, 22 zugeordnet. Insbesondere ist die zweite Anschlussfläche 91 des ersten Emissionsbereichs 21 von der zweiten Anschlussfläche 92 des zweiten Emissionsbereichs 22 elektrisch getrennt und beabstandet.
Die Montageseite 7 sowie Seitenflächen 15 des Halbleiterkörpers 2 sind mit einer Passivierungsschicht 13 überdeckt. Die Passivierungsschicht 13 umfasst bevorzugt ein elektrisch isolierendes Material wie zum Beispiel Siliziumdioxid oder Siliziumnitrid. Die Passivierungsschicht 13 ist beispielsweise teilweise oder vollständig als dielektrischer Spiegel ausgebildet.
Die Passivierungsschicht 13 weist Durchbrüche 14 an der Montageseite 7 auf. In den Durchbrüchen 14 ist die zweite Kontaktstruktur 9 angeordnet.
In Sicht auf die Montageseite 7 (siehe Figur 1A) ist zu erkennen, dass die zweite elektrische Anschlussfläche 92 des zweiten Emissionsbereichs 22 auf die Mesastruktur 16 begrenzt ist. Die zweite Anschlussfläche 91 des ersten Emissionsbereichs 21 weist in Sicht auf die Montageseite 7 ein um einen vielfach größeren Flächeninhalt auf als die zweite Anschlussfläche 92 des ersten Emissionsbereichs 22. Über die Montageseite 7 ist der Halbleiterchip 1 beispielsweise auf einen externen Träger montierbar. Über den Träger wird im Betrieb der Halbleiterchip 1 angesteuert und bestromt. Auf dem Träger ist beispielsweise eine Vielzahl von Halbleiterchips 1 platziert, beispielsweise um ein Display zu bilden. Ein einzelner Halbleiterchip 1 bildet zum Beispiel ein Pixel oder ein Subpixel des Displays.
Im Betrieb wird zum Beispiel ein Solllichtstrom für den Halbleiterchip 1 vorgegeben. Die Vorgabe erfolgt beispielsweise auf Basis eines darzustellenden Bildes oder eines darzustellenden Bildausschnitts. Abhängig von dem Solllichtstrom werden die Emissionsbereiche 21, 22 einzeln oder gemeinsam bestromt, sodass ein Gesamtlichtstrom des Halbleiterchips 1 möglichst mit dem Solllichtstrom übereinstimmt .
Abweichend zu der Schnittansicht der Figur 1B ist es auch möglich, dass die Emissionsseite 6 eine größere Ausdehnung aufweist als die Montageseite 7. In diesem Fall sind, anders als in Figur 1B dargestellt, Seitenflächen 15 ausgehend von der Montageseite 7 beispielsweise nach außen geneigt. Die Emissionsseite 6 ist dann zum Beispiel größer als die Montageseite 7. Eine derartige Ausgestaltung ist bei allen Ausführungsbeispielen möglich.
In Figur 2 ist ein optoelektronischer Halbleiterchip 1 gemäß einem zweiten Ausführungsbeispiel illustriert. Figur 2A zeigt dabei eine Ansicht auf eine Montageseite 7 und Figur 2B zeigt eine Schnittansicht durch die Montageseite 7 entlang der in Figur 2A gezeigten Linie B-B. Der optoelektronische Halbleiterchip 1 der Figur 2 weist im Wesentlichen die gleichen Merkmale auf wie der optoelektronische Halbleiterchip 1 der Figur 1 mit dem Unterschied, dass die erste Kontaktstruktur 8 zumindest teilweise in der Ausnehmung 12 angeordnet ist. In der Ausnehmung 12 weist die Passivierungsschicht 13 einen Durchbruch 14 auf, in dem ein erster Bereich 83 der ersten Kontaktstruktur 8 angeordnet ist.
Ein zweiter Bereich 84 der ersten Kontaktstruktur 8 verbindet den ersten Bereich 83 mit einer ersten elektrischen Anschlussstelle 81. Die erste elektrische Anschlussstelle 81 ist an der Montageseite 7 angeordnet. Die erste elektrische Anschlussfläche 81 und die zweite elektrische Anschlussfläche 91 des ersten Emissionsbereichs 21 sind in Sicht auf die Montageseite 7 die gleich groß und weisen eine gleiche geometrische Form auf (siehe Figur 2A).
Der erste/zweite Bereich 83/84 der ersten Kontaktstruktur 8 umfasst beispielsweise die gleichen Materialien wie der erste/zweite Bereich 93/94 der zweiten Kontaktstruktur 9.
Figur 3 illustriert einen optoelektronischen Halbleiterchip 1 gemäß einem dritten Ausführungsbeispiel in Sicht auf die Montageseite 7 (Figur 3A) und in einer Schnittansicht durch die Montageseite 7 entlang der Linie C-C (Figur 3B).
Der Halbleiterchip 1 der Figur 3 weist im Wesentlichen die gleichen Merkmale auf wie der Halbleiterchip 1 der Figur 1 mit dem Unterschied, dass die zweite elektrische Anschlussfläche 92 des zweiten Emissionsbereichs 22 in Sicht auf die Montageseite 7 ungefähr gleich groß ist und eine gleiche geometrische Form aufweist wie die zweite Anschlussfläche 91 des ersten Emissionsbereichs 21. Bevorzugt weisen alle zweiten Anschlussflächen 91, 92 in Sicht auf die
Montageseite den gleichen Flächeninhalt auf.
In der Schnittansicht der Figur 3B ist entsprechend zu erkennen, dass der zweite Bereich 94 der zweiten Kontaktstruktur 9 sich und über die Ausnehmung 12 hinweg erstreckt. Der zweite Bereich 94 ist zumindest teilweise in der Ausnehmung angeordnet.
Alternativ zu der Darstellung der Figur 3B ist es auch möglich, dass der zweite Bereich 94 der zweiten Kontaktstruktur 9 die Ausnehmung 12 vollständig ausfüllt. Die Ausnehmung 12 ist in diesem Fall vollkommen mit dem Material des zweiten Bereichs 94 gefüllt. Dadurch lässt sich die Anschlussfläche 92 vorteilhafterweise besonders einfach elektrisch kontaktieren.
In Figur 4 ist ein optoelektronischer Halbleiterchip 1 gemäß einem weiteren Ausführungsbeispiel in Ansicht auf die Montageseite 7 (Figur 4A) und Schnittansicht entlang der Linie D-D der Figur 4A (Figur 4B) illustriert.
Im Unterschied zu dem Halbleiterchip 1 der Figur 3 weist der Halbleiterchip der Figur 4 eine weitere Ausnehmung 17 im Zentralbereich des Halbleiterchips 1 auf. Die weitere Ausnehmung 17 im Zentralbereich erstreckt sich ausgehend von der Montageseite 7 bis in die erste Halbleiterschicht 3 und durchdringt dabei die zweite Halbleiterschicht 4 und die aktive Zone 5 vollständig (siehe Figur 4B). Die weitere Ausnehmung 17 bildet insbesondere ein Loch in der zweiten Halbleiterschicht 4 und der aktiven Zone 5. Die Passivierungsschicht 13 weist in der weiteren Ausnehmung 17 einen Durchbruch 14 auf, in dem analog zu der Figur 2 die erste Kontaktstruktur 8 angeordnet ist. Die erste Kontaktstruktur 8 erstreckt sich ausgehend von einer ersten elektrischen Anschlussfläche 81 hinein in die Durchkontaktierung 12.
In Sicht auf die Montageseite 7 sind die erste
Anschlussfläche 81 und die zweiten Anschlussflächen 91, 92 im Wesentlichen gleich groß und weisen eine gleiche geometrische Form auf (siehe Figur 4A).
Figur 5 illustriert einen Halbleiterkörper 2 für einen optoelektronischen Halbleiterchip 1 gemäß einem weiteren Ausführungsbeispiel. Abweichend zu den Halbleiterkörpern 2 der zuvor beschriebenen Ausführungsbeispiele umfasst ein zweiter Emissionsbereich 22 dabei keine Mesastruktur.
Vielmehr ist ein zweiter Anteil 52 einer aktiven Zone 5 von einem ersten Anteil 51 durch eine Trennzone 11 getrennt. Die Trennzone 11 sorgt für eine elektrische Trennung des zweiten Emissionsbereichs 22 von einem ersten Emissionsbereich 21. In der Trennzone 11 ist eine elektrische Leitfähigkeit der zweiten Halbleiterschicht 4 bevorzugt um einen Faktor 10 oder um einen Faktor 100 geringer als in der übrigen zweiten Halbleiterschicht 4. Somit ist die zweite Halbleiterschicht 4 im ersten Emissionsbereich 21 von der zweiten
Halbleiterschicht 4 im zweiten Emissionsbereich 22 elektrisch getrennt. Somit sind die Emissionsbereiche 21, 22 unabhängig voneinander betreibbar.
In der Trennzone 11 sind beispielsweise Fremdatome, zum Beispiel Wasserstoffatome oder Argonatome, in den Halbleiterkörper 2, insbesondere in die zweite Halbleiterschicht 4, eingebracht. Die Fremdatome bewirken beispielsweise eine Erhöhung der Defektdichte der zweiten Halbleiterschicht 4 um mindestens einen Faktor 2, verglichen mit der zweiten Halbleiterschicht 4 außerhalb der Trennzone.
In Figur 6 ist ein Halbleiterkörper 2 eines Halbleiterchips 1 gemäß einem weiteren Ausführungsbeispiel illustriert. Im Unterschied zu den zuvor beschriebenen Ausführungsbeispielen weist der Halbleiterkörper 2 der Figur 6 drei
Emissionsbereiche 21, 22, 23 auf. Dem ersten Emissionsbereich 21 ist ein erster Anteil 51, dem zweiten Emissionsbereich 22 ist ein zweiter Anteil 52 und dem dritten Emissionsbereich 23 ist ein dritter Anteil 53 der aktiven Zone 5 zugeordnet. Der zweite Emissionsbereich 22 und der dritte Emissionsbereich 23 umfassen jeweils eine Mesastruktur 16. Mesaflanken 10 der Mesastrukturen 16 durchdringen ausgehend von einer von der aktiven Schicht 5 abgewandten Seite der zweiten Halbleiterschicht 4 die zweite Halbleiterschicht 4 und die aktive Zone 5 vollständig.
Figur 7 illustriert einen optoelektronischen Halbleiterchip 1 gemäß einem weiteren Ausführungsbeispiel in Sicht auf die Montageseite 7. Im Unterschied zu dem Halbleiterchip 1 der Figur 4 weist der Halbleiterchip 1 der Figur 7 eine Mesastruktur 16 auf, die einen zweiten Emissionsbereich 22 in einem Zentralbereich des Halbleiterchips 1 bildet. In Sicht auf die Montageseite 7 sind Mesaflanken 10 der Mesastruktur 16 von Rändern des Halbleiterchips 1 beabstandet. Die erste Kontaktstruktur 8 und die zweite Kontaktstruktur 9 sind vorliegend beispielsweise mit einer Umverdrahtungsebene ausgebildet, so dass die zweite elektrische Anschlussfläche 92 dem zweiten Emissionsbereich 22 zugeordnet ist. Mit der Umverdrahtungsebene ist es möglich, dass die erste elektrische Anschlussfläche 81 zwischen den zweiten elektrischen Anschlussflächen 91, 92 angeordnet ist.
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich gemäß den Figuren nicht berührende Komponenten sind bevorzugt voneinander beabstandet. Soweit in den Figuren Linien parallel verlaufen, sind zugehörige Flächen bevorzugt ebenso parallel zueinander ausgerichtet.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet auch wenn dieses Merkmal oder dieser Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102021 103 984.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 optoelektronischer Halbleiterchip
2 Halbleiterkörper
3 erste Halbleiterschicht
4 zweite Halbleiterschicht
5 aktive Zone
6 Emissionsseite
7 Montageseite
8 erste Kontaktstruktur
9 zweite Kontaktstruktur
10 Mesaflanken 11 Trennzone 12 Ausnehmung
13 PassivierungsSchicht
14 Durchbrüche 16 Mesastruktur 17 weitere Ausnehmung 21 erster Emissionsbereich 22 zweiter Emissionsbereich 23 dritter Emissionsbereich
51 erster Anteil der aktiven Zone
52 zweiter Anteil der aktiven Zone
53 dritter Anteil der aktiven Zone 81 erste Anschlussfläche
83 erster Bereich der ersten Kontaktstruktur
84 zweiter Bereich der ersten Kontaktstruktur 91, 92 zweite Anschlussfläche 93 erster Bereich der zweiten Kontaktstruktur
94 zweiter Bereich der zweiten Kontaktstruktur

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) umfassend
- eine Emissionsseite (6),
- eine der Emissionsseite (6) gegenüberliegende Montageseite (7)
- einen Halbleiterkörper (2) mit
- einer ersten Halbleiterschicht (3),
- einer zweiten Halbleiterschicht (4) und
- einer aktiven Zone (5) zwischen der ersten Halbleiterschicht (3) und der zweiten Halbleiterschicht (5), wobei
- der Halbleiterkörper (2) mindestens zwei Emissionsbereiche (21, 22) aufweist, die in Sicht auf die Emissionsseite (8) nebeneinander angeordnet sind,
- ein erster Emissionsbereich (21) der mindestens zwei Emissionsbereiche (21, 22) einen ersten Anteil (51) der aktiven Zone (5) umfasst,
- ein zweiter Emissionsbereich (22) der mindestens zwei Emissionsbereiche (21, 22) einen zweiten Anteil (52) der aktiven Zone (5) umfasst,
- die beiden Emissionsbereiche (21, 22) im Halbleiterkörper (2) monolithisch integriert sind, und
- in einem Querschnitt entlang einer Haupterstreckungsebene der aktiven Zone (5) der erste Anteil (51) der aktiven Zone (5) einen mindestens doppelt so großen Flächeninhalt aufweist wie der zweite Anteil (52) der aktiven Zone (5)
- die Emissionsbereiche (21, 22) durch eine Trennzone (11) des Halbleiterkörpers (2) elektrisch voneinander getrennt sind, und
- eine elektrische Leitfähigkeit der zweiten Halbleiterschicht (4) in der Trennzone (11) mindestens um einen Faktor 10 niedriger ist als in der übrigen zweiten Halbleiterschicht (4).
2. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, bei dem
- der erste Emissionsbereich (21) einen ersten maximalen Lichtstrom aufweist,
- der zweite Emissionsbereich (22) einen zweiten maximalen Lichtstrom aufweist, und
- der erste maximale Leichtstrom und der zweite maximale Lichtstrom unterschiedlich sind.
3. Optoelektronischer Halbleiterchip (1) nach Anspruch 2, bei dem der erste maximale Lichtstrom mindestens einen Faktor 2 größer ist als der zweite maximale Lichtstrom.
4. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem der zweite Emissionsbereich (22) eine Mesastruktur (16) umfasst, wobei
- Mesaflanken (10) der Mesastruktur (16) die zweite Halbleiterschicht (4) und die aktive Zone (5) des Halbleiterkörpers (2) ausgehend von der Montageseite (7) vollständig durchdringen und
- der zweite Anteil (52) der aktiven Zone (5) von den Mesaflanken (10) begrenzt ist.
5. Optoelektronischer Halbleiterchip nach Anspruch 4, bei dem in Sicht auf die Montageseite (7) die Mesastruktur (16) in einem Zentralbereich des Halbleiterkörpers (2) ausgebildet ist.
6. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem
- die erste Halbleiterschicht (3), die zweite Halbleiterschicht (4) und die aktive Zone (5) jeweils als durchgehende Schichten ausgebildet sind, und
- die Emissionsbereiche (21, 22) durch die Trennzone (11) elektrisch voneinander getrennt sind.
7. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die zweite Halbleiterschicht (3) in der Trennzone (11) eine Defektdichte aufweist, die mindestens einen Faktor 2 größer ist als eine Defektdichte außerhalb der Trennzone (11).
8. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem
- die erste Halbleiterschicht (3) zwischen der aktiven Zone (5) und der Emissionsseite (6) angeordnet ist,
- der Halbleiterkörper (2) mindestens eine Ausnehmung (12) aufweist, die sich ausgehend von der Montageseite (7) bis in die erste Halbleiterschicht (3) erstreckt,
- eine erste Kontaktstruktur (8) zumindest teilweise in der Ausnehmung (12) angeordnet ist,
- die erste Halbleiterschicht (3) mit der ersten Kontaktstruktur (8) elektrisch leitend verbunden ist,
- die erste Kontaktstruktur (8) eine erste elektrische Anschlussfläche (81) aufweist, und
- die erste Anschlussfläche (81) an der Montageseite (7) angeordnet ist.
9. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem
- die zweite Halbleiterschicht (4) mit einer zweiten Kontaktstruktur (9) elektrisch leitfähig verbunden ist,
- die zweite Kontaktstruktur (9) mindestens zwei zweite elektrische Anschlussflächen (91, 92) aufweist, wobei jedem Emissionsbereich (21, 22) mindestens eine der zweiten elektrischen Anschlussflächen (91, 92) zugeordnet ist,
- die zweiten elektrischen Anschlussflächen (91, 92) der zweiten Kontaktstruktur (9) an der Montageseite (7) des Halbleiterchips (1) angeordnet sind.
10. Optoelektronischer Halbleiterchip (1) nach Anspruch 9, bei dem alle zweiten elektrischen Anschlussflächen (91, 92) in einer
Projektion auf die Montageseite (7) gleich groß sind.
11. Optoelektronischer Halbleiterchip (1) nach einem der Ansprüche 8 bis 10, bei dem eine von der Emissionsseite (6) abgewandte Seite der zweiten Halbleiterschicht (4) und quer zu dieser verlaufende Seitenflächen (15) des Halbleiterkörpers (2) zumindest stellenweise von einer Passivierungsschicht (13) überdeckt sind, wobei die Passivierungsschicht (13) Durchbrüche (14) aufweist, in denen die erste und/oder die zweite Kontaktstruktur (8, 9) angeordnet sind/ist.
12. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem
- der Halbleiterchip (1) eine einfach zusammenhängende Emissionsfläche aufweist, wobei
- durch die Emissionsfläche im Betrieb alle Emissionsbereiche (21, 22) emittieren.
13. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem alle Emissionsbereiche (21, 22) dazu eingerichtet sind, Strahlung desselben Wellenlängenbereichs zu emittieren.
14. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterchip (1) eine Mikro-LED ist.
15. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem
- der zweite Emissionsbereich (22) eine Mesastruktur (16) umfasst,
- Mesaflanken (10) der Mesastruktur (16) die zweite Halbleiterschicht (4) und die aktive Zone (5) des Halbleiterkörpers (2), ausgehend von der Montageseite (7), vollständig durchdringen,
- die Mesaflanken (10) in der ersten Halbleiterschicht (3) enden, und
- der zweite Anteil (52) der aktiven Zone (5) von den Mesaflanken (10) begrenzt ist.
16. Verfahren zum Betreiben eines optoelektronischen Halbleiterchips (1) nach einem der vorhergehenden Ansprüche, umfassend die Schritte:
- Vorgeben eines Solllichtstroms für den Halbleiterchip (1),
- Ermitteln der für die Erzeugung des vorgegebenen Solllichtstroms erforderlichen Emissionsbereiche (21, 22), und
- Bestromen des ersten Emissionsbreichs (21) oder des zweiten Emissionsbereichs (22) oder des ersten und des zweiten Emissionsbereichs (21, 22), sodass der Halbleiterchip (1) insgesamt den vorgegebenen Solllichtstrom emittiert.
17. Verfahren nach dem vorhergehenden Anspruch, bei dem der erste Emissionsbereich (21) mit einem Betriebsstrom bestromt wird, der sich von einem Betriebsstrom des zweiten Emissionsbereichs (22) unterscheidet.
PCT/EP2022/053212 2021-02-19 2022-02-10 Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips WO2022175151A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/546,362 US20240120445A1 (en) 2021-02-19 2022-02-10 Optoelectronic semiconductor chip and method of operating optoelectronic semiconductor chip
DE112022000307.3T DE112022000307A5 (de) 2021-02-19 2022-02-10 Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips
CN202280015781.4A CN116868348A (zh) 2021-02-19 2022-02-10 光电子半导体芯片和用于运行光电子半导体芯片的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021103984.3 2021-02-19
DE102021103984.3A DE102021103984A1 (de) 2021-02-19 2021-02-19 Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
WO2022175151A1 true WO2022175151A1 (de) 2022-08-25

Family

ID=80683945

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/053212 WO2022175151A1 (de) 2021-02-19 2022-02-10 Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips

Country Status (4)

Country Link
US (1) US20240120445A1 (de)
CN (1) CN116868348A (de)
DE (2) DE102021103984A1 (de)
WO (1) WO2022175151A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055379A1 (de) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Lichtemittierendes halbleiterbauelement mit einer schutzdiode
US20090309514A1 (en) * 2008-06-13 2009-12-17 Yu-Sik Kim Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices
US20110260178A1 (en) * 2010-04-26 2011-10-27 Philips Lumileds Lighting Company, Llc Lighting system including collimators aligned with light emitting segments
DE102012110909A1 (de) * 2012-11-13 2014-05-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips
WO2016102610A1 (fr) * 2014-12-23 2016-06-30 Aledia Source de lumiere electroluminescente a parametre de luminance ajuste ou ajustable en luminance et procede d'ajustement d'un parametre de luminance de la source de lumiere electroluminescente
US20190189682A1 (en) * 2017-12-20 2019-06-20 Lumileds Llc Monolithic segmented led array architecture with transparent common n-contact

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009047788A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung für eine Kamera sowie Verfahren zum Betrieb derselben
DE102019121580A1 (de) 2019-08-09 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055379A1 (de) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Lichtemittierendes halbleiterbauelement mit einer schutzdiode
US20090309514A1 (en) * 2008-06-13 2009-12-17 Yu-Sik Kim Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices
US20110260178A1 (en) * 2010-04-26 2011-10-27 Philips Lumileds Lighting Company, Llc Lighting system including collimators aligned with light emitting segments
DE102012110909A1 (de) * 2012-11-13 2014-05-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips
WO2016102610A1 (fr) * 2014-12-23 2016-06-30 Aledia Source de lumiere electroluminescente a parametre de luminance ajuste ou ajustable en luminance et procede d'ajustement d'un parametre de luminance de la source de lumiere electroluminescente
US20190189682A1 (en) * 2017-12-20 2019-06-20 Lumileds Llc Monolithic segmented led array architecture with transparent common n-contact

Also Published As

Publication number Publication date
DE102021103984A1 (de) 2022-08-25
DE112022000307A5 (de) 2023-09-14
CN116868348A (zh) 2023-10-10
US20240120445A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
EP2553726B1 (de) Optoelektronischer halbleiterchip
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP2340568B1 (de) Optoelektronischer halbleiterkörper
WO2006128446A1 (de) Lumineszenzdiodenchip mit einer kontaktstruktur
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
WO2005071763A2 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
DE102010046792A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2014012760A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2057696A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
WO2014124853A1 (de) Monolithisches halbleiterchip-array
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017005829A1 (de) Optoelektronischer halbleiterchip
WO2020234112A1 (de) Optoelektronischer halbleiterchip
WO2015166001A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2022175151A1 (de) Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips
WO2011070047A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE112018001198B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
EP2497125B1 (de) Halbleiterdiode und verfahren zum herstellen einer halbleiterdiode
DE112015000595B4 (de) Oberflächenmontierbares Multichip-Bauelement
DE102015111301B4 (de) Optoelektronischer Halbleiterchip
DE102016106951A1 (de) Optoelektronischer Halbleiterchip
DE102020112414A1 (de) Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements
DE102019102489A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2021089330A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22708812

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112022000307

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 18546362

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280015781.4

Country of ref document: CN

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112022000307

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22708812

Country of ref document: EP

Kind code of ref document: A1