WO2021089330A1 - Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils - Google Patents

Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils Download PDF

Info

Publication number
WO2021089330A1
WO2021089330A1 PCT/EP2020/079658 EP2020079658W WO2021089330A1 WO 2021089330 A1 WO2021089330 A1 WO 2021089330A1 EP 2020079658 W EP2020079658 W EP 2020079658W WO 2021089330 A1 WO2021089330 A1 WO 2021089330A1
Authority
WO
WIPO (PCT)
Prior art keywords
group
semiconductor chips
semiconductor
layer
generating device
Prior art date
Application number
PCT/EP2020/079658
Other languages
English (en)
French (fr)
Inventor
Michael Binder
Andreas Rueckerl
Roland Zeisel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/774,870 priority Critical patent/US20230125745A1/en
Priority to CN202080084071.8A priority patent/CN114787995A/zh
Priority to JP2022526121A priority patent/JP7392138B2/ja
Publication of WO2021089330A1 publication Critical patent/WO2021089330A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • An optoelectronic component and a method for producing an optoelectronic component are specified.
  • One problem to be solved consists in specifying an optoelectronic component which has a high and stable efficiency, especially at low current densities.
  • Another object to be solved consists in specifying a method for producing such an optoelectronic component.
  • the optoelectronic component is, for example, an LED arrangement, in particular a 2D LED arrangement (LED array) or a module of a video screen.
  • the component can be used, for example, in a headlight for a motor vehicle or in the backlight in a mobile phone or in room lighting or in a screen.
  • the optoelectronic component comprises a carrier.
  • the carrier is preferably self-supporting and forms the component that stabilizes the component.
  • the carrier is, for example, a semiconductor carrier or one Ceramic carrier or a glass carrier or a plastic carrier such as a PCB.
  • the optoelectronic component comprises a plurality of individually and independently controllable optoelectronic semiconductor chips on the carrier.
  • the semiconductor chips are in particular LED chips which are set up to emit radiation.
  • the component can comprise at least 10 or at least 100 or at least 10,000 optoelectronic semiconductor chips.
  • the semiconductor chips are arranged next to one another on an upper side of the carrier.
  • a semiconductor chip is understood here and below to mean an element that can be handled separately and electrically contacted.
  • a semiconductor chip is created in particular by separation from a wafer assembly. In particular, side surfaces of a semiconductor layer sequence of a semiconductor chip then have, for example, traces from the singulation process.
  • a semiconductor chip preferably comprises exactly one originally contiguous region of the semiconductor layer sequence grown in the wafer assembly.
  • the semiconductor layer sequence of the semiconductor chip is preferably formed contiguously. Since the semiconductor chips are created by singulation, the semiconductor layer sequences of the semiconductor chips are no longer connected.
  • each semiconductor chip can be controlled individually and independently of one another. That is to say, each semiconductor chip can be switched on and off without all other semiconductor chips or any other semiconductor chip on the carrier being switched on or off.
  • each semiconductor chip comprises a semiconductor layer sequence with an n-doped layer, a p-doped layer and an active zone.
  • the active zone is set up to generate radiation by means of electroluminescence and is arranged between the p-doped layer and the n-doped layer.
  • the semiconductor layer sequence of each semiconductor chip has at least one side surface which extends transversely to the active zone, that is to say transversely to the main plane of extent of the active zone. Transversely means in particular that the side surface does not run parallel to the active zone.
  • the side surface and the active zone enclose an angle of at least 30 ° or at least 45 ° or at least 70 ° or of approximately 90 ° or more than 90 ° with one another.
  • the side face delimits the semiconductor layer sequence in a lateral direction, a lateral direction being a direction parallel to the main plane of extent of the active zone.
  • the active zone preferably adjoins the side surface (s). The same also applies preferably to the n- and p-doped layers.
  • Each semiconductor chip preferably comprises a plurality of side areas by which the associated semiconductor layer sequence is delimited in all lateral directions.
  • the associated semiconductor layer sequence is delimited in all lateral directions.
  • the semiconductor layer sequence further preferably comprises, in addition to the at least one side surface, a main emission surface via which, for example, at least 50% or at least 75% of the generated radiation is coupled out of the semiconductor layer sequence when the semiconductor chip is in operation.
  • the main emission surface runs transversely or perpendicularly to the side surface or surfaces and faces away from the carrier, for example.
  • An edge length of the main emission area is, for example, at most 40 ⁇ m or at most 20 ⁇ m.
  • the ratio of area to circumference of the main emission area is preferably at most 10 ⁇ m or at most 5 ⁇ m.
  • each semiconductor chip comprises a p-electrode and an n-electrode for making electrical contact with the p-doped layer and the n-doped layer.
  • the p-electrode and the n-electrode are preferably ohmically conductive and are based on a different material system than the semiconductor layer sequence.
  • the p- and n-electrodes are made of one or more metals and / or of one or more transparently conductive oxides, TCO for short.
  • the n-electrode is in electrical and mechanical contact with the n-doped layer
  • the p-electrode is in electrical and mechanical contact with the p-doped layer.
  • the semiconductor layer sequences of the semiconductor chips are preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In ] __ nm Ga m N or a phosphide compound semiconductor material such as Al n In ] __ nm Ga m P or an arsenide
  • Compound semiconductor material like Al n In ] __ nm Ga m As or like Al n Ga m In ] __ nm AspP ] __p, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1 as well as 0 ⁇ k ⁇ 1 is.
  • the active zones of the semiconductor chips are preferably each set up to generate electromagnetic radiation with a wavelength of maximum intensity of at least 360 nm or 420 nm and / or of at most 860 nm or 560 nm or 480 nm. It is preferred to generate incoherent radiation.
  • the active zones each contain at least one pn junction and / or at least one
  • Quantum well structure in the form of a single quantum well, SQW for short, or in the form of a multi-quantum well structure, MQW for short.
  • Each semiconductor chip preferably comprises exactly one contiguous active zone.
  • the active zones each have, for example, an average thickness, measured perpendicular to the main extension plane of the active zone, between 5 nm and 5000 nm inclusive.
  • the semiconductor chips each have an electrically insulating passivation layer on / on the respective side surface of the semiconductor layer sequence.
  • the passivation layer preferably covers all side surfaces of the semiconductor layer sequence by at least 50% or at least 75% or at least 90% or completely.
  • the passivation layers of the semiconductor chips are preferably each formed contiguously and without interruptions.
  • the passivation layers of the semiconductor chips or some semiconductor chips can be related.
  • the passivation layers consist of one dielectric material, for example an oxide such as silicon oxide, or a nitride such as silicon nitride, or a glass.
  • At least some of the semiconductor chips are assigned to a first group. All semiconductor chips of the component can be assigned to the first group. So the first group is a group of semiconductor chips.
  • the semiconductor chips of the first group are assigned a common edge field generating device.
  • this edge field generating device is arranged on a side of the passivation layer facing away from the semiconductor layer sequence.
  • each semiconductor chip of the first group is surrounded by the edge field generating device.
  • the edge field generation device surrounds the active zone of each semiconductor chip of the first group to at least 90% or completely, viewed in plan view.
  • the edge field generating device is preferably arranged at the level of the active zones of the semiconductor chips.
  • the edge field generating device is arranged directly on the passivation layer of each semiconductor chip of the first group.
  • the edge field generating device is in particular formed coherently.
  • the edge field generating device is a coherent layer / layer sequence or a coherent molded body which is applied to all side faces of the semiconductor chips of the first group.
  • the fact that the edge field generating device is arranged at the level of the active zones means, for example, that the
  • Edge field generating device viewed in plan view of the side surfaces, each partially or completely covers the active zones.
  • the edge field generation device preferably covers the side surfaces of the associated semiconductor layer sequence for the most part, for example at least 50% or at least 75% or at least 95%.
  • the edge field generating device is set up to generate an electric field at least temporarily in edge areas of the active zones of the semiconductor chips of the first group, so that a current flow through the semiconductor layer sequences in the edge areas can be controlled during operation of the semiconductor chips of the first group.
  • the edge region can partially or completely surround the semiconductor chip.
  • the electric field is generated in particular by the fact that the peripheral field generating device is permanently electrically charged or has a permanent electrical charge distribution or that it is / is temporarily or permanently brought to an electrical potential other than zero.
  • the electric field emanates from the edge field generating device, penetrates the passivation layers and extends into the semiconductor layer sequences and the active zones.
  • a current flow through the semiconductor layer sequences in the edge regions can be controlled or influenced by the edge field generating device.
  • a current flow into the is preferred through the edge field generating device Edge areas reduced or eliminated in comparison to a structurally identical semiconductor chip without an edge field generating device. Particularly in the case of low current densities, there is an excessive current flow and possibly increased charge carrier recombination due to diffusion directly at the passivation layer without an edge field generating device, which can be attributed to the band structure of the semiconductor layer sequence. This excessive current flow or this excessive charge carrier recombination can be caused by the
  • Edge field generating device are preferably reduced to such an extent that a current density / charge carrier recombination in the edge area is equal to or approximately equal to or less than a current density / charge carrier recombination in a central area of the active zone. That is, with the edge field generating device, a current flow and thus a charge carrier recombination in the edge area in the active zone can be controlled or regulated or adjusted, in particular reduced. In this way, leakage currents and unwanted recombination paths at the edge area can be manipulated, especially in the case of low current densities.
  • Adjust edge field generating device In particular, the electric fields keep charge carriers responsible for the leakage current, i.e. electrons and holes, away from the side surfaces.
  • the optoelectronic component comprises a carrier and a plurality of individually and independently controllable optoelectronic semiconductor chips on the carrier.
  • Each semiconductor chip includes one Semiconductor layer sequence, with an n-doped layer, a p-doped layer, an active zone for generating radiation by means of electroluminescence between the p-doped layer and the n-doped layer and a side surface that extends transversely to the active zone and the semiconductor layer sequence limited in a lateral direction.
  • each semiconductor chip comprises a p-electrode and an n-electrode for making electrical contact with the p-doped layer and the n-doped layer.
  • the semiconductor chips each have an electrically insulating passivation layer on the respective side surface of the semiconductor layer sequence. At least some of the semiconductor chips are assigned to a first group.
  • a common edge field generating device is assigned to the semiconductor chips of the first group and is arranged in each semiconductor chip of the first group on a side of the passivation layer facing away from the semiconductor layer sequence at the level of the active zone.
  • the edge field generating device is set up to generate an electric field at least temporarily in edge areas of the active zones so that a current flow through the semiconductor layer sequences in the edge areas can be controlled during operation of the semiconductor chips of the first group.
  • LED chips for example InGaN LED chips, can reveal undesirable phenomena that are related to the mesa edge (side surface).
  • a parasitic diode with a lower threshold voltage than in the central area of the LED chip can form on the mesa edge.
  • diffusion can also lead to an increased rate of recombination at the mesa edge.
  • the parasitic diode can lead to a non-radiating leakage current and / or to a preferred injection of charge carriers (especially with low currents) come at the mesa edge. This phenomenon is a problem in particular with small LED chips, since the circumference to area ratio is very high with these.
  • the energization of the parasitic diode is heavily dependent on the manufacturing processes of the LED chips that act on the mesa edge. It is assumed that above all charges on the mesa edge or layers on the mesa edge (for example passivation layer) have a considerable influence on the energization of the parasitic diode. Electric fields and band bending form in the semiconductor in the area of the mesa edge, which leads to the parasitic diode being opened or closed. The parasitic diode can therefore be opened or closed by reloading the charges.
  • the parasitic diode can be manipulated by an edge field generating device additionally applied to the mesa edge of an LED chip, whereby the current flow and the recombination rate at the mesa edge can be regulated.
  • an edge field generating device additionally applied to the mesa edge of an LED chip, whereby the current flow and the recombination rate at the mesa edge can be regulated.
  • the use of a common edge field generating device for a plurality of semiconductor chips is advantageous with regard to the manufacturing complexity of such a component.
  • the active zone extends over the whole of each semiconductor chip Semiconductor layer sequence away.
  • a structure and a material composition of the active zone are preferably not specifically changed or varied.
  • the active zone has grown directly on the side surfaces in exactly the same way as in an inner region of the semiconductor layer sequence. That is to say, based on the structure of the active zone alone, no difference can be seen between the edge area and other areas of the active zone.
  • each semiconductor chip is set up to be operated with low current densities and / or in the low current range.
  • a mean current density in the active zone is preferably at most 100 A / cm ⁇ or 50 A / cm ⁇ or 10 A / cm ⁇ or 1 A / cm ⁇ .
  • the semiconductor chips are arranged on the carrier at a distance from one another. Gaps are thus formed between the semiconductor chips. Side surfaces of two adjacent semiconductor chips facing one another are thus spaced apart from one another. The distance between the side faces of adjacent semiconductor chips is, for example, at least 1 gm or at least 5 gm and / or at most 100 ⁇ m or at most 50 ⁇ m.
  • the semiconductor chips are arranged, for example, on grid points of a rectangular grid.
  • the common edge field generation device of the semiconductor chips of the first group comprises or consists of a contiguous electrode.
  • the continuous electrode is formed from an electrically conductive material.
  • the specific resistance of the connected electrode is for a current flow in the direction parallel to the side surface at most 1-10 ⁇ W-cm or at most 1 x 10 ⁇ W-cm or at most 1 W-cm. The specific resistance is given at room temperature.
  • the connected electrode can be formed in one piece.
  • the connected electrode comprises or consists of: metal, transparent conductive oxide, semiconductor material such as silicon, conductive glass.
  • the connected electrode is preferably electrically insulated from the n-electrodes and the p-electrodes of the semiconductor chips, for example by dielectric layers.
  • the connected electrode can therefore be controlled independently of the n-electrodes and the p-electrodes. In normal operation, the connected electrode has a different potential than the n- and p-electrodes of the controlled semiconductor chips, for example.
  • the contiguous electrode covers the passivation layer at least at the level of the active zone in each semiconductor chip from the first group. There the electrode is preferably in direct contact with the respective passivation layer.
  • the contiguous electrode can cover the corresponding side surface to at least 50% or at least 75% or completely.
  • the connected electrode preferably surrounds each semiconductor chip from the first group in a frame-like manner, viewed in plan view.
  • the connected electrode preferably extends within the spaces between the semiconductor chips of the first group.
  • the coherent electrode has, for example, the form of a grid, one of the semiconductor chips from the first group being arranged in each mesh of the grid.
  • spaces between semiconductor chips of the first group are at least partially filled with an electrically conductive material.
  • the continuous electrode comprises or consists of the electrically conductive material.
  • the gaps between semiconductor chips of the first group can largely, for example at least 50% or at least 75% or at least 90%, be filled with the electrically conductive material.
  • the electrically conductive material nestles against the semiconductor chips of the first group in a form-fitting manner.
  • the electrically conductive material ends, for example, flush with the semiconductor layer sequences of the semiconductor chips in the direction away from the carrier.
  • the common edge field generation device comprises one or more electrostatic layers on the active zones.
  • the electrostatic layers are preferably each contiguous.
  • Electrostatic layer a charge such as a surface charge can preferably be generated permanently on the side faces of the semiconductor layer sequences of the semiconductor chips of the first group.
  • the charge or surface charge can be generated directly in the semiconductor layer sequences or also in the passivation layer or can be limited to the electrostatic layer.
  • the cargo can be voluminous be present, also known as bulk. Furthermore, the charge at an interface between the
  • the electrostatic layer can be electrically insulated from the outside.
  • the electrostatic layer can have a layer stack. Overall, the electrostatic layer is preferably electrically neutral.
  • the edge regions of the semiconductor chips in which the current flow is set or regulated or prevented due to the edge field generation device each have an average width of at least 0.1 ⁇ m or 0.5 ⁇ m or 1 ⁇ m or 1.5 ⁇ m on.
  • the mean width is in each case at most 10 pm or 5 pm or 3 pm.
  • the fact that the current flow is prevented means, for example, that the current flow in the edge areas is at most 10% or 1% of a specified current intensity for generating light.
  • a current density in the edge regions in each semiconductor chip is the same value as in the central regions of the active zones. This applies in particular with a tolerance of a maximum of a factor of 3 or 2 or 1.5.
  • each semiconductor chip with an associated edge field generation device there is a quotient of a total area of the active zone and an area of the permanently or temporarily viewed in plan view Edge area at at least 1 or 2 or 5. Alternatively or additionally, this quotient is at most 50 or 20 or 10. In other words, the edge area takes up a comparatively large proportion of the active zone in normal operation.
  • the semiconductor chips of the first group are each of a first group for emitting electromagnetic radiation
  • the semiconductor chips of the first group emit blue light during normal operation.
  • the semiconductor chips of the first group are, for example, semiconductor chips based on a nitride compound semiconductor material, in particular AlInGaN.
  • some of the semiconductor chips of the component are assigned to a second group.
  • the semiconductor chips are preferably clearly assigned to the respective groups.
  • the semiconductor chips of the second group are each set up to emit radiation of a second wavelength range that is different from the first wavelength range.
  • the semiconductor chips of the first group emit radiation with a global intensity maximum at a first wavelength
  • the semiconductor chips of the second group emit radiation with a global intensity maximum at a second wavelength.
  • the first and the second wavelength differ, for example, by at least 50 nm or at least 100 nm.
  • the semiconductor chips of the first group and the second group emit differently colored light.
  • the semiconductor chips of the second group are based on a phosphide
  • the semiconductor chips of the second group each emit red and / or green light, for example.
  • the semiconductor chips of the third group are based on an arsenide compound semiconductor material.
  • the semiconductor chips of the first group preferably emit blue light, those of the second group green light and those of the third group red light.
  • the component comprises a plurality of pixels, at least one semiconductor chip from the first group, at least one semiconductor chip from the second group and at least one semiconductor chip from the third group being uniquely assigned to each pixel.
  • the semiconductor chips from the first group are arranged alternately with the semiconductor chips from the second group on the carrier. That is, at least one semiconductor chip of the second group is arranged between two semiconductor chips of the first group and at least one semiconductor chip of the first group is arranged between two semiconductor chips of the second group.
  • the semiconductor chips from the second group do not have an edge field generating device.
  • the passivation layers of the semiconductor chips of the second group are then exposed to the outside and / or are not covered by an electrically conductive material on the sides of the passivation layer facing away from the semiconductor layer sequence.
  • the same edge field generating device is not assigned to the semiconductor chips of the second group as the semiconductor chips of the first group.
  • the semiconductor chips of the second group are common
  • the common edge field generating device is arranged on a side of the passivation layer facing away from the semiconductor layer sequence, at the level of the active zone.
  • Edge field generating device of the semiconductor chips of the first group are disclosed, also for the common
  • Disclosed edge field generating device of the semiconductor chips of the second group Disclosed edge field generating device of the semiconductor chips of the second group.
  • the common edge field generating device of the semiconductor chips of the first group is electrically insulated from the common one
  • Edge field generating device of the semiconductor chips of the second group is not related and are different from each other.
  • edge field generating devices each comprise or consist of a connected electrode
  • the two connected electrodes are electrically isolated from one another and can be contacted independently of one another.
  • the current flow in the edge zones can advantageously be adapted separately for each group and thus differences in the semiconductor materials can be taken into account.
  • the passivation layers of the semiconductor chips of the first group have different thicknesses than the passivation layers of the semiconductor chips of the second group.
  • the thicknesses of the passivation layers of the semiconductor chips in the first group deviate by at least 10% or at least 25% or at least 50% from the corresponding thicknesses of the semiconductor chips in the second group.
  • thicknesses are meant, in particular, the average thicknesses in the area of the side surfaces.
  • the passivation layers of the semiconductor chips of the first group can have a different permittivity than the passivation layers of the semiconductor chips of the second group.
  • Passivation layers of the first group by at least 10% or at least 25% or at least 50% of the permittivity of the passivation layers of the second group.
  • the passivation layers of the semiconductor chips each have one mean thickness of at least 5 nm or 10 nm or 20 nm or 50 nm.
  • the average thicknesses of the passivation layers are in each case at most 1 ⁇ m or 500 nm or 250 nm.
  • the passivation layer defines a distance between the edge field generating device and the side surfaces of the semiconductor layer sequence. The edge field generating device is thus preferably very close to the side surfaces on the active zone.
  • the semiconductor chips of the first group and the semiconductor chips of the second group are assigned the same common edge field generating device.
  • this edge field generating device comprises or consists of a contiguous electrode
  • this contiguous electrode then preferably extends within the spaces between all semiconductor chips of the first and second group and covers the passivation layers of the semiconductor chips of the first and second group at the level of the active zones.
  • the edge field generating device is at the same potential in all semiconductor chips of the first and second group. The edge field generating device can therefore only be operated simultaneously for all semiconductor chips of the first and second group.
  • a common edge field generating device for the semiconductor chips of the first group and the second group is advantageous, since this allows the production outlay and the control outlay to be kept particularly low.
  • the different materials of the semiconductor chips of the first group and second group and the current flow in the In order to be able to adapt the respective edge zones individually to the material characteristics of the semiconductor chips, for example the passivation layers for the semiconductor chips of the first and second groups are selected to be of different thicknesses and / or with different permittivities. As a result, the electric fields in the semiconductor chips of the different groups are of different magnitude, although all semiconductor chips are surrounded by the same connected electrode.
  • the carrier comprises an integrated circuit for the individual and independent control of the semiconductor chips.
  • the carrier is, for example, an IC chip.
  • the carrier comprises transistors such as thin film transistors. At least one of the transistors can be uniquely assigned to each semiconductor chip. The transistors are used to switch the semiconductor chips on and off.
  • the associated semiconductor layer sequence is arranged between the n-electrode and the p-electrode in each semiconductor chip.
  • the n- and p-electrodes are, for example, applied flatly to the semiconductor layer sequences.
  • the semiconductor chips are each thin-film chips. That is to say that a growth substrate has been removed from the semiconductor layer sequence.
  • connection surfaces of the carrier can in turn be connected to the assigned transistors in an electrically conductive manner.
  • the connection surfaces are, for example, metallizations of the carrier.
  • the electrodes of the semiconductor chips facing away from the carrier are connected to one another in an electrically conductive manner by a transparent, electrically conductive layer.
  • the transparent electrically conductive layer comprises, for example, a TCO, such as indium tin oxide, ITO for short, or consists of it.
  • the transparent, electrically conductive layer is preferably electrically insulated from the peripheral field generating device or devices.
  • an operating method for operating an optoelectronic component described here is specified.
  • the common edge field generating device an electrical field is generated temporarily or permanently in the peripheral edge areas of the active zones of the semiconductor chips of the first group, whereby a current flow through the semiconductor layer sequences in the edge areas is controlled during operation.
  • the optoelectronic component comprises a second group with assigned semiconductor chips and with an assigned edge field generation device, then the edge field generation device assigned to the second group temporarily or permanently generates an electric field in the edge areas of the active zones of the semiconductor chips of the second group and thus a current flow through the semiconductor layer sequences in controlled the edge areas.
  • the peripheral field generating device comprises the coherent electrode.
  • An electrical voltage of at least 4 V or 5 V or 10 V or 15 V or 30 V or 60 V is temporarily or permanently applied to the connected electrode. This voltage difference is present in particular between the connected electrode of the edge field generating device and the p-electrodes or the n-electrodes of the semiconductor chips.
  • the connected electrode is preferably brought to a more negative potential than the n-electrodes of the semiconductor chips.
  • the method for manufacturing an optoelectronic component is specified.
  • the method is particularly suitable for producing an optoelectronic component described here. All features disclosed in connection with the optoelectronic component are therefore also disclosed for the method of production and vice versa.
  • the method comprises a step A) in which a plurality of optoelectronic semiconductor chips are applied to a carrier.
  • the semiconductor chips are already isolated before step A), so they are not connected.
  • Each semiconductor chip comprises a semiconductor layer sequence with an n-doped layer, one p-doped layer and an active zone for generating radiation by means of electroluminescence between the p-doped layer and the n-doped layer.
  • each semiconductor chip comprises at least one side surface which extends transversely to the active zone and delimits the semiconductor layer sequence in a lateral direction.
  • each semiconductor chip comprises a p-electrode and an n-electrode for making electrical contact with the p-doped layer and the n-doped layer.
  • a passivation layer is arranged on the respective side surface of the semiconductor layer sequence of the semiconductor chips.
  • a separate passivation layer can be arranged on each semiconductor chip.
  • the same, contiguous passivation layer is arranged on all semiconductor chips.
  • the method comprises a step C) in which a common
  • Edge field generating device is formed for a first group of semiconductor chips.
  • the common edge field generating device is arranged on a side of the passivation layer facing away from the semiconductor layer sequence at the level of the active zone.
  • Step C) is preferably carried out after steps A) and B).
  • the edge field generating device is set up to generate an electric field at least temporarily in edge areas of the active zones so that a current flow through the semiconductor layer sequences in the edge areas can be controlled during operation of the semiconductor chips of the first group.
  • the formation of the edge field generation device comprises the filling of gaps between the semiconductor chips with an electrically conductive material.
  • the electrically conductive material is preferably formed onto the passivation layers in a form-fitting manner.
  • the intermediate spaces are particularly preferably filled with the electrically conductive material at least up to the level of the active zones.
  • the electrically conductive material then forms a coherent electrode of the edge field generating device.
  • all spaces between the semiconductor chips can be filled with the electrically conductive material.
  • the electrically conductive material is removed from side surfaces of some semiconductor chips after the interstices have been filled. With these semiconductor chips, for example, none should
  • Edge field generating device can be used.
  • the removal can be done by a structuring process using a mask.
  • the electrically conductive material is removed by etching.
  • FIGS. 8, 11, 14, 16 and 18 different exemplary embodiments of the optoelectronic component in cross-sectional views and top views.
  • FIGS. A first exemplary embodiment of the method is shown in FIGS.
  • a carrier 8 is provided.
  • the carrier 8 comprises a plurality of connection surfaces 80, which are each formed, for example, from a metal and are initially exposed.
  • the carrier 8 is, for example, a silicon carrier with an integrated circuit.
  • Each of the connection areas 80 can be connected in an electrically conductive manner to a transistor of the integrated circuit.
  • Each semiconductor chip 1 comprises a semiconductor layer sequence 2 with an n-doped layer 20, a p-doped layer 21 and an active zone 22 between the n-doped layer 20 and the p-doped layer 22.
  • the semiconductor layer sequence 2 is parallel in the lateral direction to a main plane of extent of the active zone 22, delimited by side surfaces 25.
  • the side surfaces 25 each run transversely to the active zone 22.
  • the side surfaces 25 are formed from the semiconductor material of the semiconductor layer sequence 2.
  • the semiconductor material of the semiconductor layer sequence 2 is, for example, a nitride-based one
  • the semiconductor chips 1 are all AlInGaN chips.
  • the semiconductor chips 1 each have an n-electrode 30 and a p-electrode 31, via which the n-doped layer 20 and the p-doped layer 21 are electrically contacted.
  • the semiconductor layer sequences 2 are each arranged between the electrodes 30, 31.
  • charge carriers are supplied via the electrodes 30, 31 and recombine in the active zone 22, as a result of which electromagnetic radiation is generated.
  • the semiconductor chips 1 are each applied to the carrier 8 with the p-electrode 31 first.
  • the semiconductor chips 1 each have a passivation layer 4.
  • the passivation layers 4 completely cover the side surfaces 25 of the semiconductor chips 1 in the present case.
  • the passivation layers 4 are applied directly to the side surfaces 25.
  • the passivation layers 4 are, for example, layers made of SiOg or SiN.
  • FIG. 3 shows how the semiconductor chips 1 are finally applied to the carrier 8.
  • the p-electrodes 31 are each electrically conductively connected to a connection surface 80.
  • Figure 4 shows a fourth position in the method.
  • the carrier 8 is now covered with a dielectric layer 71, which can be formed from a glass (so-called spin-on glass), for example.
  • the dielectric layer 71 is intended to prevent a short circuit between the p-electrodes 31 / connection surfaces 80 and the materials applied in the further course.
  • an edge field generating device 5 is generated in the spaces between the semiconductor chips 1.
  • the edge field generating device 5 is assigned to all semiconductor chips 1 of FIG.
  • the semiconductor chips 1 shown in FIG. 5 form a first group 11 of semiconductor chips 1.
  • an electrically conductive material 50 was filled into the spaces.
  • the electrically conductive material 50 surrounds the semiconductor chips 1 in a form-fitting manner and is in direct mechanical contact with the passivation layers 4 at the level of the active zones 22.
  • the electrically conductive material 50 forms a coherent electrode 33, which is supported by both the n-electrodes 30 and the p-electrodes 31 of the semiconductor chips 1 is electrically insulated and therefore a voltage can be applied separately.
  • the electrically conductive material 50 is, for example, an electrically conductive glass (spin-on glass) or sputtered silicon.
  • a sixth position of the method is shown in FIG. 6, in which a further dielectric layer 72 is applied to the semiconductor chips 1 and to the electrically conductive layer Material 50 is applied.
  • the dielectric layer 72 is, for example, initially formed continuously.
  • the dielectric layer 72 was applied, for example, by means of atomic layer deposition (ALD) or chemical vapor deposition (CVD).
  • a seventh position in the method is shown in FIG. 7, in which the dielectric layer 72 is opened in the region of the n-electrodes 30. For example, holes are introduced into the dielectric layer 72.
  • FIG. 8 shows a position in the method in which a transparent, electrically conductive layer 6 is applied.
  • Layer 6 is an ITO layer, for example.
  • the layer 6 is applied to the dielectric layer 72, is formed continuously, and fills the openings in the dielectric layer 72.
  • the layer 6 is connected to the n-electrodes 30 in an electrically conductive manner within the openings.
  • FIG. 8 shows an exemplary embodiment of the optoelectronic component 100.
  • electromagnetic radiation is generated in the active zones 22, which can be coupled out via the transparent layer 6, for example.
  • the semiconductor chips 1 can be controlled individually and independently of one another via the carrier 8.
  • the contiguous electrode 33 is the
  • Edge field generating device 5 at a different potential than the electrodes 30, 31 of the semiconductor chips 1.
  • the connected electrode 33 is placed at such a potential that an electric field is generated in edge regions 52 of the active zones 22. This becomes a Current flow through the semiconductor layer sequences 2 and a charge carrier recombination in the edge regions 52 are controlled.
  • the generated electric field forces charge carriers within the semiconductor layer sequence 2 out of the edge regions 52, so that the conductivity of the semiconductor layer sequence 2 is reduced there.
  • all semiconductor chips 1 of component 100 are assigned to first group 11.
  • all semiconductor chips 1 emit electromagnetic radiation in the same wavelength range during normal operation.
  • all semiconductor chips 1 emit blue light.
  • FIGS. 9 to 11 positions in a second exemplary embodiment of the method are shown.
  • this exemplary embodiment up to and including the step of applying the further dielectric layer 72, the same steps were carried out as in the first exemplary embodiment.
  • FIG. 9 unlike in FIG. 7, no openings are made in the dielectric layer 72, but rather the dielectric layer 72 is etched back over the entire area, for example by dry-chemical or wet-chemical etching.
  • the dielectric layer 72 is etched back until the n-electrodes 30 of the semiconductor chips 1 are exposed.
  • FIG. 11 shows the finished optoelectronic component 100 after a transparent, electrically conductive layer 6 has again been applied to the dielectric layer 72 and the n-electrodes 30.
  • FIGS. 12 to 14 a third exemplary embodiment of the method is shown on the basis of positions of the method.
  • a carrier 8 is again initially provided, which is selected like the carrier 8 from FIG. 1, for example.
  • Optoelectronic semiconductor chips 1 are applied to the carrier 8.
  • the semiconductor chips 1 here do not yet have a passivation layer on the side surfaces 25 of the semiconductor layer sequences 2 when they are applied.
  • the semiconductor chips 1 are mounted on the carrier 8 and connected to the carrier 8 in an electrically conductive manner.
  • the semiconductor chips 1 were coated with a passivation layer 4. This was deposited using ALD, for example.
  • ALD atomic layer deposition
  • the thickness of the passivation layer 4 can advantageously be subsequently adjusted and adapted to the necessary electrical fields that are generated by the peripheral field generating device.
  • the step of applying the dielectric layer 71 can be saved, because the passivation layer 4 is also applied to the carrier 8 in the area of the interspaces and insulates the p-contacts 31 in front of the edge field generating device 5.
  • FIG. 14 shows a position in the third exemplary embodiment of the method in which the optoelectronic component 100 is completed. After the passivation layer 4 was formed, for example the same steps carried out that were also carried out in the first exemplary embodiment of the method.
  • FIG. 15 shows a position in a fourth exemplary embodiment of the method.
  • semiconductor chips 1 which are already covered with a passivation layer 4 on the side surfaces 25 of the semiconductor layer sequence 2, are applied to the carrier 8.
  • the semiconductor chips 1 here each have a further electrode 33a on the sides of the passivation layer 4 facing away from the semiconductor layer sequence 2.
  • the further electrodes 33a of the individual semiconductor chips 1 are then electrically connected to one another, for example by filling up the electrically conductive material 50, so that a coherent electrode 33 is produced again.
  • FIG. 16 shows an exemplary embodiment of the optoelectronic component 100 in plan view.
  • the optoelectronic component 100 here comprises a first group 11 and a second group 12, each of which is assigned a plurality of semiconductor chips 1.
  • the semiconductor chips 1 belonging to different groups are hatched differently.
  • the semiconductor chips 1 of the first group 11 are arranged alternately with the semiconductor chips 1 of the second group 12.
  • a common edge field generating device 5 in the form of a coherent electrode 33 is assigned to the semiconductor chips 1 of the first group 11, as was explained, for example, in connection with the preceding figures. It can be seen that the connected electrode 33 is only the side surfaces 25 of the semiconductor chips 1 the first group 11 covered.
  • the connected electrode 33 is spaced from the side surfaces 25 of the semiconductor chips 1 of the second group 12, for example by a gas-filled gap.
  • the connected electrode 33 forms a grid around the semiconductor chips 1 of the first group 11.
  • the semiconductor chips 1 of the first group 11 are, for example, blue-emitting semiconductor chips.
  • the semiconductor chips 1 of the second group 12 are, for example, red- or green-emitting semiconductor chips.
  • FIG. 17 shows a position in a fifth exemplary embodiment of the method. A position similar to that shown in FIG. 2 is shown.
  • different optoelectronic semiconductor chips 1 are provided here, which are / are assigned to different groups 11, 12, 13.
  • the semiconductor chips 1 from the first group 11 are, for example, blue-emitting semiconductor chips
  • the semiconductor chips 1 from the second group 12 are, for example, red-emitting semiconductor chips
  • the semiconductor chips 1 from the third group 13 are, for example, green-emitting semiconductor chips.
  • the passivation layer 4 on the side surfaces 25 of the semiconductor chips 1 is selected to be of different thicknesses.
  • the passivation layers 4 could be formed from a material with different permittivities.
  • FIG. 18 shows a position of the method after the optoelectronic component 100 has been completed has been.
  • the same edge field generating device 5 in the form of a coherent electrode 33 made of an electrically conductive material 50 is assigned to all semiconductor chips 1 of the three groups 11, 12, 13.
  • the peripheral field generating device 5 thus covers all side surfaces 25 of all semiconductor chips 1.
  • the connected electrode 33 can in turn be brought to a potential different from the electrodes 30, 31.
  • the electric fields generated in the edge regions 25 of the semiconductor chips 1 for controlling the flow of current in the edge regions 25 are different for the semiconductor chips 1 of the various groups 11, 12, 13. This is due to the different thicknesses of the passivation layers 4.
  • the current flows in the edge regions 24 of the semiconductor chips can thus be controlled differently depending on the assigned group, although the same edge field generating device 5 is assigned to all semiconductor chips 1.

Abstract

Das optoelektronische Bauteil (100) umfasst einen Träger (8) und mehrere einzeln und unabhängig ansteuerbare optoelektronische Halbleiterchips (1). Jeder Halbleiterchip umfasst eine Halbleiterschichtenfolge (2), mit einer n-dotierten Schicht (20), einer p-dotierten Schicht (21), einer aktiven Zone (22) zur Erzeugung von Strahlung einer Seitenfläche (25), die sich quer zur aktiven Zone erstreckt und die Halbleiterschichtenfolge in einer lateralen Richtung begrenzt. Die Halbleiterchips weisen jeweils eine elektrisch isolierende Passivierungsschicht (4) an der jeweiligen Seitenfläche der Halbleiterschichtenfolge auf. Zumindest einige der Halbleiterchips sind einer ersten Gruppe (11) zugeordnet. Den Halbleiterchips der ersten Gruppe ist eine gemeinsame Randfelderzeugungsvorrichtung (5) zugeordnet, die bei jedem Halbleiterchip der ersten Gruppe an einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht auf Höhe der aktiven Zone angeordnet ist. Die Randfelderzeugungsvorrichtung ist dazu eingerichtet, mindestens zeitweise in Randbereichen (52) der aktiven Zonen ein elektrisches Feld zu erzeugen, sodass im Betrieb der Halbleiterchips der ersten Gruppe ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen steuerbar ist.

Description

Beschreibung
OPTOELEKTRONISCHES BAUTEIL UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN BAUTEILS
Es werden ein optoelektronisches Bauteil und ein Verfahren zur Herstellung eines optoelektronischen Bauteils angegeben.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauteil anzugeben, das insbesondere bei kleinen Stromdichten eine hohe und stabile Effizienz aufweist. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen optoelektronischen Bauteils anzugeben.
Diese Aufgaben werden unter anderem durch das Bauteil und das Verfahren der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
Zunächst wird das optoelektronische Bauteil angegeben. Bei dem optoelektronischen Bauteil handelt es sich zum Beispiel um eine LED-Anordnung, insbesondere eine 2D LED-Anordnung (LED-Array) oder um ein Modul einer Videoleinwand. Das Bauteil kann beispielsweise in einem Scheinwerfer für ein Kraftfahrzeug oder in der Hintergrundbeleuchtung in einem Mobiltelefon oder bei einer Raumbeleuchtung oder in einem Bildschirm verwendet werden.
Gemäß zumindest einer Ausführungsform umfasst das optoelektronische Bauteil einen Träger. Der Träger ist bevorzugt selbsttragend und bildet die das Bauteil stabilisierende Komponente. Bei dem Träger handelt es sich beispielsweise um einen Halbleiterträger oder einen Keramikträger oder einen Glasträger oder einen Kunststoffträger, wie zum Beispiel ein PCB.
Gemäß zumindest einer Ausführungsform umfasst das optoelektronische Bauteil mehrere einzeln und unabhängig ansteuerbare optoelektronische Halbleiterchips auf dem Träger. Die Halbleiterchips sind insbesondere LED-Chips, die zur Emission von Strahlung eingerichtet sind. Das Bauteil kann zumindest 10 oder zumindest 100 oder zumindest 10000 optoelektronische Halbleiterchips umfassen. Die Halbleiterchips sind nebeneinander auf einer Oberseite des Trägers angeordnet.
Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip entsteht insbesondere durch Vereinzelung aus einem Waferverbund. Insbesondere weisen Seitenflächen einer Halbleiterschichtenfolge eines Halbleiterchips dann zum Beispiel Spuren aus dem Vereinzelungsprozess auf. Ein Halbleiterchip umfasst bevorzugt genau einen ursprünglich zusammenhängenden Bereich der im Waferverbund gewachsenen Halbleiterschichtenfolge. Die Halbleiterschichtenfolge des Halbleiterchips ist bevorzugt zusammenhängend ausgebildet. Da die Halbleiterchips durch Vereinzelung entstehen, hängen die Halbleiterschichtenfolgen der Halbleiterchips nicht (mehr) zusammen.
Die Halbleiterchips sind einzeln und unabhängig voneinander ansteuerbar. Das heißt, jeder Halbleiterchip kann an- und ausgeschaltet werden, ohne dass alle anderen Halbleiterchips oder irgendein anderer Halbleiterchip auf dem Träger an beziehungsweise ausgeschaltet werden. Gemäß zumindest einer Ausführungsform umfasst jeder Halbleiterchip eine Halbleiterschichtenfolge mit einer n- dotierten Schicht, einer p-dotierten Schicht und einer aktiven Zone. Die aktive Zone ist zur Erzeugung von Strahlung mittels Elektrolumineszenz eingerichtet und ist zwischen der p-dotierten Schicht und der n-dotierten Schicht angeordnet. Ferner weist die Halbleiterschichtenfolge jedes Halbleiterchips zumindest eine Seitenfläche auf, die sich quer zur aktiven Zone, also quer zur Haupterstreckungsebene der aktiven Zone, erstreckt. Quer" bedeutet insbesondere, dass die Seitenfläche nicht parallel zur aktiven Zone verläuft. Beispielsweise schließen die Seitenfläche und die aktive Zone einen Winkel von zumindest 30° oder zumindest 45° oder zumindest 70° oder von ungefähr 90° oder mehr als 90° miteinander ein.
Die Seitenfläche begrenzt die Halbleiterschichtenfolge in einer lateralen Richtung, wobei eine laterale Richtung eine Richtung parallel zur Haupterstreckungsebene der aktiven Zone ist. Die aktive Zone grenzt bevorzugt an die Seitenfläche(n). Dasselbe gilt bevorzugt auch für die n- und p-dotierte Schicht.
Bevorzugt umfasst jeder Halbleiterchip eine Mehrzahl von Seitenflächen, durch die die zugehörige Halbleiterschichtenfolge in alle lateralen Richtungen begrenzt ist. Beispielsweise umfasst die
Halbleiterschichtenfolge vier Seitenflächen. Weiter bevorzugt umfasst die Halbleiterschichtenfolge neben der zumindest einen Seitenfläche eine Hauptemissionsfläche, über die im Betrieb des Halbleiterchips zum Beispiel zumindest 50 % oder zumindest 75 % der erzeugten Strahlung aus der Halbleiterschichtenfolge ausgekoppelt werden. Die Hauptemissionsflache verläuft quer oder senkrecht zu der oder den Seitenflächen und ist beispielsweise dem Träger abgewandt. Eine Kantenlänge der Hauptemissionsfläche beträgt beispielsweise höchstens 40 gm oder höchstens 20 gm. Das Verhältnis von Fläche zu Umfang der Hauptemissionsfläche ist bevorzugt höchstens 10 pm oder höchstens 5 pm.
Gemäß zumindest einer Ausführungsform umfasst jeder Halbleiterchip eine p-Elektrode und eine n-Elektrode zur elektrischen Kontaktierung der p-dotierten Schicht und der n- dotierten Schicht. Die p-Elektrode und die n-Elektrode sind bevorzugt ohmsch leitend und basieren auf einem anderen Materialsystem als die Halbleiterschichtenfolge. Beispielsweise sind die p- und die n-Elektrode aus einem oder mehreren Metallen und/oder aus einem oder mehreren transparent leitfähigen Oxiden, kurz TCO. Die n-Elektrode ist in elektrischem und mechanischem Kontakt mit der n-dotierten Schicht, die p-Elektrode ist in elektrischem und mechanischem Kontakt zur p-dotierten Schicht.
Die Halbleiterschichtenfolgen der Halbleiterchips basieren bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn]__n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n-mGamP oder auch um ein Arsenid-
Verbindungshalbleitermaterial wie AlnIn]__n-mGamAs oder wie AlnGamIn]__n-mAspP]__p, wobei jeweils 0 < n < 1, 0 < m < 1 und n + m < 1 sowie 0 < k < 1 ist. Bevorzugt gilt dabei für zumindest eine Schicht oder für alle Schichten der Halbleiterschichtenfolge 0 < n < 0,8, 0,4 < m < 1 und n + m < 0,95 sowie 0 < k < 0,5. Dabei kann die
Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Die aktiven Zonen der Halbleiterchips sind bevorzugt jeweils dazu eingerichtet, elektromagnetische Strahlung mit einer Wellenlänge maximaler Intensität von mindestens 360 nm oder 420 nm und/oder von höchstens 860 nm oder 560 nm oder 480 nm zu erzeugen. Es wird bevorzugt inkohärente Strahlung erzeugt. Die aktiven Zonen beinhalten insbesondere jeweils wenigstens einen pn-Übergang und/oder mindestens eine
QuantentopfStruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer Multi-QuantentopfStruktur, kurz MQW. Bevorzugt umfasst jeder Halbleiterchip genau eine zusammenhängende aktive Zone. Die aktiven Zonen weisen beispielsweise jeweils eine mittlere Dicke, gemessen senkrecht zur Haupterstreckungsebene der aktiven Zone, zwischen einschließlich 5 nm und 5000 nm auf.
Gemäß zumindest einer Ausführungsform weisen die Halbleiterchips jeweils eine elektrisch isolierende Passivierungsschicht an/auf der jeweiligen Seitenfläche der Halbleiterschichtenfolge auf. Bei jedem Halbleiterchip überdeckt die Passivierungsschicht bevorzugt alle Seitenflächen der Halbleiterschichtenfolge jeweils zu zumindest 50 % oder zumindest 75 % oder zumindest 90 % oder vollständig. Die Passivierungsschichten der Halbleiterchips sind bevorzugt jeweils zusammenhängend und ohne Unterbrechungen ausgebildet. Die Passivierungsschichten der Halbleiterchips oder einiger Halbleiterchips können Zusammenhängen. Die Passivierungsschichten bestehen aus einem dielektrischen Material, beispielsweise einem Oxid, wie Siliziumoxid, oder einem Nitrid, wie Siliziumnitrid, oder einem Glas.
Gemäß zumindest einer Ausführungsform sind zumindest einige der Halbleiterchips einer ersten Gruppe zugeordnet. Es können alle Halbleiterchips des Bauteils der ersten Gruppe zugeordnet sein. Die erste Gruppe ist also eine Gruppe von Halbleiterchips.
Gemäß zumindest einer Ausführungsform ist den Halbleiterchips der ersten Gruppe eine gemeinsame Randfelderzeugungsvorrichtung zugeordnet. Diese Randfelderzeugungsvorrichtung ist bei jedem Halbleiterchip der ersten Gruppe an einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht angeordnet. Insbesondere ist jeder Halbleiterchip der ersten Gruppe von der Randfelderzeugungsvorrichtung umgeben. Zum Beispiel umgibt die Randfelderzeugungsvorrichtung die aktive Zone jedes Halbleiterchips der ersten Gruppe zu zumindest 90 % oder vollständig, in Draufsicht betrachtet.
Die Randfelderzeugungsvorrichtung ist bevorzugt jeweils auf Höhe der aktiven Zonen der Halbleiterchips angeordnet. Insbesondere ist die Randfelderzeugungsvorrichtung unmittelbar auf der Passivierungsschicht jedes Halbleiterchips der ersten Gruppe angeordnet. Die Randfelderzeugungsvorrichtung ist insbesondere zusammenhängend gebildet. Beispielswese handelt es sich bei der Randfelderzeugungsvorrichtung um eine zusammenhängende Schicht/Schichtenfolge oder einen zusammenhängenden Formkörper, die/der auf alle Seitenflächen der Halbleiterchips der ersten Gruppe aufgebracht ist. Dass die Randfelderzeugungsvorrichtung auf Höhe der aktiven Zonen angeordnet ist bedeutet etwa, dass die
Randfelderzeugungsvorrichtung die aktiven Zonen in Draufsicht auf die Seitenflächen betrachtet jeweils teilweise oder vollständig überdeckt. Bevorzugt überdeckt die Randfelderzeugungsvorrichtung die Seitenflächen der zugehörigen Halbleiterschichtenfolge jeweils größtenteils, beispielsweise zu zumindest 50 % oder zu zumindest 75 % oder zu zumindest 95 %.
Gemäß zumindest einer Ausführungsform ist die Randfelderzeugungsvorrichtung dazu eingerichtet, mindestens zeitweise in Randbereichen der aktiven Zonen der Halbleiterchips der ersten Gruppe ein elektrisches Feld zu erzeugen, so dass im Betrieb der Halbleiterchips der ersten Gruppe ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen steuerbar ist. Der Randbereich kann bei jedem Halbleiterchip den Halbleiterchip teilweise oder vollständig umgeben. Das elektrische Feld wird insbesondere dadurch erzeugt, dass die Randfelderzeugungsvorrichtung permanent elektrisch geladen ist oder eine dauerhafte elektrische Ladungsverteilung aufweist oder dass sie zeitweise oder dauerhaft auf ein von Null verschiedenes elektrisches Potenzial gebracht ist/wird. Das elektrische Feld geht von der Randfelderzeugungsvorrichtung aus, durchdringt die Passivierungsschichten und reicht bis in die Halbleiterschichtenfolgen und die aktiven Zonen hinein.
Durch die Randfelderzeugungsvorrichtung ist ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen steuerbar oder beeinflussbar. Bevorzugt wird durch die Randfelderzeugungsvorrichtung ein Stromfluss in den Randbereichen verringert oder unterbunden, im Vergleich zu einem baugleichen Halbleiterchip ohne Randfelderzeugungsvorrichtung. Speziell bei kleinen Stromdichten liegt ohne Randfelderzeugungsvorrichtung direkt an der Passivierungsschicht ein überhöhter Stromfluss und eventuell eine erhöhte Ladungsträgerrekombination aufgrund von Diffusion vor, was auf die Bandstruktur der Halbleiterschichtenfolge zurückzuführen ist. Dieser überhöhte Stromfluss beziehungsweise diese überhöhte Ladungsträgerrekombination kann durch die
Randfelderzeugungsvorrichtung bevorzugt soweit reduziert werden, dass eine Stromdichte/Ladungsträgerrekombination im Randbereich gleich oder in etwa gleich oder geringer einer Stromdichte/Ladungsträgerrekombination in einem Zentralbereich der aktiven Zone ist. Das heißt, mit der Randfelderzeugungsvorrichtung sind ein Stromfluss und somit eine Ladungsträgerrekombination in dem Randbereich in der aktiven Zone steuerbar oder regelbar oder einstellbar, insbesondere reduzierbar. Hierdurch sind Leckströme sowie ungewollte Rekombinationspfade an dem Randbereich insbesondere bei geringen Stromdichten manipulierbar.
Außerdem ist es möglich, eine Fläche der aktiven Zone, in der eine Ladungsträgerrekombination und damit eine Lichterzeugung stattfindet, über das Ansteuern der
Randfelderzeugungsvorrichtung einzustellen. Insbesondere werden durch die elektrischen Felder Ladungsträger, die für den Leckstrom verantwortlich sind, also Elektronen und Löcher, von den Seitenflächen ferngehalten.
In mindestens einer Ausführungsform umfasst das optoelektronische Bauteil einen Träger und mehrere einzeln und unabhängig ansteuerbare optoelektronische Halbleiterchips auf dem Träger. Jeder Halbleiterchip umfasst eine Halbleiterschichtenfolge, mit einer n-dotierten Schicht, einer p-dotierten Schicht, einer aktiven Zone zur Erzeugung von Strahlung mittels Elektrolumineszenz zwischen der p- dotierten Schicht und der n-dotierten Schicht und einer Seitenfläche, die sich quer zur aktiven Zone erstreckt und die Halbleiterschichtenfolge in einer lateralen Richtung begrenzt. Ferner umfasst jeder Halbleiterchip eine p- Elektrode und eine n-Elektrode zur elektrischen Kontaktierung der p-dotierten Schicht und der n-dotierten Schicht. Die Halbleiterchips weisen jeweils eine elektrisch isolierende Passivierungsschicht an der jeweiligen Seitenfläche der Halbleiterschichtenfolge auf. Zumindest einige der Halbleiterchips sind einer ersten Gruppe zugeordnet. Den Halbleiterchips der ersten Gruppe ist eine gemeinsame Randfelderzeugungsvorrichtung zugeordnet, die bei jedem Halbleiterchip der ersten Gruppe an einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht auf Höhe der aktiven Zone angeordnet ist. Die Randfelderzeugungsvorrichtung ist dazu eingerichtet, mindestens zeitweise in Randbereichen der aktiven Zonen ein elektrisches Feld zu erzeugen, sodass im Betrieb der Halbleiterchips der ersten Gruppe ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen steuerbar ist.
LED-Chips, zum Beispiel InGaN-LED-Chips, können unerwünschte Phänomene aufzeigen, die mit der Mesakante (Seitenfläche) Zusammenhängen. An der Mesakante kann sich eine parasitäre Diode mit geringerer Einsatzspannung als im Zentralbereich des LED-Chips ausbilden. Insbesondere in InGaAlP-Chips kann es zudem aufgrund von Diffusion zu einer erhöhten Rekombinationsrate an der Mesakante kommen. Aufgrund der parasitären Diode kann es zu einem nichtstrahlenden Leckstrom und/oder zu einer bevorzugten Injektion von Ladungsträgern (vor allem bei niedrigen Strömen) an der Mesakante kommen. Dieses Phänomen ist insbesondere bei kleinen LED-Chips ein Problem, da bei diesen das Umfang- zu Flächenverhältnis sehr hoch ist. Die Bestromung der parasitären Diode ist stark abhängig von den Fertigungsprozessen der LED-Chips, die auf die Mesakante einwirken. Es wird angenommen, dass vor allem Ladungen an der Mesakante oder Schichten auf der Mesakante (zum Beispiel Passivierungsschicht) einen erheblichen Einfluss auf die Bestromung der parasitären Diode haben. Es bilden sich elektrische Felder und Bandverbiegungen im Halbleiter im Bereich der Mesakante aus, die dazu führen, dass die parasitäre Diode geöffnet oder geschlossen ist. Die parasitäre Diode kann also durch Umladung der Ladungen geöffnet oder geschlossen werden.
In der Patentanmeldung WO 2018/192879 Al ist gezeigt, dass durch eine zusätzlich auf die Mesakante eines LED-Chips aufgebrachte Randfelderzeugungsvorrichtung die parasitäre Diode manipulierbar ist, wodurch der Stromfluss und die Rekombinationsrate an der Mesakante regulierbar wird. Bei der vorliegenden Erfindung ist unter anderem von der Idee Gebrauch gemacht, mehreren Halbleiterchips eine gemeinsame Randfelderzeugungsvorrichtung zuzuordnen, so dass bei all diesen Halbleiterchips durch beispielsweise Ansteuerung der gemeinsamen Randfelderzeugungsvorrichtung eine gleichzeitige Unterdrückung des Stromflusses in den jeweiligen Randbereichen ermöglicht ist. Die Verwendung einer gemeinsamen Randfelderzeugungsvorrichtung für mehrere Halbleiterchips ist im Hinblick auf den Fertigungsaufwand eines solchen Bauteils vorteilhaft.
Gemäß zumindest einer Ausführungsform erstreckt sich die aktive Zone bei jedem Halbleiterchip über die gesamte Halbleiterschichtenfolge hinweg. Dabei sind ein Aufbau und eine Materialzusammensetzung der aktiven Zone bevorzugt nicht gezielt verändert oder variiert. Insbesondere ist die aktive Zone unmittelbar an den Seitenflächen genauso gewachsen wie in einem inneren Bereich der Halbleiterschichtenfolge. Das heißt, allein vom Aufbau der aktiven Zone her ist dann kein Unterschied zwischen dem Randbereich und übrigen Bereichen der aktiven Zone zu erkennen.
Gemäß zumindest einer Ausführungsform ist jeder Halbleiterchip dazu eingerichtet, mit kleinen Stromdichten und/oder im Kleinstrombereich betrieben zu werden. Bevorzugt liegt eine mittlere Stromdichte in der aktiven Zone bei höchstens 100 A/cm^ oder 50 A/cm^ oder 10 A/cm^ oder 1 A/cm^.
Gemäß zumindest einer Ausführungsform sind die Halbleiterchips beabstandet zueinander auf dem Träger angeordnet. Zwischen den Halbleiterchips sind also Zwischenräume ausgebildet. Einander zugewandte Seitenflächen von zwei benachbarten Halbleiterchips sind somit voneinander beabstandet. Der Abstand zwischen den Seitenflächen benachbarter Halbleiterchips beträgt beispielsweise zumindest 1 gm oder zumindest 5 gm und/oder höchstens 100 pm oder höchstens 50 pm. Die Halbleiterchips sind beispielsweise auf Gitterpunkten eines Rechteckgitters angeordnet.
Gemäß zumindest einer Ausführungsform umfasst die gemeinsame Randfelderzeugungsvorrichtung der Halbleiterchips der ersten Gruppe eine zusammenhängende Elektrode oder besteht daraus. Die zusammenhängende Elektrode ist aus einem elektrisch leitenden Material gebildet. Beispielsweise ist der spezifische Widerstand der zusammenhängenden Elektrode für einen Stromfluss in Richtung parallel zur Seitenfläche höchstens 1-10^ W-cm oder höchstens 1·10^ W-cm oder höchstens 1 W-cm. Der spezifische Widerstand ist bei Raumtemperatur angegeben.
Die zusammenhängende Elektrode kann einstückig gebildet sein. Beispielsweise umfasst oder besteht die zusammenhängende Elektrode aus: Metall, transparent leitfähiges Oxid, Halbleitermaterial, wie etwa Silizium, leitfähiges Glas. Bevorzugt ist die zusammenhängende Elektrode von den n- Elektroden und den p-Elektroden der Halbleiterchips elektrisch isoliert, zum Beispiel durch dielektrische Schichten. Die zusammenhängende Elektrode ist also unabhängig von den n-Elektroden und den p- Elektroden ansteuerbar. Im bestimmungsgemäßen Betrieb liegt die zusammenhängende Elektrode zum Beispiel auf einem anderen Potenzial als die n- und p-Elektroden der angesteuerten Halbleiterchips.
Gemäß zumindest einer Ausführungsform überdeckt die zusammenhängende Elektrode bei jedem Halbleiterchip aus der ersten Gruppe die Passivierungsschicht zumindest auf Höhe der aktiven Zone. Dort ist die Elektrode bevorzugt in unmittelbarem Kontakt zur jeweiligen Passivierungsschicht.
Die zusammenhängende Elektrode kann in Draufsicht auf jede der Seitenflächen jedes Halbleiterchips der ersten Gruppe die entsprechende Seitenfläche zu zumindest 50 % oder zumindest 75 % oder vollständig überdecken. Die zusammenhängende Elektrode umgibt bevorzugt jeden Halbleiterchip aus der ersten Gruppe rahmenartig, in Draufsicht betrachtet.
Halbleiterchips der ersten Gruppe können nebeneinander angeordnet sein. In diesem Fall erstreckt sich die zusammenhängende Elektrode bevorzugt innerhalb der Zwischenräume zwischen den Halbleiterchips der ersten Gruppe. In Draufsicht auf den Träger betrachtet hat die zusammenhängende Elektrode beispielsweise die Form eines Gitternetzes, wobei in jeder Masche des Netzes einer der Halbleiterchips aus der ersten Gruppe angeordnet ist.
Gemäß zumindest einer Ausführungsform sind Zwischenräume zwischen Halbleiterchips der ersten Gruppe zumindest teilweise mit einem elektrisch leitenden Material gefüllt.
Die zusammenhängende Elektrode umfasst das elektrisch leitende Material oder besteht daraus.
Die Zwischenräume zwischen Halbleiterchips der ersten Gruppe können größtenteils, beispielsweise zu zumindest 50 % oder zumindest 75 % oder zumindest 90 % mit dem elektrisch leitenden Material aufgefüllt sein. Das elektrisch leitende Material schmiegt sich dabei bevorzugt formschlüssig an die Halbleiterchips der ersten Gruppe an. Das elektrisch leitende Material schließt beispielsweise in Richtung weg vom Träger bündig mit den Halbleiterschichtenfolgen der Halbleiterchips ab.
Gemäß zumindest einer Ausführungsform umfasst die gemeinsame Randfelderzeugungsvorrichtung eine oder mehrere Elektrostatikschichten an den aktiven Zonen. Die Elektrostatikschichten sind bevorzugt jeweils zusammenhängend. Über die mindestens eine
Elektrostatikschicht ist bevorzugt dauerhaft eine Ladung wie eine Oberflächenladung an den Seitenflächen der Halbleiterschichtenfolgen der Halbleiterchips der ersten Gruppe erzeugbar. Die Ladung oder Oberflächenladung kann direkt in den Halbleiterschichtenfolgen erzeugt werden oder auch in der Passivierungsschicht oder kann auf die Elektrostatikschicht begrenzt sein. Die Ladung kann volumig vorhanden sein, auch als Bulk bezeichnet. Des Weiteren kann die Ladung an einer Grenzfläche zwischen der
Elektrostatikschicht und der Passivierungsschicht und/oder an einer Grenzfläche zwischen der Passivierungsschicht und der Halbleiterschichtenfolge erzeugt sein. Die
Elektrostatikschicht kann nach außen hin elektrisch isoliert sein. Die Elektrostatikschicht kann einen Schichtenstapel aufweisen. Insgesamt ist die Elektrostatikschicht bevorzugt elektrisch neutral.
Gemäß zumindest einer Ausführungsform weisen die Randbereiche der Halbleiterchips, in denen der Stromfluss aufgrund der Randfelderzeugungsvorrichtung eingestellt oder geregelt oder unterbunden ist, in Draufsicht gesehen jeweils eine mittlere Breite von mindestens 0,1 gm oder 0,5 gm oder 1 pm oder 1,5 pm auf. Alternativ oder zusätzlich liegt die mittlere Breite jeweils bei höchstens 10 pm oder 5 pm oder 3 pm. Dass der Stromfluss unterbunden ist, bedeutet beispielsweise, dass der Stromfluss in den Randbereichen höchstens 10 % oder 1 % einer bestimmungsgemäßen Stromstärke zur Lichterzeugung beträgt.
Gemäß zumindest einer Ausführungsform liegt aufgrund der Randfelderzeugungsvorrichtung eine Stromdichte in den Randbereichen bei jedem Halbleiterchip bei dem gleichen Wert wie in den Zentralbereichen der aktiven Zonen. Dies gilt insbesondere mit einer Toleranz von höchstens einem Faktor 3 oder 2 oder 1,5.
Gemäß zumindest einer Ausführungsform liegt im bestimmungsgemäßen Betrieb jedes Halbleiterchips mit zugeordneter Randfelderzeugungsvorrichtung dauerhaft oder zeitweise in Draufsicht gesehen ein Quotient aus einer Gesamtfläche der aktiven Zone und aus einer Fläche des Randbereichs bei mindestens 1 oder 2 oder 5. Alternativ oder zusätzlich liegt dieser Quotient bei höchstens 50 oder 20 oder 10. Mit anderen Worten nimmt der Randbereich im bestimmungsgemäßen Betrieb einen vergleichsweise großen Anteil der aktiven Zone ein.
Gemäß zumindest einer Ausführungsform sind die Halbleiterchips der ersten Gruppe jeweils zur Emission von elektromagnetischer Strahlung eines ersten
Wellenlängenbereichs eingerichtet. Beispielsweise emittieren die Halbleiterchips der ersten Gruppe im bestimmungsgemäßen Betrieb blaues Licht. Bei den Halbleiterchips der ersten Gruppe handelt es sich zum Beispiel um Halbleiterchips die auf einem Nitrid-Verbindungshalbleitermaterial, insbesondere AlInGaN, basieren.
Gemäß zumindest einer Ausführungsform sind einige der Halbleiterchips des Bauteils einer zweiten Gruppe zugeordnet. Die Halbleiterchips sind den jeweiligen Gruppen bevorzugt eindeutig zugeordnet.
Gemäß zumindest einer Ausführungsform sind die Halbleiterchips der zweiten Gruppe jeweils zur Emission von Strahlung eines vom ersten Wellenlängenbereich verschiedenen zweiten Wellenlängenbereichs eingerichtet. Beispielsweise emittieren die Halbleiterchips der ersten Gruppe Strahlung mit einem globalen Intensitätsmaximum bei einer ersten Wellenlänge und die Halbleiterchips der zweiten Gruppe Strahlung mit einem globalen Intensitätsmaximum bei einer zweiten Wellenlänge. Die erste und die zweite Wellenlänge unterscheiden sich zum Beispiel um zumindest 50 nm oder zumindest 100 nm. Insbesondere emittieren die Halbleiterchips der ersten Gruppe und der zweiten Gruppe unterschiedlich farbiges Licht. Zum Beispiel basieren die Halbleiterchips der zweiten Gruppe auf einem Phosphid-
Verbindungshalbleitermaterial und/oder einem Arsenid- Verbindungshalbleitermaterial . Die Halbleiterchips der zweiten Gruppe emittieren beispielsweise jeweils rotes und/oder grünes Licht.
Ferner kann es auch eine dritte Gruppe geben, der einige Halbleiterchips zugeordnet sind, wobei die Halbleiterchips der dritten Gruppe Strahlung eines dritten
Wellenlängenbereichs emittieren, der sich von dem ersten und von dem zweiten Wellenlängenbereich unterscheidet. Zum Beispiel basieren die Halbleiterchips der dritten Gruppe auf einem Arsenid-Verbindungshalbleitermaterial.
Bevorzugt emittieren die Halbleiterchips der ersten Gruppe blaues Licht, die der zweiten Gruppe grünes Licht und die der dritten Gruppe rotes Licht. Zum Beispiel umfasst das Bauteil eine Mehrzahl von Pixeln, wobei jedem Pixel zumindest ein Halbleiterchip aus der ersten Gruppe, zumindest ein Halbleiterchip aus der zweiten Gruppe und zumindest ein Halbleiterchip aus der dritten Gruppe eindeutig zugeordnet sind.
Gemäß zumindest einer Ausführungsform sind die Halbleiterchips aus der ersten Gruppe alternierend mit den Halbleiterchips aus der zweiten Gruppe auf dem Träger angeordnet. Das heißt, zwischen zwei Halbleiterchips der ersten Gruppe ist mindestens ein Halbleiterchip der zweiten Gruppe angeordnet und zwischen zwei Halbleiterchips der zweiten Gruppe ist mindestens ein Halbleiterchip der ersten Gruppe angeordnet. Gemäß zumindest einer Ausführungsform weisen die Halbleiterchips aus der zweiten Gruppe keine Randfelderzeugungsvorrichtung auf. Insbesondere liegen die Passivierungsschichten der Halbleiterchips der zweiten Gruppe dann nach außen hin frei und/oder sind an den der Halbleiterschichtenfolge abgewandten Seiten der Passivierungsschicht nicht von einem elektrisch leitfähigen Material bedeckt. Insbesondere ist den Halbleiterchips der zweiten Gruppe nicht dieselbe Randfelderzeugungsvorrichtung zugeordnet wie den Halbleiterchips der ersten Gruppe.
Gemäß zumindest einer Ausführungsform ist den Halbleiterchips der zweiten Gruppe eine gemeinsame
Randfelderzeugungsvorrichtung zugeordnet. Die gemeinsame Randfelderzeugungsvorrichtung ist bei jedem Halbleiterchip der zweiten Gruppe an einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht auf Höhe der aktiven Zone angeordnet. Die gemeinsame
Randfelderzeugungsvorrichtung der Halbleiterchips der zweiten Gruppe kann ähnlich zu der gemeinsamen
Randfelderzeugungsvorrichtung der Halbleiterchips der ersten Gruppe aufgebaut sein. Insbesondere sind alle Merkmale, die im Zusammenhang mit der gemeinsamen
Randfelderzeugungsvorrichtung der Halbleiterchips der ersten Gruppe offenbart sind, auch für die gemeinsame
Randfelderzeugungsvorrichtung der Halbleiterchips der zweiten Gruppe offenbart.
Gemäß zumindest einer Ausführungsform ist die gemeinsame Randfelderzeugungsvorrichtung der Halbleiterchips der ersten Gruppe elektrisch isoliert von der gemeinsamen
Randfelderzeugungsvorrichtung der Halbleiterchips der zweiten Gruppe. Die Randfelderzeugungsvorrichtungen der ersten Gruppe und der zweiten Gruppe hängen also nicht zusammen und sind voneinander verschieden. Im Falle, dass die
Randfelderzeugungsvorrichtungen jeweils eine zusammenhängende Elektrode umfassen oder daraus bestehen, sind die beiden zusammenhängenden Elektroden elektrisch voneinander isoliert und unabhängig voneinander kontaktierbar. Im Falle, dass die Halbleiterchips der ersten Gruppe und der zweiten Gruppe sich in ihrem Aufbau, beispielsweise in dem Material der Halbleiterschichtenfolge, unterscheiden, kann vorteilhafterweise für jede Gruppe der Stromfluss in den Randzonen separat angepasst werden und somit Unterschiede in den Halbleitermaterialien berücksichtigt werden.
Gemäß zumindest einer Ausführungsform weisen die Passivierungsschichten der Halbleiterchips der ersten Gruppe andere Dicken auf als die Passivierungsschichten der Halbleiterchips der zweiten Gruppe. Beispielsweise weichen die Dicken der Passivierungsschichten der Halbleiterchips der ersten Gruppe um mindestens 10 % oder mindestens 25 % oder mindestens 50 % von den entsprechenden Dicken der Halbleiterchips der zweiten Gruppe ab. Mit Dicken sind insbesondere die mittleren Dicken im Bereich der Seitenflächen gemeint. Alternativ oder zusätzlich können die Passivierungsschichten der Halbleiterchips der ersten Gruppe eine andere Permittivität als die Passivierungsschichten der Halbleiterchips der zweiten Gruppe aufweisen. Zum Beispiel unterscheidet sich die Permittivität der
Passivierungsschichten der ersten Gruppe um mindestens 10 % oder mindestens 25 % oder mindestens 50 % von der Permittivität der Passivierungsschichten der zweiten Gruppe.
Gemäß zumindest einer Ausführungsform weisen die Passivierungsschichten der Halbleiterchips jeweils eine mittlere Dicke von mindestens 5 nm oder 10 nm oder 20 nm oder 50 nm auf. Alternativ oder zusätzlich liegen die mittleren Dicken der Passivierungsschichten jeweils bei höchstens 1 gm oder 500 nm oder 250 nm. Insbesondere ist durch die Passivierungsschicht ein Abstand zwischen der Randfelderzeugungsvorrichtung und den Seitenflächen der Halbleiterschichtenfolge definiert. Somit befindet sich die Randfelderzeugungsvorrichtung bevorzugt sehr nahe an den Seitenflächen an der aktiven Zone.
Gemäß zumindest einer Ausführungsform ist den Halbleiterchips der ersten Gruppe und den Halbleiterchips der zweiten Gruppe dieselbe gemeinsame Randfelderzeugungsvorrichtung zugeordnet. Im Fall dass diese Randfelderzeugungsvorrichtung eine zusammenhängende Elektrode umfasst oder draus besteht, erstreckt sich diese zusammenhängende Elektrode dann bevorzugt innerhalb der Zwischenräume zwischen allen Halbleiterchips der ersten und zweiten Gruppe und bedeckt die Passivierungsschichten der Halbleiterchips der ersten und zweiten Gruppe auf Höhe der aktiven Zonen. Insbesondere liegt die Randfelderzeugungsvorrichtung bei allen Halbleiterchips der ersten und zweiten Gruppe auf demselben Potenzial. Die Randfelderzeugungsvorrichtung kann also nur gleichzeitig für alle Halbleiterchips der ersten und zweiten Gruppe betrieben werden.
Eine gemeinsame Randfelderzeugungsvorrichtung für die Halbleiterchips der ersten Gruppe und der zweiten Gruppe ist vorteilhaft, da hierdurch der Produktionsaufwand und der Steuerungsaufwand besonders gering gehalten werden kann. Um dennoch auf die unterschiedlichen Materialien der Halbleiterchips der ersten Gruppe und zweiten Gruppe Rücksicht nehmen zu können und den Stromfluss in den jeweiligen Randzonen individuell an die Materialgegebenheiten der Halbleiterchips anpassen zu können, werden beispielsweise die Passivierungsschichten für die Halbleiterchips der ersten und zweiten Gruppe unterschiedlich dick und/oder mit unterschiedlichen Permittivitäten gewählt. Dadurch sind die elektrischen Felder in den Halbleiterchips der unterschiedlichen Gruppen unterschiedlich groß, obwohl alle Halbleiterchips von derselben zusammenhängenden Elektrode umgeben sind.
Gemäß zumindest einer Ausführungsform umfasst der Träger eine integrierte Schaltung zur einzelnen und unabhängigen Ansteuerung der Halbleiterchips. Bei dem Träger handelt es sich beispielsweise um einen IC-Chip. Insbesondere umfasst der Träger Transistoren, wie Dünnfilm-Transistoren. Jedem Halbleiterchip kann zumindest einer der Transistoren eindeutig zugeordnet sein. Die Transistoren dienen zum An- und Ausschalten der Halbleiterchips.
Gemäß zumindest einer Ausführungsform ist bei jedem Halbleiterchip die zugehörige Halbleiterschichtenfolge zwischen der n-Elektrode und der p-Elektrode angeordnet. Die n- und p-Elektroden sind zum Beispiel flächig auf die Halbleiterschichtenfolgen aufgebracht.
Gemäß zumindest einer Ausführungsform handelt es sich bei den Halbleiterchips jeweils um Dünnfilm-Chips. Das heißt, ein Aufwachssubstrat ist von der Halbleiterschichtenfolge entfernt .
Gemäß zumindest einer Ausführungsform ist bei jedem Halbleiterchip entweder die n-Elektrode oder die p-Elektrode dem Träger zugewandt und mit einer Anschlussfläche des Trägers elektrisch leitend verbunden. Die Anschlussflächen des Trägers können wiederum elektrisch leitend mit den zugeordneten Transistoren verbunden sein. Die Anschlussflächen sind beispielsweise Metallisierungen des Trägers .
Gemäß zumindest einer Ausführungsform sind jeweils die dem Träger abgewandten Elektroden der Halbleiterchips, also entweder die n-Elektroden oder die p-Elektroden, durch eine transparente, elektrisch leitende Schicht elektrisch leitend miteinander verbunden. Die transparente elektrisch leitende Schicht umfasst beispielsweise ein TCO, wie Indiumzinnoxid, kurz ITO, oder besteht daraus. Bevorzugt ist die transparente, elektrisch leitende Schicht von der oder den Randfelderzeugungsvorrichtungen elektrisch isoliert.
Als nächstes wird ein Betriebsverfahren zum Betreiben eines hier beschriebenen optoelektronischen Bauteils angegeben. Dabei wird mit der gemeinsamen Randfelderzeugungsvorrichtung zeitweise oder dauerhaft in den umlaufenden Randbereichen der aktiven Zonen der Halbleiterchips der ersten Gruppe ein elektrisches Feld erzeugt, womit im Betrieb ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen gesteuert wird. Umfasst das optoelektronische Bauteil eine zweite Gruppe mit zugeordneten Halbleiterchips und mit zugeordneter Randfelderzeugungsvorrichtung, so wird durch die der zweiten Gruppe zugeordnete Randfelderzeugungsvorrichtung zeitweise oder dauerhaft in den Randbereichen der aktiven Zonen der Halbleiterchips der zweiten Gruppe ein elektrisches Feld erzeugt und dadurch ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen gesteuert. Gemäß zumindest einer Ausführungsform des Betriebsverfahrens umfasst die Randfelderzeugungsvorrichtung die zusammenhängende Elektrode. An der zusammenhängenden Elektrode wird zeitweise oder dauerhaft eine elektrische Spannung von mindestens 4 V oder 5 V oder 10 V oder 15 V oder 30 V oder 60 V angelegt. Diese Spannungsdifferenz liegt insbesondere zwischen der zusammenhängenden Elektrode der Randfelderzeugungsvorrichtung und den p-Elektroden oder den n-Elektroden der Halbleiterchips an. Bevorzugt wird die zusammenhängende Elektrode auf ein negativeres Potential als die n-Elektroden der Halbleiterchips gebracht.
Gemäß zumindest einer Ausführungsform nehmen die Randbereiche in Draufsicht gesehen zeitweise oder dauerhaft jeweils mindestens 5 % oder 25 % oder 50 % oder 75 % der aktiven Zonen ein. Es ist möglich, dass die Randbereiche zeitweise jeweils die gesamte aktive Zone umfassen, in Draufsicht gesehen .
Als nächstes wird das Verfahren zur Herstellung eines optoelektronischen Bauteils angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines hier beschriebenen optoelektronischen Bauteils. Alle im Zusammenhang mit dem optoelektronischen Bauteil offenbarten Merkmale sind daher auch für das Verfahren zur Herstellung offenbart und umgekehrt .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt A), in dem mehrere optoelektronische Halbleiterchips auf einen Träger aufgebracht werden. Die Halbleiterchips sind vor dem Schritt A) bereits vereinzelt, hängen also nicht zusammen. Jeder Halbleiterchip umfasst eine Halbleiterschichtenfolge mit einer n-dotierten Schicht, einer p-dotierten Schicht und einer aktiven Zone zur Erzeugung von Strahlung mittels Elektrolumineszenz zwischen der p-dotierten Schicht und der n-dotierten Schicht. Ferner umfasst jeder Halbleiterchip zumindest eine Seitenfläche, die sich quer zur aktiven Zone erstreckt und die Halbleiterschichtenfolge in einer lateralen Richtung begrenzt. Darüber hinaus umfasst jeder Halbleiterchip eine p-Elektrode und eine n-Elektrode zur elektrischen Kontaktierung der p-dotierten Schicht und der n-dotierten Schicht.
Gemäß zumindest einer Ausführungsform wird in einem Schritt B) des Verfahrens jeweils eine Passivierungsschicht an der jeweiligen Seitenfläche der Halbleiterschichtenfolge der Halbleiterchips angeordnet. Auf jeden Halbleiterchip kann dabei eine eigene Passivierungsschicht angeordnet werden. Alternativ wird auf allen Halbleiterchips dieselbe, zusammenhängende Passivierungsschicht angeordnet. Der Schritt B) kann vor oder nach dem Schritt A) ausgeführt werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt C), in dem eine gemeinsame
Randfelderzeugungsvorrichtung für eine erste Gruppe aus Halbleiterchips ausgebildet wird. Die gemeinsame Randfelderzeugungsvorrichtung wird bei jedem Halbleiterchip der ersten Gruppe an einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht auf Höhe der aktiven Zone angeordnet. Der Schritt C) wird bevorzugt nach den Schritten A) und B) ausgeführt. Die Randfelderzeugungsvorrichtung ist dazu eingerichtet, mindestens zeitweise in Randbereichen der aktiven Zonen ein elektrisches Feld zu erzeugen, sodass im Betrieb der Halbleiterchips der ersten Gruppe ein Stromfluss durch die Halbleiterschichtenfolgen in den Randbereichen steuerbar ist. Gemäß zumindest einer Ausführungsform umfasst das Ausbilden der Randfelderzeugungsvorrichtung das Auffüllen von Zwischenräumen zwischen den Halbleiterchips mit einem elektrisch leitenden Material. Das elektrisch leitende Material formt sich dabei bevorzugt formschlüssig an den Passivierungsschichten an. Besonders bevorzugt werden die Zwischenräume zumindest bis zur Höhe der aktiven Zonen mit dem elektrisch leitenden Material gefüllt. Das elektrisch leitende Material bildet anschließend eine zusammenhängende Elektrode der Randfelderzeugungsvorrichtung. Es können zunächst alle Zwischenräume zwischen den Halbleiterchips mit dem elektrisch leitenden Material gefüllt werden.
Gemäß zumindest einer Ausführungsform wird das elektrisch leitende Material nach dem Auffüllen der Zwischenräume von Seitenflächen einiger Halbleiterchips entfernt. Bei diesen Halbleiterchips soll zum Beispiel keine
Randfelderzeugungsvorrichtung verwendet werden. Das Entfernen kann durch einen Strukturierungsprozess mithilfe einer Maske erfolgen. Zum Beispiel wird das elektrisch leitende Material durch Ätzen entfernt.
Weitere vorteilhafte Ausführungsformen und Weiterbildungen des optoelektronischen Bauteils und des Verfahrens zur Herstellung eines optoelektronischen Bauteils ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 bis 15, 17 und 18 verschiedene Positionen in Ausführungsbeispielen des Verfahrens zur Herstellung eines optoelektronischen Bauteils,
Figuren 8, 11, 14, 16 und 18 verschiedene Ausführungsbeispiele des optoelektronischen Bauteils in Querschnittsansichten und Draufsicht.
In den Figuren 1 bis 8 ist ein erstes Ausführungsbeispiel des Verfahrens gezeigt. In der ersten Position der Figur 1 ist ein Träger 8 bereitgestellt. Der Träger 8 umfasst eine Mehrzahl von Anschlussflächen 80, die beispielsweise jeweils aus einem Metall gebildet sind und zunächst freiliegen. Bei dem Träger 8 handelt es sich zum Beispiel um einen Siliziumträger mit einer integrierten Schaltung. Jede der Anschlussflächen 80 kann mit einem Transistor der integrierten Schaltung elektrisch leitend verbunden sein.
In der Position der Figur 2 werden mehrere, voneinander separierte Halbleiterchips 1 bereitgestellt und auf den Träger 8 aufgebracht. Jeder Halbleiterchip 1 umfasst eine Halbleiterschichtenfolge 2 mit einer n-dotierten Schicht 20, einer p-dotierten Schicht 21 und einer aktive Zone 22 zwischen der n-dotierten Schicht 20 und der p-dotierten Schicht 22. Die Halbleiterschichtenfolge 2 ist in lateraler Richtung, parallel zu einer Haupterstreckungsebene der aktiven Zone 22, durch Seitenflächen 25 begrenzt. Die Seitenflächen 25 verlaufen jeweils quer zur aktiven Zone 22. Die Seitenflächen 25 sind aus dem Halbleitermaterial der Halbleiterschichtenfolge 2 gebildet. Bei dem
Halbleitermaterial der Halbleiterschichtenfolge 2 handelt es sich beispielsweise um ein Nitrid-basiertes
Halbleitermaterial. Zum Beispiel sind die Halbleiterchips 1 alle AlInGaN-Chips.
Die Halbleiterchips 1 weisen jeweils eine n-Elektrode 30 und eine p-Elektrode 31 auf, über die die n-dotierte Schicht 20 und die p-dotierte Schicht 21 elektrisch kontaktiert sind.
Die Halbleiterschichtenfolgen 2 sind jeweils zwischen den Elektroden 30, 31 angeordnet. Im Betrieb eines Halbleiterchips 1 werden über die Elektroden 30, 31 Ladungsträger zugeführt, die in der aktiven Zone 22 rekombinieren, wodurch elektromagnetische Strahlung erzeugt wird. In der Figur 2 ist zu erkennen, dass die Halbleiterchips 1 jeweils mit der p-Elektrode 31 voran auf den Träger 8 aufgebracht werden. Ebenso wäre aber auch denkbar, die Halbleiterchips mit den n-Elektroden 30 voran auf den Träger aufzubringen.
Ferner ist in der Figur 2 zu sehen, dass die Halbleiterchips 1 jeweils eine Passivierungsschicht 4 aufweisen. Die Passivierungsschichten 4 überdecken die Seitenflächen 25 der Halbleiterchips 1 vorliegend vollständig. Insbesondere sind die Passivierungsschichten 4 direkt auf die Seitenflächen 25 aufgebracht. Bei den Passivierungsschichten 4 handelt es sich beispielsweise jeweils um Schichten aus SiOg oder SiN.
In der Position der Figur 3 ist gezeigt, wie die Halbleiterchips 1 schließlich auf den Träger 8 aufgebracht sind. Insbesondere werden dabei die p-Elektroden 31 jeweils elektrisch leitend mit einer Anschlussfläche 80 verbunden. Figur 4 zeigt eine vierte Position in dem Verfahren. In den Zwischenräumen zwischen den Halbleiterchips 1 ist der Träger 8 nun mit einer dielektrischen Schicht 71 bedeckt, die beispielsweise aus einem Glas (sogenanntes Spin-On Glass) gebildet sein kann. Die dielektrische Schicht 71 soll einen Kurzschluss zwischen den p-Elektroden 31/Anschlussflächen 80 und den im weiteren Verlauf aufgebrachten Materialien verhindern .
In der Position der Figur 5 ist in Zwischenräumen zwischen den Halbleiterchips 1 eine Randfelderzeugungsvorrichtung 5 erzeugt. Die Randfelderzeugungsvorrichtung 5 ist allen Halbleiterchips 1 der Figur 5 zugeordnet. Die in der Figur 5 gezeigten Halbleiterchips 1 bilden eine erste Gruppe 11 aus Halbleiterchips 1.
Zur Erzeugung der Randfelderzeugungsvorrichtung 5 wurde ein elektrisch leitendes Material 50 in die Zwischenräume gefüllt. Das elektrisch leitende Material 50 umgibt die Halbleiterchips 1 formschlüssig und ist in direktem mechanischem Kontakt mit den Passivierungsschichten 4 auf Höhe der aktiven Zonen 22. Das elektrisch leitende Material 50 bildet eine zusammenhängende Elektrode 33, die sowohl von den n-Elektroden 30 als auch von den p-Elektroden 31 der Halbleiterchips 1 elektrisch isoliert ist und deshalb separat mit einer Spannung beaufschlagbar ist. Das elektrisch leitende Material 50 ist beispielsweise ein elektrisch leitendes Glas (Spin-on Glass) oder aufgesputtertes Silizium.
In der Figur 6 ist eine sechste Position des Verfahrens gezeigt, bei dem eine weitere dielektrische Schicht 72 auf die Halbleiterchips 1 und auf das elektrisch leitende Material 50 aufgebracht ist. Die dielektrische Schicht 72 ist beispielsweise zunächst zusammenhängend gebildet. Die dielektrische Schicht 72 wurde beispielsweise mittels Atomlagenabscheidung (ALD) oder chemischer Gasphasenabscheidung (CVD) aufgebracht.
In der Figur 7 ist eine siebte Position in dem Verfahren gezeigt, bei dem die dielektrische Schicht 72 im Bereich der n-Elektroden 30 geöffnet wird. Beispielsweise werden Löcher in die dielektrische Schicht 72 eingebracht.
Figur 8 zeigt eine Position in dem Verfahren, in der eine transparente, elektrisch leitende Schicht 6 aufgebracht ist. Bei der Schicht 6 handelt es sich beispielsweise um eine ITO- Schicht. Die Schicht 6 ist auf die dielektrische Schicht 72 aufgebracht, ist zusammenhängend ausgebildet, und füllt die Öffnungen in der dielektrischen Schicht 72. Innerhalb der Öffnungen ist die Schicht 6 elektrisch leitend mit den n- Elektroden 30 verbunden.
Figur 8 zeigt zugleich ein Ausführungsbeispiel des optoelektronischen Bauteils 100. Im Betrieb der Halbleiterchips 1 wird in den aktiven Zonen 22 elektromagnetische Strahlung erzeugt, die zum Beispiel über die transparente Schicht 6 ausgekoppelt werden kann. Die Halbleiterchips 1 sind über den Träger 8 einzeln und unabhängig voneinander ansteuerbar. Im Betrieb ist die zusammenhängende Elektrode 33 der
Randfelderzeugungsvorrichtung 5 auf einem anderen Potenzial als die Elektroden 30, 31 der Halbleiterchips 1. Insbesondere wird die zusammenhängende Elektrode 33 auf ein solches Potenzial gelegt, dass in Randbereichen 52 der aktiven Zonen 22 ein elektrisches Feld erzeugt wird. Dadurch wird ein Stromfluss durch die Halbleiterschichtenfolgen 2 sowie eine Ladungsträgerrekombination in dem Randbereichen 52 gesteuert. Beispielsweise werden durch das erzeugte elektrische Feld Ladungsträger innerhalb der Halbleiterschichtenfolge 2 aus den Randbereichen 52 hinaus gedrängt, so dass dort die Leitfähigkeit der Halbleiterschichtenfolge 2 reduziert ist.
In dem Ausführungsbeispiel der Figur 8 sind alle Halbleiterchips 1 des Bauteils 100 der ersten Gruppe 11 zugeordnet. Beispielsweise emittieren alle Halbleiterchips 1 im bestimmungsgemäßen Betrieb elektromagnetische Strahlung im selben Wellenlängenbereich. Beispielsweise emittieren alle Halbleiterchips 1 blaues Licht.
In den Figuren 9 bis 11 sind Positionen in einem zweiten Ausführungsbeispiel des Verfahrens gezeigt. Beispielsweise wurden bei diesem Ausführungsbeispiel bis und inklusive des Schrittes des Aufbringens der weiteren dielektrischen Schicht 72 dieselben Schritte ausgeführt wie im ersten Ausführungsbeispiel. In der Figur 9 werden aber anders als in der Figur 7 keine Öffnungen in die dielektrische Schicht 72 eingebracht sondern die dielektrische Schicht 72 wird vollflächig rückgeätzt, beispielsweise durch trockenchemisches oder nasschemisches Ätzen.
Wie in der Figur 10 zu sehen ist, wird die dielektrische Schicht 72 soweit rückgeätzt, bis die n-Elektroden 30 der Halbleiterchips 1 freigelegt sind.
Figur 11 zeigt das fertige optoelektronische Bauteil 100 nach dem wieder eine transparente, elektrisch leitende Schicht 6 auf die dielektrische Schicht 72 und die n-Elektroden 30 aufgebracht wurde. In den Figuren 12 bis 14 ist ein drittes Ausführungsbeispiel des Verfahrens anhand von Positionen des Verfahrens gezeigt. In der Figur 12 ist wieder zunächst ein Träger 8 bereitgestellt, der zum Beispiel wie der Träger 8 aus der Figur 1 gewählt ist. Optoelektronische Halbleiterchips 1 werden auf den Träger 8 aufgebracht. Im Unterschied zu den Halbleiterchips 1 aus den Positionen der Figuren 2 und 3 weisen die Halbleiterchips 1 hier beim Aufbringen noch keine Passivierungsschicht auf den Seitenflächen 25 der Halbleiterschichtenfolgen 2 auf.
In der Position der Figur 13 sind die Halbleiterchips 1 auf dem Träger 8 montiert und elektrisch leitend mit dem Träger 8 verbunden. Nach dem Montieren und elektrisch leitenden Verbinden wurden die Halbleiterchips 1 mit einer Passivierungsschicht 4 überzogen. Diese wurde beispielsweise mittels ALD abgeschieden. Durch ein nachträgliches Aufbringen der Passivierungsschicht 4 kann mit Vorteil die Dicke der Passivierungsschicht 4 nachträgliche eingestellt werden und auf die nötigen elektrischen Felder, die durch die Randfelderzeugungsvorrichtung generiert werden, angepasst werden. Zudem kann der Schritt des Aufbringens der dielektrischen Schicht 71 eingespart werden, denn die Passivierungsschicht 4 wird hier auch im Bereich der Zwischenräume auf den Träger 8 aufgebracht und isoliert die p-Kontakte 31 vor der Randfelderzeugungsvorrichtung 5.
Figur 14 zeigt eine Position in dem dritten Ausführungsbeispiel des Verfahrens, in der das optoelektronische Bauteil 100 fertiggestellt ist. Nach dem Ausbilden der Passivierungsschicht 4 wurden beispielsweise dieselben Schritte durchgeführt, die auch im ersten Ausführungsbeispiel des Verfahrens durchgeführt wurden.
Figur 15 zeigt eine Position in einem vierten Ausführungsbeispiel des Verfahrens. Wie in der Position der Figur 2 des ersten Ausführungsbeispiels werden Halbleiterchips 1, die auf den Seitenflächen 25 der Halbleiterschichtenfolge 2 bereits mit einer Passivierungsschicht 4 bedeckt sind, auf den Träger 8 aufgebracht. Zusätzlich weisen die Halbleiterchips 1 hier auf den der Halbleiterschichtenfolge 2 abgewandten Seiten der Passivierungsschicht 4 jeweils eine weitere Elektrode 33a auf. Die weiteren Elektroden 33a der einzelnen Halbleiterchips 1 werden dann beispielsweise durch Auffüllen des elektrisch leitenden Materials 50 elektrisch miteinander verbunden, sodass wieder eine zusammenhängende Elektrode 33 entsteht .
Figur 16 zeigt ein Ausführungsbeispiel des optoelektronischen Bauteils 100 in Draufsicht. Das optoelektronische Bauteil 100 umfasst hier eine erste Gruppe 11 und eine zweite Gruppe 12, denen jeweils eine Mehrzahl von Halbleiterchips 1 zugeordnet ist. Die zu unterschiedlichen Gruppen gehörenden Halbleiterchips 1 sind unterschiedlich schraffiert.
Die Halbleiterchips 1 der ersten Gruppe 11 sind alternierend mit den Halbleiterchips 1 der zweiten Gruppe 12 angeordnet. Den Halbleiterchips 1 der ersten Gruppe 11 ist eine gemeinsame Randfelderzeugungsvorrichtung 5 in Form einer zusammenhängenden Elektrode 33 zugeordnet, so wie es beispielsweise im Zusammenhang mit den vorhergehenden Figuren erläutert wurde. Zu erkennen ist, dass die zusammenhängende Elektrode 33 nur die Seitenflächen 25 der Halbleiterchips 1 der ersten Gruppe 11 überdeckt. Von den Seitenflächen 25 der Halbleiterchips 1 der zweiten Gruppe 12 ist die zusammenhängende Elektrode 33 beabstandet, beispielsweise durch einen gasgefüllten Zwischenraum. Die zusammenhängende Elektrode 33 bildet ein Gitternetz um die Halbleiterchips 1 der ersten Gruppe 11.
Bei den Halbleiterchips 1 der ersten Gruppe 11 handelt es sich beispielsweise um blauemittierende Halbleiterchips. Bei den Halbleiterchips 1 der zweiten Gruppe 12 handelt es sich beispielsweise um rot- oder grünemittierende Halbleiterchips.
Figur 17 zeigt eine Position in einem fünften Ausführungsbeispiel des Verfahrens. Dabei ist eine ähnliche Position wie in der Figur 2 gezeigt. Im Unterschied zur Figur 2 sind hier aber verschiedene optoelektronische Halbleiterchips 1 bereitgestellt, die unterschiedlichen Gruppen 11, 12, 13 zugeordnet sind/werden. Die Halbleiterchips 1 aus der ersten Gruppe 11 sind beispielsweise blauemittierende Halbleiterchips, die Halbleiterchips 1 aus der zweiten Gruppe 12 sind beispielsweise rotemittierende Halbleiterchips und die Halbleiterchips 1 aus der dritten Gruppe 13 sind beispielsweise grünemittierende Halbleiterchips.
Je nach Gruppe ist die Passivierungsschicht 4 auf den Seitenflächen 25 der Halbleiterchips 1 unterschiedlich dick gewählt. Alternativ oder zusätzlich könnten je nach Gruppe die Passivierungsschichten 4 aus einem Material mit anderen Permittivitäten gebildet sein.
In der Figur 18 ist eine Position des Verfahrens gezeigt, nachdem das optoelektronische Bauteil 100 fertiggestellt wurde. Allen Halbleiterchips 1 der drei Gruppen 11, 12, 13 ist hier dieselbe Randfelderzeugungsvorrichtung 5 in Form einer zusammenhängenden Elektrode 33 aus einem elektrisch leitend Material 50 zugeordnet. Die Randfelderzeugungsvorrichtung 5 bedeckt also alle Seitenflächen 25 aller Halbleiterchips 1. Die zusammenhängende Elektrode 33 kann wiederum auf ein von den Elektroden 30, 31 verschiedenes Potenzial gebracht werden. Die in den Randbereichen 25 der Halbleiterchips 1 erzeugten elektrischen Felder zur Steuerung des Stromflusses in den Randbereichen 25 sind für die Halbleiterchips 1 der verschiedenen Gruppen 11, 12, 13 unterschiedlich. Dies ist durch die unterschiedlichen Dicken der Passivierungsschichten 4 bedingt. So können die Stromflüsse in den Randbereichen 24 der Halbleiterchips je nach zugeordneter Gruppe unterschiedlich gesteuert werden, obwohl allen Halbleiterchips 1 dieselbe Randfelderzeugungsvorrichtung 5 zugeordnet ist.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugszeichenliste
1 optoelektronischer Halbleiterchip
2 Halbleiterschichtenfolge
4 Passivierungsschicht
5 Randfelderzeugungsvorrichtung
6 transparente, elektrisch leitende Schicht
8 Träger
11 erste Gruppe
12 zweite Gruppe
13 dritte Gruppe
20 n-leitende Schicht
21 p-leitende Schicht
22 aktive Zone
25 Seitenfläche
30 n-Elektrode
31 p-Elektrode
33 zusammenhängende Elektrode
33a weitere Elektrode
52 Randbereich
71 dielektrische Schicht
72 dielektrische Schicht
80 Anschlussfläche
100 optoelektronisches Bauteil

Claims

Patentansprüche
1. Optoelektronisches Bauteil (100) umfassend:
- einen Träger (8),
- mehrere einzeln und unabhängig ansteuerbare optoelektronische Halbleiterchips (1) auf dem Träger (8), wobei,
- jeder Halbleiterchip (1) eine Halbleiterschichtenfolge (2), mit einer n-dotierten Schicht (20), einer p-dotierten Schicht
(21), einer aktiven Zone (22) zur Erzeugung von Strahlung mittels Elektrolumineszenz zwischen der p-dotierten Schicht (21) und der n-dotierten Schicht (20) und einer Seitenfläche (25), die sich quer zur aktiven Zone (22) erstreckt und die Halbleiterschichtenfolge (2) in einer lateralen Richtung begrenzt, sowie eine p-Elektrode (31) und eine n-Elektrode (30) zur elektrischen Kontaktierung der p-dotierten Schicht (21) und der n-dotierten Schicht (20) umfasst,
- die Halbleiterchips (1) jeweils eine elektrisch isolierende Passivierungsschicht (4) an der jeweiligen Seitenfläche (25) der Halbleiterschichtenfolge (2) aufweisen,
- zumindest einige der Halbleiterchips (1) einer ersten Gruppe (11) zugeordnet sind,
- den Halbleiterchips (1) der ersten Gruppe (11) eine gemeinsame Randfelderzeugungsvorrichtung (5) zugeordnet ist, die bei jedem Halbleiterchip (1) der ersten Gruppe (11) an einer der Halbleiterschichtenfolge (2) abgewandten Seite der Passivierungsschicht (4) auf Höhe der aktiven Zone (22) angeordnet ist,
- die Randfelderzeugungsvorrichtung (5) dazu eingerichtet ist, mindestens zeitweise in Randbereichen (52) der aktiven Zonen (22) ein elektrisches Feld zu erzeugen, sodass im Betrieb der Halbleiterchips (1) der ersten Gruppe (11) ein Stromfluss durch die Halbleiterschichtenfolgen (2) in den Randbereichen (52) steuerbar ist,
- die Halbleiterchips (1) der ersten Gruppe (11) jeweils zur Emission von elektromagnetischer Strahlung eines ersten Wellenlängenbereichs eingerichtet sind,
- einige der Halbleiterchips (1) einer zweiten Gruppe (12) zugeordnet sind,
- die Halbleiterchips (1) der zweiten Gruppe (12) jeweils zur Emission von Strahlung eines vom ersten Wellenlängenbereich verschiedenen zweiten Wellenlängenbereichs eingerichtet sind,
- den Halbleiterchips (1) der zweiten Gruppe (11) eine gemeinsame Randfelderzeugungsvorrichtung (5) zugeordnet ist, die bei jedem Halbleiterchip (1) der zweiten Gruppe (12) an einer der Halbleiterschichtenfolge (2) abgewandten Seite der Passivierungsschicht (4) auf Höhe der aktiven Zone (22) angeordnet ist,
- die Passivierungsschichten (4) der Halbleiterchips (1) der ersten Gruppe (11) andere Dicken aufweisen als die der Halbleiterchips (1) der zweiten Gruppe (12), und
- den Halbleiterchips (1) der ersten Gruppe (11) und den Halbleiterchips (1) der zweiten Gruppe (12) dieselbe gemeinsame Randfelderzeugungsvorrichtung (5) zugeordnet ist.
2. Optoelektronisches Bauteil (100) nach Anspruch 1, wobei
- die Halbleiterchips (1) beabstandet zueinander auf dem Träger (8) angeordnet sind,
- die gemeinsame Randfelderzeugungsvorrichtung (5) der Halbleiterchips (1) der ersten Gruppe (11) eine zusammenhängende Elektrode (33) umfasst,
- die zusammenhängende Elektrode (33) bei jedem Halbleiterchip (1) der ersten Gruppe (11) zumindest auf Höhe der aktiven Zonen (22) die Passivierungsschicht (4) bedeckt. 3. Optoelektronisches Bauteil (100) nach Anspruch 2, wobei
- Zwischenräume zwischen Halbleiterchips (1) der ersten Gruppe (11) zumindest teilweise mit einem elektrisch leitenden Material (50) gefüllt sind,
- die zusammenhängende Elektrode (33) das elektrisch leitende Material (50) umfasst.
4. Optoelektronisches Bauteil (100) nach Anspruch 1, wobei Halbleiterchips (1) aus der ersten Gruppe (11) alternierend mit Halbleiterchips (1) aus der zweiten Gruppe (12) auf dem Träger (8) angeordnet sind.
5. Optoelektronisches Bauteil (100) nach Anspruch 1 oder 4, wobei die Halbleiterchips (1) der zweiten Gruppe (12) keine Randfelderzeugungsvorrichtung (5) aufweisen.
6. Optoelektronisches Bauteil (100) nach Anspruch 1, wobei die gemeinsame Randfelderzeugungsvorrichtung (5) der Halbleiterchips (1) der ersten Gruppe (11) elektrisch isoliert ist von der gemeinsamen
Randfelderzeugungsvorrichtung (5) der Halbleiterchips (1) der zweiten Gruppe (12).
7. Optoelektronisches Bauteil (100) nach einem der vorhergehenden Ansprüche, wobei der Träger (8) eine integrierte Schaltung zur einzelnen und unabhängigen Ansteuerung der Halbleiterchips (1) umfasst.
8. Optoelektronisches Bauteil (100) nach einem der vorhergehenden Ansprüche, wobei
- bei jedem Halbleiterchip (1) die zugehörige Halbleiterschichtenfolge (2) zwischen der n-Elektrode (30) und der p-Elektrode (31) angeordnet ist, - bei jedem Halbleiterchip (1) entweder die n-Elektrode (30) oder die p-Elektrode (31) dem Träger (8) zugewandt ist und mit einer Anschlussfläche (80) des Trägers (8) elektrisch leitend verbunden ist.
9. Optoelektronisches Bauteil (100) nach Anspruch 8, wobei die jeweils dem Träger (8) abgewandten Elektroden (30, 31) der Halbleiterchips (1) durch eine transparente, elektrisch leitende Schicht (6) elektrisch leitend miteinander verbunden sind.
10. Betriebsverfahren zum Betreiben eines optoelektronischen Bauteils (1) nach einem der vorhergehenden Ansprüche, wobei mit der gemeinsamen Randfelderzeugungsvorrichtung (5) zeitweise oder dauerhaft in den Randbereichen (52) der aktiven Zonen (22) der Halbleiterchips (1) der ersten Gruppe (11) und der zweiten Gruppe (12) ein elektrisches Feld erzeugt wird, womit im Betrieb ein Stromfluss durch die Halbleiterschichtenfolgen (2) in den Randbereichen (52) gesteuert wird.
11. Verfahren zur Herstellung eines optoelektronischen Bauteils (100) nach Anspruch 1 umfassend die Schritte:
A) Aufbringen mehrerer optoelektronischer Halbleiterchips (1) auf einen Träger (8), wobei
- jeder Halbleiterchip (1) eine Halbleiterschichtenfolge (2), mit einer n-dotierten Schicht (20), einer p-dotierten Schicht (21), einer aktiven Zone (22) zur Erzeugung von Strahlung mittels Elektrolumineszenz zwischen der p-dotierten Schicht (21) und der n-dotierten Schicht (20) und einer Seitenfläche (25), die sich quer zur aktiven Zone (22) erstreckt und die Halbleiterschichtenfolge (2) in einer lateralen Richtung begrenzt, sowie eine p-Elektrode (31) und eine n-Elektrode (30) zur elektrischen Kontaktierung der p-dotierten Schicht (21) und der n-dotierten Schicht (20) umfasst;
B) Aufbringen jeweils einer Passivierungsschicht (4) an der jeweiligen Seitenfläche (25) der Halbleiterschichtenfolge (2) der Halbleiterchips (1);
C) Ausbilden einer gemeinsamen Randfelderzeugungsvorrichtung (5) für eine erste Gruppe (11) und eine zweite Gruppe (12) aus Halbleiterchips (1), wobei die gemeinsame Randfelderzeugungsvorrichtung (5) bei jedem Halbleiterchip (1) der ersten Gruppe (11) und der zweiten Gruppe (12) an einer der Halbleiterschichtenfolge (2) abgewandten Seite der Passivierungsschicht (4) auf Höhe der aktiven Zone (22) angeordnet wird,
- die Randfelderzeugungsvorrichtung (5) dazu eingerichtet ist, mindestens zeitweise in Randbereichen (52) der aktiven Zonen (22) ein elektrisches Feld zu erzeugen, sodass im Betrieb der Halbleiterchips (1) der ersten Gruppe (11) und der zweiten Gruppe (12) ein Stromfluss durch die Halbleiterschichtenfolgen (2) in den Randbereichen (52) steuerbar ist.
12. Verfahren nach Anspruch 11, wobei das Ausbilden der Randfelderzeugungsvorrichtung (5) das Auffüllen von Zwischenräumen zwischen den Halbleiterchips (1) mit einem elektrisch leitenden Material (50) umfasst.
13. Verfahren nach Anspruch 12, wobei das elektrisch leitende Material (50) anschließend von den Seitenflächen (25) einiger Halbleiterchips (1) entfernt wird.
PCT/EP2020/079658 2019-11-07 2020-10-21 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils WO2021089330A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/774,870 US20230125745A1 (en) 2019-11-07 2020-10-21 Optoelectronic component and method for producing an optoelectronic component
CN202080084071.8A CN114787995A (zh) 2019-11-07 2020-10-21 光电子器件和用于制造光电子器件的方法
JP2022526121A JP7392138B2 (ja) 2019-11-07 2020-10-21 オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019217228.8A DE102019217228A1 (de) 2019-11-07 2019-11-07 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102019217228.8 2019-11-07

Publications (1)

Publication Number Publication Date
WO2021089330A1 true WO2021089330A1 (de) 2021-05-14

Family

ID=73005630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/079658 WO2021089330A1 (de) 2019-11-07 2020-10-21 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Country Status (5)

Country Link
US (1) US20230125745A1 (de)
JP (1) JP7392138B2 (de)
CN (1) CN114787995A (de)
DE (1) DE102019217228A1 (de)
WO (1) WO2021089330A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040667A1 (de) * 2002-10-31 2004-05-13 Infineon Technologies Ag Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle
US20090267049A1 (en) * 2008-04-24 2009-10-29 Hans Cho Plasmon Enhanced Nanowire Light Emitting Diode
WO2018192879A1 (de) 2017-04-18 2018-10-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und betriebsverfahren für ein optoelektronisches halbleiterbauteil
US20190035974A1 (en) * 2017-07-25 2019-01-31 Shanghai Tianma Micro-electronics Co., Ltd. Micro Light-Emitting Diode Display Panel And Display Device
US20190157341A1 (en) * 2017-11-23 2019-05-23 Century Micro Display Technology (Shenzhen) Co., Ltd. Micro led display panel with double-sides display

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3682584B2 (ja) 2001-08-06 2005-08-10 ソニー株式会社 発光素子の実装方法及び画像表示装置の製造方法
TW567619B (en) 2001-08-09 2003-12-21 Matsushita Electric Ind Co Ltd LED lighting apparatus and card-type LED light source
DE102009018603B9 (de) 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
KR102642019B1 (ko) 2016-12-30 2024-02-28 엘지디스플레이 주식회사 발광 소자 및 그를 포함하는 발광 장치
CN110709989B (zh) 2017-03-30 2023-12-01 维耶尔公司 垂直固态装置
CN109216522B (zh) * 2017-07-07 2020-02-07 鸿富锦精密工业（深圳）有限公司 微型led显示面板
KR102411775B1 (ko) 2017-11-10 2022-06-23 주식회사 루멘스 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040667A1 (de) * 2002-10-31 2004-05-13 Infineon Technologies Ag Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle
US20090267049A1 (en) * 2008-04-24 2009-10-29 Hans Cho Plasmon Enhanced Nanowire Light Emitting Diode
WO2018192879A1 (de) 2017-04-18 2018-10-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und betriebsverfahren für ein optoelektronisches halbleiterbauteil
US20190035974A1 (en) * 2017-07-25 2019-01-31 Shanghai Tianma Micro-electronics Co., Ltd. Micro Light-Emitting Diode Display Panel And Display Device
US20190157341A1 (en) * 2017-11-23 2019-05-23 Century Micro Display Technology (Shenzhen) Co., Ltd. Micro led display panel with double-sides display

Also Published As

Publication number Publication date
CN114787995A (zh) 2022-07-22
JP7392138B2 (ja) 2023-12-05
JP2022554363A (ja) 2022-12-28
US20230125745A1 (en) 2023-04-27
DE102019217228A1 (de) 2021-05-12

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
EP2499668B1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
EP2223336A1 (de) Leuchtdiodenchip mit überspannungsschutz
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2014124853A1 (de) Monolithisches halbleiterchip-array
WO2020074351A1 (de) Optoelektronisches halbleiterbauteil
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
WO2018172205A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2020212252A1 (de) Optoelektronisches halbleiterbauelement
DE102013109781A1 (de) Lichtemittierende Halbleitervorrichtung
WO2017009085A1 (de) Optoelektronisches halbleiterbauelement
DE102015118234A1 (de) Optoelektronisches Bauelement
WO2021089330A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102008030821A1 (de) Elektroluminieszierende Vorrichtung und Verfahren zur Herstellung einer elektroluminieszierenden Vorrichtung
WO2021028185A1 (de) Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements
DE102009054555A1 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102019101544A1 (de) Optoelektronisches Bauelement und Verfahren
WO2019091895A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2021089545A1 (de) Optoelektronisches halbleiterbauteil
WO2015114103A1 (de) Oberflächenmontierbares multichip-bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20796561

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022526121

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20796561

Country of ref document: EP

Kind code of ref document: A1