CN114787995A - 光电子器件和用于制造光电子器件的方法 - Google Patents

光电子器件和用于制造光电子器件的方法 Download PDF

Info

Publication number
CN114787995A
CN114787995A CN202080084071.8A CN202080084071A CN114787995A CN 114787995 A CN114787995 A CN 114787995A CN 202080084071 A CN202080084071 A CN 202080084071A CN 114787995 A CN114787995 A CN 114787995A
Authority
CN
China
Prior art keywords
group
semiconductor
semiconductor chips
field generating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080084071.8A
Other languages
English (en)
Inventor
M.宾德
A.鲁克尔
R.蔡塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN114787995A publication Critical patent/CN114787995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种光电子器件(100)，其包括载体(8)和多个能够被单独地并且独立地驱动的光电子的半导体芯片(1)。每个半导体芯片包括半导体层序列(2)，所述半导体层序列具有n型掺杂层(20)、p型掺杂层(21)、用于产生的辐射的有源区(22)和侧表面(25)，所述侧表面横向于有源区地延伸并且沿横向方向界定半导体层序列。半导体芯片在半导体层序列的相应的侧表面上分别具有电绝缘的钝化层(4)。至少一些半导体芯片配属于第一组(11)。第一组的半导体芯片配置有共同的边缘场产生装置(5)，所述边缘场产生装置在第一组的每个半导体芯片中在钝化层的背离半导体层序列的一侧上布置在有源区的高度上。边缘场产生装置设置用于，至少暂时地在有源区的边缘区域(52)中产生电场，因此在第一组的半导体芯片运行时能够控制在边缘区域中流动通过半导体层序列的电流。

Description

光电子器件和用于制造光电子器件的方法
提供一种光电子器件和用于制造光电子器件的方法。
本发明所要解决的技术问题在于，提供一种光电子器件，所述光电子器件尤其在电流密度较小的情况下具有较高并且稳定的功效。本发明所要解决的另一技术问题在于，提供一种用于制造这种光电子器件的方法。
所述技术问题主要通过独立权利要求的器件和方法解决。有利的设计方案和扩展设计是从属权利要求的技术方案。
首先提供一种光电子器件。所述光电子器件例如是LED阵列、尤其是2D的LED阵列(LED-array)或者视频屏幕的模块。所述器件例如可以使用在用于机动车的前大灯中或者移动电话中的背景照明中或者室内照明中或者屏幕中。
按照至少一个实施方式，光电子器件包括载体。所述载体优选是自承式的并且形成稳定所述器件的部件。载体例如是半导体载体或者陶瓷载体或者玻璃载体或者塑料载体、例如PCB。
按照至少一个实施方式，所述光电子器件在载体上包括多个能够被单独地并且独立地驱动的光电子的半导体芯片。所述半导体芯片尤其是设置用于发射辐射的LED芯片。器件可以包括至少10个或者至少100个或者至少10000个光电子的半导体芯片。半导体芯片并排地布置在载体的上侧上。
半导体芯片在此和以下理解为能够被单独操作和电接触的元件。半导体芯片尤其通过从晶片阵列中的单片化形成。半导体芯片的半导体层序列的侧表面则尤其例如具有来自单片化工艺的痕迹。半导体芯片优选包括在晶片阵列中生长的半导体层序列的正好一个原始相连的区域。半导体芯片的半导体层序列优选设计为相连的
Figure BDA0003676251920000011
因为半导体芯片通过单片化形成，所以半导体芯片的半导体层序列不(再)是相连的。
半导体芯片能够被单独地并且彼此独立地驱动。也就是每个半导体芯片可以被接通和断开，而载体上的所有其它半导体芯片或者任何其它半导体芯片没有被接通或者断开。
按照至少一个实施方式，每个半导体芯片包括半导体层序列，所述半导体层序列具有n型掺杂层、p型掺杂层和有源区。所述有源区设置用于借助电致发光产生辐射并且布置在p型掺杂层和n型掺杂层之间。此外，每个半导体芯片的半导体层序列具有至少一个侧表面，所述侧表面横向于有源区地、即横向于有源区的主延伸平面地延伸。“横向于”尤其表示，侧表面不平行于有源区地延伸。侧表面和有源区相互例如形成至少30°或者至少50°或者至少70°或者约90°或者大于90°的角。
侧表面沿横向方向界定半导体层序列，其中，横向方向是平行于有源区的主延伸平面的方向。有源区优选与(一个或多个)侧表面交界。相同地优选也适用于n型和p型掺杂层。
每个半导体芯片优选包括多个侧表面，通过所述侧表面在所有的横向方向上界定配属的半导体层序列。半导体层序列例如包括四个侧表面。进一步优选地，半导体层序列除了至少一个侧表面之外包括主发射表面，在半导体芯片的运行中，所产生的辐射的例如至少50％或者至少75％通过所述主发射表面从半导体层序列射出。主发射表面横向于或者垂直于一个或多个侧表面延伸并且例如背离载体。主发射表面的棱边长度例如为最大40μm或者最大20μm。主发射表面的面积与周长之比优选为最大10μm或者最大5μm。
按照至少一个实施方式，每个半导体芯片包括用于电接触所述p型掺杂层和所述n型掺杂层的p型电极和n型电极。p型电极和n型电极优选是欧姆导电的并且基于与半导体层序列不同的材料系统。p型电极和n型电极例如由一种或多种金属和/或由一种或多种透明导电氧化物、简称TCO制成。n型电极与n型掺杂层处于电的和机械的接触中，p型电极与p型掺杂层处于电的和机械的接触中。
半导体芯片的半导体层序列优选基于III-V-化合物半导体材料。半导体材料例如是氮化物-化合物半导体材料、例如AlnIn1-n-mGamN，或者磷化物-化合物半导体材料、例如AlnIn1-n-mGamP，或者砷化物-化合物半导体材料、例如AlnIn1-n-mGamAs或者AlnGamIn1-n-mAskP1-k，其中，分别为0≤n≤1，0≤m≤1并且n+m≤1以及0≤k<1。优选地，在此对于半导体层序列的至少一个层或者对于所有层适用0≤n≤0.8，0.4≤m<1并且n+m≤0.95以及0<k≤0.5。在此，半导体层序列可以具有掺杂物质以及附加成分。然而，为了简单只说明了半导体层序列的晶格的主要成分，即Al、As、Ga、In、N或者P，即使它们可以部分地通过少量的其它物质替代和/或补充。
半导体芯片的有源区优选设置用于，产生具有最大强度波长的电磁辐射，所述最大强度波长为至少360nm或者420nm和/或最大860nm或者560nm或者480nm。优选地产生不相干的辐射。有源区尤其分别包含至少一个pn过渡区和/或至少一个量子阱结构，其形式为单量子阱、简称SQW，或者形式为多量子阱结构、简称MQW。每个半导体芯片优选包括正好一个相连的有源区。所述有源区例如分别具有垂直于有源区的主延伸平面测量的、在5nm至5000nm之间(包括5nm和5000nm)的平均厚度。
按照至少一个实施方式，半导体芯片在半导体层序列的相应的侧表面处/侧表面上分别具有电绝缘的钝化层。在每个半导体芯片中，钝化层优选分别至少50％地或者至少75％地或者至少90％地或者完全地覆盖半导体层序列的所有侧表面。半导体芯片的钝化层优选分别设计为相连的并且不具有中断部。所述半导体芯片或者一些半导体芯片的钝化层可以连接在一起。钝化层由介电材料、例如氧化物如氧化硅、或者氮化物如氮化硅、或者玻璃制成。
按照至少一个实施方式，至少一些半导体芯片配属于第一组。所述器件的所有半导体芯片可以配属于第一组。因此第一组是半导体芯片组。
根据至少一个实施方式，第一组的半导体芯片配置有共同的边缘场产生装置。所述边缘场产生装置在第一组的每个半导体芯片中布置在钝化层的背离半导体层序列的一侧上。尤其是第一组的每个半导体芯片被边缘场产生装置包围。例如，在俯视图中观察，边缘场产生装置至少90％地或者完全地包围第一组的每个半导体芯片的有源区。
边缘场产生装置优选分别布置在半导体芯片的有源区的高度上。边缘场产生装置尤其直接地布置在第一组的每个半导体芯片的钝化层上。边缘场产生装置尤其以相连方式形成。例如，边缘场产生装置是相连的层/层序列或者相连的成型体，其被施加到第一组半导体芯片的所有侧表面上。
边缘场产生装置布置在有源区的高度上例如表示，当在俯视图中观察侧表面时，边缘场产生装置分别部分地或者完全地覆盖有源区。边缘场产生装置优选分别大部分地、例如至少50％或者至少75％或者至少95％地覆盖配属的半导体层序列的侧表面。
按照至少一个实施方式，边缘场产生装置设置用于，至少暂时地在第一组半导体芯片的有源区的边缘区域中产生电场，因此在第一组的半导体芯片运行时在边缘区域中流动通过半导体层序列的电流能够被控制。在每个半导体芯片中，边缘区域可以部分地或者完全地包围半导体芯片。电场尤其通过以下方式产生，即边缘场产生装置被持续充电或者具有持久电荷分布，或者边缘场产生装置被暂时地或者持久地置于非零的电势。电场从边缘场产生装置出发，穿透钝化层并且延伸到半导体层序列和有源区中。
流动通过半导体层序列的电流可以在边缘区域中通过边缘场产生装置控制或者影响。与不具有边缘场产生装置的相同结构的半导体芯片相比，优选地通过边缘场产生装置减小或者阻止边缘区域中的电流(Stromfluss)。特别是在电流密度较小的情况下，如果没有边缘场产生装置，则直接在钝化层存在过高的电流，并且可能存在由于扩散导致的提高的电荷载流子复合，这可归因于半导体层序列的能带结构。这种过高的电流或者这种过高的电荷载流子复合可以优选地通过边缘场产生装置减小到这样的程度，使得边缘区域中的电流密度/电荷载流子复合等于或者约等于或者小于有源区的中心区域中的电流密度/电荷载流子复合。也就是可以通过边缘场产生装置来控制或者调控或者调节、尤其是减少有源区中的边缘区域中的电流并且因此减少电荷载流子复合。由此可以控制边缘区域处的漏电流以及不期望的复合路径，尤其是在电流密度较小的情况下。此外，可以通过驱动边缘场产生装置来调节有源区的在其中发生电荷载流子复合并且因此产生光的面。尤其通过电场使造成漏电流的电荷载流子、即电子和空穴远离所述侧表面。
在至少一个实施方式中，所述光电子器件包括载体和载体上的多个能够被单独地并且独立地驱动的光电子的半导体芯片。每个半导体芯片包括半导体层序列，所述半导体层序列具有n型掺杂层、p型掺杂层、有源区和侧表面，所述有源区在p型掺杂层和n型掺杂层之间用于借助电致发光产生辐射，所述侧表面横向于有源区地延伸并且在横向方向上界定半导体层序列。此外，每个半导体芯片包括用于电接触所述p型掺杂层和所述n型掺杂层的p型电极和n型电极。半导体芯片在半导体层序列的相应的侧表面上分别具有电绝缘的钝化层。至少一些半导体芯片配属于第一组。第一组的半导体芯片配置有一个共同的边缘场产生装置，所述边缘场产生装置在第一组的每个半导体芯片中在钝化层的背离半导体层序列的一侧上布置在有源区的高度上。边缘场产生装置设置用于，至少暂时地在有源区的边缘区域中产生电场，因此在第一组的半导体芯片运行时在边缘区域中流动通过半导体层序列的电流能够被控制。
LED芯片、例如InGaN-LED芯片，可能会显示与台面棱边(侧表面)相关的不期望的现象。具有低于LED芯片的中心区域中的电压的使用电压的寄生二极管可以在台面棱边处形成。尤其是在InGaAlP芯片中，扩散也会导致台面棱边处的提高的复合率。由于寄生二极管，可能会在台面棱边处出现非辐射性的泄漏电流和/或电荷载流子的优先注入(主要在低电流时)。这种现象对于小型LED芯片来说尤其成问题，因为在这些小型LED芯片中，周长与面积之比非常高。寄生二极管的电流馈送在很大程度上取决于作用在台面棱边上的LED芯片的制造工艺。假设主要是台面棱边处的电荷或者台面棱边上的层(例如钝化层)对寄生二极管的电流馈送有较大影响。在台面棱边区域中的半导体中形成电场和能带弯曲，它们导致寄生二极管打开或者关闭。因此，寄生二极管可以通过电荷转载来打开或者关闭。
在专利申请WO 2018/192879 A1中表明，寄生二极管可以通过附加地施加在LED芯片的台面棱边上的边缘场产生装置来操纵，由此可以调节台面棱边处的电流和复合率。在本发明中还利用了为多个半导体芯片配置一个共同的边缘场产生装置的思想，因此在所有这些半导体芯片中，例如通过驱动所述共同的边缘场产生装置实现对相应边缘区域中的电流的同时抑制。就这种器件的制造耗费而言，针对多个半导体芯片使用一个共同的边缘场产生装置是有利的。
按照至少一个实施方式，有源区在每个半导体芯片中在整个半导体层序列上延伸。在此，有源区的结构和材料组成优选地不被有针对性地改变或者变化。尤其是有源区直接在侧表面上以与在半导体层序列的内部区域中完全相同的方式生长。也就是只从有源区的结构不能识别出有源区的边缘区域和其它区域之间的差异。
按照至少一个实施方式，每个半导体芯片设置用于，以较小的电流密度和/或在小电流范围内运行。有源区中的平均电流密度优选为最大100A/cm2或者50A/cm2或者10A/cm2或者1A/cm2。
按照至少一个实施方式，半导体芯片彼此间隔地布置在载体上。因此在半导体芯片之间形成间隙。因此，两个相邻的半导体芯片的相互面对的侧表面彼此间隔开。相邻的半导体芯片的侧表面之间的距离例如为至少1μm或者至少5μm和/或最大100μm或者最大50μm。半导体芯片例如布置在矩形栅格的栅格点上。
按照至少一个实施方式，第一组的半导体芯片的共同的边缘场产生装置包括相连电极或者由相连电极组成。相连电极由导电材料形成。例如，针对在平行于侧表面的方向上的电流，相连电极的比电阻最大为1·108Ω·cm或者最大为1·104Ω·cm或者最大为1Ω·cm。比电阻是在室温下给出的。
相连电极可以形成为一件式。例如，所述相连电极包括或者由以下组成：金属、透明导电氧化物、半导体材料如硅、导电玻璃。相连电极优选地例如通过介电层与半导体芯片的n型电极和p型电极电绝缘。因此，可以与n型电极和p型电极无关地驱动相连电极。在按规定的运行中，相连电极例如处于与被驱动的半导体芯片的n型和p型电极不同的电势上。
按照至少一个实施方式，相连电极在来自第一组的每个半导体芯片中至少在有源区的高度上覆盖钝化层。在该处电极优选地与相应的钝化层直接接触。在第一组的每个半导体芯片的每个侧表面的俯视图中，相连电极可以至少50％地或者至少75％地或者完全地覆盖相应的侧表面。在俯视图中观察，相连电极优选框架式地包围第一组中的每个半导体芯片。
第一组的半导体芯片可以并排地布置。在这种情况下，相连电极优选地在第一组的半导体芯片之间的间隙内部延伸。在载体的俯视图中观察，相连电极具有例如栅格网络的形式，其中，来自第一组的半导体芯片之一布置在网络的每个网格中。
按照至少一个实施方式，第一组的半导体芯片之间的间隙至少部分地填充有导电材料。相连电极包括所述导电材料或者由导电材料组成。
第一组的半导体芯片之间的间隙可以大部分地、例如至少50％地或者至少75％地或者至少90％地填充有导电材料。在此，导电材料优选形状配合地贴靠在第一组的半导体芯片上。导电材料例如在远离载体的方向上与半导体芯片的半导体层序列齐平地终止。
按照至少一个实施方式，共同的边缘场产生装置在有源区上包括一个或者多个静电层。所述静电层优选分别是相连的。优选通过至少一个静电层能够在第一组的半导体芯片的半导体层序列的侧表面上持久地产生电荷、例如表面电荷。电荷或者表面电荷可以直接在半导体层序列中产生或者也可以在钝化层中产生或者可以限制在静电层上。电荷能够体积式地(volumig)存在，也称为体电荷。此外，可以在静电层与钝化层之间的分界面处和/或在钝化层与半导体层序列之间的分界面处产生电荷。静电层可以是向外电绝缘的。静电层可以具有层堆垛。总的来说，静电层优选是电中性的。
按照至少一个实施方式，在半导体芯片的边缘区域中基于边缘场产生装置调节或者调控或者抑制电流(或者说电流流动)，所述边缘区域在俯视图中观察分别具有至少0.1μm或者0.5μm或者1μm或者1.5μm的平均宽度。作为备选或者补充，平均宽度分别为最大10μm或者5μm或者3μm。电流被抑制例如表示，边缘区域中的电流最大为用于产生光的按规定的电流强度的10％或者1％。
按照至少一个实施方式，由于边缘场产生装置，对于每个半导体芯片在边缘区域中的电流密度与有源区的中心区域中的值相同。这尤其以最大为系数3或者2或者1.5的公差适用。
按照至少一个实施方式，在具有配属的边缘场产生装置的每个半导体芯片的按规定的运行中，持久地或者暂时地在俯视图中观察，有源区的总面积与边缘区的面积的商至少为1或者2或者5。作为备选或者补充，该商最大为50或者20或者10。换而言之，边缘区域在按规定的运行中占据了有源区的相对较大的比例。
按照至少一个实施方式，第一组的半导体芯片分别设置用于发射第一波长范围的电磁辐射。例如第一组的半导体芯片在按规定的运行中发射蓝光。第一组的半导体芯片例如是基于氮化物-化合物半导体材料、尤其是AlInGaN的半导体芯片。
按照至少一个实施方式，所述器件的一些半导体芯片配属于第二组。半导体芯片优选独特地配属于相应的组。
按照至少一个实施方式，第二组的半导体芯片分别设置用于发射不同于第一波长范围的第二波长范围的辐射。例如，第一组的半导体芯片发射在第一波长处具有整体强度最大值的辐射，并且第二组的半导体芯片发射在第二波长处具有整体强度最大值的辐射。第一和第二波长例如相差至少50nm或者至少100nm。第一组和第二组的半导体芯片尤其发射不同颜色的光。例如，第二组的半导体芯片基于磷化物-化合物半导体材料和/或砷化物-化合物半导体材料。例如，第二组的半导体芯片分别发射红光和/或绿光。
此外，还可以存在配置有一些半导体芯片的第三组，其中，第三组的半导体芯片发射第三波长范围的辐射，该第三波长范围不同于第一波长范围和第二波长范围。例如，第三组的半导体芯片基于砷化物-化合物半导体材料。
第一组的半导体芯片优选发射蓝光，第二组的半导体芯片发射绿光并且第三组的半导体芯片发射红光。例如，所述器件包括多个像素，其中，每个像素独特地配置有来自第一组的至少一个半导体芯片、来自第二组的至少一个半导体芯片和来自第三组的至少一个半导体芯片。
按照至少一个实施方式，来自第一组的半导体芯片与来自第二组的半导体芯片交替地布置在所述载体上。也就是在第一组的两个半导体芯片之间布置有第二组的至少一个半导体芯片，并且在第二组的两个半导体芯片之间布置有第一组的至少一个半导体芯片。
按照至少一个实施方式，第二组的半导体芯片不具有边缘场产生装置。尤其是第二组的半导体芯片的钝化层由此向外裸露和/或在钝化层的背离半导体层序列的一侧上没有被导电材料覆盖。尤其是没有为第二组的半导体芯片配置与第一组的半导体芯片相同的边缘场产生装置。
按照至少一个实施方式，第二组的半导体芯片配置有一个共同的边缘场产生装置。所述共同的边缘场产生装置在第二组的每个半导体芯片中在钝化层的背离半导体层序列的一侧上布置在有源区的高度上。第二组半导体芯片的共同的边缘场产生装置可以类似于第一组半导体芯片的共同的边缘场产生装置地构造。尤其是关于第一组半导体芯片的共同的边缘场产生装置公开的所有特征也针对第二组半导体芯片的共同的边缘场产生装置公开。
按照至少一个实施方式，第一组的半导体芯片的共同的边缘场产生装置相对于第二组的半导体芯片的共同的边缘场产生装置电绝缘。第一组和第二组的边缘场产生装置因此不相连并且彼此不同。在边缘场产生装置分别包括相连电极或者由相连电极组成的情况下，两个相连电极彼此电绝缘并且可以彼此独立地被接触(触点接通)。在第一组和第二组的半导体芯片在其结构上不同、例如半导体层序列的材料不同的情况下，可以有利地针对每个组单独地调整边缘区域中的电流并且因此考虑半导体材料的差异。
按照至少一个实施方式，第一组的半导体芯片的钝化层具有不同于第二组的半导体芯片的钝化层的厚度。例如，第一组的半导体芯片的钝化层的厚度与第二组的半导体芯片的相应厚度相差至少10％或者至少25％或者至少50％。厚度尤其是指侧表面区域中的平均厚度。作为备选或者补充，第一组的半导体芯片的钝化层可以具有与第二组的半导体芯片的钝化层不同的介电常数。例如，第一组的钝化层的介电常数与第二组的钝化层的介电常数相差至少10％或者至少25％或者至少50％。
按照至少一个实施方式，半导体芯片的钝化层分别具有至少5nm或者10nm或者20nm或者50nm的平均厚度。作为备选或者补充，钝化层的平均厚度最大分别为1μm或者500nm或者250nm。尤其通过钝化层定义边缘场产生装置与半导体层序列的侧表面之间的距离。因此，边缘场产生装置优选非常靠近有源区的侧表面。
按照至少一个实施方式，第一组的半导体芯片和第二组的半导体芯片配置有相同的共同的边缘场产生装置。在该边缘场产生装置包括相连电极或者由相连电极组成的情况下，该相连电极优选地在第一组和第二组的所有半导体芯片之间的间隙内延伸并且在有源区的高度上覆盖第一组和第二组的半导体芯片的钝化层。边缘场产生装置尤其在第一组和第二组的所有半导体芯片中处于相同的电势。因此，边缘场产生装置只能针对第一组和第二组的所有半导体芯片同时运行。
用于第一组和第二组的半导体芯片的共同的边缘场产生装置是有利的，因为由此可以将制造耗费和控制耗费保持得特别低。为了仍能够考虑到第一组和第二组的半导体芯片的不同材料并且能够使相应的边缘区域中的电流分别与半导体芯片的材料特性适配，例如对于第一组和第二组的半导体芯片选择具有不同厚度和/或不同介电常数的钝化层。由此，不同组的半导体芯片中的电场大小不同，尽管所有半导体芯片都被相同的相连电极包围。
按照至少一个实施方式，载体包括用于单独地并且独立地驱动半导体芯片的集成电路。载体例如是IC芯片。载体尤其包括晶体管，例如薄膜晶体管。每个半导体芯片可以独特地配置有至少一个晶体管。所述晶体管用于接通和断开半导体芯片。
按照至少一个实施方式，在每个半导体芯片中，在n型电极与p型电极之间布置有配属的半导体层序列。n型电极和p型电极例如面状地施加到半导体层序列上。
按照至少一个实施方式，半导体芯片分别是薄膜芯片。也就是从半导体层序列中去除生长基底。
按照至少一个实施方式，在每个半导体芯片中，或者n型电极或者p型电极朝向载体并且与载体的连接面导电连接。载体的连接面又可以与配属的晶体管导电连接。连接面例如是载体的金属化部。
按照至少一个实施方式，半导体芯片的背离载体的电极、即n型电极或者p型电极分别通过透明的导电层导电地相互连接。透明的导电层例如包括TCO，如氧化铟锡、简称ITO，或者由它组成。透明的导电层优选地与一个或多个边缘场产生装置电绝缘。
接下来说明用于运行在此描述的光电子器件的运行方法。在此，通过共同的边缘场产生装置暂时地或者持久地在第一组的半导体芯片的有源区的环绕的边缘区域中产生电场，由此在运行中控制在边缘区域中流动通过半导体层序列的电流。如果光电子器件包括具有配属的半导体芯片和配属的边缘场产生装置的第二组，则通过配属于第二组的边缘场产生装置暂时地或者持久地在第二组的半导体芯片的有源区的边缘区域中产生电场并且由此控制在边缘区域中流动通过半导体层序列的电流。
按照运行方法的至少一个实施方式，边缘场产生装置包括相连电极。至少4V或者5V或者10V或者15V或者30V或者60V的电压暂时或者持久地施加到相连电极上。该电压差尤其存在于边缘场产生装置的相连电极与半导体芯片的p型电极或者n型电极之间。相连电极优选地被置于比半导体芯片的n型电极更负(negativeres)的电势。
按照至少一个实施方式，在俯视图中观察，边缘区域暂时地或者持久地分别占据有源区的至少5％或者25％或者50％或者75％。在俯视图中观察，边缘区域可以分别暂时地包括整个有源区。
接下来说明用于制造光电子器件的方法。该方法尤其适用于制造在此描述的光电子器件。因此，所有与光电子器件相关地公开的特征也针对制造方法公开并且反之亦然。
按照至少一个实施方式，所述方法包括步骤A)，在所述步骤中，将多个光电子的半导体芯片施加到载体上。半导体芯片在步骤A)之前已经被单片化，因此它们没有连接在一起或者说不相连。每个半导体芯片包括一个半导体层序列，所述半导体层序列具有n型掺杂层、p型掺杂层和在p型掺杂层与n型掺杂层之间用于借助电致发光产生辐射的有源区。此外，每个半导体芯片包括至少一个侧表面，所述侧表面横向于有源区地延伸并且沿横向方向界定半导体层序列。此外，每个半导体芯片包括用于电接触所述p型掺杂层和所述n型掺杂层的p型电极和n型电极。
按照至少一个实施方式，在方法的步骤B)中，在半导体芯片的半导体层序列的相应的侧表面上分别布置钝化层。在此，可以在每个半导体芯片上布置自身的钝化层。备选地，在所有半导体芯片上布置相同的相连的钝化层。步骤B)可以在步骤A)之前或者之后进行。
按照至少一个实施方式，所述方法包括步骤C)，在所述步骤中，针对由半导体芯片组成的第一组构造共同的边缘场产生装置。将共同的边缘场产生装置在第一组的每个半导体芯片中在钝化层的背离半导体层序列的一侧上布置在有源区的高度上。步骤C)优选在步骤A)和B)之后进行。边缘场产生装置设置用于，至少暂时地在有源区的边缘区域中产生电场，因此在第一组的半导体芯片运行时在边缘区域中流动通过半导体层序列的电流能够被控制。
按照至少一个实施方式，所述边缘场产生装置的构造包括用导电材料填充半导体芯片之间的间隙。在此，导电材料优选形状配合地成型在钝化层上。间隙特别优选地用导电材料至少填充至有源区的高度。导电材料接下来形成边缘场产生装置的相连电极。半导体芯片之间的所有间隙可以首先都用导电材料填充。
按照至少一个实施方式，在填充间隙之后，将所述导电材料从一些半导体芯片的侧表面上去除。在这些半导体芯片中例如不应使用边缘场产生装置。可以通过借助掩模的结构化工艺完成去除。例如通过蚀刻去除导电材料。
光电子器件和用于制造光电子器件的方法的其它有利的实施方式和扩展设计由以下结合附图描述的实施例得出。相同、相同类型或者具有相同作用的元件在附图中配设有相同的附图标记。附图和附图中所示元件的彼此的尺寸关系不应被视为是按比例的。相反，为了更好地显示和/或更好地理解，可以夸张地显示各个单独的元件、尤其是层厚度。
在附图中：
图1至15、17和18示出了在用于制造光电子器件的方法的实施例中的不同位置，
图8、11、14、16和18以横截面视图和俯视图示出了光电子器件的不同实施例。
在图1至8中示出该方法的第一实施例。在图1的第一位置中，提供了载体8。载体8包括多个连接面80，所述连接面80例如分别由金属形成并且最初是裸露的。载体8例如是具有集成电路的硅载体。每个连接面80可以与集成电路的晶体管导电地连接。
在图2所示的位置中，提供多个彼此单片化的半导体芯片1并且施加到载体8上。每个半导体芯片1包括半导体层序列2，所述半导体层序列具有n型掺杂层20、p型掺杂层21和处于n型掺杂层20和p型掺杂层22之间的有源区22。半导体层序列2在横向方向上平行于有源区22的主延伸平面地通过侧表面25界定。侧表面25分别横向于有源区22延伸。侧表面25由半导体层序列2的半导体材料形成。半导体层序列2的半导体材料例如是基于氮化物的半导体材料。例如半导体芯片1都是AlInGaN芯片。
半导体芯片1分别具有n型电极30和p型电极31，n型掺杂层20和p型掺杂层21通过所述n型电极和p型电极电接触。半导体层序列2分别布置在电极30、31之间。在半导体芯片1的运行中，通过电极30、31输入电荷载流子，所述电荷载流子在有源区22中复合，由此产生电磁辐射。在图2中可以看出，半导体芯片1分别以p型电极31在前面地施加到载体8上。然而，也可以考虑的是，半导体芯片以n型电极30在前面地施加到载体上。
在图2中还可以看出，半导体芯片1分别具有钝化层4。钝化层4在此完全覆盖半导体芯片1的侧表面25。尤其地，钝化层4直接施加到侧表面25上。钝化层4例如分别是由SiO2或者SiN制成的层。
在图3中的位置中示出了半导体芯片1最终如何施加到载体8上。在此，p型电极31尤其分别与连接面80导电连接。
图4示出了该方法中的第四位置。在半导体芯片1之间的间隙中，载体8现在被介电层71覆盖，所述介电层71例如可以由玻璃(所谓的旋涂玻璃)形成。介电层71应该防止p型电极31/连接面80与随后施加的材料之间的短路。
在图5所示的位置中，在半导体芯片1之间的间隙中制造边缘场产生装置5。边缘场产生装置5配属于图5的所有半导体芯片1。图5所示的半导体芯片1形成第一组11半导体芯片1。
为了制造边缘场产生装置5，将导电材料50填充在间隙中。导电材料50形状配合地包围半导体芯片1并且在有源区22的高度上与钝化层4直接机械接触。导电材料50形成相连电极33，所述相连电极相对于半导体芯片1的n型电极30和p型电极31是电绝缘的，并且因此可以被分别加载电压。导电材料50例如是导电玻璃(旋涂玻璃)或者溅镀的硅。
在图6中示出该方法的第六位置，其中将其它的介电层72施加到半导体芯片1和导电材料50上。介电层72例如最初相连地形成。例如，通过原子层沉积(ALD)或者化学气相沉积(CVD)施加介电层72。
在图7中示出了该方法中的第七位置，其中介电层72在n型电极30的区域中被开口。例如将孔洞开设到介电层72中。
图8示出了所述方法中的施加透明的导电层6的位置。层6例如是ITO层。层6施加在介电层72上，相连地设计，并且填充介电层72中的开口。层6在开口内与n型电极30导电连接。
图8还示出了光电子器件100的实施例。在半导体芯片1的运行中，在有源区22中产生电磁辐射，所述电磁辐射例如可以通过透明层6射出。半导体芯片1可以通过载体8单独地并且彼此独立地被驱动。在运行中，边缘场产生装置5的相连电极33处于与半导体芯片1的电极30、31不同的电势上。尤其将相连电极33设置在这样的电势上，使得在有源区22的边缘区域52中产生电场。由此控制边缘区域52中的流动通过半导体层序列2的电流和电荷载流子复合。例如，通过所产生的电场将半导体层序列2内的电荷载流子从边缘区域52挤出，因此半导体层序列2的传导性在该处降低。
在图8的实施例中，器件100的所有半导体芯片1配属于第一组11。例如，所有半导体芯片1在按规定的运行中发射相同波长范围内的电磁辐射。例如，所有半导体芯片1都发射蓝光。
在图9至图11中示出了所述方法的第二实施例中的位置。例如，在该实施例中，直到并且包括施加其它介电层72的步骤，执行与在第一实施例中相同的步骤。然而与图7不同，在图9中，在介电层72中没有开设开口，而是在整个表面上回蚀
Figure BDA0003676251920000131
介电层72，例如通过干化学或者湿化学的蚀刻实现。
如在图10中可见的那样，介电层72被这样回蚀，直到半导体芯片1的n型电极30是裸露的。
图11示出了在将透明的导电层6再次施加到介电层72和n型电极30上之后的制成的光电子器件100。
在图12至14中根据方法的位置示出该方法的第三实施例。在图12中，再次首先提供载体8，该载体8例如像图1中的载体8那样被选择。光电子的半导体芯片1被施加到载体8上。在此，与图2和3的位置中的半导体芯片1不同，在施加时半导体芯片1在半导体层序列2的侧表面25上还不具有钝化层。
在图13所示的位置中，半导体芯片1安装在载体8上并且与载体8导电连接。在安装和导电连接之后，用钝化层4覆盖半导体芯片1。钝化层例如通过ALD沉积。通过在之后施加钝化层4，钝化层4的厚度可以有利地在之后调节并且与通过边缘场产生装置产生的所需电场适配。此外可以节省施加介电层71的步骤，因为钝化层4在此也在间隙的区域中被施加在载体8上并且使p型触点31相对于边缘场产生装置5绝缘。
图14示出了该方法的第三实施例中的制成光电子器件100的位置。在形成钝化层4之后，例如执行与也在该方法的第一实施例中执行的步骤相同的步骤。
图15示出了该方法的第四实施例中的位置。如在第一实施例的图2中的位置中那样，将在半导体层序列2的侧表面25上已经覆盖有钝化层4的半导体芯片1施加到载体8上。附加地，半导体芯片1在此在钝化层4的背离半导体层序列2的一侧上分别具有其它电极33a。各个单独的半导体芯片1的其它电极33a则例如通过填充导电材料50相互电连接，从而再次形成相连电极33。
图16在俯视图中示出了光电子器件100的实施例。光电子器件100在此包括分别配置有多个半导体芯片1的第一组11和第二组12。属于不同组的半导体芯片1用不同的阴影表示。
第一组11的半导体芯片1与第二组12的半导体芯片1交替布置。第一组11的半导体芯片1配置有形式为相连电极33的共同的边缘场产生装置5，如其例如已经结合之前的附图阐述的那样。可以看出，相连电极33只覆盖第一组11的半导体芯片1的侧表面25。相连电极33与第二组12的半导体芯片1的侧表面25例如通过充气的间隙相间隔。相连电极33围绕第一组11的半导体芯片1形成栅格网。
第一组11的半导体芯片1例如是发射蓝光的半导体芯片。第二组12的半导体芯片1例如是发射红光或者发射绿光的半导体芯片。
图17示出了该方法的第五实施例中的位置。在此示出了类似于图2中的位置。然而与图2不同，在此提供了不同的光电子的半导体芯片1，它们配属于/被配置给不同的组11、12、13。来自第一组11的半导体芯片1例如是发射蓝光的半导体芯片，来自第二组12的半导体芯片1例如是发射红光的半导体芯片并且来自第三组13的半导体芯片1例如是发射绿光的半导体芯片。
半导体芯片1的侧表面25上的钝化层4根据组不同被选择为具有不同厚度。作为备选或者补充，钝化层4可以根据组不同由具有不同介电常数的材料形成。
图18示出了所述方法的在制成光电子器件100之后的位置。三组11、12、13的所有半导体芯片1在此配置有相同的边缘场产生装置5，其形式为由导电材料50制成的相连电极33。因此，边缘场产生装置5覆盖所有半导体芯片1的所有侧表面25。相连电极33又可以被置于与电极30、31不同的电势上。
在半导体芯片1的边缘区域25中产生的用于控制边缘区域25中的电流的电场对于不同组11、12、13的半导体芯片1是不同的。这是通过钝化层4的不同厚度决定的。因此，可以根据配属的组来不同地控制半导体芯片的边缘区域24中的电流，尽管所有半导体芯片1配置有相同的边缘场产生装置5。
本发明不会由于根据实施例的描述而局限于这些实施例。相反，本发明包括每个新特征以及每个特征组合，这尤其包含专利权利要求中的每个特征组合，即使这些特征或者这种组合本身没有在专利权利要求或者实施例中明确说明。
附图标记清单
1 光电子的半导体芯片
2 半导体层序列
4 钝化层
5 边缘场产生装置
6 透明的导电层
8 载体
11 第一组
12 第二组
13 第三组
20 n型传导层
21 p型传导层
22 有源区
25 侧表面
30 n型电极
31 p型电极
33 相连电极
33a 其它电极
52 边缘区域
71 介电层
72 介电层
80 连接面
100 光电子器件

Claims (13)

1.一种光电子器件(100)，包括：
-载体(8)，
-在载体(8)上的多个能够被单独地并且独立地驱动的光电子的半导体芯片(1)，其中，
-每个半导体芯片(1)包括半导体层序列(2)，所述半导体层序列具有n型掺杂层(20)、p型掺杂层(21)、在p型掺杂层(21)与n型掺杂层(20)之间用于借助电致发光产生辐射的有源区(22)和侧表面(25)，所述侧表面横向于有源区(22)地延伸并且沿横向方向界定半导体层序列(2)，以及每个半导体芯片(1)包括用于电接触所述p型掺杂层(21)和所述n型掺杂层(20)的p型电极(31)和n型电极(30)，
-半导体芯片(1)在半导体层序列(2)的相应的侧表面(25)上分别具有电绝缘的钝化层(4)，
-至少一些半导体芯片(1)配属于第一组(11)，
-第一组(11)的半导体芯片(1)配置有一个共同的边缘场产生装置(5)，所述边缘场产生装置在第一组(11)的每个半导体芯片(1)中在钝化层(4)的背离半导体层序列(2)的一侧上布置在有源区(22)的高度上，
-边缘场产生装置(5)设置用于，至少暂时地在有源区(22)的边缘区域(52)中产生电场，因此在第一组(11)的半导体芯片(1)运行时在边缘区域(52)中流动通过半导体层序列(2)的电流能够被控制，
-第一组(11)的半导体芯片(1)分别设置用于发射第一波长范围的电磁辐射，
-一些半导体芯片(1)配属于第二组(12)，
-第二组(12)的半导体芯片(1)分别设置用于发射不同于第一波长范围的第二波长范围的辐射，
-第二组(11)的半导体芯片(1)配置有一个共同的边缘场产生装置(5)，所述边缘场产生装置在第二组(12)的每个半导体芯片(1)中在钝化层(4)的背离半导体层序列(2)的一侧上布置在有源区(22)的高度上，
-第一组(11)的半导体芯片(1)的钝化层(4)具有不同于第二组(12)的半导体芯片(1)的钝化层的厚度，并且
-第一组(11)的半导体芯片(1)和第二组(12)的半导体芯片(1)配置有相同的共同的边缘场产生装置(5)。
2.按照权利要求1所述的光电子器件(100)，其中，
-半导体芯片(1)相互间隔地布置在载体(8)上，
-第一组(11)的半导体芯片(1)的共同的边缘场产生装置(5)包括相连电极(33)，
-所述相连电极(33)在第一组(11)的每个半导体芯片(1)中至少在有源区(22)的高度上覆盖钝化层(4)。
3.按照权利要求2所述的光电子器件(100)，其中，
-第一组(11)的半导体芯片(1)之间的间隙至少部分地填充有导电材料(50)，
-相连电极(33)包括所述导电材料(50)。
4.按照权利要求1所述的光电子器件(100)，
其中，来自第一组(11)的半导体芯片(1)与来自第二组(12)的半导体芯片(1)交替地布置在载体(8)上。
5.按照权利要求1或4所述的光电子器件(100)，
其中，第二组(12)的半导体芯片(1)不具有边缘场产生装置(5)。
6.按照权利要求1所述的光电子器件(100)，其中，
第一组(11)的半导体芯片(1)的共同的边缘场产生装置(5)相对于第二组(12)的半导体芯片(1)的共同的边缘场产生装置(5)电绝缘。
7.按照前述权利要求之一所述的光电子器件(100)，
其中，载体(8)包括用于单独地并且独立地驱动半导体芯片(1)的集成电路。
8.按照前述权利要求之一所述的光电子器件(100)，其中，
-在每个半导体芯片(1)中，在n型电极(30)与p型电极(31)之间布置有配属的半导体层序列(2)，
-在每个半导体芯片(1)中，或者n型电极(30)或者p型电极(31)朝向载体(8)并且与载体(8)的连接面(80)导电连接。
9.按照权利要求8所述的光电子器件(100)，其中，半导体芯片(1)的分别背离载体(8)的电极(30、31)通过透明的导电层(6)导电地相互连接。
10.一种用于运行按照前述权利要求之一所述的光电子器件(100)的运行方法，其中，通过共同的边缘场产生装置(5)暂时地或者持久地在第一组(11)和第二组(12)的半导体芯片(1)的有源区(22)的边缘区域(52)中产生电场，由此在运行中控制在边缘区域(52)中流动通过半导体层序列(2)的电流。
11.一种用于制造按照权利要求1所述的光电子器件(100)的方法，具有步骤：
A)在将多个光电子的半导体芯片(1)施加到载体(8)上，其中，
-每个半导体芯片(1)包括半导体层序列(2)，所述半导体层序列具有n型掺杂层(20)、p型掺杂层(21)、在p型掺杂层(21)与n型掺杂层(20)之间用于借助电致发光产生辐射的有源区(22)和侧表面(25)，所述侧表面横向于有源区(22)地延伸并且沿横向方向界定半导体层序列(2)，以及每个半导体芯片(1)包括用于电接触所述p型掺杂层(21)和所述n型掺杂层(20)的p型电极(31)和n型电极(30)；
B)在半导体芯片(1)的半导体层序列(2)的相应的侧表面(25)上分别施加钝化层(4)；
C)针对由半导体芯片(1)组成的第一组(11)和第二组(12)构造一个共同的边缘场产生装置(5)，其中，将共同的边缘场产生装置(5)在第一组(11)和第二组(12)的每个半导体芯片(1)中在钝化层(4)的背离半导体层序列(2)的一侧上布置在有源区(22)的高度上，
-边缘场产生装置(5)设置用于，至少暂时地在有源区(22)的边缘区域(52)中产生电场，因此在第一组(11)和第二组(12)的半导体芯片(1)运行时在边缘区域(52)中流动通过半导体层序列(2)的电流能够被控制。
12.按照权利要求11所述的方法，其中，
构造所述边缘场产生装置(5)包括用导电材料(50)填充半导体芯片(1)之间的间隙。
13.按照权利要求12所述的方法，其中，
接下来将所述导电材料(50)从一些半导体芯片(1)的侧表面(25)上去除。
CN202080084071.8A 2019-11-07 2020-10-21 光电子器件和用于制造光电子器件的方法 Pending CN114787995A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019217228.8A DE102019217228A1 (de) 2019-11-07 2019-11-07 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102019217228.8 2019-11-07
PCT/EP2020/079658 WO2021089330A1 (de) 2019-11-07 2020-10-21 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Publications (1)

Publication Number Publication Date
CN114787995A true CN114787995A (zh) 2022-07-22

Family

ID=73005630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080084071.8A Pending CN114787995A (zh) 2019-11-07 2020-10-21 光电子器件和用于制造光电子器件的方法

Country Status (5)

Country Link
US (1) US20230125745A1 (zh)
JP (1) JP7392138B2 (zh)
CN (1) CN114787995A (zh)
DE (1) DE102019217228A1 (zh)
WO (1) WO2021089330A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212555B1 (zh) * 1969-11-18 1977-04-07
JPH0638543B2 (ja) * 1987-06-16 1994-05-18 光計測技術開発株式会社 光学電子素子
JP3682584B2 (ja) * 2001-08-06 2005-08-10 ソニー株式会社 発光素子の実装方法及び画像表示装置の製造方法
TW567619B (en) * 2001-08-09 2003-12-21 Matsushita Electric Ind Co Ltd LED lighting apparatus and card-type LED light source
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
US8129710B2 (en) * 2008-04-24 2012-03-06 Hans Cho Plasmon enhanced nanowire light emitting diode
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
KR102642019B1 (ko) * 2016-12-30 2024-02-28 엘지디스플레이 주식회사 발광 소자 및 그를 포함하는 발광 장치
CN110709989B (zh) * 2017-03-30 2023-12-01 维耶尔公司 垂直固态装置
DE102017108199A1 (de) * 2017-04-18 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Betriebsverfahren für ein optoelektronisches Halbleiterbauteil
TWI668855B (zh) * 2017-07-07 2019-08-11 鴻海精密工業股份有限公司 微型led顯示面板
CN107359175B (zh) * 2017-07-25 2020-02-11 上海天马微电子有限公司 微发光二极管显示面板和显示装置
KR102411775B1 (ko) * 2017-11-10 2022-06-23 주식회사 루멘스 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
TWI694430B (zh) * 2017-11-23 2020-05-21 超微晶科技(深圳)有限公司 微型led顯示面板

Also Published As

Publication number Publication date
WO2021089330A1 (de) 2021-05-14
US20230125745A1 (en) 2023-04-27
JP7392138B2 (ja) 2023-12-05
DE102019217228A1 (de) 2021-05-12
JP2022554363A (ja) 2022-12-28

Similar Documents

Publication Publication Date Title
KR102393374B1 (ko) 표시 장치 및 상기 표시 장치의 제조 방법
KR102601950B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
CN108292696B (zh) 光电子半导体组件和用于制造光电子半导体组件的方法
US9601542B2 (en) P-N junction optoelectronic device for ionizing dopants by field effect
KR101577846B1 (ko) 광전자 반도체 몸체 및 이의 제조 방법
KR101571577B1 (ko) 모놀리식 광전자 반도체 본체 및 그 제조 방법
US9082932B2 (en) Optoelectronic semiconductor chip having n-conducting region connected from the p-type side via the single n-type contact element
CN109844947B (zh) 显示设备和用于生产该设备的方法
US10388694B2 (en) Optoelectronic component, lighting apparatus and car headlight
KR20180074726A (ko) 비방사 재결합을 완화하기 위한 led 측벽 프로세싱
CN110168753B (zh) 具有发光二极管的光电器件
US7064356B2 (en) Flip chip light emitting diode with micromesas and a conductive mesh
JP2016178307A (ja) 発光ダイオードを備えた光電子デバイス
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
US20120205695A1 (en) Light-emitting diode device
US10998464B2 (en) Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
JP2006086485A (ja) トランジスタを具備したフリップチップ構造発光装置用サブマウント
US10069035B2 (en) Light-emitting device and lighting system
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
CN114787995A (zh) 光电子器件和用于制造光电子器件的方法
US20210020620A1 (en) Optoelectronic component and method for producing same
US11380818B2 (en) Semiconductor light emitting device
US20220393058A1 (en) Optoelectronic Semiconductor Component
US20220320367A1 (en) Optoelectronic device comprising light-emitting diodes
WO2023180243A1 (en) Optoelectronic component and method for producing an optoelectronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination