CN116868348A - 光电子半导体芯片和用于运行光电子半导体芯片的方法 - Google Patents
光电子半导体芯片和用于运行光电子半导体芯片的方法 Download PDFInfo
- Publication number
- CN116868348A CN116868348A CN202280015781.4A CN202280015781A CN116868348A CN 116868348 A CN116868348 A CN 116868348A CN 202280015781 A CN202280015781 A CN 202280015781A CN 116868348 A CN116868348 A CN 116868348A
- Authority
- CN
- China
- Prior art keywords
- emission
- semiconductor chip
- region
- semiconductor layer
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 279
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims description 17
- 238000000926 separation method Methods 0.000 claims description 47
- 238000002161 passivation Methods 0.000 claims description 15
- 230000005855 radiation Effects 0.000 claims description 11
- 230000007547 defect Effects 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 238000006862 quantum yield reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
在光电子半导体芯片(1)的至少一个实施方式中，所述光电子半导体芯片包括发射侧(6)、与发射侧(6)相对置的安装侧(7)和半导体本体(2)。半导体本体(2)具有第一半导体层(3)、第二半导体层(4)以及在第一半导体层(3)和第二半导体层(4)之间的有源区(5)。半导体本体(2)还包括至少两个就发射侧(6)而视并排设置的发射区域(21、22)。第一发射区域(21)包括有源区(5)的第一部分(51)，并且第二发射区域(52)包括有源区(5)的第二部分(52)。发射区域(21、22)整体地集成在半导体本体中。在沿着有源区(5)的主延伸平面的横截面中，有源区(5)的第一部分(51)具有的面积为有源区(5)的第二部分(52)具有的面积的至少两倍。
Description
技术领域
提出一种光电子半导体芯片。此外，还提出一种用于运行光电子半导体芯片的方法。
发明内容
待实现的目的尤其在于提出一种高效的光电子半导体芯片以及一种用于运行这种半导体芯片的方法。
所述目的通过具有独立权利要求1的特征的主题或通过具有独立权利要求17的特征的方法来实现。有利的设计方案和改进形式是相应从属的权利要求的主题。
根据该光电子半导体芯片的至少一个实施方式，该光电子半导体芯片包括发射侧和与发射侧相对置的安装侧。半导体芯片还包括半导体本体，所述半导体本体具有第一半导体层、第二半导体层和设置在第一半导体层和第二半导体层之间的有源区。例如，第一半导体层设置在有源区和发射侧之间。
例如，第一半导体层包括至少一个n型层。例如，第二半导体层包括至少一个p型层。替选地，第一半导体层包括至少一个p型层，而第二半导体层包括至少一个n型层。
有源区尤其包含至少一个呈单量子阱(简称SQW)形式或呈多量子阱(简称MQW)形式的量子阱结构，以产生电磁辐射。附加地，有源区还包含一个，优选多个侧阱结构。例如，在常规的运行中，在有源区中产生在蓝色或绿色或红色光谱范围中或在UV范围中或在IR范围中的辐射。尤其可行的是，在有源区中产生在IR范围和UV范围之间的波长范围中的电磁辐射，其中包括IR范围和UV范围。
例如，半导体层序列基于III-V族化合物半导体材料，例如氮化物化合物半导体材料，如AlnIn1-n-mGamN，或磷化物化合物半导体材料，如例如AlnIn1-n-mGamP，或砷化物化合物半导体材料，如例如AlnIn1-n-mGamAs，其中分别为0≤n≤1、0≤m≤1和m+n≤1。在此，半导体层序列能够具有掺杂剂以及附加的成分。然而，为了简单起见，仅给出半导体层序列的晶格的主要成分，即使这些成分可能被少量其他物质部分地取代和/或补充也如此。
在有源区中所产生的电磁辐射在运行时尤其经由半导体芯片的发射侧输出。经由安装侧，能够将半导体芯片例如安装在外部载体例如电路板上。经由安装侧，在常规的运行中优选不输出辐射。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式，半导体本体包括至少两个发射区域，所述发射区域就发射侧而视并排设置。第一发射区域在此包括有源区的第一部分而第二发射区域包括有源区的第二部分。在沿着有源区的主延伸平面的横截面中，有源区的第一部分具有的面积是有源区的第二部分具有的面积的至少两倍。尤其地，在该横截面中，第一部分具有的面积是有源区的第二部分具有的面积的至少5倍、至少10倍或至少20倍。
这两个发射区域整体地集成在半导体本体中。例如，发射区域借助于共同的生长过程来制造。例如，发射区域具有至少一个半导体层，所述半导体层在所有发射区域之上延伸。
发射区域尤其通过其占有源区的份额来预设。例如，第一部分与第二部分分离。发射区域尤其可相互独立地运行。
在光电子半导体芯片的至少一个实施方式中，所述光电子半导体芯片包括发射侧、与发射侧相对置的安装侧和半导体本体。半导体本体具有第一半导体层、第二半导体层以及位于第一半导体层和第二半导体层之间的有源区。半导体本体还包括就发射侧而视并排设置的至少两个发射区域。所述至少两个发射区域中的第一发射区域包括有源区的第一部分，而所述至少两个发射区域中的第二发射区域包括有源区的第二部分。发射区域整体地集成在半导体本体中。在沿着有源区的主延伸平面的横截面中，有源区的第一部分具有的面积是有源区的第二部分具有的面积的至少两倍。可选地，发射区域通过半导体本体的分离区彼此电分离，和/或第二半导体层在分离区中的电导率为其余的第二半导体层中的电导率的至多十分之一。
在此描述的光电子半导体芯片尤其基于以下技术特征。对于在显示器应用中使用的半导体芯片，通常需要在大的亮度范围上的可调光性。这对于实现匹配的色温、匹配的色坐标和/或匹配的亮度尤为必要。例如，能够经由调整运行电流或通过脉冲宽度调制来实现相应的调光。在实践中，在此需要在多个数量级上的电调光，例如调光1000倍或更多。同时，半导体芯片关于运行电流具有其功率的相对窄的最优范围。例如，在最优范围中，半导体芯片的量子产量或效率具有局部或全局最大值。传统上，高亮度或低亮度导致离开所述最优范围，由此半导体芯片的效率降低。此外，离开最优范围引起提高的发热。
在此描述的半导体芯片尤其利用如下想法：在半导体芯片中定义多个发射区域，所述发射区域的最优范围不同。也就是说，在特定的运行电流的情况下，每个发射区域具有其最优范围。这些运行电流因发射区域而异。为此，发射区域分别占有源区一定份额，其中份额的大小不同。
例如，在运行中，不同的发射区域可单独或组合地通电。由此能够有利地实现半导体芯片的调光。发射区域在此分别能够在最优范围中或相对接近最优范围运行，由此能够高效地运行半导体芯片。如果将这种半导体芯片使用于显示器中，那么能够特别好地调节在显示器上示出的图像的色牢度和/或亮度。
例如，显示器装配有在此所述的半导体芯片，多个发射区域分别整体地集成到所述半导体芯片中。这例如具有如下优点：不必转移和组合大量单个的半导体芯片，所述半导体芯片分别仅具有唯一的发射区域。用于装配显示器的耗费降低并且能够更简单并且成本更低地制造显示器。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，第一发射区域具有第一最大光电流。第二发射区域具有第二最大光电流。
第一光电流和第二光电流不同。
例如，第一发射区域在第一运行电流的情况下具有第一最大光电流。例如，第二发射区域在第二运行电流的情况下具有第二最大光电流。例如，第一运行电流和第二运行电流不同。例如，第一运行电流和第二运行电流至少以1.5倍或至少以2倍或至少以3倍不同。
例如，在第一运行电流的情况下，第一发射区域具有其功率的最优范围。在第二运行电流的情况下，第二发射区域例如具有最优范围。
根据光电子半导体芯片的至少一个实施方式或其刚刚描述的实施方式，第一最大光电流为第二最大光电流至少2倍。尤其地，第一最大光电流为第二最大光电流至少10倍或至少100倍。通过不同的最大光电流，半导体芯片在运行中就可在多个数量级上调光。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，第二发射区域包括平台结构。从安装侧开始，平台结构的平台侧沿完全地穿透半导体本体的第二半导体层和有源区。有源区的第二部分由平台侧沿限界。尤其地，通过平台结构将第一部分的有源区与第二部分的有源区分离。在制造半导体芯片时，尤其通过蚀刻构成平台侧沿。尤其是在这种情况下，平台侧沿具有蚀刻痕迹。
替选地，可行的是，在生长过程中制造平台结构。在此，第一发射区域的第一半导体层和有源区的第一部分与第二发射区域的第一半导体层和有源区的第二部分分开生长。随后，尤其地，第二半导体层作为共同的半导体层生长在有源区的第一部分和有源区的第二部分上。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式，平台结构就安装侧而视构成在半导体本体的中央区域中。尤其地，平台结构的每个平台侧沿与半导体本体的侧面间隔开。半导体本体的侧面横向于安装侧伸展。尤其地，所述侧面将半导体本体的朝向安装侧的面与半导体本体的朝向发射侧的面连接。
在本实施方式中，就发射侧而视，第一发射区域形成围绕第二发射区域的闭合的框架。有利的是，通过在半导体本体的中央区域中设置平台结构，能够实现半导体芯片的放射特性，所述放射特性与发射区域的通电无关。这意味着，在第一发射区域通电的情况下和在第二发射区域通电的情况下，在半导体芯片运行时的放射特性基本上相同。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，发射区域通过半导体本体的分离区彼此电分离。例如，半导体本体的一个或多个层在分离区内具有的电导率低于分离区外具有的电导率。尤其地，第二半导体层在分离区内具有的电导率低于在分离区外具有的电导率。例如，电导率在分离区中降低，使得实现发射区域的电分离。在分离区的区域中，在有源区中优选没有发生辐射的产生。
如果半导体本体，尤其第二发射区域例如具有平台结构，那么分离区优选设置在平台侧沿的区域中。有利的是，通过设置分离区，能够提高发射区域在侧向方向上的间距。换言之，发射区域在侧向方向上能够通过分离区进一步限制。侧向方向在此并且在下文中是指与有源区的主延伸平面平行的方向。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，第一半导体层、第二半导体层和有源区分别构成为连续的层。例如，发射区域通过半导体本体的分离区彼此电分离。分离区优选设置在发射区域之间。例如，分离区单连通地构成。替选地，分离区尤其在存在两个以上的发射区域的情况下多连通地构成。例如，电导率在分离区中降低，使得实现发射区域的电分离。
根据具有分离区的半导体芯片的至少一个实施方式，第二半导体层在分离区中的电导率为其余第二半导体层中的电导率至多十分之一或至多百分之一或最多千分之一。
根据具有分离区的光电子半导体芯片的至少一个实施方式，第二半导体层在分离区中具有缺陷密度，该缺陷密度为分离区外的缺陷密度的至少2倍或至少10倍或至少100倍或至少1000倍。例如，将杂质原子引入分离区内的第二半导体层中。例如，杂质原子是氢原子或氩原子。例如，杂质原子的浓度为至少1×1017cm-3。例如，借助离子注入将杂质原子引入第二半导体层。替选地或附加地，分离区中的第二半导体层已通过等离子体(例如氢等离子体)加工，以便提高分离区中的缺陷密度。
根据具有分离区的光电子半导体芯片的至少一个实施方式，掺杂剂在分离区中是失活的。例如，掺杂剂的失活引起电导率降低。例如，第二半导体层中的掺杂剂在分离区内失活。例如，通过在分离区中安置氢原子来使掺杂剂失活。例如，借助于离子注入或借助于等离子体将氢原子引入分离区中。如果分离区中的电导率由于掺杂剂的失活而降低，那么可行的是，分离区中的缺陷密度相较于其余半导体层序列相同大小或基本上相同大小。
根据至少一个实施方式，分离区构成在连续的半导体层中。替选地或者附加地，分离区也能够构成为半导体本体的凹进部。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，第一半导体层设置在有源区和发射侧之间，并且半导体本体具有至少一个凹进部。凹进部从安装侧延伸到第一半导体层中。第一接触结构至少部分地设置在凹进部中。第一半导体层与第一接触结构导电连接。第一电接触结构优选与第二半导体层和有源区电绝缘。
在一个实施方式中，第一接触结构例如包括一种或多种金属。所述金属例如是金、银、镍、钛、铂、铑和/或铝。
在一个实施方式中，第一接触结构附加地或者替选地例如包括透明导电氧化物，简称TCO，例如氧化铟锡(简称ITO)或氧化锌(简称ZnO)。
尤其地，第一接触结构具有第一电连接面，其中第一电连接面设置在安装侧上。因此，第一接触结构优选从凹进部中的安装侧起延伸至第一半导体层。在常规的运行中，第一半导体层经由第一连接面在外部被接触和通电。第一接触结构在第一连接面的区域中优选通过金属形成。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，第二半导体层与第二接触结构能导电地连接。例如，在常规的运行中，第二半导体层被第二接触结构通电。
在一个实施方式中，第二接触结构例如包括一种或多种金属。所述金属例如是金、银、镍、钛、铂、铑和/或铝。
在一个实施方式中，第二接触结构替选地或附加地例如包括透明导电氧化物(简称TCO)，例如氧化铟锡(简称ITO)或氧化锌(简称ZnO)。
尤其地，第二接触结构包括至少两个第二电子连接面，其中，每个发射区域相关联有所述第二电连接面中的至少一个。第二接触结构的第二电连接面设置在半导体芯片的安装侧上。在半导体芯片的运行中，第二半导体层经由第二电连接面来电接触和通电。第二接触结构在第二连接面的区域中优选通过金属形成。
例如，每个发射区域相关联有恰好一个第二电连接面。替选地或者附加地，每个第二电连接面相关联有恰好一个发射区域。尤其地，发射区域和第二电连接面之间的关联性是一一对应的。
根据半导体芯片的至少一个实施方式或其上述实施方式之一，所有第二电连接面在到安装侧上的投影中是相同大小。“相同大小”在此并且在下文中是指：在到安装侧上的投影中和/或就安装侧而视，任何两个第二电连接面的面积最多以1.1或1.2或1.4倍不同。
例如，第二连接面在该投影中具有相同的几何形状。例如，就安装侧而视，第二连接面是相同大小的和/或具有相同的几何形状。有利地，由此半导体芯片的电接触和/或机械安装，例如通过焊接连接，是相对简单的。此外，光电子半导体芯片能够在常规的运行中通过电连接表面散热。
例如，就安装侧而视，安装侧被第二电连接面覆盖至少50％。
在光电子半导体芯片具有第一和第二电连接面的情况下，在到安装侧上的投影中优选所有第一和第二连接面是相同大小的。例如，于是就安装侧而视，安装侧被电连接面覆盖至少70％或至少80％。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，第二半导体层的背离发射侧的一侧和半导体本体的横向于该侧伸展的侧面至少局部地被钝化层覆盖。钝化层优选通过电绝缘材料例如氧化硅或氮化硅形成。例如，钝化层部分地或完全地构成为电介质镜。钝化层优选包括布拉格反射器，其中低折射的电介质层与高折射的电介质层交替。钝化层优选在安装侧的区域中包括电介质镜。
在半导体芯片具有第一和/或第二接触结构的情况下，钝化层尤其具有裂口，第一和/或第二接触结构设置在所述裂口中。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，半导体芯片包括单连通的发射面，在运行中所有发射区域都通过所述发射面发射。例如，发射面通过第一半导体层的背离有源区的面形成。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，半导体芯片是微型LED。例如，微型LED具有小于0.003mm2的发射面。替选地或者附加地，发射面的棱边长为最多100μm或最多50μm或最多10μm。具有如此小的发射面的半导体芯片尤其适合在高分辨率显示器中使用。
根据光电子半导体芯片的至少一个实施方式或其上述实施方式之一，所有发射区域设立用于发射相同波长范围的辐射。尤其地，所有发射区域基于相同的半导体材料。例如，每个半导体芯片形成显示器尤其单色显示器的像点(也称为像素)。
如果显示器是彩色显示器，那么每个像素优选通过至少三个子像素形成。尤其地，每个子像素通过在此所述的半导体芯片形成，优选构成为微型LED。例如，第一子像素设立用于发射红色波长范围的辐射。例如，第二子像素设立用于发射绿色波长范围的辐射。例如，第三子像素设立用于发射蓝色波长范围的辐射。以这种方式构造的像素也称为RGB像素。
根据光电子半导体芯片的至少一个实施方式或其上述的实施方式之一，半导体芯片具有三个或更多个发射区域。
例如，在运行中，第三发射区域与第二发射区域一起通电。例如，于是在第二和第三发射区域上施加相同的运行电流。
例如，第三发射区域和第二发射区域与共同的第二连接面相关联。
替选地，第二发射区域和第三发射区域一一对应地相关联有第二连接面。在这种情况下，在运行中，在这两个连接面上例如施加相同的运行电流。此外可行的是，第二发射区域的运行电流和第三发射区域的运行电流彼此不同。
根据至少一个实施方式，第二发射区域包括平台结构。从安装侧开始，平台结构的平台侧沿部分地或者优选完全地穿透半导体本体的第二半导体层和有源区(5)。平台侧沿能够在第一半导体层中结束。此外可行的是，有源区的第二部分由平台侧沿限界。
还提出一种用于运行光电子半导体芯片的方法。在此所描述的光电子半导体芯片及其实施方式尤其能够通过所述方法运行。也就是说，所有针对半导体芯片公开的特征对于所述方法而言也公开了，并且反之亦然。
在所述方法的至少一个实施方式中，预设半导体芯片的期望光电流。例如，半导体芯片使用在显示器中。在这种情况下，期望光电流尤其从待显示在显示器上的图像的亮度或从图像区的亮度和/或色坐标中产生。
在所述方法的另一步骤中，确定对于产生预设的期望光电流所需的发射区域。例如，期望光电流的确定得出：期望光电流通过第一发射区域的第一光电流或通过第二发射区域的第二光电流实现。也可行的是，通过第一和第二发射区域的光电流之和来实现期望光电流。
随后，给第一发射区域、第二发射区域或第一和第二发射区域通电，使得半导体芯片整体上发射预设的期望光电流。例如，发射区域借助于脉宽调制来运行。脉冲宽度调制在英语中也称为Puls-width modulation，简称PWM。替选地或者附加地，发射区域分别通过连续的运行电流来运行。
例如，也能够不同地操控发射区域。这是指，例如第一发射区域通过连续的运行电流运行，而第二发射区域借助于脉冲宽度调制运行。
例如，如果多个半导体芯片在显示器尤其彩色显示器中使用，那么显示器的平均亮度例如经由连续的运行电流来设定。各个像素或子像素的亮度与平均亮度的偏差于是例如通过借助于脉冲宽度调制来运行发射区域实现。尤其地，调制连续的运行电流。亮度的这种偏差例如根据待示出的图像的各个像点的亮度或待示出的图像的像点的色坐标来预设。
例如，通过第一/第二运行电流进行通电，在所述第一/第二运行电流的情况下第一/第二发射区域具有其最大光电流。
替选地，可行的是，第一/第二发射区域通过如下运行电流来运行，所述运行电流与所述第一/第二运行电流不同。在这种情况下，每个发射区域不发射其最大光电流，而是发射较低的光电流。
于是，从被操控的发射区域的光电流中产生半导体芯片的总光电流。因此，通过有针对性地给发射区域单独或成组地通电或有针对性地给所有发射区域通电，半导体芯片的总光电流能够匹配于期望光电流。
在此也可行的是，半导体芯片包括两个以上的发射区域。例如，在这种情况下，一个、两个或三个或更多个发射区域根据所确定的期望光电流单独地或分组地运行，以便实现期望光电流。尤其地，针对第一和第二发射区域的运行所做的说明，例如关于运行电流的说明，也适用于其他发射区域。
根据所述方法的至少一个实施方式，第一发射区域通过如下运行电流运行，所述运行电流与第二发射区域的运行电流不同。例如，运行电流以至少1.5倍或至少2倍或至少3倍不同。
附图说明
所述半导体芯片和所述方法的其他优点和有利的设计方案和改进方式从以下结合在示意性附图中示出的实施例中得出。附图中相同、相似和起相同作用的元件设有相同的附图标记。附图和在附图中所示的元件彼此间的大小关系原则上不应被视为是按比例的。相反，为了更好的可视性和/或为了改进的可理解性，个别元件可能会被夸张大地示出。
附图示出：
图1至图4和图7在不同的视图中示出在此所描述的半导体芯片，以及
图5和图6在剖视图中示出用于在此所描述的半导体芯片的半导体本体的实施例。
具体实施方式
图1A和1B说明根据第一实施例的光电子半导体芯片1。图1A在此示出对半导体芯片1的安装侧7的视图，并且图1B示出沿着在图1A中绘出的线A-A贯穿图1A的图层的剖面。
半导体芯片1具有半导体本体2。半导体本体2包括第一半导体层3、第二半导体层4和有源区5，在所述有源区中在半导体芯片1的常规的运行中产生电磁辐射。半导体本体2基于III-V族半导体材料，例如氮化镓(GaN)或磷化镓(GaP)。例如，第一半导体层3是基于GaN或GaP的n型层或层序列。第二半导体层4例如是基于GaN或GaP的p型层或层序列。有源区5例如是基于GaN或GaP的SQW或MQW结构。
半导体本体2包括第一发射区域21和第二发射区域22。发射区域21、22与半导体本体2整体地集成。第一发射区域21包括有源区5的第一部分51。第二发射区域22包括有源区5的第二部分52。在沿着有源区5的主延伸平面的横截面中，有源区5的第一部分51具有的面积是有源区5的第二部分52具有的面积的至少两倍。
由于部分51、52的这种不同的面积，第一发射区域21具有第一最大光电流，所述第一最大光电流与第二发射区域22的第二最大光电流不同。例如，光电流以至少2倍彼此不同。尤其地，当第一/第二发射区域21/22以第一/第二运行电流运行时，实现第一/第二最大光电流。例如，第一和第二运行电流以至少2倍彼此不同。
第二发射区域22包括平台结构16。平台结构16的平台侧沿10从安装侧7开始完全穿透第二半导体层4以及有源区5。由于平台结构16，在半导体本体2中构成凹进部12。凹进部12将有源区5的第一部段51与第二部段52分离。
在与安装侧7相对置的发射侧6上，光电子半导体芯片1具有连续的发射面。尤其地，发射面单连通地构成。在常规的运行中，所有发射区域21、22通过发射面发射在有源区5中产生的辐射。
第一接触结构8设置在第一半导体层3的背离有源区5的一侧上。第一接触结构8与第一半导体层3能导电地连接并且设立用于给第一半导体层3通电。第一接触结构8优选包括透明导电氧化物例如ITO。
第二接触结构9设置在第二半导体层4的背离有源区5的一侧上。第二接触结构9与第二半导体层4能导电地连接并且在常规的运行中用于给第二半导体层4通电。
第二接触结构9包括第一区域93和第二区域94。第一区域93与第二半导体层4建立电接触并且尤其与半导体本体2直接接触。
第二接触结构9的第一区域93包括例如透明导电氧化物例如ITO和/或金属镜。金属镜例如包括金或银。
第二接触结构9在其背离半导体本体2的一侧上具有电连接面91、92。第二电连接面91、92尤其与第二接触结构9的第二区域94一起形成。第二接触结构9的第二区域94包括一种或多种金属，尤其是铜、镍、银和/或金。
第二电连接面91、92分别与发射区域21、22相关联。尤其地，第一发射区域21的第二连接面91与第二发射区域22的第二连接面92电隔离并且间隔开。
半导体本体2的安装侧7以及侧面15通过钝化层13覆盖。钝化层13优选包括电绝缘材料例如二氧化硅或氮化硅。例如，钝化层13部分地或完全地构成为电介质镜。
钝化层13在安装侧7上具有裂口14。第二接触结构9设置在裂口14中。
就安装侧7而视(参见图1A)可看到，第二发射区域22的第二电连接面92被限制于平台结构16。就安装侧7而视，第一发射区域21的第二连接面91具有的面积为第一发射区域22的第二连接面92具有的面积的多倍。
经由安装侧7，半导体芯片1例如可安装在外部载体上。在运行中，半导体芯片1经由载体被操控和通电。例如，多个半导体芯片1放置在载体上，例如以便形成显示器。单个半导体芯片1例如形成显示器的一个像素或子像素。
例如，在运行中，为半导体芯片1预设期望光电流。例如根据待示出的图像或待示出的图像区进行所述预设。根据期望光电流，发射区域21、22单独地或共同地通电，使得半导体芯片1的总光电流尽可能与期望光电流一致。
与图1B的剖视图不同，也可行的是，发射侧6与安装侧7相比具有更大的扩展。在这种情况下，不同于在图1B中所示出的那样，侧面15从安装侧7开始例如向外倾斜。发射侧6于是例如大于安装侧7。这样的设计方案在所有实施例中都是可行的。
在图2中说明根据第二实施例的光电子半导体芯片1。图2A示出安装侧7的视图而图2B示出沿着图2A中示出的线B-B贯穿安装侧7的剖视图。
图2的光电子半导体芯片1与图1的光电子半导体芯片1具有基本上相同的特征，不同之处在于第一接触结构8至少部分地设置在凹进部12中。在凹进部12中，钝化层13具有裂口14，第一接触结构8的第一区域83设置在所述裂口中。
第一接触结构8的第二区域84将第一区域83与第一电连接部位81连接。第一电连接部位81设置在安装侧7上。就安装侧7而视，第一发射区域21的第一电连接面81和第二电连接面91大小相同并且具有相同的几何形状(参见图2A)。
例如，第一接触结构8的第一/第二区域83/84与第二接触结构9的第一/第二区域93/94具有相同的材料。
图3就安装侧7而视(图3A)和在沿着线C-C贯穿安装侧7的剖视图(图3B)中说明根据第三实施例的光电子半导体芯片1。
图3的半导体芯片1与图1的半导体芯片1具有基本上相同的特征，不同之处在于，就安装侧7而视，第二发射区域22的第二电连接面92与第一发射区域21的第二连接面91大小相同并且具有相同的几何形状。优选地，所有第二连接面91、92就安装侧而视具有相同的面积。
在图3B的剖视图中相应地可看到，第二接触结构9的第二区域94在凹进部12之上延伸。第二区域94至少部分地设置在凹进部中。
替选于图3B的视图，也可行的是，第二接触结构9的第二区域94也能够完全填满凹进部12。在这种情况下，凹进部12完全地用第二区域94的材料填充。由此有利地能够特别简单地电接触连接面92。
在图4中在安装侧7的视图(图4A)和在沿着图4A的线D-D的剖视图(图4B)中说明根据另一实施例的光电子半导体芯片1。
与图3的半导体芯片1不同的是，图4的半导体芯片具有在半导芯片1的中央区域中的另一凹进部17。中央区域中的另一凹进部17从安装侧7开始延伸到第一半导体层3中并且在此完全穿透第二半导体层4和有源区5(参见图4B)。另一凹进部17尤其形成第二半导体层4和有源区5中的孔。钝化层13在另一凹进部17中具有裂口14，在所述裂口中第一接触结构8类似于图2设置。第一接触结构8从第一电连接面81开始延伸到镀通孔12中。
就安装侧7而视，第一连接面81和第二连接面91、92基本上相同大小并且具有相同的几何形状(参见图4A)。
图5说明根据另一实施例的光电子半导体芯片1的半导体本体2。与之前描述的实施例的半导体本体2不同，第二发射区域22在此不包括平台结构。相反，有源区5的第二部分52通过分离区11与第一部分51分离。分离区11确保第二发射区域22与第一发射区域21电分离。在分离区11中，第二半导体层4的电导率优选为其余第二半导体层4中的电导率的十分之一或百分之一。因此，第一发射区域21中的第二半导体层4与第二发射区域22中的第二半导体层4电分离。因此，发射区域21、22可彼此无关地运行。
在分离区11中，杂质原子(例如氢原子或氩原子)例如被引入到半导体本体2尤其第二半导体层4中。与分离区外的第二半导体层4相比，杂质原子例如引起第二半导体层4的缺陷密度提高至少2倍。
在图6说明根据另一实施例的半导体芯片1的半导体本体2。与之前描述的实施例不同，图6的半导体本体2具有三个发射区域21、22、23。有源区5的第一部分51与第一发射区域21相关联，有源区5的第二部分52与第二发射区域22相关联，和有源区5的第三部分53与第三发射区域23相关联。第二发射区域22和第三发射区域23分别包括平台结构16。平台结构16的平台侧沿10从第二半导体层4的背离有源层5的一侧开始完全穿透第二半导体层4和有源区5。
就安装侧7而视，图7说明根据另一实施例的光电子半导体芯片1。与图4的半导体芯片1不同，图7的半导体芯片1具有平台结构16，所述平台结构在半导体芯片1的中央区域中形成第二发射区域22。就安装侧7而视，平台结构16的平台侧沿10与半导体芯片1的边缘间隔开。当前，第一接触结构8和第二接触结构9例如通过重新布线平面构成，使得第二电连接面92与第二发射区域22相关联。通过重新布线平面可行的是，第一电连接面81设置在第二电连接面91、92之间。
除非另有说明，否则在图中示出的部件优选按照所给出的顺序分别彼此紧随。根据附图互不接触的部件优选彼此间隔开。如果在附图中线彼此平行地伸展，那么相关的面优选同样彼此平行地定向。
本发明不因根据实施例的描述而限于此。相反，本发明包括每个新特征以及特征的每个组合，这尤其包含在权利要求中的特征的每个组合，即使该特征或该组合本身未在权利要求或实施例中明确地给出也如此。
本专利申请要求德国专利申请10 2021 103 984.3的优先权，其公开内容就此通过参引并入本文。
附图标记列表
1 光电子半导体芯片
2 半导体本体
3 第一半导体层
4 第二半导体层
5 有源区
6 发射侧
7 安装侧
8 第一接触结构
9 第二触点结构
10 平台侧沿
11 分离区
12 凹进部
13 钝化层
14 裂口
16 平台结构
17 另一凹进部
21 第一发射区域
22 第二发射区域
23 第三发射区域
51 有源区的第一部分
52 有源区的第二部分
53 有源区的第三部分
81 第一连接面
83 第一接触结构的第一区域
84 第一接触结构的第二区域
91、92 第二连接面
93 第二接触结构的第一区域
94 第二接触结构的第二区域
Claims (17)
1.一种光电子半导体芯片(1)，包括：
-发射侧(6)，
-与所述发射侧(6)相对置的安装侧(7)，
-半导体本体(2)，具有：
-第一半导体层(3)，
-第二半导体层(4)，和
-在所述第一半导体层(3)和所述第二半导体层(5)之间的有源区(5)，
其中
-所述半导体本体(2)具有至少两个发射区域(21、22)，所述发射区域就所述发射侧(8)而视并排设置，
-所述至少两个发射区域(21、22)中的第一发射区域(21)包括所述有源区(5)的第一部分(51)，
-所述至少两个发射区域(21、22)中的第二发射区域(22)包括有源区(5)的第二部分(52)，
-这两个发射区域(21、22)整体地集成在所述半导体本体(2)中，并且
-在沿着所述有源区(5)的主延伸平面的横截面中，所述有源区(5)的第一部分(51)具有的面积是所述有源区(5)的第二部分(52)具有的面积的至少两倍，
-所述发射区域(21、22)通过所述半导体本体(2)的分离区(11)彼此电分离，并且
-所述分离区(11)中的第二半导体层(4)的电导率为其余第二半导体层(4)中的电导率的最多十分之一。
2.根据权利要求1所述的光电子半导体芯片(1)，其中
-所述第一发射区域(21)具有第一最大光电流，
-所述第二发射区域(22)具有第二最大光电流，并且
-所述第一最大光电流和所述第二最大光电流不同。
3.根据权利要求2所述的光电子半导体芯片(1)，其中所述第一最大光电流为所述第二最大光电流的至少2倍。
4.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
所述第二发射区域(22)包括平台结构(16)，其中
-所述平台结构(16)的平台侧沿(10)从所述安装侧(7)开始完全穿透所述半导体本体(2)的第二半导体层(4)和有源区(5)，并且
-所述有源区(5)的第二部分(52)由所述平台侧沿(10)限界。
5.根据权利要求4所述的光电子半导体芯片，其中就所述安装侧(7)而视，所述平台结构(16)在所述半导体本体(2)的中央区域中构成。
6.根据上述权利要求中任一项所述的光电子半导体芯片，其中
-所述第一半导体层(3)、所述第二半导体层(4)和所述有源区(5)分别构成为连续的层，并且
-所述发射区域(21、22)通过所述分离区(11)彼此电分离。
7.根据上述权利要求中任一项所述的光电子半导体芯片，其中
所述第二半导体层(3)在所述分离区(11)中具有的缺陷密度为在所述分离区(11)外具有的缺陷密度的至少2倍。
8.根据上述权利要求中任一项所述的光电子半导体芯片，其中
-所述第一半导体层(3)设置在所述有源区(5)和所述发射侧(6)之间，
-所述半导体本体(2)具有至少一个凹进部(12)，所述凹进部从所述安装侧(7)开始延伸到所述第一半导体层(3)中，
-所述第一接触结构(8)至少部分地设置在所述凹进部(12)中，
-所述第一半导体层(3)与所述第一接触结构(8)导电连接，
-所述第一接触结构(8)具有第一电连接面(81)，并且
-所述第一连接面(81)设置在所述安装侧(7)上。
9.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述第二半导体层(4)与所述第二接触结构(9)能导电地连接，
-所述第二接触结构(9)具有至少两个第二电连接面(91、92)，其中，每个发射区域(21、22)相关联有所述第二电连接面(91、92)中的至少一个，
-所述第二接触结构(9)的第二电连接面(91、92)设置在所述半导体芯片(1)的安装侧(7)上。
10.根据权利要求9所述的光电子半导体芯片(1)，其中
所有第二电连接面(91、92)在到安装侧(7)上的投影中是相同大小的。
11.根据权利要求8至10中任一项所述的光电子半导体芯片(1)，其中所述第二半导体层(4)的背离所述发射侧(6)的一侧和所述半导体本体(2)的横向于所述侧伸展的侧面(15)至少局部地被钝化层(13)覆盖，其中所述钝化层(13)具有裂口(14)，所述第一和/或第二接触结构(8、9)设置在所述裂口中。
12.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述半导体芯片(1)具有单连通的发射面，其中
-在运行中所有发射区域(21、22)都通过所述发射面发射。
13.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
所有发射区域(21、22)设立用于发射相同波长范围的辐射。
14.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
所述半导体芯片(1)是微型LED。
15.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述第二发射区域(22)包括平台结构(16)，
-所述平台结构(16)的平台侧沿(10)从所述安装侧(7)开始完全地穿透所述半导体本体(2)的第二半导体层(4)和有源区(5)，
-所述平台侧沿(10)在所述第一半导体层(3)中结束，并且
-所述有源区(5)的第二部分(52)由所述平台侧沿(10)限界。
16.一种用于运行根据上述权利要求中任一项所述的光电子半导体芯片(1)的方法，包括以下步骤：
-为所述半导体芯片(1)预设期望光电流，
-确定对于产生预设的期望光电流所需的发射区域(21、22)，并且
-给所述第一发射区域(21)或所述第二发射区域(22)或第一和第二发射区域(21、22)通电，使得所述半导体芯片(1)整体上发射预设的期望光电流。
17.根据上一项权利要求所述的方法，其中所述第一发射区域(21)通过如下运行电流通电，所述运行电流与所述第二发射区域(22)的运行电流不同。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102021103984.3A DE102021103984A1 (de) | 2021-02-19 | 2021-02-19 | Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips |
| DE102021103984.3 | 2021-02-19 | ||
| PCT/EP2022/053212 WO2022175151A1 (de) | 2021-02-19 | 2022-02-10 | Optoelektronischer halbleiterchip und verfahren zum betreiben eines optoelektronischen halbleiterchips |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116868348A true CN116868348A (zh) | 2023-10-10 |
Family
ID=80683945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280015781.4A Pending CN116868348A (zh) | 2021-02-19 | 2022-02-10 | 光电子半导体芯片和用于运行光电子半导体芯片的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240120445A1 (zh) |
| CN (1) | CN116868348A (zh) |
| DE (2) | DE102021103984A1 (zh) |
| WO (1) | WO2022175151A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101060055B1 (ko) * | 2003-11-28 | 2011-08-29 | 오스람 옵토 세미컨덕터스 게엠베하 | 보호 다이오드를 포함하는 발광 반도체 소자 |
| KR101506264B1 (ko) * | 2008-06-13 | 2015-03-30 | 삼성전자주식회사 | 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법 |
| DE102009047788A1 (de) | 2009-09-30 | 2011-03-31 | Osram Opto Semiconductors Gmbh | Beleuchtungseinrichtung für eine Kamera sowie Verfahren zum Betrieb derselben |
| US8269235B2 (en) * | 2010-04-26 | 2012-09-18 | Koninklijke Philips Electronics N.V. | Lighting system including collimators aligned with light emitting segments |
| DE102012110909A1 (de) | 2012-11-13 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips |
| FR3030995A1 (fr) * | 2014-12-23 | 2016-06-24 | Aledia | Source de lumiere electroluminescente a parametre de luminance ajuste ou ajustable en luminance et procede d'ajustement d'un parametre de luminance de la source de lumiere electroluminescente |
| US20190189682A1 (en) * | 2017-12-20 | 2019-06-20 | Lumileds Llc | Monolithic segmented led array architecture with transparent common n-contact |
| DE102019121580A1 (de) | 2019-08-09 | 2021-02-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements |
-
2021
- 2021-02-19 DE DE102021103984.3A patent/DE102021103984A1/de not_active Withdrawn
-
2022
- 2022-02-10 DE DE112022000307.3T patent/DE112022000307A5/de active Pending
- 2022-02-10 US US18/546,362 patent/US20240120445A1/en active Pending
- 2022-02-10 WO PCT/EP2022/053212 patent/WO2022175151A1/de active Application Filing
- 2022-02-10 CN CN202280015781.4A patent/CN116868348A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE112022000307A5 (de) | 2023-09-14 |
| US20240120445A1 (en) | 2024-04-11 |
| WO2022175151A1 (de) | 2022-08-25 |
| DE102021103984A1 (de) | 2022-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102390624B1 (ko) | 다수의 활성층들로 선택적으로 캐리어를 주입한 발광 구조체 | |
| EP3444855B1 (en) | Semiconductor light emitting device | |
| EP1792352B1 (en) | High output group iii nitride light emitting diodes | |
| US6329676B1 (en) | Flat panel solid state light source | |
| US6822991B2 (en) | Light emitting devices including tunnel junctions | |
| KR102037865B1 (ko) | 반도체 발광소자 및 반도체 발광소자 제조방법 | |
| US20070278502A1 (en) | Semiconductor Light Emitting Device | |
| US7592633B2 (en) | Semiconductor light emitting device | |
| CN111164753B (zh) | 半导体装置及包括该半导体装置的前照灯 | |
| US11404599B2 (en) | Method of forming a p-type layer for a light emitting device | |
| US7358539B2 (en) | Flip-chip light emitting diode with indium-tin-oxide based reflecting contacts | |
| JP6988460B2 (ja) | 発光装置、発光装置の製造方法、およびプロジェクター | |
| KR20170129009A (ko) | 반도체 소자 | |
| KR101733225B1 (ko) | 이종 발광 구조체의 집적화 방법 | |
| KR102135836B1 (ko) | 발광 디바이스를 위한 p형 층을 형성하는 방법 | |
| CN116868348A (zh) | 光电子半导体芯片和用于运行光电子半导体芯片的方法 | |
| US11984541B2 (en) | Light emitting diode structure having resonant cavity and method for manufacturing the same | |
| KR20220126178A (ko) | 발광 소자 및 이를 포함하는 디스플레이 장치 | |
| US20220181530A1 (en) | Radiation emitting semiconductor chip, radiation emitting semiconductor device and head lamp | |
| KR20160036110A (ko) | 반도체 발광소자 | |
| CN114078989A (zh) | 全彩发光器件 | |
| KR20180136053A (ko) | 반도체소자 및 반도체소자 패키지 | |
| KR20190095749A (ko) | 반도체 소자 패키지 | |
| KR20170081902A (ko) | 발광소자 패키지 | |
| KR20160107697A (ko) | 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |