DE112017004594T5

DE112017004594T5 - Fahrzeugsteuereinheit

Info

Publication number: DE112017004594T5
Application number: DE112017004594.0T
Authority: DE
Inventors: Hiroto Kurihara; Tsutomu Akaike
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2016-10-26
Filing date: 2017-09-27
Publication date: 2019-07-11
Also published as: CN109844724A; WO2018079163A1; JPWO2018079163A1; JP6694517B2; CN109844724B

Abstract

Es ist eine Fahrzeugsteuereinheit vorgesehen, die in der Lage ist, ein Fehleranzeichen in einer Speichervorrichtung zu erkennen und den Normalzustand der Speichervorrichtung so weit wie möglich aufrechtzuerhalten.Die Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: eine Rechenschaltung (CPU), eine Speichervorrichtung (RAM), welche für die Steuerungsberechnung durch die Rechenschaltung zu verwendende Daten zwischenspeichert, und eine Strommessschaltung (150), die in der Lage ist, den Treiberstrom der Speichervorrichtung zu messen. Die Rechenschaltung führt eine Diagnose der Speichervorrichtung auf der Grundlage des von der Strommessschaltung erhaltenen Werts des Treiberstroms aus.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Fahrzeugsteuereinheit, die eine fahrzeuginterne Vorrichtung steuert.
Technischer Hintergrund
Eine fahrzeuginterne elektronische Steuereinheit (ECU), die als eine Fahrzeugsteuereinheit dient, welche eine fahrzeuginterne Vorrichtung steuert, weist einen Mikrocomputer auf, der eine Steuerungsberechnung ausführt. Der Mikrocomputer weist im Allgemeinen eine Zentralverarbeitungseinheit (CPU), einen Nurlesespeicher (ROM), einen Direktzugriffsspeicher (RAM) und dergleichen auf. Der RAM ist eine Speichervorrichtung, die von der CPU für die Steuerungsberechnung zu verwendende Daten zwischenspeichert. Falls der RAM ausfällt, werden in den RAM geschriebene und aus diesem gelesene Daten ungeeignet. Daher tritt bei der Steuerungsberechnung durch die CPU ein Fehler auf und wird die gewünschte Steuerungsberechnung infolge des Fehlers schwierig. Deshalb weist die Fahrzeugsteuereinheit eine Funktion zur Diagnose des RAM auf.
Die folgende PTL 1 beschreibt eine Technik zur Fehlerdiagnose im RAM. In PTL 1 wird zu jeder vorgegebenen Diagnosezeit ein vorgegebener Wert in einen zu diagnostizierenden RAM-Bereich geschrieben und wird der Wert wiederholt gelesen. Falls der geschriebene Wert vom gelesenen Wert verschieden ist, wird festgestellt, dass der RAM einen Fehler aufweist, und es wird ein fehlersicherer Prozess ausgeführt, so dass das Fahrzeug nicht in einen unsicheren Zustand übergeht.
Beispiele des fehlersicheren Prozesses umfassen eine Implementation einer Sicherheitssteuerung. Bei der Sicherheitssteuerung wird zum Verhindern einer fehlerhaften Steuerung infolge eines Fehlers in einem RAM eine Schaltsteuerung durch Betätigung durch den Fahrer ungültig gemacht und wird das Gangverhältnis festgelegt, um eine problemlose Heimfahrt zu ermöglichen.
Zitatliste
Patentliteratur
PTL 1: JP 2000-137501 A
Kurzfassung der Erfindung
Technisches Problem
Beim in der vorstehenden PTL 1 beschriebenen RAM-Diagnoseverfahren kann, wenn Speicherzellen (Speicherelemente, die jeweils 1 Datenbit speichern) im RAM ganz ausgefallen sind, so dass sich ein gewünschter Wert überhaupt nicht mehr schreiben oder lesen lässt, ein Fehler im RAM erkannt werden. Es wird jedoch als unmöglich angesehen, eine Speicherzelle zu erkennen, die möglicherweise in der Zukunft ausfällt, wenngleich sie nicht ganz ausgefallen ist.
Im Allgemeinen wird ein in einer Fahrzeugsteuereinheit zu verwendender Mikrocomputer einem Beschleunigungstest und einem Endtest durch einen Halbleiterhersteller unterzogen. Der Halbleiterhersteller stellt fest, dass im Mikrocomputer kein Fehler auftritt, und versendet den Mikrocomputer dann zum Hersteller der Fahrzeugsteuereinheit. Es besteht jedoch eine gewisse Möglichkeit eines Fehlers im RAM, der im Mikrocomputer der Fahrzeugsteuereinheit enthalten ist, welcher durch einen Kurzschluss zwischen benachbarten Transistoren oder Drähten infolge einer beim Halbleiterherstellungsprozess aufgetretenen Verunreinigung mit Fremdstoffen, einen Fehler infolge einer altersbezogenen Verschlechterung nach einer langzeitigen Benutzung oder dergleichen hervorgerufen wird.
Beispiele eines allgemein bekannten RAM-Fehlermodus umfassen die Folgenden. Durch das Auftreten auch nur eines dieser Fehlermodi wird das Schreiben eines gewünschten Werts in eine Speicherzelle oder das Lesen eines gewünschten Werts aus dieser bei einem Fehler deaktiviert.
(Fehler 1) Festsitzfehler, bei dem der Wert der Speicherzelle fest auf „0“ oder „1“ gelegt ist.
(Fehler 2) Kopplungsfehler, bei dem sich auch der Wert einer anderen Speicherzelle zusammen mit einer Änderung eines in einer Speicherzelle gespeicherten Werts ändert.
(Fehler 3) Adressdecoderfehler, bei dem eine Speicheradresse inkorrekt ausgewählt wird.
(Fehler 4) Musterempfindlicher Fehler, bei dem sich ein in einer bestimmten Speicherzelle gespeicherter Wert auch unter dem Einfluss von Werten ändert, die in oberhalb, unterhalb, rechts und links benachbart zur bestimmten Speicherzelle angeordneten Speicherzellen gespeichert sind.
Wenn bei einem Halbleiterherstellungsprozess beispielsweise Fremdstoffe an einer Speicherzelle haften und sich die Fremdstoffe aus irgendeinem Grunde nach einer langzeitigen Verwendung bewegen und zwischen benachbarten Speicherzellen anlagern, können die benachbarten Speicherzellen durch die Fremdstoffe kurzgeschlossen werden, was zu einem Fehler im RAM führt. Abhängig vom Grad des Kurzschlusses zwischen den Speicherzellen kann jedoch eine durch den Kurzschluss hervorgerufene Potentialänderung mit einem solchen Grad auftreten, dass dadurch eine Bestimmungsschwelle, bei der ein Fehler festgestellt wird, nicht erreicht wird. In diesem Fall kann selbst beim Auftreten eines Kurzschlussfehlers zwischen den Speicherzellen der gleiche Wert wie der geschriebene Wert gelesen werden. Das in der vorstehenden PTL 1 beschriebene Diagnoseverfahren offenbart nicht die Erkennung eines solchen Fehlers.
Wenn ein solcher Kurzschlussfehler zwischen den Speicherzellen verbleibt, nimmt der Grad des Kurzschlusses jedoch im Laufe einer langzeitigen Verwendung zu. Dadurch ergibt sich ein Kurzschluss zwischen den Speicherzellen, und es wird angenommen, dass der RAM als fehlerhaft diagnostiziert wird. Wie vorstehend beschrieben wurde, ist es wünschenswert, einen möglicherweise in der Zukunft im RAM auftretenden Fehler möglichst frühzeitig zu erkennen.
Die vorliegende Erfindung wurde angesichts der vorstehenden Probleme gemacht, und eine Aufgabe der vorliegenden Erfindung besteht darin, eine Fahrzeugsteuereinheit bereitzustellen, die in der Lage ist, ein Fehleranzeichen in einer Speichervorrichtung zu erkennen und den Normalzustand der Speichervorrichtung so weit wie möglich aufrechtzuerhalten.
Lösung des Problems
Eine Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: eine Rechenschaltung (111), eine Speichervorrichtung (113), die für die Steuerungsberechnung durch die Rechenschaltung zu verwendende Daten zwischenspeichert, und eine Strommessschaltung (150), die in der Lage ist, den Treiberstrom der Speichervorrichtung zu messen. Die Rechenschaltung führt eine Diagnose der Speichervorrichtung auf der Grundlage des von der Strommessschaltung erhaltenen Werts des Treiberstroms aus.
Vorteilhafte Wirkungen der Erfindung
Durch die Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung kann in einem frühen Stadium ein Fehleranzeichen in der möglicherweise in der Zukunft ausfallenden Speichervorrichtung erkannt werden, wenngleich zur vorliegenden Zeit Daten normal aus der Speichervorrichtung (dem RAM) gelesen und in diese geschrieben werden können.
Figurenliste
Es zeigen:

1 ein Konfigurationsdiagramm einer Fahrzeugsteuereinheit 100,
2A eine beispielhafte schematische Ansicht jeweiliger in Speicherzellen gespeicherter Bitwerte, wenn Prüfdaten in einen RAM 113 geschrieben werden,
2B eine andere beispielhafte schematische Ansicht jeweiliger in Speicherzellen gespeicherter Bitwerte, wenn Prüfdaten in den RAM 113 geschrieben werden,
2C eine weitere beispielhafte schematische Ansicht jeweiliger in Speicherzellen gespeicherter Bitwerte, wenn Prüfdaten in den RAM 113 geschrieben werden,
3A ein erklärendes Flussdiagramm eines Beispiels einer Prozedur, bei der ein Hauptmikrocomputer 110 den RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 hochfährt,
3B ein Flussdiagramm, das dem Flussdiagramm aus 3A folgt,
4 ein erklärendes Flussdiagramm eines Beispiels einer Prozedur, wobei ein Sub-Mikrocomputer 120 den Treiberstrom des RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 hochfährt,
5A ein erklärendes Flussdiagramm eines Beispiels einer Prozedur, bei der der Hauptmikrocomputer 110 den RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 herunterfährt,
5B ein Flussdiagramm, das dem Flussdiagramm aus 5A folgt,
6 ein erklärendes Flussdiagramm eines Beispiels einer Prozedur, bei der der Sub-Mikrocomputer 120 den RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 herunterfährt,
7A ein erklärendes Flussdiagramm eines Beispiels einer Prozedur, bei der die Fahrzeugsteuereinheit 100 den RAM 113 durch den Hauptmikrocomputer 110 diagnostiziert, während das Fahrzeug fährt,
7B ein Flussdiagramm, das dem Flussdiagramm aus 7A folgt,
8 ein erklärendes Flussdiagramm eines Beispiels einer Prozedur, bei der die Fahrzeugsteuereinheit 100 den RAM 113 durch den Sub-Mikrocomputer 120 diagnostiziert, während das Fahrzeug fährt,
9 Adressen von Speicherbereichen des RAM 113,
10 ein Schaltungsdiagramm einer Speicherzelle, wobei der RAM 113 ein statischer Direktzugriffsspeicher (SRAM) ist,
11 ein beispielhaftes Layoutdiagramm der Speicherzelle aus 10,
12 ein schematisches Layoutdiagramm, wobei die Speicherzellen aus 11 in einer Matrix angeordnet sind, und
13 ein schematisches Blockdiagramm des statischen Direktzugriffsspeichers (SRAM).

Beschreibung von Ausführungsformen
Wie in 1 dargestellt ist, weist die Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung Folgendes auf: eine Rechenschaltung (CPU) 111, die eine Steuerungsberechnung zum Steuern einer Vorrichtung ausführt, einen Speicher, der von der Rechenschaltung zu verwendende Daten zwischenspeichert (Speichervorrichtung, RAM) 113 und eine Strommessschaltung 150, die in der Lage ist, den dem Speicher 113 zuzuführenden Treiberstrom zu messen. Die Rechenschaltung 111 diagnostiziert auf der Grundlage des Werts des von der Strommessschaltung 150 erfassten Treiberstroms, ob der Speicher 113 normal ist.
Die Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung ist mit der Strommessschaltung 150 versehen, wodurch ein Fehleranzeichen erkannt wird, bevor der Speicher 113 ganz ausfällt. Zur Erkennung des Fehleranzeichens werden beispielsweise voneinander verschiedene Bitwerte als Schreibdaten zur Prüfung (nachstehend als „Prüfdaten“ bezeichnet) in benachbarte Speicherzellen des Speichers 113 geschrieben. Dann wird der Treiberstrom des Speichers 113 mit den geschriebenen Prüfdaten von der Strommessschaltung 150 gemessen. Der Wert des gemessenen Treiberstroms des RAM wird mit einer vorgegebenen Bestimmungsschwelle verglichen, und der Zustand des Speichers 113 wird diagnostiziert. Eine Speicherzelle, durch welche ein Treiberstrom fließt, der die Bestimmungsschwelle übersteigt, wird als Speicherzelle angesehen, die möglicherweise in der Zukunft ausfällt, wenngleich sie nicht ganz ausgefallen ist. Das heißt, dass die Speicherzelle als Speicherzelle mit einem Fehleranzeichen angesehen wird. Die Adresse eines die Speicherzelle, die möglicherweise in der Zukunft ausfällt, aufweisenden Speicherbereichs wird durch die Adresse eines Speicherbereichs, der eine vorab in einem freien Bereich (nicht verwendeten Speicherbereich oder nicht verwendeten Bereich) des Speichers 113 reservierte normale Speicherzelle aufweist, ersetzt, bevor die Speicherzelle ganz ausfällt.
Bei der Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung kann ein frühes Stadium eines Fehlers im möglicherweise in der Zukunft ausfallenden Speicher 113 erkannt werden, wenngleich zur vorliegenden Zeit Daten normal aus dem Speicher 113 gelesen und in diesen geschrieben werden können. Bevor eine in der Zukunft möglicherweise ausfallende Speicherzelle ganz ausfällt, wird die Adresse des die Speicherzelle aufweisenden Speicherbereichs durch die Adresse eines Speicherbereichs ersetzt, der eine vorab in einem freien Bereich des Speichers 113 reservierte normale Speicherzelle aufweist. Daher kann während einer Fahrt des Fahrzeugs ein Fehler im Speicher 113 verhindert werden. Daher können während der Fahrt des Fahrzeugs eine Fehlfunktion eines Betätigungselements in der Art des Motors oder des Getriebes infolge eines Fehlers im Speicher 113 und ein unbeabsichtigtes Verhalten des Fahrzeugs infolge der Fehlfunktion verhindert werden. Während der Fahrt des Fahrzeugs kann eine Verschlechterung des Betriebsverhaltens durch Steuerung der Überführung in einen fehlersicheren Prozess bei einem Fehler im RAM verhindert werden.
Zusätzlich wird vorab eine Speicherzelle erkannt, die möglicherweise in der Zukunft ausfällt, wenngleich sie zur vorliegenden Zeit normal ist. Ein die Speicherzelle aufweisender Speicherbereich wird nicht verwendet, und ein getrennt reservierter eine normale Speicherzelle aufweisender nicht verwendeter Speicherbereich wird verwendet, damit die Fahrzeugsteuereinheit gemäß der vorliegenden Erfindung einen Fahrzeugsteuerprozess fortsetzen kann. Dadurch wird eine Verringerung der Anzahl der ausgetauschten Fahrzeugsteuereinheiten, eine Verringerung der Anzahl der zurückgeführten Fahrzeugsteuereinheiten, über die sich Benutzer beklagt haben, und eine Verringerung der Fehleranalyse für die Fahrzeugsteuereinheiten infolge eines Fehlers im Speicher (RAM) 113 auf dem Markt erwartet. Daher wird die Zuverlässigkeit von Fahrzeugsteuereinheiten verbessert.
Nachstehend werden weitere Einzelheiten mit Bezug auf die Zeichnung beschrieben. In der folgenden Beschreibung sind die gleichen Bestandteile jedoch mit den gleichen Bezugszahlen versehen, und es kann auf eine wiederholte Erklärung verzichtet werden. Um die Beschreibung klarer zu machen, können die Zeichnungsbestandteile in Bezug auf die Breite, die Form und dergleichen der jeweiligen Teile schematisch dargestellt werden. Dies dient jedoch lediglich als Beispiel und schränkt die Interpretation der vorliegenden Erfindung nicht ein.
1 ist ein Konfigurationsdiagramm einer Fahrzeugsteuereinheit 100 gemäß der vorliegenden Erfindung. Die Fahrzeugsteuereinheit 100 dient als elektronische Fahrzeugsteuereinheit (ECU), welche eine fahrzeuginterne Vorrichtung (beispielsweise ein Automatikgetriebe, den Verbrennungsmotor und dergleichen) elektronisch steuert. Die Fahrzeugsteuereinheit 100 weist einen Hauptmikrocomputer 110, einen Sub-Mikrocomputer 120, eine integrierte Hauptversorgungsschaltung (IC) 130, einen Sub-Versorgungs-IC 140, eine Strommessschaltung 150 und einen externen Speicher 160 auf.
Der Hauptmikrocomputer 110 dient als Mikrocomputer (erster Mikrocomputer), der eine fahrzeuginterne Vorrichtung steuert. Der Hauptmikrocomputer 110 steuert die fahrzeuginterne Vorrichtung beispielsweise durch Steuern eines Betätigungselements 230. Ferner kann durch eine Anzeigevorrichtung 240 eine Nachricht angezeigt werden. Als Nachricht kann beispielsweise ein Zeichen oder ein Bild, ein Hinweis durch das Aufleuchten einer Lampe oder dergleichen in irgendeiner Form verwendet werden.
Der Hauptmikrocomputer 110 weist die CPU 111, einen ROM 112 und den RAM 113 auf. Die CPU 111 ist eine Rechenvorrichtung (Rechenschaltung), welche die zum Steuern der fahrzeuginternen Vorrichtung erforderliche Steuerungsberechnung ausführt. Der ROM 112 speichert von der CPU 111 auszuführende Programme (beispielsweise später in den 3A bis 8 beschriebene Diagnoseprozessprogramme) und dergleichen. Der RAM 113 speichert von der CPU 111 zu verwendende Daten zwischen.
Der Sub-Mikrocomputer 120 dient als Mikrocomputer (zweiter Mikrocomputer), der eine ähnliche Konfiguration aufweist wie der Hauptmikrocomputer 110, und es wird auf seine Beschreibung verzichtet. Gemäß einer Anforderung oder einem Befehl vom Hauptmikrocomputer 110 kann der Sub-Mikrocomputer 120 diagnostizieren, ob der RAM 113 normal ist, und einen Prozess zum Informieren des Hauptmikrocomputers 110 über das Diagnoseergebnis ausführen.
Die Fahrzeugsteuereinheit 100 empfängt von der Batterie 220 innerhalb des Fahrzeugs zugeführten Strom. Der Haupt-Versorgungs-IC (die Hauptversorgungsschaltung) 130 verringert oder erhöht und verringert den von der Batterie 220 empfangenen Strom VB und führt den Strom VB dem Hauptmikrocomputer 110 zu. Ähnlich verringert der Sub-Versorgungs-IC (die Sub-Versorgungsschaltung) 140 oder erhöht und verringert den von der Batterie 220 empfangenen Strom und führt den Strom dem Sub-Mikrocomputer 120 zu.
Der Haupt-Versorgungs-IC 130 ist intern in drei Versorgungsschaltungen unterteilt, so dass Strom (Versorgungsstrom) VB1, VB2 und VB3 der CPU 111, dem ROM 112 bzw. dem RAM 113 zugeführt werden kann. Das heißt, dass der Haupt-Versorgungs-IC 130 eine erste Versorgungsschaltung VG1, welche den ersten Versorgungsstrom VB1 für die CPU 111 erzeugt, eine zweite Versorgungsschaltung VG2, welche den zweiten Versorgungsstrom VB2 für den ROM 112 erzeugt, und eine dritte Versorgungsschaltung VG3, welche den dritten Versorgungsstrom VB3 für den RAM 113 erzeugt, aufweist. Dies dient dazu, den Einfluss des dem RAM 113 zugeführten Treiberstroms infolge der Variation des Treiberstroms der CPU 111 und des ROM 112 zu unterdrücken, wie später beschrieben wird. Der von der ersten Versorgungsschaltung VG1 erzeugte erste Versorgungsstrom VB1 wird der CPU 111 über einen Versorgungsdraht (Versorgungsweg) L1 zugeführt. Der von der zweiten Versorgungsschaltung VG2 erzeugte zweite Versorgungsstrom VB2 wird dem ROM 112 über einen Versorgungsdraht (Versorgungsweg) L2 zugeführt. Der von der dritten Versorgungsschaltung VG3 erzeugte dritte Versorgungsstrom VB3 wird dem RAM 113 über einen Versorgungsdraht (Versorgungsweg) L3 zugeführt.
Die Strommessschaltung 150 misst den Wert des dem RAM 113 vom Haupt-Versorgungs-IC 130 zugeführten Treiberstroms und gibt das Messergebnis an den Sub-Mikrocomputer 120 aus. Der Sub-Mikrocomputer 120 verwendet das Messergebnis, um den RAM 113 gemäß einer später beschriebenen Prozedur zu diagnostizieren. Der Grund, aus dem der Sub-Mikrocomputer 120 die Diagnose ausführt, wird später beschrieben. Wenngleich die Schaltungskonfiguration der Strommessschaltung 150 nicht spezifisch beschrieben wird, werden Fachleute leicht verstehen, dass verschiedene Schaltungskonfigurationen angewendet werden können. Das Messergebnis kann als Analogsignal an den Sub-Mikrocomputer 120 ausgegeben werden oder als Digitalsignal an diesen ausgegeben werden. Wenn das Messergebnis als Digitalsignal ausgegeben wird, weist die Strommessschaltung 150 eine Analog-Digital-Wandlungsschaltung ADC auf. Wenn das Messergebnis dagegen als Analogsignal ausgegeben wird, weist der Sub-Mikrocomputer 120 eine Analog-Digital-Wandlungsschaltung ADC auf. Wenn das Messergebnis als Digitalsignal ausgegeben wird, ist die Widerstandsfähigkeit gegen den Einfluss von Rauschen des in der Fahrzeugsteuereinheit 100 erzeugten Versorgungsstroms höher als wenn es als Analogsignal ausgegeben wird.
Wenn der Fahrer das Fahrzeug mit dem Zündschlüssel ein- bzw. ausschaltet, wird ein entsprechendes Versorgungssignal 210 erzeugt. Die Fahrzeugsteuereinheit 100 fährt entsprechend dem Versorgungssignal 210 hoch oder herunter. Der Haupt-Versorgungs-IC 130 bzw. der Sub-Versorgungs-IC 140 führen den Mikrocomputern 110 und 120 dementsprechend Strom zu oder unterbrechen die Stromzufuhr.
Der externe Speicher 160 ist eine Speichervorrichtung, die als elektrisch beschreibbarer und löschbarer nichtflüchtiger Speicher dient, welcher ein Diagnoseergebnis für den RAM 113, einen Bereich zu diagnostizierender Adressen und dergleichen speichert. Wie später beschrieben wird, diagnostizieren der Hauptmikrocomputer 110 und der Sub-Mikrocomputer 120 verschiedene Speicherbereiche des RAM 113, wenn die Fahrzeugsteuereinheit 100 hoch- oder herunterfährt sowie während eines Gleichgewichtszustandsprozesses nach dem Starten. Daher wird ein Bereich beim nächsten Mal zu diagnostizierender Adressen im externen Speicher 160 gespeichert. Der externe Speicher 160 empfängt Strom vom Haupt-Versorgungs-IC 130 oder vom Sub-Versorgungs-IC 140. Der externe Speicher 160 ist nicht besonders beschränkt, es kann jedoch eine nichtflüchtige Speichervorrichtung in der Art eines Flash-Speichers oder eines elektrisch löschbaren programmierbaren Nurlesespeichers (EEPROM) verwendet werden. Beispiele des Gleichgewichtszustandsprozesses sind die Steuerung und Diagnose eines Betätigungselements in der Art des Motors und des Getriebes und der von der Fahrzeugsteuereinheit 100 ausgeführte fehlersichere Prozess.
Die 2A, 2B und 2C zeigen jeweils Prüfdaten als in die Speicherzellen des RAM 113 geschriebene diagnostische Daten. Jede Figur zeigt beispielhaft als Speicherzellen des RAM 113 neun Speicherzellen 1131, die in einem Drei-mal-drei-Feld angeordnet sind.
2A ist eine beispielhafte schematische Ansicht von Bitwerten, die in jeweiligen Speicherzellen gespeichert werden, wenn Prüfdaten in den RAM 113 geschrieben werden. Die im RAM 113 enthaltenen Speicherzellen 1131 sind jeweils mit einer gemeinsamen Versorgungsleitung 1132 verbunden. Wie in 2A dargestellt ist, speichern die benachbarten oberen, unteren, rechten und linken Speicherzellen 1131 Datenelemente mit Bitwerten der Prüfdaten, so dass die Bitwerte voneinander verschieden sind. Das heißt, dass in den beispielhaften in einem Drei-mal-drei-Feld angeordneten neun Speicherzellen 1131 die Datenelemente mit Bitwerten 1, 0 und 1 jeweils in den drei Speicherzellen der ersten Zeile gespeichert werden. Die Datenelemente mit Bitwerten 0, 1 und 0 werden jeweils in den drei Speicherzellen der zweiten Zeile gespeichert. Die Datenelemente mit Bitwerten 1, 0 und 1 werden jeweils in den drei Speicherzellen der dritten Zeile gespeichert. Wenn die der zweiten Zeile und der zweiten Spalte entsprechende Speicherzelle als Referenz genommen wird, speichern die oberen, unteren, rechten und linken Speicherzellen 1131 die Datenelemente mit Bitwerten derart, dass die Bitwerte voneinander verschieden sind. Die Speicherzellen 1131 repräsentieren allgemein jeweils einen Bitwert entsprechend dem Betrag (oder einem hohen Pegel „1“ und einem niedrigen Pegel „0“) des Potentials des Speicherknotens. Demgemäß werden die verschiedenen Bitwerte in den Speicherzellen 1131 gespeichert, weshalb die benachbarten Speicherzellen 1131 unterschiedliche Potentiale haben.
Es wird angenommen, dass bei einem Halbleiterherstellungsprozess für die Herstellung des RAM 113 auftretende verunreinigende Fremdstoffe zwischen den benachbarten Speicherzellen 1131 verbleiben. In diesem Fall werden die Speicherknoten der benachbarten Speicherzellen durch die Fremdstoffe verknüpft. Wenn die Speicherknoten der verknüpften benachbarten Speicherzellen voneinander verschiedene Potentiale haben, fließt entsprechend der Potentialdifferenz ein Leckstrom zwischen den Speicherknoten der benachbarten Speicherzellen. Dann wird der Treiberstrom des RAM 113 größer als wenn keine Fremdstoffe vorhanden sind.
Wie später beschrieben wird, diagnostiziert der Sub-Mikrocomputer 120 die Abnormität des RAM 113 unter Verwendung dieser Tatsache in den Schritten S203, S403 und S603. Selbst wenn das Lesen von Daten aus der Speicherzelle 1131 und das Schreiben von Daten in diese normal ausgeführt werden können, kann das Vorhandensein solcher Fremdstoffe möglicherweise in der Zukunft einen Kurzschlussfehler hervorrufen. Daher wird gemäß der vorliegenden Erfindung die Adresse des Speicherbereichs, der die als abnorm diagnostizierte Speicherzelle aufweist, durch die Adresse des Speicherbereichs ersetzt, der eine im freien Bereich (nicht verwendeten Speicherbereich oder nicht verwendeten Bereich) des RAM 113 vorab reservierte normale Speicherzelle aufweist. Hierdurch kann verhindert werden, dass während der Fahrt des Fahrzeugs eine Fehlfunktion eines Betätigungselements in der Art des Motors oder des Getriebes infolge eines Fehlers im Speicher 113 und ein unbeabsichtigtes Verhalten des Fahrzeugs infolge der Fehlfunktion auftreten.
Wenn benachbarte Speicherzellen 113 den gleichen Bitwert speichern, gibt es jedoch fast keine Potentialdifferenz zwischen den Speicherknoten der benachbarten Speicherzellen. In diesem Fall ist es selbst dann, wenn Fremdstoffe vorhanden sind und Verknüpfungen zwischen den Speicherknoten der benachbarten Speicherzellen bilden, verständlich, dass kein oder nur ein geringer Leckstrom fließt. Um das Vorhandensein von Fremdstoffen auf der Grundlage des Treiberstroms zu erkennen, ist es wünschenswert, dass die Speicherknoten der benachbarten Speicherzellen voneinander verschiedene Bitwerte speichern, wie in 2A dargestellt ist. Das heißt, dass für die Prüfdaten ein Datenmuster gewählt wird, das den Leckstrom sichtbar macht, wenn Fremdstoffe vorhanden sind und Verknüpfungen zwischen den Speicherknoten der benachbarten Speicherzellen bilden.
2B ist eine andere beispielhafte schematische Ansicht jeweiliger in Speicherzellen gespeicherter Bitwerte, wenn Prüfdaten in den RAM 113 geschrieben werden. Bei den beispielhaft dargestellten neun Speicherzellen 1131 sind Datenelemente mit Bitwerten 1, 1 und 1 in den drei Speicherzellen in der ersten Zeile gespeichert. Datenelemente mit Bitwerten 0, 0 und 0 sind in den drei Speicherzellen in der zweiten Zeile gespeichert. Datenelemente mit Bitwerten 1, 1 und 1 sind in den drei Speicherzellen in der dritten Zeile gespeichert. Die oberen und die unteren Speicherzellen speichern die Datenelemente mit Bitwerten dieser Prüfdaten derart, dass die Bitwerte voneinander verschieden sind. Das heißt, dass die drei Speicherzellen 1131 in der zweiten Zeile die Datenelemente mit Bitwerten speichern, die von den Datenelementen mit Bitwerten, die in den drei Speicherzellen 1131 in der ersten und dritten Zeile gespeichert sind, verschieden sind. Diese Prüfdaten sind beispielsweise wirksam, um einen Leckstrom infolge eines Kurzschlusses zwischen den Speicherknoten der oben und unten angeordneten Speicherzellen zu erkennen.
2C ist eine weitere beispielhafte schematische Ansicht jeweiliger in Speicherzellen gespeicherter Bitwerte, wenn Prüfdaten in den RAM 113 geschrieben werden. Bei den neun Speicherzellen 1131 sind Datenelemente mit Bitwerten 1, 0 und 1 in den drei Speicherzellen in der ersten Zeile gespeichert.
Datenelemente mit Bitwerten 1, 0 und 1 sind in den drei Speicherzellen in der zweiten Zeile gespeichert. Datenelemente mit Bitwerten 1, 0 und 1 sind in den drei Speicherzellen der dritten Zeile gespeichert. Die rechten und die linken Speicherzellen speichern die Datenelemente mit Bitwerten dieser Prüfdaten derart, dass die Bitwerte voneinander verschieden sind. Das heißt, dass die drei Speicherzellen 1131 in der zweiten Spalte die Datenelemente mit Bitwerten speichern, die von den Datenelementen mit Bitwerten, die in den drei Speicherzellen 1131 in der ersten und dritten Spalte gespeichert sind, verschieden sind.
Diese Prüfdaten sind beispielsweise wirksam, um einen Leckstrom infolge eines Kurzschlusses zwischen den Speicherknoten der links und rechts angeordneten Speicherzellen zu erkennen.
Die Konfiguration des Datenmusters der Prüfdaten hängt von der Layoutkonfiguration der Speicherzelle und der Layoutkonfiguration mehrerer in einem Feld angeordneter Speicherzellen ab. Insbesondere kann wegen der Abhängigkeit von der Layoutkonfiguration des Speicherknotens der Speicherzelle und der Anordnung und des Abstands der Speicherknoten zwischen den Speicherzellen die Konfiguration des Datenmusters der Prüfdaten unter Berücksichtigung der Layoutkonfiguration der zu diagnostizierenden Speicherzelle im RAM 113 und der Layoutkonfiguration der mehreren Speicherzellen gewählt werden.
Die 3A und 3B sind Beispiele erklärender Flussdiagramme einer Prozedur, bei der der Hauptmikrocomputer 110 den RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 startet. Die jeweiligen Schritte von 3 werden nachstehend beschrieben. Die in 3A angegebenen Zahlen 1, 2 und 3 gehen zu den in 3B angegebenen Zahlen 1, 2 bzw. 3 über.
(Figur 3A: Schritt S100)
Nach dem Empfang eines Versorgungssignals 210, das angibt, dass die Stromversorgung eingeschaltet wurde, beginnt der Hauptmikrocomputer 110, diesem Flussdiagramm zu folgen. Es wird angenommen, dass der Haupt-Versorgungs-IC 130 und der Sub-Versorgungs-IC 140 zur Anfangszeit dieses Flussdiagramms bereits mit der Stromzufuhr entsprechend dem Versorgungssignal 210 begonnen haben.
(Figur 3A: Schritt S101)
Der Hauptmikrocomputer 110 liest das Ergebnis der beim letzten Mal ausgeführten Diagnose für den RAM 113 aus dem externen Speicher 160 und die Adresse eines zu dieser Zeit zu diagnostizierenden Speicherbereichs im RAM 113.
(Figur 3A: Schritt S102)
Wenn anhand der letztmaligen Diagnose des RAM 113 ein Fehler festgestellt wird, springt der Prozess zu Schritt S112. Wenn er als normal oder nicht diagnostiziert festgestellt wird, fährt der Prozess mit Schritt S103 fort. Das Ergebnis der letztmaligen Diagnose bedeutet hier ein Diagnoseergebnis beim letzten Herunterfahren, falls der RAM 113 beispielsweise bei jedem Hochfahren, Herunterfahren und bei jeder Fahrt diagnostiziert wird, wie später beschrieben. Falls der RAM 113 beim letzten Herunterfahren einen Fehler aufwies, ist es denkbar, dass der RAM 113 beim diesmaligen Hochfahren einen Fehler aufweist. Daher springt der Prozess in diesem Fall zu Schritt S112.
(Figur 3A: Schritt S103)
Der Hauptmikrocomputer 110 speichert im Speicherbereich der in Schritt S101 gelesenen zu diagnostizierenden Adresse gespeicherte Daten in einem vorab für das Speichern vorbereiteten sicheren Bereich.
(Figur 3A: Schritt S104)
Der Hauptmikrocomputer 110 schreibt als diagnostische Daten zu verwendende Prüfdaten in die in Schritt S101 gelesene zu diagnostizierende Adresse. Wie mit Bezug auf die 2A, 2B und 2C beschrieben, speichern die benachbarten Speicherzellen die voneinander verschiedenen Bitwerte der Prüfdaten, so dass sie voneinander verschiedene Potentiale aufweisen.
(Figur 3A: Schritt S105)
Der Hauptmikrocomputer 110 liest die Daten von der Adresse, in die die Prüfdaten geschrieben wurden. Wenn die gelesenen Daten mit den geschriebenen Prüfdaten identisch sind, fährt der Prozess mit Schritt S105 fort, oder er fährt mit Schritt S108 fort, wenn die gelesenen Daten von den geschriebenen Prüfdaten verschieden sind.
(Figur 3B: Schritt S106)
Der Hauptmikrocomputer 110 weist den Sub-Mikrocomputer 120 an, den Treiberstrom des RAM 113 zu messen. Der Sub-Mikrocomputer 120 misst den Treiberstrom gemäß einem später mit Bezug auf 4 beschriebenen Flussdiagramm und informiert den Hauptmikrocomputer 110 über das Messergebnis.
(Figur 3B: Schritt S107)
Der Hauptmikrocomputer 110 empfängt das Messergebnis über den Treiberstrom vom Sub-Mikrocomputer 120. Wenn das Messergebnis normal ist, fährt der Prozess mit Schritt S108 fort, oder er fährt mit Schritt S109 fort, wenn das Messergebnis nicht normal ist.
(Figur 3B: Schritt S108)
Wenn das Messergebnis normal ist, werden die in Schritt S103 gespeicherten Daten in den aktuellen Diagnosebereich zurück geschrieben.
(Figur 3B: Schritt S109)
Der Hauptmikrocomputer 110 prüft die Verfügbarkeit eines vorab als Speicherbereich vorbereiteten freien Bereichs (nicht verwendeten Bereichs) des RAM 113 nach dem Ersetzen der als fehlerhaft bestimmten Speicherzelle. Wenn der freie Bereich des RAM 113 verfügbar ist, wird der Prozess mit Schritt S110 fortgesetzt, oder er wird mit Schritt S112 fortgesetzt, wenn der freie Bereich des RAM 113 nicht verfügbar ist. Der freie Bereich (nicht verwendete Bereich) bezeichnet einen Speicherbereich eines Abschnitts, in dem keine von der CPU 111 zu verwendende Daten gespeichert werden.
(Figur 3B: Schritt S110)
Der Hauptmikrocomputer 110 kopiert die in S103 gespeicherten Daten in den freien Bereich.
(Figur 3B: Schritt S111)
Der Hauptmikrocomputer 110 ersetzt die als fehlerhaft diagnostizierte Adresse des Speichers durch die im freien Bereich des RAM 113 reservierte Adresse eines normalen Speichers.
(Figur 3B: Schritt S112)
Der Hauptmikrocomputer 110 speichert das Ergebnis der Diagnose des RAM 113 und eine beim nächsten Mal zu diagnostizierende Adresse im externen Speicher 160.
(Figur 3B: Schritt S113)
Der Hauptmikrocomputer 110 zeigt auf der Anzeigevorrichtung 240 eine Nachricht an, die angibt, dass das Ergebnis der Diagnose des RAM 113 ein Fehler ist.
(Figur 3B: Schritt S114)
Der Hauptmikrocomputer 110 leitet einen fehlersicheren Modus ein. Im fehlersicheren Modus wird die Funktionsweise abgeändert und wird auf der sicheren Seite gearbeitet. Im fehlersicheren Modus deaktiviert der Hauptmikrocomputer 110 zur Verhinderung einer fehlerhaften Steuerung des Fahrzeugs infolge eines Fehlers im RAM 113 die Fahrzeugsteuerung auf der Grundlage der Lenkanweisung des Fahrers und steuert das Betätigungselement 230 in einem sicheren Fahrmodus.
(Figur 3B: Schritt S115)
Der Hauptmikrocomputer 110 speichert das Ergebnis der Diagnose des RAM 113 und eine beim nächsten Mal zu diagnostizierende Adresse im externen Speicher 160.
(Figur 3B: Schritt S116)
Der Hauptmikrocomputer 110 leitet einen Gleichgewichtszustandsprozess der Fahrzeugsteuereinheit 100 ein.
4 ist ein Beispiel eines erklärenden Flussdiagramms einer Prozedur, bei der der Sub-Mikrocomputer 120 den Treiberstrom des RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 hochfährt. Die jeweiligen Schritte von 4 werden nachstehend beschrieben.
(Figur 4: Schritt S200)
Nach dem Empfang des Versorgungssignals 210, das angibt, dass die Stromversorgung eingeschaltet wurde, beginnt der Sub-Mikrocomputer 120, diesem Flussdiagramm zu folgen. Es wird angenommen, dass der Haupt-Versorgungs-IC 130 und der Sub-Versorgungs-IC 140 zur Anfangszeit dieses Flussdiagramms bereits mit der Stromzufuhr entsprechend dem Versorgungssignal 210 begonnen haben.
(Figur 4: Schritt S201)
Der Sub-Mikrocomputer 120 stellt fest, ob ein Befehl zum Messen des Treiberstroms des RAM 113 vom Hauptmikrocomputer 110 empfangen wurde. Wenn dies der Fall ist, fährt der Prozess mit Schritt S202 fort, und ansonsten endet dieses Flussdiagramm (ENDE).
(Figur 4: Schritt S202)
Der Sub-Mikrocomputer 120 erhält den Treiberstromwert des RAM 113 von der Strommessschaltung 150.
(Figur 4: Schritt S203)
Der Sub-Mikrocomputer 120 stellt fest, ob der erhaltene Treiberstromwert kleiner oder gleich einer Bestimmungsschwelle ist.
Wenn der erhaltene Treiberstromwert unterhalb der Bestimmungsschwelle liegt, wird festgestellt, dass der RAM 113 normal ist, und fährt der Prozess mit Schritt S204 fort. Wenn der erhaltene Treiberstromwert andererseits oberhalb der Bestimmungsschwelle liegt, wird festgestellt, dass der RAM 113 einen Fehler aufweist, und der Prozess wird mit Schritt S205 fortgesetzt. Die Bestimmungsschwelle kann vorab in einem nichtflüchtigen Speicher in der Art eines im Sub-Mikrocomputer 120 (oder im Hauptmikrocomputer 110) enthaltenen ROM gespeichert werden.
(Figur 4: Schritt S203: Ergänzung)
Weil der Treiberstromwert und die Bestimmungsschwelle verglichen werden, muss der Treiberstrom in diesem Schritt genau erfasst werden. Falls der Versorgungsweg, der anderen Schaltungskomponenten als dem RAM 113 in der Art der CPU 111 und des ROM 112 Strom zuführt, und der Versorgungsweg, der dem RAM 113 Strom zuführt, zusammenfallen, ändert sich der Treiberstrom des RAM 113 infolge des Einflusses durch die Spannung und den Strom der anderen Schaltungskomponenten und ergibt sich die Möglichkeit, dass kein genauer Wert erfasst werden kann. Daher stellt der Haupt-Versorgungs-IC 130, wie mit Bezug auf 1 beschrieben, diesen Schaltungskomponenten einzeln Strom bereit.
(Figur 4: Schritte S204 bis S205)
Der Sub-Mikrocomputer 120 überträgt ein Diagnoseergebnis, das angibt, dass der Treiberstrom des RAM 113 normal ist, zum Hauptmikrocomputer 110 (S204). Der Sub-Mikrocomputer 120 überträgt ein Diagnoseergebnis, das angibt, dass der Treiberstrom des RAM 113 nicht normal ist, zum Hauptmikrocomputer 110 (S205).
Die 5A und 5B sind Beispiele erklärender Flussdiagramme einer Prozedur, bei der der Hauptmikrocomputer 110 den RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 herunterfährt. Die jeweiligen Schritte aus den 5A und 5B werden nachstehend beschrieben. Die in 5A angegebenen Zahlen 4, 5 und 6 gehen zu den in 5B angegebenen Zahlen 4, 5 bzw. 6 über.
(Figur 5A: Schritte S300 bis S301)
Nach dem Empfang eines Versorgungssignals 210, das angibt, dass die Stromversorgung abgeschaltet wurde, beginnt der Hauptmikrocomputer 110, diesem Flussdiagramm zu folgen (S300). Der Hauptmikrocomputer 110 beendet den Gleichgewichtszustandsprozess der Fahrzeugsteuereinheit 100 (S301).
(Figuren 5A und 5B: Schritte S302 bis S309)
Die Schritte S302 bis S308 ähneln den Schritten S101 bis S108 aus den 3A und 3B. Wenn das letztmalige Diagnoseergebnis in Schritt S303 als nicht normal bestimmt wird, geht der Prozess jedoch zu Schritt S314 von 5B über.
(Figur 5B: Schritt S310)
Der Hauptmikrocomputer 110 prüft die Verfügbarkeit eines vorab vorbereiteten freien Bereichs des RAM 113 als nach dem Ersetzen der als fehlerhaft bestimmten Speicherzelle zu verwendender Bereich. Wenn der freie Bereich des RAM 113 verfügbar ist, wird der Prozess mit S311 fortgesetzt, und der Prozess wird ansonsten mit S313 fortgesetzt.
(Figur 5B: Schritte S311 bis S312)
Die Schritte S311 bis S312 ähneln den Schritten S110 bis S111 aus 3B.
(Figur 5B: Schritt S313)
Schritt S313 ähnelt S115 aus 3B.
(Figur 5B: Schritte S314 bis S315)
Der Hauptmikrocomputer 110 überträgt ein Herunterfahrsignal zum Haupt-Versorgungs-IC 130 und zum Sub-Versorgungs-IC 140 (S314). Weil die Versorgungs-IC jeweils die Stromzufuhr unterbrechen, werden der Hauptmikrocomputer 110 und der Sub-Mikrocomputer 120 dadurch abgeschaltet (S315).
Es sei bemerkt, dass ein Fall auftreten kann, in dem der Hauptmikrocomputer 110 ein Versorgungssignal 210 wieder empfängt, wodurch angegeben wird, dass die Stromzufuhr eingeschaltet wird, bevor zu Schritt S314 übergegangen wurde. Daher wird Schritt S309 ausgeführt, in dem die gespeicherten Daten in den Stromdiagnosebereich zurück geschrieben werden. Dadurch wird der Prozess der Flussdiagramme aus den 3A und 3B wieder ausgeführt.
6 ist ein erklärendes Flussdiagramm einer Prozedur, bei der der Sub-Mikrocomputer 120 den RAM 113 diagnostiziert, wenn die Fahrzeugsteuereinheit 100 herunterfährt. Es wird angenommen, dass der Haupt-Versorgungs-IC 130 und der Sub-Versorgungs-IC 140 zur Anfangszeit dieses Flussdiagramms weiter Strom zuführen. Die jeweiligen Schritte von 6 werden nachstehend beschrieben. Wenn die Fahrzeugsteuereinheit 100 herunterfährt, springt der Prozess zu Schritt S400 dieses Flussdiagramms.
(Figur 6: Schritte S401 bis S405)
Die Schritte S401 bis S405 ähneln den Schritten S201 bis S205 aus 4.
(Figur 6: Schritt S406)
Weil der Hauptmikrocomputer 110 in Schritt S315 das Herunterfahrsignal zum Sub-Versorgungs-IC sendet, wird die Stromzufuhr des Sub-Mikrocomputers 120 unterbrochen.
Die 7A und 7B sind erklärende Flussdiagramme einer Prozedur, bei der der Hauptmikrocomputer 110 den RAM 113 während der geplanten Verarbeitung durch die Fahrzeugsteuereinheit 100 diagnostiziert. Beim Gleichgewichtszustandsprozess unterteilt die Fahrzeugsteuereinheit 100 Prozesse in der Art der Steuerung, Diagnose und Kommunikation des Betätigungselements in der Art des Motors und des Getriebes in mehrere Aufgaben, wobei der Gleichgewichtszustandsprozess in regelmäßigen Intervallen ausgeführt wird. Die Aufgabe des Diagnostizierens des RAM 113 gemäß der vorliegenden Erfindung, wie in den 7A und 7B dargestellt ist, wird als Teilaufgabe des Gleichgewichtszustandsprozesses ausgeführt. Die jeweiligen Schritte aus den 7A und 7B werden nachstehend beschrieben. Die in 7A angegebenen Zahlen 7, 8 und 9 gehen zu den in 7B angegebenen Zahlen 7, 8 bzw. 9 über.
(Figur 7A: Schritt S500)
Der Hauptmikrocomputer 110 empfängt das Versorgungssignal 210, welches angibt, dass der Strom eingeschaltet wird, er beendet den Hochfahrprozess in den 3A und 3B, er wechselt in den Gleichgewichtszustandsprozess, und er beginnt dann, diesem Flussdiagramm zu folgen.
(Figuren 7A und 7B: Schritte S501 bis S515)
Die Schritte S501 bis S515 ähneln den Schritten S101 bis S115 aus den 3A und 3B.
8 ist ein Beispiel eines erklärenden Flussdiagramms einer Prozedur, bei der der Sub-Mikrocomputer 120 den RAM 113 während der geplanten Verarbeitung durch die Fahrzeugsteuereinheit 100 diagnostiziert. Die jeweiligen Schritte von 8 werden nachstehend beschrieben.
(Figur 8: Schritt S600)
Der Sub-Mikrocomputer 120 empfängt das Versorgungssignal 210, welches angibt, dass der Strom eingeschaltet wird, er beendet den Hochfahrprozess in den 3A und 3B, er wechselt in den Gleichgewichtszustandsprozess, und er beginnt dann, diesem Flussdiagramm zu folgen.
(Figur 8: Schritte S601 bis S605)
Die Schritte S601 bis S605 ähneln den Schritten S201 bis S205 aus 4.
9 ist eine beispielhafte Darstellung von Adressspeicherbereichen des RAM 113. Ein Versuch, den gesamten Speicherbereich des RAM 113 auf einmal zu diagnostizieren, ist sehr zeitaufwendig. Ferner müssen fehlerhafte Bereiche in Speicherzellen unterschieden werden. Daher wird, wie in 9 dargestellt ist, eine zu diagnostizierende Adresse in mehrere Adressen unterteilt und wird der gesamte Speicherbereich des RAM 113 in mehrere Diagnosebereiche unterteilt. Wie mit Bezug auf die 3A bis 8 beschrieben, werden die Speicherbereiche mit den verschiedenen Adressen beim Hochfahren, Herunterfahren und/oder beim Gleichgewichtszustandsprozess als Diagnosebereiche diagnostiziert. Jedes Mal dann, wenn eine Diagnose ausgeführt wird, schreiben der Hauptmikrocomputer 110 und der Sub-Mikrocomputer 120 die nächste zu diagnostizierende Adresse in den externen Speicher 160, und die zu diagnostizierende Adresse wird bei der nächsten Diagnose entsprechend bestimmt.
Die Diagnosebereiche 700 bis 702 mit Speicheradressen 0000h bis FFEEh (der Suffix h gibt die Hexadezimaladresse an) weisen den oberen Diagnosebereich 700, den nächstmaligen Diagnosebereich 701 und den letzten Diagnosebereich 702 auf. Wenn die Diagnose am letzten Diagnosebereich 702 fortgesetzt wird, kehrt sie zum oberen Diagnosebereich 700 zurück. Zur Speicherung der ursprünglich im Diagnosebereich gespeicherten Daten ist ein Speicherbereich 703 an einer Speicheradresse FFEFh reserviert. Die Speicheradressen FFFOh bis FFFFh sind als freier Bereich (nicht verwendeter Bereich) 704 reserviert. Ein Speicherbereich 705 als Ersatz für den als fehlerhaft diagnostizierten Speicherbereich ist im freien Bereich (nicht verwendeten Bereich) 704 reserviert. Wenn der Speicherbereich nach dem Ersetzen der Adresse der nicht normalen Zelle die Speicherkapazität des freien Bereichs überschreitet, kann kein Ersatz durch eine Speicherzelle eines normalen Bereichs vorgenommen werden. In diesem Fall zeigt der Hauptmikrocomputer 110 auf der Anzeigevorrichtung 240 eine Nachricht an, die angibt, dass die Diagnose des RAM 113 einen Fehler angibt, und leitet den fehlersicheren Modus ein. Es sei bemerkt, dass die Zuweisung der Speicheradressen zu den vorstehend beschriebenen Bereichen nur als Beispiel dient und dass die vorliegende Erfindung nicht darauf beschränkt ist und geeignet geändert werden kann.
10 zeigt ein Schaltungsdiagramm einer Speicherzelle MC in einem Fall, in dem der RAM 113 ein statischer Direktzugriffsspeicher (SRAM) ist. Die sechs komplementäre Metall-Oxid-Halbleiter(CMOS)-Transistoren aufweisende Speicherzelle MC hat die folgende Konfiguration.
Die Speicherzelle MC weist P-Kanal-MOS-Transistoren PM1, PM2 und N-Kanal-MOS-Transistoren NT1, NT2, ND1 und ND2 auf. Der Source-Drain-Pfad zwischen den als Lasttransistoren dienenden P-Kanal-MOS-Transistoren PM1 und PM2 sind zwischen die Leitung des Versorgungspotentials (VDD) 1132 und den ersten und den zweiten Speicherknoten MB und MT geschaltet. Die Gates der P-Kanal-MOS-Transistoren PM1 und PM2 sind mit dem zweiten bzw. dem ersten Speicherknoten MT bzw. MB verbunden. Der Source-Drain-Pfad zwischen den als Treibertransistoren dienenden N-Kanal-MOS-Transistoren ND1 und ND2 ist zwischen den ersten und den zweiten Speicherknoten MB und MT und die Leitung des Massepotentials (VSS) 1133 geschaltet. Die Gates der N-Kanal-MOS-Transistoren ND1 und ND2 sind mit dem zweiten bzw. dem ersten Speicherknoten MT bzw. MB verbunden. Der Source-Drain-Pfad der als Übertragungstransistoren dienenden N-Kanal-MOS-Transistoren NT1 und NT2 ist zwischen die Speicherknoten MB und MT und die Bitleitungen /BL und BL geschaltet. Die Gates der N-Kanal-MOS-Transistoren NT1 und NT2 sind beide mit einer Wortleitung WL verbunden. Die MOS-Transistoren PM1 und ND1 sind in einen Inverter aufgenommen, der eine Inversion eines vom zweiten Speicherknoten MT zum ersten Speicherknoten MB fließenden Signals bereitstellt. Die MOS-Transistoren PM2 und ND2 sind in einen Inverter aufgenommen, der eine Inversion eines vom zweiten Speicherknoten MB zum ersten Speicherknoten MT fließenden Signals bereitstellt. Die beiden Inverter sind antiparallel zwischen den ersten und den zweiten Speicherknoten MB und MT geschaltet und in eine Latch-Stufe aufgenommen.
Die auf den „H“-Pegel als Wählpegel gesetzte Wortleitung WL bewirkt eine Leitung zwischen den N-Kanal-MOS-Transistoren NT1 und NT2. Eine Bitleitung (beispielsweise BL) eines Bitleitungspaars aus BL und /BL, die auf den „H“-Pegel gelegt ist, und die andere Bitleitung (/BL in diesem Fall), die entsprechend einem Schreibdatensignal auf den „L“-Pegel gelegt ist, bewirken eine Leitung zwischen den MOS-Transistoren PM2 und ND1 und eine Nichtleitung zwischen den MOS-Transistoren PM1 und ND2, und die Pegel der Speicherknoten MB und MT werden gelöscht. Die auf den „L“-Pegel, wobei es sich um einen Nichtwählpegel handelt, gelegte Wortleitung WL bewirkt eine Nichtleitung zwischen den N-Kanal-MOS-Transistoren NT1 und NT2, und das Datensignal wird in der Speicherzelle MC gespeichert.
Beim Lesevorgang wird das Bitleitungspaar BL und /BL auf den „H“-Pegel vorgeladen und wird dann die Wortleitung WL auf den „H“-Pegel, welcher der Wählpegel ist, gelegt. Dadurch fließt ein Strom von der Bitleitung (/BL in diesem Fall) über die N-Kanal-MOS-Transistoren NT1 und NT2 zur Leitung des Massepotentials GND und wird das Potential der Bitleitung /BL verringert. Ein Vergleich zwischen den Potentialen der Bitleitungen BL und /BL ermöglicht das Lesen der gespeicherten Daten der Speicherzelle MC.
Wenn die Speicherzelle MC Hochpegeldaten „1“ speichert, sind die Pegel des ersten bzw. des zweiten Speicherknotens MB bzw. MT „0“ bzw. „1“. Wenn die Speicherzelle MC Niederpegeldaten „0“ speichert, sind die Pegel des ersten bzw. des zweiten Speicherknotens MB bzw. MT „1“ bzw. „0“.
Für den eigentlichen RAM 113, wie in der später beschriebenen 13 dargestellt ist, sind mehrere Speicherzellen MC in einer Matrix bereitgestellt. Wenngleich dies in 13 nicht dargestellt ist, sind die jeweiligen Leitungen des Versorgungspotentials (VDD) 1132 der mehreren Speicherzellen MC miteinander verbunden. Die verbundenen Leitungen des Versorgungspotentials (VDD) 1132 sind mit der in 1 dargestellten Strommessschaltung 150 verbunden.
Ähnlich sind, wenngleich dies in 13 nicht dargestellt ist, die Leitungen des Massepotentials (VSS) 1133 der mehreren Speicherzellen MC verbunden. 1 zeigt beispielhaft die Messung des Treiberstroms des RAM 113 durch die Strommessschaltung 150, wobei jedoch an Stelle des Treiberstroms des RAM 113 auch der Stromverbrauch des RAM 113 gemessen werden kann. In diesem Fall ist beispielsweise die angeschlossene Leitung des Massepotentials (VSS) 1133 mit der Strommessschaltung 150 versehen. Es erübrigt sich, zu bemerken, dass der Treiberstrom und der Verbrauchsstrom des RAM 113 als Betriebsstrom des RAM 113 interpretiert werden können.
11 ist ein beispielhaftes schematisches Layoutdiagramm der in 10 dargestellten Speicherzelle MC. Die Speicherzelle MC weist Gate-Elektroden G1, G2, G3 und G4 beispielsweise aus Polysilicium auf. Die Gate-Elektrode G1 dient als Gate des N-Kanal-MOS-Transistors NT1 und ist mit der Wortleitung WL verbunden. Die Gate-Elektrode G2 dient als Gate des N-Kanal-MOS-Transistors ND1 und des P-Kanal-MOS-Transistors PM1. Die Gate-Elektrode G3 dient als Gate des N-Kanal-MOS-Transistors ND2 und des P-Kanal-MOS-Transistors PM2. Die Gate-Elektrode G4 dient als Gate des N-Kanal-MOS-Transistors NT2 und ist mit der Wortleitung WL verbunden.
Die Bildung eines N-leitenden Gebiets NR1 mit den Gate-Elektroden G1 und G2 als Störstelleneinbringungsmasken ermöglicht die Bildung der N-Kanal-MOS-Transistoren NT1 und ND1. Die Bildung eines N-leitenden Gebiets NR2 mit den Gate-Elektroden G4 und G3 als Störstelleneinbringungsmasken ermöglicht die Bildung der N-Kanal-MOS-Transistoren NT2 und ND2. Die Bildung eines P-leitenden Gebiets PR1 mit der Gate-Elektrode G2 als Störstelleneinbringungsmaske ermöglicht die Bildung des P-Kanal-MOS-Transistors PM1. Die Bildung eines P-leitenden Gebiets PR2 mit der Gate-Elektrode G3 als Störstelleneinbringungsmaske ermöglicht die Bildung des P-Kanal-MOS-Transistors PM2. Die Bitleitung /BL ist mit dem N-leitenden Gebiet NR1 (Source-Elektrode des N-Kanal-MOS-Transistors ND1) oberhalb der Gate-Elektrode G1 in 11 verbunden. Die Bitleitung /BL ist mit dem N-leitenden Gebiet NR1 (Source- oder Drain-Elektrode des N-Kanal-MOS-Transistors NT1) oberhalb der Gate-Elektrode G1 in 11 verbunden. Die Bitleitung BL ist mit dem N-leitenden Gebiet NR2 (Source- oder Drain-Elektrode des N-Kanal-MOS-Transistors NT2) unterhalb der Gate-Elektrode G4 in 11 verbunden. Die Leitung des Versorgungspotentials (VDD) 1132 ist mit dem P-leitenden Gebiet PR1 (Source-Elektrode von PM1) unterhalb des Gates G2 und dem P-leitenden Gebiet PR2 (Source-Elektrode von PM2) oberhalb des Gates G3 in 11 verbunden. Die Leitung des Massepotentials (VSS) 1133 ist mit dem N-leitenden Gebiet NR1 (Source-Elektrode des N-Kanal-MOS-Transistors ND1) unterhalb des Gates G2 und dem N-leitenden Gebiet NR2 (Source-Elektrode des N-Kanal-MOS-Transistors ND2) oberhalb des Gates G3 in 11 verbunden.
Der erste Speicherknoten MB weist das N-leitende Gebiet NR1 (Drain-Elektrode des N-Kanal-MOS-Transistors ND1) zwischen den Gate-Elektroden G1 und G2, das P-leitende Gebiet PR1 auf der Drain-Seite des P-Kanal-MOS-Transistors PM1 und die Gate-Elektrode G3, die mit einem Draht LW1 verbunden sind, auf. Der zweite Speicherknoten MT weist das N-leitende Gebiet NR2 (Drain-Elektrode des N-Kanal-MOS-Transistors ND2) zwischen den Gate-Elektroden G3 und G4, das P-leitende Gebiet PR2 auf der Drain-Seite des P-Kanal-MOS-Transistors PM2 und die Gate-Elektrode G2, die mit einem Draht LW2 verbunden sind, auf.
12 zeigt schematisch das Layout der in einer Matrix angeordneten Speicherzellen aus 11. Die beispielhaften Speicherzellen MC1 bis MC9 sind in einer Matrix angeordnet. In der Speicherzelle MC5 sind der erste und der zweite Speicherknoten MB und MT aus 11 schematisch dargestellt. Die Speicherknoten der anderen Speicherzellen sind fortgelassen, weil die Darstellungen sonst kompliziert werden würden. Wie Fachleute leicht verstehen werden, kann das Layout der Speicherzellen MC1 bis MC9 beispielsweise spiegelsymmetrisch, liniensymmetrisch oder wiederholend sein, wie mit Bezug auf die Speicherzelle MC5 bemerkt sei. In 12 gibt der Abstand D1 das Intervall zwischen Speicherknoten der rechten und linken benachbarten Speicherzellen in horizontaler Richtung (X-Richtung) an. Der Abstand D2 gibt das Intervall zwischen Speicherknoten oberer und unterer benachbarter Speicherzellen in vertikaler Richtung (Y-Richtung) an.
Im Allgemeinen werden die Speicherzellen MC1 bis MC9, wenn der RAM 113 ein statischer Direktzugriffsspeicher (SRAM) ist, bei einem Halbleiterherstellungsprozess mit einer minimalen Verarbeitungsgröße gebildet. Daher sind die Abstände D1 bis D2 sehr gering. Wie vorstehend beschrieben wurde, besteht, wenn angenommen wird, dass beim Halbleiterherstellungsprozess eingebrachte verunreinigende Fremdstoffe zwischen den Speicherknoten (D1 oder D2) der benachbarten Speicherzellen verbleiben, die Möglichkeit, dass die Fremdstoffe zwischen den Speicherknoten der benachbarten Speicherzellen verknüpfen. Wenn die Speicherknoten der verknüpften benachbarten Speicherzellen voneinander verschiedene Potentiale haben, fließt entsprechend der Potentialdifferenz ein Leckstrom zwischen den Speicherknoten der benachbarten Speicherzellen. Daher können unter Berücksichtigung der Layoutkonfiguration der Speicherknoten der Speicherzellen, der Anordnung der jeweiligen Speicherknoten zwischen den Speicherzellen und des Abstands und dergleichen dazwischen Prüfdaten geeignet aus den in den 2A, 2B und 2C beschriebenen Prüfdatenelementen oder einer Kombination davon ausgewählt werden.
13 ist ein schematisches Blockdiagramm, das den RAM 113 als statischen Direktzugriffsspeicher (SRAM) zeigt. Mehrere Speicherzellen MC sind in einer Matrix angeordnet, so dass ein Speicherzellenfeld MA gebildet ist. Bei mehreren in einer Matrix angeordneten Speicherzellenfeldern ist eine erste Wortleitung (WL0) mit den in der ersten Zeile angeordneten Speicherzellen verbunden, ist eine zweite Wortleitung (WL1) mit den in der zweiten Zeile angeordneten Speicherzellen verbunden und ist eine dritte Wortleitung (WL2) mit den in der dritten Zeile angeordneten Speicherzellen verbunden. Ähnlich sind eine vierte Wortleitung (WL3), eine fünfte Wortleitung (WL4), eine sechste Wortleitung (WL5) und eine siebte Wortleitung (WL6) bis zur n-1-ten Wortleitung (WLn) bereitgestellt. Ein erstes Bitleitungspaar (/BL0, BL0) ist mit den in der ersten Spalte angeordneten Speicherzellen verbunden. Ein zweites Bitleitungspaar (/BL1, BL1) ist mit den in der zweiten Spalte angeordneten Speicherzellen verbunden. Ähnlich sind ein drittes Bitleitungspaar (/BL2, BL2) bis zum n-1-ten Bitleitungspaar (/BLn, BLn) bereitgestellt. Die Anzahl der vorstehend beschriebenen Wort- und Bitleitungspaare dient nur als Beispiel.
Eine Zeilenwählschaltung RDEC wählt eine einem Zeilenadresssignal entsprechende Wortleitung aus den mehreren Wortleitungen (WL0 bis WLn) aus, wobei das Zeilenadresssignal von der CPU 111 zugeführt wird, und sie setzt den Wählpegel für die Wortleitung. Eine Spaltenwählschaltung CDEC wählt ein Bitleitungspaar oder mehrere Bitleitungspaare entsprechend einem Spaltensignal aus den mehreren Bitleitungspaaren (/BL0, BL0 bis /BLn, BLn) aus, wobei das Zeilenadresssignal von der CPU 111 zugeführt wird, und sie setzt das eine oder die mehreren Bitleitungspaare auf den Wählpegel. Beim Lesen von Daten liest eine Ein-/Ausgabesteuerschaltung IOCKT die Daten aus der einen oder den mehreren Speicherzellen, die mit der gewählten Wortleitung und dem gewählten Bitleitungspaar oder den gewählten mehreren Bitleitungspaaren verbunden sind, und führt die gelesenen Daten der CPU 111 zu. Andererseits schreibt die Ein-/Ausgabesteuerschaltung IOCKT beim Schreiben von Daten die von der CPU 111 zugeführten Daten in die eine oder die mehreren Speicherzellen, die mit der gewählten Wortleitung und dem einen oder den mehreren gewählten Bitleitungspaaren verbunden sind.
In 9 wird der Diagnosebereich auf der Grundlage der Adresse des RAM 113 festgelegt, der Diagnosebereich ist jedoch nicht speziell darauf beschränkt und kann auch abhängig von der Anzahl der Wortleitungen des RAM 113 festgelegt werden. Das heißt, dass mehrere mit einer Wortleitung verbundene Speicherzellen als Einheit verwendet werden können, um als Diagnosebereich mehrere aufeinander folgende Adressen zur Auswahl der Einheit festzulegen. Wenngleich dies nicht besonders beschränkt ist, können mehrere Speicherzellen, die mit mehreren Wortleitungen, beispielsweise drei aufeinander folgenden Wortleitungen, verbunden sind, als ein Diagnosebereich festgelegt werden. In diesem Fall werden die in 2A (oder 2B, 2C) dargestellten Prüfdaten geschrieben und wird die Diagnose ausgeführt. Die drei aufeinanderfolgenden Wortleitungen bedeuten drei aufeinander folgende Wortleitungen aus der ersten Wortleitung WL0, der zweiten Wortleitung WL1 und der dritten Wortleitung WL2, und die vierte Wortleitung WL3, die fünfte Wortleitung WL4 und die sechste Wortleitung WL5 bedeuten auch die drei aufeinander folgenden Wortleitungen in 13.
Wie in 13 dargestellt ist, sind die mehreren mit der ersten Wortleitung WL0, der zweiten Wortleitung WL1 und der dritten Wortleitung WL2 verbundenen Speicherzellen in einem Diagnosebereich R1 enthalten. Die mehreren mit den drei Wortleitungen aus der vierten Wortleitung WL3, der fünften Wortleitung WL4 und der sechsten Wortleitung WL5 verbundenen Speicherzellen sind in einem Diagnosebereich R2 enthalten. Es wird angenommen, dass dem Diagnosebereich R1 und dem Diagnosebereich R2 mehrere aufeinander folgende Adressen zugeordnet sind.
Ferner kann, wie in 13 dargestellt ist, wenngleich dies nicht speziell darauf beschränkt ist, wenn ein oberer Diagnosebereich R1 als erste Wortleitung WL0, als zweite Wortleitung WL1 und als dritte Wortleitung WL2 festgelegt wird, der nächstmalige Diagnosebereich R2 als dritte Wortleitung WL2, vierte Wortleitung WL3 und fünfte Wortleitung WL4 festgelegt werden. Das heißt, dass zwischen den beiden aufeinander folgenden Diagnosebereichen r1 und r2 ein überlappender Abschnitt (mit der dritten Wortleitung WL2 verbundene Speicherzellen) bereitgestellt ist. In diesem Fall kann zwischen den Speicherknoten der mit der dritten Wortleitung verbundenen Speicherzellen und den Speicherknoten der mit der vierten Wortleitung verbundenen Speicherzellen diagnostiziert werden.
In 13 kann, wenn die Versorgungsleitung von Speicherperipherieschaltungen, einschließlich der Zeilenwählschaltung RDEC, der Spaltenwählschaltung CDEC und der Ein-/Ausgabesteuerschaltung IOCKT, von der Versorgungsleitung 1132 des Speicherzellenfelds MA getrennt ist, zur Diagnose eines Fehlers in einer Speicherzelle der durch die Versorgungsleitung 1132 des Speicherzellenfelds MA fließende Treiberstrom von der Strommessschaltung 150 aus 1 gemessen werden. Dadurch verringert die Trennung der Versorgungsleitung 1132 des Speicherzellenfelds MA von der Versorgungsleitung der Speicherperipherieschaltungen den Einfluss des Treiberstroms der Speicherperipherieschaltungen. Daher kann eine Änderung des Treiberstroms des Speicherzellenfelds MA zuverlässiger gemessen werden. In diesem Fall wird der Versorgungsdraht L3 aus 1 durch zwei Versorgungsdrähte, einschließlich eines mit der Versorgungsleitung 1132 des Speicherzellenfelds MA verbundenen Versorgungsdrahts (L31) und eines mit der Versorgungsleitung der Speicherperipherieschaltungen verbundenen Versorgungsdrahts (L32), ersetzt. Die Strommessschaltung 150 aus 1 ist mit dem Versorgungsdraht (L31) verbunden und misst den durch den Versorgungsdraht (L31) fließenden Treiberstrom (Betriebsstrom).
<Schlussfolgerung der vorliegenden Erfindung>
Die Fahrzeugsteuereinheit 100 gemäß der vorliegenden Erfindung ist mit der Strommessschaltung 150 versehen, wodurch ein Fehleranzeichen erkannt wird, bevor der Speicher (RAM) 113 ganz ausfällt. Zur Erkennung des Fehleranzeichens werden beispielsweise voneinander verschiedene Bitwerte als Schreibdaten für die Prüfung (Prüfdaten) in die benachbarten Speicherzellen 1131 des Speichers (RAM) 113 geschrieben. Mit den in den Speicher (RAM) 113 geschriebenen Prüfdaten wird der Treiberstrom des Speichers (RAM) 113 durch die Strommessschaltung 150 gemessen. Der Zustand des Speichers (RAM) 113 wird auf der Grundlage davon diagnostiziert, ob der Wert des gemessenen Treiberstroms größer als die Schwelle ist. Dadurch können in einem frühen Stadium Fremdstoffe zwischen den Speicherzellen 1131 festgestellt werden, die in der Zukunft möglicherweise einen Fehler hervorrufen können, wenngleich Daten zur vorliegenden Zeit normal gelesen und geschrieben werden können. Bevor die in der Zukunft möglicherweise ausfallende Speicherzelle ganz ausfällt, wird die Adresse des die Speicherzelle aufweisenden Speicherbereichs durch die Adresse eines vorab im freien Bereich des Speichers (RAM) 113 reservierten eine normale Speicherzelle aufweisenden Speicherbereichs ersetzt. Dadurch kann ein Fehler im Speicher (RAM) 113 während einer Fahrt des Fahrzeugs verhindert werden. Daher können während der Fahrt des Fahrzeugs eine Fehlfunktion eines Betätigungselements in der Art des Motors oder des Getriebes infolge eines Fehlers im Speicher (RAM) 113 und ein unbeabsichtigtes Verhalten des Fahrzeugs infolge der Fehlfunktion verhindert werden. Während der Fahrt des Fahrzeugs kann eine Verschlechterung des Betriebsverhaltens durch Steuerung des Wechsels in den fehlersicheren Prozess bei einem Fehler im RAM verhindert werden.
Bezugszeichenliste

100: Fahrzeugsteuereinheit
110: Hauptmikrocomputer
111: CPU
112: ROM
113: RAM
120: Sub-Mikrocomputer
130: Haupt-Versorgungs-IC
140: Sub-Versorgungs-IC
150: Strommessschaltung
160: externer Speicher
210: Versorgungssignal
220: Batterie
230: Betätigungselement
240: Anzeigevorrichtung
700: diesmaliger Diagnosebereich
701: nächstmaliger Diagnosebereich
702: letzter Diagnosebereich
703: Speicherbereich für Daten des Diagnosebereichs
704: freier Bereich
705: Bereich nach dem Adressenaustausch einer nicht normalen Zelle
1131: im RAM 113 enthaltene Speicherzelle
1132: im RAM 113 enthaltene gemeinsame Versorgungsleitung

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2000137501 A [0005]

Claims

Fahrzeugsteuereinheit, welche dafür ausgelegt ist, eine fahrzeuginterne Vorrichtung zu steuern, wobei die Fahrzeugsteuereinheit Folgendes aufweist: eine Rechenschaltung, die in der Lage ist, eine Steuerungsberechnung zum Steuern der Vorrichtung auszuführen, eine Speichervorrichtung, die in der Lage ist, von der Rechenschaltung zu verwendende Daten zwischenzuspeichern, und eine Strommessschaltung, die in der Lage ist, den Wert des der Speichervorrichtung zuzuführenden Treiberstroms zu messen, wobei die Rechenschaltung auf der Grundlage des von der Strommessschaltung erhaltenen Werts des Treiberstroms diagnostiziert, ob die Speichervorrichtung normal ist.
Fahrzeugsteuereinheit nach Anspruch 1, wobei die Rechenschaltung voneinander verschiedene Bitwerte in benachbarte Speicherzellen der Speichervorrichtung schreibt, so dass die benachbarten Speicherzellen voneinander verschiedene Potentiale aufweisen, und die Diagnose ausführt.
Fahrzeugsteuereinheit nach Anspruch 1, wobei die Rechenschaltung auf der Grundlage davon, ob der von der Strommessschaltung erhaltene Wert des Treiberstroms eine vorgegebene Schwelle überschreitet, diagnostiziert, ob die Speichervorrichtung normal ist.
Fahrzeugsteuereinheit nach Anspruch 1, wobei die Rechenschaltung, wenn sie einen Diagnosebereich der Speichervorrichtung als fehlerhaft bestimmt, im Diagnosebereich der Speichervorrichtung gespeicherte Daten in einem vorab vorbereiteten freien Bereich der Speichervorrichtung speichert und die Adresse des Diagnosebereichs der Speichervorrichtung durch eine Adresse des freien Bereichs der Speichervorrichtung ersetzt.
Fahrzeugsteuereinheit nach Anspruch 1, welche ferner eine Anzeigevorrichtung aufweist, die dafür ausgelegt ist, eine Warnmeldung anzuzeigen, wobei die Rechenschaltung, wenn sie anhand der Diagnose feststellt, dass die Speichervorrichtung fehlerhaft ist, und ein vorab vorbereiteter freier Bereich der Speichervorrichtung bereits durch Daten einer fehlerhaften Zelle ersetzt wurde, die Anzeigevorrichtung veranlasst, eine Warnmeldung anzuzeigen, die angibt, dass die Speichervorrichtung fehlerhaft ist, und einen vorgegebenen fehlersicheren Prozess ausführt.
Fahrzeugsteuereinheit nach Anspruch 1, welche ferner eine Versorgungsschaltung aufweist, die dafür ausgelegt ist, nur der Speichervorrichtung Strom zuzuführen, wobei die Strommessschaltung den Treiberstrom misst, welcher der Speichervorrichtung durch die Versorgungsschaltung zuzuführen ist.
Fahrzeugsteuereinheit, welche Folgendes aufweist: einen ersten Mikrocomputer, der eine Zentralverarbeitungseinheit (CPU) und einen Direktzugriffsspeicher (RAM) aufweist, einen ersten Versorgungsdraht zum Zuführen eines ersten Versorgungsstroms zur CPU, einen zweiten Versorgungsdraht zum Zuführen eines zweiten Versorgungsstroms zum RAM, eine erste Versorgungsschaltung, die mit dem ersten Versorgungsdraht verbunden ist, eine zweite Versorgungsschaltung, die mit dem zweiten Versorgungsdraht verbunden ist, eine Strommessschaltung, die mit dem zweiten Versorgungsdraht verbunden ist, wobei die Strommessschaltung den Wert des Treiberstroms des RAM messen kann, und einen zweiten Mikrocomputer, der mit der Strommessschaltung verbunden ist, wobei der zweite Mikrocomputer auf der Grundlage des von der Strommessschaltung erhaltenen Werts des Treiberstroms diagnostiziert, ob der RAM normal ist, und das Diagnoseergebnis zur CPU sendet.
Fahrzeugsteuereinheit nach Anspruch 7, welche ferner einen nichtflüchtigen Speicher aufweist, wobei der RAM mehrere jeweils durch eine Adresse unterschiedene Speicherbereiche aufweist, wobei die mehreren Speicherbereiche jeweils zu diagnostizieren sind, und die CPU das Diagnoseergebnis und die Adresse des beim nächsten Mal zu diagnostizierenden Speicherbereichs im nichtflüchtigen Speicher speichert.
Fahrzeugsteuereinheit nach Anspruch 8, wobei die CPU bei der Diagnose nach dem Speichern im zu diagnostizierenden Speicherbereich gespeicherter Daten in einem im RAM bereitgestellten Speicherbereich Diagnosedaten in den zu diagnostizierenden Speicherbereich schreibt und den zweiten Mikrocomputer mit den in den zu diagnostizierenden Speicherbereich geschriebenen Diagnosedaten anweist, den Wert des Treiberstroms des RAM mit der Strommessschaltung zu messen.
Fahrzeugsteuereinheit nach Anspruch 9, wobei die Diagnosedaten in benachbarte Speicherzellen des RAM gesetzte voneinander verschiedene Bitwerte umfassen.