DE112017002669T5

DE112017002669T5 - Gerät und Verfahren zum Reduzieren von di/dt

Info

Publication number: DE112017002669T5
Application number: DE112017002669.5T
Authority: DE
Inventors: Jaydeep P. Kulkarni; Yong SHIM; Pascal A. MEINERZHAGEN
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2016-05-24
Filing date: 2017-04-20
Publication date: 2019-02-28
Also published as: CN109075702B; WO2017204956A1; US11079830B2; CN109075702A; US20170344090A1

Abstract

Ein Gerät, das Folgendes umfasst, ist beschrieben: ein steuerbares Power-Gate, das mit einem Leistungsversorgungsknoten ohne Gate und einem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; und eine Ladungspumpenschaltung, die betrieben werden kann, um gemäß einer Logik ein- und ausgeschaltet zu werden, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gate und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist.

Description

BEANSPRUCHUNG EINER PRIORITÄT
Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Nr. 15/163 494 , eingereicht am 24. Mai 2016 mit dem Titel „APPARATUS AND METHOD FOR REDUCING di/dt“, die hierin durch Bezugnahme für alle Zwecke in ihrer Gesamtheit aufgenommen wird.
ALLGEMEINER STAND DER TECHNIK
Da effiziente Leistungsverwaltung für handgehaltene Vorrichtungen (zum Beispiel Smartphones) unerlässlich wird, kann das Eintreten und/oder Austreten in/aus Leistungsherunterfahrmodi häufig werden. Beim Austreten aus einem Niederleistungsmodus (zum Beispiel Schlafmodus) kann auf dem Stromversorgungsknoten ein plötzlicher Stromstoß auftreten. Diese plötzliche Ladung hängt von den Prozess-, Spannungs- und Temperatur- (Process, Voltage and Temperature - PVT) Bedingungen und/oder restlicher Ladung innerhalb der Lasteinheit, die mit dem Leistungsversorgungsknoten gekoppelt ist, ab. Diese abrupte Stromänderung verursacht eine di/dt-Spitze und kann zu Funktionsversagen in Schaltungen, die mit dem Stromversorgungsknoten gekoppelt sind, führen.
Figurenliste
Die Ausführungsformen der Offenbarung werden besser durch die im Folgenden gegebene ausführliche Beschreibung und durch die begleitenden Zeichnungen diverser Ausführungsformen der Offenbarung verstanden, was allerdings nicht als die Offenbarung auf die spezifischen Ausführungsformen einschränkend angesehen werden sollte, sondern lediglich zur Erläuterung und zum Verständnis dient.

1 veranschaulicht ein einfaches Wecknetzwerk mit einem einzigen Leistungs-Gate (Power Gate - PG), um eine gategesteuerte Schiene V_CCG mit einer Leistungsquelle V_CC zu verbinden/von ihr zu trennen.
2 veranschaulicht ein Wecknetzwerk, bei dem ein einziger riesiger PG-Transistor MP1 des Wecknetzwerks der 1 in mehrere kleinere PG-Transistoren, die jeweils von einem jeweiligen Steuersignal gesteuert werden, geteilt ist.
3A veranschaulicht ein grundlegendes Wecknetzwerks mit einer zweistufigen Konfiguration.
3B veranschaulicht eine kompakte Ansicht des grundlegenden Wecknetzwerks mit der zweistufigen Konfiguration.
3C veranschaulicht einen Satz von Wellenformen, die den Betrieb des grundlegenden Wecknetzwerks der 3A zeigen.
4 veranschaulicht ein ladungspumpengestütztes Wecknetzwerk gemäß einigen Ausführungsformen der Offenbarung.
5 veranschaulicht grafische Stromdarstellungen des ladungspumpengestützten Netzwerks gemäß einigen Ausführungsformen der Offenbarung.
6 veranschaulicht eine Ladungspumpenschaltung für den Gebrauch in dem ladungspumpengestützten Netzwerk gemäß einigen Ausführungsformen der Offenbarung.
7A veranschaulicht eine mehrphasige Ladungspumpenschaltung für den Gebrauch in dem ladungspumpengestützten Netzwerk gemäß einigen Ausführungsformen der Offenbarung.
7B veranschaulicht das Zeitdiagramm der Taktgebersignale der mehrphasigen Ladungspumpenschaltung der 7A in Übereinstimmung mit einigen Ausführungsformen der Offenbarung.
8 veranschaulicht ein ladungspumpengestütztes Wecknetzwerk mit einer zweistufigen Gate-Konfiguration gemäß einigen Ausführungsformen der Offenbarung.
9 veranschaulicht ein steuerbares ladungspumpengestütztes Wecknetzwerk mit einer zweistufigen Gate-Konfiguration gemäß einigen Ausführungsformen der Offenbarung.
10A veranschaulicht ein Zeitdiagramm und Stromwellenformen, die mit dem Gerät der 8 assoziiert sind, in Übereinstimmung mit einigen Ausführungsformen der Offenbarung.
10B veranschaulicht ein Zeitdiagramm und Wellenformen, die mit dem Gerät der 9 assoziiert sind, in Übereinstimmung mit einigen Ausführungsformen der Offenbarung.
11 veranschaulicht ein Zeitdiagramm eines Verfahrens zum Betreiben des Geräts der 9 in Übereinstimmung mit einigen Ausführungsformen der Offenbarung.
12 veranschaulicht ein Smart-Gerät oder ein Computersystem oder ein SoC (System-on-Chip), das ein ladungspumpengestütztes System hat, in Übereinstimmung mit einigen Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG
Das Wecknetzwerk (oder ein Power-Gate) wird gewöhnlich verwendet, um Leckstrom einer Logik im Ruhezustand, während des Schlafmodus zu minimieren. 1 veranschaulicht ein einfaches Wecknetzwerk 100 mit einem einzigen Power Gate (PG) zum Verbinden/Trennen einer gategesteuerten Schiene V_CCG (auch gategesteuerter Versorgungsknoten genannt) von einer Leistungsquelle V_CC (auch Versorgungsknoten ohne Gatesteuerung genannt) über ein SLEEP-Signal. Hier ist der PG ein p-Typ-Transistor MP1. Power-Gates können jedoch eine Kombination aus n-Typ- und p-Typ-Bauelementen sein. Wenn es nur einen riesigen PG-Transistor gibt, tritt, wenn das SLEEP-Signal validiert wird (was das Austreten aus dem Schlafzustand angibt), ein riesiger Stromstoß auf, und der Potenzialpegel der gategesteuerten Schiene V_CCG steigt schnell bis zu dem V_CC -Pegel an. Ein einfaches Wecknetzwerk 100 verursacht eine hohe di/dt-Spitze, wie in der grafischen I_vcc -Darstellung gezeigt.
Die hohe di/dt-Spitze der Stromkurve ist I_MAX . Das hohe di/dt kann Schaltungen beschädigen, die mit der gategesteuerten Schiene V_CCG gekoppelt sind. Um hohen I_MAX zu vermeiden, besteht eine der effektiven Arten im Teilen des einzigen riesigen PG-Transistors MP1 in mehrere kleinere PG-Transistoren, und im Steuern jedes PG-Transistors unter Verwenden mehrerer Signale, die zeitlich beabstandet sind. Durch sequenzielles Einschalten auf jedem PG-Transistor, kann das I_MAX -Problem auf Kosten erhöhter Weckzeit gemindert werden. Da die Wellenform von I_VCC zum Beispiel flacher (kleineres di/dt) gemacht wird, nimmt die Weckzeit zu. Hier ist Weckzeit als die Zeit definiert, die V_CCG -Versorgung benötigt, um zu einem vorbestimmten Prozentsatz (zum Beispiel 95 %) seines erwarteten Pegels (zum Beispiel V_CC -Pegel) hochzufahren.
2 veranschaulicht das Wecknetzwerk 200 bei dem ein einziger riesiger PG-Transistor MP1 des Wecknetzwerks 100 in mehrere kleinere PG-Transistoren geteilt ist, die jeweils von einem jeweiligen Steuersignal gesteuert werden (zum Beispiel von Steuersignalen C1, C2, C3, ... Cn, wobei ,n‘ eine Ganzzahl ist. Hier sind die Steuersignale C1, C2, C3, ... Cn zeitlich beabstandet. Die fallende Flanke des Steuersignals C1 liegt in der Zeit vor der fallenden Flanke des Steuersignals C2, und die fallende Flanke des Steuersignals C2 liegt in der Zeit vor der fallenden Flanke des Steuersignals C3. In diesem Fall zeigt die grafische Darstellung I_{VCC_SUM} weniger di/dt auf Kosten der höheren Weckzeit. (Zu bemerken ist, dass die gepunktete Kurve der grafischen V_CCG -Darstellung das Hochlaufen von V_CCG des Wecknetzwerks 100 ist).
Ein anderes System, um den di/dt-Pegel tief genug zu halten, um Funktionsversagen der Schaltungen, die mit dem Leistungsversorgungsknoten gekoppelt sind, zu verhindern, ist der Gebrauch eines zweistufigen Wecknetzwerks. Bei einem solchen System wird eine Reihe von Flip-Flops (FFs) basierend auf einer ansteigenden Taktgeberflanke eingeschaltet, und dann wird eine Daisy Chain verwendet, um den Rest der Leistungs-Gate-Transistoren einzuschalten.
3A zeigt ein grundlegendes Wecknetzwerk 300 mit einer zweistufigen Konfiguration, eine erste Stufe 301 und eine zweite Stufe 302. Die erste Stufe 301 ist eine auf FF (Flip-Flop) basierende Weckkonfiguration, und die zweite Stufe 302 ist eine Daisy Chain-Konfiguration. Die erste Stufe 301 funktioniert basierend auf einem externen Taktgebersignal (CLK zum Beispiel 10 ns). Die erste Stufe 301 besteht aus Primärleistungs-Gates (Primary Power Gates - PPG) PPG_1-N mit ihren Gateklemmen mit den jeweiligen Ausgängen der jeweiligen FFs gekoppelt, wobei ,N‘ eine Zahl ist. Die PPG_1-N werden zu Stromversorgungsknoten ohne Gatesteuerung V_CC und einem gategesteuerten Stromversorgungsknoten V_CCG gekoppelt. Eine Last und ein Entkoppelkondensator C_decap sind mit dem V_CCG -Knoten gekoppelt. In der Offenbarung werden Bezeichnungen für Knoten und entsprechende Signale auf dem Knoten durchgehend untereinander austauschbar verwendet. V_CC kann zum Beispiel auf den Knoten V_CC oder die Leistungsversorgung V_CC in Abhängigkeit von dem Kontext des Satzes verweisen.
Ein „SLEEP_EXIT“-Signal wird als Dateneingang zu dem ersten FF empfangen. Der Ausgang aus der ersten FF wird als ein Eingang zu einer darauffolgenden FF bereitgestellt usw. Hier verweist das „SLEEP_EXIT“ auf ein Signal, das, wenn es logisch tief ist, eine Austreten aus einem niedrigen Leistungszustand, wie einem Schlafzustand angibt. Umgekehrt, wenn das „SLEEP_EXIT-Signal logisch hoch ist, gibt das das Eintreten in den niedrigen Leistungszustand an.
Nachdem das SLEEP_EXIT-Signal entvalidiert (das heißt bei diesem Beispiel von logisch hoch zu logisch tief übergeht), wird jedes Primär-Power-Gate (PPG) -Element (das heißt PPG_1-N ) in Serie synchronisiert mit der steigenden Flanke des CLK eingeschaltet. Wenn alle PPG-Transistoren in der PPG-Stufe 301 (auch die erste Stufe genannt) eingeschaltet werden, beendet die erste Stufe 301 ihren Betrieb und gibt ein Flag-Signal zu der Sekundär-Power-Gate (SPG)-Stufe 302 (gleich wie die zweite Stufe) weiter.
Hier ist die SPG-Stufe 302 eine einfache Daisy Chain (zum Beispiel in etwa mit 1200 Stufen) mit einem klein bemessenen Power-Gate-Transistor pro Stufe. Jeder PG-Transistor in der SPG-Stufe 302 wird alle zwei Inverter-Gate-Verzögerungen eingeschaltet, um die Stromspitze auf den Knoten V_CC und V_CCG zu verringern. Eine Absicht des Gebrauchs dieser Art von Wecknetzwerk in zwei Schritten besteht darin, eine niedrige di/dt-Spitze innerhalb einer vernünftigen Weckzeit zu erhalten. Dieses System resultiert jedoch in einem signifikanten di/dt, das nicht niedrig genug ist, um keinerlei Probleme für Schaltungen, die auf V_CC arbeiten, zu schaffen. (Hinweis: wenn V_CCG steigt, tritt in diesem Zeitpunkt keine aktive Operation auf. Es ist das di/dt auf dem V_CC -Knoten, das sich auf die benachbarte aktive Arbeit auswirkt).
3B veranschaulicht eine kompakte Ansicht 320 eines grundlegenden Wecknetzwerks 300 mit der zweistufigen Konfiguration. Es wird darauf hingewiesen, dass diese Elemente der 3B, die dieselben Bezugszeichen (oder Namen) haben wie die Elemente einer beliebigen anderen Figur, auf eine ähnliche Art wie die beschriebene funktionieren können. Hier sind wenige Stufen der PPG-Stufen 301 und eine große Anzahl (zum Beispiel in etwa 1200) der SPG-Stufen 302 gezeigt. Die Anzahl von SPG-Stufen 302 kann sich basierend auf den Ladungsbedingungen ändern. Die PPG-Stufen 301 können auf serielle Art verbunden sein, und die SPG-Stufen 302 können auf Daisy Chain-Art verbunden sein.
3C veranschaulicht einen Satz von Wellenformen (Satz 330), die den Betrieb des grundlegenden Wecknetzwerks der 3A zeigen. Es wird darauf hingewiesen, dass diese Elemente der 3C, die dieselben Bezugszeichen (oder Namen) haben wie die Elemente einer beliebigen anderen Figur, auf eine ähnliche Art wie die beschriebene funktionieren können.
3C zeigt die Wellenform eines grundlegenden Zwei-Schritt-Weckverfahrens und die entsprechende grafische di/dt-Darstellung. Wenn ein erster PG-Transistor PPG₁ in einem Zeitpunkt ,a‘ eingeschaltet wird, beginnt die V_CCG -Leistungsschiene zu laden. Da V_CCG anfänglich einen sehr niedrigen Potenzialpegel hat, kann der PG₁ einen maximalen V_DS -Wert haben. Daher stellt PPG₁ einen riesigen Strom zu der V_CCG -Schiene (oder dem Knoten) bereit. Deshalb tritt ein plötzlicher Sprung in dem Strom und der Spannung in einem Zeitpunkt ,a‘ auf.
Danach folgt langsames Ansteigen der Spannung. Wenn die nächste ansteigende Taktgeberflanke ankommt, tritt derselbe Strom- und Spannungssprung aber mit einem verringerten Schritt auf, da die V_DS des nächsten Transistors verringert ist. Die Stromspitzen an jeder steigenden Taktgeberflanke verursachen starke Stromvariationen während einer kurzen Zeitspanne. Obwohl der Gesamtstrom, der erforderlich ist, um die V_CCG -Schiene voll zu laden, über einen weiten Zeitbereich durch Verwenden des grundlegenden 2-Schritt-Wecknetzwerks verteilt werden kann, kann der Stromstoß von jedem der PPG-Transistor-Einschaltereignisse ein unerwartetes lokales di/dt-Problem verursachen.
Das grundlegende Design der 3A kann den di/dt-Spitzenwert innerhalb einer angemessenen Weckzeit verringern. Bei einigen Ausführungsformen kann die Weckzeit weiter durch das Hinzufügen einer Ladungspumpe (Charge Pump - CP) zu dem grundlegenden Design der 3A verbessert werden Bei einer Ausführungsform kann die CP einen fast konstanten Strom zu der Last mit einer mehrphasigen Operation ungeachtet der Lastspannung (in diesem Fall V_CCG ) bereitstellen. Auf der CP basierende konstante Stromzufuhr zu der Last kann kein zusätzliches di/dt schaffen und kann die Weckzeit in Übereinstimmung mit einigen Ausführungsformen verbessern. Bei einigen Ausführungsformen kann die CP gegen Ende der Weckzeit effektiver sein als PPG 301. Ein Grund für die Effektivität ist Tatsache, dass das PPG 301 in dem linearen Bereich arbeitet und seine Ladungstransfereffizienz verringert wird, wenn V_CCG bis nahe an V_CC ansteigt. Andererseits hat die CP eine konstante Ladungstransfereffizienz, die effektiver sein kann als Vergrößern des PPG 301 beim Verbessern der Weckzeit ohne Erhöhen der di/dt-Spitzen. Die Offenbarung beschreibt diverse Ausführungsformen eines Wecknetzwerks, das eine Ladungspumpe als Weckunterstützungsschaltung für ein Primär-Power-Gate (PPG) hat, um eine di/dt -Spitze zu verringern und die Weckzeit während eines Austritteereignisses aus Schlafen zu verbessern.
In der folgenden Beschreibung werden zahlreiche Einzelheiten besprochen, um eine genauere Erläuterung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Es wird einem Fachmann jedoch offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten umgesetzt werden können. In anderen Fällen sind wohl bekannte Strukturen und Einrichtungen in Blockdiagrammform dargestellt, anstatt in allen Einzelheiten gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung unklar gemacht werden.
Es ist zu beachten, dass Signale in den entsprechenden Zeichnungen der Ausführungsformen mit Linien dargestellt werden. Manche Linien können dicker sein, um Signalpfade mit mehr Bestandteilen anzugeben, und/oder können Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Derartige Angaben sind nicht als einschränkend aufzufassen. Die Linien werden stattdessen in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um ein einfacheres Verständnis einer Schaltung oder einer Logikeinheit zu ermöglichen. Ein jegliches da gestelltes Signal, wie durch Gestaltungsnotwendigkeiten oder -präferenzen vorgegeben, kann in der Tat ein oder mehrere Signale umfassen, die in jede Richtung laufen können und mit einer beliebigen geeigneten Art von Signalschema implementiert werden können.
In der Spezifikation und in den Ansprüchen bedeutet durchgehend der Begriff „verbunden“ eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischengeschaltete Einrichtungen. Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive dazwischengeschaltete Bauelemente. Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die zum Zusammenarbeiten miteinander angeordnet sind, um eine gewünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf mindestens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktgebersignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ beinhaltet Bezüge auf die Mehrzahl. Die Bedeutung von „in“ beinhaltet „in“ und „auf“.
Der Begriff „Skalieren“ verweist im Allgemeinen auf das Umwandeln eines Designs (Schema oder Layout) von einer Prozess Technologie zu einer anderen Prozesstechnologie und anschließendes Verringern in der Layoutfläche. Der Begriff „Skalieren“ verweist im Allgemeinen auch auf das Verkleinern des Layouts und von Bauteilen innerhalb desselben Technologieknotens. Der Begriff „Skalieren“ kann auch auf das Anpassen (zum Beispiel Verlangsamen oder Beschleunigen, das heißt jeweils abwärtsskalieren oder aufwärtsskalieren) einer Signalfrequenz in Bezug auf einen anderen Parameter, zum Beispiel den Leistungsversorgungspegel verweisen. Die Begriffe „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe von“ und „etwa“ beziehen sich allgemein darauf, dass sie innerhalb von +/- 10% eines Zielwerts liegen.
Sofern nicht anders spezifiziert, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw., um ein gemeinsames Objekt zu beschreiben, lediglich an, dass sich auf unterschiedliche Instanzen von gleichen Objekten bezogen wird, und es ist nicht beabsichtigt, anzudeuten, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, entweder temporär, räumlich, in der Rangfolge oder auf eine beliebige andere Art und Weise.
Zum Zwecke der vorliegenden Offenbarung bedeuten die Ausdrücke „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen werden in der Beschreibung und in den Ansprüchen, falls vorhanden, zu beschreibenden Zwecken verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen.
Für Zwecke der Ausführungsformen sind die Transistoren in diversen Schaltungen und Logikblöcken, die hier beschrieben sind, Metalloxid-Halbleiter (MOS)-Transistoren oder ihre Derivate, wobei die MOS-Transistoren Drain, Source, Gate und Bulk-Anschlüsse umfassen. Die Transistoren und/oder die MOS-Transistorderivate weisen auch Tri-Gate und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunnel-FET (TFET), Vierkantdraht oder Rechteckband-Transistoren, Ferroelektrische-FET (FeFET) oder andere Bauelemente auf, die Transistorfunktionalität umsetzen, wie Kohlenstoff-Nanoröhren oder Spintronik-Bauelemente auf. Symmetrische MOSFET-Source und Drain-Anschlüsse sind identische Anschlüsse und werden vorliegend austauschbar verwendet. Andererseits weist ein TFET-Bauelement asymmetrische Source und Drain-Anschlüsse auf. Fachleute werden zu schätzen wissen, dass andere Transistoren, zum Beispiel Bipolare Transistoren - BJT-PNP/NPN, BiCMOS, CMOS usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen. Der Begriff „MN“ gibt einen n-Typ-Transistor an (zum Beispiel NMOS, NPN BJT usw.), und der Begriff „MP“ gibt einen p-Typ-Transistor (zum Beispiel PMOS, PNP BJT usw.) an.
4 veranschaulicht ein ladungspumpengestütztes Wecknetzwerk 400 gemäß einigen Ausführungsformen der Offenbarung. Es wird darauf hingewiesen, dass die Elemente von 4, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind.
Bei einigen Ausführungsformen umfasst das ladungspumpengestützte Wecknetzwerk 400 eine Ladungspumpe (CP) 401 und ein Power-Gate (PG) 402, wobei die CP 401 und das PG 402 mit einer Last 403 gekoppelt sind. Bei einigen Ausführungsformen umfasst das ladungspumpengestützte Wecknetzwerk 400 Logik 404, die betätigbar ist, um die CP 401 zu steuern. Bei einigen Ausführungsformen ist die CP 401 mit einem Stromversorgungsknoten ohne Gatesteuerung V_CC und einem gategesteuerten Stromversorgungsknoten V_CCG gekoppelt. Bei einigen Ausführungsformen ist das PG 402 (auch steuerbares Power-Gate genannt) auch mit dem Stromversorgungsknoten ohne Gatesteuerung V_CC und dem gategesteuerten Stromversorgungsknoten V_CCG gekoppelt.
Hier ist die Ladungspumpe (zum Beispiel CP 401) eine Anordnung von Bauelementen, die ausreichend Spannung erzeugen können, um Ladung in einen Zielknoten, wie in einen gategesteuerten Zielknoten, zu übertragen. Eine Ladungspumpe kann zum Beispiel eine Spannung über einem Zielpegel erzeugen (zum Beispiel ausgelegt, um das Doppelte eines Versorgungsspannungspegels zu sein), um Ladung in einen gategesteuerten Ziel-Versorgungsknoten mit einer ausreichenden Rate zu injizieren. Die Ladungspumpe kann auf eine beliebige zweckdienliche Art umgesetzt werden, wie mit aktiven Bauelementen (zum Beispiel Transistoren) und passiven Bauelementen (zum Beispiel Kondensatoren). Die Kondensatoren können unter Verwenden aktiver Transistoren umgesetzt werden, die als Kondensatoren konfiguriert sind, wobei Metallkondensatoren verwendet werden, und/oder eine Kombination beider. Die Ladungspumpe kann eine Anordnung von Bauelementen sein, die Ladung über einem Schwellenpegel als Reaktion auf eine Stimulation (zum Beispiel ein Aktivierungs-/Deaktivierungssignal) bereitstellen können. Die Ladungspumpe kann daher ein steuerbarer Satz von Bauelementen sein.
Hier kann das Power-Gate (zum Beispiel PG 402) ein steuerbares Bauelement sein, das, wenn es auf eine beliebige zweckdienliche Art aktiviert wird, einen Knoten laden kann. Ein Power-Gate besteht aus einem oder mehreren Bauelementen (zum Beispiel aus p-Typ-Bauelementen), die einen Knoten allmählich oder auf schrittweise Art laden können. Das Power-Gate kann sich allmählich einschalten (zum Beispiel kann Eingang zu seiner Gate-Klemme allmählich hoch-/heruntergefahren werden), ohne von Weckzeit (zum Beispiel Zeit, bis der Knoten über einen Zielpegel geladen wird) beeinträchtigt zu werden. Power-Gate(s) können auch sequenziell eingeschaltet werden. Power-Gate(s) bei einem anderen Beispiel können auf eine verzögerte Art eingeschaltet werden. Das Power-Gate kann ein größeres Bauelement oder mehrere große Bauelemente sein, die zueinander parallel geschaltet sind. Diese mehreren Bauelemente können allmählich oder schrittweise (zum Beispiel Binär-1- oder 0-Eingänge) eingeschaltet werden. Ein Fachmann würde zu schätzen wissen, dass eine beliebige zweckdienliche Art zum Einschalten des Power-Gates zum Einschränken seiner Auswirkungen auf di/dt und Weckzeit verwendet werden kann.
Bei einigen Ausführungsformen umfasst die CP 401 eine CP-Schaltung 401a (zum Beispiel eine Spannungsverdoppler-Ladungspumpe, einen Spannungsverdreifacher und dergleichen), die in Reihe mit einem Umschalttransistor (zum Beispiel p-Typ-Transistor MP_SW ) gekoppelt ist, der durch das SLEEP-Signal steuerbar ist. Bei einigen Ausführungsformen ist die CP 401 betreibbar, um sich gemäß einem Ein/Aus-Steuersignal (oder einem Impuls), das von der Logik 404 erzeugt wird, ein- oder auszuschalten. Hier ist der Wirkwiderstand der CP 401a R_EFF,CP , während der Wirkwiderstand des PG 402 R_EFF,CONV ist.
Wenn bei einigen Ausführungsformen die CP-Schaltung 401a ein Spannungsverdoppler ist, hat der Ausgang CPOUT der CP 401 maximal 2*V_CC -Pegel (das heißt zweimal den V_CC -Pegel). Das bedeutet jedoch eventuell nicht, dass die Ladung 403 direkt das Doppelte der Nenn-V_CC sieht, weil der Wirkwiderstand R_EFF,CP der CP-Schaltung 401a und Transistor MP_SW viel größer sind als der Wirkwiderstand R_EFF,Conv des PG 402. Der abschließende Spannungspegel der gategesteuerten Schiene V_CCG ist daher schlussendlich der V_CC sehr nahe und nicht 2* V_CC . Bei solchen Ausführungsformen beträgt der Spannungspegel CPOUT immer noch 2*V_CC . Bei einigen Ausführungsformen wird der restliche Spannungsunterschied zwischen CPOUT und V_CCG über den Transistor MP_SW angelegt. Bei diesem Beispiel beträgt die maximale Spannung über den Transistor MP_SW V_CC , und das kann eventuell kein Zuverlässigkeitsproblem für den Transistor MP_SW bewirken.
Bei einigen Ausführungsformen, obwohl der abschließende Spannungspegel der gategesteuerten Schiene (V_CCG ) nahe V_CC liegt, besteht eine Möglichkeit, dass die abschließende Spannung den V_CC -Pegel leicht überschreitet, was einen Rückstrom aus dem V_CCG -Knoten zu dem V_CC -Knoten bewirken kann. Um diesem Problem abzuhelfen, wird bei einigen Ausführungsformen eine V_CCG -Pegeldetektorschaltung (nicht gezeigt) hinzugefügt, um den Pegel von V_CCG zu überwachen Bei einigen Ausführungsformen kann die V_CCG -Pegeldetektorschaltung während eines Weckereignisses in Betrieb sein und den Pegel von V_CCG prüfen, um zu bestimmen, ob der V_CCG -Pegel einen vorbestimmten Zielschwellenwert (zum Beispiel 95 %) von V_CC überschreitet. Bei einigen Ausführungsformen wird, sobald V_CCG den vorbestimmten Zielschwellenwert überschreitet, der Ausgang der V_CCG -Pegeldetektorschaltung umgekehrt, was den CP-Betrieb stoppt. Der Rückstromfluss wird daher in Übereinstimmung mit einigen Ausführungsformen verhindert.
Bei einigen Ausführungsformen zählt die Logik 404 eine Anzahl von Taktgeberzyklen, und nach einer vorbestimmten Anzahl von Taktgeberzyklen, schaltet sie die CP 401 aus. Bei einigen Ausführungsformen weiß die Logik 404, wann ein erster und/oder ein zweiter Abfall auf V_CC auftritt. Bei einigen Ausführungsformen weiß die Logik 404, wann die lokale Stromspitze auf dem V_CC -Knoten auftritt. Die Logik 404 weiß zum Beispiel, wann die maximale Stromspitze (I_max) über PVT-Änderung auftreten kann. Die Logik 404 ist daher fähig, einen erhöhten I_max-Wert mit der CP 404 in Übereinstimmung mit einigen Ausführungsformen zu vermeiden. Wenn bei einigen Ausführungsformen das I_max-Ereignis zwischen einer zweiten, dritten lokalen Spitze (wie in 5 gezeigt) ausgeführt wird, soll die Logik 404 einen Impuls in dem Augenblick des Ausschaltens der CP 401 erzeugen. Unter erneuter Bezugnahme auf 4, kann bei einigen Ausführungsformen, falls das I_max-Ereignis an einem unterschiedlichen Augenblick in einer unterschiedlichen Umgebung ausgeführt wird, die Logik 404 das Timing des Impulses zum Ausschalten der CP 401 ordnungsgemäß einstellen. Bei einigen Ausführungsformen wird der Impuls durch ein Taktgeberzählungssystem, das in der Logik 404 umgesetzt wird, erzeugt. Bei einigen Ausführungsformen kann die Logik 404 (oder eine beliebige andere Logik) den Strompegel aus der CP 401 überwachen, um einen Impuls zum Abschalten der CP 401 zu erzeugen.
Bei einigen Ausführungsformen verwendet die Logik 404 die Informationen über wenn die maximale Stromspitze (I_max) über PVT-Änderung auftreten kann, und schaltet die CP 401 während des ersten und/oder zweiten Spannungsabfalls aus, um die Möglichkeit von Stromerhöhung zu reduzieren. Bei einigen Ausführungsformen ist die Logik 404 betreibbar, um die CP 401 einzuschalten, wenn das PG 402 gerade eingeschaltet wurde. Die Logik 404 schaltet dann die CP 401 während der Dauer des Spannungsabfalls aus, und schaltet die CP nach dem Vorübergehen der Spitze des Abfallens ein. Bei einigen Ausführungsformen schaltet die Logik 404 dann die CP 401 aus, nachdem V_CCG ihren Zielpegel erreicht hat. Bei einigen Ausführungsformen ist die Logik 404 eine einfache Finite State Machine (FSM).
Bei einigen Ausführungsformen lädt während des Sleep-Austrittsmodus der Strom durch das PG 402 die Last und C_decap (wie in Block 403 gezeigt) gleichzeitig auf. Bei einigen Ausführungsformen beschleunigt die CP 401 den Ladevorgang, weil die CP 401 zusätzliche Ladung zu der V_CCG -Schiene bereitstellen kann. Bei einigen Ausführungsformen kann die CP 401 konstanten Strom ungeachtet des Potenzialpegels von V_CCG bereitstellen, wenn die CP 401 auf einem Spannungsverdopplerkonzept basiert, und die CP 401 fügt daher keinzusätzliches di/dt auf der V_CC -Schiene hinzu.
5 veranschaulicht grafische Stromdarstellungen 500 des ladungspumpengestützten Wecknetzwerks 400 gemäß einigen Ausführungsformen der Offenbarung. Es wird darauf hingewiesen, dass die Elemente von 5, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind. Hier sind drei Sätze grafischer Darstellungen gezeigt.
Der grafische Darstellungssatz auf der Oberseite veranschaulicht das Stromprofil von I_VCC (der der Strom ist, der von PG 402 erzeugt wird), wenn keine CP vorhanden ist. Hier sind globales und lokales di/dt veranschaulicht. Das Stromprofil von I_VCC der oberen grafischen Darstellung ist das di/dt-Profil des Wecknetzwerks 300 (um Beispiel Flops und Daisy Chain). Die gleichmäßig beabstandete Taktgeberverzögerung schaltet die Reihe von Flops ein, falls das PPG 301 in sequenzieller Reihenfolge ist, und das veranlasst die periodische Stromspitze. Mit dieser grafischen Stromdarstellung werden drei Parameter definiert - globales di/dt und lokales di/dt sowie maximaler Strom (I_max). Hier betrifft das globale di/dt die Stromänderung über eine weitere Zeitskala, während die lokalen di/dt-Prüfungen die plötzlichen Stromänderungen während der relativ kurzen Zeitspanne sind, und I_max die Stromspitze ist.
Der grafische Darstellungssatz in der Mitte veranschaulicht dasselbe Stromprofil von I_VCC und Strom I_CP von der CP 401. In dem CP-Strom I_CP ist keine di/dt-Komponente, weil der Strom aus der CP 401 im Wesentlichen oder völlig konstant ist. Wie unter Bezugnahme auf 4 beschrieben, ist die Logik 404 bei einigen Ausführungsformen betreibbar, um: die CP 401 einzuschalten, wenn das PG 402 gerade eingeschaltet wurde, dann die CP 401 während der Dauer der lokalen Spannungsspitze auf V_CC auszuschalten, dann die CP 401 nach dem Vorübergehen der Stromspitze (I_max) einzuschalten, und dann die CP 401 auszuschalten, nachdem V_CCG einen Zielpegel erreicht hat. Unter erneuter Bezugnahme auf 5, veranschaulicht der Satz grafischer Darstellung auf der Unterseite dasselbe Stromprofil von I_VCC , aber mit dem Strom I_CP aus der CP 401 überlagert. Diverse Ausführungsformen halten dieses di/dt unter Verwenden der CP 401 aufrecht oder verringern es.
Bei einigen Ausführungsformen kann durch das teilweise oder vollständige Abschalten der CP 401 während der Hochlaufdauer eine Steigerung von I_max verhindert werden. Das globale di/dt und I_max können daher im Vergleich zu dem oberen grafischen Darstellungssatze, der ein zweistufiges Wecknetzwerk der 3A verwendet, gleich bleiben. Unter erneuter Bezugnahme auf 4, kann bei einigen Ausführungsformen der konstante Strom von der CP 401 dazu beitragen, den V_CCG -Knoten schneller zu laden als der grundlegende Fall. Bei einigen Ausführungsformen kann die lokale Stromspitze verringert werden, während die CP 401 mehr Ladung zu der V_CCG -Schiene überträgt. Das Gerät der 4 verbessert daher lokal di/dt, verringert die Weckzeit, während etwas globales di/dt und I_max im Vergleich zu dem grundlegenden Design der 3A aufrechterhalten werden.
Bei einigen Ausführungsformen kann die CP 401 mit einer steuerbaren Konstantstromquelle ersetzt werden. In dem Fall, in dem die Stromquelle eine einfache Stromquelle ist, die auf einer Stromspiegelschaltung basiert, erfährt der Source-Transistor, der einen konstanten Strom zu dem V_CCG bereitstellt, verringerte V_DS -Spannung, während der V_CCG -Pegel steigt. Dieser Source-Transistor tritt bald in einen linearen Bereichsmodus ein, und das kann sich auf die Stromtreibfähigkeit der Stromquelle auswirken und schlussendlich den Stromfluss zu dem V_CCG -Knoten verringern. Bei einigen Ausführungsformen wirft eine auf Spannungsverdoppler basierende CP 401 immer dieselbe Ladungsmenge von dem höheren Spannungspegel zu der Last ab (in diesem Fall der V_CCG -Schiene). Mit einer auf Spannungsverdoppler basierenden CP 401, besteht daher keine Stromreduktion durch das gesamte Weckereignis. Bei einigen Ausführungsformen kann die auf Spannungsverdoppler basierende CP 401 besonders gegen Ende des Weckens von Nutzen sein, wenn das PG 402 aufgrund linearer Bereichsoperation wenig Stromtreibfähigkeit hat. Während die diversen Ausführungsformen ein auf Spannungsverdoppler basierendes CP-Modell beschreiben, kann auch eines mit mehrphasigem Betrieb verwendet werden. Andere Typen von Ladungspumpen, wie eine auf Umschaltkondensator basierende Ladungspumpe, kann ebenfalls als die CP 401 verwendet werden.
6 veranschaulicht eine Ladungspumpenschaltung 600 (zum Beispiel die Schaltung 401a) für den Gebrauch in dem ladungspumpengestützten Netzwerk gemäß einigen Ausführungsformen der Offenbarung. Es wird daraufhingewiesen, dass die Elemente von 6, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind.
Bei einigen Ausführungsformen umfasst die Ladungspumpenschaltung 600 n-Typ-Transistoren MN1 und MN2; p-Typ-Transistoren MP1 und MP2, Inverter invl und inv2 und „Flying“-Kondensatoren C1 und C2. Bei einigen Ausführungsformen verdoppeln die n-Typ-Transistoren MN1 und MN2_die Eingangsspannung V_CC unter Verwenden des Taktgebersignals CLK und von Flying-Kondensatoren an beiden Seiten (zum Beispiel auf den Knoten n1 und n2). Bei einigen Ausführungsformen wirken die p-Typ-Transistoren MP1 und MP2 an dem Grund als Umschalter und transferieren die Ladung an 2*V_CC -PG zu der Last (in diesem Fall V_CCG ). Die Stromwellenform der CP-Schaltung 600 wird daher mit dem Taktgebersignal CLK synchronisiert. Bei einigen Ausführungsformen, jedes Mal, wenn steigende und fallende Taktgeberflanken vorhanden sind, kann die CP-Schaltung 600 die Ladung zu der Last abwerfen, und das macht die Stromspitzen in I_CP. Diese Periodizität der Stromspitzen wird durch die Frequenz des Taktgebersignals CLK in Übereinstimmung mit einigen Ausführungsformen bestimmt.
7A veranschaulicht eine mehrphasige Ladungspumpenschaltung 700 (zum Beispiel die Schaltung 401a) für den Gebrauch in dem ladungspumpengestützten Netzwerk gemäß einigen Ausführungsformen der Offenbarung. Es wird daraufhingewiesen, dass die Elemente von 7, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind.
Bei einigen Ausführungsformen umfasst die mehrphasige Ladungspumpenschaltung 700 eine Vielzahl von Ladungspumpenschaltungen 401-1 bis 401-5. Obwohl die mehrphasige Ladungspumpenschaltung 700 fünf Ladungspumpenschaltungen veranschaulicht, kann eine beliebige Anzahl von Ladungspumpenschaltungen miteinander gekoppelt werden, um die mehrphasige Ladungspumpenschaltung 700 zu bilden. Bei einigen Ausführungsformen ist jede Ladungspumpenschaltung ein Spannungsverdoppler wie der, der unter Bezugnahme auf 6 beschrieben wurde. Unter erneuter Bezugnahme auf 7, können bei anderen Ausführungsformen andere Typen von Ladungspumpenschaltungen verwendet werden.
Bei einigen Ausführungsformen wird CLK zu jeder CP nach der ersten CP verzögert. Für den Mehrphasenbetrieb werden Taktgebersignale, die jede CP treiben, gleichmäßig unter Verwenden einer zusätzlichen Verzögerungseinheit (DLY) verteilt. Das lässt den Ausgangsstrom wie einen konstanten Strom erscheinen. Bei diesem Beispiel sind vier Verzögerungsschaltungen 701-1 bis 701-4 gezeigt, die Taktgebere CLK1, CLK2, CLK3 und CLK4 jeweils für Ladungspumpen CP 401-2, 401-3, 401-4 und 401-5, bereitstellen. Diese Taktgebersignale sind in dem Zeitdiagramm 720 der 7B gezeigt. Bei einigen Ausführungsformen wird Multiphasenbetrieb unter Verwenden mehrerer Einheiten von CP in Serien für den Strom nahe an DC aus der CP verwendet.
8 veranschaulicht ein ladungspumpengestütztes Wecknetzwerk 800 mit einer zweistufigen Power-Gate-Konfiguration gemäß einigen Ausführungsformen der Offenbarung. Es wird daraufhingewiesen, dass die Elemente von 8, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind. Das ladungspumpengestützte Netzwerk 800 umfasst einen Ladungspumpenblock 801, der eine mehrphasige Ladungspumpenschaltung 700 und einen p-Typ-Umschalt-MP_SW sowie ein Wecknetzwerk 802 aufweist. Bei einigen Ausführungsformen umfasst das Wecknetzwerk 802 eine zweistufige Power-Gate-Konfiguration, wie unter Bezugnahme auf die 3A bis C beschrieben.
9 veranschaulicht ein steuerbares ladungspumpengestütztes Wecknetzwerk 900 mit einer zweistufigen Power-Gate-Konfiguration gemäß einigen Ausführungsformen der Offenbarung. Es wird daraufhingewiesen, dass die Elemente von 9, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind. Das steuerbare ladungspumpengestützte Netzwerk 900 umfasst einen Ladungspumpenblock 801, der eine mehrphasige Ladungspumpenschaltung 700 und einen p-Typ-Umschalt-MP_SW sowie ein Wecknetzwerk 802 aufweist. Bei einigen Ausführungsformen umfasst das Wecknetzwerk 802 eine zweistufige Power-Gate-Konfiguration, wie unter Bezugnahme auf die 3A bis C beschrieben, und Logik 404 zum Erzeugen von EIN/AUS-Signalen für die CP 801.
Bei einigen Ausführungsformen erzeugt die Logik 404 ein „Teilweises CP-Ausschalten“-Steuersignal (gleich wie das EIN/AUS-Signal) aus dem Taktgebersignal CLK. Zum Beispiel triggert die Logik 404 einen Zwischenspeicher (oder eine Flip-Flop) in einer bestimmten Reihenfolge und erzeugt schrittweise Signale, die aus dem Taktgebersignal CLK abgeleitet sind. Diese Flanken werden ausgewählt, um die CP 401 gemäß einigen Ausführungsformen auszuschalten, wenn der Original-I_max den Höchstwert erreicht. Durch Kombinieren mehrerer Schrittsignale miteinander, wird ein Abschaltimpuls erzeugt. Dieser Abschaltimpuls kann verwendet werden, um einige Abschnitte der CP 401 (oder die ganze CP) während einer bestimmten festgelegten Zeitspanne abzuschalten. Schlussendlich hat die Summe der I_CP - und I_max-Ströme einen unterschiedlichen Spitzenwert, der leicht höher ist (zum Beispiel wenn die CP 401 teilweise Aus ist) oder gleich ist (zum Beispiel wenn die ganze CP 401 ausgeschaltet ist) wie eine grundlegender Fall. Hier ist das „EIN/AUS“-Signal aus der Logik 404 der Impuls, der den Ein-/Aus-Betrieb der teilweisen (oder ganzen) CP steuert und bewirkt, dass der maximale Spitzenstromwert gleich ist wie der des grundlegenden Designs, während die Weckzeit verbessert ist (zum Beispiel die Weckzeit kürzer gemacht wird).
10A veranschaulicht ein Zeitdiagramm 1000 und Stromwellenformen, die mit dem Gerät der 8 assoziiert sind, in Übereinstimmung mit einigen Ausführungsformen der Offenbarung. 10B veranschaulicht ein Zeitdiagramm 1020 und Stromwellenformen, die mit dem Gerät der 9 assoziiert sind, in Übereinstimmung mit einigen Ausführungsformen der Offenbarung. Wie hier erklärt, verstärkt das Hinzufügen der CP 401 die Weckzeit während des Schlafaustrittsmodus. Eine Ladungspumpe, die konstanten Strom während der Weckzeit hinzufügt (zum Beispiel wenn das PG 402 beginnt, V_CCG zu laden und den Ladeprozess abschließt), kann einen hohen I_max-Wert bewirken. Diese Erscheinung wird von dem Zeitdiagramm 1000 gezeigt. Hier hat die neue I_max-Grafik einen höheren Spitzenstrom als der Fall der 3A bis C ohne eine CP. Um dieses Problem mit hohem I_max zu lösen, wird die Technik mit teilweiser (oder vollständig) ausgeschalteter CP der 9 verwendet, was das Zeitdiagramm 1020 in Übereinstimmung mit einigen Ausführungsformen erzeugt.
Bei einigen Ausführungsformen empfängt die Logik 404 das CLK-Signal und erzeugt PULSE1 und PULSE2-Signale durch Zwischenspeichern von Taktgebern an zwei Flanken (zum Beispiel Flanke ,a‘ und Flanke ,b‘). Bei einigen Ausführungsformen verwendet die Logik 404 diese Signale PULSE1 und PULSE2, um das EIN-/AUS-Signal oder den „Teilweises CP-abschalten“-Impuls zu erzeugen. Dieser Impuls schaltet die CP 401 vollständig oder teilweise während der Zeit aus, in der ein Spannungsabfall auf V_CC erwartet wird. Wenn ein größerer Spannungsabfall auf dem V_CC -Knoten als ohne CP erwartet wird, schaltet der Impuls die CP 401 vollständig oder teilweise aus. Daher hat die Summe des I_CP - und I_max-Stroms einen unterschiedlichen Spitzenwert, der derselbe/niedere Pegel wie mit dem grundlegenden Fall ist. Wenn der Impuls zum Beispiel die CP 401 vollständig oder teilweise abschaltet, wird bewirkt, dass der maximale Spitzenstromwert gleich ist wie der des grundlegenden Designs, während die Weckzeit verbessert wird (zum Beispiel die Weckzeit kürzer gemacht wird).
11 veranschaulicht ein Ablaufdiagramm 1100 eines Verfahrens zum Betreiben des Geräts der 9 in Übereinstimmung mit einigen Ausführungsformen der Offenbarung. Es wird darauf hingewiesen, dass die Elemente von 11, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind. Obwohl die Blöcke im Flussdiagramm mit Bezug auf 11 in einer bestimmten Reihenfolge dargestellt sind, kann die Reihenfolge der Handlungen modifiziert werden. Somit können die veranschaulichten Ausführungsformen in einer anderen Reihenfolge durchgeführt werden und manche Handlungen/Blöcke können parallel durchgeführt werden. Manche der in 11 aufgelisteten Blöcke und/oder Arbeitsvorgänge sind gemäß bestimmten Ausführungsformen optional. Die Nummerierung der dargelegten Blöcke besteht zur Verdeutlichung und es ist nicht beabsichtigt, dass sie eine Reihenfolge von Arbeitsvorgängen vorschreibt, in der die verschiedenen Blöcke stattfinden muss.
Bei Block 1101 wird das PPG 301 beim Austreten aus einem Schlafmodus eingeschaltet. Bei Block 1102 wird die CP 401 von der Logik 404 eingeschaltet. Die CP 401 beginnt dann, konstante Ladung zu V_CCG in Übereinstimmung mit einigen Ausführungsformen zu liefern. Bei Block 1103 wird die CP 401 von dem EIN/AUS-Impuls, der von der Logik 404 erzeugt wird, ausgeschaltet. Bei Block 1104 wird die CP 401 wieder eingeschaltet, wenn der EIN/AUS-Impuls endet. Bei einigen Ausführungsformen werden das Timing und die Dauer des Impulses durch die zeitliche Lage der Stromspitze (I_max) auf V_CC gesteuert. Bei Block 1105 wird das SPG 302 auf eine Daisy Chain-Art eingeschaltet. Während der Zeit, in der das SPG 302 eingeschaltet ist, bleibt die CP 401 eingeschaltet. Bei 1106 wird die CP 401 ausgeschaltet, wenn der/die gewünschte Ladestrom/-spannung auf dem V_CCG -Knoten erzielt wird.
12 veranschaulicht ein Smart-Gerät oder ein Computersystem oder ein SoC (System-on-Chip) 2100, das ein ladungspumpengestütztes System hat, in Übereinstimmung mit einigen Ausführungsformen. Es wird darauf hingewiesen, dass die Elemente von 12, die die gleichen Bezugsnummern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Fig. aufweisen, auf eine beliebige ähnliche Art und Weise zu der beschriebenen arbeiten oder funktionierend können, aber nicht darauf beschränkt sind.
12 veranschaulicht ein Blockdiagramm einer Ausführungsform einer mobilen Einrichtung, in der flache Oberflächenschnittstellenverbinder verwendet werden könnten. Bei einigen Ausführungsformen repräsentiert die Rechenvorrichtung 2100 eine mobile Datenverarbeitungseinrichtung, wie etwa ein Datenverarbeitungstablet, ein Mobiltelefon oder ein Smartphone, einen drahtlosen E-Reader oder eine andere drahtlose mobile Einrichtung. Es versteht sich, dass bestimmte Bauteile allgemein dargestellt sind und nicht alle Bauteile einer derartigen Einrichtung in der Rechenvorrichtung 2100 dargestellt sind.
Bei einigen Ausführungsformen weist die Rechenvorrichtung 2100 einen Prozessor 2110 auf, der ein ladungspumpengestütztes Wecknetz gemäß einigen besprochenen Ausführungsformen hat. Andere Blöcke der Rechenvorrichtung 2100 können auch ladungspumpengestützte Wecknetzwerke gemäß einer der besprochenen Ausführungsformen haben. Die diversen Ausführungsformen der vorliegenden Offenbarung können auch eine innere Netzwerkschnittstelle 2170 umfassen, wie etwa eine Drahtlosschnittstelle, so dass eine Systemausführungsform in eine drahtlose Einrichtung, zum Beispiel ein Handy oder einen PDA (Personal Digital Assistant), integriert werden kann.
Bei einer Ausführungsform kann der Prozessor 2110 eine oder mehrere physische Vorrichtungen aufweisen, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikeinrichtungen oder andere Verarbeitungsmittel. Die durch den Prozessor 2110 durchgeführten Verarbeitungsvorgänge weisen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der bzw. dem Anwendungen und/oder Einrichtungsfunktionen ausgeführt werden, auf. Die Verarbeitungsvorgänge weisen Arbeitsvorgänge bezüglich E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Einrichtungen, Arbeitsvorgänge bezüglich Leistungsverwaltung und/oder Arbeitsvorgänge bezüglich des Verbindens der Rechenvorrichtung 2100 mit einer anderen Einrichtung auf. Die Verarbeitungsvorgänge können auch Arbeitsvorgänge bezüglich Audio-E/A und/oder Anzeigen-E/A aufweisen.
Bei einer Ausführungsform weist die Rechenvorrichtung 2100 ein Audiosubsystem 2120, das Hardware (zum Beispiel Audiohardware und Audioschaltungen) und Softwarekomponenten (zum Beispiel Treiber, Codecs) repräsentiert, die mit dem Bereitstellen von Audiofunktionen zur Datenverarbeitungseinrichtung assoziiert sind. Audiofunktionen können eine Lautsprecher und/oder Kopfhörerausgabe sowie eine Mikrofoneingabe aufweisen. Einrichtungen für derartige Funktionen können in die Rechenvorrichtung 2100 integriert oder mit der Rechenvorrichtung 2100 verbunden werden. Bei einer Ausführungsform interagiert ein Benutzer mit der Rechenvorrichtung 2100, indem er Audiobefehle bereitstellt, die durch den Prozessor 2110 empfangen und verarbeitet werden.
Das Anzeigesubsystem 2130 repräsentiert Hardware (zum Beispiel Anzeigeeinrichtungen) und Softwarekomponenten (zum Beispiel Treiber), die eine visuelle und/oder taktile Anzeige für einen Benutzer zum Interagieren mit der Rechenvorrichtung 2100 bereitstellen. Das Anzeigesubsystem 2130 weist eine Anzeigenschnittstelle 2132 auf, die den bestimmten Bildschirm oder die bestimmte Hardwareeinrichtung aufweist, der bzw. die zum Bereitstellen einer Anzeige für einen Benutzer verwendet wird. Bei einer Ausführungsform weist die Anzeigenschnittstelle 2132 Logik separat vom Prozessor 2110 auf, um zumindest manche Verarbeitung bezüglich der Anzeige durchzuführen. Bei einer Ausführungsform weist das Anzeigesubsystem 2130 eine Touchscreen(oder Touchpad)-Einrichtung auf, die sowohl ein Ausgabe als auch eine Eingabe für einen Benutzer bereitstellt.
Eine E/A-Steuerung 2140 repräsentiert Hardwareeinrichtungen und Softwarekomponenten bezüglich der Interaktion mit einem Benutzer. Die E/A-Steuerung 2140 ist betätigbar, um Hardware zu verwalten, die Teil des Audiosubsystems 2120 und/oder des Anzeigesubsystems 2130 ist. Zusätzlich dazu veranschaulicht die E/A-Steuerung 2140 einen Verbindungspunkt für zusätzliche Einrichtungen, die mit der Rechenvorrichtung 2100 verbunden werden, durch die ein Benutzer mit dem System interagieren könnte. Beispielsweise könnten Einrichtungen, die an der Rechenvorrichtung 2100 angebracht werden können, Mikrofoneinrichtungen, einen Lautsprecher oder Stereosysteme, Videosysteme oder andere Anzeigeeinrichtungen, eine Tastatur oder Tastenfeldeinrichtungen oder andere E/A-Einrichtungen zur Verwendung mit spezifischen Anwendungen, wie etwa Kartenlesegeräte oder andere Einrichtungen, beinhalten.
Wie oben erwähnt, kann die E/A-Steuerung 2140 mit dem Audiosubsystem 2120 und/oder dem Anzeigesubsystem 2130 interagieren. Eine Eingabe über ein Mikrofon oder eine andere Audioeinrichtung kann zum Beispiel eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Rechenvorrichtung 2100 bereitstellen. Zusätzlich dazu kann eine Audioausgabe an Stelle oder zusätzlich zu einer Anzeigeausgabe bereitgestellt werden. Bei einem anderen Beispiel, falls das Anzeigesubsystem 2130 einen Touchscreen aufweist, agiert die Anzeigeeinrichtung auch als eine Eingabeeinrichtung, die zumindest teilweise durch die E/A-Steuerung 2140 verwaltet werden kann. Es können auch zusätzliche Tasten oder Schalter an der Rechenvorrichtung 2100 vorhanden sein, um durch die E/A-Steuerung 2140 verwaltete E/A-Funktionen bereitzustellen.
Bei einer Ausführungsform verwaltet die E/A-Steuerung 2140 Einrichtungen wie etwa Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in der Rechenvorrichtung 2100 enthalten sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein sowie eine Umgebungseingabe in das System bereitstellen, um seinen Betrieb (wie etwa Filterung von Rauschen, Anpassen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale) zu beeinflussen.
Bei einer Ausführungsform weist die Rechenvorrichtung 2100 eine Leistungsverwaltung 2150, die die Batterieleistungsnutzung, das Laden der Batterie und Merkmale bezüglich eines Leistungseinsparbetriebs verwaltet, auf. Ein Speichersubsystem 2160 weist Speichereinrichtungen zum Speichern von Informationen in der Rechenvorrichtung 2100 auf. Der Speicher kann nichtflüchtige (Zustand ändert sich nicht, wenn die Leistung zur Speichereinrichtung unterbrochen wird) und/oder flüchtige (Zustand ist unbestimmt, wenn die Leistung zur Speichereinrichtung unterbrochen wird) Speichereinrichtungen aufweisen. Das Speichersubsystem 2160 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (ob langfristig oder temporär) bezüglich der Ausführung der Anwendungen und Funktionen der Rechenvorrichtung 2100 speichern.
Elemente von Ausführungsformen sind auch als ein maschinenlesbares Medium (zum Beispiel der Speicher 2160) zum Speichern der computerausführbaren Anweisungen (zum Beispiel Anweisungen zum Implementieren von beliebigen andern vorliegend besprochenen Prozessen) bereitgestellt. Das maschinenlesbare Medium (zum Beispiel der Speicher 2160) kann unter anderem Flash-Speicher, optische Disks, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Arten von zur Speicherung elektronischer oder computerausführbarer Anweisungen geeignete maschinenlesbare Medien aufweisen. Ausführungsformen der Offenbarung können zum Beispiel als ein Computerprogramm (zum Beispiel BIOS) heruntergeladen werden, das von einem Ferncomputer (zum Beispiel Server) zu einem anfragenden Computer (zum Beispiel einem Client) mittels Datensignalen über eine Kommunikationsverknüpfung (zum Beispiel ein Modem oder eine Netzwerkverbindung) übertragen werden kann.
Eine Konnektivität 2170 weist Hardwarevorrichtungen (zum Beispiel drahtlose und/oder drahtgebundene Verbinder und Kommunikationshardware) und Softwarekomponenten (zum Beispiel Treiber, Protokollstapel) auf, um es der Rechenvorrichtung 2100 zu ermöglichen, mit externen Einrichtungen zu kommunizieren. Die Rechenvorrichtung 2100 könnte separate Einrichtungen, wie etwa andere Rechenvorrichtungen, drahtlose Zugangspunkte oder Basisstationen, sowie Peripheriegeräte wie etwa Kopfhörer, Drucker oder andere Vorrichtungen sein.
Die Konnektivität 2170 kann mehrere unterschiedliche Arten von Konnektivität aufweisen. Zur Verallgemeinerung ist die Rechenvorrichtung 2100 mit einer zellularen Konnektivität 2172 und einer drahtlosen Konnektivität 2174 veranschaulicht. Die zellulare Konnektivität 2172 betrifft allgemein eine zellulare Netzwerkkonnektivität, die durch drahtlose Träger bereitgestellt ist, wie etwa bereitgestellt über GSM (globales System für Mobilkommunikationen) oder Variationen oder Ableitungen, CDMA (Codemultiplex-Mehrfachzugriff) oder Variationen oder Ableitungen, TDM (Zeitmultiplex) oder Variationen oder Ableitungen oder andere zellulare Dienststandards. Die drahtlose Konnektivität (oder Drahtlosschnittstelle) 2174 betrifft eine drahtlose Konnektivität, die nicht zellular ist und kann persönliche Netze (wie etwa Bluetooth, Nahfeld usw.), lokale Netze (wie etwa Wi-Fi) und/oder großflächige Netze (wie etwa WiMax) oder eine andere drahtlose Kommunikation aufweisen.
Peripherieverbindungen 2180 weisen Hardwareschnittstellen und Steckverbinder sowie Softwarekomponenten (zum Beispiel Treiber, Protokollstapel), um Peripherieverbindungen herzustellen, auf. Es versteht sich, dass die Rechenvorrichtung 2100 eine Peripherieeinrichtung („zu“ 2182) zu anderen Rechenvorrichtungen sein könnte sowie Peripherieeinrichtungen („von“ 2184) mit ihr verbunden sein könnten. Die Rechenvorrichtung 2100 weist üblicherweise einen „Kopplungs“-Verbinder zum Verbinden mit anderen Datenverarbeitungseinrichtungen für Zwecke wie etwa Verwalten (zum Beispiel Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Rechenvorrichtung 2100 auf. Zusätzlich dazu kann ein Kopplungsverbinder der Rechenvorrichtung 2100 es ermöglichen, mit bestimmten Peripheriegeräten verbunden zu werden, die es der Rechenvorrichtung 2100 ermöglichen, die Inhaltsausgabe zum Beispiel zu audiovisuellen oder anderen Systemen zu steuern.
Zusätzlich zu einem proprietären Kopplungsverbinder oder einer anderen proprietären Verbindungshardware, kann die Rechenvorrichtung 2100 Peripherieverbindungen 1680 über übliche oder standardbasierte Verbinder herstellen. Übliche Arten können einen USB(Universal Serial Bus)-Verbinder (der eine beliebige einer Anzahl von unterschiedlichen Hardwareschnittstellen beinhalten kann), DisplayPort einschließlich MiniDisplayPort (MDP), HDMI (High Definition Multimedia Interface), Firewire oder andere Arten aufweisen.
Verweise in der Spezifikation auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeuten, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Charakteristik, das bzw. die in Verbindung mit den Ausführungsformen beschrieben wird, in zumindest einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen enthalten sein kann. Die diversen Erscheinungen von „einer Ausführungsform“ oder „einigen Ausführungsformen“ verweisen nicht notwendigerweise alle auf die gleichen Ausführungsformen. Falls die Spezifikation angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Charakteristik enthalten sein „kann“ oder „könnte“, muss die bestimmte Komponente, das bestimmte Merkmal, die bestimmte Struktur oder die bestimmte Charakteristik nicht enthalten sein. Falls die Spezifikation oder die Ansprüche auf „ein“ Element verweisen, bedeutet dies nicht, dass nur eines der Elemente vorhanden ist. Falls sich die Spezifikation oder die Ansprüche auf „ein zusätzliches“ Element beziehen, schließt dies nicht aus, dass es mehr als eines des zusätzlichen Elements gibt.
Darüber hinaus können die bestimmten Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Art und Weise kombiniert werden. Zum Beispiel kann eine erste Ausführungsform kann mit einer zweiten Ausführungsform irgendwo kombiniert werden, wo sich die mit den beiden Ausführungsformen assoziierten bestimmten Merkmale, Strukturen, Funktionen oder Charakteristiken nicht gegenseitig ausschließen.
Obwohl die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind für Fachleute viele Alternativen, Modifikationen und Variationen derartiger Ausführungsformen angesichts der vorangegangenen Beschreibung ersichtlich. Es wird beabsichtigt, dass die Ausführungsformen der Offenbarung alle derartigen Alternativen, Modifikationen und Variationen, die in den breiten Schutzumfang der angehängten Ansprüche fallen, einschließen.
Zusätzlich dazu sind wohl bekannte Leistungs-/Masseverbindungen zu IC(Integrated Circuit)-Chips und anderen Komponenten möglicherweise in den dargelegten Figuren zur Vereinfachung und Besprechung dargestellt oder nicht, um die Offenbarung nicht unklar zu machen. Des Weiteren können Anordnungen in Blockdiagrammform dargestellt sein, um zu vermeiden, die Offenbarung unklar zu machen, und auch angesichts dessen, dass Einzelheiten hinsichtlich der Implementierung derartiger Blockdiagrammanordnungen in hohem Maße von der Plattform abhängen, innerhalb der die vorliegende Offenbarung implementiert werden soll (das heißt derartige Einzelheiten sollten wohl im Bereich eines Fachmanns liegen). Da, wo spezifische Einzelheiten (zum Beispiel Schaltungen) dargelegt sind, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte es einem Fachmann ersichtlich sein, dass die Offenbarung ohne diese spezifischen Einzelheiten oder mit einer Variation davon umgesetzt werden kann. Die Beschreibung soll somit als veranschaulichend anstatt einschränkend angesehen werden.
Die folgenden Beispiele betreffen weitere Ausführungsformen. Einzelheiten in den Beispielen können an beliebiger Stelle in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der vorliegend beschriebenen Vorrichtung können auch hinsichtlich eines Verfahrens oder Prozesses implementiert werden.
Es wird zum Beispiel ein Gerät bereitgestellt, das Folgendes umfasst: ein steuerbares Power-Gate, das mit einem Leistungsversorgungsknoten ohne Gatesteuerung und einem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; und eine Ladungspumpenschaltung, die betrieben werden kann, um gemäß einer Logik ein- und ausgeschaltet zu werden, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung parallel gekoppelt und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist. Bei einigen Ausführungsformen ist die Ladungspumpenschaltung betreibbar, um sich derart einzuschalten, dass der gategesteuerte Leistungsversorgungsknoten schneller geladen wird als wenn die Ladungspumpenschaltung ausgeschaltet ist. Bei einigen Ausführungsformen ist die Ladungspumpenschaltung betreibbar, um einen konstanten Strom zu dem gategesteuerten Leistungsversorgungsknoten bereitzustellen.
Bei einigen Ausführungsformen ist die Ladungspumpenschaltung betreibbar, um sich für mindestens zwei Taktgeberzyklen auszuschalten. Bei einigen Ausführungsformen soll die Logik Flanken eines Taktgebers zählen und einen Impuls erzeugen, um die Ladungspumpenschaltung auszuschalten. Bei einigen Ausführungsformen umfasst die Ladungspumpenschaltung eine mehrphasige Ladungspumpe. Bei einigen Ausführungsformen umfasst das steuerbare Power-Gate ein Primär-Power-Gate und ein Sekundär-Power-Gate, wobei das Primär-Power-Gate größer ist als das Sekundär-Power-Gate. Bei einigen Ausführungsformen umfasst das Primär-Power-Gate zwei oder mehrere Transistoren, die betreibbar sind, um sich sequenziell einzuschalten. Bei einigen Ausführungsformen umfasst das Sekundär-Power-Gate zwei oder mehrere Transistoren, die sich einschalten sollen, nachdem mindestens ein Transistor des Primär-Power-Gates eingeschaltet wurde. Bei einigen Ausführungsformen sind die Transistoren des Sekundär-Power-Gates in einer Daisy Chain konfiguriert.
Bei einem anderen Beispiel wird ein System bereitgestellt, das Folgendes umfasst: einen Speicher, einen Prozessor, der mit dem Speicher gekoppelt ist, wobei der Prozessor ein Gerät nach einem der Geräte, die oben beschrieben sind, aufweist, um es dem Prozessor zu erlauben mit einer anderen Vorrichtung zu kommunizieren.
Bei einem anderen Beispiel wird ein Gerät bereitgestellt, das Folgendes umfasst: eine Leistungsversorgungsknoten ohne Gatesteuerung; einen gategesteuerten Leistungsversorgungsknoten; ein Primär-Power-Gate, das mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; ein Sekundär-Power-Gate, das mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist, wobei das Sekundär-Power-Gate in der Größe kleiner ist als das Primär-Power-Gate; Logik, um einen Impuls zu erzeugen; und eine Ladepumpenschaltung, die betreibbar ist, um gemäß dem Impuls ein- und ausgeschaltet zu werden, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist. Bei einigen Ausführungsformen ist die Ladungspumpenschaltung betreibbar, um einen konstanten Strom zu dem gategesteuerten Leistungsversorgungsknoten bereitzustellen. Bei einigen Ausführungsformen soll die Logik eine erste Flanke des Impulses nach mindestens einem Taktgeberzyklus erzeugen. Bei einigen Ausführungsformen soll die Ladungspumpenschaltung ausgeschaltet werden, nachdem das Primär-Power-Gate eingeschaltet wurde. Bei einigen Ausführungsformen ist die Ladungspumpenschaltung eine mehrphasige Ladungspumpenschaltung.
Bei einem anderen Beispiel wird ein System bereitgestellt, das Folgendes umfasst: einen Speicher, einen Prozessor, der mit dem Speicher gekoppelt ist, wobei der Prozessor ein Gerät nach dem Gerät, das oben beschrieben ist, aufweist, um es dem Prozessor zu erlauben mit einer anderen Vorrichtung zu kommunizieren.
Bei einem anderen Beispiel wird ein Verfahren bereitgestellt, das Folgendes umfasst: Einschalten eines Power-Gates, wobei das Power-Gate mit dem Stromversorgungsknoten ohne Gatesteuerung und mit einem gategesteuerten Stromversorgungsknoten gekoppelt ist; Ausschalten einer Ladungspumpenschaltung während der Dauer einer Stromspitze; und Einschalten der Ladungspumpe, wenn die Dauer der Stromspitze vorbei ist, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist. Bei einigen Ausführungsformen umfasst das Einschalten der Ladungspumpe das Laden des gategesteuerten Leistungsversorgungsknotens schneller als wenn die Ladungspumpenschaltung ausgeschaltet ist. Bei einigen Ausführungsformen umfasst das Verfahren das Bereitstellen eines konstanten Stroms zu dem gategesteuerten Leistungsversorgungsknoten. Bei einigen Ausführungsformen schaltet das Verfahren die Ladungspumpe für mindestens zwei Taktgeberzyklen aus, bevor die Dauer der Stromspitze startet. Bei einigen Ausführungsformen umfasst das Verfahren: Zählen von Flanken eines Taktgebers; und Erzeugen eines Impulses, um die Ladungspumpenschaltung auszuschalten.
Bei einem anderen Beispiel wird ein Gerät bereitgestellt, das Folgendes umfasst: Einschalten eines Power-Gates, wobei das Power-Gate mit dem Stromversorgungsknoten ohne Gatesteuerung und mit einem gategesteuerten Stromversorgungsknoten gekoppelt ist; Mittel zum Ausschalten einer Ladungspumpenschaltung während der Dauer einer Stromspitze; und Mittel zum Einschalten der Ladungspumpe, wenn die Dauer der Stromspitze vorbei ist, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist. Bei einigen Ausführungsformen umfasst das Gerät Mittel zum Bereitstellen eines konstanten Stroms zu dem gategesteuerten Leistungsversorgungsknoten. Bei einigen Ausführungsformen umfasst das Gerät Mittel zum Ausschalten der Ladungspumpe für mindestens zwei Taktgeberzyklen, bevor die Dauer der Stromspitze startet. Bei einigen Ausführungsformen umfasst das Gerät: Mittel zum Zählen von Flanken eines Taktgebers; und Mittel zum Erzeugen eines Impulses, um die Ladungspumpenschaltung auszuschalten.
Eine Zusammenfassung ist bereitgestellt, die es dem Leser ermöglichen wird, die Art und die Quintessenz der technischen Offenbarung festzustellen. Die Zusammenfassung wird mit dem Verständnis vorgelegt, dass sie nicht dazu verwendet wird, den Schutzumfang der Ansprüche einzuschränken. Die folgenden Ansprüche werden hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch alleine als eine separate Ausführungsform dasteht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 15163494 [0001]

Claims

Beansprucht wird:
Gerät, das Folgendes umfasst: ein steuerbares Power-Gate, das mit einem Leistungsversorgungsknoten ohne Gatesteuerung und einem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; und eine Ladungspumpenschaltung, die betreibbar ist, um gemäß einer Logik ein- und ausgeschaltet zu werden, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist.
Gerät nach Anspruch 1, wobei die Ladungspumpenschaltung betreibbar ist, um sich derart einzuschalten, dass der gategesteuerte Leistungsversorgungsknoten schneller geladen wird als wenn die Ladungspumpenschaltung ausgeschaltet ist.
Gerät nach Anspruch 1, wobei die Ladungspumpenschaltung betreibbar ist, um einen konstanten Strom zu dem gategesteuerten Leistungsversorgungsknoten bereitzustellen.
Gerät nach Anspruch 1, wobei die Ladungspumpenschaltung betreibbar ist, um sich für mindestens zwei Taktgeberzyklen auszuschalten.
Gerät nach Anspruch 1, wobei die Logik Flanken eines Taktgebers zählen und einen Impuls erzeugen soll, um die Ladungspumpenschaltung auszuschalten.
Gerät nach Anspruch 1, wobei die Ladungspumpenschaltung eine mehrphasige Ladungspumpe umfasst.
Gerät nach Anspruch 1, wobei das steuerbare Power-Gate ein Primär-Power-Gate und ein Sekundär-Power-Gate umfasst, wobei das Primär-Power-Gate größer ist als das Sekundär-Power-Gate.
Gerät nach Anspruch 7, wobei das Primär-Power-Gate zwei oder mehrere Transistoren umfasst, die betreibbar sind, um sich sequenziell einzuschalten.
Gerät nach Anspruch 7, wobei das Sekundär-Power-Gate zwei oder mehrere Transistoren umfasst, die sich einschalten sollen, nachdem mindestens ein Transistor des Primär-Power-Gates eingeschaltet wurde.
Gerät nach Anspruch 7, wobei die Transistoren des Sekundär-Power-Gates in einer Daisy Chain konfiguriert sind.
Gerät, das Folgendes umfasst: einen Leistungsversorgungsknoten ohne Gatesteuerung; einen gategesteuerten Leistungsversorgungsknoten; ein Primär-Power-Gate, das mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; ein Sekundär-Power-Gate, das mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist, wobei das Sekundär-Power-Gate in der Größe kleiner ist als das Primär-Power-Gate; Logik zum Erzeugen eines Impulses; und eine Ladungspumpenschaltung, die betreibbar ist, um gemäß dem Impuls ein- und ausgeschaltet zu werden, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist.
Gerät nach Anspruch 11, wobei die Ladungspumpenschaltung betreibbar ist, um einen konstanten Strom zu dem gategesteuerten Leistungsversorgungsknoten bereitzustellen.
Gerät nach Anspruch 11, wobei die Logik eine erste Flanke des Impulses nach mindestens einem Taktgeberzyklus erzeugen soll.
Gerät nach Anspruch 11, wobei die Ladungspumpenschaltung ausgeschaltet werden soll, nachdem das Primär-Power-Gate eingeschaltet wurde.
Gerät nach Anspruch 11, wobei die Ladungspumpenschaltung eine mehrphasige Ladungspumpenschaltung ist.
System, das Folgendes umfasst: einen Speicher; einen Prozessor, der mit dem Speicher gekoppelt ist, wobei der Prozessor ein Gerät nach einem der Geräte der Ansprüche 1 bis 10 aufweist; und eine drahtlose Schnittstelle, so dass erlaubt wird, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
System, das Folgendes umfasst: einen Speicher; einen Prozessor, der mit dem Speicher gekoppelt ist, wobei der Prozessor ein Gerät nach einem der Geräte der Ansprüche 11 bis 15 aufweist; und eine drahtlose Schnittstelle, so dass erlaubt wird, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
Verfahren, das Folgendes umfasst: Einschalten eines Power-Gates, wobei das Power-Gate mit einem Leistungsversorgungsknoten ohne Gatesteuerung und einem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; Ausschalten einer Ladungspumpenschaltung während der Dauer einer Stromspitze; und Einschalten der Ladungspumpe, wenn die Dauer der Stromspitze vorbei ist, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist.
Verfahren nach Anspruch 18, wobei das Einschalten der Ladungspumpe das Laden des gategesteuerten Leistungsversorgungsknotes schneller als wenn die Ladungspumpenschaltung ausgeschaltet ist umfasst.
Verfahren nach Anspruch 18, das Folgendes umfasst: Bereitstellen eines konstanten Stroms zu dem gategesteuerten Leistungsversorgungsknoten; und Ausschalten der Ladungspumpe für mindestens zwei Taktgeberzyklen, bevor die Dauer der Stromspitze startet.
Verfahren nach Anspruch 18, das Folgendes umfasst: Zählen der Flanken eines Taktgebers; und Erzeugen eines Impulses, um die Ladungspumpenschaltung auszuschalten.
Gerät, das Folgendes umfasst: Mittel zum Einschalten eines Power-Gates, wobei das Power-Gate mit einem Leistungsversorgungsknoten ohne Gatesteuerung und einem gategesteuerten Leistungsversorgungsknoten gekoppelt ist; Mittel zum Ausschalten einer Ladungspumpenschaltung während der Dauer einer Stromspitze; und Mittel zum Einschalten der Ladungspumpe, wenn die Dauer der Stromspitze vorbei ist, wobei die Ladungspumpenschaltung mit dem steuerbaren Power-Gate parallel gekoppelt ist und auch mit dem Leistungsversorgungsknoten ohne Gatesteuerung und dem gategesteuerten Leistungsversorgungsknoten gekoppelt ist.
Gerät nach Anspruch 22, das Mittel zum Bereitstellen eines konstanten Stroms zu dem gategesteuerten Leistungsversorgungsknoten umfasst.
Gerät nach Anspruch 22, das Mittel zum Ausschalten der Ladungspumpe für mindestens zwei Taktgeberzyklen, bevor die Dauer der Stromspitze startet, umfasst.
Gerät nach Anspruch 22, das Folgendes umfasst: Mittel zum Zählen der Flanken eines Taktgebers; und Mittel zum Erzeugen eines Impulses, um die Ladungspumpenschaltung auszuschalten.