DE102021120912A1 - Auffrischung der bootstrap-spannung für einen abwärts-/ aufwärtswandler - Google Patents

Auffrischung der bootstrap-spannung für einen abwärts-/ aufwärtswandler Download PDF

Info

Publication number
DE102021120912A1
DE102021120912A1 DE102021120912.9A DE102021120912A DE102021120912A1 DE 102021120912 A1 DE102021120912 A1 DE 102021120912A1 DE 102021120912 A DE102021120912 A DE 102021120912A DE 102021120912 A1 DE102021120912 A1 DE 102021120912A1
Authority
DE
Germany
Prior art keywords
coupled
buck
output
comparator
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021120912.9A
Other languages
English (en)
Inventor
Hemant Prakash Vispute
Partha Mondal
Pulkit Shah
Hariom Rai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of DE102021120912A1 publication Critical patent/DE102021120912A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

Eine Einrichtung umfasst einen ersten High-Side-Treiber eines Abwärts-/ Aufwärtswandlers, wobei der erste High-Side-Treiber zwischen einer ersten Bootstrap-Spannung (VBST1) und einer ersten Ausgangsspannung eines ersten High-Side-Schalters, welcher durch den ersten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird. Ein zweiter High-Side-Treiber wird zwischen einer zweiten Bootstrap-Spannung (VBST2) und einer zweiten Ausgangsspannung eines zweiten High-Side-Schalters, welcher durch den zweiten High-Side-Treiber angesteuert wird, mit Leistung versorgt. Ein Komparator dient dazu, zu erkennen, ob VBST1 mit Bezug auf die erste Ausgangsspannung unter einen Schwellenwert fällt, während sich der Abwärts-/ Aufwärtswandler im Aufwärtsmodus befindet. Eine Leckstromsteuerschaltung dient dazu, VBST1, unter Verwendung von VBST2 als Spannungsquelle, bei jedem Zyklus des Aufwärtsmodus, in dem ein Ausgang des Komparators aktiviert ist, aufwärts zu wandeln.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht den Vorteil der provisorischen US-Patentanmeldung Nr. 63/073,566 , eingereicht am 2. September 2020, deren gesamter Inhalt hierin durch Bezugnahme einbezogen ist.
  • GEBIET DER ERFINDUNG
  • Diese Offenbarung betrifft integrierte Schaltungen (ICs, Integrated Circuits), die die Universal-Serial-Bus(USB)-Leistungsabgabe an elektronische Vorrichtungen steuern.
  • STAND DER TECHNIK
  • Verschiedene elektronische Vorrichtungen (wie etwa z. B. Smartphones, Tablets, Notebook-Computer, Laptop-Computer, Ladegeräte, Adapter, Powerbanks usw.) sind konfiguriert, um Leistung über USB-Verbinder gemäß USB-Leistungsabgabeprotokollen, die in verschiedenen Versionen und Revisionen der USB-Leistungsabgabe(PD, Power Delivery)-Spezifikation (USB-PD-Spezifikation) definiert sind, zu übertragen. Beispielsweise kann in einigen Anwendungen eine elektronische Vorrichtung als ein Leistungsverbraucher konfiguriert sein, um Leistung über einen USB-Verbinder zu empfangen (z. B. zum Batterieladen), während in anderen Anwendungen eine elektronische Vorrichtung als ein Leistungsbereitsteller konfiguriert sein kann, um einer anderen Vorrichtung, die mit ihr über einen USB-Verbinder verbunden ist, Leistung bereitzustellen. In verschiedenen Anwendungen können Elektronikhersteller auch Leistungswandler (wie etwa z. B. Abwärts-/Aufwärtswandler) verwenden, die verschiedene Anforderungen der USB-PD-Spezifikation erfüllen müssen, wie etwa beispielsweise Anforderungen an Monotonie und Stabilität der Ausgangsspannung (Vaus).
  • Figurenliste
    • 1 ist ein schematisches Diagramm eines Abwärts-/Aufwärtswandlers gemäß mindestens einer Ausführungsform.
    • 2 ist ein Blockdiagramm eines USB-Controllers, der eine Abwärts-/ Aufwärtswandlerarchitektur umfasst, gemäß mindestens einer Ausführungsform.
    • 3A ist ein Blockdiagramm eines USB-Controllers, der einen Gate-Treiber-Abwärtswandler und einen Gate-Treiber-Aufwärtswandler für den Abwärts-/ Aufwärtswandler umfasst, gemäß mindestens einer Ausführungsform.
    • 3B ist ein Blockdiagramm des USB-Controllers aus 3A, das Details einer Auffrischung der Bootstrap-Spannung für den Abwärts-/Aufwärtswandler gemäß mindestens einer Ausführungsform illustriert.
    • 4 ist ein Blockdiagramm eines Komparators zur Unterspannungserkennung, der in 3B illustriert ist, gemäß mindestens einer Ausführungsform.
    • 5 ist ein Blockdiagramm einer Leckstromsteuerschaltung, die in 3B illustriert ist, gemäß mindestens einer Ausführungsform.
    • 6 ist ein Zeitverlaufsdiagramm von Steuersignalen an Schalter des Abwärts-/Aufwärtswandlers aus den 1-3A und entsprechenden Bootstrap-Spannungen des USB-Controllers gemäß mindestens einer Ausführungsform zur digitalen Auffrischung während des Abwärtsmodus.
    • 7 ist ein Blockdiagramm eines USB-Typ-C-Controllers, der den Abwärts-/ Aufwärtswandler aus den 1-3A umfasst, gemäß mindestens einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Beschreibung legt zahlreiche spezifische Details dar, wie etwa Beispiele spezifischer Systeme, Komponenten, Verfahren und so weiter, um ein gutes Verständnis verschiedener Ausführungsformen zur Auffrischung der Bootstrap-Spannung von Abwärts-/Aufwärtswandlern für USB-Typ-C-Controller, wie hierin beschrieben, bereitzustellen. Es wird einem Fachmann jedoch klar sein, dass mindestens einige Ausführungsformen ohne diese spezifischen Details ausgeübt werden können. In anderen Fällen werden gut bekannte Komponenten, Elemente oder Verfahren nicht im Detail beschrieben oder werden in einem einfachen Blockdiagrammformat präsentiert, um ein unnötiges Verschleiern des hierin beschriebenen Gegenstands zu vermeiden. Die nachfolgend dargelegten spezifischen Details sind daher lediglich beispielhaft. Bestimmte Implementierungen können von diesen beispielhaften Details abweichen und trotzdem als im Geist und Umfang der vorliegenden Ausführungsformen enthalten angesehen werden.
  • Eine Bezugnahme in der Beschreibung auf „eine Ausführungsform“, „ein Ausführungsbeispiel“, „einige Ausführungsformen“ und „verschiedene Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur, ein bestimmter Schritt, eine bestimmte Operation oder eine bestimmte Eigenschaft, auf die in Verbindung mit der bzw. den Ausführungsformen Bezug genommen wird, in mindestens einer Ausführungsform eingeschlossen ist. Ferner wird mit dem Auftreten der Ausdrücke „eine Ausführungsform“, „ein Ausführungsbeispiel“, „einige Ausführungsformen“ und „verschiedene Ausführungsformen“ an verschiedenen Stellen in der Beschreibung nicht notwendigerweise jedes Mal auf die gleiche(n) Ausführungsform(en) Bezug genommen.
  • Die Beschreibung umfasst Bezugnahmen auf die begleitenden Zeichnungen, die einen Teil der detaillierten Beschreibung bilden. Die Zeichnungen zeigen Illustrationen in Übereinstimmung mit Ausführungsbeispielen. Diese Ausführungsformen, die hierin auch als „Beispiele“ bezeichnet werden können, werden detailliert genug beschrieben, um es Fachleuten zu ermöglichen, die Ausführungsformen des hierin beschriebenen beanspruchten Gegenstands auszuüben. Die Ausführungsformen können kombiniert werden, andere Ausführungsformen können genutzt werden oder es können strukturelle, logische und elektrische Änderungen gemacht werden, ohne von dem Geist und Umfang des beanspruchten Gegenstands abzuweichen. Es versteht sich, dass die hierin beschriebenen Ausführungsformen den Umfang des Gegenstands nicht begrenzen sollen, sondern es vielmehr Fachleuten ermöglichen sollen, den Gegenstand umzusetzen, herzustellen und/oder zu verwenden.
  • Hierin beschrieben werden verschiedene Ausführungsformen zur Auffrischung der Bootstrap-Spannung von Abwärts-/Aufwärtswandlern für USB-Typ-C-Controller, die angeordnet sein können, um in verschiedenen elektronischen Vorrichtungen zu arbeiten. Beispiele solcher elektronischen Vorrichtungen umfassen, ohne darauf begrenzt zu sein, Personal Computer (z. B. Laptop-Computer, Notebook-Computer usw.), mobile Rechenvorrichtungen (z. B. Tablets, Tablet-Computer, E-Reader-Vorrichtungen usw.), mobile Kommunikationsvorrichtungen (z. B. Smartphones, Mobiltelefone, Personal Digital Assistants, Nachrichtenübermittlungsvorrichtungen, Taschen-PCs usw.), Konnektivitäts- und Ladevorrichtungen (z. B. Kabel, Hubs, Andockstationen, Adapter, Ladegeräte usw.), Audio-/Video-/Datenaufzeichnungs- und/oder -wiedergabevorrichtungen (z. B. Kameras, Sprachaufzeichnungsgeräte, tragbare Scanner, Monitore usw.) und andere ähnliche elektronische Vorrichtungen, die USB-Schnittstellen zum Kommunizieren, Batterieladen und/oder zur Leistungsabgabe verwenden können.
  • Wie hierin verwendet, wird mit einer „USB-fähigen“ Vorrichtung oder einem „USB-fähigen“ System auf eine Vorrichtung oder ein System Bezug genommen, die/das eine USB-Verbinderschnittstelle umfasst, damit konfiguriert oder anderweitig assoziiert ist. Eine USB-fähige elektronische Vorrichtung kann mindestens einem Release einer Universal-Serial-Bus(USB)-Spezifikation entsprechen. Beispiele solcher USB-Spezifikationen umfassen, ohne darauf begrenzt zu sein, die USB-Spezifikation Revision 2.0, die USB-3.0-Spezifikation, die USB-3.1-Spezifikation, die USB-3.2-Spezifikation und/oder verschiedene Ergänzungen, Versionen und Errata davon. Die USB-Spezifikationen definieren allgemein die Eigenschaften (z. B. Attribute, Protokolldefinition, Transaktionstypen, Busverwaltung, Programmierschnittstellen usw.) eines differentiellen seriellen Busses, die erforderlich sind, um standardmäßige Kommunikationssysteme und -peripherieeinheiten zu gestalten und zu erstellen. Eine USB-fähige Peripherievorrichtung wird beispielsweise an eine USB-fähige Host-Vorrichtung über einen USB-Port der Host-Vorrichtung angeschlossen, um ein USB-fähiges System zu bilden. Ein USB-2.0-Port umfasst eine Leistungsspannungsleitung von 5 V (als VBUS gekennzeichnet), ein differentielles Paar Datenleitungen (als D+ bzw. DP und D- bzw. DN gekennzeichnet) und eine Masseleitung zur Leistungsrückführung (als MASSE gekennzeichnet). Ein USB-3.0-Port stellt auch die Leitungen VBUS, D+, D- und MASSE für eine Rückwärtskompatibilität mit USB 2.0 bereit. Zusätzlich stellt ein USB-3.0-Port, um einen schnelleren differentiellen Bus (den USB-SuperSpeed-Bus) zu unterstützen, auch ein differentielles Paar Senderdatenleitungen (als SSTX+ und SSTX- gekennzeichnet), ein differentielles Paar Empfängerdatenleitungen (als SSRX+ und SSRX- gekennzeichnet), eine Leistungsleitung für die Leistung (als DPWR gekennzeichnet) und eine Masseleitung zur Leistungsrückführung (als DMASSE gekennzeichnet) bereit. Ein USB-3.1-Port stellt für die Rückwärtskompatibilität mit USB-2.0- und USB-3.0-Kommunikationen die gleichen Leitungen wie ein USB-3.0-Port bereit, erweitert aber das Leistungsverhalten des SuperSpeed-Busses durch eine Reihe von Merkmalen, die als Enhanced SuperSpeed bezeichnet werden.
  • Eine jüngere Technologie für USB-Verbinder, die USB-Typ-C genannt wird (hierin auch als „USB-C“ bezeichnet), ist in verschiedenen Releases und/oder Versionen der USB-Typ-C-Spezifikation definiert. Die USB-Typ-C-Spezifikation definiert eine Typ-C-Buchse, einen Typ-C-Stecker und Typ-C-Kabel, die USB-Kommunikationen sowie eine Leistungsabgabe über neuere USB-Leistungsabgabeprotokolle, die in verschiedenen Revisionen/Versionen der USB-PD-Spezifikation definiert sind, unterstützen können. Beispiele für USB-Typ-C-Funktionen und -Anforderungen können, ohne darauf begrenzt zu sein, Daten- und andere Kommunikationen gemäß USB 2.0 und USB 3.0/3.1, elektromechanische Definitionen und Leistungsverhaltensanforderungen für Typ-C-Kabel, elektromechanische Definitionen und Leistungsverhaltensanforderungen für Typ-C-Buchsen, elektromechanische Definitionen und Leistungsverhaltensanforderungen für Typ-C-Stecker, Anforderungen für Typ-C-zu-Vorgängerkabelbaugruppen und -adapter, Anforderungen für Typ-C-basierte Vorrichtungserkennung und Schnittstellenkonfiguration, Anforderungen für eine optimierte Leistungsabgabe für Typ-C-Verbinder usw. umfassen. Gemäß der/den USB-Typ-C-Spezifikation(en) stellt ein Typ-C-Port unter anderem die Leitungen VBUS, D+, D-, MASSE, SSTX+, SSTX-, SSRX+ und SSRX- bereit. Zusätzlich stellt ein Typ-C-Port auch eine Leitung zur Seitenbandverwendung (als SBU (Sideband Use) gekennzeichnet) zum Signalisieren einer Seitenbandfunktionalität und einen Konfigurationskanal (oder Kommunikationskanal, als CC gekennzeichnet) zum Entdecken, Konfigurieren und Verwalten von Verbindungen über ein Typ-C-Kabel bereit. Ein Typ-C-Port kann mit einem Typ-C-Stecker und/oder einer Typ-C-Buchse assoziiert sein. Um die Verwendung zu erleichtern, sind der Typ-C-Stecker und die Typ-C-Buchse als ein reversibles Paar gestaltet, das unabhängig von der Stecker-Buchse-Orientierung arbeitet. Ein standardmäßiger USB-Typ-C-Verbinder, der als standardmäßige(r) Typ-C-Stecker oder -Buchse angeordnet ist, stellt daher unter anderem Pins für vier VBUS-Leitungen, vier Masserückleitungen (MASSE-Leitungen), zwei D+-Leitungen (DP1 und DP2), zwei D--Leitungen (DN1 und DN2), zwei SSTX+-Leitungen (SSTXP1 und SSTXP2), zwei SSTX-Leitungen (SSTXN1 und SSTXN2), zwei SSRX+-Leitungen (SSRXP1 und SSRXP2), zwei SSRX-Leitungen (SSRXN1 und SSRXN2), zwei CC-Leitungen (CC1 und CC2) und zwei SBU-Leitungen (SBU1 und SBU2) bereit.
  • Einige USB-fähige elektronische Vorrichtungen können einer spezifischen Revision und/oder Version der USB-PD-Spezifikation entsprechen. Die USB-PD-Spezifikation definiert ein Standardprotokoll, das so gestaltet ist, dass es die maximale Funktionalität USB-fähiger Vorrichtungen ermöglicht, indem es neben Datenkommunikationen auch eine flexiblere Leistungsabgabe über ein einziges USB-Typ-C-Kabel über USB-Typ-C-Ports bereitstellt. Die USB-PD-Spezifikation beschreibt auch die Architektur, die Protokolle, das Leistungsversorgungsverhalten, die Parameter und die Verkabelung, die zum Verwalten der Leistungsabgabe über USB-Typ-C-Kabel mit bis zu 100 W Leistung notwendig sind. Gemäß der USB-PD-Spezifikation können Vorrichtungen mit USB-Typ-C-Ports (wie etwa z. B. USB-fähige Vorrichtungen) einen höheren Strom und/oder höhere oder niedrigere Spannungen über ein USB-Typ-C-Kabel aushandeln, als dies in älteren USB-Spezifikationen (wie etwa z. B. der USB-2.0-Spezifikation, der USB-3.1-Spezifikation, der USB-Batterieladespezifikation Rev. 1.1/1.2 usw.) erlaubt ist. Beispielsweise definiert die USB-PD-Spezifikation die Anforderungen für einen Leistungsabgabevertrag (PD-Vertrag), der zwischen einem Paar USB-fähiger Vorrichtungen ausgehandelt werden kann. Der PD-Vertrag kann sowohl den Leistungspegel als auch die Richtung der Leistungsübertragung, die für beide Vorrichtungen passend sind, spezifizieren und kann auf Anfrage durch eine beliebige der Vorrichtungen und/oder als Reaktion auf verschiedene Ereignisse und Zustände, wie etwa Leistungsrollenwechsel, Datenrollenwechsel, Kaltstart, Ausfall der Leistungsquelle usw., dynamisch neu ausgehandelt werden (z. B. ohne den Stecker der Vorrichtung herauszuziehen). Wie hierin verwendet, bezieht sich ein „USB-PD-Teilsystem“ auf einen oder mehrere Logikblöcke und andere analoge/digitale Hardwareschaltkreise, die durch Firmware in einem IC-Controller steuerbar sein können, welcher konfiguriert und betriebsfähig ist, um die Funktionen durchzuführen und die Anforderungen zu erfüllen, die in mindestens einem Release der USB-PD-Spezifikation spezifiziert sind. Der IC-Controller kann in einer USB-Typ-C-Vorrichtung implementiert sein. Der IC-Controller kann in einer USB-Vorrichtung implementiert sein.
  • Eine Leistungsabgabe gemäß der/den USB-PD-Spezifikation(en) kann in diversen unterschiedlichen Typen von USB-Typ-C-Anwendungen verkörpert sein. Beispiele solcher Typen von Typ-C-Anwendungen umfassen, ohne darauf begrenzt sein zu müssen: eine DFP-Anwendung (DFP = Downstream Facing Port, stromabwärts zeigender Port), bei der ein IC-Controller mit einem USB-PD-Teilsystem konfiguriert ist, um einen stromabwärts zeigenden USB-Port bereitzustellen (z. B. in einer USB-fähigen Host-Vorrichtung); eine UFP-Anwendung (UFP = Upstream Facing Port, stromaufwärts zeigender Port), bei der ein IC-Controller mit einem USB-PD-Teilsystem konfiguriert ist, um einen stromaufwärts zeigenden USB-Port bereitzustellen (z. B. in einer USB-fähigen Peripherievorrichtung oder einem USB-fähigen Adapter); eine DRP-USB-Anwendung (DRP = Dual Role Port, Doppelrollen-Port), bei der ein IC-Controller mit einem USB-PD-Teilsystem konfiguriert ist, um sowohl DFP- als auch UFP-Anwendungen an demselben USB-Port zu unterstützen (z. B. einem USB-Typ-C-Port, der konfiguriert ist, um entweder als ein Leistungsbereitsteller oder ein Leistungsverbraucher zu arbeiten, oder der zwischen diesen zwei Rollen dynamisch umschalten kann, indem er einen USB-PD-Leistungsrollenwechsel verwendet); und eine aktive Kabelanwendung, bei der ein IC-Controller mit einem USB-PD-Teilsystem in einem EMCA-Typ-C-Kabel (EMCA = Electronically Marked Cable Assembly) angeordnet ist und konfiguriert ist, um dieses zu betreiben.
  • Eine USB-C/PD-Leistungsversorgung kann verwendet werden, um Leistung mit einem breiten Ausgangsspannungsbereich von 3,3 V bis 21,5 V, einem breiten Strombereich von 1 A bis 5 A und einem breiten Eingangsspannungsbereich von 5,0 V bis 24 V gemäß USB-C/PD-Protokoll bereitzustellen. Aufgrund dieses breiten Spannungs-/Strombereichs für die USB-C-Leistungsabgabe und der Anforderungen an ein schnelles Schalten zwischen Eingangs- und Ausgangsspannungssignalen kann innerhalb eines USB-Typ-C-Controllers ein Abwärts-/Aufwärtswandler (BB-Wandler, Buck-Boost-Wandler) eingesetzt werden, der gesteuert werden kann, um erwarteten Ausgangslasten Leistung bereitzustellen.
  • 1 ist ein schematisches Diagramm eines BB-Wandlers 100 gemäß mindestens einer Ausführungsform. Der BB-Wandler 100 umfasst eine Induktivität 102, einen ersten High-Side-Schalter 104 (oder HS1), einen zweiten High-Side-Schalter 110 (oder HS2), einen ersten Low-Side-Schalter 106 (oder LS1) und einen zweiten Low-Side-Schalter 108 (oder LS2). In einer Ausführungsform sind diese Schalter n-Typ-Feldeffekttransistoren (NFETs), wie illustriert. In einer anderen Ausführungsform, hier jedoch nicht illustriert, sind die High-Side-Schalter p-Typ-Feldeffekttransistoren (PFETs). In verschiedenen Ausführungsformen ist der erste High-Side-Schalter 104 zwischen einem Eingangsanschluss 112 und einer ersten Seite der Induktivität 102 des Abwärts-/ Aufwärtswandlers 100 gekoppelt. Der High-Side-Schalter 110 ist zwischen eine zweite Seite der Induktivität 102 und einen Ausgangsanschluss 114 gekoppelt. Der erste Low-Side-Schalter 106 ist zwischen die erste Seite der Induktivität 102 und eine Masse des Abwärts-/Aufwärtswandlers 100 gekoppelt. Der zweite Low-Side-Schalter 108 ist zwischen die zweite Seite der Induktivität und Masse gekoppelt. Der Eingangsanschluss 112 kann eine Eingangsspannung (Vein) und der Ausgangsanschluss kann eine Ausgangsspannung (Vaus) des BB-Wandlers 100 führen. Der BB-Wandler 100 kann ferner einen Eingangskondensator (Cein), der mit dem Eingangsanschluss 112 gekoppelt ist, und einen Ausgangskondensator (Caus), der mit dem Ausgangsanschluss 114 gekoppelt ist, umfassen.
  • Bei einem solchen BB-Wandler 100 können der Eingangskondensator (Cein), der Ausgangskondensator (Caus) und die Induktivität 102 basierend auf Eingangs-, Ausgangs- und Laststromanforderungen gestaltet werden. In verschiedenen Ausführungsformen wird mit der Gestaltung des BB-Wandlers 100 (oder eines größeren Systems oder einer größeren Vorrichtung, das/die den BB-Wandler 100 umfasst) versucht, den maximalen Strom auf eine gewisse Amperezahl- oder Wattzahlanforderung zu begrenzen. Sobald der Gesamtausgangsleistungsbereich bekannt ist, können die Eingangsstromanforderungen bestimmt werden. Anhand der Eingangsstromanforderungen können Werte für die Kapazität der Eingangs- und Ausgangskondensatoren (Cein und Caus) und für die Induktivität der Induktivität 102 bestimmt werden.
  • 2 ist ein Blockdiagramm eines USB-Controllers 200, der den Abwärts-/ Aufwärtswandler 100 umfasst oder damit gekoppelt ist, gemäß mindestens einer Ausführungsform. Der USB-Controller 200 umfasst einen Stromerfassungsverstärker (CSA, Current Sense Amplifier) 202, einen Komparator 206, einen Fehlerverstärker (EA, Error Amplifier) 208, eine BB-Steuerlogik 210, einen Treiber 212, einen Treiber 214 und eine Moduserkennungslogik 216. Der CSA 202 kann einen Eingangsstrom des Abwärts-/ Aufwärtswandlers 100 messen und kann ein CSA-Signal 201 ausgeben, das den Eingangsstrom angibt. In einigen Ausführungsformen können eine Steigungskompensationslogik und -hardware auf das CSA-Signal 201 einwirken, um dem CSA-Signal 201 ein Offset-Signal hinzuzufügen. Somit umfasst das CSA-Signal 201 in einigen Ausführungsformen eine Steigungskompensations-Offset-Spannung oder-Ladung.
  • In mindestens einer Ausführungsform empfängt der Komparator 206 das CSA-Signal 201 und ein EA-Signal 207 von dem EA 208. Der EA 208 vergleicht die Ausgangsspannung (Vaus) mit einer Referenzspannung (Vref1), um ein EA-Signal 207 zu generieren. Der Komparator 206 vergleicht das CSA-Signal 201 und das EA-Signal 207 und stellt der BB-Steuerlogik 210 ein Steuersignal 209 bereit, das als Pulsweitenmodulations(PWM)-Aus(oder pwm_aus)-Signal bezeichnet wird. In einer Ausführungsform bezieht sich die EA-Steuerschleife, auf die hierin Bezug genommen wird, mindestens auf den EA 208, den CSA 202 und den Komparator 206, die das PWM-Ausgangssignal für die BB-Steuerung 210 basierend auf der Eingangsspannung (Vein), der Ausgangsspannung (Vaus) und der Referenzspannung (Vref1) anpassen, wobei letztere programmierbar ist.
  • In verschiedenen Ausführungsformen empfängt die BB-Steuerlogik 210 das Steuersignal 209 und ein Modussignal 211 von der Moduserkennungslogik 216. Die Moduserkennungslogik 216 kann einen Modus und einen Übergang zwischen Modi basierend auf der Ausgangsspannung (Vaus) und der Eingangsspannung (Vein) bestimmen und gibt das Modussignal 211 dementsprechend aus. In verschiedenen Ausführungsformen gibt die Moduserkennungslogik 216, wenn Vein größer als Vaus ist, das Modussignal 211, das einen Abwärtsmodus angibt, aus. In Gegensatz dazu gibt die Moduserkennungslogik 216, wenn Vaus größer als Vein ist, das Modussignal 211, das einen Aufwärtsmodus angibt, aus.
  • Die BB-Steuerlogik 210 kann das Steuersignal 209 und das Modussignal 211 verwenden, um einen Modus des Abwärts-/Aufwärtswandlers 100 zu steuern. Insbesondere kann die BB-Steuerlogik 210 ein erstes Steuersignal 213 (abwärts_einstellen) an den Treiber 212 senden, der den ersten High-Side-Schalter 104 und den ersten Low-Side-Schalter 106 des Abwärts-/Aufwärtswandlers 100 steuert. Ferner kann die BB-Steuerlogik 210 ein zweites Steuersignal 215 (aufwärts_einstellen) an den Treiber 214 senden, der den zweiten High-Side-Schalter 110 und den zweiten Low-Side-Schalter 108 des Abwärts-/Aufwärtswandlers 100 steuert.
  • 3A ist ein Blockdiagramm eines USB-Controllers 300, der einen Gate-Treiber-Abwärtswandler 302 und einen Gate-Treiber-Aufwärtswandler 304 für den Abwärts-/Aufwärtswandler 100 umfasst, gemäß mindestens einer Ausführungsform. In einigen Ausführungsformen ist der Treiber 212 (2) der Gate-Treiber-Abwärtswandler 302 oder umfasst diesen und ist der Treiber 214 (2) der Gate-Treiber-Aufwärtswandler 304 oder umfasst diesen.
  • In einigen Ausführungsformen umfasst der Gate-Treiber-Abwärtswandler 302 einen ersten High-Side-Treiber 212A und einen ersten Low-Side-Treiber 212B des Abwärts-/Aufwärtswandlers 100. Der erste High-Side-Treiber 212A kann zwischen einer ersten Bootstrap-Spannung (VBST1) und einer ersten Ausgangsspannung (SW1) des ersten High-Side-Schalters 104, welcher durch einen Ausgang (HG1) des ersten High-Side-Treibers 212A angesteuert wird, mit Leistung versorgt werden.
  • Der USB-Controller 300 kann ferner eine erste Diode (D1) umfassen, die mit einer Treiber-Leistungsversorgung (PVTRB), z. B. einer Treiber-Versorgungsspannung, gekoppelt ist. In einer Ausführungsform ist die erste Diode (D1) eine erste Schottky-Diode, um den Schutz des Abwärts-/Aufwärtswandlers 100 und des Gate-Treiber-Abwärtswandlers 302 vor einer PVTRB-Überspannung zu ermöglichen. In einer Ausführungsform stellt die Treiber-Leistungsversorgung etwa 5 Volt (V) bereit, obwohl auch andere Spannungen in Betracht gezogen werden. Der USB-Controller 300 kann ferner einen ersten Kondensator (C1) umfassen, um VBST1 bereitzustellen. Ein erster Anschluss des ersten Kondensators ist mit der ersten Diode und mit einem VBST1-Anschluss des Gate-Treiber-Abwärtswandlers 302 gekoppelt. Ein zweiter Anschluss des ersten Kondensators ist mit einem Schalter-Pin (SW1) des Gate-Treiber-Abwärtswandlers 302 gekoppelt, wobei der Schalter-Pin (SW1) mit der ersten Ausgangsspannung gekoppelt ist. In diesen Ausführungsformen wird der erste Low-Side-Treiber 212B zwischen der Treiber-Leistungsversorgung (PVTRB) und der Treiber-Masseversorgung (PVMASSE) mit Leistung versorgt und stellt einen Ausgang (LG1) bereit, der den ersten Low-Side-Schalter 106 ansteuert.
  • In einigen Ausführungsformen umfasst der Gate-Treiber-Aufwärtswandler 304 einen zweiten High-Side-Treiber 214A und einen zweiten Low-Side-Treiber 214B des Abwärts-/Aufwärtswandlers 100. Der zweite High-Side-Treiber 214A kann zwischen einer zweiten Bootstrap-Spannung (VBST2) und einer zweiten Ausgangsspannung (SW2) des zweiten High-Side-Schalters 110, welcher durch einen Ausgang (HG2) des zweiten High-Side-Treibers 214A angesteuert wird, mit Leistung versorgt werden.
  • Der USB-Controller 300 kann ferner eine zweite Diode (D2) umfassen, die mit der Treiber-Leistungsversorgung (PVTRB) gekoppelt ist. In einer Ausführungsform ist die zweite Diode (D2) eine zweite Schottky-Diode, um den Schutz des Abwärts-/ Aufwärtswandlers 100 und des Gate-Treiber-Aufwärtswandlers 304 vor einer PVTRB-Überspannung zu ermöglichen. Der USB-Controller 300 kann ferner einen zweiten Kondensator (C2) umfassen, um VBST2 bereitzustellen. Ein erster Anschluss des zweiten Kondensators kann mit der zweiten Diode und mit einem VBST2-Anschluss des Gate-Treiber-Aufwärtswandlers 304 gekoppelt sein. Ein zweiter Anschluss des zweiten Kondensators kann mit einem Schalter-Pin (SW2) des Gate-Treiber-Aufwärtswandlers 304 gekoppelt sein, wobei der Schalter-Pin (SW2) mit der zweiten Ausgangsspannung gekoppelt ist. In diesen Ausführungsformen kann der zweite Low-Side-Treiber 214B zwischen der Treiber-Leistungsversorgung (PVTRB) und der Treiber-Masseversorgung (PVMASSE) mit Leistung versorgt werden und stellt einen Ausgang (LG2) bereit, der den zweiten Low-Side-Schalter 108 ansteuert.
  • In verschiedenen Ausführungsformen lädt die Leistungsversorgungsspannung (PVTRB) den ersten Kondensator (C1), um die erste Bootstrap-Spannung, VBST1, bereitzustellen, und lädt den zweiten Kondensator (C2), um die zweite Bootstrap-Spannung, VBST2, bereitzustellen. Unter Bezugnahme auf den Abwärts-/Aufwärtswandler 100 ist während des Abwärtsmodus (wenn Vein größer als Vaus ist) der zweite High-Side-Schalter 110 immer EIN (z. B. aktiviert) und arbeitet der zweite High-Side-Treiber 214A mit der zweiten Bootstrap-Spannung, VBST2, mit Bezug auf eine schwebende Masse an SW2. Leckströme von dem zweiten Kondensator (C2) können dazu führen, dass die zweite Bootstrap-Spannung VBST2 während des Abwärtsmodus mit Bezug auf SW2 abfällt, was zu einer Fehlfunktion oder zu einer niedrigeren Ansteuerungsstärke des zweiten High-Side-Schalters 110 führen kann und zu Wirkungsgradverlusten führt. Ferner schalten der erste High-Side-Schalter 104 und der erste Low-Side-Schalter 106 während des Abwärtsmodus bei jedem Zyklus zwischen EIN/AUS um, sodass z. B. die Spannung an SW1 bei jedem zweiten Zyklus durch den ersten Low-Side-Schalter 106 entladen werden kann.
  • Ähnlich ist während des Aufwärtsmodus (wenn Vaus größer als Vein ist) der erste High-Side-Schalter 104 immer EIN (z. B. aktiviert) und arbeitet der erste High-Side-Treiber 212A mit der ersten Bootstrap-Spannungsquelle, VBST1, mit Bezug auf eine schwebende Masse an SW1. Leckströme von dem ersten Kondensator (C1) können dazu führen, dass die erste Bootstrap-Spannung, VBST1, während des Aufwärtsmodus mit Bezug auf SW1 abfällt, was zu einer Fehlfunktion oder zu einer niedrigeren Ansteuerungsstärke des ersten High-Side-Schalters 104 führen kann und zu Wirkungsgradverlusten führt. Ferner schalten der zweite High-Side-Schalter 110 und der zweite Low-Side-Schalter 108 während des Aufwärtsmodus bei jedem Zyklus zwischen EIN/AUS um, sodass z. B. die Spannung an SW2 bei jedem zweiten Zyklus durch den zweiten Low-Side-Schalter 108 entladen werden kann.
  • In diesen Ausführungsformen wird die Bootstrap-Spannung (entweder VBST2 im Abwärtsmodus oder VBST1 im Aufwärtsmodus) aufgefrischt oder neu geladen, wenn die Bootstrap-Spannung unter eine vordefinierte Unterspannungsschwelle abfällt, um sicherzustellen, dass der High-Side-Schalter (HS1 im Aufwärtsmodus und HS2 im Abwärtsmodus) mit einer ausreichenden Gate-Source-Spannung (VGS) eingeschaltet ist, um einem Drain-Source-Widerstandswert (RDS) des externen High-Side-Schalters (HS1, HS2), der für einen optimalen Wirkungsgrad erforderlich ist, gerecht zu werden. Dieser RDS ist somit der Widerstandswert von jedem von dem ersten und zweiten High-Side-Schalter 104, 110, wenn diese im EIN-Zustand sind und im linearen Bereich des NFET (oder PFET) arbeiten. Somit kann über das Auffrischen der Bootstrap-Spannungen VBST1 bzw. VBST2 sichergestellt werden, dass die VGS den ersten und zweiten High-Side-Schalter 104, 110 mit optimalem RDS betreibt.
  • In einigen USB-Controllern wurde die oben beschriebene Auffrischung der Bootstrap-Spannung unter Verwendung von zwei dafür vorgesehenen Ladungspumpen und assoziierten Schaltelektronikelementen (z. B. zusätzlichen Gattern und Multiplexern) durchgeführt, wobei eine Ladungspumpe zur Auffrischung von VBST1 mit dem ersten Kondensator (C1) gekoppelt war und eine zweite Ladungspumpe zur Auffrischung von VBST2 mit dem zweiten Kondensator (C2) gekoppelt war. Ungünstigerweise erfordert diese Lösung zusätzliche Ladungspumpen und assoziierte Elektronikelemente, die eine 40-V-tolerante On-Chip-Diode und einen großen 40-V-toleranten Kondensator für jede Ladungspumpe umfassen, was die benötigte Fläche und die Materialkosten erhöht. Ferner nehmen diese zusätzlichen Ladungspumpen zusätzlichen Strom auf, sodass für den Betrieb eine höhere Leistung erforderlich ist, was zu einem nicht optimalen Wirkungsgrad des Abwärts-/Aufwärtswandlers 100 führt.
  • Diese und andere Defizite, die für Fachleute offensichtlich sein werden, werden in einigen Ausführungsformen der hierin beschriebenen Techniken überwunden, indem Schaltkreise (z. B. CMOS-basierte Schaltkreise) hinzugefügt werden, die die vordefinierte Unterspannungsschwelle in beiden von VBST1 (im Aufwärtsmodus) und VBST2 (im Abwärtsmodus) erkennen können und dann die Spannung zwischen VBST2 und VBST1 (im Aufwärtsmodus) und zwischen VBST1 und VBST2 (im Abwärtsmodus) verschieben können, um die Auffrischung der Bootstrap-Spannung durchzuführen, wie es mit Bezug auf die 3B-6 genauer beschrieben wird. Dieser Ansatz kann funktionieren, da VBST2 im Aufwärtsmodus immer höher als VBST1 ist (da der zweite High-Side-Schalter 110 zwischen Zyklen zwischen EIN/AUS toggelt) und VBST1 im Abwärtsmodus immer höher als VBST2 ist (da der erste High-Side-Schalter 104 zwischen Zyklen zwischen EIN/AUS toggelt). Diese CMOS-basierten Schaltkreise können, wie noch weiter diskutiert wird, in den USB-Controller 200 integriert werden und benötigen dabei im Vergleich zu früheren Lösungen sehr viel weniger Fläche bei gleichzeitig geringen Kosten und kleinerem Leistungsbedarf.
  • 3B ist ein Blockdiagramm des USB-Controllers 300 aus 3A, das Details einer Auffrischung der Bootstrap-Spannung für den Abwärts-/Aufwärtswandler gemäß mindestens einer Ausführungsform illustriert. 3B erläutert ein Verfahren zum Laden von VBST1 und VBST2 mittels eines Stromlademechanismus. In einigen Ausführungsformen umfasst der Gate-Treiber-Abwärtswandler 302 ferner einen ersten Komparator 322, um zu erkennen, ob VBST1 mit Bezug auf die erste Ausgangsspannung (SW1) unter einen Schwellenwert (z. B die vordefinierte Unterspannungsschwelle) fällt, während sich der Abwärts-/Aufwärtswandler 100 im Aufwärtsmodus befindet. Der Gate-Treiber-Abwärtswandler 302 kann ferner eine erste Leckstromsteuerschaltung 332 umfassen, um VBST1, unter Verwendung von VBST2 als Spannungsquelle, bei jedem Zyklus des Aufwärtsmodus, in dem ein Ausgang des Komparators 322 aktiviert ist und die Unterspannungsbedingung an VBST1 erkennt, aufwärts zu wandeln.
  • In einigen Ausführungsformen umfasst der Gate-Treiber-Aufwärtswandler 304 ferner einen zweiten Komparator 324, um zu erkennen, ob VBST2 mit Bezug auf die zweite Ausgangsspannung (SW2) unter den Schwellenwert fällt, während sich der Abwärts-/Aufwärtswandler 100 im Abwärtsmodus befindet. Der Gate-Treiber-Aufwärtswandler 304 kann ferner eine zweite Leckstromsteuerschaltung 334 umfassen, um VBST1, unter Verwendung von VBST2 als Spannungsquelle, bei jedem Zyklus des Aufwärtsmodus, in dem ein Ausgang des ersten Komparators 324 aktiviert ist und die Unterspannungsbedingung an VBST2 erkennt, aufwärts zu wandeln.
  • In einigen Ausführungsformen sind jeder von dem ersten Komparator 322 und dem zweiten Komparator 324 wie mit Bezug auf 4 illustriert und diskutiert konfiguriert. Ferner kann die erste Leckstromsteuerschaltung 332 einen ersten Stromspiegel 331 (der z. B. aus den PFETs P0 und P1 besteht) umfassen, der mit VBST1 gekoppelt ist und einen Ausgang aufweist, der mit einem zweiten Eingangs-Pin (vcpein_2) der zweiten Leckstromsteuerschaltung 334, der mit VBST2 gekoppelt ist, gekoppelt ist. Die erste Leckstromsteuerschaltung 332 kann ferner einen ersten Feldeffekttransistor (FET) 333 (z. B. NFET N0) umfassen, der zwischen den ersten Stromspiegel 331 und eine erste variablengesteuerte Stromquelle 335 gekoppelt ist. Ein Gate des ersten FET 333 dient dazu, ein Signal von einer Steuerlogik 310 zu empfangen, welches angibt, dass der zweite Komparator 324 während des Abwärtsmodus aktiviert ist. In einigen Ausführungsformen umfasst die erste Leckstromsteuerschaltung 322 ferner eine erste Diode 337 (z. B. eine Schottky-Diode oder eine aktive Diode), die zwischen VBST1 und einen ersten Eingangs-Pin (vcpein_1) gekoppelt ist. Die erste Diode 337 kann einen Rückfluss von Strom von VBST1 zu der zweiten Leckstromsteuerschaltung 334 verhindern, während sich die erste Leckstromsteuerschaltung 332 in der „abflachenden Phase“ befindet und z. B. während des Abwärtsmodus Spannung für VBST2 bereitstellt.
  • Zusätzlich kann die zweite Leckstromsteuerschaltung 334 einen zweiten Stromspiegel 341 (der z. B. aus den PFETs P0 und P1 besteht) umfassen, der mit VBST2 gekoppelt ist und einen Ausgang aufweist, der mit einem ersten Eingangs-Pin (vcpein_1) der ersten Leckstromsteuerschaltung 332, der mit VBST1 gekoppelt ist, gekoppelt ist. Die zweite Leckstromsteuerschaltung 334 kann ferner einen zweiten Feldeffekttransistor (FET) 343 (z. B. NFET N0) umfassen, der zwischen den zweiten Stromspiegel 341 und eine variablengesteuerte Stromquelle 345 gekoppelt ist. Ein Gate des zweiten FET 343 kann ein Signal von der Steuerlogik 310 empfangen, welches angibt, dass der erste Komparator 322 während des Aufwärtsmodus aktiviert ist. In einigen Ausführungsformen umfasst die zweite Leckstromsteuerschaltung 334 ferner eine zweite Diode 347 (z. B. eine Schottky-Diode oder eine aktive Diode), die zwischen VBST2 und den zweiten Eingangs-Pin (vcpein_2) gekoppelt ist. Die zweite Diode 347 kann einen Rückfluss von Strom von VBST2 zu der ersten Leckstromsteuerschaltung 332 verhindern, während sich die zweite Leckstromsteuerschaltung 334 in der „abflachenden Phase“ befindet und z. B. während des Aufwärtsmodus Spannung für VBST1 bereitstellt. In einigen Ausführungsformen sind jede von der ersten Leckstromsteuerschaltung 332 und der zweiten Leckstromsteuerschaltung 334 wie mit Bezug auf 5 illustriert und diskutiert konfiguriert.
  • In verschiedenen Ausführungsformen ist die Steuerlogik 310 in der BB-Steuerlogik 210 aus 2 enthalten. In anderen Ausführungsformen ist die Steuerlogik 310 eine eigenständige Steuerlogik innerhalb des USB-Controllers 300. Die Steuerlogik 310 kann beispielsweise ein erstes UND-Gatter 310A umfassen, das erste Eingänge, die ein Aufwärtsmoduserkennungssignal und einen Ausgang des ersten Komparators 322 umfassen, und einen ersten Ausgang, der mit der zweiten Leckstromsteuerschaltung 334 gekoppelt ist, um das Aufwärtswandeln von VBST1 während des Aufwärtsmodus auszulösen, aufweist. Der erste Ausgang kann dem Gate des zweiten NFET 343 bereitgestellt werden. Die Steuerlogik 310 kann ferner ein zweites UND-Gatter 310B umfassen, dass zweite Eingänge, die ein Abwärtsmoduserkennungssignal und einen Ausgang des zweiten Komparators 324 umfassen, und einen zweiten Ausgang, der mit der ersten Leckstromsteuerschaltung 332 gekoppelt ist, um das Aufwärtswandeln von VBST2 während des Abwärtsmodus auszulösen, aufweist. Der zweite Ausgang kann dem Gate des ersten NFET 335 bereitgestellt werden. In diesen Ausführungsformen kann die Moduserkennungslogik 216 jedes von dem Aufwärtsmoduserkennungssignal und dem Abwärtsmoduserkennungssignal basierend auf dem Ausgang der Moduserkennungslogik 216 bereitstellen.
  • 4 ist ein Blockdiagramm eines Komparators 400 zur Unterspannungserkennung, der in 3B illustriert ist, gemäß mindestens einer Ausführungsform. Beispielsweise kann der Komparator 400 zur Unterspannungserkennung (oder der Einfachheit halber kurz Komparator 400) einer von dem ersten Komparator 322 (für einen Vergleich mit VBST1) oder dem zweiten Komparator 324 (für einen Vergleich mit VBST2) sein. In verschiedenen Ausführungsformen umfasst der Komparator 400 einen Bootstrap-Spannung/StromWandler 402, um VBST1 (oder VBST2) in einen ersten Strom (11) umzuwandeln. Der Komparator 400 kann ferner einen Versorgungsspannung/Strom-Wandler 412 umfassen, um eine Versorgungsspannung in einen zweiten Strom (12) umzuwandeln. Die Versorgungsspannung, oder VDDD, kann eine interne Leistungsversorgungsspannung einer Schaltung, z. B. eine 5-V-On-Chip-Versorgungsspannung, sein. Der Komparator 400 kann ferner einen Referenzspannung/Strom-Wandler 422 umfassen, um eine Referenzspannung (Vref), die einen programmierbaren Schwellenwert aufweist, in einen dritten Strom (13) umzuwandeln. Der Schwellenwert kann mit der definierten Unterspannungs-Schwellenspannung assoziiert sein, für die der Komparator 400 den Vergleich mit einer Differenz zwischen VBST und SW durchführt.
  • Der Komparator 400 kann ferner einen Strommultiplizierer 442 umfassen, um durch das Multiplizieren des Strommultiplizierers („K“) mit dem dritten Strom einen angepassten dritten Strom zu generieren. Der Komparator 400 kann ferner einen Stromspiegel 452 umfassen, um einen vierten Strom (14) zu generieren, der z. B der zweite Strom minus den angepassten dritten Strom ist. Der Komparator 400 kann ferner einen Strommoduskomparator 462 umfassen, der einen Ausgangsschalter (z. B. NFET N4) des Stromspiegels 452 umfasst und der den ersten Strom empfängt, um den Ausgang des Komparators als Reaktion auf das Fallen des ersten Stroms unter den vierten Strom zu aktivieren. Mit anderen Worten ist der Auslösepunkt des Komparators I1 = I2 - K * I3 = 14, wobei der NFET (N2) des Strommultiplizierers 442 mit einer Schwellenspannung programmiert werden kann, um den Wert „K“ einzustellen. Die Schwelle für die Unterspannungserkennung kann programmiert werden, indem der Wert K durch eingebettete Firmware oder die BB-Steuerlogik 210 geändert wird.
  • In einigen Ausführungsformen umfasst der Bootstrap-Spannung/StromWandler 402 einen ersten Widerstand (R1), der einen ersten Widerstandswert aufweist und mit einem p-Typ-Feldeffekttransistor mit erweitertem Drain (DEPFET) 404 in Reihe gekoppelt ist, wobei ein Gate des DEPFET mit der Ausgangsspannung SW gekoppelt ist (z. B. der ersten Ausgangsspannung SW1, die mit VBST1 verglichen werden soll, oder der zweiten Ausgangsspannung SW2, die mit VBST2 verglichen werden soll). Der DEPFET 404 kann ein Hochspannungs-PFET sein, der Spannungen von bis zu 40 V und darüber verkraften kann, um den Komparator 400 vor dem VBST-Spannungspegel zu schützen. Der Bootstrap-Spannung/Strom-Wandler 402 kann die Differenzspannung zwischen VBST und SW in den ersten Strom (11) umwandeln, indem er, wie illustriert, den Widerstandswert des ersten Widerstands R1 und den DEPFET 404 verwendet. Insbesondere ist I1 = (VBST - SW - Vtp) / R1, wobei Vtp die Schwellenspannung des DEPFET 404 ist.
  • Der Komparator 400 kann ferner einen n-Typ-Feldeffekttransistor mit erweitertem Drain (DENFET) 408 umfassen, der Folgendes aufweist: ein erstes Gate, das mit der Versorgungsspannung gekoppelt ist, einen ersten Drain, der mit einem Ausgang des DEPFET 404 gekoppelt ist, und eine Source, die mit einem Ausgang des Stromspiegels 452 gekoppelt ist. Der DENFET 408 kann ein Hochspannungs-NFET sein, der Spannungen von bis zu 40 V verkraften kann, um ebenfalls die Komponenten des Komparators 400 vor dem VBST-Spannungspegel zu schützen. Weiterhin kann der Strommoduskomparator 462 ferner einen anderen n-Typ-Feldeffekttransistor (NFET) N5 umfassen, der Folgendes aufweist: ein zweites Gate, das mit der Source des DENFET 408 und mit einem Drain des Ausgangsschalters (N4) gekoppelt ist, einen zweiten Drain, der mit der Stromquelle (die mit der Versorgungsspannung gekoppelt ist) gekoppelt ist, und eine zweite Source, die mit Masse (MASSE) gekoppelt ist.
  • In einigen Ausführungsformen umfasst der Strommultiplizierer 442 einen Stromspiegel 442A, der ein Paar Gate-gekoppelter Transistoren (N1, N2) aufweist. Der Komparator 400 kann ferner die BB-Steuerlogik 210 oder eingebettete Firmware umfassen, die angepasst sind, um durch das Einstellen einer Schwellenspannung (Vth) eines Ausgangstransistors (z. B. NFET N2) der Gate-gekoppelten Transistoren den Strommultiplizierer 442A zu programmieren (z. B. den Wert „K“ einzustellen).
  • In verschiedenen Ausführungsformen umfasst der Versorgungsspannung/Strom-Wandler 412 einen Stromspiegel 412A, der mit einem Widerstand (auch R1) in Reihe gekoppelt ist. Der von dem Versorgungsspannung/StromWandler 412 ausgegebene zweite Strom (12) kann an den Stromspiegel 452 gesendet werden. Der Versorgungsspannung/Strom-Wandler 412 kann die Differenzspannung zwischen VDDD und VMASSE in den zweiten Strom umwandeln, indem er den Widerstandswert des Widerstands R1 und die PFETs P3 und P4 des Stromspiegels 412A verwendet. Insbesondere ist I2 = (VDDD - Vtp) / R1, wobei Vtp die Schwellenspannung des PFET P3 des Stromspiegels 412A ist.
  • In einigen Ausführungsformen umfasst der Referenzspannung/StromWandler 422 Folgendes: einen ersten p-Typ-Feldeffekttransistor (PFET) P1, der zwischen der Versorgungsspannung (VDDD) und einem ersten NFET (N1) des Strommultiplizierers 442 gekoppelt ist. Der Referenzspannung/Strom-Wandler 422 kann ferner einen zweiten PFET P2 umfassen, der zwischen der Versorgungsspannung und einem Widerstand (R0) gekoppelt ist. Der Referenzspannung/Strom-Wandler 422 kann ferner einen zweiten Komparator 426 umfassen, der einen negativen Anschluss, der mit der Referenzspannung (Vref) gekoppelt ist, einen positiven Anschluss, der mit einem Ausgang des zweiten PFET P2 gekoppelt ist, und einen Komparatorausgang, der mit Gates des ersten PFET (P1) und des zweiten PFET (P2) gekoppelt ist, aufweist. Der Referenzspannung/Strom-Wandler 422 kann die Spannung an Vref in den dritten Strom (13) umwandeln, indem er den Widerstandswert des Widerstands R0 und den ersten und zweiten PFET P1 und P2 verwendet. Insbesondere ist 13 = Vref/R0.
  • Wie diskutiert, ist bei der Auslösespannung des Komparators 400 I1 = I2 - K*I3 = 14. Deshalb kann die Differenz aus VBST - SW gleich VDDD - K*Vref*R1/R0 gesetzt werden. Auf diese Weise gibt der Ausgang des Komparators 400 an, dass eine Unterspannungsbedingung erkannt wird, wenn die Differenz aus VBST - SW um K*Vref*R1/R0 unter VDDD fällt. Anders ausgedrückt wird die Unterspannungsbedingung erkannt, wenn der erste Strom (11) unter den vierten Strom (14) fällt, was z. B. den NFET N5 des Strommoduskomparators ausschaltet.
  • 5 ist ein Blockdiagramm einer Leckstromsteuerschaltung 500, die in 3B illustriert ist, gemäß mindestens einer Ausführungsform. Beispielsweise kann die Leckstromsteuerschaltung 500 eines von der ersten Leckstromsteuerschaltung 332 oder der zweiten Leckstromsteuerschaltung 334 sein. Die Leckstromsteuerschaltung 500 kann einen stabilisierten Stromspiegel 501 (z. B. eine Stabilisierungsschaltung) umfassen, der zwischen VBST und einem Ausgangs-Pin (vcpaus) gekoppelt ist, um die Spannung, die VBST der Leckstromsteuerschaltung 500 der VBST einer anderen Leckstromsteuerschaltung bereitstellt, zu stabilisieren. Die Leckstromsteuerschaltung 500 kann ferner eine aktive n-Typ-Metall-Oxid-Halbleiter(NMOS)-Diode 502 umfassen, die zwischen VBST und dem Eingangs-Pin (vcpein) der Leckstromsteuerschaltung 500 gekoppelt ist, um einen Rückfluss von Strom während der „abflachenden Phase“ zu verhindern. Mit „abflachender Phase“ ist die Phase gemeint, in der die BB-Steuerlogik 210 den ersten Low-Side-Schalter 106 im Abwärtsmodus einschaltet oder den zweiten Low-Side-Schalter 108 im Aufwärtsmodus einschaltet. Beispielsweise wird in der abflachenden Phase des Abwärtsmodus ein Rückstrom von VBST2 zu VBST1 gestoppt, da der Komparator 400 im Abwärtsmodus VBST2 mit VBST1 laden will. In der abflachenden Phase des Abwärtsmodus befindet sich VBST1 auf einem niedrigeren Potential als VBST2 (da der erste Low-Side-Schalter 106 eingeschaltet ist) und deshalb wird durch das Stoppen dieses Rückstrom von VBST2 zu VBST1 verhindert, dass VBST2 zusammenbricht oder die aufwärts gewandelte Spannung an VBST1 zurückgibt. Eine gegenteilige Aktion findet während der abflachenden Phase des Aufwärtsmodus statt.
  • In einigen Ausführungsformen ist die aktive NMOS-Diode 502 keine parasitäre bipolare Sperrschicht (BJT), sondern wird aktiv gesteuert, um einen Latch-Up-Effekt und die Bildung eines parasitären BJT während des 40 V-Schaltens zu verhindern, indem eine aktive MOS-basierte Implementierung verwendet wird. Genauer gesagt kann die aktive NMOS-Diode 502 ein Paar selbst vorgespannter NFETs (N1, N2) umfassen, die in Reihe verbunden und mit VBST, die entweder VBST2 oder VBST1 sein kann, gekoppelt sind. Die aktive NMOS-Diode 502 kann ferner einen (ersten) p-Typ-Feldeffekttransistor mit erweitertem Drain (DEPFET) P8 umfassen, der zwischen dem Paar selbst vorgespannter NFETs und einem zweiten Eingangs-Pin, der Spannung von einer anderen VBST (z. B. von VBST1 bzw. VBST2) empfängt, in Reihe verbunden ist. Ein Gate des DEPFET kann die Ausgangsspannung (SW) von einem von dem ersten oder zweiten High-Side-Schalter 104 oder 110 empfangen. Der DEPFET P8 kann ein Hochspannungs-PFET sein, der einen Abfall von bis zu 40 V über den DEPFET verkraften kann. In einer anderen Ausführungsform wird der DEPFET durch einen DENFET ersetzt und das Paar selbst vorgespannter NFETs wird durch ein Paar selbst vorgespannter PFETs ersetzt.
  • Die aktive NMOS-Diode 502 ist durch ihre strukturelle und elektrische Gestaltung konfiguriert, um Strom von dem Eingangs-Pin (vcpein) zu VBST zu leiten, wenn ein Aufwärtszyklus von einer anderen VBST vorliegt, die höher als die VBST der Leckstromsteuerschaltung 500 ist, z. B. von VBST2 zu VBST1 während des Aufwärtsmodus oder von VBST1 zu VBST2 während des Abwärtsmodus. Sobald die Spannung an dem Eingangs-Pin (vcpein) unter die Spannung an dem VBST-Knoten fällt, werden die Gates des Paares selbst vorgespannter NFETs (N1 und N2) aufgrund des Betriebs einer diodenverbundenen Konfiguration AUS geschaltet. Das Ausschalten des Paares selbst vorgespannter NFETs verhindert ein Entladen von Spannung von VBST durch den DEPFET P8, sodass dieses wie eine aktive NMOS-Diode funktioniert.
  • In einigen Ausführungsformen ist der erste Stromspiegel 331 oder der zweite Stromspiegel 341 (aus 3B) der Stromspiegel, der aus den PFETs P0 und P1 in 5 besteht. Um die Erläuterung zu vereinfachen, sei hier angenommen, dass die PFETs P0 und P1 der erste Stromspiegel 331 sind. Der stabilisierte Stromspiegel 501 kann diesen ersten Stromspiegel 331 umfassen oder mit diesem gekoppelt sein und kann dazu dienen, den Ausgang, der dem Ausgangs-Pin (vcpaus) bereitgestellt wird, zu stabilisieren. Der erste NFET 333 (3B) kann jetzt als der NFET N7 angesehen werden, der zwischen dem ersten Stromspiegel 331 und einer variablengesteuerten Stromquelle 505, die mit Masse (MASSE) gekoppelt ist, gekoppelt ist. Ein Gate des NFET N7 kann angepasst sein, um ein Signal von der Steuerlogik 310 zu empfangen, das angibt, ob der Komparator des anderen Wandlers (z. B. des Gate-Treiber-Abwärtswandlers 302 oder des Gate-Treiber-Aufwärtswandlers 304) im Abwärtsmodus (bzw. Aufwärtsmodus) aktiviert ist.
  • Die Leckstromsteuerschaltung 500 kann ferner ein Paar n-Typ-Feldeffekttransistoren mit erweitertem Drain (DENFETs) (z. B. N4 und N5) umfassen, die in einem Hochspannungs-Stromspiegel 512 verbunden und zwischen dem ersten Stromspiegel und Masse gekoppelt sind. Jeder von den DENFETs N4 und N5 kann einen Abfall von bis zu 40 V über jeden DENFET verkraften. Gates der DENFETs N4 und N5 können durch VDDD angesteuert werden, um die DENFETs N4 und N5 im aktivierten Zustand zu halten. Ein zweiter NFET N6 ist zwischen einem ersten DENFET (N4) des Paares DENFETs und Masse gekoppelt. Der erste NFET N7 ist zwischen einem zweiten DENFET (N5) des Paares DENFETs und Masse gekoppelt, z. B. über die variablengesteuerte Stromquelle 505. Ein Gate von jedem von dem ersten NFET (N7) und dem zweiten NFET (N6) kann konfiguriert sein, um das Signal (en_vbst_cpaus) von der Steuerlogik 310 zu empfangen, das angibt, ob der Komparator des anderen Wandlers (z. B. des Gate-Treiber-Abwärtswandlers 302 oder des Gate-Treiber-Aufwärtswandlers 304) im Abwärtsmodus (bzw. Aufwärtsmodus) aktiviert ist.
  • In verschiedenen Ausführungsformen ist der stabilisierte Stromspiegel 501 (z. B. eine Stabilisierungsschaltung) zwischen dem ersten Stromspiegel 331 und dem Paar DENFETs N4 und N5 gekoppelt. Dieser stabilisierte Stromspiegel 501 kann einen Widerstand (R) umfassen, der mit VBST und einem zweiten DEPFET P6, der zwischen dem Widerstand R und dem ersten DENFET N4 gekoppelt ist, gekoppelt ist. Der stabilisierte Stromspiegel 501 kann ferner eine Kette von stabilisierenden FETs 510 (z. B. PFETs P3, P4, P5 und NFET N3) umfassen, die zwischen Gates des ersten Stromspiegels 331, VBST, dem Widerstand R und der Ausgangsspannung (SW) von einem von dem ersten oder dem zweiten High-Side-Schalter 104 oder 110 gekoppelt sind. Der stabilisierte Stromspiegel 501 kann ferner einen dritten DEPFET P7 umfassen, der zwischen einem Ausgang des ersten Stromspiegels 331 und dem Ausgangs-Pin vcpaus gekoppelt ist. Der Ausgangs-Pin kann mit dem Eingangs-Pin der anderen Leckstromsteuerschaltung gekoppelt sein, wobei Gates des zweiten DEPFET P6 und des dritten DEPFET P7 dazu dienen, die Ausgangsspannung (SW) von einem von dem ersten oder zweiten High-Side-Schalter 104 oder 110 zu empfangen.
  • 6 ist ein Zeitverlaufsdiagramm von Steuersignalen an Schalter des Abwärts-/Aufwärtswandlers aus den 1-3A und entsprechenden Bootstrap-Spannungen des USB-Controllers gemäß mindestens einer Ausführungsform zur digitalen Auffrischung während des Abwärtsmodus. Dies ist eine alternative Weise, um die Spannungen an VBST1 und VBST2 aufzufrischen, indem Ausgänge des ersten und zweiten Unterspannungskomparators 322 und 324 verwendet werden. In verschiedenen Ausführungsformen kann der Unterspannungskomparator (z. B. der erste Komparator 322 oder der zweite Komparator 324) die VBST-Spannung (z. B. VBST1 oder VBST2) jeweils mit Bezug auf einen entsprechenden SW-Knoten (z. B. SW1 oder SW2) überwachen. Wenn der USB-Controller 300 in einen Abwärts-/Aufwärtsschaltzyklus eintritt, wird der SW-Knoten auf PVMASSE gebracht und die VBST über die erste Diode (D1) bzw. die zweite Diode (D2) in den externen Bootstrap-Kondensator (z. B. in C1 bzw. C2 für VBST1 bzw. VBST2) geladen. Sobald die Steuerlogik 310 einen aktivierten Ausgang von einem von dem ersten Komparator 322 oder dem zweiten Komparator 324 erkennt, veranlasst die Steuerlogik 310 jeden von dem ersten High-Side-Treiber 104, dem ersten Low-Side-Treiber 106, dem zweiten High-Side-Treiber 110 und dem zweiten Low-Side-Treiber 108, als Reaktion auf die Erkennung einen Ausgang zu toggeln. Auf diese Weise wird der VBST-Knoten, der unter den Schwellenwert abgefallen ist, durch ein allgemeines Toggeln der Schalter des Abwärts-/Aufwärtswandlers 100 automatisch aufgefrischt.
  • Unter zusätzlicher Bezugnahme auf 6 ist das Signal an den ersten High-Side-Treiber 212A en_hsdr1, das Signal an den ersten Low-Side-Treiber 212B en_Isdr1, das Signal an den zweiten High-Side-Treiber 214A en_hsdr2 und das Signal an den zweiten Low-Side-Treiber 214B en_Isdr2. Der obere Graph ist ein Ausgang von VBST1 (durchgezogene Linie), der über SW1 (gestrichelte Linie) im Abwärtsmodus gelegt ist, und der Graph unter dem oberen Graph ist ein Ausgang von VBST2 (durchgezogene Linie), der über SW2 (gestrichelte Linie) im Abwärtsmodus gelegt ist. Der Ausgang des zweiten Komparators 324, oder VBST2_KOMP_AUS, ist in der Mitte des Zeitverlaufdiagramms illustriert. Wie zu sehen ist, veranlasst die BB-Steuerlogik 210, sobald der zweite Komparatorausgang ausgelöst wird (was eine Unterspannungsbedingung von VBST2 angibt), dass die Signale en_hsdr1, en_Isdr1, en_hdsr2 und en_lsdr2 einmal getoggelt werden, um so VBST2 wieder auf ihren Startpegel aufzufrischen, bei dem der Abwärts-/Aufwärtswandler 100 in den Abwärtsmodus eingetreten ist. Sobald die VBST2 wieder aufgeladen ist und die BB-Steuerlogik 210 erkennt, dass der Ausgang des zweiten Komparators 324 deaktiviert ist (z. B. niedrig wird), kann die BB-Steuerlogik 210 veranlassen, dass der Abwärts-/ Aufwärtswandler 100 wieder in den Abwärtsmodus eintritt.
  • Auf ähnliche Weise, jedoch in dem Graph aus 6 nicht illustriert, kann die BB-Steuerlogik 210, wenn der Abwärts-/Aufwärtswandler 100 im Aufwärtsmodus arbeitet, veranlassen, dass, sobald der Ausgang (VBST1_KOM_AUS) des ersten Komparators 322 ausgelöst wird, was eine Unterspannungsbedingung von VBST1 angibt, die Signale en_hsdr1, en_Isdr1, en_hdsr2 und en_Isdr2 einmal getoggelt werden, um so VBST1 wieder auf ihren Startpegel aufzufrischen, bei dem der Abwärts-/Aufwärtswandler 100 in den Aufwärtsmodus eingetreten ist. Sobald die VBST1 wieder aufgeladen ist und die BB-Steuerlogik 210 erkennt, dass der Ausgang des ersten Komparators 322 deaktiviert ist (z. B. niedrig wird), kann die Steuerlogik 310 veranlassen, dass der Abwärts-/ Aufwärtswandler 100 wieder in den Aufwärtsmodus eintritt.
  • Die verschiedenen offenbarten Ausführungsformen umfassen gegenüber den früheren Lösungen verschiedene Vorteile dahingehend, dass sie mindestens keine 40 VOn-Chip-Ladungspumpe erfordern, keine Gefahr eines Latch-Up-Effekts aufweisen und weniger aktiven Strom (ICC) benötigen. Dies verringert die Chip-Fläche und verbessert das Leistungsverhalten. Die Tatsache, dass die Unterspannungskomparatoren mit einem niedrigen Betriebsstromverbrauch von der schwebenden Versorgungsspannung (VBST), die bereits in dem USB-Controller 300 verfügbar ist, arbeiten können, verbessert das Leistungsverhalten zusätzlich. Der Schwellenwert (z. B. Vref des Referenzspannung/Strom-Wandlers 422) und der Wert „K“ des Strommultiplizierers 442 sind für den VBST-Komparator, z. B. den Komparator 400 aus 4, programmierbar (durch eingebettete Firmware oder die BB-Steuerlogik 210), was einen besseren Wirkungsgrad bereitstellt, der für eine gegebene Anwendung optimiert werden kann. Da kein Schalten von einer Ladungspumpe benötigt wird und das Laden der Kondensatoren C1 und C2 fließend durchgeführt wird, resultiert dies in einem besseren Verhalten hinsichtlich elektromagnetischer Interferenz (EMI) und elektromagnetischer Verträglichkeit (EMC), da VBST1 und VBST2 durch das Laden von Strom aufgefrischt werden. Ferner kann die aktive On-Chip-NMOS-Diode 502 in der Leckstromsteuerschaltung 500 (5), die native NMOS verwendet, die Bildung eines parasitären BJT verhindern, sodass für den CMOS-Prozess keine Gefahr von Latch-Up-Effekten besteht. Außerdem werden keine zusätzlichen externen diskreten Komponenten hinzugefügt oder benötigt. Ferner ist die digitale Lösung aus 6 eine skalierbare Architektur mit sehr geringem zu implementierendem Flächenbedarf, z. B. nur eine kleine zusätzliche Logik innerhalb der BB-Steuerlogik 210.
  • 7 ist ein Blockdiagramm eines USB-Typ-C-Controllers 700, der den Abwärts-/Aufwärtswandler 100 aus den 1-3A umfasst, gemäß mindestens einer Ausführungsform. Der USB-Typ-C-Controller 700 kann ferner einen VBUS-Anschluss 705 umfassen, der mit einer VBUS-Leitung 710 und dem Abwärts-/Aufwärtswandler 100 gekoppelt ist. Die VBUS-Leitung 710 kann ferner mit einem USB-Typ-C-Verbinder 750 gekoppelt sein, der beispielsweise mit einem USB-Kabel verbunden ist. In einer Ausführungsform ist die VBUS-Leitung 710 ein Teil des USB-Typ-C-Verbinders 750. In einigen Ausführungsformen ist der USB-Typ-C-Controller 700 der USB-Controller 300 aus den 3A-3B, der den USB-Controller 200 aus 2 erweitert.
  • Verschiedene Ausführungsformen der hierin beschriebenen Auffrischung der Bootstrap-Spannung von Abwärts-/Aufwärtswandlern für USB-C-Controller können verschiedene Operationen umfassen. Diese Operationen können durch Hardwarekomponenten, digitale Hardware und/oder Firmware und/oder Kombinationen davon durchgeführt und/oder gesteuert werden. Wie hierin verwendet, kann der Begriff „gekoppelt mit“ das direkte Verbundensein oder das indirekte Verbundensein durch eine oder mehrere dazwischenliegende Komponenten bedeuten. Alle Signale, die über verschiedene On-Die-Busse bereitgestellt werden, können mit anderen Signalen per Zeitmultiplex zusammengefasst und über einen oder mehrere gemeinsame On-Die-Busse bereitgestellt werden. Zusätzlich kann die Querverbindung zwischen Schaltungskomponenten oder Blöcken als Busse oder als einzelne Signalleitungen gezeigt sein. Jeder der Busse kann alternativ eine oder mehrere einzelne Signalleitungen sein und jede der einzelnen Signalleitungen kann alternativ ein Bus sein.
  • Gewisse Ausführungsformen können durch Firmware-Anweisungen implementiert sein, die in einem nichttransitorischen computerlesbaren Medium gespeichert sind, wie etwa z. B. einem flüchtigen Speicher und/oder einem nichtflüchtigen Speicher. Diese Anweisungen können verwendet werden, um eine oder mehrere Vorrichtungen, die Prozessoren (z. B. CPUs) oder Äquivalente davon (wie etwa z. B. Verarbeitungskerne, Verarbeitungs-Engines, Mikrocontroller und dergleichen) umfassen, zu programmieren und/oder zu konfigurieren, sodass die Anweisungen, wenn sie von dem bzw. den Prozessoren oder den Äquivalenten davon ausgeführt werden, bewirken, dass die Vorrichtung(en) die beschriebenen Operationen für die hierin beschriebene USB-C-Modusübergangsarchitektur durchführen. Das nichttransitorische computerlesbare Speicherungsmedium kann, ohne darauf begrenzt zu sein, Folgendes umfassen: ein elektromagnetisches Speicherungsmedium, einen Festwertspeicher (ROM), einen Arbeitsspeicher (RAM), einen löschbaren programmierbaren Speicher (z. B. EPROM und EEPROM), einen Flash-Speicher oder einen anderen derzeit bekannten oder zukünftig entwickelten nichttransitorischen Typ von Medium, der für das Speichern von Informationen geeignet ist.
  • Obwohl die Operationen der Schaltung(en) und des/der Blöcke hierin in einer bestimmten Reihenfolge gezeigt und beschrieben sind, kann in einigen Ausführungsformen die Reihenfolge der Operationen jeder Schaltung/jedes Blocks verändert werden, sodass gewisse Operationen in einer umgekehrten Reihenfolge durchgeführt werden können oder sodass eine gewisse Operation zumindest teilweise zeitgleich mit und/oder parallel zu anderen Operationen durchgeführt werden kann. In anderen Ausführungsformen können Anweisungen oder Sub-Operationen individueller Operationen in einer intermittierenden und/oder alternierenden Weise durchgeführt werden.
  • In der vorausgehenden Patentbeschreibung wurde die Erfindung mit Bezug auf spezifische Ausführungsbeispiele derselben beschrieben. Es wird jedoch offenkundig sein, dass verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne von dem breiteren Geist und Umfang der Erfindung, wie in den angehängten Ansprüchen dargelegt, abzuweichen. Demgemäß sind die Patentbeschreibung und die Zeichnungen eher in einem illustrativen als in einem einschränkenden Sinn zu betrachten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/073566 [0001]

Claims (20)

  1. Eine Einrichtung, die Folgendes beinhaltet: einen ersten High-Side-Treiber eines Abwärts-/Aufwärtswandlers, wobei der erste High-Side-Treiber zwischen einer ersten Bootstrap-Spannung (VBST1) eines ersten Kondensators und einer ersten Ausgangsspannung eines ersten High-Side-Schalters, welcher durch den ersten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird; einen zweiten High-Side-Treiber des Abwärts-/Aufwärtswandlers, wobei der zweite High-Side-Treiber zwischen einer zweiten Bootstrap-Spannung (VBST2) eines zweiten Kondensators und einer zweiten Ausgangsspannung eines zweiten High-Side-Schalters, welcher durch den zweiten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird; einen Komparator, um zu erkennen, ob VBST1 mit Bezug auf die erste Ausgangsspannung unter einen Schwellenwert fällt, während sich der Abwärts-/ Aufwärtswandler im Aufwärtsmodus befindet; und eine Leckstromsteuerschaltung, um VBST1, unter Verwendung von VBST2 als Spannungsquelle, bei jedem Zyklus des Aufwärtsmodus, in dem ein Ausgang des Komparators aktiviert ist, aufwärts zu wandeln.
  2. Einrichtung gemäß Anspruch 1, wobei der Komparator ein erster Komparator ist und die Leckstromsteuerschaltung eine zweite Leckstromsteuerschaltung ist, die Folgendes beinhaltet: einen Stromspiegel, der mit VBST2 gekoppelt ist und einen Ausgang aufweist, der mit einem Eingangs-Pin einer ersten Leckstromsteuerschaltung, die mit VBST1 gekoppelt ist, gekoppelt ist; und einen Feldeffekttransistor (FET), der zwischen dem Stromspiegel und einer variablengesteuerten Stromquelle gekoppelt ist, wobei ein Gate des FET dazu dient, ein Signal von einer Steuerlogik zu empfangen, welches angibt, dass der erste Komparator während des Aufwärtsmodus aktiviert ist.
  3. Einrichtung gemäß Anspruch 1, wobei der Komparator ein erster Komparator ist und die Leckstromsteuerschaltung eine zweite Leckstromsteuerschaltung ist, wobei die Einrichtung ferner Folgendes beinhaltet: einen zweiten Komparator, um zu erkennen, ob VBST2 mit Bezug auf die zweite Ausgangsspannung unter den Schwellenwert fällt, während sich der Abwärts-/ Aufwärtswandler im Abwärtsmodus befindet; und eine erste Leckstromsteuerschaltung, um VBST2, unter Verwendung von VBST1 als Spannungsquelle, bei jedem Zyklus des Abwärtsmodus, in dem ein Ausgang des zweiten Komparators aktiviert ist, aufwärts zu wandeln.
  4. Einrichtung gemäß Anspruch 3, wobei die erste Leckstromsteuerschaltung Folgendes beinhaltet: einen Stromspiegel, der mit VBST1 gekoppelt ist und einen Ausgang aufweist, der mit einem Eingangs-Pin der zweiten Leckstromsteuerschaltung, die mit VBST2 gekoppelt ist, gekoppelt ist; und einen Feldeffekttransistor (FET), der zwischen dem Stromspiegel und einer variablengesteuerten Stromquelle gekoppelt ist, wobei ein Gate des FET dazu dient, ein Signal von einer Steuerlogik zu empfangen, welches angibt, dass der zweite Komparator während des Abwärtsmodus aktiviert ist.
  5. Einrichtung gemäß Anspruch 1, wobei der Komparator Folgendes beinhaltet: einen Bootstrap-Spannung/Strom-Wandler, um VBST1 in einen ersten Strom umzuwandeln; einen Versorgungsspannung/Strom-Wandler, um eine Versorgungsspannung in einen zweiten Strom umzuwandeln; einen Referenzspannung/Strom-Wandler, um eine Referenzspannung, die den Schwellenwert aufweist, in einen dritten Strom umzuwandeln; einen Strommultiplizierer, um durch das Multiplizieren des Strommultiplizierers mit dem dritten Strom einen angepassten dritten Strom zu generieren; einen Stromspiegel, um einen vierten Strom zu generieren, der den zweiten Strom minus den angepassten dritten Strom beinhaltet; und einen Strommoduskomparator, der einen Ausgangsschalter des Stromspiegels umfasst und der den ersten Strom empfängt, um den Ausgang des Komparators als Reaktion auf das Fallen des ersten Stroms unter den vierten Strom zu aktivieren.
  6. Einrichtung gemäß Anspruch 5, wobei der Bootstrap-Spannung/Strom-Wandler einen ersten Widerstand, der einen ersten Widerstandswert aufweist und mit einem p-Typ-Feldeffekttransistor mit erweitertem Drain (DEPFET) in Reihe gekoppelt ist, beinhaltet und ein Gate des DEPFET mit der ersten Ausgangsspannung gekoppelt ist, wobei die Einrichtung ferner Folgendes beinhaltet: einen n-Typ-Feldeffekttransistor mit erweitertem Drain (DENFET), der Folgendes aufweist: ein erstes Gate, das mit der Versorgungsspannung gekoppelt ist; einen ersten Drain, der mit einem Ausgang des DEPFET gekoppelt ist; und eine Source, die mit einem Ausgang des Stromspiegels gekoppelt ist; und wobei der Strommoduskomparator ferner einen n-Typ-Feldeffekttransistor (NFET) beinhaltet, der Folgendes aufweist: ein zweites Gate, das mit der Source des DENFET und mit einem Drain des Ausgangsschalters gekoppelt ist; einen zweiten Drain, der mit der Versorgungsspannung gekoppelt ist; und eine zweite Source, die mit Masse gekoppelt ist.
  7. Einrichtung gemäß Anspruch 5, wobei der Strommultiplizierer einen zweiten Stromspiegel beinhaltet, der ein Paar Gate-gekoppelter Transistoren aufweist, wobei die Einrichtung ferner eine Steuerlogik beinhaltet, die angepasst ist, um den Strommultiplizierer durch das Einstellen einer Schwellenspannung eines Ausgangstransistors der Gate-gekoppelten Transistoren zu programmieren.
  8. Einrichtung gemäß Anspruch 5, wobei der Versorgungsspannung/Strom-Wandler einen zweiten Stromspiegel beinhaltet, der mit einem Widerstand in Reihe gekoppelt ist, und der Referenzspannung/Strom-Wandler Folgendes beinhaltet: einen ersten p-Typ-Feldeffekttransistor (PFET), der zwischen der Versorgungsspannung und einem ersten NFET des Strommultiplizierers gekoppelt ist; einen zweiten PFET, der zwischen der Versorgungsspannung und einem Widerstand gekoppelt ist; und einen zweiten Komparator, der einen negativen Anschluss, der mit der Referenzspannung gekoppelt ist, einen positiven Anschluss, der mit einem Ausgang des zweiten PFET gekoppelt ist, und einen Komparatorausgang, der mit Gates des ersten PFET und des zweiten PFET gekoppelt ist, aufweist.
  9. Ein System, das Folgendes beinhaltet: einen Gate-Treiber-Abwärtswandler, der Folgendes beinhaltet: einen ersten High-Side-Treiber eines Abwärts-/Aufwärtswandlers, wobei der erste High-Side-Treiber zwischen einer ersten Bootstrap-Spannung (VBST1) und einer ersten Ausgangsspannung eines ersten High-Side-Schalters, welcher durch den ersten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird; einen ersten Komparator, um zu erkennen, ob VBST1 mit Bezug auf die erste Ausgangsspannung unter einen Schwellenwert fällt, während sich der Abwärts-/Aufwärtswandler im Aufwärtsmodus befindet; und eine erste Leckstromsteuerschaltung, um eine zweite Bootstrap-Spannung (VBST2), unter Verwendung von VBST1 als Spannungsquelle, bei jedem Zyklus des Abwärtsmodus, in dem ein Ausgang eines zweiten Komparators aktiviert ist, aufwärts zu wandeln; und einen Gate-Treiber-Aufwärtswandler, der Folgendes beinhaltet: einen zweiten High-Side-Treiber des Abwärts-/Aufwärtswandlers, wobei der zweite High-Side-Treiber zwischen einer zweiten Bootstrap-Spannung (VBST2) und einer zweiten Ausgangsspannung eines zweiten High-Side-Schalters, welcher durch den zweiten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird; den zweiten Komparator, um zu erkennen, ob VBST2 mit Bezug auf die zweite Ausgangsspannung unter den Schwellenwert fällt, während sich der Abwärts-/Aufwärtswandler im Abwärtsmodus befindet; und eine zweite Leckstromsteuerschaltung, um VBST1, unter Verwendung von VBST2 als Spannungsquelle, bei jedem Zyklus des Aufwärtsmodus, in dem ein Ausgang des ersten Komparators aktiviert ist, aufwärts zu wandeln.
  10. System gemäß Anspruch 9, das ferner Folgendes beinhaltet: eine erste Schottky-Diode, die mit einer Treiber-Versorgungsspannung gekoppelt ist; und einen ersten Kondensator, um VBST1 bereitzustellen, wobei ein erster Anschluss des ersten Kondensators mit der ersten Schottky-Diode und einem VBST1-Anschluss des Gate-Treiber-Abwärtswandlers gekoppelt ist und ein zweiter Anschluss des ersten Kondensators mit einem Schalter-Pin des Gate-Treiber-Abwärtswandlers gekoppelt ist, wobei der Schalter-Pin mit der ersten Ausgangsspannung gekoppelt ist.
  11. System gemäß Anspruch 9, das ferner Folgendes beinhaltet: eine zweite Schottky-Diode, die mit einer Treiber-Versorgungsspannung gekoppelt ist; und einen zweiten Kondensator, um VBST2 bereitzustellen, wobei ein erster Anschluss des zweiten Kondensators mit der zweiten Schottky-Diode und einem VBST2-Anschluss des Gate-Treiber-Aufwärtswandlers gekoppelt ist und ein zweiter Anschluss des zweiten Kondensators mit einem Schalter-Pin des Gate-Treiber-Aufwärtswandlers gekoppelt ist, wobei der Schalter-Pin mit der zweiten Ausgangsspannung gekoppelt ist.
  12. System gemäß Anspruch 9, das ferner eine Steuerlogik beinhaltet, die Folgendes beinhaltet: ein erstes UND-Gatter, das Folgendes aufweist: erste Eingänge, die ein Aufwärtsmoduserkennungssignal und einen Ausgang des ersten Komparators beinhalten; und einen ersten Ausgang, der mit der zweiten Leckstromsteuerschaltung gekoppelt ist, um das Aufwärtswandeln von VBST1 während des Aufwärtsmodus auszulösen; und ein zweites UND-Gatter, das Folgendes aufweist: zweite Eingänge, die ein Abwärtsmoduserkennungssignal und einen Ausgang des zweiten Komparators beinhalten; und einen zweiten Ausgang, der mit der ersten Leckstromsteuerschaltung gekoppelt ist, um das Aufwärtswandeln von VBST2 während des Abwärtsmodus auszulösen.
  13. System gemäß Anspruch 9, wobei die erste Leckstromsteuerschaltung Folgendes beinhaltet: einen Stromspiegel, der mit VBST1 gekoppelt ist und einen Ausgang aufweist, der mit einem zweiten Eingangs-Pin der zweiten Leckstromsteuerschaltung, die mit VBST2 gekoppelt ist, gekoppelt ist; und einen Feldeffekttransistor (FET), der zwischen dem Stromspiegel und einer variablengesteuerten Stromquelle gekoppelt ist, wobei ein Gate des FET dazu dient, ein Signal von einer Steuerlogik zu empfangen, welches angibt, dass der zweite Komparator während des Abwärtsmodus aktiviert ist.
  14. System gemäß Anspruch 9, wobei die zweite Leckstromsteuerschaltung Folgendes beinhaltet: einen Stromspiegel, der mit VBST2 gekoppelt ist und einen Ausgang aufweist, der mit einem ersten Eingangs-Pin der ersten Leckstromsteuerschaltung, die mit VBST1 gekoppelt ist, gekoppelt ist; und einen Feldeffekttransistor (FET), der zwischen dem Stromspiegel und einer variablengesteuerten Stromquelle gekoppelt ist, wobei ein Gate des FET dazu dient, ein Signal von einer Steuerlogik zu empfangen, welches angibt, dass der erste Komparator während des Aufwärtsmodus aktiviert ist.
  15. System gemäß Anspruch 14, wobei die zweite Leckstromsteuerschaltung ferner eine aktive n-Typ-Metall-Oxid-Halbleiter(NMOS)-Diode beinhaltet, die Folgendes beinhaltet: ein Paar selbst vorgespannter NFETs, die in Reihe verbunden und mit VBST2 gekoppelt sind; und einen p-Typ-Feldeffekttransistor mit erweitertem Drain (DEPFET), der zwischen dem Paar selbst vorgespannter NFETs und einem zweiten Eingangs-Pin, der Spannung von VBST1 empfängt, in Reihe verbunden ist, wobei ein Gate des DEPFET dazu dient, die zweite Ausgangsspannung zu empfangen.
  16. System gemäß Anspruch 14, wobei der Stromspiegel ein erster Stromspiegel ist und wobei der FET ein erster NFET ist und wobei die zweite Leckstromsteuerschaltung ferner Folgendes beinhaltet: ein Paar n-Typ-Feldeffekttransistoren mit erweitertem Drain (DENFETs), die in einem Hochspannungs-Stromspiegel verbunden und zwischen dem ersten Stromspiegel und Masse gekoppelt sind; einen zweiten NFET, der zwischen einem ersten DENFET des Paares DENFETs und Masse gekoppelt ist; und den ersten NFET, der zwischen einem zweiten DENFET des Paares DENFETs und Masse gekoppelt ist, wobei ein Gate von jedem von dem ersten NFET und dem zweiten NFET dazu dient, das Signal von der Steuerlogik zu empfangen, welches angibt, dass der erste Komparator während des Aufwärtsmodus aktiviert ist.
  17. System gemäß Anspruch 16, das ferner eine Stabilisierungsschaltung beinhaltet, die zwischen dem ersten Stromspiegel und dem Paar DENFETs gekoppelt ist, wobei die Stabilisierungsschaltung Folgendes beinhaltet: einen Widerstand, der mit VBST2 gekoppelt ist; einen ersten DEPFET, der zwischen dem Widerstand und dem ersten DENFET gekoppelt ist; eine Kette stabilisierender FETs, die zwischen Gates des ersten Stromspiegels, VBST2, dem Widerstand und der zweiten Ausgangsspannung gekoppelt sind; und einen zweiten DEPFET, der zwischen einem Ausgang des ersten Stromspiegels und einem Ausgangs-Pin, der mit dem ersten Eingangs-Pin der ersten Leckstromsteuerschaltung gekoppelt werden soll, gekoppelt ist, wobei Gates des ersten DEPFET und des zweiten DEPFET dazu dienen, die zweite Ausgangsspannung zu empfangen.
  18. Ein Universal-Serial-Bus(USB)-Typ-C-Controller, der Folgendes beinhaltet: einen Gate-Treiber-Abwärtswandler, der Folgendes beinhaltet: einen ersten High-Side-Treiber, der für einen Abwärts-/Aufwärtswandler konfiguriert ist, wobei der erste High-Side-Treiber zwischen einer ersten Bootstrap-Spannung (VBST1) eines ersten Kondensators und einer ersten Ausgangsspannung eines ersten High-Side-Schalters des Abwärts-/ Aufwärtswandlers, welcher durch den ersten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird; einen ersten Komparator, um zu erkennen, ob VBST1 mit Bezug auf die erste Ausgangsspannung unter einen Schwellenwert fällt, während sich der Abwärts-/Aufwärtswandler im Aufwärtsmodus befindet; und einen ersten Low-Side-Treiber, um einen ersten Low-Side-Schalter des Abwärts-/Aufwärtswandlers anzusteuern; einen Gate-Treiber-Aufwärtswandler, der Folgendes beinhaltet: einen zweiten High-Side-Treiber, der für den Abwärts-/Aufwärtswandler konfiguriert ist, wobei der zweite High-Side-Treiber zwischen einer zweiten Bootstrap-Spannung (VBST2) eines ersten Kondensators und einer zweiten Ausgangsspannung eines zweiten High-Side-Schalters des Abwärts-/ Aufwärtswandlers, welcher durch den zweiten High-Side-Treiber angesteuert wird, mit Leistung versorgt wird; einen zweiten Komparator, um zu erkennen, ob VBST2 mit Bezug auf die zweite Ausgangsspannung unter den Schwellenwert fällt, während sich der Abwärts-/Aufwärtswandler im Abwärtsmodus befindet; und einen zweiten Low-Side-Treiber, um einen zweiten Low-Side-Schalter des Abwärts-/Aufwärtswandlers anzusteuern; und eine Steuerlogik, die mit dem Gate-Treiber-Abwärtswandler und dem Gate-Treiber-Aufwärtswandler gekoppelt ist, wobei die Steuerlogik zu Folgendem dient: Erkennen eines aktivierten Ausgangs von einem von dem ersten Komparator und dem zweiten Komparator; und Veranlassen, dass jeder von dem ersten High-Side-Treiber, dem ersten Low-Side-Treiber, dem zweiten High-Side-Treiber und dem zweiten Low-Side-Treiber als Reaktion auf die Erkennung einen Ausgang toggelt.
  19. USB-Typ-C-Controller gemäß Anspruch 18, wobei die Steuerlogik ferner zu Folgendem dient: Erkennen, dass der Ausgang des ersten Komparators deaktiviert ist; und Veranlassen, dass der Abwärts-/Aufwärtswandler wieder in den Aufwärtsmodus eintritt.
  20. USB-Typ-C-Controller gemäß Anspruch 18, wobei die Steuerlogik ferner zu Folgendem dient: Erkennen, dass der Ausgang des zweiten Komparators deaktiviert ist; und Veranlassen, dass der Abwärts-/Aufwärtswandler wieder in den Abwärtsmodus eintritt.
DE102021120912.9A 2020-09-02 2021-08-11 Auffrischung der bootstrap-spannung für einen abwärts-/ aufwärtswandler Pending DE102021120912A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063073566P 2020-09-02 2020-09-02
US63/073,566 2020-09-02
US17/320,011 2021-05-13
US17/320,011 US11522458B2 (en) 2020-09-02 2021-05-13 Bootstrap voltage refresh for buck-boost converter

Publications (1)

Publication Number Publication Date
DE102021120912A1 true DE102021120912A1 (de) 2022-03-03

Family

ID=80221671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021120912.9A Pending DE102021120912A1 (de) 2020-09-02 2021-08-11 Auffrischung der bootstrap-spannung für einen abwärts-/ aufwärtswandler

Country Status (2)

Country Link
US (1) US11522458B2 (de)
DE (1) DE102021120912A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116111817A (zh) * 2023-04-12 2023-05-12 深圳市德兰明海新能源股份有限公司 一种适用于升降压拓扑的自举电路以及储能电源

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11671013B2 (en) * 2020-09-02 2023-06-06 Cypress Semiconductor Corporation Control logic performance optimizations for universal serial bus power delivery controller
TWI756891B (zh) * 2020-10-29 2022-03-01 和碩聯合科技股份有限公司 降壓-升壓變換器
US20230120432A1 (en) * 2021-10-19 2023-04-20 Texas Instruments Incorporated Blocking and Startup Transistor Control in Voltage Converters
US12074529B2 (en) * 2022-05-05 2024-08-27 Cypress Semiconductor Corporation Voltage bus discharge for universal serial bus power delivery
US20240070100A1 (en) * 2022-08-25 2024-02-29 Nxp Usa, Inc. Communications device
CN116404870A (zh) * 2023-03-31 2023-07-07 深圳市正浩创新科技股份有限公司 Buck-Boost电路的控制方法、功率转换设备、储能设备及存储介质
US20240329709A1 (en) * 2023-03-31 2024-10-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Baseboard management controller power delivery

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
US10177661B2 (en) * 2015-06-15 2019-01-08 Futurewei Technologies, Inc. Control method for buck-boost power converters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116111817A (zh) * 2023-04-12 2023-05-12 深圳市德兰明海新能源股份有限公司 一种适用于升降压拓扑的自举电路以及储能电源
CN116111817B (zh) * 2023-04-12 2023-06-30 深圳市德兰明海新能源股份有限公司 一种适用于升降压拓扑的自举电路以及储能电源

Also Published As

Publication number Publication date
US11522458B2 (en) 2022-12-06
US20220069710A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
DE102021120912A1 (de) Auffrischung der bootstrap-spannung für einen abwärts-/ aufwärtswandler
DE102021121621A1 (de) Hochspannungstolerante/r hochgeschwindigkeits-gegenstromdetektion und -schutz für abwärts-aufwärts-wandler
DE112019002607T5 (de) Leistungsversorgungsarchitektur für usb-c zur unterstützung von aktiven kabel- und dfp/ufp/drp-anwendungen
DE112020003957T5 (de) Sekundärgesteuerte aktivklemmen-implementierung für verbesserte effizienz
DE112019002626T5 (de) Spannungsschutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE112019001303T5 (de) Programmierbare vbus-entladung bei usb-stromlieferung
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
DE112020003962T5 (de) Gate-Treiber für n-Kanal-Feldeffekttransistor (NFET) mit gesteuerter Gate-Source-Spannung
DE102021122251A1 (de) Transkonduktanzverstärker für abwärts-aufwärts-wandler
DE102013114097B4 (de) Vorgelagerte Schaltregler-Steuereinheit zum vorübergehenden Speichern von Strom
DE112021004593T5 (de) Steuerlogik-leistungsoptimierungen für usb-leistungszufuhr-controller
DE102021121018A1 (de) Programmierbarer sanftanlauf für abwärts-aufwärts-wandler
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
DE112016000994T5 (de) Ein niedrigstrom-typ-c-empfänger mit hoher leerlaufrausch- und dc-pegel-unterdrückung
DE112019001910T5 (de) Überstromschutz für universal-serial-bus-typ-c(usb-c)-steckverbindersysteme
DE112018000837T5 (de) Programmierbarer Versorgungsgenerator
DE112019002202T5 (de) Dynamisches vconn-tauschen in dual bestromten typ-c-kabel-anwendungen
DE112021004551T5 (de) Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler
DE102013106744B4 (de) Schaltungen zur Spannungsregelung und entsprechendes Verfahren
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE102020134347A1 (de) Leistungsfeldeffekttransistor-topologie und bootstrapschaltung für invertierenden buck-boost-gs-gs-wandler
DE112019001912T5 (de) Schutz vor umgekehrtem überstrom für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE102008061129B4 (de) Vorrichtungen und Verfahren zum Steuern eines Transistors
US9761284B1 (en) Current starved voltage comparator and selector
DE102021121019A1 (de) Masse- und versorgungskabel-kompensationsarchitektur für usb-leistungszufuhrsubsystem