DE102021121621A1 - Hochspannungstolerante/r hochgeschwindigkeits-gegenstromdetektion und -schutz für abwärts-aufwärts-wandler - Google Patents

Hochspannungstolerante/r hochgeschwindigkeits-gegenstromdetektion und -schutz für abwärts-aufwärts-wandler Download PDF

Info

Publication number
DE102021121621A1
DE102021121621A1 DE102021121621.4A DE102021121621A DE102021121621A1 DE 102021121621 A1 DE102021121621 A1 DE 102021121621A1 DE 102021121621 A DE102021121621 A DE 102021121621A DE 102021121621 A1 DE102021121621 A1 DE 102021121621A1
Authority
DE
Germany
Prior art keywords
coupled
output
drain
resistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021121621.4A
Other languages
English (en)
Inventor
Partha Mondal
Tudu Balia
Hariom Rai
Pulkit Shah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of DE102021121621A1 publication Critical patent/DE102021121621A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Ein Controller umfasst einen Abwärts-Gate-Treiber, der mit einem ersten High-Side-Schalter und einem ersten Low-Side-Schalter eines Abwärts-Aufwärts-Wandlers (BB-Wandlers) gekoppelt ist. Ein Nulldurchgangsdetektions-Vergleicher (ZCD-Vergleicher) ist mit dem ersten Low-Side-Schalter gekoppelt. Der ZCD-Vergleicher dient, während der BB-Wandler in einem Abwärtsmodus arbeitet, für Folgendes: Detektieren von Nullstromfluss durch einen Induktor; und Ausschalten des Low-Side-Schalters als Reaktion auf das Detektieren des Nullstroms. Ein Aufwärts-Gate-Treiber ist mit einem zweiten High-Side-Schalter und einem zweiten Low-Side-Schalter des BB-Wandlers gekoppelt. Ein Gegenstromdetektions-Vergleicher (RCD-Vergleicher) ist mit dem zweiten High-Side-Schalter gekoppelt. Der RCD-Vergleicher dient, während der BB-Wandler in einem Aufwärtsmodus arbeitet, für Folgendes: Detektieren von Nullstromfluss durch den zweiten High-Side-Schalter; und Ausschalten des zweiten High-Side-Schalters als Reaktion auf das Detektieren des Nullstroms.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beruft sich auf die Priorität der vorläufigen US-Anmeldung Nr. 63/073,580 , eingereicht am 2. September 2020, und der vorläufigen US-Anmeldung Nr. 63/074,075 , deren Inhalt hier durch Bezugnahme in seiner Gesamtheit einbezogen ist.
  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich auf integrierte Schaltungen (ICs), die eine Universal-Serial-Bus(USB)-Stromlieferung an elektronische Vorrichtungen steuern.
  • HINTERGRUND
  • Verschiedene elektronische Vorrichtungen (wie etwa z. B. Smartphones, Mobiltelefone, Tablets, Notebook-Computer, Laptop-Computer, Ladegeräte, Adapter, Stromspeicher etc.) sind konfiguriert, um Strom über USB-Verbinder gemäß USB-Stromlieferungsprotokollen, die in verschiedenen Versionen und Revisionen der USB-Stromlieferungsspezifikation (USB-Power-Delivery-, USB-PD-Spezifikation) definiert sind, zu übertragen. Zum Beispiel kann in einigen Anwendungen eine elektronische Vorrichtung als Stromverbraucher konfiguriert sein, um Strom über einen USB-Verbinder (z. B. für Batterieladung) zu empfangen, während in anderen Anwendungen eine elektronische Vorrichtung als Strombereitsteller konfiguriert sein kann, um einer anderen Vorrichtung, die mit diesem verbunden ist, über einen USB-Verbinder Strom bereitzustellen. In verschiedenen Anwendungen können Elektronikhersteller auch Stromwandler (wie etwa z. B. Abwärts-Aufwärts-Wandler) verwenden, die verschiedene USB-PD-Spezifikationsanforderungen erfüllen müssen, wie etwa zum Beispiel Anforderungen für Monotonie und Stabilität von Ausgangsspannung (Vout).
  • Figurenliste
    • 1 ist ein schematisches Diagramm eines Abwärts-Aufwärts-Wandlers in mindestens einer einzelnen Ausführungsform.
    • 2 ist ein schematisches Blockdiagramm eines USB-Controllers, der eine Abwärts-Aufwärts-Wandler-Architektur gemäß mindestens einer einzelnen Ausführungsform umfasst.
    • 3A ist ein Induktorstromprofil des Abwärts-Aufwärts-Wandlers in einem Abwärtsmodus gemäß mindestens einer einzelnen Ausführungsform.
    • 3B ist ein Induktorstromprofil in dem Abwärts-Aufwärts-Wandler in einem Aufwärtsmodus gemäß mindestens einer einzelnen Ausführungsform.
    • 4A ist ein schematisches Diagramm einer Nulldurchgangsdetektions-Vergleicherschaltung (ZCD-Vergleicherschaltung, ZCD = Zero Crossing Detection) gemäß mindestens einer Ausführungsform.
    • 4B ist ein schematisches Diagramm einer ZCD-Vergleicherschaltung gemäß einer alternativen Ausführungsform.
    • 5A ist ein schematisches Diagramm einer Gegenstromdetektions-Vergleicherschaltung (RCD-Vergleicherschaltung, RCD = Reverse Current Detection) gemäß mindestens einer einzelnen Ausführungsform.
    • 5B ist ein schematisches Diagramm einer RCD-Vergleicherschaltung gemäß mindestens einer alternativen Ausführungsform.
    • 6A ist ein Graph einer beispielhaften Induktorausgangswellenform, der die Notwendigkeit für das Triggern und Anpassen von Grenzwerten für den RCD-Vergleicher mit einer höheren Stromneigung, illustriert, gemäß mindestens einer einzelnen Ausführungsform.
    • 6B ist ein Graph, der eine logikgenerierte Änderung an den Grenzwerten von 6A, sodass der erste High-Side-Schalter nahe dem Nullstromdurchgang ausgeschaltet wird, illustriert, gemäß mindestens einer einzelnen Ausführungsform.
    • 7A ist ein Graph einer beispielhaften Induktorausgangswellenform, der die Notwendigkeit für das Triggern und Anpassen von Grenzwerten für den RCD-Vergleicher mit einer niedrigeren Stromneigung illustriert, gemäß mindestens einer einzelnen Ausführungsform.
    • 7B ist ein Graph, der eine logikgenerierte Änderung an den Grenzwerten von 7A, sodass der erste High-Side-Schalter nahe dem Nullstromdurchgang ausgeschaltet wird, illustriert, gemäß mindestens einer einzelnen Ausführungsform.
    • 8 ist ein Flussdiagramm eines Verfahrens zum Anpassen von Grenzwerten von Abwärts-Aufwärts-Vergleicherschaltungen gemäß mindestens einigen der offenbarten Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Beschreibung legt zahlreiche spezifische Details dar, wie etwa Beispiele für spezifische Systeme, Komponenten, Verfahren und so weiter, um ein gutes Verständnis von verschiedenen Ausführungsformen von hochspannungstoleranter/hochspannungstolerantem Hochgeschwindigkeits-Gegenstromdetektion und -schutz für USB Type-C-Controller, wie hier beschrieben, bereitzustellen. Es wird einem Fachmann auf dem Gebiet jedoch klar sein, dass mindestens einige Ausführungsformen ohne diese spezifischen Details ausgeübt werden können. In anderen Fällen werden gut bekannte Komponenten, Elemente oder Verfahren nicht im Detail beschrieben oder werden in einem einfachen Blockdiagrammformat präsentiert, um das Verständnis des hier beschriebenen Gegenstands nicht unnötig zu erschweren. Die nachfolgend dargelegten spezifischen Details sind daher lediglich beispielhaft. Konkrete Implementierungen können von diesen beispielhaften Details abweichen und trotzdem im Wesen und Umfang der vorliegenden Ausführungsformen vorgesehen sein.
  • Bezugnahmen in der Beschreibung auf „eine Ausführungsform“ „eine einzelne Ausführungsform“, „eine beispielhafte Ausführungsform“, „einige Ausführungsformen“ und „verschiedene Ausführungsformen“ bedeuten, dass eine konkrete Funktion, eine konkrete Struktur, ein konkreter Schritt, eine konkrete Operation oder eine konkrete Eigenschaft, beschrieben in Verbindung mit der/den Ausführungsform(en), in mindestens einer einzelnen Ausführungsform der Erfindung eingeschlossen ist. Des Weiteren beziehen sich die Erscheinungen der Ausdrücke „eine Ausführungsform“, „eine einzelne Ausführungsform“, „eine beispielhafte Ausführungsform“, „einige Ausführungsformen“ und „verschiedene Ausführungsformen“ an verschiedenen Stellen in der Beschreibung nicht unbedingt alle auf die gleiche(n) Ausführungsform(en).
  • Die Beschreibung umfasst Bezüge auf die beigefügten Zeichnungen, die Teil der detaillierten Beschreibung bilden. Die Zeichnungen zeigen Illustrationen in Übereinstimmung mit beispielhaften Ausführungsformen. Diese Ausführungsformen, die hier möglicherweise auch als „Beispiele“ bezeichnet sein können, werden ausführlich genug beschrieben, um es Fachleuten auf dem Gebiet zu ermöglichen, die hier beschriebenen Ausführungsformen des beanspruchten Gegenstands auszuüben. Die Ausführungsformen können kombiniert werden, andere Ausführungsformen können benutzt werden oder strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Umfang und Wesen des beanspruchten Gegenstands abzuweichen. Es versteht sich, dass die hier beschriebenen Ausführungsformen den Schutzumfang des beanspruchten Gegenstands nicht beschränken sollen, sondern eher einem Fachmann auf dem Gebiet ermöglichen sollen, den beanspruchten Gegenstand auszuüben, herzustellen und/oder zu verwenden.
  • Es werden hier verschiedene Ausführungsformen von Abwärts-Aufwärts-Wandlern für USB-Typ-C-Controller mit ZCD- und RCD-Vergleicherschaltungen beschrieben, die angeordnet sein können, um in verschiedenen elektronischen Vorrichtungen zu arbeiten. Beispiele für solche elektronischen Vorrichtungen umfassen, ohne Beschränkung, persönliche Computer (z. B. Laptop-Computer, Notebook-Computer etc.), mobile Computervorrichtungen (z. B. Tablets, Tablet-Computer, E-Reader-Vorrichtungen etc.), mobile Kommunikationsvorrichtungen (z. B. Smartphones, Mobiltelefone, persönliche digitale Assistenten, Nachrichtenübermittlungsvorrichtungen, Taschen-PCs etc.), Konnektivitäts- und Ladevorrichtungen (z. B. Kabel, Hubs, Andockstationen, Adapter, Ladegeräte etc.), Audio-/Video-/Datenaufzeichnungs- und/oder -wiedergabevorrichtungen (z. B. Kameras, Sprachaufzeichnungsgeräte, tragbare Scanner, Monitore etc.) und andere ähnliche elektronische Geräte, die USB-Schnittstellen für die Kommunikation, Batterieladung und/oder Stromlieferung verwenden können.
  • Wie hier verwendet, bezieht sich „USB-fähige“ Vorrichtung oder „USBfähiges“ System auf eine Vorrichtung oder ein System, die/das eine USB-Verbinderschnittstelle umfasst, mit einer solchen konfiguriert ist oder anderweitig mit einer solchen assoziiert ist. Eine USB-fähige Vorrichtung kann mindestens einem Release einer Universal-Serial-Bus-Spezifikation (USB-Spezifikation) entsprechen. Beispiele für solche USB-Spezifikationen umfassen, ohne Beschränkung, die USB-Spezifikation Revision 2.0, die USB-3.0-Spezifikation, die USB-3.1-Spezifikation, die USB-3.2-Spezifikation und/oder verschiedene Ergänzungen, Versionen und Errata davon. Die USB-Spezifikationen definieren allgemein die Eigenschaften (z. B. Attribute, Protokolldefinition, Transaktionstypen, Busverwaltung, Programmierungsschnittstellen etc.) eines differenziellen seriellen Busses, die erforderlich sind, um standardmäßige Kommunikationssysteme und Peripherien zu konstruieren und zu bauen. Eine USB-fähige, periphere Vorrichtung ist zum Beispiel an eine USB-fähige Hostvorrichtung über einen USB-Port der Hostvorrichtung angeschlossen, um ein USB-fähiges System zu bilden. Ein USB-2.0-Port umfasst eine Spannungsleitung von 5 V (bezeichnet als VBUS), ein Differenzialpaar von Datenleitungen (bezeichnet als D+ oder DP und D- oder DN) und eine Masseleitung für Stromrückleitung (bezeichnet als GND). Ein USB-3.0-Port stellt auch die VBUS-, D+-, D-- und GND-Leitungen für Rückwärtskompatibilität mit USB 2.0 bereit. Darüber hinaus, um einen schnelleren differenziellen Bus (den USB-SuperSpeed-Bus) zu unterstützen, stellt ein USB-3.0-Port auch ein Differenzialpaar von Senderdatenleitungen (bezeichnet als SSTX+ und SSTX-), ein Differenzialpaar von Empfängerdatenleitungen (bezeichnet als SSRX+ und SSRX-), eine Stromleitung für Strom (bezeichnet als DPWR) und eine Masseleitung für Stromrückleitung (bezeichnet als DGND) bereit. Ein USB-3.1-Port stellt die gleichen Leitungen wie ein USB-3.0-Port für die Rückwärtskompatibilität mit USB-2.0- und USB-3.0-Kommunikationen bereit, erweitert aber die Leistung des SuperSpeed-Busses durch eine Reihe von Funktionen, die als Enhanced SuperSpeed bezeichnet werden.
  • Eine jüngere Technologie für USB-Verbinder, USB-Typ-C genannt (hier auch als „USB-C“ bezeichnet, wird in verschiedenen Releases und/oder Versionen der USB-Typ-C-Spezifikation definiert. Die USB-Typ-C-Spezifikation definiert Typ-C-Buchsen, Typ-C-Stecker und Typ-C-Kabel, die sowohl USB-Kommunikationen als auch Stromlieferung über neuere USB-Stromlieferungsprotokolle unterstützen können, die in verschiedenen Revisionen/Versionen der USB-PD-Spezifikation definiert sind. Beispiele für USB-Typ-C-Funktionen und Anforderungen können, ohne Beschränkung, Daten- und andere Kommunikationen gemäß USB-2.0 und USB-3.0/3.1, elektromechanische Definitionen und Leistungsanforderungen für Typ-C-Kabel, elektromechanische Definitionen und Leistungsanforderungen für Typ-C-Buchsen, elektromechanische Definitionen und Leistungsanforderungen für Typ-C-Stecker, Anforderungen für Typ-C- bis Altkabelbaugruppen und -adapter, Anforderungen für Typ-C basierte Vorrichtungsdetektion und Schnittstellenkonfiguration, Anforderungen für optimierte Stromlieferung für Typ-C-Verbinder etc. umfassen. Gemäß der/den USB-Typ-C-Spezifikation(en) stellt ein Typ-C-Port unter anderem VBUS-, D+-, D--, GND-, SSTX+-, SSTX--, SSRX+- und SSRX--Leitungen bereit. Darüber hinaus stellt ein Typ-C-Port auch eine Seitenbandnutzungs(Sideband-Use, bezeichnet als SBU)-Leitung zum Signalisieren von Seitenbandfunktionalität und eine Konfigurationskanal(Configuration Channel, oder Kommunikationskanal, bezeichnet als CC)-Leitung zur Entdeckung, Konfiguration und Verwaltung von Verbindungen über ein Typ-C-Kabel bereit. Ein Typ-C-Port kann mit einem Typ-C-Stecker und/oder einer Typ-C-Buchse assoziiert sein. Zwecks einfacher Benutzung sind der Typ-C-Stecker und die Typ-C-Buchse als reversierbares Paar konstruiert, das unabhängig von der Stecker-zur-Buchse-Ausrichtung betrieben wird. Ein standardmäßiger USB-Typ-C-Verbinder, angeordnet als standardmäßige(r) Typ-C-Stecker oder Buchse, stellt daher unter anderem Pins für vier VBUS-Leitungen, vier Masserückleitungen (GND-Rückleitungen), zwei D+-Leitungen (DP1 und DP2), zwei D--Leitungen (DN1 und DN2), zwei SSTX+-Leitungen (SSTXP1 und SSTXP2), zwei SSTX--Leitungen (SSTXN1 und SSTXN2), zwei SSRX+-Leitungen (SSRXP1 und SSRXP2), zwei SSRX--Leitungen (SSRXN1 und SSRXN2), zwei CC-Leitungen (CC1 und CC2) und zwei SBU-Leitungen (SBU1 und SBU2) bereit.
  • Einige USB-fähige elektronische Vorrichtungen können wahrscheinlich mit einer spezifischen Revision und/oder Version der USB-PD-Spezifikation konform sein. Die USB-PD-Spezifikation definiert ein Standardprotokoll, das konstruiert ist, um die maximale Funktionalität von USB-fähigen Vorrichtungen durch Bereitstellen flexiblerer Stromlieferung zusammen mit Datenkommunikationen über ein einzelnes USB-Typ-C-Kabel durch USB-Typ-C-Ports zu ermöglichen. Die USB-PD-Spezifikation beschreibt auch die Architektur, die Protokolle, das Stromversorgungsverhalten, die Parameter und die Verkabelung, die für die Verwaltung der Stromlieferung über USB-Typ-C-Kabel mit einer Leistung bis zu 100 W notwendig sind. Gemäß der USB-PD-Spezifikation können Vorrichtungen mit USB-Typ-C-Ports (wie etwa z. B. USB-fähige Vorrichtungen) mehr Strom und/oder höhere oder niedrigere Spannungen über ein USB-Typ-C-Kabel aushandeln als in älteren USB-Spezifikationen (wie etwa z. B. der USB-2.0-Spezifikation, USB-3.1-Spezifikation, der USB-Batterieladungsspezifikation Rev. 1.1/1.2 etc.) erlaubt sind. Zum Beispiel definiert die USB-PD-Spezifikation die Anforderungen für einen Stromlieferungsvertrag (PD-Vertrag), der zwischen einem Paar USB-fähiger Vorrichtungen ausgehandelt werden kann. Der PD-Vertrag kann sowohl den Strompegel als auch die Richtung der Stromübertragung, die von beiden Vorrichtungen unterstützt werden können, spezifizieren und kann bei Anfrage von einer Vorrichtung und/oder als Reaktion auf verschiedene Ereignisse und Zustände, wie etwa Rollentausch bei der Stromversorgung (Power Role Swap), Datenrollentausch (Data Role Swap), hartes Reset, Versagen der Stromquelle etc., dynamisch neu ausgehandelt werden (z. B. ohne Ausstecken der Vorrichtung). Wie hier verwendet, bezieht sich „USB-PD-Teilsystem“ auf einen oder mehrere Logikblöcke und andere analoge/digitale Hardwareschalttechnik, die durch Firmware in einem IC-Controller steuerbar sind und die konfiguriert und betriebsfähig sind, um die Funktionen durchzuführen und die Anforderungen zu befriedigen, die in mindestens einem Release der USB-PD-Spezifikation spezifiziert sind. Der IC-Controller kann in einer USB-Typ-C-Vorrichtung implementiert werden. Der IC-Controller kann in einer USB-Vorrichtung implementiert werden.
  • Stromlieferung in Übereinstimmung mit der/den USB-PD-Spezifikation(en) kann in verschiedenen unterschiedlichen Typen von USB-Typ-C-Anwendungen ausgeführt werden. Beispiele für solche Typen von Typ-C-Anwendungen umfassen, aber sind nicht beschränkt auf: eine Downstream-Facing-Port(DFP)-Anwendung, bei der ein IC-Controller mit einem USB-PD-Teilsystem konfiguriert ist, um einen Downstream-Facing-USB-Port bereitzustellen (z. B. in einer USB-fähigen Hostvorrichtung); eine Upstream-Facing-Port(UFP)-Anwendung, bei der ein IC-Controller mit einem USB-PD-Teilsystem konfiguriert ist, um einen Upstream-Facing-USB-Port bereitzustellen (z. B. in einer USB-fähigen Peripherievorrichtung oder einem Adapter); eine Dual-Role-Port(DRP)-USB-Anwendung, bei der ein IC-Controller mit einem USB-PD-Teilsystem konfiguriert ist, um sowohl DFP- als auch UFP-Anwendungen auf dem gleichen USB-Port (z. B. einem USB-Typ-C-Port, der konfiguriert ist, um entweder als ein Strombereitsteller oder ein Stromverbraucher zu arbeiten, oder dynamisch zwischen diesen beiden Rollen unter Verwendung von USB-PD-Stromversorgungsrollentausch alternieren kann) zu unterstützen; und eine aktive Kabelanwendung, bei der ein IC-Controller mit einem USB-PD-Teilsystem in einem EMCA-Typ-C-Kabel (EMCA = Electronically-Marked-Cable-Assembly) angeordnet ist und konfiguriert ist, ein solches zu betreiben.
  • Eine USB-C/PD-Stromversorgung kann verwendet werden, um Strom mit einem breiten Ausgangsspannungsbereich von 3,3 V-21,5 V, einem breiten Strombereich von 1 A -5 A und einem breiten Eingangsversorgungsspannungsbereich von 5,0 V bis 24 V, nach USB-C/PD-Protokoll, bereitzustellen. Aufgrund dieses breiten Spannungs-/Strombereichs für die USB-C-Stromlieferung und Anforderungen für schnelle Umschaltung zwischen Eingangs- und Ausgangsspannungssignalen kann ein Abwärts-Aufwärts-Wandler (BB-Wandler, BB = buck-boost) mit oder in einem USB-Typ-C-Controller eingesetzt werden, der gesteuert werden kann, um erwarteten Ausgangslasten Strom bereitzustellen.
  • 1 ist ein schematisches Diagramm eines Abwärts-Aufwärts(BB)-Wandlers 100 in mindestens einer einzelnen Ausführungsform. Der BB-Wandler 100 umfasst einen Induktor 102, einen ersten High-Side-Schalter 104 (oder HS1), einen zweiten High-Side-Schalter 110 (oder HS2), einen ersten Low-Side-Schalter 106 (oder LS1) und einen zweiten Low-Side-Schalter 108 (oder LS2). In einer einzelnen Ausführungsform sind diese Schalter n-Typ-Feldeffekttransistoren (NFETs), wie illustriert. In einer anderen Ausführungsform sind die High-Side-Schalter, obwohl nicht illustriert, p-Kanal-Feldeffekttransistoren (PFETs).
  • In verschiedenen Ausführungsformen ist der erste High-Side-Schalter 104 zwischen einem Eingangsanschluss 112 und einer ersten Seite (oder einem Eingang) des Induktors 102 des BB-Wandlers 100 gekoppelt. Der zweite High-Side-Schalter 110 ist zwischen einer zweiten Seite (oder einem Ausgang) des Induktors 102 und einem Ausgangsanschluss 114 gekoppelt. Der erste Low-Side-Schalter 106 ist zwischen dem Eingang des Induktors 102 und einer Masse des BB-Wandlers 100 gekoppelt. Der zweite Low-Side-Schalter 108 ist zwischen dem Ausgang des Induktors 102 und der Masse gekoppelt. Der Eingangsanschluss 112 kann eine Eingangsspannung (Vin) führen und der Ausgangsanschluss kann eine Ausgangsspannung (Vout) des BB-Wandlers 100 führen. Der BB-Wandler 100 kann ferner einen Eingangskondensator (Cin), der mit dem Eingangsanschluss 112 gekoppelt ist, und einen Ausgangskondensator (Cout), der mit dem Ausgangsanschluss 114 gekoppelt ist, umfassen. In einigen Ausführungsformen ist der Abwärts-Aufwärts-Wandler 100 für Spannungsschwankungen von 20 Volt oder mehr an einem Eingang und an einem Ausgang des Induktors 102 des Abwärts-Aufwärts-Wandlers 100 fähig.
  • Für einen solchen BB-Wandler 100 können der Eingangskondensator (Cin), Ausgangskondensator (Cout) und der Induktor 102 basierend auf Eingangs-, Ausgangs- und Laststromanforderungen konstruiert sein. In verschiedenen Ausführungsformen wird die Konstruktion des BB-Wandlers 100 (oder eines größeren Systems oder einer größeren Vorrichtung, das/die den BB-Wandler 100 umfasst) anstreben, den maximalen Strom auf eine gewisse Amperezahl- und Wattzahlanforderung zu begrenzen. Sobald der Gesamtausgangsleistungsbereich bekannt ist, können Eingangsstromanforderungen bestimmt werden. Von den Eingangsstromanforderungen können Werte für die Kapazität der Eingangs- und Ausgangskondensatoren (Cin und Cout) und für die Induktivität des Induktors 102 bestimmt werden.
  • 2 ist ein Blockdiagramm eines USB-Controllers 200, der mit einem Abwärts-Aufwärts-Wandler 100 in mindestens einer einzelnen Ausführungsform gekoppelt ist. Der USB-Controller 200 umfasst einen Strommessungsverstärker (Current Sense Amplifier, CSA) 202, eine Neigungskompensationsschaltung 204, einen Vergleicher 206, einen Fehlerverstärker (Error Amplifier, EA) 208, BB-Steuerungslogik 210, einen Gate-Treiber-Abwärts-Wandler 212, einen Gate-Treiber-Aufwärts-Wandler 214 und Modusdetektionslogik 216. Der CSA 202 kann einen Eingangsstrom des Abwärts-Aufwärts-Wandlers 100 messen und ein CSA-Signal 201 ausgeben, das für den Eingangsstrom indikativ ist. Die Neigungskompensationsschaltung 204, die eine? Neigungskompensationslogik und einen Neigungskompensationskondensator umfassen kann, ist mit einem Ausgang von CSA 202 gekoppelt. Die Neigungskompensationsschaltung 204 kann einem CSA-Signal 201, wenn aktiviert, ein Offset-Signal 203 (Neigungskompensations-Offset) hinzufügen, wodurch ein Offset-CSA-Signal 205 generiert wird. In einigen Fällen ist das Offset-Signal 203 ein Strom oder eine Ladung. In anderen Fällen kann das Offset-Signal 203 ein Spannungssignal sein, falls andere Schaltungen verwendet werden, um einem CSA-Signal 201 das Offset-Signal 203 hinzuzufügen.
  • In verschiedenen Ausführungsform empfängt der Vergleicher 206 das Offset-CSA-Signal 205 und ein EA-Signal 207 von dem EA 208. Der EA 208 vergleicht die Ausgangsspannung (Vout) an dem Ausgangsanschluss 114 mit einer Spannungsreferenz, um das EA-Signal 207 zu generieren. Der Vergleicher 206 vergleicht das Offset-CSA-Signal 205 und das EA-Signal 207 und stellt der BB-Steuerungslogik 210 ein Steuerungssignal 209, bezeichnet als Impulsbreitenmodulations-Ausgangssignal (PWM-Ausgangssignal, pw_out), bereit. Die BB-Steuerungslogik 210 empfängt das Steuerungssignal 209 und ein Modussignal 211 von der Modusdetektionslogik 216. Die Modusdetektionslogik 216 kann einen Modus und einen Übergang zwischen Modi basierend auf Vout und Vin bestimmen und gibt das Modussignal 211 demgemäß aus. Die BB-Steuerungslogik 210 verwendet das Steuerungssignal 209 und Modussignal 211, um einen Modus des Abwärts-Aufwärts-Wandlers 100 zu steuern. Insbesondere kann die BB-Steuerungslogik 210 ein erstes Steuerungssignal 213 an den Gate-Treiber-Abwärts-Wandler 212 senden, der den ersten High-Side-Schalter 104 und den ersten Low-Side-Schalter 106 des Abwärts-Aufwärts-Wandlers 100 steuert. Die BB-Steuerungslogik 210 kann ferner ein zweites Steuerungssignal 215 an den Gate-Treiber-Aufwärts-Wandler 214 senden, der den zweiten High-Side-Schalter 110 und den zweiten Low-Side-Schalter 108 des Abwärts-Aufwärts-Wandlers 100 steuert.
  • In mindestens einer einzelnen Ausführungsform empfängt und misst die Modusdetektionslogik 216 Vout (an dem Ausgangsanschluss 114) und Vin (an dem Eingangsanschluss 112) und bestimmt, ob Vin eine erste Schwelle erfüllt oder übersteigt, die mit einer Annäherung von Vout durch Vin assoziiert ist, wie etwa bei einem Modusübergang von dem BB-Aufwärts-Modus zu dem BB-Abwärts-Modus. In mindestens einer einzelnen Ausführungsform bestimmt die Modusdetektionslogik 216 ob Vout eine zweite Schwelle erfüllt oder übersteigt, die mit einer Annäherung von Vin durch Vout assoziiert ist, wie etwa bei einem Modusübergang von dem BB-Abwärts-Modus zu dem BB-Aufwärts-Modus. Alternativ kann die Modusdetektionslogik 216 basierend auf Vout und Vin bestimmen, ob der Abwärts-Aufwärts-Wandler 100 in einem Aufwärtsmodus oder Abwärtsmodus ist.
  • Wie hier beschrieben, kann eine USB-C/PD-Stromversorgung verwendet werden, um Strom mit einem breiten Ausgangsspannungsbereich von 3,3 V-21,5 V mit einem Eingangsversorgungsbereich von 5,0 V bis 24 V zu liefern, und die USB-PD-Spezifikation weist eine Anforderung dahingehend auf, dass die USB-C/PD-Stromversorgung eine Ausgangsspannung (Vout) innerhalb von +/-5 % während Leitungs(Vin)transienten erfüllt und Vout-Monotonie während des Übergangs von einer Spannung zu einer anderen aufrechterhält. Wann immer eine große Änderung bei Vin oder Vout vorliegt, geht ein Stromwandler durch verschiedene Modi, wie Abwärtsmodus, BB-Abwärtsmodus, BB-Aufwärtsmodus oder Aufwärtsmodus, und das Tastverhältnis (Ton/Tsw) muss während dieser Modusübergänge sofort geändert werden, da ansonsten eine große Unterschreitung/Überschreitung bei Vout resultieren würde und die USB-PD-Spezifikationanforderungen nicht erfüllt werden. Zum Beispiel bei Modusübergang von BB-Aufwärts zu BB-Abwärts sollte das Tastverhältnis von 15 % auf 85 % geändert werden.
  • In einigen Ausführungsformen kann, wenn ein Gleichstrom(DC)-zu-DC-Wandler in einem Lückbetriebsmodus (Discontinuous Conduction Mode, DCM) arbeitet, der Induktorstrom negativ werden, z. B. der Induktorstrom kann in Gegenrichtung von Vout zu Vin oder zur Masse fließen, wodurch Effizienzverlust verursacht werden kann. Um sicherzustellen, dass kein negativer Induktorstromfluss vorliegt (z. B. durch den Induktor 102), kann ein Gegenstromschutz eingesetzt werden, wie erläutert werden wird.
  • In dem Abwärtsmodus, gemäß verschiedenen Ausführungsformen, kann der negative Induktorstrom von Vout zur Masse fließen, wenn der erste Low-Side-Schalter 106 eingeschaltet (ON) ist. Der Gate-Treiber-Abwärts-Wandler 212 kann daher einen Nulldurchgangsdetektions-Vergleicher (ZCD-Vergleicher) 222 umfassen, der detektiert, wann Strom durch den ersten Low-Side-Schalter 106 Null wird, und den ersten Low-Side-Schalter 106 als Reaktion auf das Detektieren des Nullstromflusses durch den ersten Low-Side-Schalter 106 ausschaltet. Die Nullstromdetektion kann durch den ZCD-Vergleicher 222 durchgeführt werden, der Eingänge erfasst, die einen Masseknoten und einen Eingang (sw1) zu dem Induktor 102 umfassen. Das Erfassen kann durchgeführt werden, wenn die Spannung an dem Eingang (oder sw1-Knoten) höher als die Massespannung ist und daher Strom in Gegenrichtung durch den ersten Low-Side-Schalter 106 fließt, wenn der Nullstromzustand detektiert wird.
  • In dem Aufwärtsmodus, gemäß verschiedenen Ausführungsformen, kann der negative Induktorstrom von Vout zu Vin oder Masse fließen, wenn der zweite High-Side-Schalter 110 eingeschaltet (ON) ist. Der Gate-Treiber-Aufwärts-Wandler 214 kann daher einen Gegenstromdetektions-Vergleicher (RCD-Vergleicher) 224 umfassen, der detektiert, wann Strom durch den zweiten High-Side-Schalter 110 Null wird, und den zweiten High-Side-Schalter 110 als Reaktion auf das Detektieren des Nullstromflusses durch den ersten High-Side-Schalter 110 ausschaltet. Die Gegenstromdetektion kann durch den RCD-Vergleicher 224 durchgeführt werden, der Eingänge erfasst, die die Ausgangsspannung (Vout) und einen Ausgang (sw2) des Induktors 102 umfassen. Das Erfassen kann durchgeführt werden, wenn die Spannung an dem Ausgang (oder sw2-Knoten) niedriger als Vout ist und daher Strom in Gegenrichtung durch den zweiten High-Side-Schalter 110 fließt.
  • In verschiedenen Ausführungsformen detektieren, da der Schalterwiderstandswert in der Größenordnung von 5 Milliohm (mΩ) liegt, die ZCD- und RCD-Vergleicher 222 und 224 Spannungsdifferenzen von ungefähr 1 mV. Außerdem kann der negative Induktorneigungsstrom sehr hoch sein (7 A/µs), sodass die ZCD- und RCD-Vergleicher 222 und 224 auch den Strom innerhalb eines Zeitbereichs zwischen ungefähr 5-20 Nanosekunden (ns) detektieren können. In einer einzelnen Ausführungsform ist der Zeitbereich für die Detektion 10ns.
  • Der Eingang (oder sw1-Knoten) zu dem Induktor 102 kann von 0 auf 24 V (maximale Betriebsspannung von Vin) schalten, während der Ausgang (oder sw2-Knoten) des Induktors 102 von 0 auf 22 V (maximale Betriebsspannung von Vout) schalten kann, somit sind die ZCD- und RCD-Vergleicher 222 und 224 auch hochspannungskonform. Andere Spannungsschalterbereiche sind in unterschiedlichen Anwendungen denkbar. Des Weiteren beträgt eine sw1-Gleichtaktspannung 0 V für ZCD, während ein sw2-Gleichtakt zwischen ungefähr 3,3 V und 22 V (der Betriebsspannungsbereich von Vout) für RCD variieren kann, wenn Nullstrom detektiert wird.
  • 3A ist ein Induktorstromprofil des Abwärts-Aufwärts-Wandlers 100 in einem Abwärtsmodus gemäß einer mindestens einzelnen Ausführungsform. Das Stromprofil alterniert in der Wellenform, die eine positive Neigung, definiert durch Vin-Vout dividiert durch den Induktivitätswert (L) des Induktors 102 des Abwärts-Aufwärts-Wandlers 100, umfasst. Diese erste positive Neigungsregion tritt auf, wenn der erste High-Side-Schalter 104 und der zweite High-Side-Schalter 110 eingeschaltet (ON) sind. Die Stromprofile gehen dann auf eine negative Stromneigung von -Vout über dem Induktivitätswert über, bis ein Nullstromwert erreicht wird, z. B. wenn der USB-Controller 200 zum Einschalten (ON) des ersten Low-Side-Schalters 106 und Ausschalten (OFF) des ersten High-Side-Schalters 104 (während der zweite High-Side-Schalter 110 eingeschaltet (ON) bleibt) übergeht. Nachdem der Induktorstrom des Abwärts-Aufwärts-Wandlers 100 Null erreicht, wo der erste Low-Side-Schalter 106 ausgeschaltet (OFF) wird, wenn der ZCD-Vergleicher 222 Nullstrom detektiert, bleibt der Strom auf Null, bis er zu einem positiv geneigten Strom zurückkehrt, wenn die ersten Side-Schalter die Wellenform des Stromprofils umschalten und wiederholen.
  • 3B ist ein Induktorstromprofil in dem Abwärts-Aufwärts-Wandler in einem Aufwärtsmodus gemäß einer mindestens einzelnen Ausführungsform. Das Stromprofil alterniert in der Wellenform, die eine positive Neigung, definiert durch Vin dividiert durch den Induktivitätswert (L) des Induktors 102 des Abwärts-Aufwärts-Wandlers 100, umfasst. Diese erste positive Neigungsregion tritt auf, wenn der erste High-Side-Schalter 104 und der zweite Low-Side-Schalter 108 eingeschaltet (ON) sind. Die Stromprofile gehen dann auf eine negative Stromneigung von (Vin - Vout)/L über, bis ein Nullstromwert erreicht wird, z. B. wenn der USB-Controller 200 zum Einschalten (ON) des zweiten High-Side-Schalters 110 und Ausschalten (OFF) des zweiten Low-Side-Schalters 108 übergeht. Nachdem der Induktorstrom des Abwärts-Aufwärts-Wandlers 100 Null erreicht, wo der zweite High-Side-Schalter 110 ausgeschaltet (OFF) wird, wenn der RCD-Vergleicher 224 Nullstrom detektiert, bleibt der Strom auf Null, bis er zu einem positiv geneigten Strom zurückkehrt, wenn die zweiten Side-Schalter die Welle des Stromprofils umschalten und wiederholen.
  • 4A ist ein schematisches Diagramm einer Nulldurchgangsdetektions-Vergleicherschaltung (ZCD-Vergleicherschaltung) 400A gemäß mindestens einer Ausführungsform. In einigen Ausführungsformen wird der ZCD-Vergleicher 222 (2) als ZCD-Vergleicherschaltung 400A implementiert. In mindestens einer einzelnen Ausführungsform umfasst die ZCD-Vergleicherschaltung 400A einen negativen Eingang (inn), der mit einem Masse des Abwärts-Aufwärts-Wandlers 100 gekoppelt ist, einen positiven Eingang (inp), der mit einem Eingang (sw1) des Induktors 102 des Abwärts-Aufwärts-Wandlers 100 gekoppelt ist, und einen Ausgang („out“), der mit einem Gate des ersten Low-Side-Schalters 106 des Abwärts-Aufwärts-Wandlers 100 gekoppelt ist. Zum Beispiel kann ein Wert an dem Ausgang als Reaktion auf das Detektieren eines Nullstromflusses durch den Low-Side-Schalter 106 aufgeschaltet werden während der Abwärts-Aufwärts-Wandler 100 in einem Abwärtsmodus arbeitet.
  • In dieser mindestens einen einzelnen Ausführungsform umfasst die ZCD-Vergleicherschaltung 400A ferner einen ersten Widerstand (R2), der mit dem negativen Eingang gekoppelt ist, und einen zweiten Widerstand (R2), der mit dem positiven Eingang gekoppelt ist. In einigen Ausführungsformen weist der erste Widerstand einen im Wesentlichen mit dem zweiten Widerstand identischen Widerstandswert auf. In einigen Ausführungsformen sind der erste Widerstand und der zweite Widerstand Regelwiderstände, die zum Trimmen und/oder Einstellen des Detektionsschwellenstroms anpassbar sind, wie in mehr Detail erörtert werden wird.
  • In der mindestens einen einzelnen Ausführungsform umfasst die ZCD-Vergleicherschaltung 400A ferner einen ersten drain-erweiterten n-Typ-Transistor (DENFET) (N7), der mit dem ersten Widerstand gekoppelt ist, und einen zweiten DENFET (N8), der mit dem zweiten Widerstand gekoppelt ist, wobei Gates des ersten und zweiten DENFETs mit einer Versorgungsspannung (VDDD) gekoppelt sind. Die hier offenbarten DENFETs können eine Hochspannungstoleranz und einen Hochspannungsschutz für andere Schaltkreise der Vergleicherschaltungen bereitstellen. Die ZCD-Vergleicherschaltung 400A kann ferner einen Operationsverstärker 401 umfassen, der Folgendes umfasst: einen zweiten positiven Eingang, der mit einer Masse durch einen dritten Widerstand (R0) gekoppelt ist, einen zweiten negativen Eingang, der eine Bandabstandsspannungsreferenz (Vbg) empfängt (oder mit dieser gekoppelt ist), und einen zweiten Ausgang. In verschiedenen Ausführungsformen wird eine Bandabstandsspannungsreferenz durch eine temperaturunabhängige Spannungsreferenzschaltung, die manchmal in integrierten Schaltungen eingesetzt wird, generiert. Eine solche Schaltung produziert eine Festspannung, unabhängig von Stromversorgungsvariationen, Temperaturänderungen oder Schaltungsbelastung von einer Vorrichtung, und stellt daher eine Präzisionsspannungsreferenz bereit. Die ZCD-Vergleicherschaltung 400A kann ferner einen Mehrstufen-Verstärker 403 umfassen, der zwischen dem zweiten Ausgang des Operationsverstärkers 401, dem ersten und zweiten DENFET und dem Ausgang gekoppelt ist.
  • In der mindestens einen einzelnen Ausführungsform kann die ZCD-Vergleicherschaltung 400A ferner einen p-Typ-Metalloxid-Halbleiter-Transistor (PMOS-Transistor) (P1) umfassen, der ein Gate, das mit dem zweiten Ausgang gekoppelt ist, ein Source, das mit der Versorgungsspannung (VDDD) gekoppelt ist, und ein Drain, das mit einer ersten Stufe 410 des Mehrstufen-Verstärkers 403 gekoppelt ist, aufweist. Die ZCD-Vergleicherschaltung 400A kann ferner den dritten Widerstand (R0) und einen zweiten PMOS-Transistor (P0), der ein Source, das mit der Versorgungsspannung gekoppelt ist, ein Drain, das mit dem dritten Widerstand (R0) gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, umfasst, umfassen. In einigen Ausführungsformen sind die hier erörterten PMOS-Transistoren PFETs.
  • In der mindestens einen einzelnen Ausführungsform umfasst die ZCD-Vergleicherschaltung 400A ferner einen dritten DENFET (N9), der mit dem negativen Eingang gekoppelt ist, und einen vierten DENFET (N10), der mit dem positiven Eingang gekoppelt ist. Die ZCD-Vergleicherschaltung 400A umfasst ferner einen Stromspiegelmultiplikator 405, der zwischen dem zweiten Ausgang (und auch Gates des P0- und P1-PMOS-Transistors) und dem dritten und vierten DENFET (N9 und N10) gekoppelt ist. Der Stromspiegelmultiplikator 405 kann eine Bank von PMOS-Transistoren (z. B. P2, P3 und mehr) umfassen, die selektierbar sind, um einen Referenzstrom an dem zweiten Ausgang des Operationsverstärkers 401 anzupassen. Dieser Referenzstrom (Iref) kann Vbg/RO sein. Der Stromspiegelmultiplikator 405 kann daher programmiert werden (z. B. über eine Selektion von einem oder mehreren PMOS-Transistoren der Bank von PMOS-Transistoren), um Feinanpassungen entweder an dem negativen Eingang (inn) oder dem positiven Eingang (inp) vorzunehmen, wodurch die Geschwindigkeit der ZCD-Vergleicherschaltung 400A verbessert wird während eine Präzision bei Schwellenspannungs-/Schwellenstromwerten bereitgestellt wird.
  • In mindestens einer einzelnen Ausführungsform umfasst der Stromspiegelmultiplikator 405 einen ersten PMOS-Transistor (P2), der ein Source, das mit der Versorgungsspannung (VDDD) gekoppelt ist, ein Drain, das mit dem dritten DENFET (N9) gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang des Operationsverstärkers 401 gekoppelt ist, umfasst. Der Stromspiegelmultiplikator 405 kann ferner einen zweiten PMOS-Transistor (P3) umfassen, der ein Source, das mit der Versorgungsspannung (VDDD) gekoppelt ist, ein Drain, das mit dem vierten DENFET (N10) gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, umfasst.
  • Nur beispielhaft wird angenommen, dass ein generierter Strom von 10 = Vbg/RO durch P1 (mit einer Größe von W/L), durch P2 (mit einer Größe von K1*W/L) und durch P3 (mit einer Größe von K2*W/L) fließt, wobei die Konstanten K1 und K2 programmierbare Multiplikatoren des Stromspiegelmultiplikators 405 sind. Wenn ein Feinstrom von Iref = K1*I0 in den ersten negativen Eingang (inn) eingespeist wird, kann die BB-Steuerungslogik 210 K1 nach Bedarf und K2 auf Null („0“) einstellen. Gleichermaßen kann, um einen Feinstrom von Iref = K2*I0 in den ersten positiven Eingang (inp) einzuspeisen, die Steuerungslogik 210 K2 nach Bedarf und K1 auf Null („0“) einstellen.
  • In der mindestens einen einzelnen Ausführungsform umfasst der Mehrstufen-Verstärker 403 einen Erststufen-Verstärker 410, der mit dem zweiten Ausgang gekoppelt ist, einen Zweitstufen-Verstärker 420A, der mit dem Erststufen-Verstärker 410 gekoppelt ist, und eine Ausgangsstufe 430, die zwischen dem Zweitstufen-Verstärker 420A und dem Ausgang („out“) gekoppelt ist. In mindestens einer einzelnen Ausführungsform umfasst der Erststufen-Verstärker 410 einen ersten Pfad, der mit dem ersten DENFET (N7) gekoppelt ist. Dieser erste Pfad kann in Serie einen vierten Widerstand (R1) und einen ersten n-Typ-Metalloxid-Halbleiter-Transistor (NMOS-Transistor) (N1) umfassen, wobei ein Gate des ersten NMOS-Transistors (N1) mit einem Drain des ersten NMOS-Transistors (N1) gekoppelt ist. Der Erststufen-Verstärker 410 kann ferner einen zweiten Pfad umfassen, der mit dem zweiten DENFET (N8) gekoppelt ist. Der zweite Pfad kann in Serie einen fünften Widerstand (auch R1) und einen zweiten NMOS-Transistor (N2) umfassen, wobei Gates des ersten und zweiten NMOS-Transistors verbunden sind. Der vierte Widerstand und der fünfte Widerstand (beide als R1 angegeben) können im Wesentlichen identische Widerstandswerte aufweisen. In einigen Ausführungsformen wird die Ausgangsspannungsschwankung des Erststufen-Verstärkers 410 um die Eingangsgleichtaktspannung des Zweitstufen-Verstärkers 420A unter Verwendung von R1 begrenzt gehalten, um die Reaktionszeit des Erststufen-Verstärkers 410 zu verbessern. In einigen Ausführungsformen sind die hier erörterten NMOS-Transistoren NFETs.
  • Demgemäß kann die Schwellenspannung (Vth) der ZCD-Vergleicherschaltung 400A als R2(K1*Iref-K2*Iref) geschrieben werden. Wenn Iref durch v b g R 0
    Figure DE102021121621A1_0001
    ersetzt wird, kann Vth als R 2 ∗ ( K 1 − K 2 ) ∗ vbg R 0
    Figure DE102021121621A1_0002
    neu geschrieben werden. Da die Widerstände R0, R1 und R2 ein ähnlicher Typ von chipinternen Widerständen sind, die im Wesentlichen identische Temperaturkoeffizienten aufweisen, würde sich eine Temperaturvariation von R2 und R0 gegenseitig aufheben, und kann Vth = R 2 ∗ ( K 1 − K 2 ) ∗ vbg R 0
    Figure DE102021121621A1_0003
    als unabhängig von Temperaturvariation verstanden werden.
  • In der mindestens einen einzelnen Ausführungsform umfasst der Zweitstufen-Verstärker 420A einen dritten Pfad, der in Serie einen ersten PMOS-Transistor (P4) und einen dritten NMOS-Transistor (N3) umfasst, wobei der erste PMOS-Transistor (P4) ein Source, das mit einer Versorgungsspannung (VDDD) gekoppelt ist, ein Drain, das mit einem Drain des dritten NMOS-Transistors gekoppelt ist, und ein Gate, das mit dem Drain gekoppelt ist, aufweist. Der dritte NMOS-Transistor (N3) kann ein Source, das mit dem zweiten DENFET (N8) gekoppelt ist, und ein Gate, das mit Gates des ersten und zweiten NMOS-Transistors (N1 und N2) gekoppelt ist, aufweisen. Der Zweitstufen-Verstärker 420A kann ferner einen vierten Pfad umfassen, der in Serie einen zweiten PMOS-Transistor (P5) und einen vierten NMOS-Transistor (N4) umfasst, wobei der zweite PMOS-Transistor ein Source, das mit der Versorgungsspannung gekoppelt ist, ein Drain, das mit dem vierten NMOS-Transistor (N4) gekoppelt ist, und ein Gate, das mit dem Gate des ersten PMOS-Transistors (P4) gekoppelt ist, aufweist. Der vierte NMOS-Transistor (N4) kann ein Source, das mit dem ersten DENFET gekoppelt ist, und ein Gate, das mit dem Drain des zweiten NMOS-Transistors gekoppelt ist, umfassen. Der Zweitstufen-Verstärker 420A kann einen fünften NMOS-Transistor (N5), der ein Drain, das mit der Versorgungsspannung gekoppelt ist, ein Source, das mit Drains des ersten PMOS-Transistors (P5) und des vierten NMOS-Transistors (N4) gekoppelt ist, und ein Gate, das mit dem Drain des ersten PMOS-Transistors (P4) gekoppelt ist, umfassen.
  • In der mindestens einen einzelnen Ausführungsform umfasst die Ausgangsstufe 430 des Mehrstufen-Verstärkers 403 einen dritten PMOS-Transistor (P6), der in Serie mit einem sechsten NMOS-Transistor (N6) gekoppelt ist, wobei der dritte PMOS-Transistor (P6) ein Source, das mit einer Spannungsversorgung (VDDD) gekoppelt ist, ein Drain, das mit einem Drain des sechsten NMOS-Transistors (N6) und mit einem Ausgangspuffer 432 gekoppelt ist, der wiederum mit dem Ausgang („out“) gekoppelt ist, aufweist. Des Weiteren weist, in dieser Ausführungsform, der sechste NMOS-Transistor (N6) ein Source, das mit einer Stromquelle 435 gekoppelt ist, die mit der Masse gekoppelt ist, auf, wobei Gates des dritten PMOS-Transistors (P6) und des sechsten NMOS-Transistors mit dem Zweitstufen-Verstärker 420A gekoppelt sind. Die Ausgangsspannungsschwankung des Zweitstufen-Verstärkers 420A kann um Vthp (die p-Typ-MOS-Schwellenspannung) des dritten PMOS-Transistors (P6) eines stromarmen Wechselrichters unter Verwendung des NMOS-Sourcefolgers (N5) geklemmt werden, um die Geschwindigkeit zu verbessern.
  • 4B ist ein schematisches Diagramm einer ZCD-Vergleicherschaltung 400B gemäß einer alternativen Ausführungsform. Die ZCD-Vergleicherschaltung 400B ist im Wesentlichen die gleiche wie die ZCD-Vergleicherschaltung 400A, abgesehen von einer Variation in einem Zweitstufen-Verstärker 420B verglichen mit dem Zweitstufen-Verstärker 420A. In dieser Ausführungsform werden die Sources des dritten NMOS-Transistors (N3) und des vierten NMOS-Transistors (N4) stattdessen zusammengelegt und mit einem Konstantstrombias 425 gekoppelt, um eine Pinleckstromreduzierung an den Sources von N3 und N4 bereitzustellen.
  • 5A ist ein schematisches Diagramm einer Gegenstromdetektion-Vergleicherschaltung (RCD-Vergleicherschaltung) 500A gemäß mindestens einer einzelnen Ausführungsform. In einigen Ausführungsformen wird der RCD-Vergleicher 224 (2) als RCD-Vergleicherschaltung 500A implementiert. In mindestens einer einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A einen negativen Eingang (inn), der mit einem Ausgang eines Induktors des Abwärts-Aufwärts-Wandlers 100 gekoppelt ist, einen positiven Eingang (inp), der mit einem Spannungsbus-Ausgang (Vbus-Ausgang) des Abwärts-Aufwärts-Wandlers 100 gekoppelt ist, und einen Ausgang („out“), der mit einem Gate des zweiten High-Side-Schalters 110 des Abwärts-Aufwärts-Wandlers gekoppelt ist. In einer Ausführungsform wird ein Wert des Ausgangs als Reaktion auf das Detektieren eines Nullstromflusses durch den zweiten High-Side-Schalter 110 aufgeschaltet während der Abwärts-Aufwärts-Wandler 100 in einem Abwärtsmodus arbeitet.
  • In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner einen ersten Widerstand (R2), der mit dem negativen Eingang (inn) gekoppelt ist, und einen zweiten Widerstand (R2), der mit dem positiven Eingang (inp) gekoppelt ist. In einigen Ausführungsformen weist der erste Widerstand einen im Wesentlichen mit dem zweiten Widerstand identischen Widerstandswert auf. In einigen Ausführungsformen sind der erste Widerstand und der zweite Widerstand Regelwiderstände, die anpassbar sind, um einen Detektionsschwellenstrom einzustellen.
  • In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner einen ersten drain-erweiterten p-Typ-Transistor (DEPFET) (P7), der mit dem ersten Widerstand gekoppelt ist, und einen zweiten DEPFET (P8), der mit dem zweiten Widerstand gekoppelt ist, wobei Gates des ersten und zweiten DEPFETs miteinander gekoppelt sind. Die RCD-Vergleicherschaltung 500A kann ferner einen Operationsverstärker 501 umfassen, der einen zweiten positiven Eingang, der mit einer Masse durch einen dritten Widerstand (R0) gekoppelt ist, einen zweiten negativen Eingang, der eine Bandabstandsspannungsreferenz (Vbg) empfängt (oder mit dieser gekoppelt ist), und einen zweiten Ausgang umfasst. In verschiedenen Ausführungsformen wird eine Bandabstandsspannungsreferenz durch eine temperaturunabhängige Spannungsreferenzschaltung, die manchmal in integrierten Schaltungen eingesetzt wird, generiert. Eine solche Schaltung produziert eine Festspannung, unabhängig von Stromversorgungsvariationen, Temperaturänderungen oder Schaltungsbelastung von einer Vorrichtung, und stellt daher eine Präzisionsspannungsreferenz bereit. Die RCD-Vergleicherschaltung 500A kann ferner einen Mehrstufen-Verstärker 503 umfassen, der zwischen dem zweiten Ausgang des Operationsverstärkers 501, dem ersten und zweiten DEPFET (P7 und P8) und dem Ausgang („out“) gekoppelt ist.
  • In verschiedenen Ausführungsformen kann ein Referenzstrom (Iref) der RCD-Vergleicherschaltung 500A durch Vbg/RO von einem der Eingänge (inn oder inp) bestimmt werden, um eine Detektionsschwellenspannung abhängig von der Stromrichtung durch den zweiten High-Side-Schalter 110 einzustellen. Die Detektionsschwellenspannung kann daher als Vbg*R2/R0 bestimmt werden.
  • In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner einen p-Typ-Metalloxid-Halbleiter-Transistor (PMOS-Transistor) (P1), der ein Gate, das mit dem zweiten Ausgang gekoppelt ist, ein Source, das mit der Versorgungsspannung (VDDD) gekoppelt ist, und ein Drain, das mit einem Stromspiegel gekoppelt ist, aufweist. In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner den dritten Widerstand (R0) und einen zweiten PMOS-Transistor (P0), der ein Source, das mit der Versorgungsspannung (VDDD) gekoppelt ist, ein Drain, das mit dem dritten Widerstand (R0) gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, umfasst.
  • In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner einen Satz drain-erweiterte n-Typ-Transistoren (DENFETs) 502, die jeweils ein Gate, das mit der Versorgungsspannung (VDDD) gekoppelt ist, aufweisen. In einigen Ausführungsformen umfasst der Satz DENFETs 502 einen ersten DENFET (N8), der ein Drain, das mit dem positiven Eingang (inp) gekoppelt ist, z. B. durch einen Widerstand (R3), aufweist, einen zweiten DENFET (N9), der ein Drain, das mit dem ersten Widerstand (R2) gekoppelt ist, aufweist, einen dritten DENFET (N10), der ein Drain, das mit dem zweiten Widerstand (R2) gekoppelt ist, aufweist, einen vierten DENFET (N11), der ein Drain, das mit einem Erststufen-Verstärker 510 des Mehrstufen-Verstärkers 503 gekoppelt ist, aufweist. Die hier offenbarten DEPFETs und DENFETs können eine Hochspannungstoleranz und einen Hochspannungsschutz für andere Schaltkreise der Vergleicherschaltungen bereitstellen.
  • In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner einen Satz n-Typ-Metalloxid-Halbleiter-Transistoren (NMOS-Transistoren) 504, die Gates aufweisen, die miteinander gekoppelt sind, und die jeweils ein Source umfassen, das mit einer Masse gekoppelt ist. In einigen Ausführungsformen umfasst der Satz NMOS-Transistoren 504 einen ersten NMOS-Transistor (N0), der ein Drain, das mit einem Drain des PMOS-Transistors (P1) und mit einem Gate des ersten NMOS-Transistors (N0) gekoppelt ist, aufweist, wobei der PMOS-Transistor (P1) ein Source, das mit der Versorgungsspannung gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, aufweist. Der Satz NMOS-Transistoren 504 kann ferner einen zweiten NMOS-Transistor (N1) umfassen, der ein Drain, das mit einem Source des ersten DENFETs (N8) gekoppelt ist, und ein Gate, das mit dem ersten NMOS-Transistor (N0) gekoppelt ist, aufweist. Der Satz NMOS-Transistoren 504 kann ferner einen dritten NMOS-Transistor (N2), der ein Drain, das mit einem Source des zweiten DENFETs (N9) gekoppelt ist, aufweist, einen vierten NMOS-Transistor (N3), der ein Drain, das mit einem Source des dritten DENFETs (N10) gekoppelt ist, aufweist, und einen fünften NMOS-Transistor (N4), der ein Drain, das mit einem Source des vierten DENFETs (N11) gekoppelt ist, aufweist, umfassen.
  • In einigen Ausführungsformen sind der dritte und vierte NMOS-Transistor (N2 und N3) ein Stromspiegelmultiplikator 505, der ferner eine Bank von NMOS-Transistoren (nicht alle illustriert) umfasst, die selektierbar sind, um einen Referenzstrom an dem zweiten Ausgang des Operationsverstärkers anzupassen. Durch Verwendung des Stromspiegelmultiplikators 505 besteht eine geringere Notwendigkeit für ein Widerstandsnetzwerk, wodurch die RCD-Vergleicherschaltung 500A schneller gemacht wird. Des Weiteren wird eingespeister Strom von dem Stromspiegelmultiplikator 505 getrimmt, indem ein oder mehrere NMOS-Transistoren von der Bank von NMOS-Transistoren (z. B. N2, N3 und mehr) selektiv gewählt werden.
  • In mindestens einer einzelnen Ausführungsform umfasst der Erststufen-Verstärker 510 des Mehrstufen-Verstärker 503 einen ersten Pfad, der mit dem ersten DEPFET (P7) gekoppelt ist. Dieser erste Pfad kann in Serie einen ersten Hochspannungs-p-Typ-Feldeffekttransistor (PFET) (P2) und einen vierten Widerstand (R1) umfassen. Der Erststufen-Verstärker 510 kann ferner einen zweiten Pfad umfassen, der mit dem zweiten DEPFET (P8) gekoppelt ist. Dieser zweite Pfad kann in Serie einen zweiten Hochspannungs-PFET (P3) und einen fünften Widerstand (R1) umfassen. Ein Drain des zweiten Hochspannungs-PFETs (P3) kann mit einem Gate des zweiten Hochspannungs-PFETs (P3) gekoppelt sein. In mindestens einer einzelnen Ausführungsform gehören der erste und zweite Hochspannungs-PFET (P2 und P3) zu einem Satz Hochspannungs-PFETs 512, die Strom in einen Zweitstufen-Verstärker 520A des Mehrstufen-Verstärkers 503 spiegeln. Des Weiteren weisen, in mindestens einer einzelnen Ausführungsform, der vierte Widerstand und der fünfte Widerstand im Wesentlichen identische Widerstandswerte auf, und Gates des ersten und zweiten Hochspannungs-PFET (P2 und P3) sind verbunden. In verschiedenen Ausführungsformen wird die Ausgangsspannungsschwankung des Erststufen-Verstärkers 510 um eine Eingangsgleichtaktspannung des Zweitstufen-Verstärkers 520A unter Verwendung von R1 begrenzt gehalten, um die Reaktionszeit des Erststufen-Verstärkers 510 zu verbessern.
  • Demgemäß kann die Schwellenspannung (Vth) der RCD-Vergleicherschaltung 500A als R2(K1*Iref-K2*Iref) geschrieben werden. Wenn Iref durch v b g R 0
    Figure DE102021121621A1_0004
    ersetzt wird, dann kann Vth als R 2 ∗ ( K 1 − K 2 ) ∗ vbg R 0
    Figure DE102021121621A1_0005
    neu geschrieben werden. Da die Widerstände R0, R1 und R2 ein ähnlicher Typ von chipinternen Widerständen sind, die im Wesentlichen identische Temperaturkoeffizienten aufweisen, würde sich eine Temperaturvariation von R2 und R0 gegenseitig aufheben, und kann Vth = R 2 ∗ ( K 1 − K 2 ) ∗ vbg R 0
    Figure DE102021121621A1_0006
    als unabhängig von Temperaturvariation verstanden werden.
  • In der mindestens einen einzelnen Ausführungsform umfasst Zweitstufen-Verstärker 520A des Mehrstufen-Verstärkers 503 einen dritten Hochspannungs-PFET (P4), der ein Source, das mit dem ersten DEPFET (P7) gekoppelt ist, und ein Gate, das mit Gates des ersten und zweiten Hochspannungs-PFET (P2 und P3) gekoppelt ist, aufweist. Der Zweitstufen-Verstärker 520A kann ferner einen vierten Hochspannungs-PFET (P5) umfassen, der ein Source, das mit dem zweiten DEPFET (P8) gekoppelt ist, und ein Gate, das mit einem Drain des ersten Hochspannungs-PFETs (P2) gekoppelt ist, aufweist. Der Zweitstufen-Verstärker 520A einen dritten DEPFET (P9), der mit dem dritten Hochspannungs-PFET (P4) gekoppelt ist, einen vierten DEPFET (P10), der mit dem vierten Hochspannungs-PFET (P5) gekoppelt ist, wobei Gates des dritten und vierten DEPFETs (P9 und P10) miteinander gekoppelt sind. Der Zweitstufen-Verstärker 520A kann ferner einen ersten PMOS-Transistor (P11) umfassen, der ein Source, das mit dem dritten DEPFET (P9) gekoppelt ist, aufweist, einen zweiten PMOS-Transistor (P12), der ein Source, das mit dem vierten DEPFET (P10) gekoppelt ist, aufweist, wobei Gates des ersten und zweiten PMOS-Transistors mit der Versorgungsspannung (VDDD) gekoppelt sind und Drains des ersten und zweiten PMOS-Transistors mit der Masse gekoppelt sind. Der Zweitstufen-Verstärker 520A kann ferner einen dritten PMOS-Transistor (P6) umfassen, der ein Source, das mit dem Source des zweiten PMOS-Transistors (P12) gekoppelt ist, ein Drain, das mit der Masse gekoppelt ist, und ein Gate, das mit dem Source des ersten PMOS-Transistors (P11) gekoppelt ist, aufweist.
  • In der mindestens einen einzelnen Ausführungsform umfasst die RCD-Vergleicherschaltung 500A ferner eine Ausgangsstufe 530 des Mehrstufen-Verstärkers 503. In einigen Ausführungsformen umfasst die Ausgangsstufe 530 einen ersten n-Typ-Metalloxid-Halbleiter-Transistor (NMOS-Transistor) (N5), der ein Drain, das mit dem Gate des dritten PMOS-Transistors (P6) gekoppelt ist, ein Gate, das mit dem Drain des ersten NMOS-Transistors (N5) gekoppelt ist, und ein Source, das mit der Masse gekoppelt ist, aufweist. Die Ausgangsstufe 530 kann ferner einen zweiten NMOS-Transistor (N6) umfassen, der ein Drain, das mit einem Source des dritten PMOS-Transistors (P6) gekoppelt ist, ein Gate, das mit dem Gate des ersten NMOS-Transistors (N5) gekoppelt ist, und ein Source, das mit der Masse gekoppelt ist, aufweist. Die Ausgangsstufe 530 kann ferner einen dritten NMOS-Transistor (N7) umfassen, der ein Drain, das mit der Versorgungsspannung (VDDD) durch einen Konstantstrombias 525 gekoppelt ist, ein Gate, das mit dem Drain des zweiten NMOS-Transistors (N6) gekoppelt ist, und ein Source, das mit der Masse gekoppelt ist, aufweist. Die Ausgangsstufe 530 kann ferner einen ausgangsinvertierten Puffer 532 umfassen, der zwischen dem Drain des dritten NMOS-Transistors und dem Ausgang gekoppelt ist.
  • In einigen Ausführungsformen ist die Ausgangsschwankung des Zweitstufen-Verstärkers 520A um Vthn von NMOS N7 eines stromarmen Wechselrichters (zusammengesetzt aus dem ersten und zweiten PMOS-Transistor P11 und P12 und dem ersten und zweiten NMOS-Transistor N5 und N6) unter Verwendung des dritten PMOS-Transistors (P6) als Sourcefolger geklemmt, um die Geschwindigkeit zu verbessern. Insbesondere wird angenommen, dass der Stackstrom durch den zweiten NMOS-Transistor (N6) zwei Stromkomponenten, I1 und 12, aufweist. Wenn der Vergleichereingangszustand derart ist, dass das Gate des dritten NMOS-Transistors (N7) niedrig sein soll, Ausschalten von N7. In diesem Fall, I1>I2, ist das Source von P6 gleich Null („0“), und die Gate-Spannung von P6 ist -VGS von N5, sodass P7 ebenfalls ausgeschaltet wird. Wenn der Vergleichereingangszustand jedoch derart ist, dass das Gate von N7 hoch sein soll, Einschalten von N7. In diesem Fall, I1<I2, würde die Gate-Spannung von N7 versuchen, hoch zu gehen, Einschalten von N7. Sobald das Gate N7 höher als die Einschalt-Schwellenspannung von P6 geht, wird P6 eingeschaltet, und der zusätzliche Strom (12-11) fließt P6. An diesem Punkt klemmt die Gate-Spannung von N7 an (VGS von N5+VSG von P6). Auf diese Weise wird der Ausgang des Zweitstufen-Verstärkers 520A (ein Gate von N7) auf eine niedrige Spannungsschwankung begrenzt, was hilft, diesen Knoten schnell zu laden/entladen und die Geschwindigkeit/Reaktionszeit der RCD-Vergleicherschaltung 500A zu verbessern.
  • 5B ist ein schematisches Diagramm einer RCD-Vergleicherschaltung 500B gemäß mindestens einer alternativen Ausführungsform. Die RCD-Vergleicherschaltung 500B ist im Wesentlichen die gleiche wie die RCD-Vergleicherschaltung 500A, abgesehen von einer Variation in einem Zweitstufen-Verstärker 520B verglichen mit dem Zweitstufen-Verstärker 520A. In dieser Ausführungsform werden die Sources des dritten und vierten Hochspannungs-PFETs (P4 und P5) stattdessen zusammengelegt und mit einem Konstantstrombias 525 gekoppelt, um eine Pinleckstromreduzierung an den Sources von P4 und P5 bereitzustellen.
  • Abwärts-Aufwärts-Wandler, wie etwa der BB-Wandler 100, sind konzipiert, um entweder in einem Puls-Skip-Modus (PSM) oder erzwungenen kontinuierlichen Leitungsmodus (Forced-Continuous-Conduction Mode, FCCM) zu arbeiten. Der PSM ist ein Typ eines diskontinuierlichen Leitungsmodus (DCM), bei dem der Strom durch den Abwärts-Aufwärts-Wandler 100 bei jedem Zyklus Null („0“) erreicht. Des Weiteren ist der FCCM ein Typ eines kontinuierlichen Leitungsmodus (CCM), in bei dem der Strom kontinuierlich ist, aber bei jedem Zyklus negativ (potenziell wesentlich negativ) wird. Es gibt gewisse Herausforderungen beim Schutz der Schalttechnik bei jedem der PSMbasierten und FCCM-basierten Operation des BB-Wandlers 100.
  • Insbesondere ist bei dem FCCM ein negativer Strom oder Gegenstrom von Vout erlaubt, und kann daher Schalttechnik an den BB-Wandler 100 hinzugefügt werden, um gegen große negative Ströme zu schützen, um eine Induktorsättigung in der Gegenrichtung zu vermeiden. Dies umfasst generell das Hinzufügen von Schalltechnik für bidirektionale Stromerfassung an dem Ausgang (Vout), z. B. in Form eines ausgangsseitigen bidirektionale Erfassungs-CSAs. Diese Art von bidirektionaler Stromerfassung, falls in Hardware implementiert, fügt der Konstruktion des USB-Controllers 200 (oder einer anderen Vorrichtung, die den BB-Controller enthält) Komplexität sowie zusätzlichen Die-Bereich hinzu.
  • Des Weiteren ist bei dem PSM ein Gegenstrom von Vout zu Vin (oder Masse) zu vermeiden, wodurch erforderlich wird, dass mindestens einer von dem ZCD-Vergleicher 222 (für die Low-Side) oder dem RCD-Vergleicher 224 (für die High-Side) den USB-Controller 200 vor Gegenstrom schützt. Generell werden die Schwellenspannungen für den RCD-Vergleicher 224 und den ZCD-Vergleicher 222 auf der positiven Seite der Stromkurve gehalten, um eine Verzögerung bei der Erfassung und Ausschaltung der externen FETs zu kompensieren. Es kann zum Beispiel sein, dass eine Spannung von rund 1-2 mV durch den RCD-Vergleicher 224 oder den ZCD-Vergleicher 222 erfasst werden muss, wofür eine genaue Gegenstromdetektion erforderlich ist, wobei eine Verzögerung beim Ausschalten des zweiten High-Side-Schalters 110 bzw. des ersten Low-Side-Schalters 106 entsteht. Für einen breiten Bereich der Eingangs-/Ausgangsspannungen des USB-Controllers 200 variiert die Neigung des Stroms durch den Induktor 102 nahezu 25 Mal (z. B. Vin-Vout/L = 15 V/L bis (Vin-Vout)/L = 0,6 V/L), wodurch eine große Variation des Stroms verursacht wird, bei dem Schalter an Gegenstromdetektionsschwellen ausgeschaltet werden.
  • Diese große Variation des Stroms wirkt sich negativ auf die Effizienz über die Vin- oder Vout-Bereiche aus und resultiert lediglich in einer Effizienzspitze an einer konkreten Vin- oder Vout-Kombination für eine DCM-Operation. Effizienz geht zum Beispiel verloren als Resultat von entweder früher Ausschaltung (Diodenleitung) oder später Ausschaltung (Gegenstrom) für einen breiten Bereich von Vin- oder Vout-Werten aufgrund des breiten Bereichs der Induktorstromneigung. Das Offset zum Bereitstellen einer Nullstromdetektion kann über Ecken und mit der Temperatur variieren und Hardwarekonstruktionen müssen daher so konstruiert werden, dass sie die Schlimmstfall-Offsets abdecken, welche die Effizienz für typische siliziumbasierte Konstruktionen verschlechtern. Um die Effizienz zu verbessern, müssen der RCD-Vergleicher 224 und der ZCD-Vergleicher 222 weniger als 1 mV genau sein und eine Verzögerung von weniger als 50 ns aufweisen, was ebenfalls die Hardwarekonstruktionskomplexität und den zu implementierenden Die-Bereich wesentlich vergrößert.
  • Um diese Mängel bei Hardwarekonstruktionen zu beheben, kann die BB-Steuerungslogik 210 adaptiert werden, um eine programmierbare Steuerung der Arbeitsweise des ZCD-Controllers 222 und des RCD-Vergleichers 224 zu ermöglichen, ohne weitere Hardware hinzuzufügen. Zum Beispiel können bei diesen Vergleichern mindestens drei Programmierungsebenen angewandt werden. Als Erstes, Aktivieren eines Programmierungsbereichs bei Schwellenreferenzspannungen in jedem Vergleicher (z. B. zwischen -14 mV und +14 mV) mit mindestens einer Auflösung von 0,6 mV. Als Zweites, Aktivieren einer Programmierung, bei der der Bereich der Schwellenreferenzspannungen verdoppelt werden kann (z. B. -28 mV bis +28 mV) mit einer entsprechenden Verdopplung der Auflösung (z. B. 1,2 mV). Obwohl +/- 14 mV und +/- 28 mV als Beispiele verwendet werden, sind zusätzliche Spannungsbereiche denkbar. Als Drittes, das Aktivieren und/oder Deaktivieren des ZCD-Vergleichers 222 (an LS1) oder des RCD-Vergleichers 224 (an HS2) basierend auf Operationsmodus.
  • Die BB-Steuerungslogik 210 kann Hardware umfassen, die durch Firmware in dem USB-Controller 200 programmierbar (oder konfigurierbar) ist, um die hier beschriebene Funktionalität zu implementieren. Zum Beispiel kann die Hardware der BB-Steuerungslogik 210 synthetisierte (oder digitale) logische Leseregister, Multiplikatoren, UND-Gates, ODER-Gates und dergleichen umfassen. Die Programmierung der Hardware innerhalb der BB-Steuerungslogik 210 kann aktualisiert werden, wie etwa nach der Herstellung und/oder gemäß einem durch den Kunden eingestellten Operationsmodus.
  • In verschiedenen Ausführungsformen kann, wenn der BB-Wandler 100 in dem PSM arbeitet, die BB-Steuerungslogik 210 Vin- und Vout-Spannungen erfassen, kennt diese die Induktivität des Induktors 102 und Modusinformationen, wobei die BB-Steuerungslogik 210 anhand der Informationen die Neigung des Stroms durch den Induktor 102 berechnen und ZCD- und/oder RCD-Grenzwerte anpassen kann. Das Anpassen dieser Grenzwerte kann das Ausschalten des ersten Low-Side-Schalters 106 (oder LS1) durch den ZCD-Vergleicher 222 und das Ausschalten des zweiten High-Side-Schalters 110 (oder HS2) durch den RCD-Vergleicher 224 sehr nahe am Nulldurchgang des Induktorstroms ermöglichen, um die Effizienz ohne die zusätzliche Konstruktionskomplexität von Hardware zu verbessern. 6A-6B (höhere Stromneigung durch Induktor 102) und 7A-7B (niedrigere Stromneigung durch Induktor 102) illustrieren einige Beispiele an tatsächlichen Induktorausgangsstromwellenformen, mit besonderem Blick auf die Operation des RCD-Vergleichers 224.
  • 6A ist ein Graph einer beispielhaften Induktorausgangswellenform, der die Notwendigkeit für das Triggern und Anpassen von Grenzwerten für den RCD-Vergleicher 224 mit einer höheren Stromsteilheit, illustriert, gemäß mindestens einer einzelnen Ausführungsform. Mit Bezug auf den Graphen von 6A, ausschließlich zum Zweck der Erklärung, wird angenommen, dass Vin 6 V beträgt, Vout 21 V beträgt, die Induktivität (L) des Induktors 102 3 µH beträgt, die Neigung des Induktorstroms (di/dt) 15 A/3 µs, oder 5 A/µs, beträgt, der Widerstandswert des zweiten High-Side-Schalters 110 5 mΩ beträgt, die Erfassungsschwellenspannung des RCD-Vergleichers 224 1,5 mV beträgt und die Erfassungsverzögerung des RCD-Vergleichers 224 100 ns beträgt. Standardmäßig würde ein Fehler auftreten, wenn der eigentliche FET (z. B. der zweite High-Side-Schalter 110) bei -1 mV ausgeschaltet wird, was einem Gegenstrom von 200 mA entspricht.
  • 6B ist ein Graph, der eine logikgenerierte Änderung an den Grenzwerten von 6A, sodass der erste High-Side-Schalter nahe dem Nullstromdurchgang ausgeschaltet wird, illustriert, gemäß mindestens einer einzelnen Ausführungsform. Da die BB-Steuerungslogik 210 die Informationen über Vin, Vout und Induktivität besitzt, kann die BB-Steuerungslogik 210 die Neigung berechnen und den Grenzwert für den RCD-Vergleicher 224 um +2 Marken (jede Marke 0,6 mV) von 1,5 mV auf 2,7 mV ändern. Mit dieser Grenzwertänderung schaltet der FET (der zweite High-Side-Schalter 110) sehr nahe am Nulldurchgang aus, mit einem kleinen Fehler von 0,2 mV, was einem Strom von 40 mA entspricht.
  • 7A ist ein Graph einer beispielhaften Induktorausgangswellenform, der die Notwendigkeit für das Triggern und Anpassen von Grenzwerten für den RCD-Vergleicher 224 mit einer niedrigeren Stromsteilheit illustriert, gemäß mindestens einer einzelnen Ausführungsform. Mit Bezug auf den Graphen von 7A, ausschließlich zum Zweck der Erklärung, wird angenommen, dass Vin 6 V beträgt, Vout 6,6 V beträgt, die Induktivität (L) des Induktors 102 3 µH beträgt, die Neigung des Induktorstroms (di/dt) 0,6 A/3 µs, oder 0,2 A/µs beträgt, der Widerstandswert des zweiten High-Side-Schalters 110 5 mΩ beträgt, die Erfassungsschwellenspannung des RCD-Vergleichers 224 1,5 mV beträgt und die Erfassungsverzögerung des RCD-Vergleichers 224 100 ns beträgt. Standardmäßig würde ein Fehler auftreten, wenn der eigentliche FET (z. B. der zweite High-Side-Schalter 110) bei 1,4 mV ausgeschaltet wird, was einem Strom von 280 mA entspricht, wesentlich mehr Strom als bei dem Beispiel von 6A.
  • 7B ist ein Graph, der eine logikgenerierte Änderung an den Grenzwerten von 7A, sodass der erste High-Side-Schalter nahe dem Nullstromdurchgang ausgeschaltet wird, illustriert, gemäß mindestens einer einzelnen Ausführungsform. Da die BB-Steuerungslogik 210 die Informationen über Vin, Vout und Induktivität besitzt, kann die BB-Steuerungslogik 210 die Neigung berechnen und den Grenzwert für den RCD-Vergleicher 224 um -2 Marken (jede Marke 0,6 mV) von 1,5 mV auf 0,3 mV ändern. Mit dieser Grenzwertänderung schaltet der FET (der zweite High-Side-Schalter 110) sehr nahe am Nulldurchgang aus, mit einem kleinen Fehler von 0,2 mV, was einem Strom von 40 mA entspricht. In mindestens einigen Ausführungsformen werden die Beispiele in den Graphen von 7A-7B in ähnlicher Weise bei der ZCD-Vergleicherschaltung 222 angewandt, um die ZCD-Schwelle sehr nahe an den Nullstrom zu bringen und dadurch die Effizienz zu verbessern.
  • In verschiedenen Ausführungsformen kann, wenn der BB-Wandler 100 in dem FCCM arbeitet, die BB-Steuerungslogik 210 den RCD-Vergleicher 224 an dem zweiten High-Side-Schalter 110 verwenden, um Gegenstrom zu vermeiden. Mit einstellbaren groben Grenzwerten des RCD-Vergleichers 224 kann die BB-Steuerungslogik 210 den RCD-Vergleicher 224 verwenden, um Gegenstrom an einer gewünschten Schwelle (z. B. -5A, -7A oder dergleichen) zu detektieren und auszuschalten, ohne die normale Operation zu beeinträchtigen. Für einen Zwei-Schalter-Modus (z. B. Nur-Abwärts oder Nur-Aufwärts) kann das gleiche Die verwendet werden, ohne die Konstruktion zu ändern, da das hier beschriebene Grenzwertanpassungsschema unabhängig für den ZCD-Vergleicher 222 oder den RCD-Vergleicher 224, z. B. über Firmwarekonfiguration der BB-Steuerungslogik 210, ermöglicht werden kann. Zum Beispiel in dem Nur-Abwärts-Modus, bei dem der zweite High-Side-Schalter 110 umgangen wird (und der zweite Low-Side-Schalter 108 nicht vorhanden ist), kann daher die BB-Steuerungslogik 210 den ZCD-Vergleicher 222 verwenden, um Gegenstrom an einer gewünschten Schwelle (z. B. -5A, -7A oder dergleichen) zu detektieren und auszuschalten, ohne die normale Operation zu beeinträchtigen. Des Weiteren kann, in dem Nur-Aufwärts-Modus, bei dem der erste High-Side-Schalter 104 umgangen wird und der erste Low-Side-Schalter 106 nicht vorhanden ist, die BB-Steuerungslogik 210 den RCD-Vergleicher 224 verwenden, um Gegenstrom an einer gewünschten Schwelle (z. B. -5A, -7A oder dergleichen) zu detektieren und auszuschalten, ohne die normale Operation zu beeinträchtigen. Ein Kunde kann die Firmware basierend auf der Anwendung auf einen von diesen zwei Modi einstellen und die Firmware kann dann die Hardware des BB-Controllers 210 entsprechend programmieren. Das Umschalten von Modi zu einem späteren Zeitpunkt wird zum Beispiel mittels Durchführen einer Firmwareaktualisierung ebenfalls ermöglicht.
  • 8 ist ein Flussdiagramm eines Verfahrens 800 zum Anpassen von Grenzwerten von Abwärts-Aufwärts-Vergleicherschaltungen gemäß mindestens einigen der offenbarten Ausführungsformen. Das Verfahren 800 kann durch Verarbeitungslogik durchgeführt werden, die Hardware (z. B. Verarbeitungsvorrichtung, Schalttechnik, zweckgebundene Logik, programmierbare Logik, Mikrocode, Hardware einer Vorrichtung, integrierte Schaltung etc.), Software (z. B. auf einer Verarbeitungsvorrichtung laufende oder ausgeführte Anweisungen) oder eine Kombination davon umfassen kann. In einigen Ausführungsformen wird das Verfahren 800 durch die BB-Steuerungslogik 210 von 2 durchgeführt. Obwohl in einer konkreten Sequenz oder Reihenfolge gezeigt, kann, sofern nicht anderweitig spezifiziert, die Reihenfolge der Prozesse modifiziert werden. Die illustrierten Ausführungsformen sollten nur als Beispiele verstanden werden und die illustrierten Prozesse können in einer unterschiedlichen Reihenfolge durchgeführt werden, und einige Prozesse können parallel durchgeführt werden. Zusätzlich können in verschiedenen Ausführungsformen ein oder mehrere Prozesse ausgelassen werden. Es sind daher nicht alle Prozesse in jeder Ausführungsform erforderlich. Andere Prozessabläufe sind möglich.
  • Bei Operation 810 ruft die Verarbeitungslogik Abwärts-Aufwärts-Wandler bezogene (oder Nur-Abwärts-Wandler bezogene Informationen oder Nur-Aufwärts-Wandler bezogene Informationen) ab. Die Verarbeitungslogik kann zum Beispiel Vin- und/oder Vout-Spannungen erfassen, die Induktivität des Induktors 102, Modusinformationen bezogen auf den aktuellen Operationsmodus, sowie andere Informationen, die hier mit Bezug auf 6A-6B und 7A-7B erörtert werden, (z. B. als Konfigurationsinformationen, die in einem Festwertspeicher, Flashspeicher etc. gespeichert sind) abrufen.
  • Bei Operation 820 berechnet die Verarbeitungslogik eine Neigung des Induktorstroms basierend auf den Abwärts-Aufwärts-Wandler bezogenen Informationen (oder Nur-Abwärts-Wandler oder Nur-Aufwärts-Wandler bezogenen Informationen).
  • Bei Operation 830 gleicht die Verarbeitungslogik eine Verzögerung auf Nullstromdurchgang des Induktorstroms basierend auf der berechneten Neigung an.
  • Bei Operation 840 passt die Verarbeitungslogik einen oder mehrere Grenzwerte von einem oder mehreren BB-Wandler-Vergleichern (z. B. dem ZCD-Vergleicher 222 oder dem RCD-Vergleicher 224) auf innerhalb eines Schwellenfehlerwertes des Nullstromdurchgangs an. Während der Schwellenfehlerwert in 6A-6B und 7A-7B 0,2 mV beträgt, sind unterschiedliche niedrige Fehlerwerte denkbar (z. B. 0,1 mV, 0,3 mV, 0,4 mV).
  • Bei Operation 850 betreibt die Verarbeitungslogik den Abwärts-Aufwärts-Wandler 100 in einem konkreten BB-Modus unter Verwendung des einen oder der mehreren angepassten Grenzwerte.
  • Bei Operation 860 bestimmt die Verarbeitungslogik optional, ob eine Änderung bei abgerufenen Abwärts-Aufwärts-Wandler bezogenen Informationen (oder Nur-Abwärts-Wandler- oder Nur-Aufwärts-Wandler-Informationen) detektiert wird, z. B. über einen Schwellenwert hinaus, der als „detektiert“ betrachtet wird. Diese detektierte Änderung kann zum Beispiel unter anderem eine Änderung von Vin über eine programmierbare vordefinierte Schwelle hinaus, eine Änderung von Vout über eine programmierbare vordefinierte Schwelle hinaus oder eine Änderung des Operationsmodus, eine Änderung der Umgebungstemperatur über eine programmierbare vordefinierte Schwelle hinaus oder eine Änderung der Die-Temperatur über eine programmierbare vordefinierte Schwelle hinaus umfassen. Diese Änderungen der Abwärts-Aufwärts bezogenen Informationswerte verlangen eine weitere Kalibrierung der BB-Wandler-Vergleicher. Falls daher die Änderung der Informationswerte bei Operation 860 nicht detektiert wird, kehrt das Verfahren 800 auf Operation 850 zurück und setzt fort, mit dem/den zuvor angepassten Grenzwert/en zu arbeiten. Andernfalls kann, falls die Änderung der Informationswerte bei Operation 860 detektiert wird, die Verarbeitungslogik an den Anfang des Verfahrens 800 zurückkehren, z. B. bei Operation 810, um neu angepasste Grenzwerte zur Verwendung während des weiteren Betriebs des BB-Wandlers 100 zu bestimmen.
  • Verschiedene Ausführungsformen der/des hochspannungstoleranten Hochgeschwindigkeits-Gegenstromdetektion und -schutzes für USB-C-Controller, wie hier beschrieben, können verschiedene Operationen umfassen. Diese Operationen können von Hardwarekomponenten, digitaler Hardware und/oder Firmware und/oder Kombinationen davon durchgeführt und/oder gesteuert werden. Wie hier verwendet, kann der Begriff „gekoppelt mit“ durch einen oder mehrere dazwischenliegende Komponenten direkt verbunden oder indirekt verbunden bedeuten. Alle der über verschiedene dieinterne (On-Die) Busse bereitgestellten Signale können mit anderen Signalen zeitmultiplexiert und über einen oder mehrere gemeinsame dieinterne Busse bereitgestellt werden. Zusätzlich kann die Zwischenverbindung zwischen Schaltungskomponenten oder Blöcken als Busse oder als Einzelsignalleitungen gezeigt werden. Jeder der Busse kann alternativ eine oder mehrere Einzelsignalleitungen sein und jede der Einzelsignalleitungen kann alternativ Busse sein.
  • Gewisse Ausführungsformen können als Firmwareanweisungen implementiert werden, die auf einem nicht transitorischen computerlesbaren Medium, wie etwa z. B. einem flüchtigen Speicher und/oder nicht flüchtigen Speicher, gespeichert sind. Diese Anweisungen können verwendet werden, um eine oder mehrere Vorrichtungen zu programmieren und/oder zu konfigurieren, die einen oder mehrere Prozessoren (z. B. CPUs) oder Äquivalente davon (wie etwa z. B. Verarbeitungskerne, Verarbeitungsmaschinen, Mikrocontroller und dergleichen) umfassen, sodass, wenn vom/von den Prozessor(en) oder den Äquivalenten davon ausgeführt, die Anweisungen verursachen, dass die Vorrichtung(en) die hier beschriebenen Operationen für USB-C-Modus-Übergangs-Architektur ausführt/ausführen. Das nicht transitorische computerlesbare Speichermedium kann unter anderem ein elektromagnetisches Speichermedium, einen Festwertspeicher (ROM); Direktzugriffsspeicher (RAM), löschbaren, programmierbaren Speicher (z. B. EPROM und EEPROM), einen Flashspeicher oder einen anderen mittlerweile bekannten oder später entwickelten nicht transitorischen Typ von Medium, das für das Speichern von Informationen geeignet ist, umfassen.
  • Obwohl die Operationen der Schaltung(en) und des Blocks/der Blöcke hier in einer bestimmten Reihenfolge gezeigt und beschrieben werden, kann in einigen Ausführungsformen die Reihenfolge der Operationen von jeder Schaltung/jedem Block geändert werden, sodass gewisse Operationen in einer umgekehrten Reihenfolge durchgeführt werden können oder gewisse Operationen, mindestens teilweise, gleichzeitig und/oder parallel mit anderen Operationen durchgeführt werden können. In anderen Ausführungsformen können Anweisungen oder Teiloperationen von separaten Operationen auf eine intermittierende und/oder alternierende Weise durchgeführt werden.
  • In der vorangehenden Patentschrift wurde die Erfindung unter Verweis auf spezifische beispielhafte Ausführungsformen derselben beschrieben. Es versteht sich jedoch von selbst, dass verschiedene Änderungen an diesen vorgenommen werden können, ohne von dem in den beiliegenden Ansprüchen beschriebenen umfassenderen Wesen und Umfang der Erfindung abzuweichen. Die Patentschrift und Zeichnungen sind demgemäß als illustrativ und nicht beschränkend aufzufassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/073580 [0001]
    • US 63/074075 [0001]

Claims (20)

  1. Ein Universal-Serial-Bus-Typ-C-Controller (USB-Typ-C-Controller), der Folgendes beinhaltet: einen Gate-Treiber-Abwärts-Wandler, der mit einem ersten High-Side-Schalter und mit einem ersten Low-Side-Schalter eines Abwärts-Aufwärts-Wandlers gekoppelt ist, wobei der Abwärts-Aufwärts-Wandler für Spannungsschwankungen von 20 Volt oder mehr an einem Eingang und einem Ausgang des Induktors des Aufwärts-Wandlers fähig ist; einen Nulldurchgangsdetektions-Vergleicher, des Gate-Treiber-Abwärts-Wandlers, der mit dem ersten Low-Side-Schalter gekoppelt ist, wobei Eingänge des Nulldurchgangsdetektions-Vergleichers eine Masse und den Eingang des Induktors beinhalten, und wobei der Nulldurchgangsdetektions-Vergleicher, während der Abwärts-Aufwärts-Wandler in einem Abwärtsmodus arbeitet, für Folgendes dient: Detektieren eines Nullstromflusses durch den ersten Low-Side-Schalter; und Ausschalten des ersten Low-Side-Schalters als Reaktion auf das Detektieren des Nullstromflusses durch den ersten Low-Side-Schalter; einen Gate-Treiber-Aufwärts-Wandler, der mit einem zweiten High-Side-Schalter und mit einem einem zweiten Low-Side-Schalter des Abwärts-Aufwärts-Wandlers gekoppelt ist; und einen Gegenstromdetektions-Vergleicher, des Gate-Treiber-Aufwärts-Wandlers, der mit dem zweiten High-Side-Schalter gekoppelt ist, wobei Eingänge des Gegenstromdetektions-Vergleichers eine Ausgangsspannung und den Ausgang des Induktors beinhalten, und wobei der Gegenstromdetektions-Vergleicher, während der Abwärts-Aufwärts-Wandler in einem Aufwärtsmodus arbeitet, für Folgendes dient: Detektieren eines Nullstromflusses durch den zweiten High-Side-Schalter; und Ausschalten des zweiten High-Side-Schalters als Reaktion auf das Detektieren des Nullstromflusses durch den zweiten High-Side-Schalter.
  2. USB-Typ-C-Controller gemäß Anspruch 1, wobei der Nulldurchgangsdetektions-Vergleicher für das Detektieren des Nullstromflusses durch den Induktor innerhalb eines Zeitbereichs von 5-20 Nanosekunden (ns) dient.
  3. USB-Typ-C-Controller gemäß Anspruch 1, wobei der Gegenstromdetektions-Vergleicher für das Detektieren des Nullstromflusses durch den zweiten High-Side-Schalter innerhalb eines Zeitbereichs von 5-20 Nanosekunden (ns) dient.
  4. Eine Nulldurchgangsdetektions-Vergleicherschaltung, die Folgendes beinhaltet: einen negativen Eingang, der mit einer Masse eines Abwärts-Aufwärts-Wandlers gekoppelt ist; einen positiven Eingang, der mit einem Eingang eines Induktors des Abwärts-Aufwärts-Wandlers gekoppelt ist; einen Ausgang, der mit einem Gate eines ersten Low-Side-Schalters des Abwärts-Aufwärts-Wandlers gekoppelt ist, wobei ein Wert an dem Ausgang als Reaktion auf das Detektieren eines Nullstromflusses durch den ersten Low-Side-Schalter aufgeschaltet wird, während der Abwärts-Aufwärts-Wandler in einem Abwärtsmodus arbeitet; einen ersten Widerstand, der mit dem negativen Eingang gekoppelt ist; einen zweiten Widerstand, der mit dem positiven Eingang gekoppelt ist, wobei der erste Widerstand einen im Wesentlichen mit dem zweiten Widerstand identischen Widerstandswert aufweist; einen ersten drain-erweiterten n-Typ-Transistor (DENFET), der mit dem ersten Widerstand gekoppelt ist; einen zweiten DENFET, der mit dem zweiten Widerstand gekoppelt ist, wobei Gates des ersten und zweiten DENFET mit einer Versorgungsspannung gekoppelt sind; einen Operationsverstärker, der Folgendes beinhaltet: einen zweiten positiven Eingang, der mit einer Masse durch einen dritten Widerstand gekoppelt ist; einen zweiten negativen Eingang, der mit einer Bandabstandsspannungsreferenz gekoppelt ist; und einen zweiten Ausgang; und einen Mehrstufen-Verstärker, der zwischen dem zweiten Ausgang des Operationsverstärkers, dem ersten und zweiten DENFET und dem Ausgang gekoppelt ist.
  5. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 4, wobei der erste Widerstand und der zweite Widerstand Regelwiderstände sind, die anpassbar sind, um einen Detektionsschwellenstrom einzustellen.
  6. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 4, die ferner Folgendes beinhaltet: einen p-Typ-Metalloxid-Halbleiter-Transistor (PMOS-Transistor), der ein Gate, das mit dem zweiten Ausgang gekoppelt ist, ein Source, das mit der Versorgungsspannung gekoppelt ist, und ein Drain, das mit einer ersten Stufe des Mehrstufen-Verstärkers gekoppelt ist, aufweist; den dritten Widerstand; und einen zweiten PMOS-Transistor, der Folgendes beinhaltet: ein Source, das mit der Versorgungsspannung gekoppelt ist; ein Drain, das mit dem dritten Widerstand gekoppelt ist; und ein Gate, das mit dem zweiten Ausgang gekoppelt ist.
  7. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 4, die ferner Folgendes beinhaltet: einen dritten DENFET, der mit dem negativen Eingang gekoppelt ist; einen vierten DENFET, der mit dem positiven Eingang gekoppelt ist; und einen Stromspiegelmultiplikator, der zwischen dem zweiten Ausgang und dem dritten und vierten DENFET gekoppelt ist, wobei der Stromspiegelmultiplikator eine Bank von PMOS-Transistoren beinhaltet, die selektierbar sind, um einen Referenzstrom an dem zweiten Ausgang des Operationsverstärkers anzupassen.
  8. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 7, wobei der Stromspiegelmultiplikator mindestens Folgendes beinhaltet: einen ersten PMOS-Transistor, der ein Source, das mit der Versorgungsspannung gekoppelt ist, ein Drain, das mit dem dritten DENFET gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, beinhaltet; und einen zweiten PMOS-Transistor, der ein Source, das mit der Versorgungsspannung gekoppelt ist, ein Drain, das mit dem vierten DENFET gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, beinhaltet.
  9. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 4, wobei der Mehrstufen-Verstärker Folgendes beinhaltet: einen Erststufen-Verstärker, der mit dem zweiten Ausgang gekoppelt ist; einen Zweitstufen-Verstärker, der mit dem Erststufen-Verstärker gekoppelt ist; und eine Ausgangsstufe, die zwischen dem Zweitstufen-Verstärker und dem Ausgang gekoppelt ist.
  10. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 9, wobei der Erststufen-Verstärker Folgendes beinhaltet: einen ersten Pfad, der mit dem ersten DENFET gekoppelt ist und in Serie einen vierten Widerstand und einen ersten n-Typ-Metalloxid-Halbleiter-Transistor (NMOS-Transistor) beinhaltet, wobei ein Gate des ersten NMOS-Transistors mit einem Drain des ersten NMOS-Transistors gekoppelt ist; und einen zweiten Pfad, der mit dem zweiten DENFET gekoppelt ist und in Serie einen fünften Widerstand und einen zweiten NMOS-Transistor beinhaltet, wobei der vierte Widerstand und der fünfte Widerstand im Wesentlichen identische Widerstandswerte aufweisen, und wobei Gates des ersten und zweiten NMOS-Transistors verbunden sind.
  11. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 10, wobei der Zweitstufen-Verstärker Folgendes beinhaltet: einen dritten Pfad, der in Serie einen ersten PMOS-Transistor und einen dritten NMOS-Transistor beinhaltet, wobei der erste PMOS-Transistor ein Source, das mit einer Versorgungsspannung gekoppelt ist, ein Drain, das mit einem Drain des dritten NMOS-Transistors gekoppelt ist, und ein Gate, das mit dem Drain gekoppelt ist, beinhaltet, und wobei der dritte NMOS-Transistor ein Source, das mit dem zweiten DENFET gekoppelt ist, und ein Gate, das mit Gates des ersten und zweiten NMOS-Transistors gekoppelt ist, beinhaltet; einen vierten Pfad, der in Serie einen zweiten PMOS-Transistor und einen vierten NMOS-Transistor beinhaltet, wobei der zweite PMOS-Transistor ein Source, das mit der Versorgungsspannung gekoppelt ist, ein Drain, das mit einem Drain des vierten NMOS-Transistors gekoppelt ist, und ein Gate, das mit dem Gate des ersten PMOS-Transistors gekoppelt ist, beinhaltet, und wobei der vierte NMOS-Transistor ein Source, das mit dem ersten DENFET gekoppelt ist, und ein Gate, das mit Drain des zweiten NMOS-Transistors gekoppelt ist, beinhaltet; und einen fünften NMOS-Transistor, der ein Drain, das mit der Versorgungsspannung gekoppelt ist, ein Source, das mit Drains des ersten PMOS-Transistors und des vierten NMOS-Transistors gekoppelt ist, und ein Gate, das mit dem Drain des ersten PMOS-Transistors gekoppelt ist, beinhaltet.
  12. Nulldurchgangsdetektions-Vergleicherschaltung gemäß Anspruch 11, wobei die Ausgangsstufe Folgendes beinhaltet: einen vierten PMOS-Transistor, der in Serie mit einem sechsten NMOS-Transistor gekoppelt ist; wobei der dritte PMOS-Transistor ein Source, das mit einer Versorgungsspannung gekoppelt ist, ein Drain, das mit einem Drain des sechsten NMOS-Transistors und mit einem Ausgangspuffer gekoppelt ist, der wiederum mit dem Ausgang gekoppelt ist, beinhaltet; und wobei der sechste NMOS-Transistor ein Source, das mit einer Stromquelle gekoppelt ist, die mit der Masse gekoppelt ist, beinhaltet, wobei Gates des dritten PMOS-Transistors und des sechsten NMOS-Transistors mit dem Zweitstufen-Verstärker gekoppelt sind.
  13. Eine Gegenstromdetektions-Vergleicherschaltung, die Folgendes beinhaltet: einen negativen Eingang, der mit einem Ausgang eines Induktors eines Abwärts-Aufwärts-Wandlers gekoppelt ist; einen positiven Eingang, der mit einem Spannungsbus-Ausgang (Vbus-Ausgang) des Abwärts-Aufwärts-Wandlers gekoppelt ist; einen Ausgang, der mit einem Gate eines zweiten High-Side-Schalters des Abwärts-Aufwärts-Wandlers gekoppelt ist, wobei ein Wert an dem Ausgang als Reaktion auf das Detektieren eines Nullstromflusses durch den zweiten High-Side-Schalter aufgeschaltet wird während der Abwärts-Aufwärts-Wandler in einem Aufwärtsmodus arbeitet; einen ersten Widerstand, der mit dem negativen Eingang gekoppelt ist; einen zweiten Widerstand, der mit dem positiven Eingang gekoppelt ist, wobei der erste Widerstand einen im Wesentlichen mit dem zweiten Widerstand identischen Widerstandswert aufweist; einen ersten drain-erweiterten p-Typ-Transistor (DEPFET), der mit dem ersten Widerstand gekoppelt ist; einen zweiten DEPFET, der mit dem zweiten Widerstand gekoppelt ist, wobei Gates des ersten und zweiten DEPFETs miteinander gekoppelt sind; einen Operationsverstärker, der Folgendes beinhaltet: einen zweiten positiven Eingang, der mit einer Masse durch einen dritten Widerstand gekoppelt ist; einen zweiten negativen Eingang, der mit einer Bandabstandsspannungsreferenz gekoppelt ist; und einen zweiten Ausgang; und einen Mehrstufen-Verstärker, der zwischen dem zweiten Ausgang des Operationsverstärkers, dem ersten und zweiten DEPFET und dem Ausgang gekoppelt ist.
  14. Gegenstromdetektions-Vergleicherschaltung gemäß Anspruch 13, wobei der erste Widerstand und der zweite Widerstand Regelwiderstände sind, die anpassbar sind, um einen Detektionsschwellenstrom einzustellen.
  15. Gegenstrom-Vergleicherschaltung gemäß Anspruch 13, die ferner Folgendes beinhaltet: einen p-Typ-Metalloxid-Halbleiter-Transistor (PMOS-Transistor), der ein Gate, das mit dem zweiten Ausgang gekoppelt ist, ein Source, das mit einer Versorgungsspannung gekoppelt ist, und ein Drain, das mit einem Stromspiegel gekoppelt ist, aufweist; den dritten Widerstand; und einen zweiten PMOS-Transistor, der Folgendes beinhaltet: ein Source, das mit der Versorgungsspannung gekoppelt ist; ein Drain, das mit dem dritten Widerstand gekoppelt ist; und ein Gate, das mit dem zweiten Ausgang gekoppelt ist.
  16. Gegenstrom-Vergleicherschaltung gemäß Anspruch 13, die ferner Folgendes beinhaltet: einen Satz drain-erweiterte n-Typ-Transistoren (DENFETs), die jeweils ein Gate, das mit einer Versorgungsspannung gekoppelt ist, aufweisen, wobei der Satz DENFETs Folgendes beinhaltet: einen ersten DENFET, der ein Drain, das mit dem positiven Eingang gekoppelt ist, beinhaltet; einen zweiten DENFET, der ein Drain, das mit dem ersten Widerstand gekoppelt ist, beinhaltet; einen dritten DENFET, der ein Drain, das mit dem zweiten Widerstand gekoppelt ist, beinhaltet; und einen vierten DENFET, der ein Drain, das mit einem Erststufen-Verstärker des Mehrstufen-Verstärkers gekoppelt ist, beinhaltet; und einen Satz n-Typ-Metalloxid-Halbleiter-Transistoren (NMOS-Transistoren), die Gates beinhalten, die miteinander gekoppelt sind, und die jeweils ein Source, das mit einer Masse gekoppelt ist, beinhalten, wobei der Satz NMOS-Transistoren Folgendes beinhaltet: einen ersten NMOS-Transistor, der ein Drain, das mit einem Drain eines PMOS-Transistors und mit einem Gate des ersten NMOS-Transistors gekoppelt ist, beinhaltet, wobei der PMOS-Transistor ein Source, das mit der Versorgungsspannung gekoppelt ist, und ein Gate, das mit dem zweiten Ausgang gekoppelt ist, beinhaltet; einen zweiten NMOS-Transistor, der ein Drain, das mit einem Source des ersten DENFETs gekoppelt ist, und ein Gate, das mit dem ersten NMOS-Transistor gekoppelt ist, beinhaltet; einen dritten NMOS-Transistor, der ein Drain, das mit einem Source des zweiten DENFETs gekoppelt ist, beinhaltet; einen vierten NMOS-Transistor, der ein Drain, das mit einem Source des dritten DENFETs gekoppelt ist, beinhaltet; und einen fünften NMOS-Transistor, der ein Drain, das mit einem Source des vierten DENFETs gekoppelt ist, beinhaltet.
  17. Gegenstrom-Vergleicherschaltung gemäß Anspruch 16, wobei der dritte und vierte NMOS-Transistor ein Stromspiegelmultiplikator sind, der ferner eine Bank von NMOS-Transistoren beinhaltet, die selektierbar sind, um einen Referenzstrom an dem zweiten Ausgang des Operationsverstärkers anzupassen.
  18. Gegenstrom-Vergleicherschaltung gemäß Anspruch 13, wobei ein Erststufen-Verstärker des Mehrstufen-Verstärkers Folgendes beinhaltet: einen ersten Pfad, der mit dem ersten DEPFET gekoppelt ist und in Serie einen ersten Hochspannungs-p-Typ-Feldeffekttransistor (PFET) und einen vierten Widerstand beinhaltet; und einen vierten Pfad, der mit dem zweiten DEPFET gekoppelt ist und in Serie einen zweiten Hochspannungs-PFET und einen fünften Widerstand beinhaltet, wobei ein Drain des zweiten Hochspannungs-PFETs mit einem Gate des zweiten Hochspannungs-PFETs gekoppelt ist, wobei der vierte Widerstand und der fünfte Widerstand im Wesentlichen identische Widerstandswerte aufweisen, und wobei Gates des ersten und zweiten Hochspannungs-PFETs verbunden sind.
  19. Gegenstrom-Vergleicherschaltung gemäß Anspruch 18, wobei ein Zweitstufen-Verstärker des Mehrstufen-Verstärkers Folgendes beinhaltet: einen dritten Hochspannungs-PFET, der ein Source, das mit dem ersten DEPFET gekoppelt ist, und ein Gate, das mit Gates des ersten und zweiten Hochspannungs-PFETs gekoppelt ist, beinhaltet; einen vierten Hochspannungs-PFET, der ein Source, das mit dem zweiten DEPFET gekoppelt ist, und ein Gate, das mit einem Drain des ersten Hochspannungs-PFETs gekoppelt ist, beinhaltet; einen dritten DEPFET, der mit dem dritten Hochspannungs-PFET gekoppelt ist; einen vierten DEPFET, der mit dem vierten Hochspannungs-PFET gekoppelt ist, wobei Gates des dritten und vierten DEPFETs miteinander gekoppelt sind; einen ersten PMOS-Transistor, der ein Source, das mit dem dritten DEPFET gekoppelt ist, beinhaltet; einen zweiten PMOS-Transistor, der ein Source, das mit dem vierten DEPFET gekoppelt ist, beinhaltet, wobei Gates des ersten und zweiten PMOS-Transistors mit einer Versorgungsspannung gekoppelt sind und Drains des ersten und zweiten PMOS-Transistors mit der Masse gekoppelt sind; und einen dritten PMOS-Transistor, der ein Source, das mit dem Source des zweiten PMOS-Transistors gekoppelt ist, ein Drain, das mit der Masse gekoppelt ist, und ein Gate, das mit dem Source des ersten PMOS-Transistors gekoppelt ist, beinhaltet.
  20. Gegenstromdetektions-Vergleicherschaltung gemäß Anspruch 19, wobei eine Ausgangsstufe des Mehrstufen-Verstärkers Folgendes beinhaltet: einen ersten n-Typ-Metalloxid-Halbleiter-Transistor (NMOS-Transistor), der ein Drain, das mit dem Gate des dritten PMOS-Transistors gekoppelt ist, ein Gate, das mit dem Source des ersten NMOS-Transistors gekoppelt ist, und ein Source, das mit der Masse gekoppelt ist, beinhaltet; einen zweiten NMOS-Transistor, der ein Drain, das mit einem Source des dritten PMOS-Transistors gekoppelt ist, ein Gate, das mit dem Gate des ersten NMOS-Transistors gekoppelt ist, und ein Source, das mit der Masse gekoppelt ist, beinhaltet; einen dritten NMOS-Transistor, der ein Drain, das mit der Versorgungsspannung durch einen Konstantstrombias gekoppelt ist, ein Gate, das mit dem Drain des zweiten NMOS-Transistors gekoppelt ist, und ein Source, das mit der Masse gekoppelt ist, beinhaltet; und einen ausgangsinvertierten Puffer, der zwischen dem Drain des dritten NMOS-Transistors und dem Ausgang gekoppelt ist.
DE102021121621.4A 2020-09-02 2021-08-20 Hochspannungstolerante/r hochgeschwindigkeits-gegenstromdetektion und -schutz für abwärts-aufwärts-wandler Pending DE102021121621A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063073580P 2020-09-02 2020-09-02
US63/073,580 2020-09-02
US202063074075P 2020-09-03 2020-09-03
US63/074,075 2020-09-03
US17/396,317 US11821927B2 (en) 2020-09-02 2021-08-06 High-voltage tolerant, high-speed reverse current detection and protection for buck-boost converters
US17/396,317 2021-08-06

Publications (1)

Publication Number Publication Date
DE102021121621A1 true DE102021121621A1 (de) 2022-03-03

Family

ID=80221658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021121621.4A Pending DE102021121621A1 (de) 2020-09-02 2021-08-20 Hochspannungstolerante/r hochgeschwindigkeits-gegenstromdetektion und -schutz für abwärts-aufwärts-wandler

Country Status (3)

Country Link
US (2) US11821927B2 (de)
CN (1) CN114204813A (de)
DE (1) DE102021121621A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021129368A (ja) * 2020-02-12 2021-09-02 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ
US11671013B2 (en) * 2020-09-02 2023-06-06 Cypress Semiconductor Corporation Control logic performance optimizations for universal serial bus power delivery controller
US11886264B2 (en) * 2020-09-15 2024-01-30 Cypress Semiconductor Corporation Load transient detection circuit and method
KR20220042614A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 직류-직류 변환을 수행하는 전자 장치 및 전자 장치의 동작 방법
CN113890393B (zh) * 2021-09-27 2024-06-14 成都芯源系统有限公司 开关电源电路及其控制电路和方法
US12074529B2 (en) * 2022-05-05 2024-08-27 Cypress Semiconductor Corporation Voltage bus discharge for universal serial bus power delivery
CN117134296B (zh) * 2022-05-20 2024-07-09 安世半导体科技(上海)有限公司 负载开关及电源系统
KR20240107649A (ko) * 2022-12-30 2024-07-09 엘지디스플레이 주식회사 표시 장치
CN116388136B (zh) * 2023-06-01 2023-07-28 盈力半导体(上海)有限公司 一种浪涌电流限制电路及芯片
CN116827087B (zh) * 2023-07-14 2024-02-09 江苏展芯半导体技术股份有限公司 应用于dcm/bcm模式下的开关电源电流估算方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651722B2 (en) * 2018-03-28 2020-05-12 M3 Technology Inc. Advanced constant off-time control for four-switch buck-boost converter
IT201800008221A1 (it) * 2018-08-29 2020-02-29 St Microelectronics Srl Convertitore elettronico, circuito integrato e procedimento di funzionamento di un convertitore elettronico corrispondenti
US10992231B1 (en) * 2019-12-17 2021-04-27 M3 Technology Inc. Buck-boost converter and control method
US11811324B2 (en) * 2020-08-07 2023-11-07 Monolithic Power Systems, Inc. Integrated circuit of a buck-boost converter with output current sensing function

Also Published As

Publication number Publication date
US20220069712A1 (en) 2022-03-03
US20240044951A1 (en) 2024-02-08
CN114204813A (zh) 2022-03-18
US11821927B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
DE102021121621A1 (de) Hochspannungstolerante/r hochgeschwindigkeits-gegenstromdetektion und -schutz für abwärts-aufwärts-wandler
DE102021120912A1 (de) Auffrischung der bootstrap-spannung für einen abwärts-/ aufwärtswandler
DE112020003957T9 (de) Sekundärgesteuerte aktivklemmen-implementierung für verbesserte effizienz
DE112019001318T5 (de) Programmierbare gate-treiber-steuerung in der usb-leistungsabgabe
DE102021122251A1 (de) Transkonduktanzverstärker für abwärts-aufwärts-wandler
DE112019001303T5 (de) Programmierbare vbus-entladung bei usb-stromlieferung
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
DE112020003117T5 (de) Primärcontroller-kalibrierung und -trimmen unter verwendung eines sekundärcontrollers in sekundärgesteuerten sperrwandlern
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
DE112021004593T5 (de) Steuerlogik-leistungsoptimierungen für usb-leistungszufuhr-controller
DE102021121018A1 (de) Programmierbarer sanftanlauf für abwärts-aufwärts-wandler
DE102016101808A1 (de) Spannungswandler für Leistungsverwaltung
DE112016000994T5 (de) Ein niedrigstrom-typ-c-empfänger mit hoher leerlaufrausch- und dc-pegel-unterdrückung
US9958889B2 (en) High and low power voltage regulation circuit
DE112019001910T5 (de) Überstromschutz für universal-serial-bus-typ-c(usb-c)-steckverbindersysteme
DE112018000837T5 (de) Programmierbarer Versorgungsgenerator
DE102004007620B4 (de) Vorladeschaltkreis für die Inbetriebnahme eines DC-DC-Wandlers zur Spannungserhöhung
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE112021004551T5 (de) Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler
DE112020003722T5 (de) Digital-linearer hybrid-schaltkondensator-spannungsregler
DE112019001912T5 (de) Schutz vor umgekehrtem überstrom für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE102008061129B4 (de) Vorrichtungen und Verfahren zum Steuern eines Transistors
DE102021121019A1 (de) Masse- und versorgungskabel-kompensationsarchitektur für usb-leistungszufuhrsubsystem
DE102023105160A1 (de) Floating-gate-treiber mit programmierbarer treiberstärke für ein breites spektrum an universal-serial-bus(usb)-leistungsabgabeanwendungen
EP2194441B1 (de) Schaltung, Verfahren zum Betrieb einer Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed