DE112017002270T5 - Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung, halbleitermodul und leistungsumsetzungsvorrichtung - Google Patents

Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung, halbleitermodul und leistungsumsetzungsvorrichtung Download PDF

Info

Publication number
DE112017002270T5
DE112017002270T5 DE112017002270.3T DE112017002270T DE112017002270T5 DE 112017002270 T5 DE112017002270 T5 DE 112017002270T5 DE 112017002270 T DE112017002270 T DE 112017002270T DE 112017002270 T5 DE112017002270 T5 DE 112017002270T5
Authority
DE
Germany
Prior art keywords
electric field
high electric
semiconductor
resistant sealing
field resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017002270.3T
Other languages
English (en)
Inventor
Kyoko Kojima
Hiroyuki Matsushima
Kazuhiro Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of DE112017002270T5 publication Critical patent/DE112017002270T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

In einer Halbleitervorrichtung, die ein Halbleitermaterial mit großem Bandabstand verwendet, das einen Bandabstand größer als den von Silizium aufweist, ist die Zuverlässigkeit der Halbleitervorrichtung durch Erreichen einer Struktur verbessert, in der die elektrische Feldstärke in der Nähe eines äußeren Endabschnitts eines Halbleiterchips abgebaut wird. Eine Seitenfläche des Halbleiterchips CHP1a ist aus einem Gebiet R1, das eine erste Ecke enthält, einem Gebiet R2, das eine zweite Ecke enthält, und einem Gebiet R3, das zwischen dem Gebiet R1 und dem Gebiet R2 eingeschoben ist, gebildet. An diesem Punkt ist in einem Fall, in dem eine minimale Filmdicke eines gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 als t1 definiert ist und eine maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1 als t2 definiert ist, eine Beziehung t2 ≤ 1,5 × t1 erfüllt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, eine Herstellungstechnik dafür, ein Halbleitermodul und eine Leistungsumsetzungsvorrichtung und bezieht sich auf eine effektive Technik, die angewandt wird beispielsweise auf: eine Halbleitervorrichtung, die ein Halbleitermaterial mit großem Bandabstand, das einen Bandabstand größer als den von Silizium aufweist, verwendet; und eine Herstellungstechnik dafür.
  • Stand der Technik
  • JP 2013-191716 A (PTL 1) offenbart eine Technik, in der die elektrische Feldstärke, die innerhalb eines Silikongels von einem Relaxationsgebiet des elektrischen Felds erzeugt wird, in einem peripheren Gebiet eines SiC-Elements reduziert wird, um eine stabile Durchbrucheigenschaft sicherzustellen. In dieser Technik ist offenbart, dass eine anorganische Schicht, die aus Siliziumoxid besteht, und eine Harzschicht, die auf einem oberen Abschnitt der anorganischen Schicht gebildet ist, zwischen dem Relaxationsgebiet des elektrischen Felds und dem Silikongel vorgesehen sind.
  • JP 2014-236166 A (PTL 2) offenbart eine Technik, in der ein Krümmungsradius eines Eckenabschnitts eines p-Typ-Abschlussgebiets auf einer Seite in [-1-120]-Richtung von einer Mitte eines Halbleiterchips größer eingestellt ist als ein Krümmungsradius eines Eckenabschnitts eines p-Typ-Abschlussgebiets auf einer Seite in [11-20]-Richtung von der Mitte des Halbleiterchips.
  • Entgegenhaltungsliste
  • Patentliteratur
    • PTL 1: JP 2013-191716 A
    • PTL 2: JP 2014-236166 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Beispielsweise weist ein Halbleitermaterial mit großem Bandabstand, das einen Bandabstand aufweist, der größer ist als der von Silizium, eine hohe dielektrische Durchbruchfeldstärke auf, und deshalb ist es möglich, eine Konstruktion bereitzustellen, in der die elektrische Feldstärke innerhalb eines Halbleiterchips verbessert ist, und die Herstellungskosten können durch Verkleinern des Relaxationsgebiets des elektrischen Felds (Abschlussgebiets), das in einem peripheren Randbereich des Halbleiterchips gebildet ist, reduziert werden.
  • Hier ist es erforderlich, dass ein Dichtmaterial für das Halbleitermaterial mit großem Bandabstand eine hohe dielektrische Durchbruchstärke aufweist, weil die elektrische Feldstärke, die an einen Dichtkörper, der mit dem Material mit großem Bandabstand in Kontakt ist, ebenfalls erhöht ist. Beispielsweise ist ein einem Fall von Silizium ein Abschnitt unmittelbar oberhalb eines Relaxationsabschnitts für das elektrische Feld eines Halbleiterchips mit einem Dichtelement wie z. B. Silikongel abgedichtet, in einem Fall eines Halbleitermaterials mit großem Bandabstand übersteigt jedoch die elektrische Feldstärke die dielektrische Durchbruchfeldstärke des Silikongels, und deshalb wird untersucht, ein Isolationselement zwischen dem Relaxationsabschnitt für das elektrische Feld und dem Silikongel einzufügen.
  • An diesem Punkt wird das Isolationselement in einem Prozess zum Montieren eines Halbleiterchips auf einem Isolationssubstrat nach dem Erhalten des Halbleiterchips durch Schneiden eines Halbleiterwafers gebildet. Mit anderen Worten wird ein Isolationsmaterial, das eine Basis des Isolationselements sein soll, mit großer Genauigkeit auf den Relaxationsabschnitt für das elektrische Feld, der an einem peripheren Randabschnitt des Halbleiterchips gebildet ist, getropft. In diesem Fall wird jedoch eine Form eines äußeren Endabschnitts des Isolationselements in einer konischen Form gebildet, die wegen der sehr genauen Tropftechnik einen nachziehenden Rand aufweist. Aufgrund dessen wird die Filmdicke des Isolationselements in der Nähe des äußeren Endabschnitts des Halbleiterchips klein, und es kann eine Wahrscheinlichkeit vorhanden sein, dass die elektrische Feldstärke nicht ausreichend abgebaut werden kann.
  • Was diesen Punkt betrifft, kann, wenn der Relaxationsabschnitt für das elektrische Feld so konstruiert ist, dass er eine ausreichend große Breite aufweist, die elektrische Feldstärke in der Nähe des äußeren Endabschnitts des Halbleiterchips abgebaut werden, in diesem Fall wird jedoch eine Größe des Relaxationsabschnitts für das elektrische Feld, der nicht als ein Halbleiterelementbildungsabschnitt funktioniert, groß, und dadurch wird ein Anstieg der Herstellungskosten verursacht.
  • Deshalb ist es, um die hervorragenden physikalischen Materialeigenschaften des Halbleitermaterials mit großem Bandabstand effektiv zu nutzen, erforderlich, eine Form des Isolationselements so zu konzipieren, dass die elektrische Feldstärke in der Nähe des äußeren Endabschnitts des Halbleiterchips abgebaut werden kann, selbst wenn der Relaxationsabschnitt für das elektrische Feld reduziert ist.
  • Es ist eine Aufgabe der Erfindung, die Zuverlässigkeit einer Halbleitervorrichtung zu verbessern durch Erreichen einer Struktur, in der die elektrische Feldstärke in der Nähe eines äußeren Endabschnitts eines Halbleiterchips in der Halbleitervorrichtung, die ein Halbleitermaterial mit großem Bandabstand verwendet, das einen Bandabstand aufweist, der größer als der von Silizium ist, abgebaut wird. Andere Probleme und neuartige Eigenschaften werden in der Beschreibung der vorliegenden Spezifikation und den begleitenden Zeichnungen verdeutlicht.
  • Lösung der Aufgabe
  • Eine Halbleitervorrichtung gemäß der Ausführungsform enthält einen Halbleiterchip, der ein Halbleitermaterial enthält, das einen Bandabstand größer als den von Silizium aufweist. Hier enthält der Halbleiterchips in einer Seitenansicht: ein Isolationselement, das auf einer Oberfläche des Halbleitersubstrats gebildet ist; und ein Dichtelement, das auf dem Isolationselement gebildet ist und eine dielektrische Durchbruchfeldstärke kleiner als die des Isolationselements aufweist. Zusätzlich ist die Seitenfläche des Halbleiterchips aus einem ersten Gebiet, das eine erste Ecke enthält, einem zweiten Gebiet, das eine zweite Ecke enthält, und einem dritten Gebiet, das zwischen dem ersten Gebiet und dem zweiten Gebiet eingeschoben ist, gebildet. An diesem Punkt ist in dem Fall, wenn eine minimale Filmdicke des Isolationselements in dem dritten Gebiet als t1 definiert ist und eine maximale Filmdicke des Isolationselements in dem ersten Gebiet als t2 definiert ist, eine Beziehung t2 ≤ 1,5 × t1 erfüllt.
  • Ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß einer Ausführungsform enthält einen Schritt (a) zum Vorbereiten eines Halbleiterwafers, der ein Halbleitermaterial enthält, das einen Bandabstand größer als den von Silizium aufweist, und eine Oberfläche aufweist. Zusätzlich sind bereitgestellt: ein Schritt (b) zum Aufbringen eines Isolationsmaterial im Pasten-Zustand auf das erste Aufbringgebiet und das zweite Aufbringgebiet entlang einer ersten Richtung der Oberfläche; und ein Schritt (c) zum Aufbringen des Isolationsmaterials im Pasten-Zustand auf das erste Aufbringgebiet und das dritte Aufbringgebiet entlang einer zweiten Richtung, die die erste Richtung schneidet, auf der Oberfläche. An diesem Punkt ist in Schritt (b) eine Aufbringmenge des Isolationsmaterials in dem ersten Aufbringgebiet kleiner eingestellt als eine Aufbringmenge des Isolationsmaterials in dem zweiten Aufbringgebiet.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß einer Ausführungsform kann die Zuverlässigkeit der Halbleitervorrichtung verbessert sein.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das ein beispielhaftes Dreiphasenmotorsystem zeigt, das auf einen Eisenbahnwagen angewandt ist.
    • 2 ist ein Schaltplan, der eine Schaltungskonfiguration eines Umsetzers und eines Inverters darstellt.
    • 3 ist eine Draufsicht, die eine schematische Struktur eines Halbleiterchips, auf dem eine Diode gebildet ist, aus dem Stand der Technik zeigt.
    • 4 ist eine Querschnittsansicht genommen entlang einer Linie A-A in 3.
    • 5 ist eine schematische Ansicht, die einen Prozess zum Bilden eines gegen ein hohes elektrisches Feld beständigen Dichtelements darstellt.
    • 6 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung aus dem Stand der Technik darstellt.
    • 7 ist eine Querschnittsansicht, die schematisch eine Halbleitervorrichtung gemäß einer Ausführungsform darstellt.
    • 8 ist ein Ablaufplan, der einen Herstellungsprozess für die Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • 9 ist eine Ansicht, die einen Zustand zum Aufbringen eines gegen ein hohes elektrisches Feld beständigen Dichtelements auf einen Halbleiterwafer darstellt.
    • 10 ist eine vergrößerte Ansicht, die einen Teil des Halbleiterwafers darstellt.
    • 11 ist eine Querschnittsansicht, die einen Zustand zum Tropfen des gegen ein hohes elektrisches Feld beständigen Dichtelements aus einem Auftragsgerät, um einen Abschlussabschnitt, der auf dem Halbleiterwafer gebildet ist, zu bedecken, darstellt.
    • 12 ist eine Ansicht, die einen Prozess zum Schneiden des Halbleiterwafers entlang Anrisslinien des Halbleiterwafers darstellt.
    • 13 ist eine Querschnittsansicht, die einen Prozess zum Schneiden des Halbleiterwafers darstellt.
    • 14 ist eine Querschnittsansicht, die einen Zustand nach dem Schneiden des Halbleiterwafers darstellt.
    • 15 ist eine vergrößerte Querschnittsansicht der Umgebung eines Endabschnitts eines Halbleiterchips gemäß der Ausführungsform.
    • 16 ist eine Ansicht, die eine Form darstellt, in der ein Teil eines äußeren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements in einer abgeschrägten Form gebildet ist.
    • 17 ist eine Ansicht, die eine Form darstellt, in der ein Teil des äußeren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements in einer hervorstehenden Form gebildet ist.
    • 18 ist eine Draufsicht, die einen Zustand zum Aufbringen des gegen ein hohes ein hohes elektrisches Feld beständigen Dichtelements auf den Halbleiterwafer darstellt.
    • 19 ist eine Draufsicht, die einen Zustand zum Aufbringen des gegen ein hohes ein hohes elektrisches Feld beständigen Dichtelements auf den Halbleiterwafer darstellt.
    • 20 ist eine Querschnittsansicht genommen entlang einer Linie A-A in 19. 19.
    • 21 ist eine Querschnittsansicht, die schematische die Wölbung eines Halbleiterwafers darstellt.
    • 22 ist eine Ansicht, die einen Zustand zum Ausführen eines Schneideprozesses für einen gewölbten Halbleiterwafer darstellt.
    • 23(a) ist eine Ansicht, die schematisch eine ebene Struktur eines Halbleiterchips darstellt, und 23(b) ist eine Seitenansicht aus einer Pfeilrichtung in 23(a).
    • 24 ist ein Diagramm, das schematisch das Ablösen des gegen ein hohes elektrisches Feld beständigen Dichtelements von dem Halbleitersubstrat darstellt.
    • 25 ist ein Diagramm, das eine schematische Struktur der Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • 26(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen eines gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in einer x-Richtung des Halbleiterwafers darstellt, und 26(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 26(a).
    • 27(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen eines gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in einer y-Richtung des Halbleiterwafers darstellt, und 27(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 27(a).
    • 28 ist ein Diagramm, das eine schematische Struktur einer Halbleitervorrichtung in einem ersten modifizierten Beispiel darstellt.
    • 29(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in der x-Richtung des Halbleiterwafers darstellt, und 29(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 29(a).
    • 30(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in der y-Richtung des Halbleiterwafers darstellt, und 30(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 30(a).
    • 31 ist ein Diagramm, das eine schematische Struktur einer Halbleitervorrichtung in einem zweiten modifizierten Beispiel darstellt.
    • 32(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in der x-Richtung des Halbleiterwafers darstellt, und 32(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 32(a).
    • 33(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtelements in der y-Richtung des Halbleiterwafers darstellt, und 33(b) ist eine Querschnittsansicht, genommen entlang einer Linie A-A in 33(a).
    • 34(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in der x-Richtung des Halbleiterwafers darstellt, und 34(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 34(a).
    • 35(a) ist ein schematisches Diagramm, das einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtelements im Pasten-Zustand in der y-Richtung des Halbleiterwafers darstellt, und 35(b) ist eine Querschnittsansicht genommen entlang einer Linie A-A in 35(a).
    • 36 ist ein Diagramm, das spezifische Zahlenbeispiele entsprechender Parameter für jeden von mehreren Chips, die durch die entsprechenden Parameter definiert sind, darstellt.
    • 37 ist eine schematische Ansicht, die eine Struktur eines Halbleitermoduls gemäß einer Ausführungsform darstellt.
    • 38 ist ein schematisches Diagramm, das eine Struktur des Halbleitermoduls gemäß der Ausführungsform darstellt.
    • 39 ist ein schematisches Diagramm, das eine beispielhafte Planerstruktur eines Isolationssubstrats gemäß einer Ausführungsform darstellt.
  • Beschreibung von Ausführungsformen
  • In den folgenden Ausführungsformen wird die Erfindung wenn notwendig der Einfachheit halber in mehreren Teilabschnitten oder mehreren unterteilten Ausführungsformen beschrieben, die Teilabschnitte oder Ausführungsformen gehören jedoch wechselseitig zusammen, sofern nicht speziell anders festgestellt ist, und ein Teilabschnitte oder eine Ausführungsform ist in einer Beziehung, um ein Modifikationsbeispiel, Einzelheiten und eine zusätzliche Beschreibung und dergleichen aller oder eines Teils anderer Teilabschnitte oder anderer Ausführungsformen bereitzustellen.
  • Zusätzlich ist in den folgenden Ausführungsformen in einem Fall, in dem auf einen numerischen Wert eines Elements oder dergleichen (der eine Zahl, einen Wert, einen Betrag, einen Bereich oder dergleichen davon enthält) Bezug genommen wird, der numerische Wert nicht auf einen spezifizierten Wert beschränkt und kann auch gleich dem oder höher oder niedriger als der spezifizierte Wert sein, sofern nicht speziell anders festgestellt und er offensichtlich grundsätzlich auf den spezifischen Wert beschränkt ist.
  • Darüber hinaus ist es überflüssig zu erwähnen, dass ein Bestandteil davon (der einen Elementschritt oder dergleichen enthält) nicht notwendigerweise wesentlich ist, sofern nicht speziell anders festgestellt oder sie offensichtlich grundsätzlich als wesentlich betrachtet sind.
  • Ähnlich ist in den folgenden Ausführungsformen in einem Fall, in dem auf eine Form, eine Positionsbeziehung oder dergleichen eines Bestandteils oder dergleichen Bezug genommen wird, dasjenige, das im Wesentlichen nahe oder ähnlich einer Form oder dergleichen ist, enthalten, sofern nicht speziell anders festgestellt oder es offensichtlich grundsätzlich als ungeeignet betrachtet ist. Das gleiche gilt für die genannten numerischen Werte und Bereiche.
  • Zusätzlich wird darauf hingewiesen, dass das gleiche Element durch das gleiche Bezugszeichen in allen Zeichnungen bezeichnet wird, um die Ausführungsformen zu beschreiben, und die Wiederholung derselben Beschreibung wird weggelassen. Indessen kann eine Schraffur selbst in einer Draufsicht zum einfachen Verständnis für die Zeichnungen hinzugefügt werden.
  • <Beispielhafte Konfiguration des Dreiphasenmotorsystems>
  • 1 ist ein Blockdiagramm, das ein beispielhaftes Dreiphasenmotorsystem (Leistungsumsetzungsvorrichtung) zeigt, das auf beispielsweise einen Eisenbahnwagen angewandt ist. Wie in 1 dargestellt ist, wird dem Eisenbahnwagen elektrische Leistung aus einer Oberleitung RT über einen Stromabnehmer PG zugeführt. An diesem Punkt ist die hohe Wechselspannung, die aus der Oberleitung RT zugeführt wird, beispielsweise 25 kV oder 15 kV. Die hohe Wechselspannung, die dem Eisenbahnwagen aus der Oberleitung RT über den Stromabnehmer PG zugeführt wird, wird durch einen Haupttransformator vom Isolationstyp MTR auf eine Wechselspannung von beispielsweise 3,3 kV heruntertransformiert. Die Wechselspannung, die heruntertransformiert worden ist, wird durch einen Umsetzer CON in Gleichspannung (3,3 kV) gleichgerichtet. Danach wird die durch den Umsetzer CON umgesetzte Gleichspannung durch einen Inverter INV über einen Kondensator CL in Dreiphasenwechselspannung umgesetzt, deren Phasen um 120 Grad verschoben sind. Dann wird die durch den Inverter INV umgesetzte Dreiphasenwechselspannung einem Dreiphasenmotor MT zugeführt. Als ein Ergebnis wird ein Rad WHL durch Antreiben des Dreiphasenmotors MT gedreht, und dadurch wird ermöglicht, dass sich der Eisenbahnwagen fortbewegt.
  • Somit enthält das Dreiphasenmotorsystem des Eisenbahnwagens den Umsetzer CON und den Inverter INV. 2 ist ein Schaltplan, der eine Schaltungskonfiguration des Umsetzers CON und die des Inverters INV, die in 1 dargestellt sind, darstellt. 1. Wie in 2 dargestellt ist, enthält sowohl der Umsetzer CON als auch der Inverter INV sechs Leistungstransistoren Q1 und sechs Freilaufdioden FRD. Beispielsweise sind, bei Fokussierung auf den Inverter INV, ein oberer Zweig (hochseitiger Schalter) und ein unterer Zweig (tiefseitiger Schalter) bereitgestellt, die jeder der drei Phasen (U-Phase, V-Phase und W-Phase) entsprechen, und sowohl der obere Zweig als auch der untere Zweig sind aus einem Leistungstransistor Q und einer Freilaufdiode FRD, die parallel zueinander geschaltet sind, gebildet. An diesem Punkt funktioniert, während der Leistungstransistor Q1 als ein Schaltelement funktioniert, die Freilaufdiode als ein Gleichrichterelement, das beispielsweise Rückflussstrom, der durch die in dem Dreiphasenmotor MT enthaltene Induktivität verursacht ist, zuführt.
  • Wie vorstehend beschrieben werden die Leistungshalbleiterelemente wie z. B. der Leistungstransistor Q1 und die Freilaufdiode FRD als Hauptkomponenten, die eine Schaltfunktion und eine Gleichrichterfunktion aufweisen, in einer Leistungsumsetzungsausrüstung wie z. B. dem Inverter INV und dem Umsetzer CON verwendet. Beispielsweise wird ein Bipolartransistor mit isoliertem Gate (IGBT), der Silizium (Si) als ein Substratmaterial verwendet, als der Leistungstransistor Q1 verwendet, und eine pn-Sperrschichtdiode, die Silizium als ein Substratmaterial verwendet, wird als die Freilaufdiode FRD verwendet.
  • Bezüglich dieses Punkts wird in letzter Zeit untersucht, als ein Substratmaterial eines Leistungshalbleiterelements ein Halbleitermaterial mit großem Bandabstand, das einen Bandabstand größer als den von Silizium aufweist, zu verwenden, und die Entwicklung eines Leistungshalbleiterelements, das ein solches Halbleitermaterial mit großem Bandabstand verwendet, ist im Gange. Der Grund ist, dass das Halbleitermaterial mit großem Bandabstand eine dielektrische Durchbruchfeldstärke aufweist, die höher ist als die von Silizium, weil das Halbleitermaterial mit großem Bandabstand den Bandabstand aufweist, der größer ist als der von Silizium. Das heißt, da die dielektrische Durchbruchfeldstärke in dem Leistungshalbleiterelement, das das Halbleitermaterial mit großem Bandabstand verwendet, höher ist als die von Silizium, kann die Spannungsfestigkeit selbst ein einem Fall sichergestellt werden, in dem eine Dicke einer Driftschicht (Epitaxieschicht) kleiner gemacht wird als diejenige des Leistungshalbleiterelements, das Silizium als das Substratmaterial verwendet. Darüber hinaus kann in dem Leistungshalbleiterelement, das das Halbleitermaterial mit großem Bandabstand verwendet, der Widerstand im eingeschalteten Zustand durch Reduzieren der Dicke der Driftschicht vorhanden sein. Mit anderen Worten ist es in dem Leistungshalbleiterelement, das das Halbleitermaterial mit großem Bandabstand als das Substratmaterial verwendet, möglich, einen Vorteil zu erhalten, in dem sowohl das Sicherstellen einer ausreichenden Spannungsfestigkeit als auch das Reduzieren des Widerstands im eingeschalteten Zustand erreicht wird, obwohl normalerweise eine Kompromissbeziehung zwischen dem Sicherstellen der Spannungsfestigkeit und dem Reduzieren des Widerstands im eingeschalteten Zustand vorhanden ist.
  • Beispielsweise können Siliziumcarbid (SiC), Galliumnitrid (GaN), Diamant und dergleichen als Beispiele für das Halbleitermaterial mit großem Bandabstand aufgelistet werden, im Folgenden wird jedoch die Beschreibung mit dem Fokus auf SiC bereitgestellt
  • Da SiC, das das Halbleitermaterial mit großem Bandabstand ist, eine dielektrische Durchbruchfeldstärke aufweist, die ungefähr einstellig höher ist als diejenigen von Silizium, kann der Widerstand im eingeschalteten Zustand des Leistungshalbleiterelements reduziert sein. Der Grund ist, dass dann, wie vorstehend beschrieben, wenn die dielektrisches Durchbruchfeldstärke hoch ist, die Spannungsfestigkeit selbst mit einer dünnen Driftschicht (Epitaxieschicht) sichergestellt werden, und als ein Ergebnis kann der Widerstand im eingeschalteten Zustand durch Bilden einer dünnen Driftschicht reduziert sein. Darüber hinaus ist die Wärmeleitfähigkeit von SiC ungefähr das Dreifache der Wärmeleitfähigkeit von Silizium und ist außerdem in einer physikalischen Halbleitereigenschaft selbst bei einer hohen Temperatur ausgezeichnet, und deshalb ist SiC zur Verwendung bei der hohen Temperatur geeignet.
  • Deshalb ist in letzter Zeit untersucht worden, ein Leistungshalbleiterelement, das Silizium als ein Substratmaterial verwendet, durch ein Halbleiterelement zu ersetzen, das SiC als ein Substratmaterial verwendet. Insbesondere ist in einem Fall, der als Beispiel den Inverter INV verwendet, unter dem Schaltelement und dem Gleichrichterelement, die Komponenten des Inverters INV sind, die Entwicklung für eine Freilaufdiode FRD, die das Gleichrichterelement ist, weiter fortgeschritten, um eine pn-Sperrschichtdiode, die Silizium als ein Substratmaterial verwendet, durch eine Schottky-Diode zu ersetzen, die SiC als ein Substratmaterial verwendet (nachstehend als SiC-Schottky-Diode bezeichnet).
  • In dem Fall, in dem auf diese Weise die pn-Sperrschichtdiode, die Silizium als das Substratmaterial verwendet, durch die SiC-Schottky-Diode ersetzt wird, gibt es einen Bericht, dass ein Schaltverlust auf 1/10 reduziert sein kann, weil die Schottky-Diode keinen Verzögerungsstrom aufweist. Der Grund ist, dass keine Anreicherung von Minoritätsladungsträgern in der Schottky-Diode vorhanden ist, die ein unipolares Element ist, während Minoritätsladungsträger, die zur Zeit des Schaltens angereichert werden, als Verzögerungsstrom in der pn-Sperrschichtdiode, die ein bipolares Element ist, fließen.
  • Darüber hinaus wird auch untersucht, einen IGBT, derSilizium als ein Substratmaterial verwendet (nachstehend als ein Si-IGBT bezeichnet) als den Leistungstransistor Q1, der das Schaltelement ist, durch einen Metalloxidhalbleiterfeldeffekttransistor zu, der SiC als ein Substratmaterial verwendet, (nachstehend als SiC-MOSFET bezeichnet) nicht nur in dem Gleichrichterelement, sondern auch in dem Schaltelement zu ersetzen. Der Grund ist, dass der Effekt zum Reduzieren eines Schaltverlusts durch Ersetzen des Si-IGBT durch den SiC-MOSFET verbessert werden kann. Der Effekt ist bereitgestellt, weil ein Schaltverlust durch Ersetzen des Si-IGBT, der ein bipolares Element ist, durch den SiC-MOSFET, der ein unipolares Element ist, reduziert werden kann auf der Basis des Prinzips ähnlich dem Fall, in dem die pn-Sperrschichtdiode aus Silizium durch die SiC-Schottky-Diode ersetzt wird. Indessen wird in einem Fall, in dem der Leistungstransistor Q1 des Inverters INV aus dem SiC-MOSFET gebildet ist, eine parasitische Body-Diode in dem SiC-MOSFET gebildet, und diese Body-Diode funktioniert als die Freilaufdiode FRD. Aus diesem Punkt kann die Schottky-Diode, die als die Freilaufdiode FRD funktioniert, weggelassen werden.
  • Indessen können die Schottky-Diode und der MOSFET durch Verwenden von Silizium hergestellt werden, das ist jedoch nicht praktisch, weil es erforderlich ist, dass eine Dicke der Driftschicht groß gebildet wird, um die Spannungsfestigkeit zu verbessern, und folglich wird der Widerstand im eingeschalteten Zustand ebenfalls erhöht. Das heißt, nur wenn SiC, das eine hohe dielektrische Durchbruchfeldstärke aufweist, verwendet wird, kann die Spannungsfestigkeit selbst mit der dünnen Driftschicht sichergestellt werden, und folglich ist es möglich, sowohl das sicherstellen der Spannungsfestigkeit als auch das Reduzieren des Widerstands im eingeschalteten Zustand zu erreichen. Das heißt, genau weil das SiC mit niedrigem Widerstand, das die Spannungsfestigkeit selbst mit der dünnen Driftschicht sicherstellen kann, verwendet wird, ist es möglich, die Schottky-Diode und den MOSFET, die unipolare Elemente sind, sogar auf einen Bereich hoher Spannungsfestigkeit von 600 V bis 6,5 kV anzuwenden, in dem eine Schottky-Diode und ein MOSFET, die herkömmliches Silizium verwenden, nicht angewandt werden könnten
  • Darüber hinaus wird ebenfalls untersucht, einen Si-IGBT durch einen IGBT, der SiC als ein Substratmaterial verwendet, (nachstehend als SiC-IGBT bezeichnet) als den Leistungstransistor Q1, der das Schaltelement ist, zu ersetzen. Der Grund ist, dass die Anzahl von Komponenten reduziert sein kann, weil der SiC-IGBT die Höhe des Antriebsstroms des Dreiphasenmotors (Last) mehr erhöhen kann als der in dem SiC-MOSFET, der die gleiche Spannungsfestigkeit aufweist und eine Spannungsfestigkeit pro Vorrichtung aufweist, die höher ist als die des Si-IGBT. Als ein Ergebnis kann eine Größe (Volumen) des Dreiphasenmotorsystems reduziert sein. Aufgrund dessen werden Unterflurkomponenten, die den Dreiphasenmotor enthalten, verkleinert, und dadurch wird das Erniedrigen eines Bodens eines Eisenbahnwagens erreicht. Zusätzlich kann aufgrund einer solchen Verkleinerung der Unterflurkomponenten ein Raum zum Installieren einer Speicherbatterie SB (siehe 1) in einem Teil des Eisenbahnwagens sichergestellt werden, und deshalb kann Energie in der Speicherbatterie SB gespeichert werden, ohne dass die Energie zu der Oberleitung RT über das Rad WHL zurückgeführt wird in einem Fall, in dem der Eisenbahnwagen nicht fährt. Als ein Ergebnis kann die Regenerationseffizienz des Eisenbahnwagens verbessert sein. Mit anderen Worten können die Lebenslaufkosten eines Eisenbahnsystems reduziert sein.
  • <Struktur, die für die SiC-Vorrichtung einzigartig ist>
  • Wie vorstehend beschrieben ist es in einem Leistungshalbleiterelement, das SiC als ein Substratmaterial verwendet, (nachstehend als SiC-Vorrichtung bezeichnet) möglich, eine Konstruktion zu erreichen, in der die elektrische Feldstärke innerhalb eines Halbleiterchips, der mit der SiC-Vorrichtung gebildet wird, aufgrund der Tatsache verbessert ist, dass das SiC-Vorrichtung eine hohe dielektrische Durchbruchfeldstärke aufweist. Das heißt, die SiC-Vorrichtung weist eine Struktur auf, die für die SiC-Vorrichtung einzigartig ist, um die Konstruktion zu erreichen, in der die elektrische Feldstärke innerhalb des Halbleiterchips verbessert ist. Im Folgenden wird die für diese SiC-Vorrichtung einzigartige Struktur beschrieben.
  • Wie vorstehend beschrieben ist es, da SiC die hohe dielektrische Durchbruchfeldstärke aufweist, möglich, eine Konstruktion bereitzustellen, in der die elektrische Feldstärke innerhalb des Halbleiterchips verbessert ist, und die Kosten für einen Halbleiterchip können reduziert sein, wenn eine Größe eines Relaxationsabschnitts für das elektrische Feld (Abschlussabschnitt), der an einem peripheren Randabschnitt des Halbleiterchips gebildet ist, reduziert ist. In diesem Fall, da die elektrische Feldstärke, die an ein Dichtelement angelegt ist, das mit dem Halbleiterchip in Kontakt ist, ebenfalls erhöht ist, ist eine hohe dielektrische Durchbruchfeldstärke in dem Dichtelement, das verwendet wird, um den Halbleiterchip, der mit der SiC-Vorrichtung gebildet ist, abzudichten, erforderlich. Beispielsweise ist in einem Halbleiterchip, der mit einer Siliziumvorrichtung gebildet ist, der Halbleiterchip mit einem Dichtelement wie z. B. Silikongel abgedichtet, aber in einem Halbleiterchip, der mit einer SiC-Vorrichtung gebildet ist, übersteigt die elektrische Feldstärke, die an ein Dichtelement angelegt ist, die dielektrische Durchbruchfeldstärke des Silikongels, und deshalb ist eine neue Lösung erforderlich. Mit anderen Worten ist in dem Halbleiterchip, der mit der SiC-Vorrichtung gebildet ist, ein gegen ein hohes elektrisches Feld beständiges Dichtelement, das eine dielektrische Durchbruchfeldstärke höher als die eines Silikongels aufweist, zwischen dem peripheren Randabschnitt des Halbleiterchips und dem Silikongel eingefügt. Mit anderen Worten ist die Struktur, die für die SiC-Vorrichtung einzigartig ist, auf die hier Bezug genommen ist, eine Struktur, in der ein gegen ein hohes elektrisches Feld beständiges Dichtelement zwischen dem Silikongel und dem Halbleiterchip, der mit der SiC-Vorrichtung gebildet ist, eingefügt ist. Gemäß dieser Struktur kann, da das gegen ein hohes elektrisches Feld beständige Dichtelement eingefügt ist, die elektrische Feldstärke innerhalb des Silikongels innerhalb eines zulässigen Bereichs in dem peripheren Randbereich des Halbleiterchips, der mit der SiC-Vorrichtung gebildet ist, unterdrückt werden. Als ein Ergebnis kann die Zuverlässigkeit der Halbleitervorrichtung, die den Halbleiterchip, der mit der SiC-Vorrichtung gebildet ist, enthält, verbessert sein.
  • Somit weist der Halbleiterchip, der mit der SiC-Vorrichtung gebildet ist, die für die SiC-Vorrichtung einzigartige Struktur auf, es ist jedoch gemäß der Untersuchung der derzeitigen Erfinder gefunden, dass immer noch neues Verbesserungspotenzial in Bezug auf die für die SiC-Vorrichtung einzigartige Struktur vorhanden ist. Dementsprechend wird nachstehend ein solches neues Verbesserungspotenzial, das durch die derzeitigen Entwickler gefunden ist, beschrieben.
  • <Untersuchung der Verbesserung>
  • Im Folgenden wird die Verbesserung durch Auswählen einer Diode als ein Beispiel für die SiC-Vorrichtung untersucht. 3 ist eine Draufsicht, die eine schematische Struktur eines Halbleiterchips CHP, auf dem eine Diode gebildet ist, aus dem Stand der Technik zeigt. Wie in 3 dargestellt ist, ist eine Anodenelektrode (Anodenelektrodenkontaktstelle) ADE in einem Mittelabschnitt des Halbleiterchips CHP gebildet, der eine rechteckige Form aufweist, und ein Abschlussabschnitt TMR, der als ein Relaxationsabschnitt für das elektrische Feld funktioniert, ist in einer Weise gebildet, dass er die Anodenelektrode ADE planar umgibt. Zusätzlich ist ein gegen ein hohes elektrisches Feld beständiges Dichtelement MR gebildet, so dass es den Abschlussabschnitt TMR bedeckt. Es wird darauf hingewiesen, dass der „Stand der Technik“, auf den in der vorliegenden Spezifikation Bezug genommen ist, eine Technik ist, die ein zu lösendes Problem enthält, das durch die Erfinder neu gefunden und in der herkömmlichen Technik nicht bekannt ist, der Stand der Technik jedoch die Technik ist, die mit dem Ziel einer vorausgesetzten Technik (noch nicht bekannten Technik) einer neuartigen technischen Idee beschrieben ist.
  • 4 ist eine Querschnittsansicht genommen entlang einer Linie A-A in 3. Wie in 4 dargestellt ist, ist eine rückseitige Elektrode, die als eine Kathodenelektrode funktioniert, auf einer Rückseite eines Halbleiterchips CHP gebildet, während eine Anodenelektrode ADE auf einer Oberfläche des Halbleiterchips CHP gebildet ist. Zusätzlich ist der Abschlussabschnitt TMR auf eine Weise gebildet, die die Anodenelektrode ADE dazwischenschiebt, und das gegen ein hohes elektrisches Feld beständige Dichtelement MR ist über einem Gebiet gebildet, das sich von oberhalb des Abschlussabschnitts TMR zu der Anodenelektrode ADE erstreckt. Hier ist das Verbesserungspotenzial, das durch den aktuellen Erfinder gefunden ist, in einer Form des gegen ein hohes elektrisches Feld beständigen Dichtelementes MR, und insbesondere, da die Form auf einen Herstellungsprozess für das gegen ein hohes elektrisches Feld beständige Dichtelement MR zurückzuführen ist, wird ein Herstellungsprozess für das gegen ein hohes elektrisches Feld beständige Dichtelement MR im Stand der Technik nachstehend kurz beschrieben.
  • Insbesondere wird im Stand der Technik ein Halbleiterwafer in mehrere segmentierte Halbleiterchips geschnitten, und dann wird ein gegen ein hohes elektrisches Feld beständiges Dichtelement MR in einem Zustand gebildet, in dem jeder der Halbleiterchips auf einem Isolationssubstrat montiert ist. 5 ist eine schematische Ansicht, die einen Prozess zum Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR darstellt. In 5 ist ein Halbleiterchip CHP auf einem Isolationssubstrat SUB durch ein Lotmaterial (Klebemittel) ADH montiert, und dann wird ein gegen ein hohes elektrisches Feld beständiges Dichtmaterial MR1 im Pastenzustand aus einem Auftragsgerät DP getropft, und dadurch wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR über dem Gebiet, das sich von oberhalb eines Abschlussabschnitts TMR zu einer Anodenelektrode ADE erstreckt, gebildet. Danach wird, wie in 6 dargestellt ist, ein Draht W mit der Anodenelektrode ADE, die auf der Oberfläche des Halbleiterchips CHP gebildet ist, verbunden und bildet ein Silikongel GL, das ein Dichtelement ist, um den Halbleiterchip CHP zu bedecken. An diesem Punkt, wie durch ein Gebiet AR in 6 dargestellt ist, wird eine Form eines äußeren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in einer konischen Form gebildet, die aufgrund eines Bildungsverfahrens in einer Aufbringtechnik (Potting-Technik) nach dem Bilden des Halbleiterchips einen nachziehenden Rand aufweist, wie in 5 dargestellt ist. Als ein Ergebnis, wie in 6 dargestellt ist, ist durch die aktuellen Erfinder neu gefunden, dass eine Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in der Nähe des äußeren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements klein wird, und folglich das elektrische Feld in der Nähe des äußeren Randabschnitts des Halbleiterchips CHP nicht ausreichend abgebaut werden kann. Mit anderen Worten ist die neue Erkenntnis der aktuellen Erfinder, dass: in dem Verfahren zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der Nähe des äußeren Randabschnitts des Halbleiterchips CHP durch das Potting-Verfahren für den segmentierten Halbleiterchip CHP wie im Stand der Technik die Filmdicke in dem äußeren Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR klein wird und das elektrische Feld in diesem Gebiet nicht ausreichend abgebaut werden kann. Als ein Ergebnis wird ein elektrisches Feld, das gleich der oder höher als die dielektrische Durchbruchfeldstärke ist, an das Silikongel angelegt, und die Zuverlässigkeit der Halbleitervorrichtung ist herabgesetzt.
  • Bezüglich dieses Punkts kann das elektrische Feld in der Nähe des äußeren Randabschnitts des Halbleiterchips CHP ausreichend abgebaut werden durch ausreichend breites Konstruieren eine Breite des Abschlussabschnitts TMR, der in einer unteren Schicht des gegen ein hohes elektrisches Feld beständigen Dichtelementes MR gebildet ist. In diesem Fall wird jedoch die Größe des Abschlussabschnitts TMR, der kaum zur elektrischen Leitung beiträgt, auf dem Halbleiterchip CHP unter Verwendung von teurem SiC vergrößert, und als ein Ergebnis sind die Herstellungskosten der SiC-Vorrichtung erhöht. Um eine hervorragende physikalische Materialeigenschaft von SiC effektiv zu nutzen ist es notwendig, die Form des gegen ein hohes elektrisches Feld beständigen Dichtelements MR so zu konzipieren, dass das elektrische Feld in der Nähe des äußeren Endabschnitts des Halbleiterchips CHP abgebaut werden kann, selbst wenn der Abschlussabschnitt TMR reduziert ist.
  • Darüber hinaus ist gemäß der Untersuchung der aktuellen Erfinder neues Verbesserungspotential im Stand der Technik vorhanden. Mit anderen Worten wird im Stand der Technik der Prozess zum Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR nach dem Montieren des segmentierten Halbleiterchips CHP auf dem Isolationssubstrat SUB ausgeführt, wie beispielsweise in 5 dargestellt ist. Insbesondere, wie in 5 dargestellt ist, wird das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 durch das Auftragsgerät DP entlang einem Umfang des Abschlussabschnitts TMR des Halbleiterchips CHP, der auf dem Isolationssubstrat SUB montiert ist, über das Lotmaterial ADH aufgebracht. In diesem Aufbringverfahren ist es notwendig, das Dichtmaterial wiederholt auf alle Halbleiterchips CHP, die auf dem Isolationssubstrat SUB montiert sind, aufzubringen, während eine horizontale Position und eine Höhe einer Aufbringdüse für jeden der Halbleiterchips CHP, die auf dem Isolationssubstrat SUB montiert sind, ausgerichtet sind, und es ist die Zeit für den Herstellungsprozess erforderlich. Darüber hinaus ist Thermofixierungsbehandlung für das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das durch Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand gebildet ist, erforderlich, und es ist notwendig, dass das Isolationssubstrat SUB für einige Stunden in dieser Thermofixierungsbehandlung erwärmt wird. Zusätzlich ist der Halbleiterchip CHP auf das Isolationssubstrat SUB mit dem Lotmaterial ADH gelötet, das Lotmaterial ADH wird jedoch zur Zeit des Aufschmelzens verflüssigt und verursacht dadurch Dickenvariationen, horizontale Bewegung und Drehung. Aufgrund dessen wird ein leichter Versatz in jedem der mehreren Halbleiterchips CHP, die auf dem Isolationssubstrat SUB montiert sind, erzeugt. Bezüglich dieses Punkts weist das Auftragsgerät DP eine Funktion auf, eine Position jedes Halbleiterchips CHP optisch zu erkennen und diese zu korrigieren, jedoch neigt die Auftragsgenauigkeit des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 dazu, herabgesetzt zu werden, und es ist eine Kompromissbeziehung vorhanden, in der die Aufbringzeit umso mehr erhöht wird, je mehr die Aufbringgenauigkeit des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 verbessert wird.
  • Somit fanden die aktuellen Erfinder neu das Verbesserungspotenzial, das im Stand der Technik existiert, und es ist eine Lösung für das Verbesserungspotenzial bereitgestellt. Im Folgenden wird eine technische Idee der vorliegenden Ausführungsform, die mit einer solchen Lösung bereitgestellt ist, beschrieben.
  • <Struktur der Halbleitervorrichtung>
  • 7 ist eine Querschnittsansicht, die schematisch eine Halbleitervorrichtung SA1 in der vorliegenden Ausführungsform darstellt. Wie in 7 dargestellt ist ein Halbleiterchip CHP1 auf einem Isolationssubstrat SUB über ein Lotmaterial ADH montiert. Eine SiC-Vorrichtung ist auf diesem Halbleiterchip CHP1 gebildet, und insbesondere ist eine Diode als die SiC-Vorrichtung in der vorliegenden Ausführungsform als Beispiel verwendet.
  • In 7 ist eine rückseitige Elektrode BE, die als eine Kathodenelektrode der Diode funktioniert, auf einer Rückseite des Halbleiterchips CHP1 gebildet. Andererseits ist eine Vorderseite des Halbleiterchips CHP1 eine Elementbildungsoberfläche. Eine Anodenelektrode ADE der Diode ist auf der Vorderseite des Halbleiterchips CHP1 gebildet, und ein Abschlussabschnitt TMR ist auf eine Weise gebildet, dass er die Anodenelektrode ADE umgibt. Der Abschlussabschnitt TMR ist über einem peripheren Randabschnitt des Halbleiterchips CHP1 gebildet und ist gebildet, um die elektrische Feldstärke in dem peripheren Randabschnitt des Halbleiterchips CHP1 abzubauen. Eine Diode, die eine SiC-Vorrichtung ist, ist auf einer Innenseite des Abschlussabschnitts TMR gebildet. Mit anderen Worten enthält der Halbleiterchip CHP1 in der vorliegenden Ausführungsform einen Halbleiterelementbildungsabschnitt, in dem die Diode gebildet ist, auf der weiter innen gelegenen Seite als der periphere Randabschnitt, wo der Abschlussabschnitt TMR gebildet ist. Zusätzlich ist ein gegen ein hohes elektrisches Feld beständiges Dichtelement MR gebildet, um den Abschlussabschnitt TMR, der in dem peripheren Randabschnitt des Halbleiterchips CHP1 gebildet ist, zu bedecken und außerdem die Umgebung eines Endabschnitts der Anodenelektrode ADE zu bedecken. Darüber hinaus ist ein Draht W mit der Umgebung eines Mittelabschnitts der Anodenelektrode ADE verbunden. Der Halbleiterchip CHP1, der die vorstehend beschriebene Struktur aufweist, wird mit einem Silikongel GL abgedichtet, das als ein Dichtelement dient. Hier ist die dielektrische Durchbruchfeldstärke des gegen ein hohes elektrisches Feld beständigen Dichtelements größer als die dielektrische Durchbruchfeldstärke des Silikongels GL, das als das Dichtelement dient. Zusätzlich wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR so gebildet, dass es nur die Umgebung des peripheren Randabschnitt des Halbleiterchips CHP1 bedeckt, und weist eine Größe auf, die kleiner ist als die des Silikongels GL, das so gebildet ist, dass es den Halbleiterchip CHP1 bedeckt. Mit anderen Worten weist das gegen ein hohes elektrisches Feld beständige Dichtelement MR ein Volumen auf, das kleiner ist als das Volumen des Silikongels GL, das als das Dichtelement dient.
  • Hier kontaktiert beispielsweise das gegen ein hohes elektrisches Feld beständige Dichtelement MR das Silikongel GL in der Halbleitervorrichtung SA1 der vorliegenden Ausführungsform direkt, wie in 7 dargestellt ist. Mit anderen Worten ist das gegen ein hohes elektrisches Feld beständige Dichtelement MR zwischen dem Abschlussabschnitt TMR, der in dem peripheren Randabschnitt des Halbleiterchips CHP1 gebildet ist, und dem Silikongel GL eingeschoben. Das heißt, eine Oberseite des Abschlussabschnitts TMR ist mit dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR bedeckt, und der Abschlussabschnitt TMR ist nicht in direktem Kontakt mit dem Silikongel GL.
  • Wie vorstehend beschrieben enthält die Halbleitervorrichtung S1 der vorliegenden Ausführungsform ein Halbleitermaterial (Siliziumcarbid, Galliumnitrid, Diamant oder dergleichen), das einen Bandabstand aufweist, der größer ist als der von Silizium, und enthält außerdem: den Halbleiterchip CHP1, der das gegen ein hohes elektrisches Feld beständige Dichtelement MR (Isolationselement) aufweist, das den peripheren Randabschnitt der Elementbildungsoberfläche bedeckt; und das Silikongel GL, das als das Dichtelement dient, das den Halbleiterchip CHP1 bedeckt. Zusätzlich, wie in 7 dargestellt ist, enthalten eine Stirnfläche des Halbleiterchips CHP1 und die äußere Stirnfläche des gegen ein hohes elektrisches Feld beständigen Dichtelements MR einen bündigen Abschnitt. Beispielsweise weist das gegen ein hohes elektrisches Feld beständige Dichtelement MR in der vorliegenden Ausführungsform eine Form auf, in der eine Dicke an einem äußeren Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR größer ist als eine Dicke anderer Abschnitte des gegen ein hohes elektrisches Feld beständigen Dichtelements MR. Das gegen ein hohes elektrisches Feld beständige Dichtelement MR ist aus einem Material hergestellt, das eine dielektrische Durchbruchfeldstärke aufweist, die höher ist als die von Silikongel GL, und kann beispielsweise aus irgendeinem aus einem Polyimidharz, einem Polyamidimidharz, einem Polyetheramidimidharz und einem Polyetheramidharz hergestellt sein.
  • <Herstellungsverfahren für eine Halbleitervorrichtung>
  • Die Halbleitervorrichtung SA1 in der vorliegenden Ausführungsform weist die vorstehend beschriebene Struktur auf, und ein Herstellungsverfahren dafür wird nachstehend mit Bezug auf die Zeichnungen beschrieben. Zuerst wird ein Ablauf des Herstellungsprozesses für die Halbleitervorrichtung SA1 in der vorliegenden Ausführungsform mit Bezug auf einen Ablaufplan beschrieben, und dann werden Einzelheiten des Herstellungsprozesses beschrieben.
  • 8 ist ein Ablaufplan, der den Ablauf des Herstellungsprozesses für die Halbleitervorrichtung SA1 in der vorliegenden Ausführungsform darstellt. In 8 wird ein Halbleiterwafer, der aus einem Halbleitermaterial (SiC), das einen Bandabstand größer als den von Silizium aufweist, hergestellt ist und eine Elementbildungsoberfläche aufweist, vorbereitet. Dieser Halbleiterwafer weist mehrere Chipgebiete auf, und jedes der Chipgebiete, das in dem Halbleiterwafer existiert, weist einen Halbleiterelementbildungsabschnitt und einen peripheren Randabschnitt, der den Halbleiterelementbildungsabschnitt umgibt, auf, und eine Diode, die als eine SiC-Vorrichtung dient, ist in dem Halbleiterelementbildungsabschnitt gebildet, und zusätzlich ist ein Abschlussabschnitt in dem peripheren Randabschnitt gebildet.
  • Als Nächstes wird in einem Zustand des Halbleiterwafers ein gegen ein hohes elektrisches Feld beständiges Dichtelement gebildet, so dass es den Abschlussabschnitt bedeckt, der an dem peripheren Randabschnitt jedes der Chipgebiete gebildet ist (S101). Danach wird Testen für die SiC-Vorrichtung, die in jedem der Chipgebiete gebildet ist, in dem Zustand des Halbleiterwafers ausgeführt (S102). Nachfolgend werden durch Ausführen von Schneiden für mehrere Chipgebiete, die in dem Halbleiterwafer existieren, mehrere Halbleiterchips erhalten (S103). Dann wird Testen für die SiC-Vorrichtung, die auf dem Halbleiterchip gebildet ist, in dem Zustand segmentierter Halbleiterchips ausgeführt (S104). Als Nächstes werden, nachdem die Halbleiterchips auf einem Substrat (Isolationssubstrat) montiert sind (S105), der Halbleiterchip und ein Draht elektrisch verbunden (Drahtbonden) (S106). Nachfolgend wird, nachdem das Substrat mit den montierten Halbleiterchips auf einer Basisplatte platziert ist (S107), ein Silikongel, das als ein Gehäusezusammenbau- und Dichtelement dient, in ein Gehäuse gefüllt (S108). Auf diese Weise kann in der vorliegenden Ausführungsform die Halbleitervorrichtung hergestellt werden.
  • Im Folgenden werden Einzelheiten des Herstellungsprozesses mit Bezug auf die Zeichnungen beschrieben. Zuerst wird, wie in 9 dargestellt ist, in dem Zustand eines Halbleiterwafers WF ein gegen ein hohes elektrisches Feld beständiges Dichtmaterial MR1 im Pastenzustand entlang den Anrisslinien SCR, die die Chipgebiete CR unterteilen, aufgebracht. Insbesondere wird, wie in 9 dargestellt ist, das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR im Pastenzustand von einem Auftragsgerät DP entlang den Anrisslinien SCR, die in einer Gitterform existieren, getropft, und dadurch wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR auf dem Halbleiterwafer WF gebildet. An diesem Punkt wird beispielsweise ein Harz, das Polyamidimid als eine Hauptkomponente enthält, als das gegen ein hohes elektrisches Feld beständige Dichtelement MR verwendet. Das gegen ein hohes elektrisches Feld beständige Dichtelement MR weist eine Viskosität von 100 Pa · s auf, das gegen ein hohes elektrisches Feld beständige Dichtelement MR weist eine dielektrische Durchbruchfeldstärke von 210 kV/mm auf, die eine Eigenschaft ist, die das 10-Fache oder mehr der dielektrischen Durchbruchfeldstärke von Silikongel ist.
  • 10 ist eine vergrößerte Ansicht, die einen Teil eines Halbleiterwafers darstellt, in dem vier Chipgebiete CR einander benachbart darstellt sind. Das redundante gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 verteilt sich an Kreuzungspunkten zwischen Längsrichtungen und Seitenrichtungen durch Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 entlang der Anrisslinien SCR in einer Gitterform in 12. Als ein Ergebnis kann eine Ecke (ein Eckabschnitt) jedes Abschlussabschnitts TMR effektiv mit dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR bedeckt werden.
  • 11 ist eine Querschnittsansicht, die einen Zustand zum Tropfen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 aus dem Auftragsgerät DP, um jeden Anschlussabschnitt TMR, der auf dem Halbleiterwafer WF gebildet ist, zu bedecken, darstellt. Wie in 11 dargestellt ist, kann erkannt werden, dass das gegen ein hohes elektrisches Feld beständige Material MR1 im Pastenzustand, das aus dem Auftragsgerät DP getropft wird, den Abschlussabschnitt TMR bedeckt und außerdem so aufgebracht wird, dass es die Umgebung eines Endabschnitts einer Anodenelektrode neben dem Abschlussabschnitt TMR bedeckt.
  • Nachfolgend wird nach dem Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 Wärmebehandlung ausgeführt, um das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Halbleiterwafer WF gebildet ist, auszuhärten. Zuerst wird Wärmebehandlung kontinuierlich unter einer Bedingung 1 (bei 100 °C für 20 Minuten) und einer Bedingung 2 (bei 200 °C und eine Stunde) ausgeführt, und dann wird zusätzliche Hochtemperatur-Wärmebehandlung unter einer Bedingung 3 (in inerter Atmosphäre bei 300 °C für eine Stunde) ausgeführt. Mit dieser zusätzlichen Hochtemperatur-Wärmebehandlung ist es möglich, das Auftreten von Ausgasen aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR in der Hochtemperatur-Wärmebehandlung (maximal 355 °C), die in dem später beschriebenen Chipmontageprozess ausgeführt wird, zu unterdrücken. Die Beziehung zwischen Wärmebehandlung und Ausgasen kann beispielsweise durch einen Wärmedesorptions-Gasanalysator (TDS-Vorrichtung) ausgewertet werden. In dem Herstellungsprozess für die Halbleitervorrichtung in der vorliegenden Ausführungsform wird das Auftreten von Ausgasen aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR durch Anwenden der Wärmebehandlung von 200 °C oder mehr, die herkömmlicherweise nicht verwendet wird, auf das gegen ein hohes elektrisches Feld beständige Dichtelement MR unterdrückt. Indessen ist eine maximale Temperatur der Behandlung, die auf das gegen ein hohes elektrisches Feld beständige Dichtelement MR angewandt wird, wenigstens niedriger als eine maximale Temperatur in dem Chipmontageprozess oder niedriger als eine Temperatur, an der die thermische Zersetzung des gegen ein hohes elektrisches Feld beständigen Dichtelements MR beginnt, insbesondere 400 °C oder niedriger.
  • Als Nächstes wird, nachdem das gegen ein hohes elektrisches Feld beständige Dichtelement MR im Pastenzustand durch die Wärmebehandlung ausgehärtet ist, ein Test der elektrischen Eigenschaften in dem Zustand des Halbleiterwafers WF ausgeführt. Hier wird gemäß der vorliegenden Ausführungsform, da jeder Abschlussabschnitt TMR, der eine große elektrische Feldstärke aufweist, mit dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR bedeckt ist, elektrische Entladung in die Atmosphäre unterdrückt, und als ein Ergebnis kann ein Hochspannungsanlegungstest einfach ausgeführt werden.
  • Danach wird, wie in 12 dargestellt ist, der Halbleiterwafer WF durch ein drehendes Schneidblatt DS entlang den Anrisslinien SCR des Halbleiterwafers WF, in dem das Härten des gegen ein hohes elektrisches Feld beständigen Dichtelements MR fertiggestellt ist, geschnitten (Schneiden). 13 ist eine Querschnittsansicht, die einen Zustand beim Schneiden des Halbleiterwafers WF darstellt. Wie in 13 dargestellt ist, wird Schneiden entlang einer gestrichelten Linie ausgeführt, die durch das gegen ein hohes elektrisches Feld beständige Dichtelement MR und den Abschlussabschnitt TMR verläuft. Folglich werden, wie in 14 dargestellt ist, das gegen ein hohes elektrisches Feld beständige Dichtelement MR und der Abschlussabschnitt TMR geschnitten, und der Halbleiterwafer WF wird in mehrere Halbleiterchips CHP1 segmentiert.
  • Nachfolgend wird ein Test der elektrischen Eigenschaften in dem Zustand eines Halbleiterchips CHP1 ausgeführt, und ein guter Halbleiterchip CHP1 wird ausgewählt. Danach wird der Halbleiterchip CHP1 auf ein Substrat (Isolationssubstrat) montiert (Chipmontageprozess). An diesem Punkt enthält, da ein Lotmaterial, das einen hohen Schmelzpunkt aufweist, verwendet wird, um den Halbleiterchip CHP1 an das Substrat zu bonden, der Chipmontageprozess Wärmebehandlung in einer reduzierenden Atmosphäre an der maximalen Temperatur von 355 °C. Dann wird ein Prozess zum Drahtbonden ausgeführt, und einen Draht an eine Elektrode (Anodenelektrode) des Halbleiterchips CHP1, der an das Substrat gebondet worden ist, zu bonden. Als Nächstes werden nach dem Prozess zum Bonden des Substrats, an das der Halbleiterchip CHP1 montiert ist, an die Basisplatte, so dass sie eine Unterseite eines Halbleitermoduls ist, das mit einer Wärmesenke verbunden ist, ein Gehäusezusammenbauprozess und ein Silikongelabdichtungsprozess ausgeführt. Wie vorstehend beschrieben kann die Halbleitervorrichtung in der vorliegenden Ausführungsform hergestellt werden.
  • <Eigenschaften (Vorbedingungen) der Ausführungsform>
  • 15 ist eine vergrößerte Querschnittsansicht, die die Umgebung des Endabschnitts des Halbleiterchips CHP1 in der vorliegenden Ausführungsform darstellt. Wie in 15 dargestellt ist, ist in dem Halbleiterchip CHP1 der vorliegenden Ausführungsform eine rückseitige Elektrode BE, die als eine Kathodenelektrode einer Diode funktioniert, auf einer Rückseite des Halbleiterchips CHP1 gebildet. Andererseits sind eine Anodenelektrode ADE der Diode und ein Abschlussabschnitt TMR, der in einem äußeren Gebiet der Anodenelektrode ADE gebildet ist, auf einer Vorderseite des Halbleiterchips CHP1 gebildet. Ein Abschlussabschnitt TMR enthält: ein p-Typ-Halbleitergebiet PR1, das innerhalb des Halbleiterchips CHP1 gebildet ist; und ein p-Typ-Halbleitergebiet PR2, das das p-Typ-Halbleitergebiet PR1 enthält und eine Störstellenkonzentration aufweist, die niedriger ist als die des p-Typ-Halbleitergebiets PR1. Zusätzlich enthält der Abschlussabschnitt TMR: ein n-Typ-Halbleitergebiet NR, das getrennt von dem p-Typ-Halbleitergebiet PR2 auf einer Stirnflächenseite des Halbleiterchips CHP1 gebildet ist; und eine Kanalstoppschicht CS, die auf dem n-Typ-Halbleitergebiet NR gebildet ist. Darüber hinaus enthält der Abschlussabschnitt TMR: einen Siliziumoxidfilm OXF, der sich von dem p-Typ-Halbleitergebiet PR1 und dem p-Typ-Halbleitergebiet PR2 auf eine Weise erstreckt, so dass er die Kanalstoppschicht CS erreicht; und einen Polyimidharzfilm PIF, der den Siliziumoxidfilm OXF und die Kanalstoppschicht CS, die aus dem Siliziumoxidfilm OXF hervorsteht, bedeckt. Dieser Polyimidharzfilm PIF funktioniert als ein Schutzfilm und weist eine Dicke von beispielsweise 4 µm bis 9 µm auf.
  • Gemäß dem Abschlussabschnitt TMR, der die vorstehend beschriebene Struktur aufweist, kann, da das p-Typ-Halbleitergebiet PR1, das die hohe Störstellenkonzentration aufweist, in dem p-Typ-Halbleitergebiet PR2, das die niedrige Störstellenkonzentration aufweist, enthalten ist, ein elektrisches Feld in dem Abschlussabschnitt TMR abgebaut werden. Darüber hinaus, wie in 15 dargestellt, ist das gegen ein hohes elektrisches Feld beständige Dichtelement MR so gebildet, dass es den Abschlussabschnitt TMR bedeckt. Obwohl in 15 nicht dargestellt ist beispielsweise ein Silikongel GL so gebildet, dass es den Halbleiterchip CHP1, auf dem das gegen ein hohes elektrisches Feld beständige Dichtelement MR gebildet ist, bedeckt, wie in 7 dargestellt ist. Ein elektrisches Feld aus dem Halbleiterchip CHP1 wird an das Silikongel GL angelegt, und es ist erforderlich, dass das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Abschlussabschnitt TMR gebildet ist, eine Filmdicke von beispielsweise wenigstens 50 µm oder mehr, vorzugsweise 80 µm oder mehr, aufweist, damit die elektrische Feldstärke des elektrischen Felds, das an das Silikongel GL angelegt ist, nicht die dielektrische Durchbruchfeldstärke (14 kV/mm) des Silikongels GL übersteigen kann. Andererseits ist, wenn die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR übermäßig groß ist, ein offensichtliches Problem mit Rissen und dergleichen aufgrund des Belastungsanstiegs vorhanden, und deshalb ist es erforderlich dass die Dicke 500 µm oder weniger ist.
  • Es wird darauf hingewiesen, dass der Halbleiterchip CHP1 in der vorliegenden Ausführungsform für ein Produkt mit hoher Spannungsfestigkeit vorgesehen ist, das beispielsweise eine Spannungsfestigkeit von 3,3 kV aufweist. Der Halbleiterchip CHP1 in der vorliegenden Ausführungsform kann jedoch auch auf ein Produkt mit mittlerer Spannungsfestigkeit angewandt werden, das eine Spannungsfestigkeit von 1,7 kV oder 1,2 kV aufweist. In diesem Fall kann ein unterer Grenzwert der Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR reduziert sein, obwohl er von einer Konstruktion des Abschlussabschnitts TMR abhängt, und beispielsweise kann die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR auf 20 µm oder mehr hergestellt werden.
  • Zusätzlich weist ein Polyimidfilm PIF eine relative Dielektrizitätskonstante von etwa 2,9 auf, und ein Polyetheramidharz, das eine Hauptkomponente ist, die das gegen ein hohes elektrisches Feld beständige Dichtelement MR bildet, weist eine relative Dielektrizitätskonstante von etwa 3,2 auf, und jedes davon weist die relative Dielektrizitätskonstante auf, die kleiner ist als eine relative Dielektrizitätskonstante (3,8 bis 4,1) des darunter liegenden Siliziumoxidfilms OXF. Andererseits weist das Silikongel GL eine relative Dielektrizitätskonstante von etwa 2,7 auf, und die relative Dielektrizitätskonstante des Polyimidfilms PIF und die relative Dielektrizitätskonstante des gegen ein hohes elektrisches Feld beständigen Dichtelements MR sind größer als die relative Dielektrizitätskonstante des Silikongels GL. Aus dieser Tatsache ist eine folgende Beziehung erfüllt: relative Dielektrizitätskonstante des Siliziumoxidfilms OXF > relative Dielektrizitätskonstante des Polyimidfilms PIF, relative Dielektrizitätskonstante des gegen ein hohes elektrisches Feld beständigen Dichtelements MR > relative Dielektrizitätskonstante des Silikongels GL. An diesem Punkt kann der Einfluss aus der Anreicherung elektrischer Ladung, die durch eine Differenz zwischen den relativen Dielektrizitätskonstanten verursacht ist, reduziert werden durch Reduzieren der Differenz zwischen den relativen Dielektrizitätskonstanten, und infolgedessen kann die Zuverlässigkeit der Halbleitervorrichtung verbessert sein.
  • Hier ist ein erster typischer Punkt für die vorliegende Ausführungsform, dass: eine Stirnfläche EG1 des Halbleiterchips CHP1 und ein äußerer Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR so gebildet sind, dass sie einen bündigen Abschnitt aufweisen, wie beispielsweise in 15 dargestellt ist. Mit dieser Eigenschaft kann gemäß der vorliegenden Ausführungsform die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR auf der Stirnfläche EG1 des Halbleiterchips CHP1 erhöht werden. Aus dieser Tatsache kann gemäß der vorliegenden Ausführungsform ein dielektrischer Durchbruch in der Nähe der Stirnfläche EG1 des Halbleiterchips CHP1, der die hohe elektrische Feldstärke aufweist, unterdrückt werden.
  • Beispielsweise sind im Stand der Technik, da der äußere Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR mit einem nachziehenden Rand gebildet ist, wie in dem Gebiet AR in 6 dargestellt ist, die Stirnfläche des Halbleiterchips CHP und der äußere Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR so gebildet, dass sie keinen bündigen Abschnitt enthalten. Als ein Ergebnis ist im Stand der Technik, wie in 6 dargestellt ist, das gegen ein hohes elektrisches Feld beständige Dichtelement MR kaum in der Nähe der Stirnfläche des Halbleiterchips CHP, der die hohe elektrische Feldstärke aufweist, gebildet. Das bedeutet, dass das Silikongel GL in direktem Kontakt mit der Umgebung der Stirnfläche des Halbleiterchips CHP ist, der die hohe elektrische Feldstärke aufweist. Das heißt, dass im Stand der Technik, da das Silikongel GL, das wahrscheinlicher einen dielektrischen Durchbruch erleidet als das gegen ein hohes elektrisches Feld beständige Dichtelement MR, in direktem Kontakt mit der Umgebung der Stirnfläche des Halbleiterchips CHP ist, der die hohe elektrische Feldstärke aufweist, ein dielektrischer Durchbruch des Silikongels GL in der Nähe der Stirnfläche des Halbleiterchips CHP leicht verursacht wird. Mit anderen Worten kann im Stand der Technik die elektrische Feldstärke durch das gegen ein hohes elektrisches Feld beständige Dichtelement MR in der Nähe der Stirnfläche des Halbleiterchips CHP, der die hohe elektrische Feldstärke aufweist, nicht abgebaut werden, und deshalb übersteigt die elektrische Feldstärke, die auf das Silikongel GL angewandt wird, in der Nähe der Stirnfläche des Halbleiterchips CHP die dielektrische Durchbruchfeldstärke des Silikongels GL, und es ist ein höheres Risiko vorhanden, dass ein dielektrischer Durchbruch des Silikongels GL verursacht wird. Deshalb wird im Stand der Technik der dielektrische Durchbruch des Silikongels GL leicht verursacht aufgrund der Tatsache, dass das gegen ein hohes elektrisches Feld beständige Dichtelement MR kaum in der Umgebung der Stirnfläche des Halbleiterchips CHP, der die hohe elektrische Feldstärke aufweist, gebildet ist, und folglich ist die Zuverlässigkeit der Halbleitervorrichtung herabgesetzt.
  • Bezüglich dieses Punkts ist es im Stand der Technik denkbar, eine Breite des Abschlussabschnitts TMR, der in dem peripheren Randabschnitt des Halbleiterchips CHP gebildet ist, zu erhöhen, um das Ansteigen der elektrischen Feldstärke in der Nähe der Stirnfläche des Halbleiterchips CHP zu vermeiden, jedoch wird in diesem Fall die Größe des Abschlussabschnitts TMR, der nicht als der Elementbildungsabschnitt funktioniert, erhöht. Das bedeutet, dass die Größe des Halbleiterchips CHP erhöht wird, und dadurch wird ein Anstieg der Herstellungskosten für die Halbleitervorrichtung verursacht. Mit anderen Worten kann es aufgrund der Tatsache, dass SiC die hohe dielektrische Durchbruchfeldstärke aufweist, möglich sein, eine Konstruktion bereitzustellen, in der die elektrische Feldstärke innerhalb des Halbleiterchips CHP in dem mit der SiC-Vorrichtung gebildeten Halbleiterchip CHP verbessert ist. Im Stand der Technik kann jedoch die Konstruktion, um die elektrische Feldstärke innerhalb des Halbleiterchips CHP zu verbessern, nicht ausreichend erreicht werden aufgrund der Tatsache, dass das gegen ein hohes elektrisches Feld beständige Dichtelement MR kaum in der Nähe der Stirnfläche des Halbleiterchips CHP, der die hohe elektrische Feldstärke aufweist, gebildet ist. Das heißt, im Stand der Technik ist es schwierig, eine Konstruktion zu erreichen, in der die hervorragende Materialeigenschaft von SiC ausreichend genutzt wird.
  • Im Gegensatz dazu sind gemäß der vorliegenden Ausführungsform beispielsweise die Stirnfläche des Halbleiterchips CHP1 und der äußere Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR so gebildet, dass sie den bündigen Abschnitt enthalten, wie in einem Gebiet BR in 7 dargestellt ist. 7. Mit dieser Struktur kann gemäß der vorliegenden Ausführungsform die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in der Umgebung der Stirnfläche des Halbleiterchips CHP1 erhöht werden. Das bedeutet, dass: gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die große Filmdicke aufweist, auf der Umgebung der Stirnfläche des Halbleiterchips CHP1 gebildet sein kann. Deshalb kann gemäß der vorliegenden Ausführungsform, da das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die große Filmdicke aufweist, in der Umgebung der Stirnfläche des Halbleiterchips CHP1, der die hohe elektrische Feldstärke aufweist, gebildet ist, die elektrisch Feldstärke ausreichend abgebaut werden. Als ein Ergebnis kann gemäß der vorliegenden Ausführungsform verhindert werden, dass die elektrische Feldstärke, die an das Silikongel GL angelegt wird, das auf dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR, das die große Filmdicke aufweist, gebildet ist, die dielektrische Durchbruchfeldstärke des Silikongels GL übersteigt, und folglich kann der dielektrische Durchbruch des Silikongels GL effektiv unterdrückt werden. Das heißt, gemäß der vorliegenden Ausführungsform kann, da das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die große Filmdicke aufweist, zwischen dem Halbleiterchip CHP1 und dem Silikongel GL in der Nähe des Endabschnitts des Halbleiterchips CHP1 eingeschoben sein kann, ein dielektrischer Durchbruch des Silikongels GL effektiv unterdrückt werden. Deshalb ist es gemäß dem ersten typischen Punkt in der vorliegenden Ausführungsform möglich, das Herabsetzen der Zuverlässigkeit der Halbleitervorrichtung, die durch einen dielektrischen Durchbruch des Silikongels GL verursacht ist, zu unterdrücken. Mit anderen Worten kann gemäß dem ersten typischen Punkt in der vorliegenden Ausführungsform die Zuverlässigkeit der Halbleitervorrichtung durch Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das eine große Filmdicke aufweist, in der Nähe der Stirnfläche des Halbleiterchips CHP1, der die hohe elektrische Feldstärke aufweist, verbessert werden. Mit anderen Worten ist es gemäß dem ersten typischen Punkt in der vorliegenden Ausführungsform, da das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die große Filmdicke aufweist, in der Nähe der Stirnfläche des Halbleiterchips CHP1, der die hohe elektrische Feldstärke aufweist, gebildet werden kann, in ausreichendem Maße möglich, die Konstruktion zu erreichen, in der die elektrische Feldstärke innerhalb des Halbleiterchips CHP1 verbessert ist. Das heißt, es ist gemäß der vorliegenden Ausführungsform in ausreichenden Maße möglich, die Konstruktion zu erreichen, in der die ausgezeichnete Materialeigenschaft von SiC genutzt wird. Insbesondere ist es auch möglich, eine Konstruktion zu erreichen, in der die Breite des Abschlussabschnitts TMR reduziert ist, so dass ein hohes elektrisches Feld bis zur Umgebung des Endabschnitts des Halbleiterchips CHP1 erhalten wird. Das bedeutet, dass der Halbleiterchip CHP1 durch Reduzieren einer eingenommenen Fläche des Abschlussabschnitts TMR, der nicht als ein Elementbildungsabschnitt funktioniert, in dem Halbleiterchip CHP1 der vorliegenden Ausführungsform verkleinert werden kann, und folglich können die Herstellungskosten reduziert sein.
  • Aus dem Vorstehenden kann ein dielektrischer Durchbruch des Silikongels GL effektiv unterdrückt werden als ein direkter Effekt des ersten typischen Punkts der vorliegenden Ausführungsform, in dem die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR auf der Umgebung der Stirnfläche des Halbleiterchips CHP1 groß gebildet sein kann, und als ein Ergebnis kann die Zuverlässigkeit der Halbleitervorrichtung verbessert sein. Darüber hinaus ist es möglich, die Konstruktion zu erreichen, in der das hohe elektrische Feld bis zur Umgebung des Endabschnitts des Halbleiterchips CHP1 als indirekter Effekt des ersten typischen Punkts in der vorliegenden Ausführungsform hoch gemacht wird, und als ein Ergebnis kann die Größe des Abschlussabschnitts TMR, der nicht als der Elementbildungsabschnitt funktioniert, reduziert werden. Aus dieser Tatsache kann die Größe des Halbleiterchips CHP1 als der indirekte Effekt des ersten typischen Punkts in der vorliegenden Ausführungsform reduziert sein, und folglich können die Herstellungskosten für die Halbleitervorrichtung reduziert sein.
  • Indessen ist der erste typische Punkt in der vorliegenden Ausführungsform, dass beispielsweise die Stirnfläche EG1 des Halbleiterchips CHP1 und ein äußerer Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR wenigstens so gebildet sind, dass sie bündige Abschnitte enthalten, wie in 15 dargestellt ist. Beispielsweise kann ein Abschnitt, der nicht bündig ist, in einem Teil des äußeren Endabschnitts EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR existieren, wie z. B. eine Form (schräge Form) eines Abschnitts, der von einem Gebiet CR umgeben ist, das in 16 dargestellt ist, oder eine Form (hervorstehende Form) eines Abschnitts, der von einem Gebiet DR umgeben ist, das in 17 dargestellt ist. Das heißt, der erste typische Punkt in der vorliegenden Ausführungsform ist, dass die Stirnfläche EG1 des Halbleiterchips CHP1 und der äußere Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR wenigstens einen Abschnitt enthalten, der teilweise bündig ist. In dem Fall, in dem die vorstehend beschriebene Struktur erhalten wird, ist das gegen ein hohes elektrisches Feld beständige Dichtelement MR in der Umgebung der Stirnfläche des Halbleiterchips CHP1 gebildet, der die hohe elektrische Feldstärke aufweist, und es ist möglich, in ausreichend Maß einen Relaxationseffekt des elektrischen Felds durch das gegen ein hohes elektrisches Feld beständige Dichtelement MR in der Umgebung der Stirnfläche des Halbleiterchips CHP1 zu erhalten.
  • Als Nächstes ist ein zweiter typischer Punkt in der vorliegenden Ausführungsform, dass beispielsweise der äußere Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR so gebildet ist, dass er eine Dicke aufweist, die größer ist als die Dicken anderer Abschnitte des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, wie in 15 dargestellt ist. Der zweite typische Punkt in der vorliegenden Ausführungsform ist als eine Struktur verwirklicht, in der die Filmdicke eines inneren Endabschnitts EG3 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR allmählich kleiner wird, wie beispielsweise in 15 dargestellt ist. Mit anderen Worten kann gesagt werden, dass der zweite typische Punkt in der vorliegenden Ausführungsform ist, dass eine Form des inneren Endabschnitts EG3 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR eine leicht konische Form ist. Mit dieser Struktur kann gemäß der vorliegenden Ausführungsform eine Kontaktfläche zwischen dem Halbleiterchip CHP1 und dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR vergrößert werden. Das bedeutet, dass die Adhäsionsstärke zwischen dem Halbleiterchip CHP1 und dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR verbessert sein kann, und folglich die Zuverlässigkeit der Halbleitervorrichtung verbessert sein kann. Darüber hinaus kann gemäß dem zweiten typischen Punkt in der vorliegenden Ausführungsform nicht nur der Abschlussabschnitt TMR, sondern auch ein peripheres Gebiet in der Nähe des Abschlussabschnitts TMR mit dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR bedeckt sein. Mit dieser Struktur kann gemäß dem zweiten typischen Punkt in der vorliegenden Ausführungsform die elektrische Feldstärke durch das gegen ein hohes elektrisches Feld beständige Dichtelement MR nicht nur in dem Abschlussabschnitt TMR, sondern auch in dem peripheren Gebiet in der Nähe des Abschlussabschnitts TMR abgebaut werden, und die Zuverlässigkeit der Halbleitervorrichtung kann auch durch diesen Punkt verbessert werden. Das heißt, gemäß dem zweiten typischen Punkt in der vorliegenden Ausführungsform kann die Adhäsionsstärke zwischen dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR und dem Halbleiterchip CHP1 verbessert werden, und ein Relaxationsgebiet des elektrischen Felds kann vergrößert werden aufgrund der Tatsache, dass das Gebiet des Halbleiterchips CHP1, das mit dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR bedeckt ist, vergrößert wird.
  • Darüber hinaus breitet sich beispielsweise, da die Anodenelektrode ADE zu einer Äquipotentialfläche in 15 wird, ein elektrisches Feld von dem Abschlussabschnitt TMR um ein Grenzgebiet zwischen dem Abschlussabschnitt TMR und der Anodenelektrode ADE aus. Andererseits ist, wie in 15 dargestellt ist, in dem Fall, in dem die Form des inneren Endabschnitts EG3 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in der leicht konischen Form gebildet ist, das gegen ein hohes elektrisches Feld beständige Dichtelement MR so gebildet, dass es einen Bereich an einem festen Abstand um das Grenzgebiet zwischen dem Abschlussabschnitt TMR und der Anodenelektrode ADE bedeckt. Das bedeutet, dass das Dichtelement gegen ein hohes elektrisches Feld beständige MR so gebildet ist, dass es mit dem elektrischen Feld, das sich um das Grenzgebiet zwischen dem Abschlussabschnitt TMR und der Anodenelektrode ADE ausbreitet, konform ist, und der Relaxationseffekt des elektrischen Felds durch das gegen ein hohes elektrisches Feld beständige Dichtelement MR kann ohne Verschwendung erreicht werden. Als ein Ergebnis kann gemäß dem zweiten typischen Punkt in der vorliegenden Ausführungsform das Gebiet, in dem die elektrische Feldstärke hoch ist, mit dem gegen ein hohes elektrisches Feld beständige Dichtelement MR bedeckt sein. Aus dieser Tatsache kann gemäß der vorliegenden Ausführungsform verhindert werden, dass die elektrische Feldstärke, die an das Silikongel GL angelegt ist, die dielektrische Durchbruchfeldstärke des Silikongels GL übersteigt, nicht nur in dem äußeren Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, sondern auch in dem inneren Endabschnitt EG3 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, und folglich kann ein dielektrischer Durchbruch des Silikongels GL effektiv unterdrückt werden. Somit kann gemäß der vorliegenden Ausführungsform die elektrische Feldstärke des äußeren Endabschnitts EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR durch den ersten typischen Punkt abgebaut werden, und außerdem kann die elektrische Feldstärke in dem inneren Endabschnitt EG3 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR durch den zweiten typischen Punkt abgebaut werden.
  • Zusätzlich können gemäß dem zweiten typischen Punkt in der vorliegenden Ausführungsform auch Vorteile im Herstellungsverfahren erhalten werden. Mit anderen Worten tritt selbst in einem Fall, in dem der gebondete Abschnitt zwischen der Anodenelektrode ADE des Halbleiterchips CHP1 und dem Draht W nahe zu dem Grenzgebiet zwischen der Anodenelektrode ADE und dem Abschlussabschnitt TMR bewegt wird aufgrund von Positionsverlagerung zur Zeit des Drahtbondens, wie beispielsweise in 7 dargestellt ist, kaum eine Störung mit einem ansteigenden Abschnitt eines Endstücks eines gebondeten Abschnitts auf, wenn der innere Endabschnitt EG3 des Dichtelements MR in der konischen Form gebildet ist. Folglich kann eine Beschädigung des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, die durch die Störung verursacht ist, unterdrückt werden.
  • Zusätzlich wird die konische Form des inneren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements MR automatisch auf der Basis von Aufbringbedingungen bestimmt, um das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand aufzubringen, und es nicht notwendig, einen Strukturierungsprozess auszuführen, um den inneren Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in die konische Form zu bilden. Insbesondere ist genaue Strukturierung schwierig, da der Halbleiterchip CHP1, der auf dem Isolationssubstrat SUB montiert ist, sowohl in einer ebeneninternen Richtung als auch in einer Höhenrichtung versetzt ist. Was diesen Punkt betrifft ist, in der vorliegenden Ausführungsform keine Notwendigkeit vorhanden, den Strukturierungsprozess auszuführen, um den inneren Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in die konische Form zu bilden, und ein Vorteil dieses Punkts ist signifikant. Darüber hinaus ist, da die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR typischerweise groß ist, wie z. B. 80 µm, der vorstehend beschriebene Vorteil, dass der Strukturierungsprozess nicht erforderlich ist, um den inneren Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in die konische Form zu bilden, in der vorliegenden Ausführungsform recht signifikant, wenn berücksichtigt wird, dass es schwierig ist, einen allgemeinen Photolithographieprozess auszuführen, der auf einen Film von höchstens etwa 10 µm angewandt wird.
  • Indessen können die Aufbringbedingungen, um das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand aufzubringen, innerhalb eines Bereichs angepasst werden, in dem eine gewünschte Aufbringfilmdicke und eine Aufbringlinienbreite erreicht werden können, während als Parameter ein Düsendurchmessers des Auftragsgeräts, ein Ausstoßdrucks, eine Lückengröße (Abstand zwischen der Düse und einem Aufbringziel), eine Aufbringgeschwindigkeit (ebeneninterne Bewegungsgeschwindigkeit der Düse), eine Viskosität und eine Temperatur des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das als das Aufbringmaterial bereitgestellt ist, eingestellt sind.
  • Nachfolgend ist ein dritter typischer Punkt in der vorliegenden Ausführungsform, dass das gegen ein hohes elektrisches Feld beständige Dichtelement MR nicht für jeden der segmentierten Leiterchips CHP1 gebildet ist, sondern das gegen ein hohes elektrisches Feld beständige Dichtelement MR gemeinsam in einem Zustand des Halbleiterwafers vor dem Segmentieren in Halbleiterchips CHP1 gebildet wird. Insbesondere wird, wie in 9 dargestellt ist, nach dem Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand entlang den Anrisslinien SCR des Halbleiterwafers WF der Halbleiterwafer WF entlang den Anrisslinien SCR geschnitten, wie in 12 dargestellt ist. Folglich kann der Halbleiterchip CHP, der die Querschnittsform aufweist, wie in 15 dargestellt ist, erhalten werden. Mit anderen Worten kann gemäß dem dritten typischen Punkt in der vorliegenden Ausführungsform der Halbleiterchip CHP1, der den vorstehend beschriebenen ersten typischen Punkt aufweist, erhalten werden. Somit weist gemäß der vorliegenden Ausführungsform der äußere Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR eine im Wesentlichen vertikale Form auf, wie in 15 dargestellt ist, und ein Zustand, in dem er eine maximale Filmdicke aufweist, kann an dem äußeren Endabschnitt EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR sichergestellt sein. Das ist wichtig bei der Konstruktion des Abschlussabschnitts TMR. Das heißt, die elektrische Feldstärke wird hoch gemacht bis in die Nähe der Stirnfläche EG1 des Halbleiterchips CHP in dem Abschlussabschnitt TMR, der eine kleine Breite aufweist, wodurch die Flächeneffizienz verbessert sein kann. Aufgrund dessen kann, wenn die Filmdicke in dem äußeren Endabschnitt des gegen ein hohes elektrisches Feld beständigen Dichtelements MR klein ist, wie beispielsweise im Stand der Technik, der in 6 dargestellt ist, die elektrische Feldstärke nicht ausreichend abgebaut werden, und die elektrische Feldstärke des elektrischen Felds, das an das Silikongel GL angelegt ist, das das gegen ein hohes elektrisches Feld beständige Dichtelement MR bedeckt, übersteigt die dielektrische Durchbruchfeldstärke. Deshalb ist es erforderlich, dass die Filmdicke des äußeren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements MR groß ist, um den Abschlussabschnitt TMR mit schmaler Breite zu erreichen, wodurch eine hervorragende physikalische Eigenschaft eines Halbleitermaterials mit großem Bandabstand durch SiC repräsentiert wird.
  • Bezüglich dieses Punkts ist es gemäß dem dritten typischen Punkt in der vorliegenden Erfindung möglich, den ersten typischen Punkt der vorliegenden Erfindung zu erreichen, in dem die Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR auf der Umgebung der Stirnfläche des Halbleiterchips CHP1 groß gemacht werden kann. Aus dieser Tatsache kann gemäß dem dritten typischen Punkt der vorliegenden Ausführungsform die Zuverlässigkeit der Halbleitervorrichtung verbessert werden als ein Ergebnis der Tatsache, dass die Form des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, die effektiv den dielektrischen Durchbruch des Silikongels GL unterdrücken kann, erreicht werden kann. Darüber hinaus kann als ein Ergebnis des Erreichens der Konstruktion, in der das elektrische Feld bis zu der Umgebung des Endabschnitts des Halbleiterchips CHP1 hoch ist, durch Einsetzen des Herstellungsverfahrens für die Halbleitervorrichtung, die den dritten typischen Punkt in der vorliegenden Ausführungsform aufweist, die Größe des Abschlussabschnitts TMR, der nicht als der Elementbildungsabschnitt funktioniert, reduziert werden. Deshalb kann gemäß dem dritten typischen Punkt in der vorliegenden Ausführungsform die Größe des Halbleiterchips CHP1 reduziert sein, und folglich können die Herstellungskosten für die Halbleitervorrichtung reduziert sein.
  • Hier kann, was die Form des gegen ein hohes elektrisches Feld beständigen Dichtelements MR betrifft, da wenigstens ein Teil des äußeren Endabschnitts EG2 des gegen ein hohes elektrisches Feld beständigen Dichtelements MR eine Form des Endabschnitts aufweist, die vertikal oder nahezu vertikal ist, die Umgebung der Stirnfläche des Halbleiterchips CHP1 auf eine Weise abgedichtet werden, die mit der Struktur des Halbleiterchips CHP1, der das hohe elektrische Feld aufweist, konform ist. Aus dieser Sicht können Effekte ähnlich denen in der Struktur in 15 erhalten werden, selbst in einem Fall, in dem ein Teil des äußeren Endabschnitts des gegen ein hohes elektrisches Feld beständigen Dichtelements MR eine schräge Form aufweist, wie in 16 gezeigt ist, oder in einem Fall, in dem ein Teil des äußeren Endabschnitts davon eine hervorstehende Form aufweist, wie in 17 dargestellt ist.
  • Die Form, die in 16 oder in 17 dargestellt ist, ist hauptsächlich durch eine Beziehung zwischen der Stärke der Wärmeaushärtungsbedingung des gegen ein hohes elektrisches Feld beständigen Dichtelements MR und den Schneidebedingungen (Messerdrehgeschwindigkeit und Bewegungsgeschwindigkeit) bestimmt, die Form kann jedoch unter Berücksichtigung eines weiteren Elements wie z. B. einer Adhäsionseigenschaft zwischen dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR und dem Halbleiterchip CHP1 nach dem Schneiden optimiert werden.
  • Gemäß dem dritten typischen Punkt in der vorliegenden Ausführungsform können die folgenden Vorteile erhalten werden. Mit anderen Worten wird, wie in dem in 5 dargestellten Stand der Technik, in dem Verfahren zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 für jeden der Halbleiterchips CHP, die auf dem Isolationssubstrat SUB montiert sind, die Neigung des Halbleiterchips CHP oder der Versatz in einer ebeneninterne Position, eine Drehung oder dergleichen aufgrund der Unebenheit des Lotmaterials ADH, das den Halbleiterchip CHP an das Isolationssubstrat SUB bondet, verursacht. Aus dieser Tatsache ist eine hochgenaue Positionskorrekturtechnik für das Auftragsgerät DP, das verwendet wird, um das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 aufzubringen, erforderlich. Beispielsweise ist es, da eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 für einen Abstand zwischen der Düse und einem Ziel empfindlich ist, notwendig, nicht nur eine Funktion aufzuweisen, um eine ebeneninterne Position der Düse durch Verwenden einer Bilderkennungstechnik zu korrigieren, sondern die auch funktioniert, um einen Abstand zu dem Halbleiterchip CHP mit einem Sensor zu detektieren und die Neigung des Halbleiterchips CHP zu korrigieren. Im Gegensatz dazu dient sie gemäß dem dritten typischen Punkt in der vorliegenden Ausführungsform nur dazu, eine einmalige Ausrichtung für einen gesamten Halbleiterwafer am Beginn auszuführen, und später auf geeignete Weise die ebeneninterne Position der Düse durch Verwenden der Bilderkennungstechnik zu korrigieren, und eine hochgenaue Aufbringtechnik kann erreicht werden, ohne eine Höhenanpassungsfunktion mit einem Sensor zu erfordern. Somit können gemäß dem dritten typischen Punkt in der vorliegenden Ausführungsform die Kosten für eine Aufbringvorrichtung reduziert sein, und auch eine Bilderkennungszeit in der Aufbringverarbeitung des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 und eine Zeit, um die Düse für jeden der Halbleiterchips zu bewegen, können herabgesetzt werden, und deshalb kann ein Effekt zum Verkürzen der Herstellungszeit erhalten werden.
  • Darüber hinaus wird gemäß dem dritten typischen Punkt der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtelement MR nicht für jeden der segmentierten Leiterchips CHP1 gebildet, sondern das gegen ein hohes elektrisches Feld beständige Dichtelement MR kann gemeinsam in dem Zustand des Halbleiterwafers vor der Segmentierung in die Halbleiterchips CHP1 gebildet werden, und deshalb kann eine Umlaufzeit (TAT) in dem Herstellungsprozess herabgesetzt werden. Zur gleichen Zeit kann, da das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 in dem Zustand des Halbleiterwafers, in dem die entsprechenden Chipgebiete in gleichen Abständen bereitgestellt sind und einheitlich geneigt sind, aufgebracht wird, die Genauigkeit des Bildungsprozesses und des Prüfprozesses für das gegen ein hohes elektrisches Feld beständige Dichtelement MR verbessert werden. Folglich können gemäß der vorliegenden Ausführungsform die Entsorgungskosten aufgrund von Bildungsfehlern des gegen ein hohes elektrisches Feld beständigen Dichtelements MR reduziert sein, der Prüfprozess kann vereinfacht werden und die Vorrichtungskosten wie z. B. für das Auftragsgerät können reduziert werden.
  • Insbesondere wird, als zusätzliche Beschreibung für den Prüfprozess, beispielsweise ein Spannungsfestigkeitstest für den Halbleiterwafer vereinfacht durch Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Zustand des Halbleiterwafers. Beispielsweise ist in dem Verfahren zum Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR für jeden der Halbleiterchips, die wie im Stand der Technik auf dem Isolationssubstrat montiert sind, das gegen ein hohes elektrisches Feld beständige Dichtelement MR noch nicht auf dem Halbleiterwafer in einer Stufe des Halbleiterwafers gebildet worden. Aus dieser Tatsache wird im Stand der Technik ein Spannungsfestigkeitstest auf dem Halbleiterwafer in einem Zustand ausgeführt, in dem das gegen ein hohes elektrisches Feld beständige Dichtelement MR noch nicht gebildet worden ist. In diesem Fall, wenn Hochspannung an den Halbleiterwafer angelegt wird, übersteigt die Spannung die Spannungsfestigkeit in der Luft, und es tritt eine elektrische Entladung zu der Luft auf. Deshalb ist es notwendig, eine spezielle Zusatzausrüstung bereitzustellen, um eine solche elektrische Entladung zu der Luft zu verhindern, durch Einsetzen von Fluorinert-Tropfen oder durch lokales Erhöhen des Atmosphärendrucks. Im Gegensatz dazu ist gemäß der vorliegenden Ausführungsform, da das gegen ein hohes elektrisches Feld beständige Dichtelement MR in dem Zustand des Halbleiterwafers gebildet wird, die vorstehend beschriebene Zusatzausrüstung unnötig, und es ist möglich, die Vorteile der Vereinfachung und Beschleunigung des Prüfprozesses zu erhalten.
  • Andererseits wird in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, in der das gegen ein hohes elektrisches Feld beständige Dichtelement MR in dem Zustand des Halbleiterwafers gebildet wird, Hochtemperatur-Wärmebehandlung, die in dem Chipmontageprozess, um den Halbleiterchip auf dem Isolationssubstrat zu montieren, ausgeführt wird, ebenfalls auf das gegen ein hohes elektrisches Feld beständige Dichtelement MR angewandt. Deshalb kann sich in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ein Problem des Ausgasens aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR, das durch Anwenden der Hochtemperatur-Wärmebehandlung auf das gegen ein hohes elektrisches Feld beständige Dichtelement MR verursacht wird, zeigen. Bezüglich dieses Punks kann in der vorliegenden Ausführungsform der Ausgasprozess aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR in einer Stufe vor dem Chipmontageprozess ausgeführt werden, beispielsweise durch Ausführen zusätzlicher Wärmebehandlung an einer höheren Temperatur (etwa 200 °C bis 360 °C) zusätzlich zu der normalen Wärmebehandlung, die zum thermischen Aushärten nach dem Bildungsprozess des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ausgeführt wird. Folglich ist es gemäß der vorliegenden Ausführungsform selbst in einem Fall, in dem der Prozess zum Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in einem Prozess vor dem Chipmontageprozess ist, möglich, das Auftreten von Ausgasen aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR, das durch die Hochtemperatur-Wärmebehandlung in dem Chipmontageprozess verursacht ist, zu unterdrücken. Als ein Ergebnis kann gemäß der vorliegenden Ausführungsform die Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • <Untersuchung für weitere Verbesserung>
  • Wie vorstehend beschrieben wird in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtelement MR nicht für jeden der segmentierten Leiterchips CHP1 gebildet, sondern das gegen ein hohes elektrisches Feld beständige Dichtelement MR wird gemeinsam in einem Zustand des Halbleiterwafers vor dem Segmentieren in Halbleiterchips CHP1 gebildet. Bezüglich dieses Herstellungsverfahrens für eine Halbleitervorrichtung fand der aktuelle Erfinder das nachstehend beschriebene Verbesserungspotenzial als ein Ergebnis der Untersuchung für weitere Verbesserung aus Sicht des Verbesserns der Zuverlässigkeit der Halbleitervorrichtung, und deshalb wird ein solches Verbesserungspotenzial beschrieben.
  • 18 ist eine Draufsicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 auf den Halbleiterwafer WF darstellt. Beispielsweise wird, wie in 18 dargestellt, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang einer x-Richtung unter Verwendung eines Auftragsgeräts aufgebracht. Folglich werden beispielsweise drei Linien L1 bis L3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Element MR besteht, das sich in der x-Richtung erstreckt, gebildet, wie in 18 dargestellt ist.
  • Danach wird, wie in 19 dargestellt, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang einer y-Richtung unter Verwendung des Auftragsgeräts aufgebracht. Folglich werden beispielsweise drei Linien R1 bis R3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der y-Richtung erstreckt, gebildet, wie in 19 dargestellt ist. Als ein Ergebnis kreuzen sich die drei Linien L1 bis L3, die sich in der x-Richtung erstrecken, jeweils mit den drei Linien R1 bis R3, die sich in der y-Richtung erstrecken, in den Kreuzungsgebieten CSR.
  • Hier ist in einem Fall der Vereinheitlichung einer Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das entlang der x-Richtung aufgebracht wird, und einer Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das in der y-Richtung aufgebracht wird, eine Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem der Kreuzungsgebiete CSR gebildet ist, das Doppelte des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand, das in jedem der Nicht-Kreuzungsgebiete, die nicht die Kreuzungsgebiete CSR sind, gebildet wird.
  • 20 ist eine Querschnittsansicht genommen entlang einer Linie A-A in 19. Wie in 20 dargestellt ist, wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR auf dem Halbleiterwafer WF gebildet. An diesem Punkt ist in einem Fall, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand, das in jedem Kreuzungsgebiet CSR gebildet ist, als „tB“ definiert ist und die Dicke des Dichtelements gegen ein hohes elektrisches Feld beständigen MR im Pastenzustand, das in jedem Nicht-Kreuzungsgebiet gebildet NCR ist, als „tA“ definiert ist, im Wesentlichen „tB“ = 2 × „tA“ erfüllt. Mit anderen Worten wird die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Kreuzungsgebiet CSR gebildet wird, nahezu das Doppelte der Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand, das in jedem Nicht-Kreuzungsgebiet NCR gebildet ist.
  • Zusätzlich wird in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform eine Wärmebehandlung, um das gegen ein hohes elektrisches Feld beständige Dichtelement MR im Pastenzustand auszuhärten, nach dem Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 ausgeführt. Mit dieser Wärmebehandlung wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR im Pastenzustand ausgehärtet und schrumpft. Deshalb ist unter der Annahme, dass eine Seite, an der das gegen ein hohes elektrisches Feld beständige Dichtelement MR gebildet ist, eine Oberseite des Halbleiterwafers WF ist, der Halbleiterwafer WF durch Aushärten und Schrumpfen des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand wie eine Schalenform gewölbt, wie in 21 dargestellt ist.
  • Insbesondere wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR im Pastenzustand umso mehr ausgehärtet und schrumpft, je größer die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand ist. Hier ist in einem Fall der Vereinheitlichung einer Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das entlang der x-Richtung aufgebracht wird, und einer Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das in der y-Richtung aufgebracht wird, die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Kreuzungsgebiet CSR gebildet ist, im Wesentlichen das Doppelte des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand, das in jedem Nicht-Kreuzungsgebiet NCR gebildet wird. Deshalb ist der Halbleiterwafer WF mehr gewölbt. Darüber hinaus ist in den letzten Jahren der Durchmesser des SiC-Wafers (Halbleiterwafers WF) ebenfalls angestiegen aus Sicht des Reduzierens der Herstellungskosten für die Halbleitervorrichtung. Zusätzlich wird unter Berücksichtigung einer Tatsache, dass der Halbleiterwafer WF mit großem Durchmesser wahrscheinlicher durch die Wölbung beeinflusst wird, die Wölbung des Halbleiterwafers WF, die durch Aushärten und Schrumpfen des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand verursacht ist, besonders wahrscheinlich sichtbar in dem Fall der Verwendung eines Halbleiterwafers WF mit großem Durchmesser.
  • Somit wird, wenn der Halbleiterwafer WF gewölbt ist, die Verringerung eines Ausstoßes in dem danach ausgeführten Schneideprozess verursacht. 22 ist eine Ansicht, die einen Zustand zum Ausführen eines Schneideprozesses für einen gewölbten Halbleiterwafer WF darstellt. Wie in 22 dargestellt, wird in dem Schneideprozess der Halbleiterwafer WF durch Schneiden der Anrisslinien des Halbleiterwafers WF unter Verwendung des Schneidblatts DS in mehrere Halbleiterchips segmentiert. An diesem Punkt muss, da die Anrisslinien auch innerhalb jedes Kreuzungsgebiets in einer Draufsicht existieren, das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das in jedem Kreuzungsgebiet gebildet ist und die große Dicke aufweist, unvermeidlich durch das Schneidblatt DS geschnitten werden. Während das Schneidblatt DS ausgelegt ist, so dass es ein Material, das den Halbleiterwafer WF bildet, glatt schneiden kann, weist das Schneidblatt keine Struktur auf, in der das Schneiden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ausreichend berücksichtigt ist. Aus dieser Tatsache kann in einem Fall, in dem das gegen ein hohes elektrisches Feld beständige Dichtharz MR, das in jedem Kreuzungsgebiet gebildet ist und die große Dicke aufweist, bei Verwendung des Schneidblatts DS das Schneidblatt DS beschädigt werden, und dadurch wird ein Ausstoß des Schneideprozesses herabgesetzt. Darüber hinaus wird in einem Fall, in dem der Halbleiterwafer WF gewölbt ist, der Ausstoß des Schneideprozesses als ein Ergebnis der Tatsache herabgesetzt, dass der Halbleiterwafer WF in dem Schneideprozess nicht ausreichend befestigt ist und der Halbleiterwafer WF wackelt.
  • Aus dem Vorstehenden ist in dem Fall der Vereinheitlichung der Aufbringmenge des gegen ein hohes elektrisches Feld beständige Dichtmaterials MR1 im Pastenzustand, das entlang der x-Richtung aufgebracht wird, und der Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das entlang der y-Richtung aufgebracht wird, ein Ausstoß der Herstellung der Halbleitervorrichtung aufgrund der Tatsache herabgesetzt, dass die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Kreuzungsgebiet gebildet ist, im Wesentlichen das Doppelte der Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ist, das in jedem Nicht-Kreuzungsgebiet gebildet ist. Mit anderen Worten ist als ein Ergebnis der Tatsache, dass die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Kreuzungsgebiet gebildet ist, im Wesentlichen das Doppelte der Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ist, das in jedem Nicht-Kreuzungsgebiet gebildet ist, der Ausstoß in dem Schneideprozess aufgrund von Synergiefaktoren herabgesetzt, die enthalten: einen ersten Faktor, dass die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR das durch das Schneidblatt DS geschnitten werden soll, im Wesentlichen das Doppelte ist; und einen zweiten Faktor, dass der Halbleiterwafer WF gewölbt ist.
  • Darüber hinaus wird die Herabsetzung der Zuverlässigkeit der Halbleitervorrichtung auch durch die Tatsache verursacht, dass die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Kreuzungsgebiet gebildet ist, im Wesentlichen das Doppelte der Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ist, das in jedem Nicht-Kreuzungsgebiet gebildet ist.
  • Insbesondere ist 23(a) ein Diagramm, das eine schematische ebene Struktur eines Halbleiterchips CHP1 darstellt, und 23(b) ist eine Seitenansicht aus einer Pfeilrichtung in 23(a).
  • Zuerst, in 23(a), weist der Halbleiterchip CHP1 eine rechteckige Form auf, und die Anodenelektrode ADE ist in einem Mittelabschnitt gebildet. Dann wird das Abschlussgebiet TMR so gebildet, dass es die Anodenelektrode ADE umgibt, und ein gegen ein hohes elektrisches Feld beständiges Dichtelement MR wird so gebildet, dass es das Abschlussgebiet TMR bedeckt. Es wird darauf hingewiesen, dass in 23(a) eine untere linke Ecke des Halbleiterchips CHP1 als eine „Ecke CNR1“ definiert ist, und eine untere rechte Ecke des Halbleiterchips CHP1 ist die „Ecke CNR2“.
  • Als Nächstes enthält in 23(b) der Halbleiterchip CHP1: ein Halbleitersubstrat 1S, das ein Halbleitermaterial (beispielsweise SiC) enthält, das einen Bandabstand größer als der von Silizium aufweist; und ein gegen ein hohes elektrisches Feld beständiges Dichtelement MR, das auf der Oberfläche des Halbleitersubstrats 1S gebildet ist. Zusätzlich ist eine Seitenfläche des Halbleiterchips CHP1 aus einem Gebiet R1, das die Ecke CNR1 enthält, einem Gebiet R2, das die Ecke CNR2 enthält, und einem Gebiet R3, das zwischen dem Gebiet R1 und dem Gebiet R2 eingeschoben ist, gebildet.
  • Hier ist in der vorliegenden Ausführungsform in einem Fall, in dem eine Seitenlänge des Halbleiterchips CHP1, die die Ecke CNR1 und die Ecke CNR2 verbindet, als „a“ definiert ist, wie in 23(b) dargestellt ist, definiert, dass beispielsweise „das Gebiet R1 das Gebiet ist, das die Ecke CNR1 enthält, wobei ein Abstand a1 von der Ecke CNR1 0,15 × a oder weniger ist“. Ähnlich ist definiert, dass „das Gebiet R2 das Gebiet ist, das die Ecke CNR2 enthält, wobei ein Abstand a1 von der Ecke CNR2 0,15 × a oder weniger ist“. Andererseits ist definiert, dass „das Gebiet R3 das Gebiet ist, das zwischen dem Gebiet R1 und dem Gebiet R2 eingeschoben ist“.
  • An diesem Punkt ist in einem Fall, in dem eine einer minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 als t1 definiert ist und eine maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1 als „t2“ definiert ist, „t2“ ungefähr doppelt so groß wie „t1“. Anrisslinien des Halbleiterwafers, entlang denen das Schneiden ausgeführt wird, existieren auch in jedem Kreuzungsgebiet, das mit dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR gebildet ist und die Dicke aufweist, die im Wesentlichen das Doppelte derjenigen des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ist, das in jedem Nicht-Kreuzungsgebiet gebildet ist, und außerdem ist auch ein Gebiet, das später zu einer Ecke des Halbleiterchips wird, in diesem Kreuzungsgebiet enthalten. Aus dieser Tatsache wird die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in jedem aus dem Gebiet R1 und dem Gebiet R2 eines segmentierten Halbleiterchips CHP unvermeidlich im Wesentlichen das Doppelte der Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R3 gebildet ist. Das heißt, die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in jedem aus dem Gebiet R1, das die Ecke CNR1 enthält, und dem Gebiet R2, das die Ecke CNR2 enthält, wird im Wesentlichen zum Doppelten der Dicke in dem Gebiet R3, das die Ecke nicht enthält.
  • Als ein Ergebnis wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR leicht von dem Halbleitersubstrat 1S gelöst, beginnend an einer Ecke in dem Halbleiterchip CHP1, weil die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in der Ecke gebildet ist, groß ist, wie beispielsweise in 24 dargestellt. Der Grund ist, dass die Ausdehnung und das Zusammenziehen eines Elements durch einen Temperaturzyklus verursacht werden, der durch das Wiederholen von Aktivieren/Anhalten der Halbleitervorrichtung erzeugt wird. Das heißt, der Grund ist, dass als ein Ergebnis der Tatsache, dass sich ein Wärmeausdehnungskoeffizient des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das ein organisches Material ist, von einem Wärmeausdehnungskoeffizienten des Halbleitersubstrats 1S, das aus einem anorganischen Material hergestellt ist, um etwa eine Stelle unterscheidet, das gegen ein hohes elektrisches Feld beständige Dichtelement MR leichter von dem Halbleitersubstrat 1S abgelöst wird in einem Grenzgebiet zwischen dem Halbleitersubstrat 1S und dem Gebiet, das eine große Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR aufweist, als in einem Grenzgebiet zwischen dem Halbleitersubstrat 1S und dem Gebiet, das eine kleine Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR aufweist.
  • In dem Fall der Vereinheitlichung der Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das entlang der x-Richtung aufgebracht wird, und der Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand, das in der y-Richtung aufgebracht wird, wird die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Kreuzungsgebiet gebildet ist, im Wesentlichen das Doppelte der Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in jedem Nicht-Kreuzungsgebiet gebildet wird. Aufgrund dieser Tatsache ist nicht nur der Herstellungsausstoß der Halbleitervorrichtung herabgesetzt, sondern auch die Zuverlässigkeit der Halbleitervorrichtung nach der Herstellung ist herabgesetzt. Das heißt, es ist gemäß der weiteren Untersuchung durch die aktuellen Erfinder gefunden, dass immer noch weiteres Verbesserungspotenzial vorhanden ist, sowohl aus Sicht der Verbesserung des Herstellungsausstoßes als auch der Sicht der Verbesserung der Zuverlässigkeit der Halbleitervorrichtung nach der Herstellung in dem Herstellungsverfahren für eine Halbleitervorrichtung, in der das gegen ein hohes elektrisches Feld beständige Dichtelement MR gemeinsam in dem Zustand des Halbleiterwafers vor der Segmentierung in Halbleiterchips CHP1 gebildet wird. Dementsprechend ist in der vorliegenden Ausführungsform eine neue Lösung für ein solches weiteres Verbesserungspotential bereitgestellt, die durch die aktuellen Erfinder gefunden ist. Im Folgenden wird die technische Idee der vorliegenden Ausführungsform, die mit der neuen Lösung bereitgestellt ist, beschrieben.
  • <Weitere Eigenschaften der Ausführungsform>
  • «Strukturelle Eigenschaften»
  • 25 ist ein Diagramm, das eine schematische Struktur der Halbleitervorrichtung SA1 gemäß der Ausführungsform darstellt. Wie in 25 dargestellt ist in der Halbleitervorrichtung SA1 der vorliegenden Ausführungsform ein Halbleiterchip CHP1a auf einem Isolationssubstrat SUB über ein Lotmaterial ADH montiert.
  • In 25 ist eine Seitenfläche des Halbleiterchips CHP1a dargestellt. Eine SiC-Vorrichtung ist auf diesem Halbleiterchip CHP1a gebildet, und insbesondere ist eine Diode als die SiC-Vorrichtung in der vorliegenden Ausführungsform als Beispiel verwendet.
  • In 25 enthält der Halbleiterchip CHP1a ein Halbleitersubstrat 1S, das SiC als ein Halbleitermaterial verwendet, und eine rückseitige Elektrode BE, die als eine Kathodenelektrode der Diode funktioniert, ist auf einer Rückseite des Halbleitersubstrats 1S gebildet. Andererseits ist in der Seitenansicht, die in 7 dargestellt ist, das gegen ein hohes elektrisches Feld beständige Dichtelement MR auf einer gesamten Vorderseite des Halbleiterchips CHP1a gebildet. Zusätzlich ist der Halbleiterchip CHP1a mit einem Silikongel GL abgedichtet. Das gegen ein hohes elektrisches Feld beständige Dichtelement MR weist eine dielektrische Durchbruchfeldstärke auf, die größer ist als die dielektrische Durchbruchfeldstärke des Silikongels GL, das als ein Dichtelement verwendet ist.
  • Hier ist beispielsweise, wie in 25 dargestellt, angenommen, dass die Seitenfläche des Halbleiterchips CHP1a aus einem Gebiet R1, einem Gebiet R2 und einem Gebiet R3 gebildet ist. In diesem Fall ist ein vierter typischer Punkt in der vorliegenden Ausführungsform dass: in einem Fall, in dem eine minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 als t1 definiert ist und eine maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1 als „t2“ definiert ist, eine Beziehung t2 ≤ 1,5 × t1 erfüllt ist. Mit anderen Worten ist der vierte typische Punkt der vorliegenden Ausführungsform, dass die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das eine Ecke enthält, viel kleiner ist als eine Dicke, die etwa die doppelte minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelement MR in dem Gebiet R3 ist.
  • Das heißt, in der vorliegenden Ausführungsform ist die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das die Ecke enthält, auf innerhalb eines notwendigen ausreichenden Bereichs eingeschränkt, in dem die dielektrische Durchbruchfeldstärke sichergestellt werden, ohne seine maximale Dicke zu erhöhen. Der Grund ist, dass: In einem Fall, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR übermäßig groß gemacht ist, während das gegen ein hohes elektrisches Feld beständige Dichtelement MR bereitgestellt ist, um die dielektrische Durchbruchfeldstärke sicherzustellen, kann das die Herabsetzung des Herstellungsausstoßes der Halbleitervorrichtung verursachen und kann die Herabsetzung der Zuverlässigkeit der Halbleitervorrichtung nach der Herstellung verursachen, wie vorstehend in <Untersuchung für weitere Verbesserung> beschrieben ist.
  • Bezüglich dieses Punkts ist in dem Halbleiterchip CHP1 der vorliegenden Ausführungsform die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R1, das die Ecke enthält, gebildet ist, das 1,5-Fache oder weniger der minimalen Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R3 gebildet ist. Das heißt, in dem Halbleiterchip CHP1 der vorliegenden Ausführungsform ist die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem die Ecke enthaltenden Gebiet R1 gebildet ist, kleiner gebildet als die Dicke, die ungefähr das Doppelte der minimalen Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR ist, das in dem Gebiet R3 gebildet ist. Als ein Ergebnis ist es gemäß der vorliegenden Ausführungsform möglich, die dielektrische Durchbruchstärke in dem Gebiet R1, das die Ecke enthält, sicherzustellen, die erforderlich ist, um die dielektrische Durchbruchfeldstärke sicherzustellen, während die ungünstigen Effekte des Herabsetzens des Herstellungsausstoßes der Halbleitervorrichtung und Herabsetzens der Zuverlässigkeit der Halbleitervorrichtung nach der Herstellung effektiv unterdrückt werden.
  • Somit ist es gemäß dem vierten typischen Punkt in der vorliegenden Ausführungsform, in dem die Beziehung t2 ≤ 1,5 × t1 erfüllt ist, in dem Fall, in dem die minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 als „t1“ definiert ist und die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1 als „t2“ definiert ist, möglich, sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung zu erreichen. Es ist jedoch wünschenswert, dass eine Beziehung t2 ≤ 1,2 × t1 erfüllt ist, aus Sicht des effektiven Unterdrückens des ungünstigen Effekts des Herabsetzens des Herstellungsausstoßes der Halbleitervorrichtung, der durch die Wölbung des Halbleiterwafers oder dergleichen verursacht ist.
  • Indessen sind in einem Fall, in dem die Beziehung t2 ≤ 1,5 × t1 mit spezifischen numerischen Werten ausgedrückt ist, die spezifischen numerischen Werte in jedem Produkt , das eine unterschiedliche Spannungsfestigkeit und Größe der Halbleitervorrichtung aufweist, unterschiedlich, jedoch kann es beispielsweise in einem Fall, der beispielhaft die spezifischen numerischen Werte verwendet, so ausgedrückt sein, dass „eine Beziehung von t2 ≤ 120 µm erfüllt ist“.
  • <<Eigenschaften des Herstellungsverfahrens (erstes Verfahren)>>
  • Als Nächstes wird ein Herstellungsverfahren für eine Halbleitervorrichtung, die den vierten typischen Punkt in der vorstehend beschriebenen vorliegenden Ausführungsform aufweist, mit Bezug auf die Zeichnungen beschrieben.
  • Das Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform weist eine Vorbedingung des vorstehend beschriebenen dritten typischen Punkts auf, in dem das gegen ein hohes elektrisches Feld beständige Dichtelement MR nicht für jeden der segmentierten Leiterchips CHP1 gebildet wird, sondern das gegen ein hohes elektrisches Feld beständige Dichtelement MR gemeinsam in einem Zustand des Halbleiterwafers vor dem Segmentieren in die Halbleiterchips CHP1 gebildet wird.
  • Das heißt, ein Halbleiterwafer WF, der ein Halbleitermaterial enthält, das einen Bandabstand größer als der von Silizium aufweist, und eine Oberfläche aufweist, wird vorbereitet. Dann wird in dem Prozess zum Bilden des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in der vorliegenden Ausführungsform beispielsweise das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand in parallelen Linien entlang der x-Richtung des Halbleiterwafers WF aufgebracht, und das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand wird in parallelen Linien in der y-Richtung orthogonal zu der x-Richtung aufgebracht, während das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das in der x-Richtung aufgebracht wurde, immer noch in dem Pastenzustand ist, bevor es getrocknet wird. Danach wird Hochtemperatur-Wärmebehandlung auf den Halbleiterwafer WF angewandt, um das gegen ein hohes elektrisches Feld beständige Dichtelement MR im Pastenzustand auszuhärten.
  • Es wird darauf hingewiesen, dass in der vorliegenden Ausführungsform die Beschreibung unter der Annahme, dass die „x-Richtung“ eine „erste Richtung“ ist und die „y-Richtung“ eine „zweite Richtung“ ist, bereitgestellt ist, jedoch die technische Idee der vorliegenden Ausführungsform nicht darauf beschränkt ist, und die „y-Richtung“ die „erste Richtung“ sein kann und die „x-Richtung“ die „zweite Richtung“ sein kann.
  • 26(a) ist eine schematische Ansicht, die einen Zustand des Aufbringens des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand in der x-Richtung des Halbleiterwafers WF darstellt. Hier ist die x-Richtung eine seitliche Richtung zur Zeit des Betrachtens der Oberfläche des Halbleiterwafers WF von oben, während eine Orientierung eines flachen Abschnitts des Halbleiterwafers WF auf einer Unterseite eingestellt ist. Beispielsweise wird, wie in 26(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der x-Richtung unter Verwendung eines Auftragsgeräts aufgebracht. Folglich werden, wie in 26(a) dargestellt ist, drei Linien L1 bis L3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der x-Richtung erstreckt, gebildet.
  • Jede der drei Linien L1 bis L3 enthält: die Kreuzungsgebiete APR1, die sich mit drei Linien R1 bis R3 kreuzen (siehe 27(a)), die sich in der y-Richtung erstrecken, wie später beschrieben ist; und die Nicht-Kreuzungsgebiete APR2, die diese drei Linien R1 bis R3 nicht überlappen (siehe 27(a)). Zusätzlich wird jede der drei Linien L1 bis L3 beispielsweise durch Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in einem Abstand von 6 mm und mit einer Breite von 1,9 mm unter Verwendung eines Auftragsgeräts gebildet.
  • 26(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 26(a). Wie in 26(b) dargestellt ist, ist in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in jedem der Kreuzungsgebiete APR1 kleiner eingestellt als eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Nicht-Kreuzungsgebiete APR2, die nicht die Kreuzungsgebiete APR1 sind.
  • Nachfolgend ist 27(a) eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in der y-Richtung des Halbleiterwafers WF darstellt. Hier ist die y-Richtung eine vertikale Richtung zur Zeit des Betrachtens der Oberfläche des Halbleiterwafers WF von oben, während die Orientierung eines flachen Abschnitts des Halbleiterwafers WF auf der Unterseite eingestellt ist. Beispielsweise wird, wie in 27(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR im Pastenzustand entlang der y-Richtung unter Verwendung eines Auftragsgeräts aufgebracht. Folglich werden beispielsweise drei Linien R1 bis R3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der y-Richtung erstreckt, gebildet, wie in 27(a) dargestellt ist.
  • Jede der drei Linien R1 bis R3 enthält: die Kreuzungsgebiete APR1, die jeweils die drei Linien L1 bis L3, die sich in der x-Richtung erstrecken, kreuzen; und die Nicht-Kreuzungsgebiete APR3, die diese drei Linien L1 bis L3 nicht überlappen. Zusätzlich wird jede der drei Linien R1 bis R3 beispielsweise durch Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in einem Abstand von 7 mm und mit einer Breite von 1,9 mm unter Verwendung des Auftragsgeräts aufgebracht.
  • 27(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 27(a). Wie in 27(b) dargestellt ist, sind in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in jedem der Kreuzungsgebiete APR1 und eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Nicht-Kreuzungsgebiete APR3, die nicht die Kreuzungsgebiete APR1 sind, gleichmäßig eingestellt.
  • Danach wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Halbleiterwafer WF gebildet ist, bei 100 °C für 20 Minuten (1) und bei 200 °C für eine Stunde (2) und dann bei 300 °C für eine Stunde (3) in einer Stickstoffatmosphäre erwärmt, während der Halbleiterwafer WF horizontal gehalten wird. Wie vorstehend beschrieben können die gegen ein hohes elektrisches Feld beständigen Dichtelemente MR auf dem Halbleiterwafer WF gebildet sein.
  • Hier ist es, wie in den 26(a) und 26(b) dargestellt ist, beispielsweise ein fünfter typischer Punkt in der vorliegenden Ausführungsform, zuerst die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in jedem Kreuzungsgebiet APR1 kleiner als die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Nicht-Kreuzungsgebiet APR2 in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in der x-Richtung einzustellen. Andererseits werden, wie in den 287(a) und 27(b) dargestellt ist, beispielsweise die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Kreuzungsgebiet APR1 und die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Nicht-Kreuzungsgebiet APR3 in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung gleichmäßig eingestellt.
  • Insbesondere kann das Einstellen der Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Kreuzungsgebiet APR1 kleiner als die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Nicht-Kreuzungsgebiet APR2 beispielsweise erreicht werden durch Einstellen einer Bewegungsgeschwindigkeit des Auftragsgeräts in dem Kreuzungsgebiet APR1 schneller als eine Bewegungsgeschwindigkeit des Auftragsgeräts in dem Nicht-Kreuzungsgebiet APR2, während eine konstante Ausstoßmenge aus dem Auftragsgerät beibehalten wird. Eine solche Einstellung kann beispielsweise auch erreicht werden durch Einstellen des Drucks, um das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 aus dem Auftragsgerät auszustoßen, auf einen ersten Druck in dem Nicht-Kreuzungsgebiet APR2, während der Druck, um das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 aus dem Auftragsgerät auszustoßen, auf einen zweiten Druck, der niedriger ist als der erste Druck, in dem Kreuzungsgebiet APR1, in einem Zustand eingestellt wird, in dem die Bewegungsgeschwindigkeit des Auftragsgeräts konstant eingestellt ist.
  • Folglich kann gemäß der vorliegenden Ausführungsform das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die in 25 dargestellte Form aufweist, auf dem Halbleitersubstrat 1S durch den Schneideprozess und den Abdichtungsprozess nach dem Aushärten des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand gebildet werden. Als ein Ergebnis ist es gemäß der vorliegenden Ausführungsform möglich, den vierten typischen Punkt zu erreichen, in dem die Beziehung t2 ≤ 1,5 × t1 in dem Fall erfüllt ist, in dem die minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 als „t1“ definiert ist und die maximale Filmdicke des Dichtelements gegen ein hohes elektrisches Feld beständigen MR in dem Gebiet R1 als „t3“ definiert ist in 25. Deshalb können gemäß der vorliegenden Ausführungsform sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden.
  • Indessen ist in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform die Beschreibung für das Beispiel bereitgestellt worden, in dem das Aufbringen in der x-Richtung ausgeführt wird, während die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1, das auf jedes Kreuzungsgebiet APR1 aufgebracht wird, und die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1, das auf jedes Nicht-Kreuzungsgebiet APR2 aufgebracht wird, unterschiedlich eingestellt sind, und danach das Aufbringen in der y-Richtung ausgeführt wird, während die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1, die auf das Kreuzungsgebiet APR1 aufgebracht wird, und diejenige, die auf das Nicht-Kreuzungsgebiet APR3 aufgebracht wird, einheitlich eingestellt sind. Die technische Idee der vorliegenden Ausführungsform ist jedoch nicht darauf eingeschränkt, und das Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 kann ausgeführt werden durch Ausführen von Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in der y-Richtung, wobei die Aufbringmengen einheitlich eingestellt sind, und dann Ausführen des Aufbringens von der x-Richtung, wobei die Aufbringmengen unterschiedlich eingestellt sind.
  • <Erstes modifiziertes Beispiel>
  • <<Strukturelle Eigenschaften>>
  • Als Nächstes wird die technische Idee eines ersten modifizierten Beispiels beschrieben. 28 ist ein Diagramm, das eine schematische Struktur der Halbleitervorrichtung in dem ersten modifizierten Beispiel darstellt. In 28 ist ein struktureller typischer Punkt in dem ersten modifizierten Beispiel, dass das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Halbleitersubstrat 1S gebildet ist, so gebildet ist, dass es eine einheitliche Dicke in einer Seitenansicht des Halbleiterchips CHPla aufweist, der in 28 dargestellt ist. Insbesondere ist, wie in 28 dargestellt ist, in einem Fall, in dem eine minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in einem Gebiet R3 als „t1“ definiert ist und eine maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in einem Gebiet R1 als „t2“ definiert ist, eine Beziehung von ungefähr t2 = t1 erfüllt.
  • In diesem Fall ist in dem Halbleiterchip CHPla in dem ersten modifizierten Beispiel die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das eine Ecke enthält, viel kleiner als eine Dicke, die etwa die doppelte minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelement MR in dem Gebiet R3 ist. Als ein Ergebnis ist es gemäß dem ersten modifizierten Beispiel möglich, die ungünstigen Effekte des Herabsetzens des Herstellungsausstoßes der Halbleitervorrichtung und des Herabsetzens der Zuverlässigkeit der Halbleitervorrichtung nach der Herstellung zu unterdrücken.
  • Hier ist in dem Fall, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 und die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das die Ecke enthält, so gebildet sind, dass sie im Wesentlichen die gleiche Dicke aufweisen, eine Frage vorhanden, ob die dielektrische Durchbruchstärke in dem Gebiet R1, das die Ecke enthält, sichergestellt werden kann, die erforderlich ist, um die dielektrische Durchbruchfeldstärke sicherzustellen.
  • Was diesen Punkt betrifft, wird die dielektrische Durchbruchfeldstärke an der Ecke nicht konstant am niedrigsten durch Konzipieren einer inneren Struktur des Halbleiterchips CHPla.
  • Im Folgenden wird dieser Punkt beschrieben. Beispielsweise ist bekannt, dass ein dielektrischer Durchbruch wahrscheinlich eher in der Nähe einer Zwischenposition zwischen einem Mittelabschnitt einer Seite und einer Ecke als in der Ecke des Halbleiterchips CHPla auftritt, abhängig von einer Struktur des Halbleiterchips CHPla, der SiC als das Halbleitermaterial verwendet. Es ist berücksichtigt, dass das durch einen sogenannten Abweichungswinkel verursacht wird, wodurch die Oberfläche des eigentlichen Halbleiterchips CHPla von einer spezifischen Ebenenrichtung um etwa 4 Grad abweicht und wahrscheinlich eine Konzentration des elektrischen Felds auftritt. Zusätzlich tritt als ein Ergebnis des Einflusses nicht einheitlicher Diffusion von Ionen zur Zeit der Ionenimplantation aufgrund eines solchen Abweichungswinkels wahrscheinlicher ein dielektrischer Durchbruch in der Nähe der Zwischenposition zwischen dem Mittelabschnitt der Seite und der Ecke als in der Ecke des Halbleiterchips CHPla auf, abhängig von der Struktur des Halbleiterchips CHPla.
  • Beispielsweise ist in 7 von „PTL 2“, die in dem vorstehenden „Stand der Technik“ beschrieben ist, die beispielhafte Struktur dargestellt, in der ein Winkel „(2)“ oder ein Winkel „(4)“ eine Durchbruchfeldstärke höher als die Durchbruchfeldstärke in einer Seite „(1)“ aufweist, und es kann erkannt werden, dass die dielektrische Durchbruchfeldstärke an der Ecke in dem Halbleiterchip, der diese Struktur aufweist, nicht konstant minimal wird. Deshalb kann beispielsweise selbst in dem Fall, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 und die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das die Ecke enthält, so gebildet sind, dass sie im Wesentlichen die gleiche Dicke aufweisen in 28, die dielektrische Durchbruchstärke in dem Gebiet R1, das die Ecke enthält, sichergestellt werden, die erforderlich ist, um die dielektrische Durchbruchfeldstärke sicherzustellen.
  • Aus dem Vorstehenden können gemäß dem ersten modifizierten Beispiel, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 und die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das die Ecke enthält, so gebildet sind, dass sie im Wesentlichen die gleiche Dicke aufweisen, sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden durch Anwenden des ersten modifizierten Beispiels insbesondere auf den Halbleiterchip, der die Struktur aufweist, in der es am meisten erforderlich ist, dass die dielektrische Durchbruchfeldstärke eher auf der Seite als in der Ecke sichergestellt werden muss.
  • <<Eigenschaften des Herstellungsverfahrens (zweites Verfahren)>>
  • 29(a) ist eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung des Halbleiterwafers WF darstellt. Beispielsweise, wie in 29(a) dargestellt ist, wird in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß dem ersten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der x-Richtung unter Verwendung eines Auftragsgeräts aufgebracht. Folglich werden, wie in 29(a) dargestellt ist, drei Linien L1 bis L3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der x-Richtung erstreckt, gebildet.
  • Jede der drei Linien L1 bis L3 enthält: die Kreuzungsgebiete APR1, die sich mit drei Linien R1 bis R3 kreuzen (siehe 30(a)), die sich in der y-Richtung erstrecken, wie später beschrieben ist; und die Nicht-Kreuzungsgebiete APR2, die diese drei Linien R1 bis R3 nicht überlappen (siehe 30(a)).
  • 29(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 29(a). Wie in 29(b) dargestellt ist, wird in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 nicht auf jedes der Kreuzungsgebiete APR1 aufgebracht, und eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1, um eine gewünschte Dicke zu erfüllen, wird auf jedes der Nicht-Kreuzungsgebiete APR2 aufgebracht, die nicht die Kreuzungsgebiete APR1 sind. Das heißt, in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung wird die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1, um die gewünschte Dicke zu erfüllen, nur auf jedes Nicht-Kreuzungsgebiet APR2 aufgebracht, während jedes Kreuzungsgebiet APR1 übersprungen wird.
  • Nachfolgend ist 30(a) eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung des Halbleiterwafers WF darstellt. Beispielsweise wird, wie in 30(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß dem ersten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der y-Richtung unter Verwendung des Auftragsgeräts aufgebracht. Folglich werden beispielsweise drei Linien R1 bis R3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der y-Richtung erstreckt, gebildet, wie in 30(a) dargestellt ist.
  • Jede der drei Linien R1 bis R3 enthält: die Kreuzungsgebiete APR1, die jeweils die drei Linien L1 bis L3, die sich in der x-Richtung erstrecken, kreuzen; und die Nicht-Kreuzungsgebiete APR3, die diese drei Linien L1 bis L3 nicht überlappen.
  • 30(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 30(a). Wie in 30(b) dargestellt ist, sind in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in jedem der Kreuzungsgebiete APR1 und die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Nicht-Kreuzungsgebiete APR3, die nicht die Kreuzungsgebiete APR1 sind, gleichmäßig eingestellt.
  • Danach wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Halbleiterwafer WF gebildet ist, bei 100 °C für 20 Minuten (1) und bei 200 °C für eine Stunde (2) und dann bei 300 °C für eine Stunde (3) in einer Stickstoffatmosphäre erwärmt, während der Halbleiterwafer WF horizontal gehalten wird. Wie vorstehend beschrieben können die gegen ein hohes elektrisches Feld beständigen Dichtelemente MR auf dem Halbleiterwafer WF gebildet sein.
  • Hier ist ein typischer Punkt in dem ersten modifizierten Beispiel, zuerst das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand nicht auf jedes Kreuzungsgebiet APR1 aufzubringen, sondern das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 auf jedes der Nicht-Kreuzungsgebiete APR2 aufzubringen in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung, wie in den 29(a) und 29(b) dargestellt ist. Andererseits werden, wie in den 30(a) und 30(b) dargestellt ist, beispielsweise die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Kreuzungsgebiet APR1 und die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Nicht-Kreuzungsgebiet APR3 in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung gleichmäßig eingestellt.
  • An diesem Punkt wird, selbst wenn das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 in der x-Richtung intermittierend aufgebracht wird, die Viskosität des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 einmal erniedrigt und verteilt sich zur Zeit der Erwärmung und des Aushärtens des gegen ein hohes elektrisches Feld beständige Materials MR1 leicht in der horizontalen Richtung, und deshalb ist das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 in jedem Kreuzungsgebiet APR1 während dieser Zeit einheitlich fortgesetzt. Als ein Ergebnis kann die Verbrauchsmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 reduziert sein, und die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in jedem Kreuzungsgebiet APR1 kann so gebildet sein, dass es eine Dicke aufweist, die im Wesentlichen gleich der Dicke in jedem Nicht-Kreuzungsgebiet APR2 ist.
  • Folglich kann gemäß dem ersten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die in 28 dargestellte Form aufweist, auf dem Halbleitersubstrat 1S durch den Schneideprozess und den Abdichtungsprozess nach dem Aushärten des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand gebildet werden. Als ein Ergebnis können, wie in 28 dargestellt, gemäß dem ersten modifizierten Beispiel, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 und die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das die Ecke enthält, so gebildet sind, dass sie im Wesentlichen die gleiche Dicke aufweisen, sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden durch Anwenden des ersten modifizierten Beispiels insbesondere auf den Halbleiterchip, der die Struktur aufweist, in der es am meisten erforderlich ist, dass die dielektrische Durchbruchfeldstärke eher auf der Seite als in der Ecke sichergestellt werden muss.
  • <Zweites modifiziertes Beispiel>
  • «Strukturelle Eigenschaften»
  • Als Nächstes wird die technische Idee eines zweiten modifizierten Beispiels beschrieben. 31 ist ein Diagramm, das eine schematische Struktur der Halbleitervorrichtung SA1 in dem zweiten modifizierten Beispiel darstellt. In 31 ist der strukturelle typische Punkt in dem zweiten modifizierten Beispiel, dass eine Beziehung t2 < t1 in einem Fall erfüllt ist, in dem die minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 als „t1“ definiert ist und die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1 als „t2“ definiert ist in einer Seitenansicht des Halbleiterchips CHPla, der in 31 dargestellt ist.
  • In diesem Fall ist in dem Halbleiterchip CHPla des zweiten modifizierten Beispiels die maximale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R1, das eine Ecke enthält, gebildet ist, kleiner als die minimale Filmdicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R3 gebildet ist. Als ein Ergebnis können gemäß dem zweiten modifizierten Beispiel sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden durch Anwenden des zweiten modifizierten Beispiels insbesondere auf den Halbleiterchip, der die Struktur aufweist, in der es erforderlich ist, dass die dielektrische Durchbruchfeldstärke am meisten auf der Seite anstatt in der Ecke sichergestellt wird.
  • <<Eigenschaften des Herstellungsverfahrens (drittes Verfahren)>>
  • 32(a) ist eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung des Halbleiterwafers WF darstellt. Beispielsweise wird, wie in 32(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß dem zweiten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der x-Richtung unter Verwendung eines Auftragsgeräts aufgebracht. Folglich werden, wie in 32(a) dargestellt ist, drei Linien L1 bis L3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der x-Richtung erstreckt, gebildet.
  • Jede der drei Linien L1 bis L3 enthält: die Kreuzungsgebiete APR1, die sich mit drei Linien R1 bis R3 kreuzen (siehe 33(a)), die sich in der y-Richtung erstrecken, wie später beschrieben ist; und die Nicht-Kreuzungsgebiete APR2, die diese drei Linien R1 bis R3 nicht überlappen (siehe 33(a)).
  • 32(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 32(a). Wie in 32(b) dargestellt ist, wird in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 nicht auf jedes der Kreuzungsgebiete APR1 aufgebracht, und eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1, um eine gewünschte Dicke zu erfüllen, wird auf jedes der Nicht-Kreuzungsgebiete APR2 aufgebracht, die nicht die Kreuzungsgebiete APR1 sind.
  • Nachfolgend ist 33(a) eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung des Halbleiterwafers WF darstellt. Beispielsweise wird, wie in 33(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß dem zweiten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der y-Richtung unter Verwendung des Auftragsgeräts aufgebracht. Folglich werden drei Linien R1 bis R3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der y-Richtung erstreckt, gebildet, wie in 33(a) dargestellt ist.
  • Jede der drei Linien R1 bis R3 enthält: die Kreuzungsgebiete APR1, die jeweils die drei Linien L1 bis L3, die sich in der x-Richtung erstrecken, kreuzen; und die Nicht-Kreuzungsgebiete APR3, die diese drei Linien L1 bis L3 nicht überlappen.
  • 33(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 33(a). Wie in 33(b) dargestellt ist, ist in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Kreuzungsgebiete APR1 kleiner eingestellt als eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Nicht-Kreuzungsgebiete APR3, die nicht die Kreuzungsgebiete APR1 sind.
  • Danach wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Halbleiterwafer WF gebildet ist, bei 100 °C für 20 Minuten (1) und bei 200 °C für eine Stunde (2) und dann bei 300 °C für eine Stunde (3) in einer Stickstoffatmosphäre erwärmt, während der Halbleiterwafer WF horizontal gehalten wird. Wie vorstehend beschrieben können die gegen ein hohes elektrisches Feld beständigen Dichtelemente MR auf dem Halbleiterwafer WF gebildet sein.
  • Hier ist es, wie in den 32(a) und 32(b) dargestellt ist, beispielsweise ein typischer Punkt in dem zweiten modifizierten Beispiel, zuerst das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 auf jedes Nicht-Kreuzungsgebiets APR2 in dem Prozess des Aufbringens des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung aufzubringen, anstatt das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand auf jedes Kreuzungsgebiet APR1 aufzubringen. Andererseits wird, wie in den 33(a) und (b) dargestellt ist, beispielsweise die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Kreuzungsgebiet APR1 kleiner eingestellt als die Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem Nicht-Kreuzungsgebiet APR3 in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung.
  • Folglich kann gemäß dem zweiten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die in 31 dargestellte Form aufweist, auf dem Halbleitersubstrat 1S durch den Schneideprozess und den Abdichtungsprozess nach dem Aushärten des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand gebildet werden. Als ein Ergebnis können, wie in 31 dargestellt, gemäß typischen Punkt des zweiten modifizierten Beispiels, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R3 gebildet ist, kleiner gebildet ist als die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR, das in dem Gebiet R3, das die Ecke enthält, gebildet ist, sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden durch Anwenden des zweiten modifizierten Beispiels insbesondere auf den Halbleiterchip, der die Struktur aufweist, in der es am meisten erforderlich ist, dass die dielektrische Durchbruchfeldstärke eher auf der Seite als in der Ecke sichergestellt werden muss.
  • <<Eigenschaften des Herstellungsverfahrens (viertes Verfahren)>>
  • Als Nächstes wird ein weiteres Herstellungsverfahren in dem zweiten modifizierten Beispiel beschrieben.
  • 34(a) ist eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der x-Richtung des Halbleiterwafers WF darstellt. Beispielsweise wird, wie in 34(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß dem zweiten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der x-Richtung unter Verwendung des Auftragsgeräts aufgebracht. Folglich werden, wie in 34(a) dargestellt ist, drei Linien L1 bis L3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der x-Richtung erstreckt, gebildet.
  • Jede der drei Linien L1 bis L3 enthält: die Kreuzungsgebiete APR1, die sich mit drei Linien R1 bis R3 kreuzen (siehe 35(a)), die sich in der y-Richtung erstrecken, wie später beschrieben ist; und die Nicht-Kreuzungsgebiete APR2, die diese drei Linien R1 bis R3 nicht überlappen (siehe 35(a)).
  • 34(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 34(a). Wie in 34(b) dargestellt ist, ist in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR2 im Pastenzustand in der x-Richtung eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Kreuzungsgebiete APR1 kleiner eingestellt als eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Nicht-Kreuzungsgebiete APR2, die nicht die Kreuzungsgebiete APR1 sind.
  • Nachfolgend ist 35(a) eine schematische Ansicht, die einen Zustand zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung des Halbleiterwafers WF darstellt. Beispielsweise wird, wie in 35(a) dargestellt ist, in dem Herstellungsverfahren für eine Halbleitervorrichtung gemäß dem zweiten modifizierten Beispiel das gegen ein hohes elektrisches Feld beständige Dichtmaterial MR1 im Pastenzustand entlang der y-Richtung unter Verwendung des Auftragsgeräts aufgebracht. Folglich werden drei Linien R1 bis R3, von denen jede aus dem gegen ein hohes elektrisches Feld beständigen Dichtelement MR besteht, das sich in der y-Richtung erstreckt, gebildet, wie in 35(a) dargestellt ist.
  • Jede der drei Linien R1 bis R3 enthält: die Kreuzungsgebiete APR1, die jeweils die drei Linien L1 bis L3, die sich in der x-Richtung erstrecken, kreuzen; und die Nicht-Kreuzungsgebiete APR3, die diese drei Linien L1 bis L3 nicht überlappen.
  • 35(b) ist eine Querschnittsansicht genommen entlang der Linie A-A in 35(a). Wie in 35(b) dargestellt ist, ist in dem Prozess zum Aufbringen des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 im Pastenzustand in der y-Richtung eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Kreuzungsgebiete APR1 kleiner eingestellt als eine Aufbringmenge des gegen ein hohes elektrisches Feld beständigen Dichtmaterials MR1 in jedem der Nicht-Kreuzungsgebiete APR3, die nicht die Kreuzungsgebiete APR1 sind.
  • Danach wird das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das auf dem Halbleiterwafer WF gebildet ist, bei 100 °C für 20 Minuten (1) und bei 200 °C für eine Stunde (2) und dann bei 300 °C für eine Stunde (3) in einer Stickstoffatmosphäre erwärmt, während der Halbleiterwafer WF horizontal gehalten wird. Wie vorstehend beschrieben können die gegen ein hohes elektrisches Feld beständigen Dichtelemente MR auf dem Halbleiterwafer WF gebildet sein.
  • Mit dem vorstehend beschriebenen Herstellungsverfahren kann auch das gegen ein hohes elektrisches Feld beständige Dichtelement MR, das die in 31 dargestellte Form aufweist, auf dem Halbleitersubstrat 1S durch den Schneideprozess und den Abdichtungsprozess nach dem Aushärten des gegen ein hohes elektrisches Feld beständigen Dichtelements MR im Pastenzustand gebildet werden. Als ein Ergebnis können, wie in 31 dargestellt, gemäß typischen Punkt des zweiten modifizierten Beispiels, in dem die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R3 dünner gebildet ist als die Dicke des gegen ein hohes elektrisches Feld beständigen Dichtelements MR in dem Gebiet R1, das die Ecke enthält, sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden durch Anwenden des zweiten modifizierten Beispiels insbesondere auf den Halbleiterchip, der die Struktur aufweist, in der es am meisten erforderlich ist, dass die dielektrische Durchbruchfeldstärke eher auf der Seite als in der Ecke sichergestellt werden muss.
  • <Verifikationsergebnisse>
  • Als Nächstes werden Verifikationsergebnisse der Effekte der vorliegenden Ausführungsform (einschließlich der modifizierten Beispiele) beschrieben.
  • 36 ist ein Diagramm, das spezifische Zahlenbeispiele entsprechender Parameter für jeden von mehreren Chips A bis E, die durch die entsprechenden Parameter definiert sind, darstellt.
  • In 36 repräsentiert eine „seitliche Abmessung“ eine seitliche Breite eines Chips, und eine „vertikale Abmessung“ repräsentiert eine vertikale Breite des Chips. Ein „Aufbringverfahren“ repräsentiert ein Aufbringverfahren für das gegen ein hohes elektrisches Feld beständige Dichtelement MR unter Verwendung des Auftragsgeräts, das „erste Verfahren“ entspricht dem Aufbringverfahren in der vorstehend beschriebenen Ausführungsform, und das „dritte Verfahren“ entspricht dem Aufbringverfahren des vorstehend beschriebenen zweiten modifizierten Beispiels. Zusätzlich repräsentiert „keine Modulation“ das Aufbringverfahren, das in „Untersuchung für weitere Verbesserung“ beschrieben ist (siehe 18 bis 20).
  • Eine „Harzbreite 1“ repräsentiert eine Abmessung (minimaler Abschnitt) (mm), die die Hälfte einer Breite des gegen ein hohes elektrisches Feld beständigen Dichtelements (Harz), das aufgebracht ist, in der seitlichen Richtung, und eine „Harzbreite 2“ repräsentiert eine Abmessung (minimaler Abschnitt) (mm), die die Hälfte der Breite des gegen ein hohes elektrisches Feld beständigen Dichtelements (Harz) ist, das aufgebracht ist, in der vertikalen Richtung.
  • „t2“ repräsentiert eine maximale Dicke (µm) des Gebiets R1 (Gebiets R2) des gegen ein hohes elektrisches Feld beständigen Dichtelements (Harz) in einer Seitenansicht jedes Chips (siehe 25), und „t1“ repräsentiert eine minimale Dicke (µm) des Gebiets R3 des gegen ein hohes elektrisches Feld beständigen Dichtelements (Harz) in einer Seitenansicht jedes Chips (siehe 25).
  • „Waferwölbung“ repräsentiert die Wölbung eines Halbleiterwafers nach dem Aushärten des gegen ein hohes elektrisches Feld beständigen Dichtelements, wobei „o“ repräsentiert, dass im Aussehen keine Wölbung vorhanden ist, und „x“ repräsentiert, dass im Aussehen eine Wölbung vorhanden ist.
  • „Schneideausstoß“ repräsentiert einen Ausstoß in dem Schneideprozess, um Segmentierung in Chips auszuführen, wobei „o“ repräsentiert, dass der Ausstoß 95 % oder mehr ist und „x“ repräsentiert, dass der Ausstoß kleiner als 95 % ist.
  • „Ablösefestigkeit“ repräsentiert das Auftreten von Ablösen nach 1000-maligem Leistungszyklustesten bei 175 °C in jedem der Chips, die durch Schneiden erhalten werden, wobei „o“ kein Ablösen repräsentiert und „x“ das Auftreten von Ablösen repräsentiert.
  • Wie in 36 dargestellt ist, gibt für die Chips A bis D, die der vorliegenden Ausführungsform (einschließlich der modifizierten Beispiele) entsprechen, aus den Chips A bis E „Waferwölbung“ an, dass keine Wölbung vorhanden ist, und auch der „Ausstoß des Schneidens“ 95 % ist oder mehr und die „Ablösefestigkeit“ ist ausgezeichnet . Deshalb kann gemäß der vorliegenden Ausführungsform erkannt werden, dass ein Beweis dafür vorhanden ist, dass sowohl das Verbessern des Herstellungsausstoßes der Halbleitervorrichtung als auch das Verbessern der Zuverlässigkeit der Halbleitervorrichtung erreicht werden können.
  • <Struktur eines Halbleitermoduls>
  • Nachfolgend wird eine Struktur eines Halbleitermoduls gemäß der vorliegenden Ausführungsform beschrieben. 37 und 38 sind schematische Diagramme, die eine Struktur des Halbleitermoduls MJ gemäß der vorliegenden Ausführungsform darstellen. Wie in den 37 und 38 darstellt ist, sind beispielsweise mehrere Halbleiterchips CHPla gemäß der vorliegenden Ausführungsform, auf denen jeweils eine Diode gebildet ist, und mehrere Halbleiterchips CHP2, auf denen jeweils ein Si-IGBT, der als Schaltelement funktioniert, gebildet ist, auf einem Isolationssubstrat SUB montiert.
  • 39 ist ein schematisches Diagramm, das eine beispielhafte ebene Struktur des Isolationssubstrats SUB darstellt. Wie in 39 dargestellt ist, sind beispielsweise zehn Halbleiterchips CHPla, die mit den Dioden gebildet sind, (SiC-Vorrichtungen) und vier Halbleiterchips CHP2, die mit den Si-IGBTs gebildet sind, auf dem Isolationssubstrat SUB montiert. Wie in 39 dargestellt ist, ist ein Anschluss in einem Mittelabschnitt des Isolationssubstrats SUB gebildet, und dieser Anschluss und die mehreren Halbleiterchips CHPla sind durch Drähte elektrisch verbunden, und auch der Anschluss und die mehreren Halbleiterchips CHP2 sind durch Drähte elektrisch verbunden.
  • Zusätzlich, wie in den 37 und 38 dargestellt ist, ist das Isolationssubstrat SUB, auf dem die mehreren Halbleiterchips CHPla und die mehreren Halbleiterchips CHP2 montiert sind, auf einer Basisplatte PLT, die eine Unterseite eines Gehäuses CAS bildet, platziert. Auf dieser Basisplatte PLT sind mehrere Isolationssubstrate SUB angeordnet. Jedes der Isolationssubstrate SUB, die auf der Basisplatte PLT angeordnet sind, ist mit einem Element (Wärmestrahlungselement und Verbindungselement) PAT verbunden, und das Element PAT ist mit einer Kappe CAP verbunden, die als ein Deckel des Gehäuses CAS dient. Zusätzlich ist ein Innenraum des Gehäuses CAS abgedichtet, beispielsweise mit einem Silikongel (Dichtelement).
  • Auf diese Weise ist ein Halbleitermodul MJ gemäß der vorliegenden Ausführungsform strukturiert. Eine Leistungsumsetzungsvorrichtung, die durch einen Inverter oder einen Umsetzer repräsentiert ist, kann durch Kombinieren von mehreren Halbleitermodulen MJ gemäß der vorliegenden Ausführungsform implementiert sein.
  • Obwohl die vorliegende Erfindung, die durch die aktuellen Erfinder gemacht wurde, vorstehend spezifisch auf der Basis ihrer Ausführungsform beschrieben worden ist, ist die vorliegende Erfindung nicht auf die vorstehend beschriebene Ausführungsform beschränkt, und verschiedene Arten von Modifikationen können in einem Bereich vorgenommen werden, ohne von der Kernaussage der vorliegenden Erfindung abzuweichen.
  • Die technische Idee der vorstehenden Ausführungsform kann beispielsweise auf ein SiC-Hybridmodul, in dem ein SiC-IGBT und eine SiC-Diode (SiC-Schottky-Diode) kombiniert sind, angewandt werden, und kann auch auf ein vollständiges SiC-Modul, das aus einem SiC-MOSFET besteht, und auf ein vollständiges SiC-Modul, in dem ein SiC-IGBT und eine SiC-Diode kombiniert sind, angewandt werden. Darüber hinaus ist die technische Idee der vorstehenden Ausführungsform nicht darauf beschränkt und kann auch auf eine Technik angewandt werden zum Kombinieren beispielsweise: eines Halbleiterelements, das ein Halbleitermaterial mit großem Bandabstand wie z. B. SiC, GaN oder Diamant verwendet; eines Halbleiterelements, das ein Halbleitermaterial, das einen normalen Bandabstand aufweist, wie z. B. Silizium, Galliumarsenid oder Germanium verwendet. Außerdem kann die technische Idee der vorstehenden Ausführungsform auch auf eine Technik angewandt werden, um Halbleiterelemente wie z. B. eine Schottky-Diode, eine pn-Sperrschichtdiode, einen MOSFET, einen Sperrschicht-FET, einen Bipolartransistor und einen IGBT zu kombinieren.
  • Bezugszeichenliste
    • CHPla
    Halbleiterchip
    GL
    Silikongel
    MR
    gegen ein hohes elektrisches Feld beständiges Dichtelement
    R1
    Gebiet
    R2
    Gebiet
    R3
    Gebiet
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013191716 A [0002, 0003]
    • JP 2014236166 A [0003]

Claims (15)

  1. Halbleitervorrichtung, die Folgendes umfasst: einen Halbleiterchip, der ein Halbleitermaterial enthält, das einen Bandabstand größer als ein Bandabstand von Silizium aufweist; und ein Dichtelement, um den Halbleiterchip abzudichten; wobei der Halbleiterchip ein Isolationselement enthält, das auf einer Oberfläche des Halbleitersubstrats in Seitenansicht gebildet ist und eine dielektrische Durchbruchfeldstärke aufweist, die höher ist als die des Dichtelements, eine Seitenfläche des Halbleiterchips enthält: ein erstes Gebiet, das eine erste Ecke enthält; ein zweites Gebiet, das eine zweite Ecke enthält; und ein drittes Gebiet, das zwischen das erste Gebiet und das zweite Gebiet eingeschoben ist, und in einem Fall, in dem eine minimale Filmdicke des Isolationselements in dem dritten Gebiet als t1 definiert ist und eine maximale Filmdicke des Isolationselements in dem ersten Gebiet als t2 definiert ist, eine Beziehung t2 ≤ 1,5 × t1 erfüllt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Beziehung t2 < t1 erfüllt ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei eine Beziehung 0,5 × t1 ≤ t2 ≤ 1,2 × t1 erfüllt ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei eine Beziehung t2 ≤ 120 µm erfüllt ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei das Isolationselement irgendeines aus einem Polyimidharz, einem Polyamidimidharz, einem Polyetheramidimidharz und einem Polyetheramidharz beinhaltet, und das Dichtelement aus einem Silikongel besteht.
  6. Halbleitervorrichtung nach Anspruch 1, wobei das Halbleitermaterial irgendeines aus Siliziumcarbid, Galliumnitrid und Diamant ist.
  7. Halbleitermodul, das mehrere Halbleiterchips nach Anspruch 1 umfasst.
  8. Leistungsumsetzungsvorrichtung, die mehrere Halbleitermodule nach Anspruch 7 umfasst.
  9. Herstellungsverfahren für eine Halbleitervorrichtung, das die folgenden Schritte umfasst: (a) Vorbereiten eines Halbleiterwafers, der ein Halbleitermaterial enthält, das einen Bandabstand größer als ein Bandabstand von Silizium aufweist und eine Oberfläche aufweist; (b) Aufbringen eines Isolationsmaterial im Pastenzustand auf ein erstes Aufbringgebiet und ein zweites Aufbringgebiet entlang einer ersten Richtung der Oberfläche; und (c) Aufbringen eines Isolationsmaterials im Pastenzustand auf das erste Aufbringgebiet und ein drittes Aufbringgebiet entlang einer zweiten Richtung, die die erste Richtung schneidet, auf der Oberfläche, wobei in Schritt (b) eine Aufbringmenge des Isolationsmaterials in dem ersten Aufbringgebiet kleiner eingestellt ist als eine Aufbringmenge des Isolationsmaterials in dem zweiten Aufbringgebiet.
  10. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, wobei in Schritt (c) die Aufbringmenge des Isolationsmaterials in dem ersten Aufbringgebiet kleiner eingestellt ist als die Aufbringmenge des Isolationsmaterials in dem dritten Aufbringgebiet.
  11. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, wobei in Schritt (b) das Isolationsmaterial unter Verwendung eines Auftragsgeräts aufgebracht wird, und eine Bewegungsgeschwindigkeit des Auftragsgeräts in Schritt (b) in dem ersten Aufbringgebiet schneller eingestellt ist als eine Bewegungsgeschwindigkeit des Auftragsgeräts in dem zweiten Auftragsgebiet.
  12. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, wobei in Schritt (b) das Isolationsmaterial unter Verwendung eines Auftragsgeräts aufgebracht wird, und in Schritt (b) ein Druck, um das Isolationsmaterial aus dem Auftragsgerät auszustoßen, auf einen ersten Druck in dem zweiten Aufbringgebiet einstellt ist, während ein Druck, um das Isolationsmaterial aus dem Auftragsgerät auszustoßen, auf einen zweiten Druck, der niedriger ist als der erste Druck, in dem ersten Aufbringgebiet eingestellt ist.
  13. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, das ferner einen Schritt (d) zum Erhalten eines Halbleiterchips durch Schneiden des Halbleiterwafers nach dem Schritt (c) umfasst.
  14. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 13, das ferner einen Schritt (e) zum Abdichten des Halbleiterchips mit einem Dichtelement nach dem Schritt (d) umfasst.
  15. Herstellungsverfahren für eine Halbleitervorrichtung, die die folgenden Schritte umfasst: (a) Vorbereiten eines Halbleiterwafers, der ein Halbleitermaterial enthält, das einen Bandabstand größer als ein Bandabstand von Silizium aufweist und eine Oberfläche aufweist; (b) Aufbringen eines Isolationsmaterials im Pastenzustand auf ein zweites Aufbringgebiet entlang einer ersten Richtung der Oberfläche, während das erste Aufbringgebiet übersprungen wird; und (c) Aufbringen eines Isolationsmaterials im Pasten-Zustand auf das erste Aufbringgebiet und ein drittes Aufbringgebiet entlang einer zweiten Richtung, die die erste Richtung schneidet, auf der Oberfläche, wobei das Isolationsmaterial im Pastenzustand in Schritt (b) nicht auf das erste Aufbringgebiet aufgebracht wird.
DE112017002270.3T 2016-06-15 2017-01-13 Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung, halbleitermodul und leistungsumsetzungsvorrichtung Granted DE112017002270T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016118868A JP6647151B2 (ja) 2016-06-15 2016-06-15 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置
JP2016-118868 2016-06-15
PCT/JP2017/001074 WO2017216991A1 (ja) 2016-06-15 2017-01-13 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置

Publications (1)

Publication Number Publication Date
DE112017002270T5 true DE112017002270T5 (de) 2019-02-14

Family

ID=60663399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002270.3T Granted DE112017002270T5 (de) 2016-06-15 2017-01-13 Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung, halbleitermodul und leistungsumsetzungsvorrichtung

Country Status (4)

Country Link
US (1) US10971415B2 (de)
JP (1) JP6647151B2 (de)
DE (1) DE112017002270T5 (de)
WO (1) WO2017216991A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170813A1 (ja) * 2019-02-18 2020-08-27 三菱電機株式会社 電力用半導体装置および電力変換装置
CN112652534A (zh) * 2020-12-22 2021-04-13 深圳市美浦森半导体有限公司 一种低压快恢复二极管的制备方法及二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191716A (ja) 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール
JP2014236166A (ja) 2013-06-04 2014-12-15 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127889B2 (ja) * 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007201247A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 高耐圧半導体装置
JP2012156153A (ja) * 2011-01-21 2012-08-16 Kansai Electric Power Co Inc:The 半導体装置
JP2013239607A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP5943819B2 (ja) * 2012-11-30 2016-07-05 三菱電機株式会社 半導体素子、半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191716A (ja) 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール
JP2014236166A (ja) 2013-06-04 2014-12-15 株式会社 日立パワーデバイス 半導体装置

Also Published As

Publication number Publication date
WO2017216991A1 (ja) 2017-12-21
US10971415B2 (en) 2021-04-06
JP2017224711A (ja) 2017-12-21
JP6647151B2 (ja) 2020-02-14
US20200321258A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112014007221B4 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE112014006353B4 (de) Leistungshalbleitermodul
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112014006759B4 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE212018000073U1 (de) Halbleiterbauelement
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE112017004153T5 (de) Halbleitervorrichtung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102019213514B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017002270T5 (de) Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung, halbleitermodul und leistungsumsetzungsvorrichtung
DE112018002471T5 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE112013006402B4 (de) Halbleitervorrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE112014006733T5 (de) Halbleitervorrichtung, Leistungsmodul, Leistungsumsetzer und Halbleitervorrichtungs-Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division