DE112014006881T5 - Bordelektroniksteuereinheit - Google Patents

Bordelektroniksteuereinheit Download PDF

Info

Publication number
DE112014006881T5
DE112014006881T5 DE112014006881.0T DE112014006881T DE112014006881T5 DE 112014006881 T5 DE112014006881 T5 DE 112014006881T5 DE 112014006881 T DE112014006881 T DE 112014006881T DE 112014006881 T5 DE112014006881 T5 DE 112014006881T5
Authority
DE
Germany
Prior art keywords
control circuit
circuit section
data
speed
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112014006881.0T
Other languages
English (en)
Inventor
Yuki Iwagami
Junji Tada
Tomoki Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006881T5 publication Critical patent/DE112014006881T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D35/00—Controlling engines, dependent on conditions exterior or interior to engines, not otherwise provided for
    • F02D35/02—Controlling engines, dependent on conditions exterior or interior to engines, not otherwise provided for on interior conditions
    • F02D35/027—Controlling engines, dependent on conditions exterior or interior to engines, not otherwise provided for on interior conditions using knock sensors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D35/00—Controlling engines, dependent on conditions exterior or interior to engines, not otherwise provided for
    • F02D35/02—Controlling engines, dependent on conditions exterior or interior to engines, not otherwise provided for on interior conditions
    • F02D35/028—Controlling engines, dependent on conditions exterior or interior to engines, not otherwise provided for on interior conditions by determining the combustion timing or phasing
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/22—Safety or indicating devices for abnormal conditions
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D9/00—Controlling engines by throttling air or fuel-and-air induction conduits or exhaust conduits
    • F02D9/08—Throttle valves specially adapted therefor; Arrangements of such valves in conduits
    • F02D9/10—Throttle valves specially adapted therefor; Arrangements of such valves in conduits having pivotally-mounted flaps
    • F02D9/1035—Details of the valve housing
    • F02D9/105—Details of the valve housing having a throttle position sensor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M51/00—Fuel-injection apparatus characterised by being operated electrically
    • F02M51/06—Injectors peculiar thereto with means directly operating the valve needle
    • F02M51/061—Injectors peculiar thereto with means directly operating the valve needle using electromagnetic operating means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P1/00—Installations having electric ignition energy generated by magneto- or dynamo- electric generators without subsequent storage
    • F02P1/08—Layout of circuits
    • F02P1/083—Layout of circuits for generating sparks by opening or closing a coil circuit
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/28—Interface circuits
    • F02D2041/281—Interface circuits between sensors and control unit
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/28—Interface circuits
    • F02D2041/286—Interface circuits comprising means for signal processing
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Analogue/Digital Conversion (AREA)
  • Information Transfer Systems (AREA)

Abstract

Downlink-Kommunikationsdaten DND aus einem Hauptsteuerschaltungsabschnitt 120A an einen Kombinations-Steuerschaltungsabschnitt 130A werden in erste und zweite Downlink-Daten unterteilt, eine Hochgeschwindigkeitskommunikation, die ein Downlink-Taktsignal CLD und ein Sendestart-Anweisungssignal STD verwendet, wird durchgeführt, eine Hochgeschwindigkeitslast 108b, die direkt aus dem Hauptsteuerschaltungsabschnitt 120A angetrieben worden ist, wird indirekt bei hoher Geschwindigkeit aus dem Kombinations-Steuerschaltungsabschnitt 130A durch die ersten Downlink-Daten angetrieben, ein Niedriggeschwindigkeits-Analog-Eingangssignal ANL, das indirekt am Kombinations-Steuerschaltungsabschnitt 130A eingegeben worden ist, wird an einen spezifischen Eingangskanal eines Mehrkanal-A/D-Wandlers 125 über einen indirekten Multiplexer 115b eingegeben, und es wird eine Kanalauswahl durch die Downlink-Kommunikationsdaten DND durchgeführt, wodurch analoge Signale, die nicht von Niedriggeschwindigkeits-Uplink-Kommunikation abhängen, genommen werden und die Anzahl von Mittelgeschwindigkeits-Analog-Eingangssignalen ANM, die direkt am Hauptsteuerschaltungsabschnitt 120A im Stand der Technik eingegeben worden sind, reduziert wird, um die Anzahl von Eingangs-/Ausgangs-Anschlüssen des Hauptsteuerschaltungsabschnitts zu reduzieren und die Größe zu reduzieren.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Verbesserung einer Bordelektroniksteuereinheit, die beispielsweise eine Bordmotorsteuereinheit ist, in der eine erste integrierte Schaltungsvorrichtung, die ein Hauptsteuerschaltungsabschnitt ist, und eine zweite integrierte Schaltungsvorrichtung ist, die ein kombinierter Steuerschaltungsabschnitt sein wird, zusammen arbeiten, indem sie eine serielle Kommunikation miteinander durchführen, und insbesondere bezieht sie sich auf eine Bordelektroniksteuereinheit, die von kleiner Größe ist und in der Lage, Hochgeschwindigkeitsverarbeitung durchzuführen, indem die Anzahl von Eingabe-/Ausgabe-Anschlüssen des Hauptsteuerschaltungsabschnitts reduziert wird.
  • Hintergrund
  • Die Elektroniksteuereinheit, in welcher der Hauptsteuerschaltungsabschnitt und der Kombinations-Steuerschaltungsabschnitt miteinander in Reihe verbunden sind und zusammen arbeiten, wird in der Praxis beit eingesetzt. Jedoch ist eine der Funktionen des Kombinations-Steuerschaltungsabschnitts, die minimale Anzahl von Eingabe-/Ausgabe-Anschlüssen im Hauptsteuerschaltungsabschnitt zu verwenden, die auf Anschlüsse begrenzt sind, die eine Hochgeschwindigkeitsverarbeitung erfordern, um dadurch unzureichende zusätzliche Eingangs-/Ausgangssignale bei Niedriggeschwindigkeitsoperationen zu kompensieren, durch Einfügen des Kombinations-Steuerschaltungsabschnitts, der in Reihe verbunden ist, in Reaktion auf verschiedene anwendbare Fahrzeugtypen. Daher sind aus dem Kombinations-Steuerschaltungsabschnitt zum Hauptsteuerschaltungsabschnitt indirekt verbundene Eingabe-/Ausgabesignale begrenzt auf Signale bei Niedriggeschwindigkeitsoperationen, in welchen die Antwortverzögerung in Bezug auf die Übertragung von Eingabe-/Ausgabesignalen keine Rolle spielt. Eine andere der Funktionen des Kombinations-Steuerschaltungsabschnittes ist es, konstant den Betriebszustand des Hauptsteuerschaltungsabschnitts zu überwachen. Die Überwachungssteuerung wird ausgelegt, bei relativ niedrigerer Frequenz durchgeführt zu werden als der Frequenz von Uplink- und Downlink-Kommunikation zum Reduzieren einer Steuerbelastung im Hauptsteuerschaltungsabschnitt.
  • Beispielsweise führt in den 1 und 2 der nachfolgenden Patentliteratur "Bordelektroniksteuereinheit mit Überwachungssteuerschaltung" ein Hauptsteuerschaltungsabschnitt 20A, der hauptsächlich durch einen Mikroprozessor 20 konfiguriert ist und einen Mehrkanal-A/D-Wandler 26 enthält, serielle Kommunikation von Downlink-Kommunikationsdaten DND und Uplink-Kommunikationsdaten UPD mit einem Überwachungssteuerschaltungsabschnitt 30A (entsprechend dem Kombinations-Steuerschaltungsabschnitt), der hauptsächlich durch einen Logikschaltungsabschnitt 30a konfiguriert ist und einen Mehrkanal-A/D-Wandler 36 enthält, über serielle Schnittstellenschaltungen 27a, 37a, die Antriebssteuerung einer ersten elektrischen Lastgruppe 12a durchführen, welche direkt angetrieben wird, und einer zweiten elektrischen Lastgruppe 12b, die indirekt angetrieben wird, gemäß Betriebszuständen eines ersten Eingabesensors 11 als einem Direkteingabesensor, der einen Öffnungs-/Schließsensor und einen Analogsensor enthält, und eines zweiten Eingabesensors 11b als einem indirekten Eingabesensor durch. Der Überwachungssteuerschaltungsabschnitt 30A sendet Fragedaten als die Uplink-Kommunikationsdaten UPD, was Anwesenheit einer Anomalität in dem Hauptsteuerschaltungsabschnitt 20A feststellt, indem Antwortdaten aus dem Hauptsteuerschaltungsabschnitt 20A, ermittelt als die Downlink-Kommunikationsdaten DND, mit in dem Überwachungssteuerschaltungsabschnitt 30A gespeicherten korrekten Antwortdaten verglichen werden. Die in 2 gezeigten Downlink-Kommunikationsdaten DND sind beispielsweise 100 Bit, die Uplink-Kommunikationsdaten UPD sind beispielsweise 500 Bit und ein Kommunikationserlaubniszeitraum T0 ist beispielsweise 5 ms, aber es wird Vollduplex-Blockkommunikation durchgeführt, in der ein Zeitraum, der für eine Kommunikation notwendig ist, beispielsweise 0,5 ms oder weniger beträgt.
  • Im Gegensatz dazu wird beispielsweise in der nachfolgenden Patentliteratur 2 "Rahmenkonfiguration zyklischer Übertragung" ein Konzept zum Verkürzen der Kommunikationsperiode während Mischung von Hochgeschwindigkeits-Kommunikationsdaten und Niedriggeschwindigkeits-Kommunikationsdaten offenbart. In 1 bezeichnet S1 eine Startmarkierung STX von Kommunikation, bezeichnet S2 einen Hochgeschwindigkeitsdatenblock, bezeichnet S3 einen Adressblock, bezeichnet S4 einen Niedriggeschwindigkeitsdatenblock entsprechend einem Übertragungsziel, welches durch den Adressblock S3 bezeichnet ist, bezeichnet S5 eine Endmarkierung ETX der Kommunikation und bezeichnet S6 einen zusätzlichen Block zum Prüfen eines Fehlers in Bezug auf die Übertragungsdaten. Ein Datenrahmen FI (i = 1, 2 ...), der den Block S1 bis S6 beinhaltet, wird sequentiell aus einer angetriebenen Steuereinheit 2 in 2 an einen Steuersequenzer 1 alle 2 ms gesendet. Ein Speicherort der Hochgeschwindigkeitsdaten S2 ist beispielsweise eine Festadressen-Speichereinheit 12 von 32 Worten, während die Niedriggeschwindigkeitsdaten S4 an beispielsweise eine Speichereinheit 13 von 20 × 32 Worten als ein Speicherort gesendet wird, während die Adresse sequentiell aktualisiert wird. Daher wird gemäß dem unterteilten Sendeverfahren eine Zeitperiode, die zur Übertragung der Hochgeschwindigkeitsdaten von 32 Worten notwendig ist, auf 2/21 im Vergleich mit einem Fall des gleichzeitigen Sendens von Daten von 21 × 32 Worten reduziert.
  • Andererseits wird in 1 bis 3 der nachfolgenden Patentliteratur 3 "A/D-Wandler", die sich auf die obige Erfindung bezieht, ein Konzept offenbart, in dem eines von acht analogen Signalen CH0 bis CH7, die aus einem analogen Eingangsanschluss 1 in 1 eingegeben werden, durch einen Multiplexer 2 in einem Analog/Digital-Wandler 10 ausgewählt, um an einem A/D-Wandler 4 eingegeben und digital gewandelt zu werden und wird eine extern angebrachte Decodierschaltung 11 (2) durch ein erweitertes Kanalauswahlsignal 6 gültig, und wird eines von acht erweiterten analogen Signalen CH20 bis CH27, welche aus einem erweiterten analogen Signal-Eingangsanschluss 12 eingegeben werden, ausgewählt und am A/D-Wandler 4 durch einen Eingangskanal CH0 eingegeben, um dadurch die Kurve so zu erweitern, dass insgesamt 15 analoge Signale behandelt werden können. Der Multiplexer 2 wird durch Auswahldatenbits b0 bis b3 gesteuert, die durch ein Kanalauswahlregister 20 (3) seriell gesendet werden, und der Analog/Digital-Wandler 10 liefert parallele Signale der Bits b0 bis b3 an die extern angebrachte Decodierschaltung 11.
    Patentliteratur 1: JP-A 2009-129267 (1, Zusammenfassung, 2, Absätze 0034 bis 0036)
    Patentliteratur 2: JP-A 5-244218 (1, Zusammenfassung, Absatz 0007).
    Patentliteratur 3: JP-A 8-307269 (1, Zusammenfassung, Absatz 0028)
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In Patentliteratur 1 ist es schwierig, die erste elektrische Lastgruppe 12a durch die Downlink-Kommunikationsdaten DND zu antriebssteuern, wenn die Downlink-Kommunikationsgeschwindigkeit niedrig ist, wie auch die Downlink-Kommunikationsperiode lang ist, daher gibt es Probleme, dass die Anzahl ausgegebener Anschlüsse des Hauptsteuerschaltungsabschnitts 20A gesteigert wird, was auch die Größe und Kosten vergrößert und weiterhin wird eine Verbesserung bei der Prozessgeschwindigkeit schwierig, wenn die Größe gesteigert wird. Weiterhin beinhaltet der Überwachungssteuerschaltungsabschnitt 30A (der Kombinations-Steuerschaltungsabschnitt) den Mehrkanal-A/D-Wandler 36, der einen Digitalwandlungswert als die Uplink-Kommunikationsdaten UPD erwidert, so dass die Anzahl von Bits in der Erwiderung in den Uplink-Kommunikationsdaten UPD vergrößert wird und die zum erwidern notwendige Zeit lang wird. Als Ergebnis gibt es ein Problem, dass, wenn die Anzahl von analogen Eingangssignalen in der zweiten Eingangs-Sensorgruppe 11b reduziert wird, die Anzahl in der ersten Eingangs-Sensorgruppe 11a eingegebener Signale vergrößert wird und die Anzahl von Eingangsanschlüssen im Hauptsteuerschaltungsabschnitt 20A vergrößert wird, was die Förderung der Größenreduktion hemmt.
  • Die obige Patentliteratur 2 bezieht sich auf Hochgeschwindigkeitsantworten von Uplink-Kommunikationsdaten aus der angetriebenen Steuereinheit 2 an den Steuersequenzer 1, welche eine Steueranweisung durch die Downlink-Kommunikation aus dem Steuersequenzer 1 an die angetriebene Steuereinheit 2 nicht diskutiert. Wenn das Uplink-Kommunikationssystem gemäß Patentliteratur 2 auf die Downlink-Kommunikation in Patentliteratur 1 angewendet wird und die Beziehung in Bezug auf die Uplink-Kommunikation ignoriert wird, wird die Downlink-Datenmenge zu einer Zeit reduziert und wird die Downlink-Kommunikation bei hoher Frequenz wiederholt, wodurch ein Teil der ersten elektrischen Lastgruppe 12a in Patentliteratur 1 zur zweiten elektrischen Lastgruppe 12b bewegt wird und die Anzahl von Ausgangsanschlüssen des Hauptsteuerschaltungsteils 20A reduziert wird. Jedoch in dem Fall, in dem die Bordelektroniksteuereinheit beispielsweise die Bordmotorsteuereinheit ist, in welcher Kraftstoffeinspritzsteuerung oder Zündsteuerung eines 4-Zylinder-Viertaktmotors durchgeführt wird, beträgt eine Zeit-Periode, die nötig ist, dass die Kurbelwelle zu einem Winkel von 1 Grad in einem Rotationswinkel rotiert, wenn der Motor bei 6000 Upm dreht, 28 µs, was das Problem darstellt, dass es extrem schwierig ist, eine Hochgeschwindigkeitssteuerung in Reaktion auf das obige in der Start-Stopp-Synchronisationstyp-Kommunikation, wie in Patentliteratur 2 gezeigt, durchzuführen.
  • In dem Fall, bei dem der Analog/Digital-Wandler 10 gemäß der obigen Patentliteratur 3 als der Mehrkanal-A/D-Wandler 26 gemäß Patentliteratur 1 verwendet wird, der Mehrkanal-A/D-Wandler 36 gemäß Patentliteratur 1 weggelassen wird und die Decodierschaltung 11 in Patentliteratur 3 verwendet wird, kann die Uplink-Kommunikationsdaten UPD in Patentliteratur 1 stark reduziert werden, ist es jedoch notwendig, dass der Hauptsteuerschaltungsabschnitt 20A ein Kanalsteuersignal an die hinzugefügte Decodierschaltung 11 sendet, weshalb die Anzahl von Ausgangsanschlüssen des Hauptsteuerschaltungsabschnitts 20A vergrößert wird. Selbst wenn das Signal in den Downlink-Kommunikationsdaten DND gesendet wird, kann nur das Niedriggeschwindigkeits-Analogsignal gehandhabt werden, wenn die Downlink-Kommunikationsperiode lang ist, was ein Problem damit verursacht, dass es schwierig ist, die Anzahl von Analog-Eingangssignalen in der ersten Eingangs-Sensorgruppe 11a zu reduzieren und die Anzahl von Eingangsanschlüssen des Hauptsteuerschaltungsabschnitts 20A zu reduzieren.
  • Die vorliegende Erfindung ist im Hinblick auf die obigen Umstände gemacht worden und eine erste Aufgabe der vorliegenden Erfindung ist es, eine preisgünstige integrierte Schaltungsvorrichtung kleiner Größe als den Hauptsteuerschaltungsabschnitt bereitzustellen, indem die Anzahl von Ausgangsanschlüssen in Bezug auf elektrische Lasten von Hochgeschwindigkeitsoperationen reduziert wird, was direkt aus dem Hauptsteuerschaltungsabschnitt in einer Bordelektroniksteuereinheit ausgegeben worden ist, in welchem der Hauptsteuerschaltungsabschnitt und der Kombinations-Steuerschaltungsabschnitt in Reihe verbunden sind. Eine zweite Aufgabe der vorliegenden Erfindung ist es, eine weitere preisgünstige Integrations-Schaltungsvorrichtung kleiner Größe als den Hauptsteuerschaltungsabschnitt bereitzustellen, der in der Lage ist, die Anzahl von Analog-Eingangssignalen zu reduzieren, die direkt an dem Hauptsteuerschaltungsabschnitt eingegeben worden sind.
  • Problemlösung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Bordelektroniksteuereinheit bereitgestellt, die einen Hauptsteuerschaltungsabschnitt als eine integrierte Schaltungsvorrichtung, die hauptsächlich durch einen Mikroprozessor konfiguriert ist, und einen Kombinations-Steuerschaltungsabschnitt, der außerhalb des Hauptschaltungs-Steuerschaltungsabschnitts vorgesehen ist und Kommunikation serieller Signale miteinander durchführt, die zusammenarbeiten, enthält, wobei der Hauptsteuerschaltungsabschnitt konfiguriert ist, an mehreren elektronischen Lasten eine Antriebs-Steuerung durchzuführen, von denen ein Teil direkt mit dem Hauptsteuerschaltungsabschnitt verbunden ist, oder ein verbleibender Teil oder alle derselben indirekt mit dem Kombinations-Steuerschaltungsabschnitt verbunden ist, in Übereinstimmung mit entsprechenden Betriebszuständen der direkten Eingangssignale, die direkt mit dem Hauptsteuerschaltungsabschnitt verbunden sind, nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt, und indirekten Eingangssignale, die mit dem Kombinations-Steuerschaltungsabschnitt assoziiert sind,
    wobei aus dem Hauptsteuerschaltungsabschnitt an den Kombinations-Steuerschaltungsabschnitt gesendete Downlink-Kommunikationsdaten DND erste Downlink-Daten DND0 mit einer festen Adresse und zweite Downlink-Daten DND1 mit einer variablen Adresse als ein Paar enthalten, welches periodisch in Reihe gesendet wird, basierend auf einem Sendestart-Anweisungssignal STD und einem Downlink-Taktsignal CLD, welche durch den Hauptsteuerschaltungsabschnitt erzeugt werden,
    in den mehreren elektrischen Lasten eine Hochgeschwindigkeitslast, die bei hoher Frequenz gesteuert werden muss, eine Hochgeschwindigkeits-Indirekt-Antriebssteuerung durch die ersten Downlink-Daten DND0 empfängt, die periodisch jedes Mal gesendet werden, und eine indirekte Last, die nicht notwendigerweise jedes Mal durch die ersten Downlink-Daten DND0 gesteuert werden muss und bei niedriger Frequenz gesteuert wird, eine Niedriggeschwindigkeits-Indirekt-Antriebssteuerung durch die zweiten Downlink-Daten DND1 empfängt, in welchen das Sendeziel um eine bezeichnete Adresse, selbst wenn jedes Mal gesendet, verändert wird, und
    in dem Fall, bei dem es Spielraum bei der Anzahl von Signalen der ersten Downlink-Daten DND0 im Vergleich mit der Anzahl von Lasten der Hochgeschwindigkeitslast gibt, wird ein Teil oder die gesamte indirekte Last durch die ersten Downlink-Daten DND0 gesteuert.
  • Der Hauptsteuerschaltungsabschnitt beinhaltet weiter einen Hochgeschwindigkeits-A/D-Wandler, mit welchem ein Hochgeschwindigkeits-Analogsensor, der Analogsignale als Teil der direkten Eingangssignale ausgibt, verbunden ist, oder/und einen Mehrkanal-A/D-Wandler, mit welchem der Mittelgeschwindigkeits-Analogsensor verbunden ist,
    einen Niedriggeschwindigkeit-Analogsensor, der Analogsignale als Teil der indirekten Eingangssignale ausgibt, mit dem Mehrkanal-A/D-Wandler oder dem Hochgeschwindigkeits-A/D-Wandler über einen indirekten Multiplexer verbunden ist,
    in dem Fall, bei dem der Mittelgeschwindigkeits-Analogsensor als indirekte Eingangssignale behandelt wird, der Mittelgeschwindigkeits-Analogsensor und der Niedriggeschwindigkeits-Analogsensor mit dem Hochgeschwindigkeits-A/D-Wandler über einen erweiterten indirekten Multiplexer verbunden sind, und
    der indirekte Multiplexer oder der erweiterte Multiplexer einen von mehreren analogen Eingangskanälen durch Auswahldaten auswählt, die durch ein Auswahlregister in dem Kombinations-Steuerschaltungsabschnitt durch die Downlink-Kommunikationsdaten DND gesendet wird.
  • Vorteilhafte Wirkungen der Erfindung
  • Wie oben beschrieben, ist die Bordelektroniksteuereinheit gemäß der vorliegenden Erfindung so konfiguriert, dass der Hauptsteuerschaltungsabschnitt und der Kombinations-Steuerschaltungsabschnitt, die Kommunikation von seriellen Signalen miteinander durchführen, zusammenarbeiten, und dass der Hauptsteuerschaltungsabschnitt mehrere elektrische Lasten, die direkt mit der Hauptsteuerschaltungseinheit verbunden sind, oder mehrere elektronische Lasten, die indirekt mit dem Kombinations-Steuerschaltungsabschnitt verbunden sind, in Übereinstimmung mit jeweiligen Operationszuständen der direkten Eingangssignale und direkten Eingangssignalen, die mit dem Kombinations-Steuerschaltungsabschnitt assoziiert sind,
    die aus dem Hauptsteuerschaltungsabschnitt an den Kombinations-Steuerschaltungsabschnitt gesendeten Downlink-Daten DND die ersten Downlink-Daten DND0 mit einer festen Adresse und die zweiten Downlink-Daten DND1 mit einer variablen Adresse als ein Paar enthalten, welches periodisch in Reihe gesendet wird, die indirekte Hochgeschwindigkeits-Antriebssteuerung an der Hochgeschwindigkeitslast durch die jedes Mal gesendeten Downlink-Daten DND0 durchgeführt wird und die indirekte Niedriggeschwindigkeits-Antriebssteuerung an der indirekten Last der Niedriggeschwindigkeitsantwort durch die zweiten Downlink-Daten DND1 durchgeführt wird, in welchem das Sendeziel durch eine bezeichnete Adresse geändert wird, selbst bei Übertragung jedes Mal, zumindest der Niedriggeschwindigkeits-Analogsensor-Ausgabeteil der indirekten Eingabesignale mit dem Hochgeschwindigkeits-A/D-Wandler oder dem Mehrkanal-A/D-Wandler über den indirekten Multiplexer oder den erweiterten indirekten Multiplexer verbunden ist und der Multiplexer den Eingangskanal durch Auswahldaten umschaltet, die in den Downlink-Kommunikationsdaten gesendet sind.
  • Entsprechend gibt es Vorteile, dass die Anzahl von Ausgangsanschlüssen des Hauptsteuerschaltungsabschnitts reduziert werden kann, die Größe reduziert werden kann und die Hochgeschwindigkeits-Verarbeitungsleistungsfähigkeit verbessert werden kann, indem ein Teil oder die gesamte direkte Last indirekt antriebsgesteuert wird, welche im Stand der Technik durch den Hauptsteuerschaltungsabschnitt bei hoher Geschwindigkeit aus dem Kombinations-Steuerschaltungsabschnitt direkt antriebsgesteuert worden ist.
  • Es gibt einen anderen Vorteil, dass das Antreiben/Stoppen prompt gemäß der Antriebssteuervorrichtung durchgeführt werden kann, indem ein Teil oder die gesamte indirekte Last, die im Stand der Technik bei hoher Geschwindigkeit indirekt Niedriggeschwindigkeits-angetrieben gesteuert worden ist, indirekt antriebsgesteuert wird.
  • Es gibt weitere Vorteile, dass die Anzahl von Eingangsanschlüssen des Hauptsteuerschaltungsabschnitts durch Erhöhen der Anzahl von indirekten Analogsensoren und Reduzieren der Anzahl von direkten Analogsensoren stattdessen reduziert werden kann, um dadurch die Größe zu reduzieren und weiter die Leistungsfähigkeit der Hochgeschwindigkeitsverarbeitung verbessern zu können.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Gesamtkonfigurations-Blockdiagramm einer Bordelektroniksteuereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 2 ist ein Blockdiagramm, das eine partielle, detaillierte Konfiguration der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 3 zeigt detaillierte Timing-Diagramme von Downlink-Kommunikation in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 4 zeigt Korrelations-Timing-Diagramme von Downlink-Kommunikation und Uplink-Kommunikation in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 5A ist ein Fronthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung, den Start von CPU-Sende-/Empfangsoperationen bis zum Ende von CPU-Sende-/Empfangsoperationen zeigend.
  • 5B ist ein Fronthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung, welche den Start der Downlink-PS-Umwandlungsübertragung bis zum Ende der Downlink-PS-Umwandlungsübertragung zeigt.
  • 5C ist ein Fronthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung, die den Start des Uplink-SP-Umwandlungsempfangs bis zum Ende des Uplink-SP-Umwandlungsempfangs zeigt.
  • 6A ist ein Letzthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung, den Start von SCNT-Steueroperationen bis zum Ende der SCNT-Steueroperationen zeigend.
  • 6B ist ein Letzthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung, welche den Start der Downlink-SP-Umwandlungsübertragung bis zum Ende der Downlink-SP-Umwandlungsübertragung zeigt.
  • 6C ist ein Letzthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 1 gemäß Ausführungsform 1 der vorliegenden Erfindung, die den Start des Uplink-PS-Umwandlungsempfangs bis zum Ende des Uplink-PS-Umwandlungsempfangs zeigt.
  • 7 ist ein Gesamtkonfigurations-Blockdiagramm der Bordelektroniksteuereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 8A ist ein Fronthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 7 gemäß Ausführungsform 2 der vorliegenden Erfindung, die den Start der CPU-Sende-/Empfangsoperation bis zum Ende der CPU-Sende-/Empfangsoperation zeigt.
  • 8B ist ein Letzthälften-Flussdiagramm zum Erläutern von Operationen in der Bordelektroniksteuereinheit von 7 gemäß Ausführungsform 2 der vorliegenden Erfindung, die den Start der SCPU-Sende-/Empfangsoperationen zeigt.
  • 9 ist ein Gesamtkonfigurations-Blockdiagramm der Bordelektroniksteuereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung.
  • 10 ist ein Gesamtkonfigurations-Blockdiagramm der Bordelektroniksteuereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung.
  • Beschreibung von Ausführungsformen
  • Ausführungsform 1
  • Eine Konfiguration in 1, die ein Gesamtkonfigurations-Blockdiagramm der Bordelektroniksteuereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt, wird im Detail erläutert.
  • In 1 beinhaltet die Bordelektroniksteuereinheit 100A einen Hauptsteuerschaltungsabschnitt 120A und einen Kombinations-Steuerschaltungsabschnitt 130A. Die Bordelektroniksteuereinheit 100A wird dadurch betrieben, dass sie mit einer externen Stromversorgung 101 als einer Bordbatterie über einen nicht gezeigten Stromversorgungsschalter mit einer Steuerspannung Vcc versorgt wird, die über eine interne Konstantspannungs-Stromversorgung 111 zugeführt wird. Mehrere Direkt-Öffnungs-/Schließsensoren 102, die beispielsweise einen Kurbelwinkelsensor und einen Fahrzeuggeschwindigkeitssensor eines Motors beinhalten, werden parallel als digitale Eingangsports des Hauptsteuerschaltungsabschnitts 120A als direkt Eingangssignale DIH über eine erste Digitaleingabe-Schnittstellenschaltung 112 eingegeben. Ein Hochgeschwindigkeits-Analogsensor 103, der beispielsweise einen Klopfsensor beinhaltet, der das Motorgeräusch misst, ist mit einem Hochgeschwindigkeits-Analogeingangsport des Hauptsteuerschaltungsabschnitts 120A als ein Hochgeschwindigkeits-Analogsignal ANH durch eine Hochgeschwindigkeits-Analogschnittstellenschaltung 113 verbunden.
  • Mehrere Mittelgeschwindigkeits-Analogsensoren 104, die beispielsweise ein Gaspedalpositionssensor zum Detektieren des Grads des Tretens auf ein Gaspedal, einen Drosselpositionssensor zum Messen einer Eingangsventilöffnungsposition und einem Abgassensor zum Messen von Sauerstoffkonzentration des Abgases enthalten, werden parallel an Mittelgeschwindigkeits-Analogeingangsports des Hauptsteuerschaltungsabschnitts 120A als Mittelgeschwindigkeits-Analogsignale ANM über eine erste Analogeingangs-Schnittstellenschaltung 114a eingegeben. Mehrere Niedriggeschwindigkeits-Analogsensoren 105, die beispielsweise einen Wassertemperatursensor des Motorkühlwassers und einen Einlasslufttemperatursensor beinhalten, werden parallel an Eingangsanschlüssen eines indirekten Multiplexers 115b als Niedriggeschwindigkeits-Analog-Eingangssignale ANL über eine zweite Analogeingabe-Schnittstellenschaltung 115a eingegeben. Indirekte Öffnungs-/Schließsensoren 106, die beispielsweise ein Gangwechselsensor enthalten, der gemäß Gängen eines Getriebes betätigt wird, werden parallel an Digitaleingangsports des Kombinations-Steuerschaltungsabschnitts 130A als indirekte Eingangssignale DIF über eine zweite Digital-Eingangsschnittstelle 116 eingegeben.
  • Eine direkte Last 108a, die beispielsweise ein Ventilöffnungsmotor zum Steuern der Eingangsventilöffnungsposition des Motors ist, wird durch ein Direktantriebssteuersignal DOA, welches durch den Hauptsteuerschaltungsabschnitt 120A durch eine Direktausgangs-Schnittstellenschaltung 118a erzeugt wird, energetisiert und angetrieben. Eine Hochgeschwindigkeitslast 108b, die beispielsweise eine Elektromagnetspule eines Solenoidventils zur Kraftstoffeinspritzung einer Zündspule des Motors im Falle eines Benzinmotors ist, wird bei hoher Geschwindigkeit indirekt durch ein Hochgeschwindigkeits-Indirektantriebs-Steuersignal DOB angetrieben, das durch den Kombinations-Steuerschaltungsabschnitt 130A durch eine erste Indirekt-Ausgangs-Schnittstellenschaltung 118b erzeugt wird. Mehrere indirekte Lasten 109, die beispielsweise eine elektromagnetische Kupplung zum Antreiben eines Heizers für das vorläufige Heizen des Abgassensors, eine Hydraulikpumpe oder einen Klimaanlagenkompressor sind, oder ein Stromzufuhrrelais zum Zuführen des Stroms an verschiedene elektrische Lasten, werden indirekt bei niedriger Geschwindigkeit durch ein Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben, welches durch den Kombinations-Steuerschaltungsabschnitt 130A durch eine zweiten indirekte Ausgangs-Schnittstellenschaltung 119 erzeugt wird. Die direkte Last 108a, die Hochgeschwindigkeitslast 108b, und die indirekte Last 109 werden kollektiv als mehrere elektrische Lasten 189 bezeichnet. Darüber hinaus ist eine externe Kommunikationsvorrichtung 107, die ein Programmierwerkzeug ist, mit dem Hauptsteuerschaltungsabschnitt 120A durch eine serielle Schnittstellenschaltung 126 verbunden.
  • Die Bordelektroniksteuereinheit 100A beinhaltet ein nicht gezeigtes Schaltungssubstrat, das in einem nicht gezeigten Dichtgehäuse untergebracht ist und mit der externen Stromversorgung 101, entsprechenden Öffnungs-/Schließsensoren, entsprechenden Analogsensoren und mehreren elektrischen Lasten 189 verbunden ist, wobei der Hauptsteuerschaltungsabschnitt 120A als eine integrierte Schaltungsvorrichtung, der Kombinations-Steuerschaltungsabschnitt 130A als eine andere integrierte Schaltungsvorrichtung, verschiedene Typen von Schnittstellenschaltungen, die Konstantspannungs-Stromversorgung 111 und so weiter als andere Schaltungskomponenten auf dem Schaltungssubstrat geladen sind. In dem Fall, bei dem es einen Temperatursensor zum Messen der jüngsten Temperatur des Hauptsteuerschaltungsabschnitts 120A und der jüngsten Temperatur der Konstantspannungs-Stromversorgung 111 als eine von anderen Schaltungskomponenten gibt, wird ein durch den Temperatursensor erzeugtes Analogsignal am Eingabe-/Ausgabesignal des indirekten Multiplexers 115b verbunden. In dem Fall, bei dem es einen Stromdetektionssensor zum Beobachten eines Anstiegsstatus des Anregungsstroms der elektromagnetischen Spule des Solenoidventils für Kraftstoffeinspritzung als eine von anderen Schaltungskomponenten gibt, wird ein durch den Stromdetektionssensor erzeugtes Analogsignal in dem Hauptsteuerschaltungsabschnitt 120A als ein Hochgeschwindigkeits-Analog-Eingangssignal ANH eingegeben. Bezüglich dem, ob der indirekte Multiplexer 115b in dem Kombinations-Steuerschaltungsabschnitt 130A enthalten ist oder außerhalb des Kombinations-Steuerschaltungsabschnitt 130A vorgesehen ist, wie in 1 gezeigt, oder ob ein Spannungssteuerschaltungsabschnitt der Konstantspannungs-Stromversorgung 111 innerhalb des Kombinations-Steuerschaltungsabschnitts 130A vorgesehen ist oder nur ein Leistungstransistorbereich als eine wärmeerzeugende Komponente auf dem Schaltungssubstrat installiert ist, können diese Grenzen frei geändert werden.
  • Der Hauptsteuerschaltungsabschnitt 120A als die integrierte Schaltungsvorrichtung, die hauptsächlich durch einen Mikroprozessor CPU konfiguriert ist, beinhaltet beispielsweise einen nicht-flüchtigen Programmspeicher 121 als einen Flash-Speicher, einen Datenspeicher 122 als einen Bereich des Programmspeichers 121 oder einen anderen nicht-flüchtigen Speicher, der in der Lage ist, elektrisches Lesen/Schreiben durchzuführen, einen flüchtigen RAM-Speicher 123, einen Hochgeschwindigkeits-A/D-Wandler 124, einen Mehrkanal-A/D-Wandler 125, einen ersten PS-Wandler 127 für Downlink-Kommunikation und einen zweiten SP-Wandler für Uplink-Kommunikation 128. Der Hochgeschwindigkeits-A/D-Wandler 124 beinhaltet A/D-Wandlerschaltungen und Pufferspeicher, die einem Kanal oder mehreren Eingangskanälen entsprechen und keine Auswahlschaltschaltung für mehrere Eingangskanäle aufweisen. Wenn es den Hochgeschwindigkeits-Analogsensor 103 gibt, wird dessen Hochgeschwindigkeits-Analog-Eingangssignal ANH eingegeben und wenn es den oben beschriebenen Stromdetektionssensor gibt, wird dessen Analogsignal an einem anderen Eingangskanal eingegeben. Ein durch den indirekten Multiplexer 115b ausgewähltes Niedriggeschwindigkeits-Analog-Eingangssignal ANL wird am spezifischen Eingangskanal eingegeben, der entweder der Hochgeschwindigkeits-A/D-Wandler 124 oder ein später beschriebener Mehrkanal-A/D-Wandler 125 ist.
  • Der Mehrkanal-A/D-Wandler 125 ist ein Sukzessiv-Umwandlungstyp mit einem eingebauten Multiplexer 125b (siehe 2), welcher die Auswahlumschaltschaltung für die mehreren Eingangskanäle ist, in welchem die Mittelgeschwindigkeits-Analog-Eingangssignale ANM an entsprechende Eingangskanäle eingegeben werden und ein durch den indirekten Multiplexer 115b ausgewähltes Niedriggeschwindigkeits-Analog-Eingangssignal ANL am spezifischen Eingangskanal eingegeben wird, der entweder der Hochgeschwindigkeits-A/D-Wandler 124 oder der Mehrkanal-A/D-Wandler 125 ist. Der obige Hochgeschwindigkeits-A/D-Wandler 124 kann ein Typ sein, bei welchem sukzessive Umwandlung an mehreren Eingangskanälen durch einen eingebauten Multiplexer durchgeführt wird, der nicht mit dem Anwender assoziiert ist, und digitale Umwandlungswerte automatisch in Pufferspeichern entsprechend jeweiligen Eingangskanälen gespeichert werden. Grenzen zum Bestimmen des Hochgeschwindigkeits-Analogsensors 103, des Mittelgeschwindigkeits-Analogsensors 104 und des Niedriggeschwindigkeits-Analogsensors 105 werden grob durch erforderte Detektionsresponsivität unterteilt und es ist nicht von Belang, dass Niedriggeschwindigkeitsoperation als Mittelgeschwindigkeitsoperation gehandhabt wird, wie auch Mittelgeschwindigkeitsoperation als Hochgeschwindigkeitsoperation gehandhabt wird, und Grenzen können in Gruppen unterteilt werden, indem Orte von Sensoren der Konfiguration von Kabelbäumen eingestellt werden.
  • Der Kombinations-Steuerschaltungsabschnitt 130A als integrierte Schaltungsvorrichtung, die hauptsächlich durch einen Logik-Steuerschaltungsabschnitt SCNT konfiguriert ist, beinhaltet ein Korrektantwort-Datenregister 131, ein Hochgeschwindigkeits-Ausgangsregister 132, welches das Hochgeschwindigkeits-Indirekt-Antriebssignal DOB durch erste Downlink-Daten DND0 speichert, ein Niedriggeschwindigkeit-Ausgangsregister 133, welches das Niedriggeschwindigkeits-Indirekt-Antriebssignal DOC durch zweite Downlinkdaten DND1 speichert, ein Konstanteinstellregister 134, welches anfangs durch den zweiten Downlink DND1 zur Zeit des Startens des Betriebs eingestellt wird, eine Steuerkonstante als eine variable Konstante speichernd, wie durch Lernen während des Betriebs korrigiert werden kann, ein Auswahlregister 135, das Auswahldaten speichert, die ein Kanalauswahlsignal CSL in Bezug auf den indirekten Multiplexer 115b sein soll, durch die ersten Downlink-Daten DND0 oder die zweiten Downlink-Daten DND1, ein Frageregister 136a, das mehrere Fragedaten speichert, in welchen irgendeine der Fragen irregulär ausgewählt und periodisch durch die Uplink-Kommunikationsdaten UPD beantwortet wird, ein Antwortregister 136b, welches durch die zweiten Downlink-Daten DND1 gesendete Antwortdaten speichert, einen ersten SP-Wandler 137 für Downlink-Kommunikation, einen zweiten PS-Wandler 138 für Uplink-Kommunikation und ein Eingangsgatter 139, an welchem ein Indirekt-Eingangssignal DIL durch den Indirekt-Öffnungs-/Schließsensor 106 eingegeben und periodisch durch die Uplink-Kommunikationsdaten UPD beantwortet wird. Als Konstanten des Konstanteneinstellregisters 134 gibt es beispielsweise Verzögerungs-Abnormalitäts-Bestimmungszeit zum Bestimmen der Antwortverzögerung von Antwortdaten in Bezug auf Fragedaten, eine Abnormalitäts-Bestimmungszeit eines nicht gezeigten Wachhund-Timers zum Überwachen eines durch den Hauptsteuerschaltungsabschnitt 120A erzeugten Wachhund-Signals. Diese Steuerkonstanten werden im Programmspeicher 121 des Hauptsteuerschaltungsabschnitts 120A so gespeichert, dass sie dem Fahrzeugtyp entsprechen, die durch den Kombinations-Steuerschaltungsabschnitt 130A zum Zeitpunkt des Startens des Betriebs übertragen werden.
  • Die Fragedaten in Bezug auf den Hauptsteuerschaltungsabschnitt 120A werden aus dem Kombinations-Steuerschaltungsabschnitt 130A gesendet, jedoch werden alle aus der Kombinations-Steuerschaltungsabschnitt 130A an den Hauptsteuerschaltungsabschnitt 120A gesendeten Uplink-Kommunikationsdaten kollektiv als Antwortdaten ausgedrückt. Darüber hinaus beinhaltet der erste PS-Wandler 127 einen Zweidraht-Differentialtreiber, bei welchem Logikpegel miteinander vertauscht sind, und beinhaltet der erste SP-Wandler 137 einen Zweidraht-Differentialempfänger, der mit dem Differentialtreiber verbunden ist. Der Hauptsteuerschaltungsabschnitt 120A sendet ein Downlink-Taktsignal CLD durch einen nicht gezeigten Zweidraht-Differentialtreiber, und der Kombinations-Steuerschaltungsabschnitt 130A empfängt das Downlink-Taktsignal CLD durch einen nicht gezeigten Zweidraht-Differentialempfänger. Darüber hinaus sendet der Hauptsteuerschaltungsabschnitt 120A ein Sendestart-Anweisungssignal STD, das später in 3 beschrieben wird, an den Kombinations-Steuerschaltungsabschnitt 130A, und der Kombinations-Steuerschaltungsabschnitt 130A erwidert die Uplink-Kommunikationsdaten UPD, die später in 3 beschrieben werden, an den Hauptsteuerschaltungsabschnitt 120A, jedoch ist sowohl das Sendstart-Anweisungssignal STD als auch die Uplink-Kommunikationsdaten UPD eine logische Signalleitung zum Reduzieren der Anzahl von Signalleitungen.
  • Als Nächstes wird 2 als ein partielles Detail-Blockdiagramm von 1 erläutert. In 2 erzeugt der Mittelgeschwindigkeits-Analogsensor 104 beispielsweise sieben analoge Detektionssignale, die parallel über die erste analoge Eingangsschnittstellenschaltung 114a in der Bordelektroniksteuereinheit 100A eingegeben in den eingebauten Multiplexer 125b im Hauptsteuerschaltungsabschnitt 120A werden. Der Niedriggeschwindigkeits-Analogsensor 105 erzeugt beispielsweise sechzehn analoge Detektionssignale und ein ausgewähltes Signal wird in den spezifischen Eingangskanal des eingebauten Multiplexers 125b im Hauptsteuerschaltungsabschnitt 120A über die zweite Analogeingabe-Schnittstellenschaltung 115a und den indirekten Multiplexer 115b in die Bordelektroniksteuereinheit 100A eingegeben. Wenn digitale Umwandlungsdaten des Mittelgeschwindigkeits-Analog-Eingangssignals ANM notwendig sind, sendet der Mikroprozessor CPU das Kanalauswahlsignal an den eingebauten Multiplexer 125b, sendet dann eine A/D-Umwandlungsanweisung an den Mehrkanal-A/D-Wandler 125 und liest die Digitalumwandlungsdaten aus einem Pufferspeicher 125a aus und speichert die Daten im RAM-Speicher 123, wenn ein A/D-Wandlungsabschlusssignal aus dem Mehrkanal-A/D-Wandler 125 empfangen wird.
  • Wenn digitale Umwandlungsdaten des Niedriggeschwindigkeits-Analog-Eingangssignals ANL notwendig sind, sendet der Mikroprozessor CPU zuerst Auswahldaten an das Auswahlregister 135 in der Kombinations-Steuerschaltungsabschnitt 130A, gibt das Kanalauswahlsignal an den indirekten Multiplexer 115b aus, sendet nachfolgend ein spezifisches Eingangskanal-Auswahlsignal wie etwa "0" Kanal an den eingebauten Multiplexer 125b, sendet nachfolgend die A/D-Wandlungsanweisung an den Mehrkanal-A/D-Wandler 125, liest die digitalen Umwandlungsdaten aus dem Pufferspeicher 125a aus, und speichert die Daten im RAM-Speicher 123, wenn das A/D-Umwandlungsabschlusssignal aus dem Mehrkanal-A/D-Wandler 125 empfangen wird. Der Indirekt-Öffnungs-/Schließsensor 106 erzeugt beispielsweise sechzehn Ein/Aus-Detektionssignale und acht 5V-basierte Nichtkontaktsignale von ihnen werden in das Eingangsgatter 139 im Kombinations-Steuerschaltungsabschnitt 130A über Eingangsanschlüsse eingegeben, die acht Signalen von sechzehn Signalen des Niedriggeschwindigkeits-Analogsensors 105 gemein sind, mit Eingangssignalspannungen von 0 bis 5 V, durch eine 5V-basierte zweite Digitalschnittstellenschaltung 116a. Die verbleibenden acht Signale des Indirekt-Öffnungs-/Schließsensors 106 werden am Eingangsgatter 139 im Kombinations-Steuerschaltungsabschnitt 130A über dedizierte Eingangsanschlüsse durch die zweite Digitalschnittstellenschaltung 116a eingegeben, die DC12V-basierte Ein/Aus-Signale in das DC5V-basierte Signal umwandelt.
  • Die analogen Eingangssignale oder die Ein/Aus-Eingangssignale entweder des Niedriggeschwindigkeits-Analogsensors 105 oder des Indirekt-Öffnungs-/Schließsensors 106 werden an die acht gemeinsamen Eingangssignale eingegeben, wodurch das Auftreten von Überschuss und Effizienz bei der Anzahl von Signalen im Niedriggeschwindigkeits-Analogsensor 105 und dem Indirekt-Öffnungs-/Schließsensor 106 entsprechend dem Fahrzeugtyp justiert wird. Jedoch gibt es einen Vorteil, dass die Responsivität mehr in einem Fall verbessert wird, bei dem die Ein/Aus-Signale als die Niedriggeschwindigkeits-Analog-Eingangssignale ANL empfangen werden, eher als durch die Uplink-Kommunikationsdaten UPD aus der Kombinations-Steuerschaltungsabschnitt 130A empfangen zu werden und der Ein/Aus-Zustand basierend auf Werten von digitalen Umwandlungsdaten bestimmt wird. In der Ausführungsform erzeugt der mit den gemeinsamen Eingangsanschlüssen verbundene Indirekt-Öffnungs-/Schließsensor 106 5V-basierte Nichtkontaktsignale, es ist jedoch egal, ob die Signale 12V-basierte Ein/Aus-Signale sind, solange wie der Eingangswiderstand der zweiten Analogeingangs-Schnittstellenschaltung 115a vergrößert wird. Im Falle des Hochgeschwindigkeits-A/D-Wandlers 124 existiert der eingebaute Multiplexer 125b nicht wie oben beschrieben, und es gibt A/D-Umwandlungsschaltungen und die Pufferspeicher, die digitale Umwandlungsdaten desselben speichern, um so entsprechenden Eingangskanälen zu korrespondieren. Der Mikroprozessor CPU liest die Inhalte durch Bezeichnen des Pufferspeichers entsprechend dem Eingangssignal aus.
  • Als Nächstes werden Aktionen und Operationen der Bordelektroniksteuereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung, die wie in 1 und 2 gezeigt konfiguriert ist, im Detail basierend auf in 3 und 4 gezeigten Timing-Diagrammen und in 5A, 5B, 6A, 6B und 6C gezeigten Flussdiagrammen erläutert.
  • Zuerst beginnt in 1 und 2, wenn ein nicht gezeigter Stromschalter geschlossen wird, der Mikroprozessor CPU in dem Hauptsteuerschaltungsabschnitt 120A Operationen und werden die direkte Last 108a, welche durch den Hauptsteuerschaltungsabschnitt 120A direkt gesteuert wird, die Hochgeschwindigkeitslast 108b und die indirekte Last 109 der Niedriggeschwindigkeitsoperationen, welche durch den Kombinations-Steuerschaltungsabschnitt 130A indirekt gesteuert werden, antriebsgesteuert in Übereinstimmung mit Operationszuständen des Direkt-Öffnungs-/Schließsensors 102, des Hochgeschwindigkeits-Analogsensors 103 und des Mittelgeschwindigkeits-Analogsensors 104, welche direkt in den Hauptsteuerschaltungsabschnitt 120A eingegeben werden, Operationszuständen des Niedriggeschwindigkeits-Analogsensors 105 und des Indirekt-Öffnungs-/Schließsensors 106, die indirekt in den Hauptsteuerschaltungsabschnitt 120A eingegeben werden, in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130A und den Inhalten von in dem Programmspeicher 121 gespeicherten Eingabe-/Ausgabesteuerprogrammen.
  • Der Kombinations-Steuerschaltungsabschnitt 130A treibt indirekt die Hochgeschwindigkeitslast 108b und die indirekte Last 109 durch die Downlink-Kommunikationsdaten DND aus dem Hauptsteuerschaltungsabschnitt 120A an, wählt den Kanal des indirekten Multiplexers 115b aus und stellt anfangs die Steuerkonstanten in Bezug auf das Konstanteinstellregister 134 ein, wodurch die Steuerkonstanten zeitlich in Übereinstimmung mit den erlernten Ergebnissen während des Betriebs neu beschrieben und korrigiert werden. Die Inhalte des Niedriggeschwindigkeit-Ausgangsregisters 133, des Konstanteinstellregisters 134 und des Auswahlregisters 135, welche durch die Downlink-Kommunikationsdaten DND aus dem Hauptsteuerschaltungsabschnitt 120A, Ein/Aus-Daten durch das Indirekt-Eingangssignal DIL aus dem Indirekt-Öffnungs-/Schließsensor 106 und Fragedaten, welche durch die Kombinations-Steuerschaltungsabschnitt 130A erzeugt werden, geschrieben werden, werden periodisch für den Hauptsteuerschaltungsabschnitt 120A durch die Uplink-Kommunikationsdaten UPD erwidert und die Downlink-Kommunikationsdaten DND aus dem Hauptsteuerschaltungsabschnitt 120A beinhalten Antwortdaten in Bezug auf die Fragedaten.
  • Die durch den Kombinations-Steuerschaltungsabschnitt 130A erzeugten Fragedaten entsprechen beispielsweise Fragen von vier Arithmetikoperationen, durch gegebene Formen in Bezug auf gegebene Zahlenwerte. Der Hauptsteuerschaltungsabschnitt 120A sendet Rechenergebnisse als Antwortdaten. Der Kombinations-Steuerschaltungsabschnitt 130A bestimmt, ob der Hauptsteuerschaltungsabschnitt 120A normal arbeitet oder nicht, durch Vergleichen von in dem Korrektantwort-Datenregister 131 gespeicherten, korrekten Antwortdaten mit den aus dem Hauptsteuerschaltungsabschnitt 120A gesendeten Antwortdaten. Das Frageregister 136a speichert mehrere Fragedaten und der Kombinations-Steuerschaltungsabschnitt 130A selektiert und adoptiert die Fragen irregulär. Eine Zeitgrenze zum Warten auf die Antwort ist beispielsweise 100 ms und dieselbe Frage wird während der Periode wiederholt und die nächsten Fragedaten werden angenommen, wenn die Zeitgrenze 100 ms verstreicht.
  • Als Nächstes wird 3, welche die Details der Downlink-Kommunikationsdaten DND zeigt, erläutert. 3(A) zeigt eine Wellenform des Sendestart-Anweisungssignals STD, das aus dem Hauptsteuerschaltungsabschnitt 120A an den Kombinations-Steuerschaltungsabschnitt 130A gesendet wird. Wenn der Logikpegel "H" ist, ist die Downlink-Kommunikation ungültig. Wenn der Logikpegel von "H" zu "L" geändert wird, beginnt der Hauptsteuerschaltungsabschnitt 120A das Senden der Downlink-Kommunikationsdaten DND und startet der Kommunikations-Steuerschaltungsabschnitt 130A das Empfangen der Daten. 3(B) ist eine Wellenform des Downlink-Taktsignals CLD von beispielsweise 40 MHz, das aus dem Hauptsteuerschaltungsabschnitt 120A an den Kombinations-Steuerschaltungsabschnitt 130A gesendet wird. Die Logikpegel des Sendestart-Anweisungssignals STD und die Downlink-Kommunikationsdaten DND werden synchron zum Betrieb des Downlink-Taktsignals CLD verändert.
  • 3(C) zeigt eine Konfiguration der ersten Downlink-Daten DND0 in den Downlink-Kommunikationsdaten DND und ein Anfangsbit ist ein Auswahlbit S, welches zeigt, dass die nachfolgenden 32-Bit-Sendedaten beispielsweise die erste Downlink-Daten DND0 sind, von welchen der Logikpegel "L" ist. Die ersten 24 Bit in den 32-Bit-Daten entsprechen dem an das Hochgeschwindigkeits-Ausgaberegister 132 im Kombinations-Steuerschaltungsabschnitt 130A gesendete Ein/Aus-Anweisungssignal und die nachfolgenden 8 Bit entsprechen Auswahldaten, die an des Auswahlregister 135 zu senden sind. Entsprechend kann die Hochgeschwindigkeitslast 108b von 24 Punkten oder weniger angetrieben werden, kann jedoch ein Teil der indirekten Last 109 angetrieben werden, wenn die Hochgeschwindigkeitslast 108b klein ist. 3(D) zeigt eine Konfiguration der zweiten Downlink-Daten DND1, die kontinuierlich aus den ersten Downlink-Daten DND0 gesendet werden, und an Anfangsbit ist ein Auswahlbit S, welches beispielsweise zeigt, dass die nachfolgenden 32-Bit-Sendedaten die zweiten Downlink-Daten DND1 sind, deren Logikpegel "H" ist. Die ersten drei Bit in den 32-Bitdaten entsprechen später beschriebenen Befehlsdaten und die nachfolgenden 5 Bit entsprechen Adressdaten, die eine Anzahl von einem entsprechenden Register angeben, die nachfolgenden 8 Bit entsprechen Prüfsummendaten zum Prüfen von Codes und die nachfolgenden 16 Bit entsprechen Sendedaten in Bezug auf das Niedriggeschwindigkeit-Ausgangsregister 133, irgendeines der mehreren Konstanteinstellregistern 134 oder der Antwortregister 136, bezeichnet durch die Adressdaten.
  • Folglich, wenn ein Schreibbefehl durch Bezeichnen des Auswahlregisters 135 als die Adressdaten ausgewählt wird, können Auswahldaten auch durch die zweiten Downlink-Daten DND1 gesendet werden und sind in diesem Fall Auswahldaten in den ersten Downlink-Daten DND0 nicht notwendig. Die 8-Bit-Prüfsummendaten werden beispielsweise konfiguriert durch Binäraddieren von höherrangigen 8-Bits und niedrigrangigen 8-Bits in 16-Bit-Übertragungsdaten und Addieren eines Übertragbits, falls es vorkommt, zum niedrigwertigsten Bit. Der Grund, warum die Prüfsummendaten auf den zweiten Downlink-Daten DND1-Seite vorgesehen sind, besteht darin, das Auftreten eines unkorrigierbaren Zustands von Fehlerdaten für einen langen Zeitraum, bis Aktualisierungsdaten gesendet werden, in dem Fall zu verhindern, bei dem die Frequenz der Übertragung an das Einstellregisters 134 oder das Niedriggeschwindigkeit-Ausgangsregister 133 niedrig ist und Fehlerdaten aufgrund von Rauschfehlfunktion gespeichert werden. In Reaktion auf das Problem werden dieselben Daten wieder in jeder vorbestimmten Periode gesendet, selbst wenn es keine Änderung bei den Inhalten von Sendedaten gibt. In Ausführungsformen 2, 4 erzeugt der Kombinations-Steuerschaltungsabschnitt 130A ein Leseanfragesignal REQ an den Hauptsteuerschaltungsabschnitt, wenn ein Prüfsummenfehler in den Sendedaten auftritt.
  • 3(E) zeigt die Inhalte von 3-Bit-Befehlsdaten. Wenn eine Anweisungs-Codenummer "000" ist, geben die Inhalte der zweiten Downlink-Daten DND1 eine ungültige Anweisung an, die in dem Kombinations-Steuerschaltungsabschnitt 130A ignoriert werden kann. Wenn die Anweisungs-Codenummer "100" ist, geben die Inhalte eine Schreibeanweisung in Bezug auf das Register der bezeichneten Adressregion an. Wenn eine Anweisungs-Codenummer "101" ist, geben die Inhalte eine Leseanweisung in Bezug auf das Register der bezeichneten Adresse an. Wenn eine Anweisungs-Codenummer "110" ist, geben die Inhalte eine Register-Batch-Leseanweisung zum kontinuierlichen Lesen der Inhalte des Niedriggeschwindigkeit-Ausgangsregisters 133 aller mehreren Konstanteinstellregisters 134, des Auswahlregisters 135 und des Antwortregisters 136b in der vorgegebenen Reihenfolge an, und eine Anweisungs-Codenummer "111" entspricht einer Uplink-Erwiderungsstoppanweisung. Wenn eine Uplink-Kommunikation durch die Register-Batch-Leseanweisung gestartet wird und die Erwiderungsstoppanweisung während der Erwiderungsoperation erzeugt wird, werden erwiderte Daten gültig und wird die Erwiderungsoperation mit verbleibenden unerwiderten Daten gestoppt. Wenn die Uplink-Kommunikation durch die Register-Batch-Leseanweisung gestartet wird und die Leseanweisung in einer Registeradresseinheit während der Antwortoperation auftritt, werden die erwiderten Daten gültig und wird die Batch-Erwiderungsoperation mit verbleibenden unerwiderten Daten gestoppt, wird dann eine Uplink-Kommunikation auf der gelesenen Anweisung in der Registeradresseinheit gestartet.
  • Als Nächstes wird 4, welche die Gesamtkonfiguration der Downlink-Kommunikationsdaten DND und der zeigt, erläutert werden. In 4 wird das Sendestart-Anweisungssignal STD periodisch erzeugt, beispielsweise bei einer Periode TD von 2,5 µs, und werden die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1 als ein Paar während der Periode gesendet. Die Befehlsdaten und die Adressdaten der zweiten Downlink-Daten DND1 werden verschiedentlich aktualisiert und wenn der Batch-Lesebefehl oder die Registeradresseinheits-Leseanweisung gesendet wird, startet der Kommunikations-Steuerschaltungsabschnitt 130A, der den Befehl empfangen hat, Uplink-Kommunikation nach einer kleinen Verzögerungszeit T0. Die Uplink-Kommunikationsdaten UPD sind durch Daten von maximal 80 Rahmen konfiguriert, wobei ein Rahmen ein Startbit mit dem Logikpegel "L", ein Paritätsbit und 3 Bit als ein Stoppbit mit Logikpegel "H" in Bezug auf 8 Bit der Minimaleinheit enthält. Die Daten von 1040 Bit insgesamt werden durch ein Taktsignal von 2,5 MHz, welches durch Teilen des Downlink-Taktsignals CLD durch 1/16 erhalten wird, erwidert, und die Maximalzeit, die zu der Erwiderung TM notwendig ist, ist ungefähr 0,4 ms. Jedoch wird die Leseanweisung so erzeugt, dass die Periode Tu = 2 bis 5 ms als die Auftrittsfrequenz der Uplink-Kommunikation erzeugt wird.
  • Als Nächstes werden 5A, 5B und 5C als Flussdiagramme, welche Kommunikationssteueroperationen auf der Seite des Hauptsteuerschaltungsabschnitts 120A zeigen, erläutert. Ein Schritt 500 von 5A ist ein Schritt, in welchem der Mikroprozessor CPU des Hauptsteuerschaltungsabschnitts 120A Downlink- und Uplink-Steueroperationen startet. Ein Schritt 510 von 5B ist ein Schritt, in welchem der erste PS-Wandler 127 die Sendesteueroperation startet. Ein Schritt 501, der sich von Schritt 500 fortsetzt, ist ein Bestimmungsschritt, in welchem, ob eine Sendestartzeit in der gegebenen Periode kommt oder nicht, oder ob die Sendung bereits gestartet ist oder nicht, bestimmt wird. Wenn die Sendestartzeit erreicht ist oder die Sendung bereits gestartet worden ist, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu einem Schritt 502 fort. Wenn er nicht in der Sendestartzeit liegt und die vorherige Sendung beendet worden ist, wird eine Bestimmung von NEIN getroffen und der Prozess schreitet zu einem Schritt 571. Im Schritt 502 und im nachfolgenden Schritt 503 werden die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1 in die Pufferspeicher des ersten PS-Wandlers geschrieben und im nachfolgenden Schritt 504 wird das Sendestart-Anweisungssignal STD erzeugt. Ein Schritt 511, der vom Schritt 510 fortgesetzt wird, ist ein Warteschritt, in welchem bestimmt wird, ob das Sendestart-Anweisungssignal STD durch den Schritt 504 erzeugt worden ist. Wenn das Signal nicht erzeugt ist, wird eine Bestimmung von NEIN getroffen und der Prozess schreitet zu einem Schritt 519 des Sendeendes fort, dann kehrt der Prozess unmittelbar zum Sendestartschritt 510 zurück und kehrt wieder zum Schritt 511 zurück.
  • Wenn eine Bestimmung von JA im Schritt 511 getroffen wird, schreitet der Prozess sequentiell zu Schritt 512 und Schritt 513 und werden die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1, die in den Pufferspeichern durch den Schritt 502 und 503 gespeichert sind, aus dem ersten PS-Wandler 127 gesendet. In einem nachfolgenden Schritt 514 wird bestimmt, ob Daten mit einer gegebenen Anzahl von Bits gesendet worden sind oder nicht. Wenn die Sendung nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und der Prozess wird zu dem Schritt 512 rückgeführt. Wenn die Sendung endet, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu einem Sendeendeschritt 519 fort. Im Sendeendeschritt 519 schreitet der Prozess unmittelbar zum Sendestartprozess 510 und die Regeneration eines nächsten Sendstart-Anweisungssignals STD wird im Schritt 511 erwartet. Andererseits wird in einem vom Schritt 504 fortgesetzten Schritt 505 bestimmt, ob die Downlink-Kommunikationsperiode zu dieser Zeit abgeschlossen worden ist oder nicht. Wenn die Periode nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und der Prozess schreitet zu einem Schritt 571 fort. Wenn die Periode abgeschlossen ist, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu einem Schritt 506.
  • Im Schritt 506 wird das im Schritt 504 erzeugte Sendestart-Anweisungssignal STD gestoppt und im nachfolgenden Schritt 571 wird bestimmt, ob es eine Aufzeichnung des Erzeugens der Leseanweisung gibt oder nicht. Wenn die Leseanweisung erzeugt wird oder erzeugt worden ist, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu einem Schritt 572. Wenn die Leseanweisung nicht erzeugt ist, wird eine Bestimmung von NEIN getroffen und der Prozess schreitet zu einem Operationsendschritt 579. Im Schritt 572 wird eine Empfangsanweisung der Uplink-Kommunikationsdaten UPD in Bezug auf den zweiten SP-Wandler 128 erzeugt und der Prozess schreitet zu einem Schritt 573. Andererseits ist ein Schritt 560 von 5C ein Schritt des Startens einer Steueroperation, in welcher der zweite SP-Wandler 128 die Uplink-Kommunikationsdaten UPD empfängt. Ein nachfolgender Schritt 561 ist ein Warteschritt, in welchem bestimmt wird, ob eine Empfangsanweisung durch den Prozess 572 erzeugt wird oder nicht. Wenn die Anweisung erzeugt wird, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu Schritt 562. Wenn die Anweisung nicht erzeugt wird, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Empfangsendschritt 569, und dann kehrt der Prozess unmittelbar über den Empfangsstartprozess 560 zum Schritt 561 zurück.
  • Im Schritt 562 werden die Uplink-Kommunikationsdaten UPD sequentiell empfangen und in Pufferspeichern gespeichert. In einem nachfolgenden Schritt 563 wird bestimmt, ob der Empfang der Uplink-Kommunikationsdaten UPD einer gegebenen Anzahl von Bits abgeschlossen ist oder nicht. Wenn der Empfang nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu Schritt 562 zurück. Wenn der Empfang abgeschlossen ist, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu einem Empfangsendschritt 569. Andererseits wird im Schritt 563 bestimmt, ob der Empfang der Uplink-Kommunikationsdaten UPD abgeschlossen ist oder nicht. Wenn der Empfang nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Operationsendschritt 579. Wenn der Empfang abgeschlossen ist, wird eine Bestimmung von JA getroffen und Prozess schreitet zu Schritt 574. Im Schritt 574 werden die empfangenen Uplink-Kommunikationsdaten UPD aus dem Pufferspeicher des zweiten SP-Wandlers 128 zum RAM-Speicher 123 transferiert und eingeschrieben. In einem nachfolgenden Schritt 575 wird die im Schritt 572 gespeicherte Uplink-Daten-Empfangsanweisung aufgehoben und Prozess schreitet zu dem Operationsendschritt 579. Im Operationsendschritt 579 wird ein anderes Steuerprogramm ausgeführt und der Prozess kehrt zum Operationsstartschritt 500 zurück, bevor eine nächste Downlink-Kommunikation gestartet wird. Wenn die Bestimmung von Schritt 573 NEIN ist, werden viele Uplink-Kommunikationen ausgeführt, während Steueroperationen aus dem Operationsstartschritt 500 bis zum Operationsendschritt 579 wiederholt werden, wonach die Bestimmung des Schritts 573 zu JA geändert wird.
  • Als Nächstes werden 6A, 6B und 6C als Flussdiagramme, die Kommunikationssteueroperationen auf Seite des Kombinations-Steuerschaltungsabschnitts 130A zeigen, erklärt. Ein Schritt 600 von 6A ist ein Schritt des Startens von Operationen in dem Fall, bei dem durch die Logik-Steuerschaltung SCNT in dem Kombinations-Steuerschaltungsabschnitt 130A durchgeführte Steueroperationen im Flussdiagramm ausgedrückt sind. Ein Schritt 610 von 6B ist ein Schritt, in welchem der erste SP-Wandler 137 den Empfang von Downlink-Daten startet. In einem vom Schritt 610 fortgesetzten Schritt 611 wird bestimmt, ob die durch den Hauptsteuerschaltungsabschnitt 120A erzeugte Sendestart-Anweisung STD empfangen wird oder nicht. Wenn eine Bestimmung von JA getroffen wird, schreitet der Prozess zu einem Schritt 612 und einem Schritt 613 sequentiell fort und werden die im Schritt 512 und im Schritt 513 von 5B gesendeten ersten Downlink-Daten DND0 und zweiten Downlink-Daten DND1 in die Pufferspeicher im ersten SP-Wandler 137 empfangen und eingeschrieben. In einem nachfolgenden Schritt 614 wird bestimmt, ob der Empfang von Daten der gegebenen Anzahl von Bits abgeschlossen ist oder nicht. Wenn der Empfang nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und kehrt der Prozess zu Schritt 512 zurück. Wenn der Empfang abgeschlossen ist, wird eine Bestimmung von JA getroffen und Prozess schreitet zu einem Empfangsendschritt 619 fort. Im Empfangsendschritt 619 schreitet der Prozess unmittelbar zum Empfangsstartschritt 610 und der Empfang eines nächsten Sendstart-Anweisungssignals STD wird im Schritt 611 erwartet.
  • Andererseits ist ein vom Schritt 600 fortgesetzter Schritt 601 ein Bestimmungsschritt, in welchem bestimmt wird, ob der Empfang von Downlink-Daten zu dieser Zeit abgeschlossen ist oder nicht, durch das Empfangsabschlusssignal, welches durch den ersten SP-Wandler 137 erzeugt wird. Wenn der Empfang abgeschlossen ist, wird eine Bestimmung von JA getroffen und Prozess schreitet zu einem Schritt 602 fort. Wenn der Empfang nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Schritt 607a fort. In einem von Schritt 602 fortgesetzten Schritt 603 werden die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1 aus den Pufferspeichern des ersten SP-Wandlers 137 gelesen und werden in gegebenen Registern gespeichert, woraufhin der Prozess zu einem Schritt 607a fortschreitet. Im Schritt 607a, wenn Antwortdaten im Schritt 603 im Antwortregisters 136b gespeichert werden, werden korrekte Antwortdaten entsprechend den vorherigen Fragedaten aus dem Korrektantwort-Datenregister 131 extrahiert, welche mit den Antwortdaten zu dieser Zeit verglichen werden, um zu bestimmen, ob der Hauptsteuerschaltungsabschnitt 120A normal betrieben worden ist. In einem nachfolgenden Schritt 607b wird eine Zeitperiode ab der Erzeugung der Fragedaten bis die den Fragedaten entsprechenden Antwortdaten erhalten werden, gemessen, wodurch die Anwesenheit einer Antwortverzögerung bestimmt wird. In dem Fall, bei dem Abnormalitätsbestimmung im Schritt 607a und dem Schritt 607b mehrmals auftritt, wird eine Bestimmung von Anomalitätsauftritts-Verifikation durchgeführt und wird der Mikroprozessor CPU durch eine nicht gezeigte, dedizierte Signalleitung initialisiert und neu gestartet. In einem nachfolgenden Schritt 608a werden die nächsten Fragedaten irregulär ausgewählt und aus dem Frageregister 136a bestimmt. In einem nachfolgenden Schritt 608b wird bestimmt, ob eine gegebene Frage-Aktualisierungsperiode ab der vorherigen Aktualisierungsfragedaten verstrichen ist oder nicht, und werden Fragedaten, die in deiner nächsten Uplink-Kommunikation zu erwidern sind, bestimmt.
  • In einem von Schritt 608b fortgesetzten Schritt 671a wird bestimmt, ob eine Leseanweisung in gespeicherten Daten im Schritt 603 enthalten ist. Wenn die Leseanweisung empfangen worden ist, wird eine Bestimmung von JA getroffen und Prozess schreitet zu Schritt 671b. Wenn die Leseanweisung nicht erzeugt worden ist, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Operationsendschritt 679. Im Schritt 671b wird bestimmt, ob eine Erwiderungs-Stoppanweisung in im Schritt 603 gespeicherten Daten enthalten ist oder nicht. Wenn die Stoppanweisung nicht empfangen worden ist, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Schritt 672. Wenn die Stoppanweisung empfangen wird, wird eine Bestimmung von JA getroffen und Prozess schreitet zu einem Operationsendschritt 679 fort. Im Schritt 672 werden die Uplink-Kommunikationsdaten UPD in den Pufferspeicher des zweiten PS-Wandlers 138 übertragen und geschrieben und in einem Nachfolgeschritt wird eine Erwiderungsstartanweisung erzeugt und Prozess schreitet zu Operationsendschritt 679. Im Operationsendschritt 679 schreitet der Prozess unmittelbar zum Operationsstartschritt 600.
  • Andererseits ist ein Schritt 660 von 6C ein Schritt, in welchem der zweite PS-Wandler 138 die Steueroperation des Erwiderns der Uplink-Kommunikationsdaten UPD startet. Ein nachfolgender Schritt 661 ist ein Warteschritt, in welchem bestimmt wird, ob die Erwiderungsstartanweisung durch den Schritt 673 erzeugt wird oder nicht. Wenn die Anweisung erzeugt wird, wird eine Bestimmung von JA getroffen und Prozess schreitet zu Schritt 662. Wenn die Anweisung nicht erzeugt wird, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Erwiderungsendschritt 669 und kehrt über den Erwiderungsstartschritt 660 unmittelbar zum Schritt 661 zurück. Im Schritt 662 werden die Uplink-Kommunikationsdaten UPD sequentiell erwidert und in einem nachfolgenden Schritt 663 wird bestimmt, ob die Uplink-Kommunikationsdaten UPD der gegebenen Anzahl von Bits abgeschlossen ist oder nicht. Wenn die Erwiderung nicht abgeschlossen ist, wird eine Bestimmung von NEIN getroffen und Prozess kehrt zu einem Schritt 662 zurück. Wenn die Erwiderung abgeschlossen ist, wird eine Bestimmung von JA getroffen und Prozess schreitet zum Erwiderungsendschritt 669.
  • Wie aus der obigen Erläuterung ersichtlich, enthält die Bordelektroniksteuereinheit 100A gemäß Ausführungsform 1 der vorliegenden Erfindung den Hauptsteuerschaltungsabschnitt 120A als die integrierte Schaltungsvorrichtung, die hauptsächlich durch den Mikroprozessor und den Kombinations-Steuerschaltungsabschnitt 130A konfiguriert ist, der auf der Außenseite des Hauptsteuerschaltungsabschnitts 120A vorgesehen ist und Kommunikation von seriellen Signalen miteinander, die miteinander arbeiten, durchführt. Der Hauptsteuerschaltungsabschnitt 120A ist konfiguriert, mehrere elektronische Lasten 189, ein Teil von denen direkt mit dem Hauptsteuerschaltungsabschnitt 120A verbunden ist, oder ein verbleibender Teil oder alle derselben indirekt mit dem Kombinations-Steuerschaltungsabschnitt 130A verbunden ist, in Übereinstimmung mit jeweiligen Operationszuständen der direkt mit dem Hauptsteuerschaltungsabschnitt verbundenen Direkt-Eingangssignale zu Antriebs-steuern, nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130A und indirekte Eingangssignale, die mit dem Kombinations-Steuerschaltungsabschnitt 130A assoziiert sind. Die aus dem Hauptsteuerschaltungsabschnitt 120A an den Kombinations-Steuerschaltungsabschnitt 130A gesendeten Downlink-Kommunikationsdaten DND beinhalten die ersten Downlink-Daten DND0 mit einer festen Adresse und die zweiten Downlink-Daten DND1 mit einer variablen Adresse als ein Paar, welches periodisch in Reihe gesendet wird, basierend auf dem Sendestart-Anweisungssignal STD und dem Downlink-Taktsignal CLD, das durch den Hauptsteuerschaltungsabschnitt 120A erzeugt wird. In den mehreren elektrischen Lasten 189 empfängt die Hochgeschwindigkeitslast 180b, die bei hoher Frequenz gesteuert werden muss, die Hochgeschwindigkeits-Indirekt-Antriebssteuerung durch die ersten Downlink-Daten DND0, die periodisch jedes Mal gesendet werden, und empfängt die indirekte Last 109, die nicht jedes Mal durch die ersten Downlink-Daten DND0 gesteuert werden muss und bei niedriger Frequenz gesteuert wird, die Niedrigfrequenz-Indirekt-Antriebssteuerung durch die zweiten Downlink-Daten DND1, in welchen das Sendeziel durch die bezeichnete Adresse selbst bei Übertragung jedes Mal geändert wird.
  • In dem Fall, bei dem es einen Spielraum bei der Anzahl von Signalen der ersten Downlink-Daten DND0 im Vergleich mit der Anzahl von Lasten der Hochgeschwindigkeitslast 108b gibt, kann ein Teil oder Alles der indirekten Last 109 durch die ersten Downlink-Daten DND0 gesteuert werden,
    beinhaltet der Hauptsteuerschaltungsabschnitt 120A weiter zumindest einen Hochgeschwindigkeits-A/D-Wandler 124, mit welchem der Hochgeschwindigkeits-Analogsensor 103, der Analogsignale als Teil der Direkteingangssignale ausgibt, verbunden ist, und/oder den Mehrkanal-A/D-Wandler 125, mit welchem der Mittelgeschwindigkeits-Analogsensor 104 verbunden ist,
    wobei der Niedriggeschwindigkeits-Analogsensor 105, der ein Analogsignal als Teil der indirekten Eingangssignale ausgibt, mit dem Mehrkanal-A/D-Wandler 125 oder dem Hochgeschwindigkeits-A/D-Wandler 124 über den indirekten Multiplexer 115b verbunden ist, und
    der indirekte Multiplexer 115b einen der mehreren Analogeingangskanäle durch Auswahldaten auswählt, welche durch das Auswahlregister 135 in dem Kombinations-Steuerschaltungsabschnitt 130A gesendet wird, durch die Downlink-Kommunikationsdaten DND.
  • Der Hauptsteuerschaltungsabschnitt 120A führt Antriebssteuerung von mehreren elektrischen Lasten 189 direkt oder indirekt durch den Kombinations-Steuerschaltungsabschnitt 130A gemäß den Ein/Aus-Zuständen mehrerer Öffnungs-/Schließsensoren und Signalspannungspegel von mehreren Analogsensoren durch,
    der Kombinations-Steuerschaltungsabschnitt 130A ist hauptsächlich durch die Logik-Steuerschaltung SCNT konfiguriert,
    die Öffnungs-/Schließsensoren beinhalten den Direktöffnungs-/Schließsensor 102, der direkt an dem Hauptsteuerschaltungsabschnitt 120A eingegeben ist, und den Indirekt-Öffnungs-/Schließsensor 106, der indirekt am Hauptsteuerschaltungsabschnitt 120A eingegeben wird, in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130A, und
    die Analogsensoren beinhalten den direkt an dem Hauptsteuerschaltungsabschnitt 120A eingegebenen Hochgeschwindigkeits-Analogsensor 103, den indirekt am Hauptsteuerschaltungsabschnitt 120A in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130A eingegebenen Niedriggeschwindigkeits-Analogsensor 105 und den Mittelgeschwindigkeits-Analogsensor 104, in welchem eine Variation bei Signalspannungspegeln sanfter als bei dem Hochgeschwindigkeits-Analogsensor 103 ist und Variation bei Signalspannungspegeln steiler als beim Niedriggeschwindigkeits-Analogsensor 105 ist, beinhaltet, und
    der Mittelgeschwindigkeits-Analogsensoren 104 wird direkt an dem Hauptsteuerschaltungsabschnitt 120A eingegeben.
  • Dann, während der Hauptsteuerschaltungsabschnitt 120A die Downlink-Kommunikationsdaten DND durch den ersten PS-Wandler 127 und den ersten SP-Wandler 137 seriell an mehrere in dem Kombinations-Steuerschaltungsabschnitt 130A vorgesehene Register sendet, erwidert der Kombinations-Steuerschaltungsabschnitt 130A die Uplink-Kommunikationsdaten UPD seriell durch den zweiten PS-Wandler 138 und den zweiten SP-Wandler 128 an den Hauptsteuerschaltungsabschnitt 120A,
    sind die ersten Downlink-Daten DND0 ein Nur-Schreibbefehl, der jedes Mal an das Hochgeschwindigkeits-Ausgangsregister 132 in einem spezifischen Adressbereich in den Registern gesendet wird, welche Ein/Aus-Daten mehrerer Bits, die das Hochgeschwindigkeits-Indirekt-Antriebssignal DOB sein sollen, als Sendedaten beinhaltet,
    die Hochgeschwindigkeitslast 108b, die Teil oder alle der mehreren elektrischen Lasten 189 ist, und zumindest hochgenaue Ein/Aus-Steuer-Timings erfordert, indirekt bei hoher Geschwindigkeit durch die Ein/Aus-Daten angetrieben wird,
    die zweiten Downlink-Daten DND1 Befehlsdaten und Adressdaten beinhalten, die Ein/Aus-Daten mehrerer Bits, die das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC sein sollen, an das Niedriggeschwindigkeit-Ausgangsregister 133 schreibt, welches durch Adressdaten bezeichnet ist, oder numerische Daten als Steuerkonstanten, die anfangs eingestellt sind, oder variabel in Bezug auf das Konstanteneinstellregister 134 eingestellt sind, schreibt, wenn die Befehlsdaten eine Schreibanweisung sind,
    die indirekte Last 109 als Teil der mehreren elektrischen Lasten 189 indirekt durch das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben wird, und
    die Ein/Aus-Signale durch den Indirekt-Öffnungs-/Schließsensor 106 aus dem Kombinations-Steuerschaltungsabschnitt 130A an den Hauptsteuerschaltungsabschnitt 120A durch die Uplink-Kommunikationsdaten UPD erwidert werden.
  • Wie oben beschrieben, werden gemäß Anspruch 2 der vorliegenden Erfindung, die Ein/Aus-Signale des Öffnungs-/Schließsensors als Teil von indirekten Eingangssignalen aus dem Kombinations-Steuerschaltungsabschnitt 130A an den Hauptsteuerschaltungsabschnitt 120A durch die Uplink-Kommunikationsdaten erwidert, und wird die Analogsignalspannung durch den Indirekt-Analogsensor als ein anderer Teil der indirekten Eingangssignale indirekt am Hauptsteuerschaltungsabschnitt 120A in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130A eingegeben, nicht abhängig von den Uplink-Kommunikationsdaten.
  • Entsprechend sind viele Öffnungs-/Schließsensoren, die keine Hochgeschwindigkeitsantwort erfordern, indirekt mit der Seite des Kombinations-Steuerschaltungsabschnitts verbunden, wodurch die Anzahl von Eingangssignalen in Bezug auf den Hauptsteuerschaltungsabschnitt reduziert wird, wie auch die Datenmenge von Uplink-Kommunikation stark unterdrückt wird und die notwendige Zeit der Uplink-Kommunikation verkürzt wird, da es nicht notwendig ist, Digitalumwandlungswerte aller Analog-Eingangssignale durch Uplink-Kommunikationsdaten zu senden, und es weiter nicht notwendig ist, den Mehrkanal-A/D-Wandler im Kombinations-Steuerschaltungsabschnitt bereitzustellen.
  • Die an das Auswahlregister 135 gesendeten Auswahldaten, das im Kombinations-Steuerschaltungsabschnitt 130A vorgesehen ist, dienen dem Auswählen eines Signals aus mehreren Niedriggeschwindigkeits-Analog-Eingangssignalen ANL, die aus dem Niedriggeschwindigkeits-Analogsensor 105 durch den Indirekt-Multiplexer 115b eingegeben werden, und zum Eingeben eines Signals in den spezifischen Eingangskanal des Mehrkanal-A/D-Wandlers 125 oder des Hochgeschwindigkeits-A/D-Wandlers 124, die in dem Hauptsteuerschaltungsabschnitt 120A vorgesehen sind,
    der Mehrkanal-A/D-Wandler 125 ein Sukzessivumwandlungstypwandler ist, der den eingebauten Multiplexer 125b enthält, um eine Auswahlumschaltschaltung mehrerer Eingangskanäle zu sein, und wenn es den Mittelgeschwindigkeits-Analogsensor 104 gibt, werden die Mittelgeschwindigkeits-Analog-Eingangssignale ANM an entsprechenden Eingangskanälen außer dem spezifischen Eingangskanal eingegeben, und
    der Hochgeschwindigkeits-A/D-Wandler 124 enthält entsprechende A/D-Wandler und Pufferspeicher, um so einen Kanal oder mehreren Eingangskanälen zu entsprechen, der zu einem Typ gehört, in welchem Eingangsauswahlanweisungen für die mehreren Eingangskanäle nicht notwendig sind, und wenn es einen Hochgeschwindigkeits-Analogsensor 103 gibt, werden die Hochgeschwindigkeits-Analog-Eingangssignale ANH an entsprechende andere Eingangskanäle als dem spezifischen Eingangskanal eingegeben.
  • Wie oben beschrieben, gemäß Anspruch 3 der vorliegenden Erfindung, werden die mehreren Niedriggeschwindigkeits-Analog-Eingangssignale, die aus dem Niedriggeschwindigkeits-Analogsensor eingegeben werden, am Mehrkanal-A/D-Wandler oder dem Hochgeschwindigkeits-A/D-Wandler, der in dem Hauptsteuerschaltungsabschnitt vorgesehen ist, durch den indirekten Multiplexer eingegeben, und wählt der indirekte Multiplexer das Analog-Eingangssignal durch Auswahldaten, die aus dem Hauptsteuerschaltungsabschnitt gesendet werden, aus.
  • Entsprechend ist es nicht notwendig, die Digitalumwandlungswerte der Niedriggeschwindigkeits-Analog-Eingangssignale durch die Uplink-Kommunikationsdaten zu senden, weshalb die Datenmenge bei der Uplink-Kommunikation stark unterdrückt wird und die notwendige Zeit für die Uplink-Kommunikation gekürzt werden kann, und weiter ist es nicht notwendig, den Mehrkanal-A/D-Wandler in dem Kombinations-Steuerschaltungsabschnitt vorzusehen, so dass die Niedriggeschwindigkeits-Analog-Eingangssignale in den Hauptsteuerschaltungsabschnitt mit einer kleinen Größe preisgünstig aufgenommen werden können. Da das Niedriggeschwindigkeits-Analog-Eingangssignal nicht von der Uplink-Kommunikation abhängt, können die Signale in den Hauptsteuerschaltungsabschnitten bei einer Prozesszeit äquivalent zu den Mittelgeschwindigkeits-Analog-Eingangssignalen aufgenommen werden.
  • Beispielsweise ist die Anzahl von Mittelgeschwindigkeit-Analog-Eingangssignalen maximal 15 Punkte und ist die Anzahl von Niedriggeschwindigkeits-Analog-Eingangssignalen maximal 8 Punkte im Stand der Technik, ist jedoch die Anzahl von direkt an dem Hauptsteuerschaltungsabschnitt eingegebenen Mittelgeschwindigkeits-Analog-Eingangssignalen so reduziert, dass die Anzahl von Mittelgeschwindigkeits-Analog-Eingangssignalen maximal 7 Punkte ist und die Anzahl von Niedriggeschwindigkeits-Analog-Eingangssignalen maximal 16 Punkt ist, wodurch die Anzahl von Eingangsanschlüssen des Hauptsteuerschaltungsabschnitts reduziert wird, was die Größe reduziert und die Hochgeschwindigkeitsverarbeitungs-Leistungsfähigkeit verbessert.
  • Dasselbe gilt für Ausführungsform 2.
  • Der Kombinations-Steuerschaltungsabschnitt 130A beinhaltet weiter das Eingangsgatter 139, mit welchem die aus dem Indirekt-Öffnungs-/Schließsensor 106 eingegebenen Ein/Aus-Signale eingegeben werden,
    die Uplink-Kommunikationsdaten UPD beinhalten weiter die Ein/Aus-Signale des Indirekt-Öffnungs-/Schließsensors 106, die aus dem Eingangsgatter 139 erhalten werden, die Eingangsanschlüsse des Niedriggeschwindigkeits-Analogsensors 105 und die Eingangsanschlüsse des Indirekt-Öffnungs-/Schließsensors 106 sind individuell bereitgestellt, oder zumindest ein Teil von Eingangsanschlüssen sind gemeinsame Anschlüsse.
  • Wie oben beschrieben, sind gemäß Anspruch 5 der vorliegenden Erfindung Eingangsanschlüsse des Niedriggeschwindigkeits-Analogsensors und des Indirekt-Öffnungs-/Schließsensors individuelle Endanschlüsse und gemeinsame Endanschlüsse der Ein/Aus-Signale des Indirekt-Öffnungs-/Schließsensors werden berichtet und dem Hauptsteuerschaltungsabschnitt durch die Uplink-Kommunikationsdaten durch das Eingangsgatter erwidert.
  • Entsprechend, in dem Fall, bei dem die Anzahl von Niedriggeschwindigkeits-Analogsensoren groß ist und die Anzahl von Indirekt-Öffnungs-/Schließsensoren klein ist, oder im inversen Fall, ist es möglich, die Eingabe der kleinen Anzahl von Eingangsanschlüssen zu überwachen und auf verschiedene Spezifikationen der peripheren Eingabe ohne Erhöhen der Anzahl der Eingangsanschlüsse des Hauptsteuerschaltungsabschnitts zu überwachen. Dasselbe gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Irgendeins oder ein Teil von Ein/Aus-Signalen aus dem Indirekt-Öffnungs-/Schließsensor 106 oder Teil von Niedriggeschwindigkeits-Analogeingaben aus dem Niedriggeschwindigkeits-Analogsensor 105 ist mit den gemeinsamen Anschlüssen verbunden, der in dem Hauptsteuerschaltungsabschnitt 120A vorgesehene
    Mikroprozessor CPU überwacht Digitalumwandlungswerte in Bezug auf Signalspannungen von Analogeingangskanälen, an welchen die Ein/Aus-Signale eingegeben werden, bestimmend, dass ein Ein/Aus-Signal im Ein-Zustand ist, wenn der Digitalumwandlungswert gleich oder größer einem zweiten Schwellenwert ist, der höher ist als ein erster Schwellenwert, und bestimmend, dass ein Ein/Aus-Signal im Aus-Zustand ist, wenn der Digitalumwandlungswert gleich oder kleiner als der erste Schwellenwert ist.
  • Wie oben beschrieben, wird gemäß Anspruch 6 der vorliegenden Erfindung ein Teil der Ein/Aus-Signale des Indirekt-Öffnungs-/Schließsensors durch den Hauptsteuerschaltungsabschnitt als den der Geschwindigkeits-Analog-Eingangssignale genommen, nicht abhängig von Uplink-Kommunikationsdaten, und kann der Zustand der Ein/Aus-Signale durch Durchführen von Digitalumwandlung der Signale bestimmt werden.
  • Daher, selbst wenn die Frequenz von Uplink-Kommunikation des Erwiderns des Ein/Aus-Zustands des Indirekt-Öffnungs-/Schließsensors reduziert wird, kann der Ein/Aus-Zustand des Indirekt-Öffnungs-/Schließsensors, von dem gewünscht wird, dass er überwacht wird, dringlich unmittelbar durch Überwachen des Analog-Eingangssignals entsprechend dem Zustand bestimmt werden.
  • Dasselbe gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Die in den zweiten Downlink-Daten DND1 enthaltenen Befehlsdaten beinhalten weiter die Register-Batch-Leseanweisung, die Uplink-Erwiderungsstoppanweisung oder/und die Registeradress-Leseanweisung,
    die Register-Batch-Leseanweisung ist eine Leseanweisung zum Berichten und Erwidern der gespeicherten Inhalte mehrerer Register, die im Kombinations-Steuerschaltungsabschnitt 130A vorgesehen sind, nacheinander in der vorgegebenen Reihenfolge, nicht abhängig von den Adressdaten,
    die Registeradresseinheits-Leseanweisung ist eine Leseanweisung zum Berichten und Erwidern des gespeicherten Inhalts des Registers der bezeichneten Adresse, die in dem Kombinations-Steuerschaltungsabschnitt 130A vorgesehen ist, basierend auf den, den Befehlsdaten angehängten Adressdaten und wenn die Registeradresseinheits-Leseanweisung in der Uplink-Kommunikationsperiode erzeugt wird, in der ein Batch-Lesen durch die Register-Batch-Leseanweisung durchgeführt wird, wird die Uplink-Antwort suspendiert und wird die Registeradresseinheiten-Leseanweisung ausgeführt und gestartet, nachdem die Daten, auf die bereits erwidert worden ist, in dem Hauptsteuerschaltungsabschnitt 120A gültig gemacht sind, und
    die Uplink-Erwiderungsstoppanweisung ist eine Anweisung zum Suspendieren der Uplink-Erwiderung und valide machen der Daten, die bereits erwidert worden sind, in der Hauptsteuerschaltungsabschnitt 120A.
  • Wie oben beschrieben, beinhalten gemäß Anspruch 7 der vorliegenden Erfindung die zweite Downlink-Daten die Register-Batch-Leseanweisung und die Uplink-Erwiderungsstoppanweisung oder die Registeradress-Leseanweisung als Befehlsdaten.
  • Daher wird das Batch-Lesen von gespeicherten Daten in der Seite des Kombinations-Steuerschaltungsabschnitts periodisch durch die Register-Batch-Leseanweisung im Normalzustand durchgeführt. Wenn spezifische gespeicherte Daten dringend aus der Seite des Hauptsteuerschaltungsabschnitts ausgelesen werden sollen, wird die Uplink-Erwiderung einmal suspendiert und wird die Batch-Leseanweisung wieder erzeugt, wodurch die gewünschten gespeicherten Daten prompt gelesen werden. Da die gewünschten Daten durch Senden der Leseanweisung durch Bezeichnen einer Adresse der erforderlichen Daten erhalten werden können, ist es wünschenswert, die Niedriggeschwindigkeits-Uplink-Kommunikation selbst durchzuführen, wenn die für die Batch-Berichtserwiderung der gesamten Daten erforderliche Zeit lang wird, wodurch die Belastung bei der Kommunikationssteuerung reduziert wird.
  • Dasselbe gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Der Kombinations-Steuerschaltungsabschnitt 130A beinhaltet das Frageregister 136a zum Speichern mehrerer Fragedaten für das periodische Überwachen des Betriebszustands des Hauptsteuerschaltungsabschnitts 120A, das Antwortregister 136b zum Speichern von Antwortdaten aus dem Hauptsteuerschaltungsabschnitt 120A in Bezug auf das Frageregister 136b, und das Korrektantwortdatenregister 131, das den jeweiligen Fragedaten korrespondierende Antwortdaten speichert,
    die Uplink-Kommunikationsdaten UPD beinhalten die Fragedaten, und die Downlink-Kommunikationsdaten DND enthalten die durch den Hauptsteuerschaltungsabschnitt 120A erzeugten Antwortdaten, die zu den Fragedaten korrespondieren,
    in den Fragedaten wird ein von mehreren Typen von in dem Frageregister 136a gespeicherten Fragedaten irregulär ausgewählt und verwendet und sind die einmal ausgewählten Fragedaten gemeinsame Fragedaten in Bezug auf Uplink-Kommunikationsdaten UPD mehrerer Male,
    vergleicht der Kombinations-Steuerschaltungsabschnitt 130A die im Antwortregister 136a gespeicherten Antwortdaten mit den Inhalten des Korrektantwort-Datenregisters 131, entsprechend den aktuellen Inhalten des Frageregisters 136a vor Ändern der Inhalte mehrerer Fragedaten, um dadurch die Anwesenheit einer Steuerabnormalität durch den Hauptsteuerschaltungsabschnitt 120A zu bestimmen, und
    in den Fragedaten werden die Frageinhalte aktualisiert und geändert, nachdem eine vorgegebene Wartezeit auf die Antwort verstreicht, und wird eine Bestimmung einer Kommunikationsabnormalität durch den Kombinations-Steuerschaltungsabschnitt 130A vorgenommen, wenn eine verstrichene Zeit ab der vorherigen Aktualisierung und Änderung bei der jetzigen Aktualisierung und Änderung eine vorbestimmte Zeit übersteigt.
  • Wie oben beschrieben, aktualisiert gemäß Anspruch 9 der vorliegenden Erfindung der Kombinations-Steuerschaltungsabschnitt die Inhalte von Frageinformation mit der vorgegebenen Wartezeit auf eine Antwort und vergleicht Antwortdaten, die erhalten werden vor der Aktualisierung mit korrekten Antwortdaten entsprechend den Fragedaten, vor der Aktualisierung, um dadurch die Anwesenheit einer Abnormalität im Kombinations-Steuerschaltungsabschnitt zu bestimmen, wie auch die Kommunikationsabnormalität zu bestimmen, wenn das Aktualisierungsintervall von Fragedaten zu lang ist.
  • Daher kann eine Bestimmung einer Abnormalität vorgenommen werden, wenn eine Sendeerlaubnis von Uplink-Kommunikation nicht erhalten wird, oder wenn die Sendung von Fragedaten unüblich verzögert wird, aufgrund des Suspendierens der Verarbeitung bei der Uplink-Kommunikation.
  • Die in den Uplink-Kommunikationsdaten UPD enthaltenen Fragedaten werden auf dieselbe Frage in Bezug auf die Uplink-Kommunikation mehrere Male eingestellt, eine nächste Frage wird erzeugt, nachdem eine vorgegebene Zeitperiode verstreicht, selbst wenn Antwortdaten früh erhalten werden können, wodurch oft die Notwendigkeit der Erzeugung von Antwortdaten in jeder Downlink-Kommunikation durch den Hauptsteuerschaltungsabschnitt eliminiert wird, wird als Ergebnis die Belastung der Hochgeschwindigkeitssteuerung reduziert und wird eine Hochgeschwindigkeits-Indirekt-Antriebssteuerung realisiert.
  • Dasselbe gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Die Befehlsdaten in den zweiten Downlink-Daten DND1 enthalten weiter eine Ungültig-Anweisung und wenn die Befehlsdaten die Ungültig-Anweisung sind, werden die nachfolgenden Adressdaten und angehängten Daten in Bezug auf die Adressdaten in dem Kombinations-Steuerschaltungsabschnitt 130A ignoriert.
  • Wie oben beschrieben, weisen gemäß Anspruch 10 der vorliegenden Erfindung die Befehlsdaten der zweiten Downlink-Daten die Ungültig-Anweisung auf und können Adressdaten und Sendedaten, die an die Adressdaten angehängt sind, die in den zweiten Downlink-Daten enthalten sind, ungültig gemacht werden.
  • Entsprechend ist es bei den zweiten Downlink-Daten DND1 notwendig, viele Anfangseinstelldaten sequentiell und prompt zur Zeit der Startoperation zu senden, jedoch werden Antwortdaten für das periodische Überwachen regulär bei überwältigend niedrigerer Frequenz im Vergleich mit den ersten Downlink-Daten DND0 im Normalzustand gesendet, oder werden Niedriggeschwindigkeits-Indirekt-Antriebssteuersignale in Bezug auf indirekte Lasten, die fast nicht variieren, gesendet, und daher wird die Belastung der Hochgeschwindigkeitssteuerung im Hauptsteuerschaltungsabschnitt reduziert, indem der Ungültig-Anweisungsbefehl im Normalzustand verwendet wird, um dadurch die Hochgeschwindigkeits-Indirekt-Antriebssteuerung zu ermöglichen.
  • Dies gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Die mehreren elektrischen Lasten 189 enthalten weiter die direkte Last 108a, welche direkt durch das durch den Hauptsteuerschaltungsabschnitt 120A erzeugte Direktantriebssteuersignal DOA angetrieben wird,
    die direkte Last 108a ist ein Motor, der eine Drosselklappen-Öffnungsposition steuert, und eine negative Rückkopplungssteuerung des Motors wird durch den Hauptsteuerschaltungsabschnitt 120A gemäß Ausgangssignalen des Gaspedalpositionssensors und des Drosselpositionssensors als die Mittelgeschwindigkeits-Analogsensoren 104 durchgeführt,
    die Hochgeschwindigkeitslast 108b ist eine Elektromagnetspule zum Antreiben eines Solenoidventils für Kraftstoffeinspritzung oder einer Zündspule in einem Mehrzylinder-Bordmotor und diese Hochgeschwindigkeitslast 108b führt eine Steuerung des Antriebs oder Stopp gemäß einem Kurbelwinkelsensor als dem Direktöffnungs-/Schließsensor 102 innerhalb eines Fehlerbereichs des Kurbelwinkels von 1 Grad oder weniger durch,
    die indirekte Last 109 ist ein Motor für eine Pumpe, eine Elektromagnetkupplung, Hilfsmaschinen, die durch das Solenoidventil typisiert sind, einen Heizer für Abgas oder ein elektromagnetisches Relais für eine Laststromversorgung und ein Teil oder alle von ihnen können in der Hochgeschwindigkeitslast 108b enthalten sein, und
    die Sendeperiode der Downlink-Kommunikationsdaten DND beträgt 2 bis 5 µs und ein bevorzugter typischer Wert beträgt 2,5 µs, während die Antwortperiode der Uplink-Kommunikationsdaten UPD 2 bis 5 ms ist und ein bevorzugter typischer Wert einer notwendigen Zeit für eine Erwiderung 0,4 ms beträgt.
  • Wie oben beschrieben, wird gemäß Anspruch 11 der vorliegenden Erfindung die vorliegende Erfindung auf die Bordmotorsteuereinheit angewendet und wird die Sendezeit der Downlink-Kommunikationsdaten in Assoziierung mit der Minimalsignalbreite des Kurbelwinkelsensors bestimmt, und wird die Sendeperiode der Uplink-Kommunikationsdaten in Assoziierung mit der Minimalzeit bestimmt, die für eine halbe Rotation des Motors notwendig ist.
  • Entsprechend beeinträchtigt die Ausführung von Kraftstoffeinspritzsteuerung oder Zündsteuerung durch die serielle Kommunikation die Steuergenauigkeit nicht, und wird der Hauptsteuerschaltungsabschnitt in Größe reduziert und in der Geschwindigkeit erhöht, indem die Anzahl von Ausgangsanschlüssen reduziert wird, wodurch die Steuergenauigkeit reduziert wird und ein preisgünstiger Hauptsteuerschaltungsabschnitt erhalten wird.
  • Der Direktöffnungs-/Schließsensor der Ein/Aus-Signale und entsprechende Analogsensoren werden an dem Hauptsteuerschaltungsabschnitt eingegeben, ohne von Uplink-Kommunikation abhängig zu sein, weshalb die bei der Uplink-Kommunikation erforderliche Kommunikationsgeschwindigkeit verringert wird und die Belastung der Kooperationssteuerung reduziert wird.
  • Dasselbe gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Der Hochgeschwindigkeits-Analogsensor 103 ist ein Klopfsensor zum Messen von Vibrationsgeräusch des Motors,
    eine digitale Umwandlungszeit, welche notwendig ist, damit der Hochgeschwindigkeits-A/D-Wandler 124 oder der Mehrkanal-A/D-Wandler 125 eine Digitalwandlung eines analogen Eingangssignals durchführen, ist ein Wert, der gleich oder kleiner als die Übertragungszeit der Downlink-Kommunikationsdaten DND in einem Mal ist.
  • Wie oben beschrieben, ist gemäß Anspruch 12 der vorliegenden Erfindung die für Digitalumwandlung pro einer Eingabe des Hochgeschwindigkeits-A/D-Wandlers oder des Mehrkanal-A/D-Wandlers notwendige Zeit ein Wert, der gleich oder kleiner als die Sendezeit von Downlink-Kommunikationsdaten eines Mals ist, und ist der Klopfsensor mit dem Hochgeschwindigkeits-A/D-Wandler als dem Hochgeschwindigkeits-Analogsensor verbunden.
  • Entsprechend kann der Hochgeschwindigkeits-Analogsensor die digitalen Umwandlungswerte jederzeit auslesen, selbst wenn die Kanalbezeichnung nicht durch Auswahldaten durchgeführt wird. Selbst im Mittelgeschwindigkeits-Analog-Eingangssignal oder dem Niedriggeschwindigkeits-Analog-Eingangssignal, in welchem die Kanalauswahl durchgeführt wird, kann der digitale Umwandlungswert des durch die vorherige Downlink-Kommunikation bezeichneten analogen Eingangssignals ausgelesen werden, bevor der bezeichnete Kanal bei der nächsten Downlink-Kommunikation gewechselt wird.
  • Dasselbe gilt für die später beschriebenen Ausführungsformen 2 bis 4.
  • Ausführungsform 2
  • Eine Konfiguration in 7, welche das Gesamt-Konfigurationsdiagramm einer Bordelektroniksteuereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt, wird erläutert, indem auf zu denjenigen in 1 unterschiedliche Punkte fokussiert wird. In jeweiligen Zeichnungen bezeichnen dieselben Symbole dieselben oder entsprechende Abschnitte und sind die grundsätzlichen unterschiedlichen Punkte zwischen 1 und 7, dass ein Hauptsteuerschaltungsabschnitt 120B statt des Hauptsteuerschaltungsabschnitt 120A verwendet wird, dass ein Kombinations-Steuerschaltungsabschnitt 130B statt des Kombinations-Steuerschaltungsabschnitt 130A verwendet wird und dass der Kombinations-Steuerschaltungsabschnitt 130B von der Logik-Steuerschaltung SCNT zu einem Hilfs-Mikroprozessor SCPU getauscht wird. Darüber hinaus wird ein Abnormalitätsdatenregister 134e dem Kombinations-Steuerschaltungsabschnitt 130B hinzugefügt. Wenn da Abnormalitätsdaten gespeichert werden, wird ein Leseanfragesignal REQ in Bezug auf den Hauptsteuerschaltungsabschnitt 120B durch eine dedizierte Leitung erzeugt.
  • In 7 ist die Bordelektroniksteuereinheit 100B hauptsächlich durch den Hauptsteuerschaltungsabschnitt 120B und den Kombinations-Steuerschaltungsabschnitt 130B konfiguriert. Der Strom wird der Bordelektroniksteuereinheit 100B aus der externen Stromversorgung 101 in derselben Weise wie im Fall von 1 zugeführt. Als Öffnungs-/Schließsensoren und Analogsensoren werden mehrere Direkt-Öffnungs-/Schließsensoren 102, der Hochgeschwindigkeits-Analogsensor 103, mehrere Mittelgeschwindigkeits-Analogsensoren 104, mehrere Niedriggeschwindigkeits-Analogsensoren 105 und mehrere Indirekt-Öffnungs-/Schließsensoren 106 eingegeben und als mehrere elektrische Lasten 189 werden die direkte Last 108a, die Hochgeschwindigkeitslast 108b und die indirekte Last 109 antriebsgesteuert.
  • Die Konstantspannungs-Stromversorgung 111, die erste Digitaleingangs-Schnittstellenschaltung 112, die Hochgeschwindigkeits-Analogschnittstelle 113, die erste Analogeingangs-Schnittstellenschaltung 114a, die zweite Analogeingangs-Schnittstellenschaltung 115a, der indirekte Multiplexer 115b, die zweite digitale Eingangsschnittstellenschaltung 116, die direkte Ausgangs-Schnittstellenschaltung 118a, die erste indirekte Ausgangs-Schnittstellenschaltung 188b und die zweite indirekte Ausgangs-Schnittstellenschaltung 119 in der Bordelektroniksteuereinheit 100B werden in derselben Weise wie im Fall von 1 konfiguriert und die Eingangsschaltungen des Niedriggeschwindigkeits-Analogsensors 105 und des Indirekt-Öffnungs-/Schließsensors 106 werden in derselben Weise wie in 2 konfiguriert. Eine Eingangs-/Ausgangs-Unterbrechungs-/Kurzschluss-Abnormalitäts-Detektionsschaltung 140 als eine von zusätzlichen Komponenten bestimmt die Anwesenheit einer Abnormalität bei Unterbrechung oder Kurzschluss in Teilen oder der gesamten Eingangsverdrahtung der Öffnungs-/Schließsensoren und der Analogsensoren oder Ausgangsverdrahtung von mehreren elektrischen Lasten 189, Speichern der detektierten Abnormalität in einer "First-in First-out"-Datentabelle durch Verknüpfen eines Abnormalitätskategoriecodes (ob Unterbrechung oder Kurzschluss und so weiter) mit einer Identifikationsnummer des Sensors oder der Last, in welcher die Abnormalität auftritt, als ein Paar. Die in der Datentabelle gespeicherten Daten werden an das Abnormalitätsdatenregister 134e, das ein Bereich des Konstanteinstellregisters 134 ist, als Abnormalitäts-Detektionsdaten ERR übertragen.
  • Wenn die Abnormalitäts-Detektionsdaten ERR im Abnormalitätsdatenregister 134e gespeichert werden, erzeugt der Kombinations-Steuerschaltungsabschnitt 130B das Leseanfragesignal REQ und sendet das Signal über eine dedizierte Signalleitung an den Hauptsteuerschaltungsabschnitt 120B und erzeugt der Hauptsteuerschaltungsabschnitt 120B eine Leseanweisung, um Abnormalitätsdaten prompt durch nächste Uplink-Kommunikationsdaten UPD zu erhalten. Wenn die in das Abnormalitätsdatenregister 134e geschriebenen Abnormalitäts-Detektionsdaten ausgelesen werden und nachfolgend andere Abnormalitäts-Detektionsdaten ERR auftreten, werden die Abnormalitäts-Detektionsdaten ERR aktualisiert und in das Abnormalitätsdatenregister 134e geschrieben und wird das Leseanfragesignal REQ wieder erzeugt. Wenn eine Downlink-Kommunikations-Abnormalität durch Bezugnahme auf Prüfsummendaten in den zweiten Downlink-Daten DND1, die in 3D gezeigt sind, und Vergleichen der Daten mit Prüfsummendaten in den empfangenen Daten detektiert wird, um die Anwesenheit einer Abnormalität bei der Downlink-Kommunikation zu bestimmen, werden eine Abnormalitäts-Codenummer und Adressdaten in den zweiten Downlink-Daten DND1 in das Abnormalitätsdatenregister 134e als ein Paar geschrieben, zusätzlich zu der Abnormalität bei Eingabe-/Ausgabe-Unterbrechung/Kurzschluss.
  • Ein Teil oder alle DC 5V-basierten Bereiche des Konstantspannungs-Steuerschaltungsabschnitts der oben beschriebenen Konstantspannungs-Stromversorgung 111, der ersten Digitaleingangs-Schnittstellenschaltung 112, der Hochgeschwindigkeits-Analogschnittstellenschaltung 113, der ersten Analogeingangs-Schnittstellenschaltung 114a, der zweiten Analogeingangs-Schnittstellenschaltung 115a, des Indirekt-Multiplexers 115b, der zweiten Digital-Eingangsschnittstellenschaltung 116, der Direktausgangs-Schnittstellenschaltung 118a, der ersten Indirekt-Ausgangs-Schnittstellenschaltung 118b und der zweiten Indirekt-Ausgangs-Schnittstellenschaltung 119, und des Meisten der Eingangs-/Ausgangs-Unterbrechungs-/Kurzschlussschaltung 140, des nicht gezeigten Wachhund-Timers, und einer Strom-Ein-Rücksetzschaltung und so weiter, werden im Kombinations-Steuerschaltungsabschnitt 130B integriert und als eine integrierte Schaltungsvorrichtung konfiguriert, jedoch ist der Hauptsteuerschaltungsabschnitt ein ASIC (Application Specific Integrated Circuit), der durch einen Halbleiterhersteller geführt wird, während der Kombinations-Steuerschaltungsabschnitt ein ASIC ist, der durch einen Hersteller der Bordelektroniksteuereinheit ausgeführt wird. Es ist nicht notwendig, dass die Kombinations-Steuerschaltungseinheit 130B ein integrierte Schaltungsvorrichtung konfiguriert und die Einheit kann durch allgemeine Schaltungskomponenten konfiguriert sein, die auf der Oberfläche eines nicht gezeigten Schaltungssubstrats montiert sind, wie auch können sie dadurch konfiguriert sein, dass sie als mehrere integrierte Schaltungsvorrichtungen unterteilt sind. Dasselbe gilt für alle Ausführungsformen 1 bis 4.
  • Aktionen und Operationen der Bordelektroniksteuereinheit gemäß Ausführungsform 2, die wie in 7 gezeigt konfiguriert ist, werden basierend auf in 8A, 8B gezeigte Flussdiagramme erläutert, indem auf von jenen von 5A, 6A unterschiedliche Punkte fokussiert wird.
  • Zuerst startet in 7, wenn ein nicht gezeigter Stromschalter geschlossen wird, der Mikroprozessor CPU im Hauptsteuerschaltungsabschnitt 120B den Betrieb und werden die, direkt durch den Hauptsteuerschaltungsabschnitt 120B gesteuerte direkte Last 108a, die Hochgeschwindigkeitslast 108b und die indirekte Last 109 der Niedrig-Geschwindigkeits-Operationen, welche indirekt durch den Kombinations-Steuerschaltungsabschnitt 130B gesteuert sind, in Übereinstimmung mit Operationszuständen des Direkt-Öffnungs-/Schließsensors 102, des Hochgeschwindigkeits-Analogsensors 103 und des Mittelgeschwindigkeits-Analogsensors 104, die direkt in den Hauptsteuerschaltungsabschnitt 120B eingegeben werden, Betriebszuständen des Niedriggeschwindigkeits-Analogsensors 105 und des Indirekt-Öffnungs-/Schließsensors 106, der indirekt in den Hauptsteuerschaltungsabschnitt 120B eingegeben wird, in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130B und den Inhalten von in dem Programmspeicher 121 gespeicherten Eingabe-/Ausgabe-Steuerprogrammen antriebsgesteuert.
  • Das Sendestart-Anweisungssignal STD, das Downlink-Taktsignal CLD, die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1, die aus dem Hauptsteuerschaltungsabschnitt 120B an den Kombinations-Steuerschaltungsabschnitt 130B gesendet werden, und die Uplink-Kommunikationsdaten UPD, die aus dem Kombinations-Steuerschaltungsabschnitt 130B an den Hauptsteuerschaltungsabschnitt 120B erwidert werden, sind wie in 3 und 4 erläutert. Die Relation zwischen durch den Kombinations-Steuerschaltungsabschnitt 130B erzeugten Fragedaten und durch den Hauptsteuerschaltungsabschnitt 120B erzeugten Antwortdaten ist auch der gleiche wie diejenige wie in 1. Entsprechend werden das durch den Kombinations-Steuerschaltungsabschnitt 130B erzeugte Leseanfragesignal REQ und dem Signal entsprechende Steueroperationen des Hauptsteuerschaltungsabschnitts 120B im Detail erläutert, basierend auf in 8A, 8B gezeigten Flussdiagrammen.
  • 8A ist ein Flussdiagramm, das sich auf Sende-/Empfangs-Steueroperationen des Mikroprozessors CPU im Hauptsteuerschaltungsabschnitt 120B bezieht, während 8B ein Flussdiagramm ist, das sich auf Steueroperationen des Hilfs-Mikroprozessors SCPU im Kombinations-Steuerschaltungsabschnitt 130B bezieht. In diesen Flussdiagrammen entsprechen 500-er Schritte jenen von 5A und entsprechen 600-er Schritte jenen von 6A. Daher werden hier 800-er Schritte, die sich von jenen von 5A, 5B unterscheiden, erläutert. Ein Schritt 800 ist ein Schritt des Startens von Steueroperationen durch den Hilfs-Mikroprozessor SCPU. Ein nachfolgender Schritt 801 ist ein Bestimmungsschritt, in welchem bestimmt wird, ob Abnormalitäts-Detektionsdaten in das Abnormalitätsdatenregister 134e geschrieben worden sind oder nicht. Wenn eine Abnormalität auftritt, wird eine Bestimmung von JA getroffen und der Prozess schreitet zu Schritt 802, und wenn keine Abnormalität auftritt, wird eine Bestimmung von NEIN getroffen und Prozess schreitet zu einem Schritt 601. In Schritt 802 wird das Leseanfragesignal REQ erzeugt und schreitet der Prozess zu Schritt S601.
  • Andererseits ist ein vom Startschritt 500 in den Sende-/Empfangsoperationen durch den Mikroprozessor CPU fortgesetzter Schritt 803 ein Bestimmungsschritt, in welchem bestimmt wird, ob das Leseanfragesignal REQ erzeugt worden ist oder nicht, durch den Schritt 801, durch den Logikpegel der dedizierten Signalleitung, wird eine Bestimmung von JA getroffen, wenn es die Leseanfrage gibt, wird eine Bestimmung von NEIN getroffen, wenn es keine Leseanfrage gibt, und schreitet der Prozess zu Schritt 501. Ein Schritt 804 ist ein Schritt, in welchem Befehlsdaten der nächstes Mal gesendeten zweiten Downlink-Daten DND1 als eine Leseanweisung in der in 3D, 3E erläuterten Leseadresseinheit eingestellt werden, und schreitet der Prozess zu Schritt 501, nachdem die Adresse auf einer Registernummer des Abnormaldatenregisters 134e eingestellt ist. Als Ergebnis wird eine Leseanweisung in Bezug auf das Abnormaldatenregister 134e im Schritt 503 geschrieben und wird die Leseanweisung an den Kombinations-Steuerschaltungsabschnitt 130B im Schritt 603 von 8B durch den Schritt 513 von 5B und den Schritt 613 von 6B gesendet.
  • Folglich wird eine Bestimmung von JA in dem 671a von 8B vorgenommen, wird das Abnormalitätsdatenregister 134e in den Uplink-Kommunikationsdaten UPD des Schritts 672 bezeichnet, werden die Inhalte eines Abnormalitätsauftretens erwidert und an den Hauptsteuerschaltungsabschnitt 120B im Schritt 574 von 8A bis Schritt 662 von 6C und dem Schritt 562 von 5C gesendet. Andererseits wird das im Schritt 802 erzeugte Leseanfragesignal durch einen Schritt 805 von 8B im Kombinations-Steuerschaltungsabschnitt 130B aufgehoben. In einem Operationsabschlussschritt 879 kehrt der Prozess zum Operationsstartschritt 800 innerhalb einer vorgegebenen Zeitperiode, nachdem andere Steuerprogramme ausgeführt werden, zurück.
  • Wie aus der obigen Erläuterung ersichtlich, enthält die Bordelektroniksteuereinheit 100B gemäß Ausführungsform 2 der vorliegenden Erfindung den Hauptsteuerschaltungsabschnitt 120B als eine integrierte Schaltungsvorrichtung, welche hauptsächlich durch den Mikroprozessor konfiguriert ist, und den Kombinations-Steuerschaltungsabschnitt 130B, der auf der Außenseite des Hauptsteuerschaltungsabschnitts vorgesehen ist und eine Kommunikation von seriellen Signalen miteinander durchführt, die zusammenarbeiten. Der Hauptsteuerschaltungsabschnitt 120B ist konfiguriert, mehrere elektronische Lasten 189, von denen ein Teil direkt mit dem Hauptsteuerschaltungsabschnitt 120B verbunden ist, oder ein verbleibender Teil oder alle derselben indirekt mit dem Kombinations-Steuerschaltungsabschnitt 130B verbunden ist, zu antriebs-steuern, in Übereinstimmung mit entsprechenden Betriebszuständen der mit dem Hauptsteuerschaltungsabschnitt 120 direkt verbundenen Direkteingangssignale nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130B und indirekten Eingangssignalen, assoziiert mit dem Kombinations-Steuerschaltungsabschnitt 130B. Die Downlink-Kommunikationsdaten DND, die aus dem Hauptsteuerschaltungsabschnitt 120B an den Kombinations-Steuerschaltungsabschnitt 130B gesendet werden, beinhaltet die ersten Downlink-Daten DND0 mit einer festen Adresse und die zweiten Downlink-Daten DND1 mit einer variablen Adresse als ein Paar, welches periodisch in Serie basierend auf dem Sendstart-Anweisungssignal STD und dem durch den Hauptsteuerschaltungsabschnitt 120B erzeugten Downlink-Taktsignal CLD gesendet wird. Von den mehreren elektrischen Lasten 189 empfängt die Hochgeschwindigkeitslast 108b, von der es nötig ist, dass sie bei hoher Frequenz empfangen wird, die Hochgeschwindigkeits-Indirekt-Antriebssteuerung durch die ersten Downlink-Daten DND0, welche periodisch zu jeder Zeit gesendet werden, und empfängt die indirekte Last 109, von der es nicht notwendig ist, dass sie jedes Mal durch die ersten Downlink-Daten DND0 gesteuert wird und bei niedriger Frequenz gesteuert wird, die Niedriggeschwindigkeits-Indirekt-Antriebssteuerung durch die zweiten Downlink-Daten DND1, in welchen das Sendeziel durch die bezeichnete Adresse gewechselt wird, selbst wenn jedes Mal übertragen.
  • In dem Fall, bei dem es Raum bei der Anzahl von Signalen der ersten Downlink-Daten DND0 im Vergleich mit der Anzahl von Lasten der Hochgeschwindigkeitslast 108b gibt, kann ein Teil oder die gesamte indirekte Last 109 durch die ersten Downlink-Daten DND0 gesteuert werden,
    enthält der Hauptsteuerschaltungsabschnitt 120B weiter den Hochgeschwindigkeits-A/D-Wandler 124, mit welchem der Hochgeschwindigkeits-Analogsensor 103, der Analogsignale als Teil der direkten Eingangssignale ausgibt, verbunden ist, oder/und dem Mehrkanal-A/D-Wandler 125, mit welchem der Mittelgeschwindigkeits-Analogsensor 104 verbunden ist,
    der Niedriggeschwindigkeits-Analogsensor 105, der Analogsignale als Teil der indirekten Eingangssignale ausgibt, mit dem Mehrkanal-A/D-Wandler 125 oder dem Hochgeschwindigkeits-A/D-Wandler 124 durch den indirekten Multiplexer 115b verbunden ist, und
    der indirekte Multiplexer 115b einen der mehreren analogen Eingangskanäle durch Auswahldaten auswählt, welche durch das Auswahlregister 135 im Kombinations-Steuerschaltungsabschnitt 130B durch die Downlink-Kommunikationsdaten DND gesendet wird.
  • Der Hauptsteuerschaltungsabschnitt 120B führt eine Antriebssteuerung mehrerer elektrischer Lasten 189 direkt oder indirekt durch den Kombinations-Steuerschaltungsabschnitt 130B anhand der Ein/Aus-Zustände von mehreren Öffnungs-/Schließsensoren und Signalspannungspegel von mehreren Analogsensoren durch,
    der Kombinations-Steuerschaltungsabschnitt 130B ist hauptsächlich durch den Hilfs-Mikroprozessor SCPU konfiguriert,
    die Öffnungs-/Schließsensoren beinhalten den Direktöffnungs-/Schließsensor 102, der direkt an dem Hauptsteuerschaltungsabschnitt 120B eingegeben wird, und den Indirekt-Öffnungs-/Schließsensor 106, der indirekt am Hauptsteuerschaltungsabschnitt 120B eingegeben wird, in Assoziation mit dem Kombinations-Steuerschaltungsabschnitt 130B, und
    die Analogsensoren beinhalten den Hochgeschwindigkeits-Analogsensor 103, der direkt am Hauptsteuerschaltungsabschnitt 120B eingegeben wird, den Niedriggeschwindigkeits-Analogsensor 105, der indirekt am Hauptsteuerschaltungsabschnitt 120B in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130B eingegeben wird, und den Mittelgeschwindigkeits-Analogsensor 104, bei dem Variation bei Signalspannungspegeln sanfter als der Hochgeschwindigkeits-Analogsensor 103 ist und eine Variation bei Signalspannungspegeln steiler als der Niedriggeschwindigkeits-Analogsensor 105 ist, und
    der Mittelgeschwindigkeits-Analogsensor 104 direkt am Hauptsteuerschaltungsabschnitt 120B eingegeben wird.
  • Dann, während der Hauptsteuerschaltungsabschnitt 120B die Downlink-Kommunikationsdaten DND in Reihe an mehrere im Kombinations-Steuerschaltungsabschnitt 130B vorgesehene Register über den ersten PS-Wandler 127 und den ersten SP-Wandler 137 sendet, erwidert der Kombinations-Steuerschaltungsabschnitt 130B die Uplink-Kommunikationsdaten UPD in Reihe an den Hauptsteuerschaltungsabschnitt 120B über den zweiten PS-Wandler 138 und den zweiten SP-Wandler 128,
    sind die ersten Downlink-Daten DND0 ein Nur-Schreibbefehl, der jedes Mal an das Hochgeschwindigkeits-Ausgaberegister 132b gesendet wird, in einen spezifischen Adressbereich in den Registern, der Ein/Aus-Daten mehrerer Bits, welche das Hochgeschwindigkeits-Indirekt-Antriebssignal DOB sein sollen, als Sendedaten beinhaltet,
    ist die Hochgeschwindigkeitslast 108b, die ein Teil oder alle der mehreren elektrischen Lasten 189 ist, und die zumindest hochgenaues Ein/Aus-Steuertiming erfordert, indirekt bei hoher Geschwindigkeit durch die Ein/Aus-Daten angetrieben, beinhalten die zweiten Downlink-Daten DND1 Befehlsdaten und Adressdaten, Schreiben von Ein/Aus-Daten von mehreren Bits, die das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC sein sollen, an das Niedriggeschwindigkeit-Ausgangsregister 133, das durch Adressdaten bezeichnet ist, oder Schreiben numerischer Daten als Steuerkonstanten, die anfangs eingestellt sind, oder variabel in Bezug auf das Konstanteinstellregister 134 eingestellt sind, wenn die Befehlsdaten eine Schreibanweisung sind,
    wird die indirekte Last 109 als Teil der mehreren elektrischen Lasten 189 indirekt durch das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben, und
    werden die Ein/Aus-Signale durch den Indirekt-Öffnungs-/Schließsensor 106 aus dem Kombinations-Steuerschaltungsabschnitt 130B an den Hauptsteuerschaltungsabschnitt 120B durch die Uplink-Kommunikationsdaten UPD erwidert.
  • Wie oben beschrieben, werden gemäß Anspruch 2 der vorliegenden Erfindung die Ein/Aus-Signale des Öffnungs-/Schließsensors als Teil indirekter Eingangssignale aus dem Kombinationssteuerschaltungsabschnitt zum Hauptsteuerschaltungsabschnitt durch die Uplink-Kommunikationsdaten erwidert, und wird die Analogsignalspannung durch den indirekten Analogsensor als einen anderen Teil der indirekten Eingangssignale indirekt am Hauptsteuerschaltungsabschnitt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt eingegeben, nicht abhängig von den Uplink-Kommunikationsdaten.
  • Entsprechend sind viele Öffnungs-/Schließsensoren, die keine Hochgeschwindigkeitsantwort erfordern, indirekt mit dem Kombinations-Steuerschaltungsabschnitt 130 verbunden, wodurch die Anzahl von Eingangssignalen in Bezug auf den Hauptsteuerschaltungsabschnitt reduziert wird wie auch weitgehend die Datenmenge von Uplink-Kommunikation unterdrückt und die notwendige Zeit von Uplink-Kommunikation verkürzt wird, da es nicht notwendig ist, Digitalwandlungswerte aller analogen Eingangssignale durch Uplink-Kommunikationsdaten zu senden und es weiter nicht notwendig ist, den Mehrkanal-A/D-Wandler im Kombinations-Steuerschaltungsabschnitt in derselben Weise wie in Ausführungsform 1 bereitzustellen.
  • Die Befehlsdaten, die in den zweiten Downlink-Daten DND1 enthalten sind, beinhalten weiter eine Register-Batch-Leseanweisung, die Uplink-Erwiderungsstoppanweisung oder/und die Registeradresseinheits-Leseanweisung,
    die Register-Batch-Leseanweisung ist eine Leseanweisung zum Wiederholen und Erwidern der gespeicherten Inhalte mehrerer Register, die im Kombinations-Steuerschaltungsabschnitt 130B zu einer Zeit in einer vorbestimmten Reihenfolge, die nicht von den Adressdaten abhängt, vorgesehen sind,
    die Registeradress-Leseanweisung ist eine Leseanweisung zum Berichten und Erwidern der gespeicherten Inhalte des Registers der bezeichneten Adresse, die in dem Kombinations-Steuerschaltungsabschnitt 130B vorgesehen ist, basierend auf den, an die Befehlsdaten angehängten Adressdaten und wenn die Registeradress-Leseanweisung in der Uplink-Kommunikationsperiode erzeugt wird, in der ein Batch-Lesen durch die Register-Batch-Leseanweisung durchgeführt wird, wird die Uplink-Erwiderung suspendiert und wird die Registeradresseinheits-Leseanweisung ausgeführt und gestartet, nachdem die Daten, die bereits erwidert worden sind, im Hauptsteuerschaltungsabschnitt 120B gültig werden, und
    ist die Uplink-Erwiderungsstoppanweisung eine Anweisung zum Suspendieren der Uplink-Erwiderung und Machen der Daten, die bereits erwidert worden sind, im Hauptsteuerschaltungsabschnitt 120B gültig.
  • Wie oben beschrieben, beinhalten gemäß Anspruch 7 der vorliegenden Erfindung die zweiten Downlink-Daten die Register-Batch-Leseanweisung und die Uplink-Erwiderungsstoppanweisung oder die Registeradresseinheits-Leseanweisung oder die Registeradresseinheits-Leseanweisung als Befehlsdaten.
  • Daher wird Batch-Lesen von gespeicherten Daten in dem Kombinations-Steuerschaltungsabschnitt periodisch durch die Register-Batch-Leseanweisung im Normalzustand durchgeführt. Wenn gewünscht wird, dass spezifische gespeicherte Daten dringlich aus dem Hauptsteuerschaltungsabschnitt ausgelegt werden, wird die Uplink-Erwiderung einmal suspendiert und wird die Batch-Leseanweisung wieder erzeugt, wodurch die gewünschten gespeicherten Daten prompt gelesen werden. Da die gewünschten Daten durch Senden der Leseanweisung durch Bezeichnen einer Adresse erforderlicher Daten erhalten werden können, ist es wünschenswert, die Niedriggeschwindigkeits-Uplink-Kommunikation durchzuführen, selbst wenn die für die Batch-Berichtserwiderung der gesamten Daten notwendige Zeit lang wird, wodurch die Bürde bei der Kommunikationssteuerung in derselben Weise wie im Fall von Ausführungsform 1 reduziert wird.
  • Das in dem Kombinations-Steuerschaltungsabschnitt 130B vorgesehene Konstanteinstellregister 134 beinhaltet weiter das Abnormalitätsdatenregister 134e,
    das Abnormalitätsdatenregister 134e speichert Abnormalitätsdaten, wenn eine Abnormalität bei der Unterbrechung oder dem Kurzschluss in einem Teil der Eingangs-/Ausgangsverdrahtung auftritt, oder wenn eine Abnormalität bei der Downlink-Kommunikation, die basierend auf Code-Inspektionsdaten bestimmt wird, die zu den zweiten Downlink-Daten DND1 zugefügt werden, auftritt,
    der Kommunikations-Steuerschaltungsabschnitt 130B erzeugt das Leseanfragesignal REQ durch die dedizierte Leitung in Bezug auf den Hauptsteuerschaltungsabschnitt 120B, wenn die Abnormalitätsdaten im Abnormalitätsdatenregister 134e gespeichert sind, und
    der Hauptsteuerschaltungsabschnitt 120B erzeugt die Register-Batch-Leseanweisung oder die Registeradresseinheits-Leseanweisung durch Empfangen des Leseanfragesignal REQ.
  • Wie oben beschrieben, beinhaltet gemäß Anspruch 8 der vorliegenden Erfindung der Kombinations-Steuerschaltungsabschnitt das Abnormalitäts-Datenregister, zum Erzeugen des Leseanfragesignals an den Hauptsteuerschaltungsabschnitt beim Detektieren der Abnormalität und Erwidern von Abnormalitäts-Erzeugungsdaten durch die Leseanweisung aus dem Hauptsteuerschaltungsabschnitt.
  • Entsprechend können die Abnormalitäts-Erzeugungsdaten an den Hauptsteuerschaltungsabschnitt 120 prompt berichtet und erwidert werden, nicht abhängig von der bei jeder vorgeschriebenen Periode erzeugten Leseanweisung, wodurch die normalen Intervalle von Leseanweisungen erweitert werden und die Belastung der Steuerung in der Hauptsteuerschaltungsabschnitt reduziert wird.
  • Ausführungsform 3
  • Eine Konfiguration von 9, welche das gesamte Konfigurationsblockdiagramm einer Bordelektroniksteuereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt, wird durch Fokussieren auf gegenüber denjenigen in 1 differierende Punkte erläutert.
  • In entsprechenden Zeichnungen bezeichnen dieselben Symbole dieselben oder entsprechende Abschnitte und hauptsächliche unterschiedliche Punkte zwischen 1 und 9 sind, dass ein Hauptsteuerschaltungsabschnitt 120C statt des Hauptsteuerschaltungsabschnitts 120A verwendet wird, dass ein Kombinations-Steuerschaltungsabschnitt 130C statt des Kombinations-Steuerschaltungsabschnitts 130A verwendet wird und dass der Hauptsteuerschaltungsabschnitt 120C nur den Hochgeschwindigkeits-A/D-Wandler 124 enthält und nicht den Mehrkanal-A/D-Wandler 125 aufweist, der zum Auswählen von Eingangskanälen durch den eingebauten Multiplexerer 125b in der Lage ist (siehe 2). Entsprechend werden das Mittelgeschwindigkeits-Analog-Eingangssignal ANM und das Niedriggeschwindigkeits-Analog-Eingangssignal ANL an einem spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124 durch einen erweiterten indirekten Multiplexer 145C eingegeben, bei welchem 32 Punkte Eingangskanäle durch beispielsweise ein 5-Bit-Kanalauswahlsignal ausgewählt werden können.
  • In 9 ist die Bordelektroniksteuereinheit 100C hauptsächlich durch den Hauptsteuerschaltungsabschnitt 120C und den Kombinations-Steuerschaltungsabschnitt 130C konfiguriert. Der Strom wird der Bordelektroniksteuereinheit 100C aus der externen Stromversorgung 101 in derselben Weise wie im Falle von 1 zugeführt. Als Öffnungs-/Schließsensoren und Analogsensoren werden mehrere Direktöffnungs-/Schließsensoren 102, der Hochgeschwindigkeits-Analogsensor 103, mehrere Mittelgeschwindigkeits-Analogsensoren 104, mehrere Niedriggeschwindigkeits-Analogsensoren 105 und mehrere Indirekt-Öffnungs-/Schließsensoren 106 eingegeben, und als mehrere elektrische Lasten 189 werden die direkte Last 108a, die Hochgeschwindigkeitslast 108b und die indirekte Last 109 antriebsgesteuert. Die Konstantspannungs-Stromversorgung 111, die erste digitale Eingangsschnittstellenschaltung 112, die Hochgeschwindigkeits-Analogschnittstelle 113, die erste Analogeingangs-Schnittstellenschaltung 114a, die zweite Analogeingangs-Schnittstellenschaltung 115a, die zweite Digital-Eingangsschnittstellenschaltung 116, die Direktausgangs-Schnittstellenschaltung 118a, die erste Indirektausgangs-Schnittstellenschaltung 118b und die zweite Indirektausgangs-Schnittstellenschaltung 119 in der Bordelektroniksteuereinheit 100C werden in derselben Weise wie im Fall von 1 konfiguriert. Die Differenz der Behandlung zwischen dem Mittelgeschwindigkeits-Analogsensor 104 und dem Niedriggeschwindigkeits-Analogsensor 105 ist der Unterschied, welcher Sensor durch das Indirekt-Auswahlregister 145C bei hoher Frequenz ausgewählt wird.
  • Als Nächstes werden Aktionen und Operationen der Bordelektroniksteuereinheit gemäß Ausführungsform 3, die wie in 9 gezeigt konfiguriert ist, erläutert, indem auf gegenüber jenen von 1 unterschiedliche Punkte fokussiert wird.
  • Zuerst beginnt, in 9, wenn ein nicht gezeigter Stromschalter geschlossen wird, der Mikroprozessor CPU in der Hauptsteuerschaltungsabschnitt 120C den Betrieb und werden die direkt durch den Hauptsteuerschaltungsabschnitt 120C gesteuerte direkte Last 108a, die Hochgeschwindigkeitslast 108b und die durch den Kombinations-Steuerschaltungsabschnitt 130C indirekt gesteuerte indirekte Last 109 von Niedriggeschwindigkeitsoperationen in Übereinstimmung mit Betriebszuständen des Direkt-Öffnungs-/Schließsensors 102 und des Hochgeschwindigkeits-Analogsensors 103, welche direkt in den Hauptsteuerschaltungsabschnitt 120C eingegeben werden, Betriebszuständen des Mittelgeschwindigkeits-Analogsensors 104, des Niedriggeschwindigkeits-Analogsensors 105 und des Indirekt-Öffnungs-/Schließsensors 106, die indirekt am Hauptsteuerschaltungsabschnitt 120C eingegeben werden, in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130C und den Inhalten von in den Programmspeicher 121 gespeicherten Eingabe-/Ausgabe-Steuerprogrammen antriebsgesteuert. Entsprechend wird der Mittelgeschwindigkeits-Analogsensor 104 direkt am Hauptsteuerschaltungsabschnitt 120A in 1 eingegeben, wird aber in 9 durch den erweiterten direkten Multiplexer 145c in derselben Weise wie der Niedriggeschwindigkeits-Analogsensor 105 indirekt eingegeben.
  • Das Sendestart-Anweisungssignal STD, das Downlink-Taktsignal CLD, die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1, die aus dem Hauptsteuerschaltungsabschnitt 120C an den Kombinations-Steuerschaltungsabschnitt 130C gesendet werden, und die Uplink-Kommunikationsdaten UPD, die aus dem Kombinations-Steuerschaltungsabschnitt 130C an den Hauptsteuerschaltungsabschnitt 120C erwidert werden, sind wie in 3 und 4 erläutert. Die Beziehung zwischen Fragedaten, welche durch den Kombinations-Steuerschaltungsabschnitt 130C erzeugt werden, und Antwortdaten, welche durch den Hauptsteuerschaltungsabschnitt 120C erzeugt werden, ist auch die gleiche wie diejenige von 1. Weiterhin sind die Sende-/Empfangs-Steueroperationen des Mikroprozessors CPU, die Sendeoperation des ersten PS-Wandlers 127, nachfolgend den Operationen, und die Empfangsoperation des zweiten SP-Wandlers 128 wie in 5C erläutert. Die Steueroperation der Logik-Steuerschaltung SCNT des Kombinations-Steuerschaltungsabschnitts 130C, die Empfangsoperation des ersten SP-Wandlers 137, nachfolgend der Operation, und die Erwiderungsoperation des zweiten PS-Wandlers 138 sind wie in 6B, 6C erläutert.
  • Wie aus der obigen Erläuterung ersichtlich, beinhaltet die Bordelektroniksteuereinheit 100C gemäß Ausführungsform 3 der vorliegenden Erfindung den Hauptsteuerschaltungsabschnitt 120C als eine integrierte Schaltungsvorrichtung, welche hauptsächlich durch den Mikroprozessor konfiguriert ist, und den Kombinations-Steuerschaltungsabschnitt 130C, der außerhalb des Hauptsteuerschaltungsabschnitts vorgesehen ist und Kommunikation serieller Signale durchführt, die zusammenarbeiten. Der Hauptsteuerschaltungsabschnitt 120C ist konfiguriert, mehrere elektronische Lasten 189, von denen ein Teil direkt mit dem Hauptsteuerschaltungsabschnitt 120C verbunden ist, oder ein verbleibender Teil oder alle derselben indirekt mit dem Kombinations-Steuerschaltungsabschnitt 130C verbunden sind, zu antriebs-steuern, in Übereinstimmung mit entsprechenden Operationszuständen der Direkteingangssignale, welche direkt mit dem Hauptsteuerschaltungsabschnitt verbunden sind, nicht assoziiert mit dem Kombinations-Steuerschaltungsabschnitt 130C, und der Indirekt-Eingangssignale, die mit dem Kombinations-Steuerschaltungsabschnitt 130C assoziiert sind. Die aus dem Hauptsteuerschaltungsabschnitt 120C an den Kombinations-Steuerschaltungsabschnitt 130C gesendeten Downlink-Kommunikationsdaten DND beinhalten die ersten Downlink-Daten DND0 mit einer festen Adresse und die zweiten Downlink-Daten DND1 mit einer variablen Adresse als ein Paar, welches periodisch in Reihe, basierend auf dem Sendstart-Anweisungssignal STD und dem durch den Hauptsteuerschaltungsabschnitt 120C erzeugten Downlink-Taktsignal CLD gesendet wird. In den mehreren elektrischen Lasten 189 empfängt die Hochgeschwindigkeitslast 108b, die bei hoher Frequenz gesteuert werden muss, eine Hochgeschwindigkeits-Indirekt-Antriebssteuerung durch die ersten Downlink-Daten DND0, die periodisch jedes Mal gesendet werden, und empfängt die indirekte Last 109, die nicht jedes Mal durch die ersten Downlink-Daten DND0 gesteuert werden muss, und bei niedriger Frequenz gesteuert wird, die Niedriggeschwindigkeits-Indirekt-Antriebssteuerung durch die zweiten Downlink-Daten DND1, in welchen das Sendeziel durch die bezeichnete Adresse geändert wird, selbst wenn jedes Mal übertragen,
    in dem Fall, bei dem es Spielraum bei der Anzahl von Signalen der ersten Downlink-Daten DND0 im Vergleich mit der Anzahl von Lasten der Hochgeschwindigkeitslast 108b gibt, können ein Teil oder alle indirekten Lasten 109 durch die ersten Downlink-Daten DND0 gesteuert werden.
  • Dann beinhaltet der Hauptsteuerschaltungsabschnitt 120C weiter den Hochgeschwindigkeits-A/D-Wandler 124, mit welchem der Hochgeschwindigkeits-Analogsensor 103, der Analogsignale als Teil der Direkteingangssignale ausgibt, verbunden ist,
    der Mittelgeschwindigkeits-Analogsensor 104 und der Niedriggeschwindigkeits-Analogsensor 105 mit dem Hochgeschwindigkeits-A/D-Wandler über den erweiterten indirekten Multiplexer 145C verbunden sind, und
    der erweiterte indirekte Multiplexer 145C einen der mehreren analogen Eingangskanäle auswählt, durch Auswahldaten, die aus dem Auswahlregister 135 des Kombinations-Steuerschaltungsabschnitts 130C durch die Downlink-Kommunikationsdaten DND gesendet werden.
  • Der Hauptsteuerschaltungsabschnitt 120C führt Antriebssteuerung mehrerer elektrischer Lasten 189 durch, direkt oder indirekt über den Kombinations-Steuerschaltungsabschnitt 130C in Übereinstimmung den Ein/Aus-Zuständen von mehreren Öffnungs-/Schließsensoren und Signalspannungspegeln der mehreren Analogsensoren,
    der Kombinations-Steuerschaltungsabschnitt 130C ist hauptsächlich durch die Logik-Steuerschaltung SCNT konfiguriert,
    die Öffnungs-/Schließsensoren beinhalten den Direktöffnungs-/Schließsensor 102, der direkt am Hauptsteuerschaltungsabschnitt 120C eingegeben wird, und den Indirekt-Öffnungs-/Schließsensor 106, der indirekt am Hauptsteuerschaltungsabschnitt 120C in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130C eingegeben wird, und
    die Analogsensoren beinhalten den Hochgeschwindigkeits-Analogsensor 103, der direkt am Hauptsteuerschaltungsabschnitt 120C eingegeben wird, den Niedriggeschwindigkeits-Analogsensor 105, der indirekt am Hauptsteuerschaltungsabschnitt 120C in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130C eingegeben wird, und den Mittelgeschwindigkeits-Analogsensor 104, bei dem eine Variation bei Signalspannungspegeln sanfter als beim Hochgeschwindigkeits-Analogsensor 103 ist und Variation bei den Signalspannungspegeln steiler als beim Niedriggeschwindigkeits-Analogsensor 105 ist, und
    der Mittelgeschwindigkeits-Analogsensor 104 direkt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130C eingegeben wird.
  • Dann, während der Hauptsteuerschaltungsabschnitt 120C die Downlink-Kommunikationsdaten DND in Reihe an mehrere Register sendet, die im Kombinations-Steuerschaltungsabschnitt 130C vorgesehen sind, über den ersten PS-Wandler 127 und den ersten SP-Wandler 137, erwidert der Kombinations-Steuerschaltungsabschnitt 130C die Uplink-Kommunikationsdaten UPD in Reihe an den Hauptsteuerschaltungsabschnitt 120C über den zweiten PS-Wandler 138 und den zweiten SP-Wandler 128,
    die ersten Downlink-Daten DND0 sind ein Nur-Schreibbefehl, der jedes Mal an das Hochgeschwindigkeits-Ausgangsregister 132 in einem spezifischen Adressbereich der Register gesendet wird, welche Ein/Aus-Daten mehrerer Bits enthält, um das Hochgeschwindigkeits-Indirekt-Antriebssteuersignal DOB als Sendedaten zu sein,
    die Hochgeschwindigkeitslast 108b, die Teil oder alle der mehreren elektrischen Lasten 189 ist, und die zumindest hochgenaues Ein/Aus-Steuer-Timing erfordert, wird indirekt bei hoher Geschwindigkeit durch die Ein/Aus-Daten angetrieben,
    die zweiten Downlink-Daten DND1 enthalten Befehlsdaten und Adressdaten, die Ein/Aus-Daten mehrerer Bits, welche das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC sein sollen, an das Niedriggeschwindigkeit-Ausgangsregister 133 schreiben, das durch Adressdaten bezeichnet ist, oder numerische Daten als Steuerkonstanten, die anfangs eingestellt werden oder variabel eingestellt werden in Bezug auf das Konstanteinstellregister 134, wenn die Befehlsdaten eine Schreibanweisung sind, schreiben,
    die indirekte Last 109 als Teil von den mehreren elektrischen Lasten 189 ist indirekt durch das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben, und
    die Ein/Aus-Signale durch den Indirekt-Öffnungs-/Schließsensor 106 werden aus dem Kombinations-Steuerschaltungsabschnitt 130C an den Hauptsteuerschaltungsabschnitt 120C durch die Uplink-Kommunikationsdaten UPD erwidert.
  • Wie oben beschrieben, werden gemäß Anspruch 2 der vorliegenden Erfindung die Ein/Aus-Signale aus dem Kombinations-Steuerschaltungsabschnitt zum Hauptsteuerschaltungsabschnitt durch die Uplink-Kommunikationsdaten erwidert, und wird die Analogsignalspannung durch den indirekten Analogsensor als ein anderer Teil der indirekten Eingangssignale indirekt am Hauptsteuerschaltungsabschnitt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt eingegeben, nicht abhängig von den Uplink-Kommunikationsdaten.
  • Entsprechend sind viele Öffnungs-/Schließsensoren, die keine Hochgeschwindigkeitsantwort erfordern, indirekt mit dem Kombinations-Steuerschaltungsabschnitt verbunden, wodurch die Anzahl von Eingangssignalen in Bezug auf den Hauptsteuerschaltungsabschnitt reduziert wird, wie auch die Datenmenge von Uplink-Kommunikation stark unterdrückt und die notwendige Zeit für die Uplink-Kommunikation verkürzt wird, da es nicht notwendig ist, Digitalumwandlungswerte aller analogen Eingangssignale durch Uplink-Kommunikationsdaten zu senden und es weiter nicht notwendig ist, den Mehrkanal-A/D-Wandler im Kombinations-Steuerschaltungsabschnitt bereitzustellen.
  • Die aus dem in dem Kombinations-Steuerschaltungsabschnitt 130C vorgesehenen Auswahlregister 135 gesendeten Auswahldaten dienen dem Auswählen eines Signals aus mehreren Mittelgeschwindigkeits-Analog-Eingangssignalen ANM, die aus dem Mittelgeschwindigkeits-Analogsensor 104 eingegeben werden, als die indirekten Eingangssignale durch den erweiterten indirekten Multiplexer 145C, und dem Eingeben der Signale an den spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124, der im Hauptsteuerschaltungsabschnitt 120C vorgesehen ist,
    mehrere Niedriggeschwindigkeits-Analog-Eingangssignale ANL, die aus dem Niedriggeschwindigkeits-Analogsensor 105 eingegeben werden, werden an dem spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124 über den erweiterten indirekten Multiplexer 145C eingegeben, und
    der Hochgeschwindigkeits-A/D-Wandler 124 beinhaltet jeweilige A/D-Wandler und Pufferspeicher, um so einem Kanal oder mehreren Eingangskanälen zu entsprechen, der zu einem Typ gehört, in welchem Eingangs-Auswahlanweisungen für die mehreren Eingangskanäle nicht notwendig sind, und wenn es den Hochgeschwindigkeits-Analogsensor 103 gibt, werden die Hochgeschwindigkeits-Analog-Eingangssignale ANH an anderen jeweiligen Eingangskanälen als dem spezifischen Eingangskanal eingegeben.
  • Wie oben beschrieben, beinhaltet gemäß Anspruch 4 der vorliegenden Erfindung der Hauptsteuerschaltungsabschnitt den Hochgeschwindigkeits-A/D-Wandler, an welchem aus dem Hochgeschwindigkeits-Analogsensor eingegebene Hochgeschwindigkeits-Analogsignale eingegeben werden. Indirekte Analogsignale, die aus dem Mittelgeschwindigkeits-Analogsensor eingegeben werden, und indirekte Analogsignale, die aus dem Niedriggeschwindigkeits-Analogsensor eingegeben werden, werden jeweils durch den erweiterten indirekten Multiplexer ausgewählt und durch den Hauptsteuerschaltungsabschnitt über den Hochgeschwindigkeits-A/D-Wandler genommen, und der Multiplexer wählt einen analogen Eingangskanal durch die aus dem Hauptsteuerschaltungsabschnitt gesendeten Auswahldaten aus.
  • Entsprechend ist es nicht notwendig, die digitalen Umwandlungswerte der Mittelgeschwindigkeits-Analog-Eingangssignale und der Niedriggeschwindigkeits-Analog-Eingangssignale durch die Uplink-Kommunikationsdaten zu senden, so dass die Datenmenge in der Uplink-Kommunikation stark unterdrückt wird und die notwendige Zeit für die Uplink-Kommunikation verkürzt werden kann und weiterhin es nicht notwendig ist, den Mehrkanal-A/D-Wandler in dem Kombinations-Steuerschaltungsabschnitt vorzusehen, so dass die Niedriggeschwindigkeits-Analog-Eingangssignale in den Hauptsteuerschaltungsabschnitt bei einer kleinen Größe preisgünstig aufgenommen werden können. Da das Niedriggeschwindigkeits-Analog-Eingangssignal nicht von der Uplink-Kommunikation abhängt, können die Signale in den Hauptsteuerschaltungsabschnitten bei einer Verarbeitungszeit aufgenommen werden, welche äquivalent zu den Mittelgeschwindigkeits-Analog-Eingangssignalen im Stand der Technik ist.
  • Mehrere aus dem Mittelgeschwindigkeits-Analogsensor und dem Niedriggeschwindigkeits-Analogsensor eingegebene Analogsignale können in den Hauptsteuerschaltungsabschnitt eingelesen werden, während eine Kanalauswahl durch Auswahldaten durchgeführt wird, so dass es möglich ist, die Anzahl von Eingangs-/Ausgangsanschlüssen des Hauptsteuerschaltungsabschnitts zu reduzieren und die Größe zu reduzieren, was zu einer weiteren Verbesserung bei der Hochgeschwindigkeitsverarbeitungs-Leistungsfähigkeit führt.
  • Wie oben beschrieben, weist die Bordelektroniksteuereinheit 100C gemäß der Ausführungsform 3 keinen Mehrkanal-A/D-Wandler auf, so dass die Anzahl von Eingangsanschlüssen des Hauptsteuerschaltungsabschnitts 120C stark im Vergleich mit derjenigen der Ausführungsform 1 reduziert wird, und der Grundgedanke und die Merkmale bezüglich Ansprüchen 5 bis 7, Ansprüchen 9 bis 12 wie in Ausführungsform erläutert sind.
  • Das heißt, dass gemäß Anspruch 5 der vorliegenden Erfindung Eingangsanschlüsse des Niedriggeschwindigkeits-Analogsensors 105 und des Indirekt-Öffnungs-/Schließsensors 106 individuelle Anschlüsse oder gemeinsame Anschlüsse sind und die Ein/Aus-Signale des Indirekt-Öffnungs-/Schließsensors 106 an den Hauptsteuerschaltungsabschnitt 120C durch die Uplink-Kommunikationsdaten UPD über das Eingangsgatter 139 berichtet und erwidert werden.
  • Entsprechend in dem Fall ist es, bei dem die Anzahl von Niedriggeschwindigkeits-Analogsensoren groß ist und die Anzahl von indirekten Öffnungs-/Schließsensoren klein ist, oder im umgekehrten Fall, möglich, die Eingabe durch eine kleine Anzahl von Eingangsanschlüssen zu überwachen und auf verschiedene Spezifikationen peripheren Eingangs zu reagieren, ohne die Anzahl von Eingangsanschlüssen des Hauptsteuerschaltungsabschnitts zu vergrößern. Dasselbe gilt für die später beschriebene Ausführungsform 4.
  • Gemäß Anspruch 6 der vorliegenden Erfindung wird ein Teil der Ein/Aus-Signale des Indirekt-Öffnungs-/Schließsensors 106 durch den Hauptsteuerschaltungsabschnitt 120C als die Niedriggeschwindigkeits-Analog-Eingangssignale ANL aufgenommen, die nicht von den Uplink-Kommunikationsdaten UPD abhängen, und kann der Zustand der Ein/Aus-Signale durch Durchführen von digitaler Umwandlung der Signale durchgeführt werden.
  • Daher, selbst wenn die Frequenz der Uplink-Kommunikation des Erwiderns des Ein/Aus-Zustands des Indirekt-Öffnungs-/Schließsensors reduziert wird, kann der Ein/Aus-Zustand des Indirekt-Öffnungs-/Schließsensors, der überwacht werden soll, dringlich bestimmt werden, unmittelbar durch Überwachen des dem Zustand entsprechenden Analog-Eingangssignals.
  • Dasselbe gilt für die später beschriebene Ausführungsform 4.
  • Gemäß Anspruch 7 der vorliegenden Erfindung beinhalten die zweiten Downlink-Daten DND1 die Register-Batch-Leseanweisung und die Uplink-Erwiderungsstoppanweisung oder die Register-Adresseinheits-Leseanweisung als Befehlsdaten.
  • Daher wird das Batch-Lesen entsprechender Daten in dem Kombinations-Steuerschaltungsabschnitt periodisch durch die Register-Batch-Leseanweisung im Normalzustand durchgeführt. Wenn spezifische gespeicherte Daten dringlich aus dem Hauptsteuerschaltungsabschnitt auszulesen sind, wird die Uplink-Erwiderung einmal suspendiert und wird die Batch-Leseanweisung wieder erzeugt, wodurch die gewünschten gespeicherten Daten prompt gelesen werden. Da die gewünschten Daten durch Senden der Leseanweisung durch Bezeichnen einer Adresse erforderlicher Daten erhalten werden können, ist es wünschenswert, die Niedriggeschwindigkeits-Uplink-Kommunikation selbst dann durchzuführen, wenn die für die Batch-Berichtserwiderung der gesamten Daten notwendige Zeit lang wird, wodurch die Belastung bei der Kommunikationssteuerung reduziert wird.
  • Dasselbe gilt für die später beschriebene Ausführungsform 4.
  • Weiterhin aktualisiert gemäß Anspruch 9 der vorliegenden Erfindung der Kombinations-Steuerschaltungsabschnitt 130C die Inhalte von Frageinformation mit der vorgeschriebenen Wartezeit auf eine Antwort und vergleicht Antwortdaten, die vor der Aktualisierung durch korrekte Antwortdaten erhalten werden, entsprechend den Fragedaten, vor der Aktualisierung, um dadurch die Anwesenheit einer Abnormalität im Hauptsteuerschaltungsabschnitt 120C zu bestimmen wie auch die Abnormalität bei der Kommunikation zu bestimmen, wenn das Aktualisierungs-Intervall von Fragedaten zu lang ist.
  • Daher kann die Bestimmung einer Abnormalität durchgeführt werden, wenn die Sendegestattung von Uplink-Kommunikation nicht ermittelt wird, oder wenn die Aussendung von Fragedaten ungewöhnlich verzögert wird, aufgrund von suspendierter Verarbeitung bei der Uplink-Kommunikation.
  • Die in den Uplink-Kommunikationsdaten UPD enthaltenen Fragedaten werden auf dieselbe Frage in Bezug auf Uplink-Kommunikation mehrmals eingestellt, es wird eine nächste Frage erzeugt, nachdem eine vorgegebene Zeitperiode verstreicht, selbst wenn Antwortdaten früh erhalten werden können, wodurch die Notwendigkeit des häufigen Erzeugens von Antwortdaten bei jeder Downlink-Kommunikation durch den Hauptsteuerschaltungsabschnitt eliminiert wird, als Ergebnis die Belastung der Hochgeschwindigkeitssteuerung reduziert wird und eine Hochgeschwindigkeits-Indirekt-Antriebssteuerung realisiert wird.
  • Dasselbe gilt für die später beschriebene Ausführungsform 4.
  • Gemäß Anspruch 10 der vorliegenden Erfindung weisen die Befehlsdaten der zweiten Downlink-Daten DND1 die Ungültigkeitsanweisung auf und können die Adressdaten und Sendedaten, die an den Adressdaten anhängen, die in den zweiten Downlink-Daten DND1 enthalten sind, ungültig gemacht werden.
  • Entsprechend ist es bei den zweiten Downlink-Daten DND1 notwendig, viele Anfangseinstelldaten sequentiell und prompt zum Zeitpunkt des Startens der Operation zu senden, jedoch werden Antwortdaten für die periodische Überwachung regulär bei überwältigend niedrigere Frequenz im Vergleich mit den ersten Downlink-Daten DND0 Normalzustand oder Niedriggeschwindigkeits-Indirekt-Antriebssteuersignale in Bezug auf indirekte Lasten, die kaum variieren, gesendet, weshalb die Belastung der Hochgeschwindigkeitssteuerung im Hauptsteuerschaltungsabschnitt reduziert wird, indem der Ungültig-Anweisungsbefehl im Normalzustand verwendet wird, um dadurch die Hochgeschwindigkeits-Indirekt-Antriebssteuerung zu ermöglichen.
  • Dies gilt für die später beschriebene Ausführungsform 4.
  • Gemäß Anspruch 11 der vorliegenden Erfindung wird die vorliegende Erfindung auf die Bordelektroniksteuereinheit angewendet und wird die Sendezeit der Downlink-Kommunikationsdaten in Assoziierung mit der Minimalsignalbreite des Kurbelwinkelsensors bestimmt und wird die Sendeperiode der Uplink-Kommunikationsdaten in Assoziierung mit der Minimalzeit bestimmt, die für eine halbe Rotation des Motors notwendig ist.
  • Entsprechend beeinträchtigt die Ausführung der Kraftstoffeinspritzsteuerung oder Zündsteuerung durch die serielle Kommunikation die Steuergenauigkeit nicht und wird der Hauptsteuerschaltungsabschnitt 120 in der Größe reduziert und bei der Geschwindigkeit vergrößert, indem die Anzahl von Ausgangsschlüssen reduziert wird, wodurch die Steuergenauigkeit sichergestellt wird und ein preisgünstiger Hauptsteuerschaltungsabschnitt 120 erhalten wird.
  • Der Direktöffnungs-/Schließsensor der Ein/Aus-Signale und entsprechenden Analogsensor wird an dem Hauptsteuerschaltungsabschnitt eingegeben, ohne von einer Uplink-Kommunikation abhängig zu sein, weshalb die bei der Uplink-Kommunikation erforderliche Kommunikationsgeschwindigkeit verringert wird und die Belastung der Kommunikationssteuerung reduziert wird.
  • Dasselbe gilt für die später beschriebene Ausführungsform 4.
  • Gemäß Anspruch 12 der vorliegenden Erfindung ist die für die Digitalumwandlung pro einer Eingabe des Hochgeschwindigkeits-A/D-Wandlers 124 notwendige Zeit ein Wert gleich oder kleiner als die Übertragungszeit von Downlink-Kommunikationsdaten DND einer Zeit, und ist der Klopfsensor mit dem Hochgeschwindigkeits-A/D-Wandler 124 als dem Hochgeschwindigkeits-Analogsensor 103 verbunden.
  • Entsprechend kann der Hochgeschwindigkeits-Analogsensor den digitalen Umwandlungswert jederzeit auslesen, selbst wenn die Kanalbezeichnung nicht durch Auswahldaten durchgeführt wird. Selbst im Mittelgeschwindigkeits-Analogeingangssignal oder dem Niedriggeschwindigkeits-Analog-Eingangssignal, in welchem die Kanalauswahl durchgeführt wird, kann der digitale Umwandlungswert der durch die vorherige Downlink-Kommunikation bezeichneten Analog-Eingangssignale ausgelesen werden, bevor der bezeichnete Kanal in der nächsten Downlink-Kommunikation gewechselt wird.
  • Dasselbe gilt für die später beschriebene Ausführungsform 4.
  • Ausführungsform 4
  • Eine Konfiguration in 10, die das Gesamt-Konfigurationsblockdiagramm der Bordelektroniksteuereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt, wird erläutert, indem auf gegenüber von 9 unterschiedliche Punkte erläutert werden. In jeweiligen Zeichnungen bezeichnen dieselben Symbole dieselben oder entsprechende Abschnitte. Die hauptsächlichen unterschiedlichen Punkte zwischen 9 und 10 sind, dass ein Hauptsteuerschaltungsabschnitt 120D anstelle des Hauptsteuerschaltungsabschnitts 120C verwendet wird, dass ein Kombinations-Steuerschaltungsabschnitt 130D anstelle des Kombinations-Steuerschaltungsabschnitts 130C verwendet wird und dass der Kombinations-Steuerschaltungsabschnitt 130D von der Logik-Steuerschaltung SCNT zu einem Hilfsprozessor SCPU verwendet wird. Darüber hinaus wird das Abnormalitätsdatenregister 134e zum Kombinations-Steuerschaltungsabschnitt 130D hinzugefügt und wenn dort Abnormalitätsdaten gespeichert werden, wird das Leseanfragesignal REQ in Bezug auf den Hauptsteuerschaltungsabschnitt 120D durch eine dedizierte Leitung erzeugt. In 10 ein durch einen Post-Stufenmultiplexer 114d und einen Vorstufen-Multiplexer 115d, die Kaskaden-verbunden sind, konfigurierter indirekter Multiplexer 145D anstelle des indirekten Multiplexers 145c in 9.
  • In 10 ist die Bordelektroniksteuereinheit 100D hauptsächlich durch den Hauptsteuerschaltungsabschnitt 120D und den Kombinations-Steuerschaltungsabschnitt 130D konfiguriert.
  • Der Strom wird aus der Bordelektroniksteuereinheit 100D aus der externen Stromversorgung 101 in derselben Weise zugeführt, wie im Fall von 1, 7 und 9. Als Öffnungs-/Schließsensoren und Analogsensoren werden mehrere Direktöffnungs-/Schließsensoren 102, der Hochgeschwindigkeits-Analogsensor 103, mehrere Mittelgeschwindigkeits-Analogsensoren 104, mehrere Niedriggeschwindigkeits-Analogsensoren 105 und mehrere Indirekt-Öffnungs-/Schließsensoren 106 eingegeben und als mehrere elektrische Lasten 189 werden die direkte Last 108a, die Hochgeschwindigkeitslast 108b und die indirekte Last 109 antriebsgesteuert. Die Konstantspannungs-Stromversorgung 111, die erste digitale Digitaleingangs-Schnittstellenschaltung 112, die Hochgeschwindigkeits-Analogschnittstelle 113, die erste Analogeingangs-Schnittstellenschaltung 114a, die zweite Analogeingangs-Schnittstellenschaltung 115a, die zweite digitale Digital-Eingangsschnittstellenschaltung 116, die Direktausgangs-Schnittstellenschaltung 118a, die erste Indirektausgangs-Schnittstellenschaltung 118b und die zweite Indirektausgangs-Schnittstellenschaltung 119 in der Bordelektroniksteuereinheit 100D sind in derselben Weise wie im Fall von 1, 7 und 9 konfiguriert.
  • Jedoch wird das Mittelgeschwindigkeits-Analog-Eingangssignal ANM an dem spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers über den Post-Stufenmultiplexer 114d eingegeben und ist das Niedriggeschwindigkeits-Analog-Eingangssignal ANL mit dem spezifischen Eingangskanal des Post-Stufenmultiplexers 114d über den Vorstufen-Multiplexer 115d verbunden. Der Post-Stufenmultiplexer 114d und der Vorstufen-Multiplexer 115d wählen jeweils eines von sechszehn Analog-Eingangssignalen durch 4-Bit Kanalauswahlsignale b0 bis b3 aus, die aus dem Auswahlregister 135 ausgegeben werden. Wenn jedoch ein aus dem Auswahlregister 135 ausgegebenes Chip-Auswahlsignal b4 auf einem Logikpegel "L" ist, werden die Kanalauswahlsignale b0 bis b3 auf der Seite des Post-Stufenmultiplexers 114d zwangsweise dazu gebracht, auf Logikpegel "L" zu sein, durch die Auswahlschaltschaltung 117, und wird der Kanal #0 als der spezifische Eingangskanal bezeichnet. Wenn eine Konfiguration Spezifikation des Auswahlkanals 117 geändert wird, können beliebige Kanäle von #0 bis #15 als spezifische Eingangskanäle bezeichnet werden.
  • Die Eingangs-/Ausgangs-Trenn/Kurzschluss-Abnormalitäts-Detektionsschaltung 140 als eine von zusätzlichen Komponenten, bestimmt das Vorliegen einer Abnormalität bei Unterbrechung oder Kurzschluss in einem Teil oder der Gesamtverdrahtung der Öffnungs-/Schließsensoren und der Analogsensoren oder der Ausgangsverdrahtung der mehreren elektrischen Lasten 189, welche die detektierte Abnormalität in einer First-in-First-out-Datentabelle speichert durch Verknüpfen eines Abnormalitäts-Kategoriencodes, ob eine Unterbrechung oder ein Kurzschluss und so weiter) mit einer Identifikationsnummer des Sensors oder der Last, in welcher die Abnormalität auftritt, als ein Paar. Die in der Datentabelle gespeicherten Daten werden auf das Abnormalitätsdatenregister 134e, welches ein Bereich des Konstanteneinstellregisters 134 ist, als Abnormalitäts-Detektionsdaten ERR übertragen. Wenn die Abnormalitäts-Detektionsdaten ERR im Abnormalitätsdatenregister 134e gespeichert werden, erzeugt der Kombinations-Steuerschaltungsabschnitt 130D das Leseanfragesignal REQ und sendet das Signal über eine dedizierte Signalleitung an den Hauptsteuerschaltungsabschnitt 120D, und erzeugt der Hauptsteuerschaltungsabschnitt 120D eine Leseanweisung, um prompt Abnormalitätsdaten durch nächste Uplink-Kommunikationsdaten UPD zu erhalten. Wenn die in das Abnormalitätsdatenregister 134e geschriebenen Abnormalitäts-Detektionsdaten ausgelesen werden und andere Abnormalitäts-Detektionsdaten ERR nachfolgend auftreten, werden die Abnormalitäts-Detektionsdaten ERR aktualisiert und in das Abnormalitätsdatenregister 134e geschrieben, und wird das Leseanfragesignal REQ wieder erzeugt.
  • Wenn eine Downlink-Kommunikations-Abnormalität unter Bezugnahme auf Prüfsummendaten bei den zweiten Downlink-Daten DND1, die in 3D gezeigt sind, detektiert wird, und durch Vergleichen der Daten mit Prüfsummendaten in den Empfangsdaten, um die Anwesenheit einer Abnormalität bei der Downlink-Kommunikation zu bestimmen, werden eine Abnormalitäts-Codenummer und Adressdaten in den zweiten Downlink-Daten DND1 in das Abnormalitätsdatenregister 134e als ein Paar geschrieben, zusätzlich zu der Abnormalität der Eingangs-/Ausgangs-Unterbrechungs-Kurzschlussschaltung. In dem Fall, bei dem eine auf das Leseanfragesignal REQ antwortende dedizierte Leseanweisung hinzugefügt wird oder die Registereinheits-Leseanweisung als die dedizierte Anweisung reagierend auf das Leseanfragesignal REQ als in 3(D) gezeigte Befehlsdaten verwendet wird, sind die Adressdaten nicht notwendigerweise in den zweiten Downlink-Daten DND1 und werden die Inhalte des Abnormalitätsdatenregisters 134e automatisch ausgelesen.
  • Als Nächstes werden Aktionen und Operationen der Bordelektroniksteuereinheit gemäß Ausführungsform 4, die wie in 10 gezeigt konfiguriert ist, erläutert, wobei auf gegenüber jenen von 9 unterschiedliche Punkte fokussiert wird.
  • Zuerst startet in 10, wenn ein nicht gezeigter Stromschalter geschlossen wird, der Mikroprozessor CPU des Hauptsteuerschaltungsabschnitts 120D den Betrieb, und werden die direkt durch den Hauptsteuerschaltungsabschnitt 120D gesteuerte Direktlast 108a, die Hochgeschwindigkeitslast 108b und die indirekte Last 109 der Niedriggeschwindigkeitsoperationen indirekt über den Kombinations-Steuerschaltungsabschnitt 130D antriebsgesteuert, in Übereinstimmung mit Operationszuständen des Direkt-Öffnungs-/Schließsensors 102 und des Hochgeschwindigkeits-Analogsensors 103, die direkt in den Hauptsteuerschaltungsabschnitt 120D eingegeben werden, Betriebszuständen des Mittelgeschwindigkeits-Analogsensors 104, des Niedriggeschwindigkeits-Analogsensors 105 und des Indirekt-Öffnungs-/Schließsensors 106, die indirekt am Hauptsteuerschaltungsabschnitt 120D in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130D und den Inhalten von in den Programmspeicher 121 gespeicherten Eingangs-/Ausgangs-Steuerprogrammen eingegeben werden.
  • Obwohl der Mittelgeschwindigkeits-Analogsensoren 104 und der Niedriggeschwindigkeits-Analogsensor 105 indirekt am Hauptsteuerschaltungsabschnitt 120C durch den indirekten Multiplexer 145C in 9 eingegeben werden, während in 10 diese Sensoren indirekt am Hauptsteuerschaltungsabschnitt 120D durch den kaskadenverbundenen Post-Stufenmultiplexer 114d und den Vorstufen-Multiplexer 115d, der die Belastung teilt, eingegeben werden. Das Sendestart-Anweisungssignal STD, das Downlink-Taktsignals CLD, die ersten Downlink-Daten DND0 und die zweiten Downlink-Daten DND1, die aus dem Hauptsteuerschaltungsabschnitt 120D an den Kombinations-Steuerschaltungsabschnitt 130D gesendet werden, und die aus dem Kombinations-Steuerschaltungsabschnitt 130D an den Hauptsteuerschaltungsabschnitt 120D erwiderten Uplink-Kommunikationsdaten UPD sind wie in 3 und 4 erläutert. Die Relation zwischen durch den Kombinations-Steuerschaltungsabschnitt 130D erzeugten Fragedaten und durch den Hauptsteuerschaltungsabschnitt 120D erzeugten Antwortdaten ist auch die gleiche wie diejenige von 1 und 9. Weiterhin sind die Sende-/Empfangs-Steueroperationen des Mikroprozessors CPU und die Steueroperationen des Hilfsprozessors SCPU im Kombinations-Steuerschaltungsabschnitt 130D wie in 8A und 8B erläutert.
  • Im Falle von Ausführungsform 2 und Ausführungsform 4, in welchen der Kombinations-Steuerschaltungsabschnitt den Hilfs-Mikroprozessor SCPU enthält, enthalten die Niedriggeschwindigkeits-Analogsensoren 105 beispielsweise einen Kraftstoffrestbetrag-Detektionssensor eines Kraftstofftanks und einen Kraftstoffdrucksensor im Tank und kann die Detektion von Kraftstoffverdunstung leicht durch Überwachen des Kraftstoffdrucks im Tank gesteuert werden, während der Motor gestoppt ist. In diesem Fall kann der Hilfs-Hilfsprozessor SCPU als ein Durchtränkungs("Soak")-Timer mit niedrigem Stromverbrauch eingesetzt werden.
  • Wie aus der obigen Erläuterung ersichtlich, beinhaltet die Bordelektroniksteuereinheit 100D gemäß Ausführungsform 4 der vorliegenden Erfindung den Hauptsteuerschaltungsabschnitt 120D als eine integrierte Schaltungsvorrichtung, die hauptsächlich durch den Mikroprozessor konfiguriert ist, und den Kombinations-Steuerschaltungsabschnitt 130D, der außerhalb des Hauptsteuerschaltungsabschnitts vorgesehen ist und Kommunikation serieller Signale miteinander durchführt, die miteinander arbeiten. Der Hauptsteuerschaltungsabschnitt 120D ist konfiguriert, mehrere Elektroniklasten 189, von denen ein Teil direkt mit dem Hauptsteuerschaltungsabschnitt 120D verbunden ist, oder der verbleibende Teil oder alle derselben direkt mit dem Kombinations-Steuerschaltungsabschnitt 130D verbunden sind, gemäß jeweiligen Betriebszuständen der direkt mit dem Hauptsteuerschaltungsabschnitt nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130D verbundenen Direkteingangssignale und mit dem Kombinations-Steuerschaltungsabschnitt 130D assoziierte indirekte Eingangssignale zu antriebs-steuern. Die aus dem Hauptsteuerschaltungsabschnitt 120D an den Kombinations-Steuerschaltungsabschnitt gesendeten Downlink-Kommunikationsdaten DND beinhalten die ersten Downlink-Daten DND0 mit einer festen Adresse und die zweiten Downlink-Daten DND1 mit einer variablen Adresse als einem Paar, was periodisch in Serie gesendet wird, basierend auf dem Sendestart-Anweisungssignal STD und dem Downlink-Taktsignal CLD, erzeugt durch den Hauptsteuerschaltungsabschnitt 120D. In den mehreren elektrischen Lasten 189 empfängt die Hochgeschwindigkeitslast 108b, die bei hoher Frequenz gesteuert werden muss, die Hochgeschwindigkeits-Indirekt-Antriebssteuerung durch die ersten Downlink-Daten DND0, die periodisch jedes Mal gesendet werden, und empfängt die indirekte Last 109, die nicht jedes Mal durch die ersten Downlink-Daten DND0 gesteuert werden muss und bei niedriger Frequenz gesteuert wird, die Niedriggeschwindigkeits-Indirekt-Antriebssteuerung durch die zweiten Downlink-Daten DND1, in welchen das Sendeziel durch die bezeichnete Adresse selbst bei Übertragung jedes Mal geändert wird,
    in dem Fall, bei dem es Spielraum bei der Anzahl von Signalen der ersten Downlink-Daten DND0 im Vergleich mit der Anzahl von Lasten der Hochgeschwindigkeitslast 108b gibt, kann ein Teil oder die gesamte indirekte Last 109 durch die ersten Downlink-Daten DND0 gesteuert werden.
  • Dann beinhaltet der Hauptsteuerschaltungsabschnitt 120D weiter den Hochgeschwindigkeits-A/D-Wandler 124, mit welchem der Analogsignale als Teil der Direkt-Eingangssignale ausgebende Hochgeschwindigkeits-Analogsensor 103 verbunden ist,
    sind der Mittelgeschwindigkeits-Analogsensoren 104 und der Niedriggeschwindigkeits-Analogsensor 105 mit dem Hochgeschwindigkeits-A/D-Wandler 124 durch den erweiterten indirekten Multiplexer 145D verbunden, und
    wählt der erweiterte indirekte Multiplexer 145D einen von mehreren analogen Eingangskanälen durch, an das Auswahlregister 135 des Kombinations-Steuerschaltungsabschnitts 130D durch die Downlink-Kommunikationsdaten DND gesendete Antwortdaten aus.
  • Der Hauptsteuerschaltungsabschnitt 120D führt Antriebssteuerung mehrerer elektrischer Lasten 189 direkt oder indirekt über den Kombinations-Steuerschaltungsabschnitt 130D in Übereinstimmung mit den Ein/Aus-Zuständen mehrerer Öffnungs-/Schließsensoren und Signalspannungspegel mehrerer Analogsensoren durch,
    der Kombinations-Steuerschaltungsabschnitt 130D ist hauptsächlich durch den Hilfs-Mikroprozessor SCPU konfiguriert,
    die Öffnungs-/Schließsensoren beinhalten den Direktöffnungs-/Schließsensor 102, der direkt am Hauptsteuerschaltungsabschnitt 120D eingegeben wird, und den Indirekt-Öffnungs-/Schließsensor 106, der indirekt am Hauptsteuerschaltungsabschnitt 120D, in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130D, eingegeben wird, und
    die Analogsensoren beinhalten den direkt am Hauptsteuerschaltungsabschnitt 120D eingegebenen Hochgeschwindigkeits-Analogsensor 103, den indirekt am Hauptsteuerschaltungsabschnitt 120D in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130D eingegebenen Niedriggeschwindigkeits-Analogsensor 105 und den Mittelgeschwindigkeits-Analogsensor 104, bei welchem Variation bei Signalspannungspegeln der Sensorausgangssignale sanfter als beim Hochgeschwindigkeits-Analogsensor 103 ist und Variation bei Signalspannungspegeln der Sensorausgangssignale steiler als beim Niedriggeschwindigkeits-Analogsensor 105 ist, und
    der Mittelgeschwindigkeits-Analogsensoren 104 indirekt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt 130D eingegeben wird.
  • Dann, während der Hauptsteuerschaltungsabschnitt 120D die Downlink-Kommunikationsdaten DND in Reihe an mehrere in dem Kombinations-Steuerschaltungsabschnitt 130D vorgesehene Register über den ersten PS-Wandler 127 und den ersten Spannungswert 137 sendet, erwidert der Kombinations-Steuerschaltungsabschnitt 130D die Uplink-Kommunikationsdaten UPD in Reihe an den Hauptsteuerschaltungsabschnitt 120D über den zweiten PS-Wandler 138 und den zweiten Spannungswert 128,
    die ersten Downlink-Daten DND0 sind ein Nur-Schreibbefehl, der jedes Mal an das Hochgeschwindigkeits-Ausgangsregister in einem spezifischen Adressbereich in den Registern gesendet wird, der Ein/Aus-Daten mehrerer Bits, die das Hochgeschwindigkeits-Indirekt-Antriebssignal DOB sein sollen, als Sendedaten beinhaltet,
    die Hochgeschwindigkeitslast 108b, die Teil oder das Gesamte der mehrerer elektrischen Lasten 189 ist und zumindest hochgenaues Ein/Aus-Steuertiming erfordert, wird indirekt bei hoher Geschwindigkeit durch die Ein/Aus-Daten angetrieben,
    die zweiten Downlink-Daten DND1 beinhalten Befehlsdaten und Adressdaten, Schreiben-Ein/Aus-Daten mehrerer Bits, die das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC sein sollen, an das durch Adressdaten bezeichnete Niedriggeschwindigkeit-Ausgangsregister 133, oder Schreibnumerikdaten als Steuerkonstanten, die anfangs eingestellt oder variabel eingestellt sind, in Bezug auf das Konstanteinstellregister 134, wenn die Befehlsdaten eine Schreibanweisung sind,
    die indirekte Last 109 als Teil der mehreren elektrischen Lasten 189 indirekt durch das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben wird, und
    die Ein/Aus-Signale durch den Indirekt-Öffnungs-/Schließsensor 106 aus dem Kombinations-Steuerschaltungsabschnitt 130D zum Hauptsteuerschaltungsabschnitt 120D durch die Uplink-Kommunikationsdaten UPD erwidert werden.
  • Wie oben beschrieben, werden gemäß Anspruch 2 der vorliegenden Erfindung die Ein/Aus-Signale des Öffnungs-/Schließsensors als Teil von Indirekt-Eingangssignalen aus dem Kombinations-Steuerschaltungsabschnitt zum Hauptsteuerschaltungsabschnitt durch die Uplink-Kommunikationsdaten erwidert und wird die Analogsignalspannung durch den Indirekt-Analogsensor als ein anderer Teil der Indirekt-Eingangssignale indirekt am Hauptsteuerschaltungsabschnitt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt nicht abhängig von den Uplink-Kommunikationsdaten eingegeben.
  • Entsprechend sind viele Öffnungs-/Schließsensoren, die keine Hochgeschwindigkeitsantwort erfordern, indirekt mit dem Kombinations-Steuerschaltungsabschnitt verbunden, wodurch die Anzahl von Eingangssignalen in Bezug auf den Hauptsteuerschaltungsabschnitt reduziert wird wie auch die Datenmenge von Uplink-Kommunikation verringert und die notwendige Zeit für Uplink-Kommunikation verkürzt wird, da es nicht notwendig ist, Digitalumwandlungswerte aller Analog-Eingangssignale durch Uplink-Kommunikationsdaten zu senden und es weiter nicht notwendig ist, den Mehrkanal-A/D-Wandler im Kombinations-Steuerschaltungsabschnitt bereitzustellen.
  • Die an das in dem Kombinations-Steuerschaltungsabschnitt 130D vorgesehene Auswahlregister 135 gesendeten Auswahldaten dienen dem Auswählen eines Signals aus mehreren Mittelgeschwindigkeits-Analog-Eingangssignalen ANM, die aus dem Mittelgeschwindigkeits-Analogsensor 104 eingegeben werden, als die Indirekt-Eingangssignale durch den Post-Stufenmultiplexer 114d, der Teil des erweiterten indirekten Multiplexers 145d sein soll, und Eingeben des Signals in den spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124, der im Hauptsteuerschaltungsabschnitt 120D vorgesehen ist,
    mehrere Niedriggeschwindigkeits-Analog-Eingangssignale ANL, die aus dem Niedriggeschwindigkeits-Analogsensor 105 eingegeben werden, werden am spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124 über vorgegebene Kanäle des Vorherstufen-Multiplexers 115d und des Post-Stufenmultiplexers 114d eingegeben, um einen Teil des erweiterten indirekten Multiplexers 145D zu sein, und
    der Hochgeschwindigkeits-A/D-Wandler 124 beinhaltet jeweilige A/D-Wandler und Pufferspeicher, die einem Kanal oder mehreren Eingangskanälen entsprechen, welcher zu einem Typ gehört, bei dem Eingangs-Auswahlanweisungen für die mehreren Eingangskanäle nicht notwendig sind, und wenn es den Hochgeschwindigkeits-Analogsensor 103 gibt, werden die Hochgeschwindigkeits-Analog-Eingangssignale ANH an entsprechenden anderen Eingangskanälen als dem spezifischen Eingangskanal eingegeben.
  • Wie oben beschrieben, beinhaltet gemäß Anspruch 4 der vorliegenden Erfindung der Hauptsteuerschaltungsabschnitt den Hochgeschwindigkeits-A/D-Wandler, an welchem aus dem Hochgeschwindigkeits-Analogsensor eingegebene Hochgeschwindigkeits-Analogsignale eingegeben werden. Aus dem Mittelgeschwindigkeits-Analogsensor eingegebene indirekte Analogsignale und aus dem Niedriggeschwindigkeits-Analogsensor eingegebene indirekte Analogsignale werden jeweils durch den erweiterten indirekten Multiplexer ausgewählt und durch den Hauptsteuerschaltungsabschnitt über den Hochgeschwindigkeits-A/D-Wandler aufgenommen, und der Multiplexer wählt aus Eingangskanälen durch die aus dem Hauptsteuerschaltungsabschnitt gesendeten Antwortdaten aus.
  • Entsprechend ist es nicht notwendig, die Digitalumwandlungswerte der Mittelgeschwindigkeits-Analog-Eingangssignale und der Niedriggeschwindigkeits-Analog-Eingangssignale durch die Uplink-Kommunikationsdaten zu senden, weshalb die Datenmenge bei der Uplink-Kommunikation stark verringert wird und die notwendige Zeit für die Uplink-Kommunikation verkürzt werden kann und es ist weiterhin nicht notwendig, den Mehrkanal-A/D-Wandler in dem Kombinations-Steuerschaltungsabschnitt vorzustehen, weshalb die Niedriggeschwindigkeits-Analog-Eingangssignale in den Hauptsteuerschaltungsabschnitt bei einer kleinen Größe preisgünstig aufgenommen werden können. Da das Niedriggeschwindigkeits-Analog-Eingangssignal nicht von der Uplink-Kommunikation abhängt, können die Signale in den Hauptsteuerschaltungsabschnitt aufgenommen werden, mit einer Verarbeitungszeit, die äquivalent zu den Mittelgeschwindigkeits-Analogeingangssignalen im Stand der Technik ist.
  • Mehrere aus dem Mittelgeschwindigkeits-Analogsensor und dem Niedriggeschwindigkeitssensor eingegebene Analogsignale können in dem Hauptsteuerschaltungsabschnitt gelesen werden, während Kanalauswahl durch Auswahldaten durchgeführt wird, weshalb es möglich ist, die Anzahl von Eingangs-/Ausgangsanschlüssen des Hauptsteuerschaltungsabschnitts zu reduzieren und die Größe zu reduzieren, was zu weiterer Verbesserung der Hochgeschwindigkeits-Verarbeitungsleistungsfähigkeit führt.
  • Die in den zweiten Downlink-Daten DND1 enthaltenen Befehlsdaten beinhalten weiter die Register-Batch-Leseanweisung, die Uplink-Erwiderungsstoppanweisung oder/und die Register-Adress-Leseanweisung,
    die Register-Batch-Leseanweisung ist eine Leseanweisung zum Berichten und Erwidern der gespeicherten Inhalte mehrerer Register, die im Kombinations-Steuerschaltungsabschnitt 130D vorgesehen sind, zu einer Zeit in der vorgegebenen Reihenfolge, nicht abhängig von den Adressdaten,
    die Registeradress-Leseanweisung ist eine Leseanweisung zum Berichten und Erwidern der gespeicherten Inhalte des Registers der bezeichneten Adresse, das im Kombinations-Steuerschaltungsabschnitt 130D vorgesehen ist, basierend auf dem an den Befehlsdaten angehängten Adressdaten, und wenn die Registeradress-Leseanweisung in der Uplink-Kommunikationsperiode erzeugt wird, in der ein Batch-Lesen durch die Register-Batch-Leseanweisung durchgeführt wird, wird die Uplink-Erwiderung suspendiert und wird die Registeradresseinheits-Leseanweisung ausgeführt und
    gestartet, nachdem die Daten, die bereits erwidert worden sind, in dem Hauptsteuerschaltungsabschnitt 120D gültig gemacht werden, und
    die Uplink-Erwiderungsstoppanweisung ist eine Anweisung zum Suspendieren der Uplink-Erwiderung und Gültigmachen der Daten, die bereits erwidert worden sind, im Hauptsteuerschaltungsabschnitt 120D.
  • Wie oben beschrieben, beinhalten gemäß Anspruch 7 der vorliegenden Erfindung die zweiten Downlink-Daten die Register-Batch-Leseanweisung und die Uplink-Erwiderungsstoppanweisung oder die Registeradress-Leseanweisung als Befehlsdaten.
  • Daher wird ein Batch-Lesen gespeicherter Daten im Kombinations-Steuerschaltungsabschnitt periodisch durch die Register-Batch-Leseanweisung im Normalzustand durchgeführt. Wenn spezifische gespeicherte Daten dringlich aus der Seite des Hauptsteuerschaltungsabschnitts ausgelesen werden sollen, wird die Uplink-Erwiderung einmal suspendiert und wird die Batch-Leseanweisung wieder erzeugt, wodurch die gewünschten gelesenen Daten prompt eingelesen werden. Da die gewünschten Daten durch Senden der Leseanweisung durch Bezeichnen einer Adresse erforderlicher Daten erhalten werden kann, ist es wünschenswert, die Niedriggeschwindigkeits-Uplink-Kommunikation durchzuführen, selbst wenn die für die Batch-Berichtserwiderung der gesamten Daten notwendige Zeit lang wird, wodurch die Belastung bei der Kommunikationssteuerung in derselben Weise wie in den Ausführungsformen 1 bis 3 reduziert wird.
  • Das Konstanteinstellregister 134, das im Kombinations-Steuerschaltungsabschnitt 130d vorgesehen ist, beinhaltet weiter das Abnormalitätsdatenregister 134e,
    das Abnormalitätsdatenregister 134e speichert Abnormalitätsdaten, wenn eine Abnormalität in der Unterbrechungs-Kurzschlussschaltung in einem Teil der Eingangs-/Ausgangsverdrahtung auftritt, oder wenn eine Abnormalität in der Downlink-Kommunikation auftritt, basierend auf zu den zweiten Downlink-Daten DND1 hinzugefügten Code-Inspektionsdaten,
    der Kommunikations-Steuerschaltungsabschnitt 130D erzeugt das Leseanfragesignal REQ durch die dedizierte Leitung in Bezug auf den Hauptsteuerschaltungsabschnitt 120D, wenn die Abnormalitätsdaten im Abnormalitätsdatenregister 134e gespeichert werden, und
    der Hauptsteuerschaltungsabschnitt 120D erzeugt die Register-Batch-Leseanweisung oder die Registeradress-Leseanweisung durch Empfangen des Leseanfragesignals REQ.
  • Wie oben beschrieben, beinhaltet gemäß Anspruch 8 der vorliegenden Erfindung der Kombinations-Steuerschaltungsabschnitt das Abnormalitäts-Datenregister, welches das Leseanfragesignal an den Hauptsteuerschaltungsabschnitt erzeugt, wenn die Abnormalität detektiert wird, und Abnormalitäts-Erzeugungsdaten durch die Leseanweisung aus dem Hauptsteuerschaltungsabschnitt erwidert.
  • Entsprechend können die Abnormalitäts-Erzeugungsdaten an den Hauptsteuerschaltungsabschnitt prompt berichtet und erwidert werden, nicht abhängig von der bei jeder vorgegebenen Periode erzeugten Leseanweisung, wodurch normale Intervalle von Leseanweisungen verbreitert werden und die Belastung der Steuerung in der Hauptsteuerschaltungseinheit in derselben Weise wie in Ausführungsform 2 reduziert wird.
  • In der vorliegenden Erfindung können jeweilige Ausführungsformen entsprechend im Umfang der Erfindung ungeformt und weggelassen werden und können entsprechende Ausführungsformen miteinander nach Bedarf kombiniert werden.
  • Im Besonderen in dem Fall, bei dem der Kombinations-Steuerschaltungsabschnitt den Hilfs-Mikroprozessor SCPU aufweist, wie in Ausführungsformen 2 und 4, wird die Hardware-Konfiguration der Eingabe-/Ausgabe-Unterbrechungs-/Kurzschluss-Abnormalitäts-Detektionsschaltung 140 vereinfacht und können die Abnormalitäts-Detektionsdaten ERR leicht durch Steuerprogramme des Hilfs-Mikroprozessors SCPU erzeugt werden. Selbst wenn der Kombinations-Steuerschaltungsabschnitt 130 den Hilfs-Mikroprozessor SCPU nicht aufweist, wie in Ausführungsformen 1 und 3, und die Logik-Steuerschaltung SCNT enthält, wird eine für die Einheit geeignete Eingabe-/Ausgabe-Unterbrechungs-/Kurzschluss-Abnormalitäts-Detektionsschaltung konfiguriert, um dadurch die Abnormalitäts-Detektionsdaten ERR zu erzeugen.
  • Verschiedene in der vorliegenden Erfindung verwendete Ausdrücke werden durch Zitieren eines Falls geklärt, bei dem die Bordelektroniksteuereinheit beispielhaft eine Motorsteuereinheit ist.
  • Zuerst ist die Bordelektroniksteuereinheit hauptsächlich durch die Hauptsteuerschaltungseinheit und den Hauptsteuerschaltungsabschnitt konfiguriert, werden Eingangssignale aus verschiedenen Typen von Eingangssensoren mit der Bordelektroniksteuereinheit verbunden und erzeugt die Einheit Steuersignale in Bezug auf die mehreren elektronischen Lasten.
  • Der Hauptsteuerschaltungsabschnitt ist eine integrierte Schaltungsvorrichtung, die hauptsächlich den Mikroprozessor und den Programmspeicher beinhaltet, die mit dem Mikroprozessor zusammenarbeiten.
  • Der Kommunikations-Steuerschaltungsabschnitt ist mit dem Hauptsteuerschaltungsabschnitt 120 seriell verbunden, das Downlink-Signal wird aus dem Hauptsteuerschaltungsabschnitt an den Kombinations-Steuerschaltungsabschnitt gesendet und das Uplink-Signal wird aus dem Kombinations-Steuerschaltungsabschnitt zum Hauptsteuerschaltungsabschnitt erwidert.
  • Die Aufgabe der vorliegenden Erfindung ist es, die Anzahl von Eingangs-/Ausgangs-Anschlüssen der integrierten Schaltungsvorrichtung zu reduzieren und dient nicht dazu, die Anzahl von Eingangs-/Ausgangs-Anschlüssen in der gesamten Bordelektroniksteuereinheit zu reduzieren.
  • Als die Eingangssensoren, die am Hauptsteuerschaltungsabschnitt eingegebenen Direkt-Eingangssensoren nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt und die am Hauptsteuerschaltungsabschnitt eingegebenen Indirekt-Eingangssensoren in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt.
  • Die Eingangssensoren beinhaltet Öffnungs-/Schließsensoren, die Ein/Aus-Operationen durchführen, und Analogsensoren, die Analogsignale erzeugen, und durch die Eingangssensoren erzeugte Signale können als Eingangssignale bezeichnet werden.
  • Der Direktöffnungs-/Schließsensor 102 führt Öffnungs-/Schließoperationen synchron mit der Motorrotation durch, wie etwa ein Kurbelwinkelsensor oder ein Fahrzeuggeschwindigkeitssensor eines Motors, der Direkt-Eingangssignale DIH an den Hauptsteuerschaltungsabschnitt nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt liefert.
  • Der Indirekt-Öffnungs-/Schließsensor 106 führt Öffnungs-/Schließoperationen hauptsächlich durch manuelle Operation nicht synchron mit der Motordrehzahl oder der Fahrzeuggeschwindigkeit durch, wie etwa ein Gangschaltsensor oder ein Getriebe oder ein Klimaanlagen-Betätigungsschalter, der indirekte Eingangssignale DIL erzeugt, die an den Hauptsteuerschaltungsabschnitt 120 durch das Uplink-Signal aus dem Kombinations-Steuerschaltungsabschnitt gesendet werden.
  • Als der Hochgeschwindigkeits-Analogsensor 103 kann beispielsweise ein, das Motorgeräusch messender Klopfsensor angegeben werden, der eine Hochgeschwindigkeitsantwort verlangt, wodurch eine Wellenform-Beobachtung mehrmals pro einer Rotation selbst während einer Hochgeschwindigkeitsdrehung des Motors notwendig ist, und die durch den Hochgeschwindigkeits-Analogsensor 103 erzeugten Hochgeschwindigkeits-Analog-Eingangssignale ANH werden durch die Hochgeschwindigkeits-A/D-Wandler 124, die in der integrierten Schaltungsvorrichtung vorgesehen sind, in Digitalsignale umgewandelt, um in die Mikroprozessor-CPU aufgenommen zu werden.
  • Der Hochgeschwindigkeits-A/D-Wandler beinhaltet A/D-Wandlungsschaltungen und Pufferspeicher entsprechend mehreren Eingangskanälen und der Mikroprozessor kann einen Digitalumwandlungswert eines gewünschten Eingangskanals nur durch Bezeichnen eines Auslese-Pufferspeichers zu irgendeiner Zeit erfassen, selbst wenn der Eingangskanal nicht bezeichnet wird.
  • Der Niedriggeschwindigkeits-Analogsensor 105 ist beispielsweise ein Wassertemperatursensor eines Motorkühlwassers oder ein Einlasslufttemperatursensor und es werden mehrere indirekte Eingangssignale DIL, die durch den Niedriggeschwindigkeits-Analogsensor 105 erzeugt werden, durch die indirekten Multiplexer 115b/145C/145D, die außerhalb der integrierten Schaltungsvorrichtung bereitgestellt sind, ausgewählt und irgendeines der indirekten Eingangssignale DIL wird in den spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124 oder des Mehrkanal-A/D-Wandlers 125, die in der integrierten Schaltungsvorrichtung vorgesehen sind, eingegeben.
  • Die indirekten Multiplexer 115b/145C/145D wählen das indirekte Eingangssignal DIL durch das Kanalauswahlsignal CSL, das durch den Kombinations-Steuerschaltungsabschnitt erzeugt wird, aus, weshalb die am Mikroprozessor wie oben beschrieben eingegebenen Signale Eingangssignale sind, die mit dem Kombinations-Steuerschaltungsabschnitt assoziiert sind.
  • Der Mehrkanal-A/D-Wandler 125 ist ein A/D-Wandler vom sukzessiven Umwandlungstyp, bei dem der Eingangskanal durch einen eingebauten Multiplexer 125b ausgewählt wird, einschließlich einer A/D-Wandlungsschaltung und eines Pufferspeichers in Bezug auf jeden von mehreren Eingangskanälen. Wenn der Eingangskanal durch den Mikroprozessor bezeichnet wird, wird eine A/D-Wandlung durch den bezeichneten Kanal durchgeführt und das Ergebnis wird in einem Pufferspeicher gespeichert, dann wird ein Auslesen durch den Mikroprozessor durchgeführt.
  • Da die Bezeichnung des Eingangskanals durch den eingebauten Multiplexer 125b und das Auslesen des Digitalumwandlungswerts direkt durch den Hauptsteuerschaltungsabschnitt 120 ausgeführt werden, nicht abhängig von dem Kombinations-Steuerschaltungsabschnitt, werden die am Mehrkanal-A/D-Wandler 125 nicht durch die indirekten Multiplexer 115b/150C/150D eingegebenen analogen Eingangssignale in direkte Eingangssignale klassifiziert.
  • Der Mittelgeschwindigkeits-Analogsensor 104 bezieht sich auf die Steuerung einer Motordrehzahl, wie etwa einen Gaspedalpositionssensor oder einen Drosselpositionssensor. Die durch den Mittelgeschwindigkeits-Analogsensoren 104 erzeugten Mittelgeschwindigkeits-Analog-Eingangssignale ANM werden konstant durch den Mikroprozessor überwacht und wenn der Hauptsteuerschaltungsabschnitt 120 den Mehrkanal-A/D-Wandler 125 aufweist, werden die Signale an entsprechenden Eingangskanälen des Mehrkanal-A/D-Wandlers 125 als direkte Analog-Eingangssignale eingegeben (im Falle von Ausführungsformen 1, 2).
  • Jedoch beinhaltet der Hauptsteuerschaltungsabschnitt nicht den Mehrkanal-A/D-Wandler 125 und beinhaltet nur den Hochgeschwindigkeits-A/D-Wandler 124, wird das Mittelgeschwindigkeits-Analog-Eingangssignal ANM am spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers 124 über den erweiterten indirekten Multiplexer 145C/145D eingegeben, und wird die Auswahl von mehreren Mittelgeschwindigkeits-Analog-Eingangssignalen ANM durch den Kombinations-Steuerschaltungsabschnitt durchgeführt und sie werden als indirekte Analog-Eingangssignale behandelt (Ausführungsformen 3, 4).
  • In dem Fall, bei dem die Mittelgeschwindigkeits-Eingangssignale ANM als indirekte Eingangssignale behandelt werden, die durch die erweiterten indirekten Multiplexer 145C/145D ausgewählt sind, in derselben Weise wie die Niedriggeschwindigkeits-Analog-Eingangssignale ANL, während eines von beispielsweise sieben Mittelgeschwindigkeits-Analog-Eingangssignalen ANM sequentiell ausgewählt wird und nachfolgend irgendeines von beispielsweise acht Niedriggeschwindigkeits-Analog-Eingangssignalen ANL ausgewählt wird und dieselben Auswahloperationen wiederholt werden, wird die Auswahl der Niedriggeschwindigkeits-Analog-Eingangssignale ANL sequentiell geändert, werden als Ergebnis die Mittelgeschwindigkeits-Analog-Eingangssignale ANM acht Mal in den acht Auswahloperationen ausgewählt und wird das Niedriggeschwindigkeits-Analog-Eingangssignal ANL einmal ausgewählt, wodurch die Frequenz des Nehmens der Eingangssignale gemäß der Ausgabe des Kanalauswahlsignals CSL geändert wird.
  • Es ist definiert, dass die eingegebenen Mittelgeschwindigkeits-Analog-Eingangssignale ANM bei höherer Frequenz als die Niedriggeschwindigkeits-Analog-Eingangssignale ANL eingelesen werden, während der Motor normal betrieben wird, jedoch zum Zeitpunkt des Startens des Motors die Überwachung des Fahrzeugzustands vorgeht und der tatsächliche Betrieb, nach Bestätigung, ob es bei der Temperatur des Kühlwassers eine Normalität gibt, gestartet wird.
  • Da die Variation bei der Temperatur von Kühlwasser graduell ist, ist es nicht notwendig, die Variation bei hoher Frequenz während des Betriebs zu überwachen, jedoch kann zum Zeitpunkt des Startens eine Hochgeschwindigkeitsüberwachung so durchgeführt werden, dass das Auslesen verschiedener Überwachungsdaten abgeschlossen werden kann, bevor der Motor gestartet wird.
  • Die Hochgeschwindigkeitslast 108b ist beispielsweise ein Solenoidventil zur Kraftstoffeinspritzung einer Zündspule in den mehreren elektrischen Lasten 189, die durch den Mikroprozessor gesteuert werden. Es ist erforderlich, intermittente Operationen mehrmals bei jeder Umdrehung des Motors mit der Genauigkeit eines intermittenten Timings in Einheiten von einem Grad eines Rotationswinkels durchzuführen. Die Last wird durch das Hochgeschwindigkeits-Indirekt-Antriebssignal DOB angetrieben, das jedes Mal durch die ersten Downlink-Daten DND0 gesendet wird.
  • Das heißt, dass die Geschwindigkeit bei der Synchronisation mit der Motorrotation als "Hochgeschwindigkeit" angesehen wird und "indirekt" genannt wird, wenn die Signale durch den Kommunikations-Steuerschaltungsabschnitt sind, weshalb "Hochgeschwindigkeitslast" ein Ausdruck ist, der eine "indirekte Hochgeschwindigkeitsantriebs-Elektrolast" genannt wird, aber kurz ausgedrückt.
  • Die indirekten Lasten 109 sind Hilfsmaschinen, wie etwa eine elektromagnetische Kupplung für eine Klimaanlage, eine Ölpumpe und ein Relais für eine Laststromversorgung, welche nicht bei hoher Geschwindigkeit synchron mit der Motordrehzahl angetrieben werden, und durch das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben werden, das selektiv durch die zweiten Downlink-Daten DND1 gesendet wird.
  • Das heißt, dass die "indirekte Last" ein kurzer Ausdruck eines Begriffs ist, der als eine "indirekte Niedriggeschwindigkeitsantriebs-Elektrolast" bezeichnet werden sollte.
  • Die direkte Last 108a ist beispielsweise ein Öffnungsmotor, der die Einlassventilöffnungsposition steuert, die ein Beispiel der elektrischen Last ist, welche direkt durch den Mikroprozessor nicht durch den Kombinations-Steuerschaltungsabschnitt 130 gesteuert werden kann.
  • Der Mikroprozessor erfordert eine Hochgeschwindigkeitsantwort, da das Direktantriebssteuersignal DOA erzeugt wird durch Durchführen einer negativen Rückkopplungssteuerung, um so eine Sollventil-Öffnungsposition zu ermitteln, durch Vergleichen eines bezeichneten Werts der Ventilöffnungsposition durch den Gaspedalpositionssensor mit einem durch den Drosselpositionssensor detektierten Wert der Ventilöffnungsposition. In dem Fall, bei dem die negative Rückkopplungssteuerung durch außerhalb des Hauptsteuerschaltungsabschnitts vorgesehene Hardware durchgeführt wird, kann der Mikroprozessor eine Steuerung so durchführen, dass ein Impulsbreiten-Modulationssignal proportional zum Sollwert der Ventilöffnungsposition durch die ersten Downlink-Daten DND0 gesendet wird, weshalb der Öffnungsmotor in diesem Fall in die "Hochgeschwindigkeitslast" klassifiziert wird.
  • Bezugszeichenliste
    • 100A bis 100C
    Bordelektroniksteuereinheit
    102
    Öffnungs-/Schließsensor (Direktöffnungs-/Schließsensor)
    103
    Analogsensor (Hochgeschwindigkeits-Analogsensor)
    104
    Analogsensor (Mittelgeschwindigkeits-Analogsensor)
    105
    Analogsensor (Niedriggeschwindigkeits-Analogsensor)
    106
    Öffnungs-/Schließsensor (Indirekt-Öffnungs-/Schließsensor)
    108a
    Direkte Last
    108b
    Hochgeschwindigkeitslast
    109
    Indirekte Last
    114d
    Post-Stufenmultiplexer
    115b
    Indirekter Multiplexer
    115d
    Vorstufenmultiplexer
    120A bis 120C
    Hauptsteuerschaltungsabschnitt
    124
    Hochgeschwindigkeits-A/D-Wandler
    125
    Mehrkanal-A/D-Wandler
    125b
    Eingebauter Multiplexer
    127
    Erster PS-Wandler
    128
    Zweiter SP-Wandler
    130A bis 130C
    Kombinations-Steuerschaltungsabschnitt
    131
    Korrektantwort-Datenregister
    132
    Hochgeschwindigkeits-Ausgangsregister
    133
    Niedriggeschwindigkeit-Ausgangsregister
    134
    Konstanteinstellregister
    134e
    Abnormalitätsdatenregister
    135
    Auswahlregister
    136a
    Frageregister
    136b
    Antwortregister
    137
    Erster SP-Wandler
    138
    Zweiter PS-Wandler
    139
    Eingangsgatter
    145C, 145D
    Indirekter Multiplexer
    189
    Elektrische Last
    ANH
    Hochgeschwindigkeits-Analog-Eingangssignal
    ANL
    Niedriggeschwindigkeits-Analog-Eingangssignal
    ANM
    Mittelgeschwindigkeits-Eingangssignal
    CLD
    Downlink-Taktsignal
    CPU
    Mikroprozessor
    DND
    Downlink-Kommunikationsdaten
    DND0
    Erste Downlink-Daten
    DND1
    Zweite Downlink-Daten
    DOA
    Direktantriebssteuersignal
    DOB
    Hochgeschwindigkeits-Indirekt-Antriebssteuersignal
    DOC
    Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal
    REQ
    Leseanfragesignal
    SCNT
    Logik-Steuerschaltung
    SCPU
    Hilfsprozessor
    STD
    Sendestart-Anweisungssignal
    UPD
    Uplink-Kommunikationssignal

Claims (12)

  1. Bordelektroniksteuereinheit, umfassend: einen Hauptsteuerschaltungsabschnitt als eine integrierte Schaltungsvorrichtung, die hauptsächlich durch einen Mikroprozessor konfiguriert ist, und einen Kombinations-Steuerschaltungsabschnitt, der außerhalb des Hauptschaltungssteuerschaltungsabschnitts vorgesehen ist und Kommunikation serieller Signale miteinander durchführt, die zusammenarbeiten, wobei der Hauptsteuerschaltungsabschnitt konfiguriert ist, an mehreren elektronischen Lasten Antriebs-Steuerung durchzuführen, von denen ein Teil direkt mit dem Hauptsteuerschaltungsabschnitt verbunden ist, oder ein verbleibender Teil oder alle derselben indirekt mit dem Kombinations-Steuerschaltungsabschnitt verbunden ist, in Übereinstimmung mit entsprechenden Betriebszuständen von direkten Eingangssignale, die direkt mit dem Hauptsteuerschaltungsabschnitt verbunden sind, nicht in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt, und indirekten Eingangssignale, die mit dem Kombinations-Steuerschaltungsabschnitt assoziiert sind, wobei aus dem Hauptsteuerschaltungsabschnitt an den Kombinations-Steuerschaltungsabschnitt gesendete Downlink-Kommunikationsdaten DND erste Downlink-Daten DND0 mit einer festen Adresse und zweite Downlink-Daten DND1 mit einer variablen Adresse als ein Paar enthalten, welches periodisch in Reihe gesendet wird, basierend auf einem Sendestart-Anweisungssignal STD und einem Downlink-Taktsignal CLD, welche durch den Hauptsteuerschaltungsabschnitt erzeugt werden, in den mehreren elektrischen Lasten eine Hochgeschwindigkeitslast, die bei hoher Frequenz gesteuert werden muss, eine Hochgeschwindigkeits-Indirekt-Antriebssteuerung durch die ersten Downlink-Daten DND0 empfängt, die periodisch jedes Mal gesendet werden, und eine indirekte Last, die nicht notwendigerweise jedes Mal durch die ersten Downlink-Daten DND0 gesteuert werden muss und bei niedriger Frequenz gesteuert wird, eine Niedriggeschwindigkeits-Indirekt-Antriebssteuerung durch die zweiten Downlink-Daten DND1 empfängt, in welchen das Sendeziel um eine bezeichnete Adresse, selbst wenn jedes Mal gesendet, verändert wird, und in dem Fall, bei dem es Spielraum bei der Anzahl von Signalen der ersten Downlink-Daten DND0 im Vergleich mit der Anzahl von Lasten der Hochgeschwindigkeitslast gibt, ein Teil oder die gesamte indirekte Last durch die ersten Downlink-Daten DND0 gesteuert wird, der Hauptsteuerschaltungsabschnitt weiter einen Hochgeschwindigkeits-A/D-Wandler, mit welchem ein Hochgeschwindigkeits-Analogsensor, der Analogsignale als Teil der direkten Eingangssignale ausgibt, verbunden ist, oder/und einen Mehrkanal-A/D-Wandler, mit welchem ein Mittelgeschwindigkeits-Analogsensor verbunden ist, beinhaltet, ein Niedergeschwindigkeit-Analogsensor, der Analogsignale als Teil der indirekten Eingangssignale ausgibt, mit dem Mehrkanal-A/D-Wandler oder dem Hochgeschwindigkeits-A/D-Wandler über einen indirekten Multiplexer verbunden ist, in dem Fall, bei dem der Mittelgeschwindigkeits-Analogsensor als indirekte Eingangssignale behandelt wird, der Mittelgeschwindigkeits-Analogsensor und der Niedriggeschwindigkeits-Analogsensor mit dem Hochgeschwindigkeits-A/D-Wandler über einen erweiterten indirekten Multiplexer verbunden sind, und der indirekte Multiplexer oder der erweiterte Multiplexer einen von mehreren analogen Eingangskanälen durch Auswahldaten auswählt, die durch ein Auswahlregister in dem Kombinations-Steuerschaltungsabschnitt durch die Downlink-Kommunikationsdaten DND gesendet werden.
  2. Bordelektroniksteuereinheit gemäß Anspruch 1, wobei der Hauptsteuerschaltungsabschnitt Antriebssteuerung von mehreren elektrischen Lasten direkt oder indirekt durch den Kombinations-Steuerschaltungsabschnitt gemäß den Ein/Aus-Zuständen mehrerer Öffnungs-/Schließsensoren und Signalspannungspegel von mehreren Analogsensoren durchführt, der Kombinations-Steuerschaltungsabschnitt hauptsächlich durch eine Logik-Steuerschaltung SCNT oder einen Hilfsmikroprozessor SCPU konfiguriert ist, die Öffnungs-/Schließsensoren einen Direktöffnungs-/Schließsensor, der direkt an dem Hauptsteuerschaltungsabschnitt eingegeben ist, und einen Indirekt-Öffnungs-/Schließsensor, der indirekt am Hauptsteuerschaltungsabschnitt eingegeben ist, in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt, beinhalten, und die Analogsensoren den direkt an dem Hauptsteuerschaltungsabschnitt eingegebenen Hochgeschwindigkeits-Analogsensor, den indirekt am Hauptsteuerschaltungsabschnitt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt eingegebenen Niedriggeschwindigkeits-Analogsensor und den Mittelgeschwindigkeits-Analogsensor, in welchem eine Variation bei Signalspannungspegeln sanfter als bei dem Hochgeschwindigkeits-Analogsensor ist und Variation bei Signalspannungspegeln steiler als beim Niedriggeschwindigkeits-Analogsensor ist, beinhalten, und der Mittelgeschwindigkeits-Analogsensor direkt an dem Hauptsteuerschaltungsabschnitt oder indirekt in Assoziierung mit dem Kombinations-Steuerschaltungsabschnitt eingegeben wird, während der Hauptsteuerschaltungsabschnitt die Downlink-Kommunikationsdaten DND durch einen ersten PS-Wandler und einen ersten SP-Wandler seriell an mehrere in dem Kombinations-Steuerschaltungsabschnitt vorgesehene Register sendet, der Kombinations-Steuerschaltungsabschnitt Uplink-Kommunikationsdaten UPD seriell durch einen zweiten PS-Wandler und einen zweiten SP-Wandler an den Hauptsteuerschaltungsabschnitt erwidert, die ersten Downlink-Daten DND0 ein Nur-Schreibbefehl sind, der jedes Mal an das Hochgeschwindigkeits-Ausgangsregister in einem spezifischen Adressbereich in den Registern gesendet wird, welche Ein/Aus-Daten mehrerer Bits, die ein Hochgeschwindigkeits-Indirekt-Antriebssignal DOB sein sollen, als Sendedaten beinhaltet, die Hochgeschwindigkeitslast, die Teil oder alle der mehreren elektrischen Lasten ist, und zumindest hochgenaues Ein/Aus-Steuer-Timing erfordert, indirekt bei hoher Geschwindigkeit durch die Ein/Aus-Daten angetrieben wird, die zweiten Downlink-Daten DND1 Befehlsdaten und Adressdaten beinhalten, die Ein/Aus-Daten mehrerer Bits, die das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC sein sollen, an das Niedriggeschwindigkeit-Ausgangsregister schreibt, welches durch Adressdaten bezeichnet ist, oder numerische Daten als Steuerkonstanten, die anfangs eingestellt sind, oder variabel in Bezug auf das Konstanteneinstellregister eingestellt sind, schreibt, wenn die Befehlsdaten eine Schreibanweisung sind, die indirekte Last als Teil der mehreren elektrischen Lasten indirekt durch das Niedriggeschwindigkeits-Indirekt-Antriebssteuersignal DOC angetrieben wird, und die Ein/Aus-Signale durch den Indirekt-Öffnungs-/Schließsensor aus dem Kombinations-Steuerschaltungsabschnitt an den Hauptsteuerschaltungsabschnitt durch die Uplink-Kommunikationsdaten UPD erwidert werden.
  3. Bordelektroniksteuereinheit gemäß Anspruch 2, wobei die an das Auswahlregister gesendeten Auswahldaten, das im Kombinations-Steuerschaltungsabschnitt vorgesehen ist, dem Auswählen eines Signals aus mehreren Niedriggeschwindigkeits-Analog-Eingangssignalen ANL, die aus dem Niedriggeschwindigkeits-Analogsensor durch den Indirekt-Multiplexer eingegeben werden, und zum Eingeben eines Signals in den spezifischen Eingangskanal des Mehrkanal-A/D-Wandlers oder des Hochgeschwindigkeits-A/D-Wandlers, die in dem Hauptsteuerschaltungsabschnitt vorgesehen sind, dienen, der Mehrkanal-A/D-Wandler ein Sukzessivumwandlungstypwandler ist, der den eingebauten Multiplexer enthält, um eine Auswahlumschaltschaltung mehrerer Eingangskanäle zu sein, und wenn es den Mittelgeschwindigkeits-Analogsensor gibt, die Mittelgeschwindigkeits-Analog-Eingangssignale ANM an entsprechenden Eingangskanälen außer dem spezifischen Eingangskanal eingegeben werden, und der Hochgeschwindigkeits-A/D-Wandler entsprechende A/D-Wandler und Pufferspeicher enthält, um so einen Kanal oder mehreren Eingangskanälen zu entsprechen, der zu einem Typ gehört, in welchem Eingangsauswahlanweisungen für die mehreren Eingangskanäle nicht notwendig sind, und wenn es einen Hochgeschwindigkeits-Analogsensor gibt, die Hochgeschwindigkeits-Analog-Eingangssignale ANH an entsprechende andere Eingangskanäle als dem spezifischen Eingangskanal eingegeben werden.
  4. Bordelektroniksteuereinheit gemäß Anspruch 2, wobei die aus dem in dem Kombinations-Steuerschaltungsabschnitt vorgesehenen Auswahlregister gesendeten Auswahldaten dem Auswählen eines Signals aus mehreren Mittelgeschwindigkeits-Analog-Eingangssignalen ANM, die aus dem Mittelgeschwindigkeits-Analogsensor eingegeben werden, als die indirekten Eingangssignale durch den erweiterten indirekten Multiplexer oder einem Poststufen-Multiplexer, der Teil des erweiterten indirekten Multiplexer ist, und dem Eingeben der Signale an einen spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers, der im Hauptsteuerschaltungsabschnitt vorgesehen ist, dienen, mehrere Niedriggeschwindigkeits-Analog-Eingangssignale ANL, die aus dem Niedriggeschwindigkeits-Analogsensor eingegeben werden, an einem spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers über den erweiterten indirekten Multiplexer eingegeben werden, oder an dem spezifischen Eingangskanal des Hochgeschwindigkeits-A/D-Wandlers über vorgegebene Kanäle eines Vorstufen-Multiplexers und des Poststufen-Multiplexers, der Teil des erweiterten indirekten Multiplexer ist, eingegeben werden, und der Hochgeschwindigkeits-A/D-Wandler jeweilige A/D-Wandler und Pufferspeicher beinhaltet, um so einem Kanal oder mehreren Eingangskanälen zu entsprechen, der zu einem Typ gehört, in welchem Eingangs-Auswahlanweisungen für die mehreren Eingangskanäle nicht notwendig sind, und wenn es den Hochgeschwindigkeits-Analogsensor (103) gibt, die Hochgeschwindigkeits-Analog-Eingangssignale ANH an anderen jeweiligen Eingangskanälen als dem spezifischen Eingangskanal eingegeben werden.
  5. Bordelektroniksteuereinheit gemäß einem der Ansprüche 2 bis 4, wobei der Kombinations-Steuerschaltungsabschnitt weiter das Eingangsgatter beinhaltet, mit welchem die aus dem Indirekt-Öffnungs-/Schließsensor eingegebenen Ein/Aus-Signale eingegeben werden, die Uplink-Kommunikationsdaten UPD weiter die Ein/Aus-Signale des Indirekt-Öffnungs-/Schließsensors, die aus dem Eingangsgatter erhalten werden, beinhalten, Eingangsanschlüsse des Niedriggeschwindigkeits-Analogsensors und die Eingangsanschlüsse des Indirekt-Öffnungs-/Schließsensors individuell bereitgestellt sind, oder zumindest ein Teil von Eingangsanschlüssen gemeinsame Anschlüsse sind.
  6. Bordelektroniksteuereinheit gemäß Anspruch 5, wobei irgendeins oder ein Teil von Ein/Aus-Signalen aus dem Indirekt-Öffnungs-/Schließsensor oder Teil von Niedriggeschwindigkeits-Analogeingaben aus dem Niedriggeschwindigkeits-Analogsensor mit den gemeinsamen Anschlüssen verbunden ist, ein in dem Hauptsteuerschaltungsabschnitt vorgesehene Mikroprozessor CPU Digitalumwandlungswerte in Bezug auf Signalspannungen von Analogeingangskanälen, an welchen die Ein/Aus-Signale eingegeben werden, überwacht, bestimmend, dass ein Ein/Aus-Signal im Ein-Zustand ist, wenn der Digitalumwandlungswert gleich oder größer einem zweiten Schwellenwert ist, der höher als ein erster Schwellenwert ist, und bestimmend, dass ein Ein/Aus-Signal im Aus-Zustand ist, wenn der Digitalumwandlungswert gleich oder kleiner als der erste Schwellenwert ist.
  7. Bordelektroniksteuereinheit gemäß einem der Ansprüche 2 bis 6, wobei die in den zweiten Downlink-Daten DND1 enthaltenen Befehlsdaten weiter die Register-Batch-Leseanweisung, die Uplink-Erwiderungsstoppanweisung oder/und die Registeradresseinheits-Leseanweisung beinhalten, die Register-Batch-Leseanweisung eine Leseanweisung zum Berichten und Erwidern der gespeicherten Inhalte mehrerer Register, die im Kombinations-Steuerschaltungsabschnitt vorgesehen sind, nacheinander in der vorgegebenen Reihenfolge, nicht abhängig von den Adressdaten, ist die Registeradresseinheits-Leseanweisung eine Leseanweisung zum Berichten und Erwidern des gespeicherten Inhalts des Registers der bezeichneten Adresse, die in dem Kombinations-Steuerschaltungsabschnitt vorgesehen ist, ist, basierend auf den, den Befehlsdaten angehängten Adressdaten und wenn die Registeradresseinheits-Leseanweisung in der Uplink-Kommunikationsperiode erzeugt wird, in der ein Batch-Lesen durch die Register-Batch-Leseanweisung durchgeführt wird, die Uplink-Antwort suspendiert wird und die Registeradresseinheiten-Leseanweisung ausgeführt und gestartet wird, nachdem Daten, die bereits erwidert worden sind, in dem Hauptsteuerschaltungsabschnitt gültig gemacht sind, und die Uplink-Erwiderungsstoppanweisung eine Anweisung zum Suspendieren der Uplink-Erwiderung und valide machen der Daten, die bereits erwidert worden sind, in der Hauptsteuerschaltungsabschnitt ist.
  8. Bordelektroniksteuereinheit gemäß Anspruch 7, wobei das in dem Kombinations-Steuerschaltungsabschnitt vorgesehene Konstanteinstellregister weiter ein Abnormalitätsdatenregister beinhaltet, und das Abnormalitätsdatenregister Abnormalitätsdaten speichert, wenn eine Abnormalität bei der Unterbrechung oder dem Kurzschluss in einem Teil der Eingangs-/Ausgangsverdrahtung auftritt, oder wenn eine Abnormalität bei der Downlink-Kommunikation, die basierend auf Code-Inspektionsdaten bestimmt wird, die zu den zweiten Downlink-Daten DND1 zugefügt werden, auftritt, der Kommunikations-Steuerschaltungsabschnitt ein Leseanfragesignal REQ durch ein dedizierte Leitung in Bezug auf den Hauptsteuerschaltungsabschnitt erzeugt, wenn die Abnormalitätsdaten im Abnormalitätsdatenregister gespeichert sind, und der Hauptsteuerschaltungsabschnitt die Register-Batch-Leseanweisung oder die Registeradresseinheiten-Leseanweisung durch Empfangen des Leseanfragesignals REQ erzeugt.
  9. Bordelektroniksteuereinheit gemäß Anspruch 7 oder 8, wobei der Kombinations-Steuerschaltungsabschnitt ein Frageregister zum Speichern mehrerer Fragedaten für das periodische Überwachen des Betriebszustands des Hauptsteuerschaltungsabschnitts, ein Antwortregister zum Speichern von Antwortdaten aus dem Hauptsteuerschaltungsabschnitt in Bezug auf das Frageregister, und ein Korrektantwortdatenregister, das den jeweiligen Fragedaten korrespondierende Antwortdaten speichert, beinhaltet, die Uplink-Kommunikationsdaten UPD die Fragedaten beinhalten, und die Downlink-Kommunikationsdaten DND die durch den Hauptsteuerschaltungsabschnitt erzeugten Antwortdaten, die zu den Fragedaten korrespondieren, beinhalten, in den Fragedaten ein von mehreren Typen von in dem Frageregister gespeicherten Fragedaten irregulär ausgewählt und verwendet wird und die einmal ausgewählten Fragedaten gemeinsame Fragedaten in Bezug auf Uplink-Kommunikationsdaten UPD mehrerer Male sind, der Kombinations-Steuerschaltungsabschnitt die im Antwortregister gespeicherten Antwortdaten mit den Inhalten des Korrektantwort-Datenregisters, entsprechend den aktuellen Inhalten des Frageregisters vor Ändern der Inhalte mehrerer Fragedaten vergleicht, um dadurch die Anwesenheit einer Steuerabnormalität durch den Hauptsteuerschaltungsabschnitt zu bestimmen, und in den Fragedaten die Frageinhalte aktualisiert und geändert werden, nachdem eine vorgegebene Wartezeit auf die Antwort verstreicht, und eine Bestimmung einer Kommunikationsabnormalität durch den Kombinations-Steuerschaltungsabschnitt vorgenommen wird, wenn eine verstrichene Zeit ab der vorherigen Aktualisierung und Änderung bei der jetzigen Aktualisierung und Änderung eine vorbestimmte Zeit übersteigt.
  10. Bordelektroniksteuereinheit gemäß einem der Ansprüche 2 bis 9, wobei der Befehl in den zweiten Downlink-Daten DND1 weiter eine Ungültig-Anweisung enthält, und wenn die Befehlsdaten die Ungültig-Anweisung sind, die nachfolgenden Adressdaten und angehängten Daten in Bezug auf die Adressdaten in dem Kombinations-Steuerschaltungsabschnitt ignoriert werden.
  11. Bordelektroniksteuereinheit gemäß einem der Ansprüche 2 bis 10, wobei die mehreren elektrischen Lasten weiter eine direkte Last enthalten, welche direkt durch das durch den Hauptsteuerschaltungsabschnitt erzeugte Direktantriebssteuersignal DOA angetrieben wird, die direkte Last ein Motor ist, der eine Drosselklappen-Öffnungsposition steuert, und eine negative Rückkopplungssteuerung des Motors durch den Hauptsteuerschaltungsabschnitt gemäß Ausgangssignalen eines Gaspedalpositionssensors und eines Drosselpositionssensors als die Mittelgeschwindigkeits-Analogsensoren durchgeführt wird, die Hochgeschwindigkeitslast eine Elektromagnetspule zum Antreiben eines Solenoidventils für Kraftstoffeinspritzung oder einer Zündspule in einem Mehrzylinder-Bordmotor ist, und diese Hochgeschwindigkeitslast eine Steuerung des Antriebs oder Stopp gemäß einem Kurbelwinkelsensor als dem Direktöffnungs-/Schließsensor innerhalb eines Fehlerbereichs des Kurbelwinkels von 1 Grad oder weniger durchführt, die indirekte Last ein Motor für eine Pumpe, eine Elektromagnetkupplung, Hilfsmaschinen, die durch das Solenoidventil typisiert sind, einen Heizer für Abgas oder ein elektromagnetisches Relais für eine Laststromversorgung ist, und ein Teil oder alle von ihnen in der Hochgeschwindigkeitslast enthalten sein können, und die Sendeperiode der Downlink-Kommunikationsdaten DND 2 bis 5 µs beträgt und ein bevorzugter typischer Wert 2,5 µs beträgt, während die Antwortperiode der Uplink-Kommunikationsdaten UPD 2 bis 5 ms ist und ein bevorzugter typischer Wert einer notwendigen Zeit für eine Erwiderung 0,4 ms beträgt.
  12. Bordelektroniksteuereinheit gemäß Anspruch 11, wobei der Hochgeschwindigkeits-Analogsensor ein Klopfsensor zum Messen von Vibrationsgeräusch eines Motors ist, eine digitale Umwandlungszeit, welche notwendig ist, damit der Hochgeschwindigkeits-A/D-Wandler oder der Mehrkanal-A/D-Wandler eine Digitalwandlung eines analogen Eingangssignals durchführen, ein Wert ist, der gleich oder kleiner als die Übertragungszeit der Downlink-Kommunikationsdaten DND in einem Mal ist.
DE112014006881.0T 2014-08-22 2014-08-22 Bordelektroniksteuereinheit Ceased DE112014006881T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/071999 WO2016027367A1 (ja) 2014-08-22 2014-08-22 車載電子制御装置

Publications (1)

Publication Number Publication Date
DE112014006881T5 true DE112014006881T5 (de) 2017-05-04

Family

ID=55350344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006881.0T Ceased DE112014006881T5 (de) 2014-08-22 2014-08-22 Bordelektroniksteuereinheit

Country Status (5)

Country Link
US (1) US10385796B2 (de)
JP (1) JP6125111B2 (de)
CN (1) CN106573583B (de)
DE (1) DE112014006881T5 (de)
WO (1) WO2016027367A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170293311A1 (en) * 2016-04-12 2017-10-12 Goodrich Corporation Temperature control systems
JP6835676B2 (ja) * 2017-07-05 2021-02-24 株式会社ダイヘン 電源システム、電源装置、制御方法及び制御プログラム
CN107839545A (zh) * 2017-11-17 2018-03-27 四川大能科技有限公司 智能油门踏板及电动汽车
CN107887227A (zh) * 2017-12-12 2018-04-06 蚌埠依爱电子科技有限责任公司 一种养殖舍环境控制器的继电器驱动信号校验方法
CN109358867B (zh) * 2018-08-30 2022-06-03 阿波罗智能技术(北京)有限公司 无人车应用自动升级方法、装置、系统及存储介质
CN108924170B (zh) * 2018-09-21 2024-04-23 深圳市领世达科技有限公司 车辆数据转换装置
CN109558350B (zh) * 2018-11-20 2023-04-14 海信空调有限公司 一种程序监控复用端口、控制方法和家用电器
JP2020098565A (ja) * 2018-12-13 2020-06-25 株式会社村田製作所 インターフェース回路、及び通信装置
KR102270470B1 (ko) * 2018-12-21 2021-06-29 한국전자기술연구원 센서별 대역폭 가변형 아날로그 디지털 변환기
JP7276265B2 (ja) * 2020-06-30 2023-05-18 株式会社安川電機 生産システム、上位制御装置、制御装置、通信方法、及びプログラム
JP2022056083A (ja) * 2020-09-29 2022-04-08 キヤノン株式会社 画像読取装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244218A (ja) * 1992-02-27 1993-09-21 Shinko Electric Co Ltd サイクリック伝送のフレ−ム構成
JP3498106B2 (ja) 1995-05-12 2004-02-16 株式会社ルネサステクノロジ アナログ・ディジタル変換器
JPH09252492A (ja) * 1996-03-14 1997-09-22 Hitachi Ltd 複数のセンサ信号を多重化するセレクタとこれを制御する制御装置
JP3925062B2 (ja) * 2000-09-19 2007-06-06 三菱電機株式会社 車載電子制御装置
JP4016792B2 (ja) * 2002-10-16 2007-12-05 日産自動車株式会社 移動体情報配信システム
JP4376119B2 (ja) * 2004-04-28 2009-12-02 本田技研工業株式会社 内燃機関の制御装置
JP4242405B2 (ja) * 2006-09-15 2009-03-25 三菱電機株式会社 車載電子制御装置
DE102008004551A1 (de) * 2007-01-17 2008-07-24 Continental Teves Ag & Co. Ohg Schaltungsanordnung für einen Kraftfahrzeugdatenbus
JP4476320B2 (ja) 2007-11-26 2010-06-09 三菱電機株式会社 監視制御回路を有する車載電子制御装置
US8227944B2 (en) * 2009-01-06 2012-07-24 O2Micro Inc Vertical bus circuits
CN202694067U (zh) * 2012-07-18 2013-01-23 绍兴文理学院 一路输入多路输出模拟信号隔离传送装置

Also Published As

Publication number Publication date
WO2016027367A1 (ja) 2016-02-25
US10385796B2 (en) 2019-08-20
JP6125111B2 (ja) 2017-05-10
CN106573583B (zh) 2019-02-22
US20170101958A1 (en) 2017-04-13
JPWO2016027367A1 (ja) 2017-04-27
CN106573583A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
DE112014006881T5 (de) Bordelektroniksteuereinheit
EP0826102B1 (de) Verfahren und vorrichtung zur steuerung einer antriebseinheit eines fahrzeugs
DE112019003887T5 (de) Steuerung mehrerer antriebe unter verwendung eines oder mehrerer mit den mehreren antrieben assoziierter parameter
DE102006028695B4 (de) Elektronisches Steuersystem mit Fehlfunktionsüberwachung
DE69428633T2 (de) Fahrzeugsdiagnosesystem
DE102008063625A1 (de) Fahrzeug-Elektroniksteuervorrichtung mit einem Überwachungssteuerschaltkreis
DE3144638C2 (de) Steuereinrichtung für die Kraftstoffeinspritzung in die Zylinder eines Brennkraftmotors
DE102007004634A1 (de) Verteilte Diagnosearchitektur
DE112006000819T5 (de) Diagnose- und Vorhersageverfahren und -system
DE10243589A1 (de) Fahrzeugelektroniksteuereinrichtung
DE102011101904A1 (de) Modulare Temperaturverhaltensdiagnose für ein Fahrzeug
DE102020118225A1 (de) Anomaliebestimmungsvorrichtung und Anomaliebestimmungssystem
DE102006005515A1 (de) Elektronische Fahrzeug-Steuervorrichtung
DE102012211301B4 (de) Maschinensteuersystem
DE19616855B4 (de) Verfahren zur Datenverarbeitung in einer numerisch gesteuerten Antriebseinheit
DE19947252A1 (de) Vorrichtung und Verfahren zur Steuerung einer Antriebseinheit
DE102015111127B4 (de) Motorsteuervorrichtung
DE102009026807A1 (de) Verfahren und Vorrichtung zur Fehlerüberwachung eines mehrere Anlagen aufweisenden Gesamtsystems
DE102008034150A1 (de) Sicherheitsüberwachung mit Hilfe von Verbindungsleitungen zwischen Steuergeräten eines Kraftfahrzeugs
DE102006016308A1 (de) Signalverarbeitungsschaltung für eine analoge Eingabe
DE102012005197B3 (de) Verfahren zur Optimierung einer Brennkraftmaschine
DE102018115208A1 (de) System und Verfahren zur Bewertung des Fahrzeugkraftstoffeinspritzsystems
DE10138045B4 (de) Vorrichtung und Verfahren zur CPU-Diagnose
DE102009038641A1 (de) Steuergerät
EP4058666B1 (de) Verfahren und system zum kalibrieren einer steuerung einer maschine

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final