DE112014005250T5 - Verfahren zum Herstellen eines elektronischen Chipträgers, Chipträger und Satz solcher Träger - Google Patents

Verfahren zum Herstellen eines elektronischen Chipträgers, Chipträger und Satz solcher Träger Download PDF

Info

Publication number
DE112014005250T5
DE112014005250T5 DE112014005250.7T DE112014005250T DE112014005250T5 DE 112014005250 T5 DE112014005250 T5 DE 112014005250T5 DE 112014005250 T DE112014005250 T DE 112014005250T DE 112014005250 T5 DE112014005250 T5 DE 112014005250T5
Authority
DE
Germany
Prior art keywords
layer
openings
page
chip
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014005250.7T
Other languages
English (en)
Other versions
DE112014005250B4 (de
Inventor
Eric Eymard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
LINXENS MICROTECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LINXENS MICROTECH filed Critical LINXENS MICROTECH
Publication of DE112014005250T5 publication Critical patent/DE112014005250T5/de
Application granted granted Critical
Publication of DE112014005250B4 publication Critical patent/DE112014005250B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

In diesem Verfahren für die Herstellung von zumindest einem elektrischen Chipträger 12, wird der Träger aus einer Platte 26 gefertigt, welche eine erste Seite 16 umfasst, welche dazu eingerichtet ist, in Kontakt mit einem Chipleser zu sein, eine zweiten Seite 20 umfasst, welche mit einer ersten Schicht A aus elektrisch leitfähigem Material bedeckt ist und dazu eingerichtet ist mit einer RF Antenne verbunden zu werden und einen Kern 35 umfasst, welcher aus einem elektrisch isolierenden Material gefertigt ist, welcher die erste Seite 16 von der zweiten Seite 20 trennt. Das Verfahren umfasst die Schritte des Bohrens von zumindest einer Durchgangsöffnung 36 durch die Platte 26, des Abscheidens einer Schicht C aus elektrisch leitfähigem Material auf der ersten Seite 16 und des chemischen Ätzens einer ersten elektrischen Schaltung 32 und einer zweiten elektrischen Schaltung 34 auf der ersten Seite 16 und entsprechend der zweiten Seite 20. Entsprechend der Erfindung umfasst das Verfahren vor dem chemischen Ätzschritt einen Schritt des Abscheidens einer dritten Schicht D aus elektrisch leitfähigem Material in der Öffnung oder Öffnungen 36, das das elektrisch isolierende Material in der entsprechenden Öffnung oder Öffnungen 36 bedeckt, und welches nach dem chemischen Ätzschritt die erste elektrische Schaltung 32 und die zweite elektrische Schaltung 34 elektrisch verbindet.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines elektronischen Chipträgers. Die Erfindung betrifft auch einen solchen elektronischen Chipträger und einen Satz solcher elektronischer Chipträger.
  • Im Feld der Träger für elektronische Chips ist es gängige Praxis zweiseitige Chipträger zu produzieren, welche eine erste Seite umfassen, die dazu eingerichtet ist mit einem Chipleser in Kontakt zu sein und eine zweite Seite, welche der ersten Seite gegenüberliegt, welche dazu eingerichtet ist mit einer RF-Antenne verbunden zu sein. Wenn ein Chip mit einem solchen Träger verbunden ist, ist ein Terminal in der Lage Kommunikation mit dem Chip herzustellen, entweder mittels einem Kontakt auf der ersten Seite oder kontaktfrei über die RF-Antenne, welche mit der zweiten Seite verbunden ist.
  • Die 11 und 12 zeigen teilweise ein Satz 500 von Chipträgern 502 in Übereinstimmung mit dem Stand der Technik. Insbesondere zeigt 11 eine Seite 504 des Satzes 500, welcher einer ersten Seite 506 eines jeden Chipträgers 502 entspricht. Entsprechend zeigt 12 eine Seite 508 des Satzes 500, welche einer zweiten Seite 510 eines jeden Chipträgers 502 entspricht.
  • Der Satz 500 von Chipträgern umfasst entlang seiner Breite W500 zwei längliche Kanten 512 und 514 und zwei Chipträger 502 zwischen den zwei Kanten 512, 514. Weiterhin umfasst der Satz 500 entlang seiner Länge L500 eine Vielzahl von Chipträgern 502 von welchen drei Reihen aus zwei Trägern in diesen Figuren sichtbar sind.
  • Jeder Chipträger 502 erstreckt sich entlang der Länge L500 des Satzes 500 über eine Länge L502, welche gleich 14,25 mm ist, welche ebenso mit „Pitch” des Trägers 502 bezeichnet ist.
  • Auf jeder der Seiten 504, 508 umfasst jede der Kanten 512, 514 eine Stromversorgungsleitung 516a, 516b, 518a, 518b, welche ebenso als „Stromversorgungskette” bezeichnet wird, welche aus einem elektrisch leitfähigen Werkstoff hergestellt ist. Die Stromversorgungsleitungen 516a, 516b, 518a, 518b erstrecken sich über die gesamte Länge L500 des Satzes 500 und können elektrische Energie zu den entsprechenden Seiten 504, 508 liefern.
  • Jede erste Seite 506 umfasst eine erste elektrische Schaltung 520, welche dazu eingerichtet ist in Kontakt mit einem Chipleser zu sein und mit den Stromversorgungsketten 516a, 516b verbunden zu sein. Jede zweite Seite 510 umfasst eine zweite elektrische Schaltung 522, welche dazu eingerichtet ist mit einer RF-Antenne verbunden zu sein und mit den Stromversorgungsketten 518a, 518b verbunden zu sein. Die Ketten 516a, 516b ermöglichen es jeder ersten Schaltung 520 mit Strom versorgt zu werden, um eine elektrolytische Abscheidung (engl. electrodeposition) von Material, wie z. B. Gold, auf jeder ersten Schaltung 520 auszuführen. Die Ketten 518a, 518b ermöglichen es jeder zweiten Schaltung 522 mit Strom versorgt zu werden, um eine elektrolytische Abscheidung von Material, wie beispielsweise Gold, auf jeder zweiten Schaltung 522 auszuführen.
  • Jede erste elektrische Schaltung 520 umfasst Kontaktbereiche 524 mit dem Chipleser. Die Kontaktbereiche 524 sind mit leitfähigem Metall bedeckt, wie beispielsweise Kupfer, und umfassen unter dem leitfähigen Metall, Öffnungen 526, welche auf jeder zweiten Seite 510 enden.
  • Jede zweite elektrische Schaltung 522 umfasst zwei Punkte zum Verbinden 528, 530 mit der RF-Antenne.
  • Während der Befestigung eines Chips auf jedem Träger 502, und genauer mit der entsprechenden zweiten Seite 510, um eine Verbindung zwischen dem Chipleser und dem Chip zu ermöglichen, werden Drähte zwischen diesem Chip und den Kontaktbereichen 524 verbunden und durch die entsprechenden Öffnungen 526 geführt.
  • Während der Herstellung des Satzes 500, oder genauer, von einem der Träger 502, um Schritte der elektrolytischen Abscheidung, von beispielsweise Gold, auf die erste 520 und die zweite 522 elektrischen Schaltungen, durchzuführen, welche grundsätzlich aus Kupfer gefertigt sind, ist es notwendig elektrische Leistung zu den entsprechenden ersten 506 und zweiten 512 Trägerseiten 502 zu liefern, d. h. die ersten 520 und zweiten 522 elektrischen Schaltungen mittels der entsprechenden Ketten 516a, 516b und 518a, 518b zu versorgen. Weiterhin muss während des Herstellens des Trägers 502 der Durchmesser der Öffnungen 526 ausreichend sein, um den Drähte zum Verbinden zwischen den Kontaktbereichen 524 und dem elektronischen Chip zu ermöglichen hindurchgeführt zu werden. Zusätzlich wird die Verbindung eines jeden Drahtes mit dem entsprechenden Kontaktbereich 524 innerhalb der entsprechenden Öffnung 526 ausgeführt, um dabei die Verwendung einer relativ substantiellen Drahtlänge zwischen dem Chip und dem Kontaktbereich 524 zu implizieren. In einer Variante ist der Draht in der Öffnung zwischen dem Kontaktbereich und einem Ring verbunden, welcher aus leitfähigem Material gefertigt ist und auf der zweiten Seite 510 um die Öffnung 526 herum positioniert ist, dann wird eine Verbindung zwischen dem Chip und dem Ring hergestellt. Jedoch ermöglichen es die Drähte in solchen Trägern jeden Kontaktbereich 524 mit dem Chip zu verbinden und entsprechend beanspruchen die Öffnungen 526 ein großes Volumen. Da die zweite Seite die Punkte zum Verbinden 528, 530 der RF-Antenne umfasst, sind die Abmessungen der zweiten elektrischen Schaltung 522 so dass die Länge L502 eines jeden Chipträgers 502 in der Größenordnung von 14,25 mm oder größer als 14,25 mm ist. Insbesondere, gemäß den in Kraft befindlichen Standards für Chipträger, wie beispielsweise ISO/IEC Standard 7816-2:2007, muss die Länge eines Chipträgers ein Vielfaches von 4,75 mm sein, wodurch ein Chipträger mit möglichen Abmessungen von 4,75 mm, 9,5 mm, 14,25 mm, etc. impliziert ist. Zusätzlich umfassen die Chipträger 502 elektrische Stromversorgungsketten auf beiden Seiten, und implizieren dadurch die elektrolytischen Abscheidungsschritte von Gold, wobei das Gold auf jeder der Ketten 516a, 516b, 518a, 518b elektrolytisch abgeschieden wird. Dies führt zu höheren Herstellungskosten.
  • Das Ziel der Erfindung ist es einen Chipträger bereitzustellen, welcher eine erste Seite zum Kontaktieren mit einem Chipleser und eine zweite Seite zum Verbinden mit einer RF-Antenne umfasst, mit welchem die Verbindung von elektrischen Chips vereinfacht wird und die Herstellkosten derselben reduziert wird. Zu diesem Zweck ist der Gegenstand der Erfindung ein Verfahren zum Herstellen zumindest eines elektrischen Chipträgers, wobei dieser Träger auf Basis einer Platte („wafer”) hergestellt wird, welche eine erste Seite umfasst die dazu eingerichtet ist in Kontakt mit einem Chipleser zu sein und eine zweite Seite, gegenüber der ersten Seite, welche durch eine erste Schicht von elektrisch leitendem Material bedeckt ist und dazu eingerichtet ist mit einer RF-Antenne verbunden zu werden, und einen Kern umfasst, welcher von einem elektrisch isolierenden Material gefertigt ist, welcher die erste Seite von der zweiten Seite trennt, wobei das Verfahren die folgenden Schritte umfasst:
    • a) Bohren zumindest einer Durchgangsöffnung durch die Platte, entlang einer Richtung, die lotrecht zu der Platte ist;
    • b) Abscheiden einer zweiten Schicht von elektrisch leitendem Material auf der ersten Seite, wobei die zweite Schicht dazu geeignet ist die Öffnung oder Öffnungen zu bedecken, und
    • c) chemisches Ätzen der ersten und zweiten elektrischen Schaltungen auf der ersten Seite und bzw. auf der zweiten Seite.
  • In Übereinstimmung mit der Erfindung umfasst das Verfahren vor dem Schritt des chemischen Ätzens den folgenden Schritt:
    • b1) Abscheiden einer dritten Schicht von leitfähigen Material in der Öffnung oder den Öffnungen, wobei die dritte Schicht aus einem elektrisch leitenden Material hergestellt ist, welches geeignet ist das elektrisch isolierende Material des Kerns in der entsprechenden Öffnung oder den Öffnungen zu bedecken, wobei die dritte Schicht von elektrisch leitfähigem Material die ersten und zweiten elektrischen Schaltungen elektrisch verbindet, nachfolgend dem Schritt des chemischen Ätzens c).
  • Aufgrund der Erfindung, ermöglicht die dritte Schicht von leitfähigem Material der Öffnung oder den Öffnungen und genauer dem isolierenden Material in der Öffnung elektrisch sensibilisiert zu werden, um die ersten und zweiten elektrischen Schaltungen zu verbinden. Zusätzlich stellt jede Öffnung durch die Erfindung eine Verbindung zwischen der ersten Seite und der zweiten Seite her und während des Verbindens des Chips mit der zweiten Seite reicht es aus einen sehr kleinen Draht zwischen dem Chip und Teilen der zweiten elektrischen Schaltung zu löten, welche elektrisch mit den Öffnungen verbunden sind. Somit ist die Größe der Bereiche zum Verbinden zwischen dem Chip und der ersten und zweiten elektrischen Schaltungen miniaturisiert, wodurch es ermöglicht wird einen Chipträger zu produzieren, dessen Pitch gleich 9,5 mm ist.
  • Gemäß anderer vorteilhafter Aspekte dieser Erfindung umfasst das Herstellungsverfahren weiterhin eines oder mehrere der folgenden Merkmale, welche einzeln oder gemäß jeder technisch zulässigen Kombination herangezogen werden können:
    Nachfolgend zu dem Schritt des Abscheidens b) und vor dem Schritt des chemischen Ätzens c) umfasst das Verfahren den folgenden Schritt b2):
    Elektrolytische Abscheidung einer vierten Schicht von elektrisch leitfähigem Material auf der zweiten Seite und in jeder Öffnung durch die Verbindung von nur einer der zwei Seiten mit einer Stromversorgungsquelle.
  • Nachdem Schritt des Ätzens, umfasst das Verfahren die folgenden Schritte d) und e):
    Die elektrolytische Abscheidung einer fünften Schicht von elektrisch leitfähigem Material auf der ersten Seite und das elektrolytische Abscheiden einer sechsten Schicht von elektrisch leitfähigem Material auf der zweiten Seite, wobei die Schritte des elektrolytischen Abscheidens der fünften und sechsten Schichten durch die Verbindung der ersten und zweiten elektrischen Schaltungen mit einer Stromversorgungsquelle auf nur einer Seite der ersten elektrischen Schaltung 32 ausgeführt werden.
  • In dem Schritt der elektrolytischen Abscheidung der fünften Schicht wird eine erste einseitige Elektrolyse ausgeführt, wobei die zweite Seite durch ein erstes Maskierungselement maskiert ist, während in dem Schritt der elektrolytischen Abscheidung der sechsten Schicht eine zweite einseitige Elektrolyse ausgeführt wird, wobei die erste Seite mit einem zweiten Maskierungselement maskiert ist.
  • Vor der elektrolytischen Abscheidung der fünften und sechsten Schicht wird eine Nickelschicht elektrolytisch auf zumindest einer von der dritten oder vierten Schichten abgeschieden.
  • Die dritte Schicht ist aus einem kohlestoffbasierten Material hergestellt.
  • Die fünften und sechsten Schichten aus elektrisch leitfähigem Material sind aus einem goldbasierten Material hergestellt.
  • In dem Schritt des Bohrens werden erste und zweite Öffnungen gebohrt, wobei die ersten Öffnungen auf der ersten Seite in der Nähe eines Kontaktbereichs oder von Kontaktbereichen eines Chiplesers gebohrt werden und die zweiten Öffnungen außerhalb des Kontaktbereichs oder der Kontaktbereich gebohrt werden, wobei nachfolgend dem Schritt des Ätzens die zweite elektrische Schaltung zwei Punkte zum Verbinden der RF-Antenne umfasst und wobei eine elektrische Durchgängigkeit zwischen jeder zweiten Öffnung und dem entsprechenden Kontaktpunkt erreicht wird.
  • Nachfolgend dem Schritt des Ätzens umfasst die zweite elektrische Schaltung einen Bereich oder Bereiche zum Verbinden mit dem Chip, wobei jeder Verbindungsbereich elektrisch mittels einer vierten Schicht mit einer entsprechenden zweiten Öffnung verbunden ist.
  • Ein anderes Ziel der Erfindung ist ein elektronischer Chipträger, wobei dieser Träger eine Platte umfasst, welcher zumindest eine Öffnung umfasst, die durch die Platte hindurchgeht entlang einer Richtung, welche lotrecht zu der Platte ist, wobei eine erste Seite eine erste elektrische Schaltung umfasst und dazu eingerichtet ist mit einem Chipleser in Kontakt zu sein, wobei die erste elektrische Schaltung eine Öffnung oder Öffnungen auf der ersten Seite bedeckt, wobei eine zweite Seite, gegenüber der ersten Seite, eine zweite elektrische Schaltung umfasst und dazu eingerichtet ist mit einer RF-Antenne verbunden zu werden, ein Kern, welcher aus elektrisch isolierendem Material gefertigt ist die erste Seite von der zweiten Seite trennt. In Übereinstimmung mit der Erfindung, ist eine Schicht aus elektrisch leitfähigem Material in der Öffnung oder den Öffnungen angeordnet, wobei die Schicht aus elektrisch leitfähigem Material das elektrisch isolierende Material in der entsprechenden Öffnung oder den Öffnungen bedeckt und die erste Schaltung und die zweite Schaltung elektrisch verbindet.
  • Entsprechend anderen vorteilhaften Aspekten der Erfindung umfasst der Träger weiterhin eine oder mehrere der folgenden Merkmale, welche eigenständig oder gemäß jeder technisch zulässigen Kombination bereitgestellt sind:
    Die erste Seite bildet ein Viereck, wobei die kürzeste Kante des Vierecks eine Länge aufweist die gleich 9,5 mm ist mit einem Fehlerbereich von 2%.
  • Die zweite elektrische Schaltung umfasst einen Bereich oder Bereiche zum Verbinden mit dem Chip, wobei jeder Verbindungsbereich elektrisch mit einer entsprechenden Öffnung verbunden ist.
  • Ein weiteres Ziel der Erfindung ist ein Satz von Chipträgern, wobei der Satz entlang dessen Breite zwei Kanten umfasst und zumindest zwei Chipträger zwischen den zwei Kanten umfasst und wie oben beschrieben ist.
  • Vorteilhafterweise umfasst der Satz nur auf einer Seite, welche der ersten Seite oder der zweiten Seite entspricht, zumindest eine elektrische Stromversorgungsleitung, welche sich entlang der Länge des Satzes erstreckt und elektrisch mit jeder entsprechenden elektrischen Schaltung verbunden ist, entweder mittels Abzweigungen oder mittels einer Schicht von elektrisch leitfähigem Material, welche in der Öffnung oder den Öffnungen angeordnet ist.
  • Die Erfindung wird besser verstanden werden und andere Vorteile davon werden klarer hervortreten, im Lichte der folgenden Beschreibung, welche nur durch nicht einschränkende Beispiele gegeben ist und unter Bezugnahme auf den beigefügten Figuren ist in welchen:
  • 1 eine teilweise Draufsicht auf eine erste Seite eines Satz von Chipträgern in Übereinstimmung mit einer ersten Ausführungsform der Erfindung ist;
  • 2 eine teilweise Draufsicht auf eine zweite Seite, gegenüber der ersten Seite, des Satzes von Chipträgern der 1 ist;
  • 3 ein teilweiser Querschnitt entlang einer Ebene III in 1, von einem der Chipträger von 1, welcher mit einem Chip verbunden ist, ist;
  • 4 ein Flussdiagramm eines Verfahrens zum Herstellen des Satzes der 1 und 2 ist;
  • 5 ein Querschnitt, analog zu 3, eine Platte ist, welcher in der Herstellung des Chipträgers aus 3 genutzt wird;
  • 6 ein Querschnitt analog zu 5 ist, nachfolgend dem Schritt des Bohrens von Öffnungen und des Abscheidens von zweiten und dritten Schichten von leitfähigem Material ist;
  • 7 ein Querschnitt ist, analog zu 6, nach den Schritten der elektrolytischen Abscheidung einer vierten Schicht von leitfähigem Material;
  • 8 eine Draufsicht auf einen Einzelschicht-Elektrolyseaufbau ist, welcher in den Schritten der elektrolytischen Abscheidung von fünften und sechsten Schichten von leitfähigen Materialien genutzt wird;
  • 9 eine teilweise Draufsicht ist, analog zu 1, einer ersten Seite eines Satzes von Chipträgern in Übereinstimmung mit einer zweiten Ausführungsform der Erfindung;
  • 10 eine teilweise Draufsicht ist, analog zu 2, einer zweiten Seite gegenüber der ersten Seite des Satzes von Chipträgern aus 9;
  • 11 eine teilweise Draufsicht auf eine erste Seite ist, eines Satzes von Chipträgern gemäß dem Stand der Technik; und
  • 12 eine teilweise Draufsicht ist, auf eine zweite Seite gegenüber der ersten Seite, auf den Satz von Chipträgern aus 11.
  • In den 1 und 2 umfasst ein Satz 10 von Chipträgern sechs Chipträger 12. Insbesondere zeigt 1 eine Seite 14 des Satzes 10, welche der ersten Seite 16 eines jeden Chipträgers 12 entspricht. 2 zeigt eine Seite 18 des Satzes 10, welche einer zweiten Seite 20 eines jeden Chipträgers 12, gegenüber dessen erster Seite 16, entspricht.
  • Der Satz 10 von Chipträgern bildet einen Streifen, welcher entlang einer Querabmessung des Satzes 10, d. h. entlang seiner Breite W10, Reihen von zwei Trägern 12 umfasst, welche nacheinander entlang einer Längsabmessung des Satzes 10 angeordnet sind, d. h. entlang seiner Länge L10. In der Praxis und wie durch die Achslinien, welche sich von dem Satz 10 in den 1 und 2 erstrecken, umfasst der Satz 10 viele Dutzende oder Hunderte von Reihen von zwei Trägern 12, wobei einer nach dem anderen entlang der Länge L10 des Satzes 10 ist. Der Satz 10 umfasst entlang seiner Breite W10 zwei Kanten 22 und 24, und jede Reihe von zwei Trägern ist zwischen den zwei Kanten 22 und 24.
  • Der Rest der Beschreibung fokussiert sich auf die mittige Reihe der zwei Träger 12, welche in den 1 und 2 gezeigt sind, ist jedoch auch auf die anderen Reihen von zwei Trägern 12 anwendbar.
  • Jeder Chipträger 12 erstreckt sich über eine Länge L12, welche gleich 9,5 mm ist, welche auch als der Pitch des Trägers 12 bezeichnet wird.
  • Jeder Chipträger 12 umfasst eine Platte 26, welche die erste Seite 16 und die zweite Seite 20 bildet.
  • In der Praxis bilden die Platten 26 eines jeden Trägers 12 einen einzigen kontinuierlichen Streifen, dessen Breite sich zwischen den Kanten 22 und 24 erstreckt und dessen Länge sich über viele Meter, und genauer über eine Länge, welche der Länge L10 des Satzes 10 entspricht, erstreckt.
  • Auf der Seite 14 und daher auf jeder der ersten Seiten 16 umfassen die Kanten 22, 24 jeweils eine Stromversorgungsleitung oder „Stromversorgungskette” 28a, 28b, welche aus einem elektrisch leitfähigem Material, wie beispielsweise Kupfer, gefertigt ist. Die Stromversorgungsleitungen 28a, 28b erstrecken sich über die gesamte Länge L10 des Satzes 10 und können elektrische Leistung zu der Seite 14 liefern. Die Stromversorgungsleitungen 28a, 28b sind um die Löcher 29 herum positioniert, welche durch die Chipträger 12 und die Platte 26 hindurchgehen. Die Löcher 29 sind dazu eingerichtet Mittel zu beinhalten, welche geeignet sind den Satz 10 parallel zu seiner Länge L10 entlang einer Fertigungslinie des Satzes 10 zu bewegen, wie Antriebsfinger.
  • Jede erste Seite 16 umfasst eine erste elektrische Schaltung 32, welche dazu eingerichtet ist in Kontakt mit einem Chipleser zu sein und mit einer entsprechenden Stromversorgungsleitung 28a, 28b durch Abzweigungen 32a und 32b verbunden zu sein.
  • Jede zweite Seite 20 umfasst eine zweite elektrische Schaltung 34, welche dazu eingerichtet ist mit einer RF-Antenne (nicht gezeigt) verbunden zu sein.
  • Jede Platte 26 umfasst vor dem Fertigen des entsprechenden Trägers 12 und wie in 5 gezeigt eine erste Schicht A von leitfähigem Material auf der zweiten Seite 20 und eine Schicht B von Klebstoff auf der ersten Seite 16, als auch einen Kern 35, welcher aus einem elektrisch isolierenden Material hergestellt ist und jede erste Seite 16 von der entsprechenden zweiten Seite 20 trennt. Das elektrisch isolierende Material ist vorzugsweise Epoxy-Glas.
  • Jede Platte 26 umfasst sechs erste Öffnungen 36 und zwei zweite Öffnungen 38, welche dadurch hindurchgehen in einer Richtung, welche lotrecht auf die Platte ist. Insbesondere sind die sechs ersten Öffnungen 36 und zwei zweiten Öffnungen 38 auf der einen Seite offen, hin zur zweiten Seite 20 und auf der anderen Seite auf der ersten Seite 16 durch die zweite Schicht C aus elektrisch leitfähigem Material bedeckt. Wie in 3 für eine der ersten Öffnungen 36 gezeigt, umfasst jede erste Öffnung 36 an ihren seitlichen Wänden auf der Höhe des Kerns 35 und der Schicht aus Klebstoff eine dritte Schicht D aus elektrisch leitfähigem Material, welche durch eine vierte Schicht E aus elektrisch leitfähigem Material bedeckt ist.
  • Jede erste elektrische Schaltung 32 umfasst Bereiche 40 zum Kontaktieren mit einem Chipleser. Wie in 3 gezeigt sind die Kontaktbereiche 40 auf einer ersten Seite 16 angeordnet und bedecken die ersten Öffnungen 36. Die Kontaktbereiche 40 umfassen, von der ersten Öffnung 36 nach außen, eine zweite Schicht C, entlang mit der vierten Schicht E aus elektrisch leitfähigem Material und eine fünfte Schicht F aus elektrisch leitfähigem Material. Zusätzlich ist die zweite Schicht C in Kontakt mit der dritten Schicht D und der vierten Schicht E in dem Bereich der ersten Öffnungen 36.
  • Allgemeiner umfasst die erste Schaltung 32 die zweite Schicht C entlang mit der vierten Schicht E und der fünften Schicht F.
  • Die zweite elektrische Schaltung 34 umfasst zwei Punkte zum Verbinden 44 und 46 mit der RF-Antenne. Die zweite Schaltung 34 umfasst die erste Schicht A entlang mit der vierten Schicht E und der sechsten Schicht G, welche aus elektrisch leitfähigem Material hergestellt sind. Die sechste Schicht G ist ebenso im Inneren jeder ersten Öffnung 36 angeordnet und bedeckt die vierte Schicht E in jeder der Öffnungen 36.
  • Die zweiten Öffnungen 38 umfassen die gleichen Schichten wie die ersten Öffnungen 36. Die zweiten Öffnungen 38 sind durch jede Platte 26 hindurch angeordnet, außerhalb der Kontaktbereiche 40 und sind im Bereich der ersten Seite 16 durch die erste elektrische Schaltung 32 bedeckt.
  • Vorteilhafter Weise umfassen die zweite Schaltung 34 und die ersten 36 und zweiten 38 Öffnungen zwischen der vierten E und der sechsten G Schichten eine Nickelschicht (nicht gezeigt). Entsprechend vorteilhafter Weise umfasst die erste Schaltung 32 zwischen der vierten E und der fünften F Schichten eine Nickelschicht (nicht gezeigt). Das Nickel ermöglicht jede Diffusion von Material zwischen der vierten Schicht E und den fünften F und sechsten G Schichten entsprechend zu verhindern.
  • Die Stromversorgungsleitungen 28a, 28b sind in der Lage elektrische Leistung zu jedem der ersten elektrischen Schaltungen 32 zu liefern, während, z. B. der elektrolytischen Abscheidung der vierten Schicht E auf der ersten Seite 16.
  • Die dritte Schicht D von elektrisch leitfähigem Material ist, beispielsweise, auf Kohlenstoff basiert und bedeckt das elektrisch isolierende Material des Kerns 35 in jeder der ersten 36 und zweiten 38 Öffnungen, um die erste Schaltung 32 und die zweite Schaltung 34 elektrisch zu verbinden. Insbesondere ermöglicht der Kohlenstoff die ersten 36 und zweiten 38 Öffnungen elektrisch zu sensibilisieren. Somit ist die erste elektrische Schaltung 32 mit der zweiten elektrischen Schaltung 34 verbunden und weiterhin sind die Kontaktbereiche 40 mit der zweiten elektrischen Schaltung 34 verbunden. Die Stromversorgungsleitungen 28a, 28b sind somit in der Lage elektrische Leistung zu liefern, als auch zu jeder ersten elektrischen Schaltung 32, zu jeder zweiten elektrischen Schaltung 34 durch die Schaltung 32 und die dritte Schicht D.
  • Die zwei Punkte zum Verbinden 44, 46 mit der entsprechenden RF-Antenne sind elektrisch mit einem der entsprechenden zweiten Öffnungen 38 durch eine entsprechende elektrische Leitung 48, 49 verbunden. Somit wird eine elektrische Durchgängigkeit zwischen jeder zweiten Öffnung 38 und dem zugeordneten Verbindungspunkt 44, 46 hergestellt. Die Verbindung zwischen den Verbindungspunkten 44, 46 und den zweiten Öffnungen 38 ermöglicht es die Verbindungspunkte 44, 46 mit elektrischer Leistung zu versorgen, mittels der elektrischen Leitungen 28a, 28b und der dritten und vierten Schichten, welche in den zweiten Öffnungen 38 vorhanden sind, um die sechste Schicht G auf den Verbindungspunkten 44, 46 elektrolytisch abzuscheiden.
  • Zusätzlich umfasst jede der zweiten elektrischen Schaltungen 34 in der Nähe einer jeden ersten Öffnung 36 auf der entsprechenden zweiten Seite 20 einen Bereich zum Verbinden 50 mit einem Chip 51. Jeder Verbindungsbereich 50 ist mittels der vierten Schicht E mit einer der entsprechenden ersten Öffnungen 36 elektrisch verbunden, welche so positioniert ist, dass sie einem entsprechenden Kontaktbereich 40 gegenübersteht. Somit ist jeder Kontaktbereich 40 elektrisch mit einem entsprechenden Verbindungsbereich 50 verbunden.
  • Während dem Fixieren des Chips 51 auf einem der Träger 12 ist der Chip mit der zweiten Seite 20 fixiert und die Verbindungspunkte 44, 46 sind mit dem Chip verbunden über die Verbindungspunkte 52. Insbesondere ist ein Draht (nicht gezeigt) zwischen jedem Verbindungspunkt 52 und dem Chip 51 verbunden. Somit ist die RF-Antenne elektrisch mit dem Chip 51 verbunden, welcher in der Lage ist kontaktlos mit einem geeignet Chipleser zu kommunizieren.
  • Während dem Fixieren des Chips 51 mit dem Träger 12, ist der Chip ebenso über elektrische Drähte mit den Verbindungsbereichen 50 verbunden, wobei einer in der 3 mit Bezugszeichen 54 gezeigt ist. Der Chip 51 ist dabei in der Lage mit dem Chipleser über den Kontakt mit der ersten Seite 16 und insbesondere mit den Kontaktbereichen 40 durch die Öffnungen 36 zu kommunizieren. Die ersten A, zweiten C und vierten E Schichten sind aus einem kupferbasiertem Material gefertigt.
  • Die fünfte Schicht F ist eine Schicht aus Gold, welche es der ersten Schaltung 32 ermöglicht vor Oxidation geschützt zu sein und deren Dicke, welche lotrecht zu der Platte gemessen ist, d. h. entlang einer Mittelachse der ersten Öffnungen 36, ist in der Größenordnung von 0,1 μm.
  • Die sechste Schicht G ist eine Schicht aus Gold, welche es auf der einen Seite ermöglicht die erste Schaltung 32 vor Oxidation zu schützen und auf der anderen Seite ermöglicht die Verbindungsdrähte auf den Chip und den Verbindungsbereichen 50 an den Punkten 52 anzulöten. Die Dicke der sechsten Schicht G, gemessen lotrecht zu der Platte, ist in der Größenordnung von 0,35 μm. Auf der zweiten Schaltung 34 und insbesondere im Bereich der Verbindungsbereiche 50 und der Punkte 52 muss die Dicke des Goldes ausreichend sein, um einen Draht zwischen den Chip und die Verbindungsbereiche 50 und die Punkte 52 zu löten.
  • In 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen des Satzes 10 gezeigt. Um die Chipträger 12 herzustellen wird eine Platte 26 für jeden Träger genutzt, wobei die Vielzahl von Trägern 26 in der Praxis einen kontinuierlichen Streifen bilden, wie vorangehend erklärt. Initial umfasst die Platte 26, wie in 5, die erste Seite 16 welche vollständig mit der Schicht aus Klebstoff B bedeckt ist und die zweite Seite 20, welche durch die erste Schicht A bedeckt ist. Die Platte 26 umfasst weiterhin einen Kern 35, welcher die erste Schicht A und die Schicht aus Klebstoff B trennt, d. h., die ersten 16 und die zweiten 20 Seiten. Die Schicht 20 aus Klebstoff B umfasst z. B. Epoxid-Klebstoff.
  • In einem ersten Bohrschritt 100 werden die ersten 36 und zweiten 38 Öffnungen durch die Platte 26 entlang einer Richtung, welche lotrecht zu einer Hauptebene P26 der Platte 26 ist, gebohrt, welche äquidistant von den Seiten 16 und 20 ist. Die ersten 36 und zweiten 38 Öffnungen gehen durch die Platte 26 hindurch. Die zentrale Achse X36 einer Öffnung 36 ist lotrecht zu der Ebene P26, wie in 3, 6 und 7 gezeigt. In einem nachfolgenden Schritt 102 wird die zweite Schicht C auf der ersten Seite 16 abgeschieden. Insbesondere wird eine Schicht aus Kupfer auf die erste Seite 16 colaminiert, d. h. auf die Schicht des Klebstoffs B. Die zweite Schicht C bedeckt dann die ersten 36 und zweiten 38 Öffnungen.
  • Als nächstes, in einem Schritt 104 wird die dritte Schicht D aus leitfähigem Material in den ersten 36 und den zweiten 38 Öffnungen abgeschieden. Die dritte Schicht D ist aus Kohlenstoff hergestellt und geeignet das elektrisch isolierende Material des Kerns 35 in den ersten 36 und zweiten 38 Öffnungen zu bedecken. Die dritte Schicht D verbindet dann die erste Seite 16 und die zweite Seite 20 elektrisch.
  • Die Struktur der Platte 26 und insbesondere eines jeden Chipträgers 12 nach den Schritten 100 bis 104 ist in 6 gezeigt.
  • Während der Durchführung eines nachfolgenden Schritts 106 wird die vierte Schicht E aus elektrisch leitfähigem Material elektrolytisch auf der zweiten Seite 20 und in den ersten 36 und zweiten 38 Öffnungen abgeschieden. Zusätzlich, wird die vierte Schicht E ebenso elektrolytisch auf der ersten Seite 16 abgeschieden. Um diesen Schritt 106 der elektrolytischen Abscheidung der vierten Schicht E auszuführen, sind die Stromversorgungsleitungen 28a, 28b mit einer elektrischen Stromversorgungsquelle verbunden, um dabei der ersten Seite 16 und entsprechend der zweiten Seite 20 zu ermöglichen mit elektrischer Leistung über die dritte Schicht D, welche in den ersten 36 und zweiten 38 Öffnungen bereitgestellt ist, versorgt zu werden.
  • Die Struktur der Platte 26 und insbesondere eines jeden Chipträgers 12 nach Schritt 106 ist in 7 gezeigt.
  • Dann in einem Schritt 108 werden die ersten 32 und zweiten 34 elektrischen Schaltungen auf der ersten Seite 18 chemisch geätzt bzw. auf der zweiten Seite 20.
  • Anschließend an den Ätzschritt 108 umfasst die erste elektrische Schaltung 32 die Kontaktbereiche 40 und die zweite elektrische Schaltung umfasst die Verbindungsbereiche 50 und Punkte 52 zusammen mit den Verbindungspunkten 44, 46. Die erste elektrische Schaltung 32 ist mit den Stromversorgungsleitungen 28a, 28b durch die Abzweigungen 32a und 32b verbunden. Nach dem Ätzschritt bildet die erste elektrische Schaltung 32 eine geschlossene Schaltung, d. h. alle Kontaktbereiche 44 sind gegenseitig verbunden um, die Stromversorgungsleitungen 28a, 28b mit einer elektrischen Stromquelle zu verbinden und diese elektrischen Ströme durch alle der ersten elektrischen Schaltung 32 und entsprechend der zweiten elektrischen Schaltung 34 fließen zulassen.
  • Weiterhin nach dem Ätzschritt 108, sind die Verbindungsbereiche 50 auf der zweiten Seite 20 elektrisch voneinander isoliert jedoch sind alle mit der ersten elektrischen Schaltung 32 über die ersten Öffnungen 36 und der dritten D und vierten E Schichten verbunden. Entsprechend sind die Verbindungspunkte 44, 46 elektrisch mit der ersten elektrischen Schaltung 32 über die zweiten Öffnungen 38 und die dritten D und vierten E Schichten verbunden.
  • Nachfolgend als optionaler Schritt, wird eine Nickelschicht (nicht in den unterschiedlichen Figuren gezeigt), auf den ersten 32 und zweiten 34 elektrischen Schaltungen elektrolytisch abgeschieden und ebenso in den ersten 36 und zweiten 38 Öffnungen. Die elektrolytische Abscheidung von Nickel ermöglicht die Herstellung einer Diffusionsbarriere zwischen dem Kupfer und der fünften F und sechsten G Schichten. Die elektrolytische Abscheidung wird mittels der Bereitstellung von elektrischer Leistung über die Stromversorgungsleitungen 28a, 28b ausgeführt.
  • In einer Variante, wird die Nickelschicht elektrolytisch abgeschieden entweder nur auf der ersten elektrischen Schaltung 32 oder nur auf der zweiten elektrischen Schaltung 34 und in den ersten 36 und den zweiten 38 Öffnungen.
  • Nachfolgend, während der Durchführung eines Schritts 112, wird die fünfte Schicht F aus elektrisch leitfähigem Material elektrolytisch auf der ersten elektrischen Schaltung 32 abgeschieden. Die fünfte Schicht F ist aus Gold hergestellt, einem Material das oxidationsbeständig ist und reibungsbeständig ist, verglichen mit Kupfer. Um die elektrolytische Abscheidung der fünften Schichten durchzuführen wird eine erste einseitige Elektrolyse ausgeführt. Insbesondere wird die erste elektrische Schaltung 32 mit elektrischer Leistung über die Stromversorgungsleitungen 28a, 28b versorgt, während die zweite Seite 20 durch ein Maskierungselement maskiert ist.
  • Ein Aufbau 200, welcher diese einseitige Elektrolyse ermöglicht ausgeführt zu werden ist in 8 gezeigt. Der Aufbau 200 umfasst einen Streifen 210 der einer Vielzahl von Sätzen 10 entspricht, welche einer nach dem anderen entlang ihrer Länge über eine Distanz von mehreren Metern zusammengefügt sind. Der Streifen 210 umfasst entsprechend eine Vielzahl von Trägern 12 und somit Platten 26, auf welche die elektrolytische Abscheidung der fünften Schicht F noch nicht stattgefunden hat. Der Aufbau 200 umfasst weiterhin einen Stromgenerator 212, welcher in der Lage ist Leistung an die erste elektrischen Schaltungen 32 bereitzustellen, ein Mittel 214 zum Bewegen des Satzes 10 und eine Zelle 216, durch welche der Satz 10 hindurchgeführt wird.
  • Der Streifen 210 erstreckt sich entlang seiner Länge durch die Zelle 216 und das Bewegungselement 214 ist in der Lage den Streifen 210 parallel zu seiner Länge zu bewegen. Insbesondere umfasst das Bewegungselement 214 Finger 218, welche in der Lage sind mit den Löchern 29 zu interagieren, um den Streifen 210 anzutreiben.
  • Die Zelle 216 umfasst ein Bad 217 eines Materials, welches dem Material entspricht, welches die fünfte Schicht F formt.
  • Der Aufbau 200 umfasst ebenso ein Maskierungselement 220, wie beispielsweise einen Maskierungsgürtel, welcher derart angeordnet ist, dass er jeder zweite Seite 20 gegenübersteht und in der Lage ist jede zweite Seite 20 zu maskieren bezüglich des Bades 217, um jeden Kontakt zwischen dem Bad 217 und jeder zweiten Seite 20 zu verhindern, d. h. jeder zweiten elektrischen Schaltung 34.
  • Der Stromgenerator, auch als Energieversorgungsquelle 212 bezeichnet, und der Maskierungsgürtel 220 ermöglichen die vollständige elektrolytische Abscheidung der fünften Schicht F auf jeder ersten elektrischen Schaltung 32, während die Abscheidung der fünften Schicht F auf der zweiten Schaltung 34 vermieden wird.
  • Ein ähnlicher Aufbau wird für den nachfolgenden Schritt 114 der elektrolytischen Abscheidung der sechsten Schicht G von leitfähigem Material auf den zweiten elektrischen Schaltungen 34 und im Inneren der ersten 36 und zweiten 38 Öffnungen verwendet. Dieser Aufbau ist dazu eingerichtet jede erste Seite 16 mittels eines Maskierungselements, welches ähnlich dem Maskierungsgürtel 220 ist, zu maskieren.
  • Die Schritte 112, 114 der elektrolytischen Abscheidung der fünften F und sechsten G Schichten werden mittels der Verbindung der Stromversorgungsleitungen 28a, 28b mit der Energieversorgungsquelle 212 ausgeführt, wobei die dritten und vierten Schichten D und E, welche in den ersten 36 und zweiten 38 Öffnungen angeordnet sind, die Übertragung von Strom zu den zweiten elektrischen Schaltungen 34 für die elektrolytische Abscheidung der sechsten Schicht G sicherstellen. Somit werden die Schritte 112, 114 der elektrolytischen Abscheidung der fünften F und sechsten G Schichten mittels der Verbindung der Schaltungen 32 und 34 mit der Energieversorgungsquelle 212, nur auf der Seite der Schaltung 32, ausgeführt.
  • Nachfolgend zu Schritt 114, der elektrolytischen Abscheidung der sechsten Schicht G, werden die erste elektrische Schaltung 32 und die zweite elektrische Schaltung 34 mittels der ersten 36 und der zweiten 38 Öffnungen und der dritten D und vierten E und sechsten G Schichten, welche in den ersten 36 und zweiten 38 Öffnungen angeordnet sind, verbunden.
  • Allgemeiner sind die Stromversorgungsleitungen 28a, 28b auf der einen Seite mit jeder ersten elektrischen Schaltung 32 mittels der Abzweigungen 32a, 32b und andererseits mit jeder zweiten elektrischen Schaltung 34 mittels der dritten D, vierten E und sechsten G Schichten elektrisch verbunden, welche in den ersten 36 und zweiten 38 Öffnungen angeordnet sind, jedoch auch mit jeder entsprechenden ersten elektrischen Schaltung 32 und die Abzweigungen 32a, 32b.
  • Während der Fixierung des Chips 51 auf der zweiten Seite 20 und insbesondere der Verbindung des Chips 51 mit den entsprechenden Verbindungsbereichen 50 werden elektrische Leitungen der ersten Schaltung 32, welche es ermöglichen die Kontaktbereiche 40 untereinander zu verbinden, entfernt, um die unterschiedlichen Kontaktbereiche 40 elektrisch zu isolieren und somit als Konsequenz die Verbindungsbereiche 50, als auch die Verbindungspunkte 44, 46 elektrisch zu isolieren.
  • Die Verwendung der dritten Schicht D ermöglicht es die ersten 36 und zweiten 38 Öffnungen elektrisch zu sensibilisieren und macht es weiterhin möglich die Verwendung der Energieversorgungsleitungen aufzuheben, analog zu den Linien 28a, 28b auf der Seite 18 und somit auf jeder der zweiten Seiten 20.
  • Zum Beispiel kann die Verwendung der Schichten, welche in den ersten 36 und zweiten 38 Öffnungen präsent sind, als elektrische Leiter zwischen der ersten elektrischen Schaltung 32 und der zweiten elektrischen Schaltung 34 für die elektrolytische Abscheidung der sechsten Schicht G, es ermöglichen die Verwendung der elektrischen Stromversorgungsleitungen 28a, 28b auf der zweiten Seite 20 aufzuheben. Jedoch, falls die zweite Seite eine elektrische Leitung analog zu den Leitungen 28a, 28b umfasst, würde, dann während der elektrolytischen Abscheidung der sechsten Schicht G die sechste Schicht G auf dieser Leitung abgeschieden, wodurch hierdurch zusätzliche Materialkosten, in diesem Beispiel für Gold, entstehen würden.
  • Die Herstellkosten der Chipträger 12 und somit des Satzes 10 wird somit reduziert, da die Quantität des verwendeten Goldes reduziert wird, wissend, dass die Dicke der sechsten Schicht G größer als die Dicke der fünften Schicht F ist. Die Verbindung des Chips 52 mit den Verbindungsbereichen 50 wird vereinfacht, da die Verbindungsbereiche 50 elektrisch mit den Öffnungen 32 verbunden sind und deren Form optimiert ist, damit diese so nahe wie möglich an den Pins zum Kontaktieren des Chips mit der zweiten Schaltung 34 sind, d. h. mit den Verbindungsbereichen 50. Dies ermöglicht es den Abstand zwischen den Verbindungspins und den Verbindungsbereichen 50 und somit das eingenommene Volumen durch die Drähte 54, welche die Pins mit den entsprechenden Verbindungsbereichen 50 verbinden, zu verringern. Zusätzlich werden die Größen der ersten 36 und zweiten 38 Öffnungen reduziert, verglichen mit den Trägern 502 des Stands der Technik, da keine Drähte durch diese Öffnungen hindurchgehen. Somit wird der Oberflächenbereich, welcher von der zweiten Schaltung 34 eingenommen wird, reduziert, wodurch die Herstellung von Chipträgern 12 deren erste Seite 16 und entsprechend deren zweite Seite 20 ein Viereck bilden und deren kürzeste Kante des Vierecks eine Länge aufweist die gleich 9,5 mm ist mit einem Fehlerbereich von 2%, möglich wird.
  • In der zweiten Ausführungsform, welche in den 9 und 10 gezeigt ist tragen die Elemente, welche ähnlich den Elementen der ersten Ausführungsform sind die gleichen Referenzzeichen, jedoch mit dem Zusatz 300. Ein Satz 310 von Chipträgern umfasst entsprechend sechs Chipträger 312. Die ersten und zweiten Ausführungsformen sind, im Ganzen, ähnlich. Entsprechend bildet der Satz 310 einen Streifen der entlang der Breite W310 des Satzes 310 Reihen von zwei Trägern 312 umfasst, welche einer nach dem anderen entlang der Länge L310 des Satzes 310 angeordnet sind. Jeder Träger 312 umfasst eine erste 316 und eine zweite 320 Seite und eine Platte 326, welche die ersten 316 und die zweiten Seiten 320 bildet.
  • Stromversorgungsleitungen 328a, 328b sind auf einer Seite der Chipträge 312 in der Höhe der länglichen Kanten 322, 324 auf den Seiten 316 angeordnet.
  • Jede erste Seite 316 umfasst eine erste elektrische Schaltung 332 und jede zweite Seite 320 eine zweite elektrische Schaltung 334. Die elektrischen Stromversorgungsleitungen 328a, 328b, sind elektrisch mit den ersten elektrischen Schaltungen 332 und über leitende Schichten, welche in ersten 336 und zweiten 338 Öffnungen positioniert sind elektrisch verbunden mit den zweiten elektrischen Schaltungen 334.
  • Die Länge L312 eines jeden Trägers, gemessen entlang der Stromversorgungsleitungen 328a, 328b ist gleich 14,25 mm. In dieser Ausführungsform ist die Größe der Träger daher ähnlich zu der Größe der Chipträger 502 des Stands der Technik und unterscheidet sich von den Trägern 12 der ersten Ausführungsform.
  • Zusätzlich umfasst jede erste Schaltung 332 Kontaktbereiche 340. Jede zweite Schaltung 334 umfasst Punkte zum Verbinden 344, 346 mit einer RF-Antenne und Verbindungsbereiche 350 und Punkte 352.
  • Das Verfahren zum Herstellen des Chipträgers 312 ist im Ganzen ähnlich zu dem des Chipträgers 12.
  • Der Satz 310 und insbesondere, die Chipträger 312 ermöglichen die Quantität von Gold, welche beim Herstellen der Träger 312 verwendet wird, zu reduzieren, wie für die erste Ausführungsform beschrieben. Diese Verminderung der Quantität des Goldes, welches verwendet wird, ermöglicht es die Herstellungskosten zu reduzieren.
  • In einer Variante umfasst jede zweite Seite 20 oder 320 Stromversorgungsleitungen, die analog zu den Stromversorgungsleitungen 28a, 28b, 328a, 328b sind. Entsprechend einer weiteren Variante umfasst jede erste Seite 16 oder 316 keinerlei Stromversorgungsleitungen und nur jede zweite Seite 20 oder 320 umfasst Stromversorgungsleitungen die analog zu den Stromversorgungsleitungen 28a, 28b, 328a, 328b sind. Entsprechend einer weiteren Variante umfasst jede erste Seite 16 eine einzelne Stromversorgungsleitung, welche mit der entsprechenden ersten Schaltung 32 verbunden ist.
  • Entsprechend einer weiteren Variante umfasst der Satz von Chipträgern 10 oder 310 entlang seiner Breite mehr als zwei Chipträger. Die Merkmale der Ausführungsformen und Varianten welche oben vorgestellt wurden können beliebig miteinander kombiniert werden.

Claims (14)

  1. Ein Verfahren zum Herstellen zumindest eines elektronischen Chipträger (12; 312), wobei der Träger auf Basis einer Platte („wafer”) (26; 326) hergestellt wird, umfassend: – eine erste Seite (16; 316), welche dazu eingerichtet ist mit einem Chipleser in Kontakt zu sein; – eine zweite Seite (20; 320), gegenüber der ersten Seite, welche durch eine erste Schicht (A) aus elektrisch leitfähigem Material bedeckt ist und dazu eingerichtet ist, mit einer RF Antenne verbunden zu werden; und – einen Kern (35), welcher aus elektrisch isolierendem Material gefertigt ist und die erste Seite (16) von der zweiten Seite (20) trennt; das Verfahren umfasst die folgenden Schritte: a) Bohren (100) von zumindest einer Durchgangsöffnung (36, 38; 336, 338) durch die Platte (26; 326) entlang einer Richtung (X36), welche lotrecht zu der Platte ist; b) Abscheiden (102) einer zweiten Schicht (C) von leitfähigem Material auf der ersten Seite (16; 316), wobei die zweite Schicht geeignet ist zum Bedecken der ersten Öffnung oder Öffnungen (36; 38; 336, 338); und c) Chemisches Ätzen (108) von ersten (32; 332) und zweiten (34; 334) elektrischer Schaltungen auf der ersten Seite (16; 316) und beziehungsweise auf der zweiten Seite (20; 320); dadurch gekennzeichnet, dass das Verfahren vor dem Schritt des chemischen Ätzens (108) den folgenden Schritt umfasst: b1) Abscheiden (104) einer dritten Schicht (D) aus elektrisch leitfähigem Material in der Öffnung oder Öffnungen (36, 38; 336, 338), wobei die dritte Schicht (D) aus einem elektrisch leitfähigem Material hergestellt ist, welches geeignet ist, elektrisch isolierendes Material des Kerns (35) in der entsprechenden Öffnung oder Öffnungen (36, 38; 336, 338) zu bedecken, wobei die dritte Schicht aus elektrisch leitfähigem Material nach dem chemischen Ätzschritt c) (108) die ersten (32; 332) und die zweiten (34; 334) elektrischen Schaltungen elektrisch verbindet.
  2. Verfahren wie in Anspruch 1 beansprucht, dadurch gekennzeichnet, dass nach dem Abscheidungsschritt b) (104) und vor dem chemischen Ätzschritt c) (108) das Verfahren weiterhin den folgenden Schritt umfasst: b2) elektrolytische Abscheidung (106) einer vierten Schicht (E) aus elektrisch leitfähigem Material auf der zweiten Seite (20) und in jeder der Öffnungen (36, 38; 336, 338) mittels der Verbindung von nur einer der zwei Seiten (16, 20; 316, 320) mit einer elektrischen Energieversorgungsquelle.
  3. Verfahren wie in den Ansprüchen 1 oder 2 beansprucht, dadurch gekennzeichnet, dass nachfolgend dem Ätzschritt (108) das Verfahren die folgenden Schritte umfasst: d) elektrolytische Abscheidung (112) einer fünften Schicht (F) aus elektrisch leitfähigem Material auf der ersten Seite (16; 316); e) elektrolytisches Abscheiden (114) einer sechsten Schicht (G) von elektrisch leitfähigem Material auf der zweiten Seite (20; 320); und dadurch, dass die Schritte (112, 114) des elektrolytischen Abscheidens der fünften und sechsten Schichten mittels der Verbindung der ersten (32) und der zweiten (34) elektrischen Schaltungen mit einer elektrischen Stromversorgungsquelle (212), nur auf der Seite der ersten elektrischen Schaltung (32), durchgeführt werden.
  4. Verfahren wie in Anspruch 3 beansprucht, dadurch gekennzeichnet, dass in dem Schritt des elektrolytischen Abscheidens (112) der fünften Schicht (F) eine erste einseitige Elektrolyse durchgeführt wird, wobei die zweite Seite (20; 320) mittels eines ersten Maskierungselements (220) maskiert ist und dadurch dass, in dem Schritt der elektrolytische Abscheidung der sechsten Schicht (G) eine zweite einseitige Elektrolyse durchgeführt wird, wobei die ersten Seite (16; 316) durch ein zweites Maskierungselement maskiert ist.
  5. Verfahren wie in Anspruch 3 oder 4 beansprucht und wie in Anspruch 2 beansprucht, dadurch gekennzeichnet, dass vor dem elektrolytischen Abscheiden (112, 114) der fünften und der sechsten Schicht (F, G) eine Nickelschicht auf zumindest einer der dritten (D) und vierten (E) Schichten, elektrolytisch abgeschieden wird.
  6. Verfahren wie in einem der vorhergehenden Ansprüche beansprucht, dadurch gekennzeichnet, dass die dritte Schicht (D) aus einem kohlenstoffbasierten Material hergestellt ist.
  7. Verfahren wie in einem der Ansprüche 3 bis 5 beansprucht, dadurch gekennzeichnet, dass die fünften (F) und der sechsten (G) Schichten aus elektrisch leitfähigem Material aus einem goldbasierten Material hergestellt sind.
  8. Verfahren wie in einem der vorangehenden Ansprüche beansprucht, dadurch gekennzeichnet, dass in dem Bohrschritt (100) erste (36, 336) und zweite (38; 338) Öffnungen gebohrt werden, wobei die ersten Öffnungen (36; 336) in der Nähe eines Bereichs oder Bereichen zum Kontaktieren (40; 340) des Kartenlesers mit der ersten Seite (16; 316) gebohrt werden, und wobei die zweiten Öffnungen (38; 338) außerhalb des Kontaktbereichs oder der Bereiche (40; 340) gebohrt werden und dadurch, dass nach dem Ätzschritt (108) die zweite elektrische Schaltung (34; 334) zwei Punkte zum Verbinden (44, 46; 344, 346) mit der RF Antenne umfasst, und wobei eine elektrische Durchgängigkeit (48, 49) beibehalten wird, zwischen jeder zweiten Öffnung (38; 338) und dem entsprechenden Kontaktpunkt (44, 46; 344, 346).
  9. Verfahren wie in Anspruch 2 und 8 beansprucht, dadurch gekennzeichnet, dass nach dem Ätzschritt (108) die zweite elektrische Schaltung (34; 334) einen Bereich oder Bereiche zum Verbinden (50; 350) mit dem Chip umfasst, wobei jeder Verbindungsbereich (50; 350) elektrisch über die vierte Schicht (E) mit einer entsprechenden ersten Öffnung (36; 336) verbunden ist.
  10. Ein elektronischer Chipträger (12; 312), wobei dieser Träger eine Platte (26) umfasst, welche umfasst: – zumindest eine Öffnung (36, 38; 336, 338), welche durch die Platte (26; 326) hindurchgeht, entlang einer Richtung (X36), welche lotrecht zu der Platte ist; – eine erste Seite (16; 316), umfassend eine erste elektrische Schaltung (32; 332), und welche dazu eingerichtet ist, in Kontakt mit einem Chipleser zu sein, wobei die erste elektrische Schaltung (32; 332) die Öffnung oder Öffnungen (36, 38; 336, 338) auf der ersten Seite (16; 316) bedeckt; – eine zweite Seite (20; 320), gegenüber der ersten Seite (16; 316), umfassend eine zweite elektrische Schaltung (34; 334), und welche dazu eingerichtet ist mit einer RF Antenne verbunden zu sein; – einen Kern (35), welcher aus einem elektrisch isolierenden Material gefertigt ist, und die erste Seite (16; 316) von der zweiten Seite (20; 320) trennt, dadurch gekennzeichnet, dass eine Schicht (C) aus elektrisch leitfähigem Material in der Öffnung oder Öffnungen (36, 38; 336, 338) angeordnet ist, wobei die Schicht (C) aus elektrisch leitfähigem Material das elektrisch isolierende Material in der entsprechenden Öffnung oder Öffnungen bedeckt und die erste Schaltung (32; 332) und die zweite Schaltung (34; 334) elektrisch verbindet.
  11. Träger wie in Anspruch 10 beansprucht, dadurch gekennzeichnet, dass die erste Seite (16) ein Viereck bildet und dadurch dass die kürzeste Kante des Vierecks eine Länge (L12) aufweist, die gleich 9,5 mm ist mit einem Fehlerbereich von 2%.
  12. Träger wie in den Ansprüchen 10 oder 11 beansprucht, dadurch gekennzeichnet, dass die zweite elektrische Schaltung (34; 334) einen Bereich oder Bereiche zum Verbinden (50; 350) mit dem Chip umfasst, wobei jeder Verbindungsbereich (50; 350) elektrisch mit einer entsprechenden Öffnung (36; 336) verbunden ist.
  13. Ein Satz (10; 310) von Chipträgern, der Satz umfassend entlang seiner Breite (W10) zwei Kanten (22, 24; 322; 324) und zumindest zwei Chipträger (12; 312) zwischen den zwei Kanten (22, 24; 322, 324), dadurch gekennzeichnet, dass die Chipträger entsprechend einem der Ansprüche 10 bis 12 sind.
  14. Satz wie in Anspruch 13 beansprucht, dadurch gekennzeichnet, dass der Satz umfasst, auf nur einer Seite (14, 18), welche der ersten (16; 316) oder der zweiten (20; 320) Seite entspricht, zumindest eine elektrische Stromversorgungsleitung (28a, 28b; 328a, 328b), welche sich entlang der Länge des Satzes erstreckt und elektrisch mit jeder korrespondierenden elektrischen Schaltung (32, 34; 322, 324) verbunden ist, entweder mittels Abzweigungen (32a, 32b) oder mittels Mitteln von zumindest einer Schicht (D, E, G) aus elektrisch leitfähigem Material, welche in der Öffnung oder Öffnungen (36, 38; 336, 338) angeordnet ist.
DE112014005250.7T 2013-11-18 2014-11-18 Verfahren zum Herstellen eines elektronischen Chipträgers, Chipträger und Satz solcher Träger Active DE112014005250B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1361300 2013-11-18
FR1361300A FR3013504B1 (fr) 2013-11-18 2013-11-18 Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports
PCT/FR2014/052955 WO2015071619A1 (fr) 2013-11-18 2014-11-18 Procede de fabrication d'un support d'une puce electronique,support de puce et ensemble de tels supports

Publications (2)

Publication Number Publication Date
DE112014005250T5 true DE112014005250T5 (de) 2016-10-06
DE112014005250B4 DE112014005250B4 (de) 2020-04-02

Family

ID=50179703

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014005250.7T Active DE112014005250B4 (de) 2013-11-18 2014-11-18 Verfahren zum Herstellen eines elektronischen Chipträgers, Chipträger und Satz solcher Träger

Country Status (5)

Country Link
US (1) US9799598B2 (de)
CN (1) CN105793983B (de)
DE (1) DE112014005250B4 (de)
FR (1) FR3013504B1 (de)
WO (1) WO2015071619A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
FR3051063B1 (fr) 2016-05-06 2021-02-12 Linxens Holding Procede de fabrication de cartes a puce et carte a puce obtenue par ce procede
KR20240025690A (ko) 2021-09-29 2024-02-27 랑셍 홀딩 스마트 카드에 통합하기 위한 인쇄 회로, 이러한 인쇄 회로를 갖는 스마트 카드, 및 스마트 카드의 제조 공정에 사용하기 위한 릴-투-릴 테이프
FR3127577B1 (fr) 2021-09-30 2023-10-06 Urgo Rech Innovation Et Developpement Coupon pour dispositif médical avec capteur d’humidité, dispositif médical, système, et procédé correspondants.
FR3127578B1 (fr) 2021-09-30 2023-09-15 Linxens Holding Capteur d’humidité

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716281B1 (fr) 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
DE19534480C2 (de) 1995-09-18 1999-11-11 David Finn IC-Kartenmodul zur Herstellung einer IC-Karte sowie IC-Karte mit einem IC-Kartenmodul
FR2810768B1 (fr) 2000-06-26 2003-11-28 Gemplus Card Int Procede de fabrication de cartes a puce hybrides et cartes a puce obtenues par ledit procede
TW504864B (en) * 2000-09-19 2002-10-01 Nanopierce Technologies Inc Method for assembling components and antennae in radio frequency identification devices
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
FR2880160B1 (fr) 2004-12-28 2007-03-30 K Sa As Module electronique double face pour carte a puce hybride
DE102006019925B4 (de) * 2006-04-28 2010-09-16 Infineon Technologies Ag Chipmodul, Chipkarte und Verfahren zum Herstellen dieser
JP2007188489A (ja) * 2005-12-21 2007-07-26 Infineon Technologies Ag スマートカードモジュール
US8710645B2 (en) * 2009-10-19 2014-04-29 Jeng-Jye Shau Area reduction for surface mount package chips
US9489613B2 (en) * 2011-08-08 2016-11-08 Féinics Amatech Teoranta RFID transponder chip modules with a band of the antenna extending inward
ITMI20121134A1 (it) * 2012-06-27 2013-12-28 St Microelectronics Srl Dispositivo elettronico flip chip e relativo metodo di produzione
DE102013105575A1 (de) * 2013-05-30 2014-12-04 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls

Also Published As

Publication number Publication date
US9799598B2 (en) 2017-10-24
FR3013504A1 (fr) 2015-05-22
CN105793983A (zh) 2016-07-20
CN105793983B (zh) 2019-04-02
DE112014005250B4 (de) 2020-04-02
WO2015071619A1 (fr) 2015-05-21
FR3013504B1 (fr) 2022-06-10
US20160293536A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
DE112014005250B4 (de) Verfahren zum Herstellen eines elektronischen Chipträgers, Chipträger und Satz solcher Träger
DE102016112289B4 (de) Leiterrahmen und Verfahren zur Herstellung desselben
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE102017111812A1 (de) Mehrschichtspulenbauteil
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE112006001749T5 (de) Flachkabel
DE102014208226B4 (de) Kontaktelement, Schaltungsanordnung mit einem solchen Kontaktelement und Kupferband zur Herstellung einer Vielzahl von Kontaktelementen
DE102013203638A1 (de) Metall-Verbinderprofil, Solarmodul und Verfahren zu dessen Herstellung
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
EP3508040B1 (de) Leiterplatte und verfahren zu deren herstellung
DE102008026303A1 (de) Träger für lichtemittierende Dioden und Verfahren zur Herstellung desselben
DE102018214495A1 (de) Spulenkomponente und mit einer spulenkomponente ausgestattetes befestigungssubstrat
DE1807127A1 (de) Aufbau und Herstellungsverfahren fuer elektrische Verbindungen
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE2217647B2 (de) Verbindungsanordnung zum Anschließen einer integrierten Schaltung und Verfahren zu ihrer Herstellung
EP3066618A1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
DE102013208400A1 (de) LED-Band
DE102016106698A1 (de) Chipkarte und Verfahren zum Herstellen einer Chipkarte
DE112017002029T5 (de) Leiterplatte, Schaltungsanordnung und Herstellungsverfahren für eine Leiterplatte
DE202014005370U1 (de) Induktives Bauteil
DE102010015942A1 (de) Solarmodul und Verfahren zu dessen Herstellung
DE112016001716B4 (de) Klemmenanschlussstruktur und Benutzung durch ein elektromagnetisches Relais
WO2015067792A1 (de) Leadframe und dessen verwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: LINXENS HOLDING, FR

Free format text: FORMER OWNER: LINXENS MICROTECH, VOREY, FR

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final