WO2015071619A1 - Procede de fabrication d'un support d'une puce electronique,support de puce et ensemble de tels supports - Google Patents

Procede de fabrication d'un support d'une puce electronique,support de puce et ensemble de tels supports Download PDF

Info

Publication number
WO2015071619A1
WO2015071619A1 PCT/FR2014/052955 FR2014052955W WO2015071619A1 WO 2015071619 A1 WO2015071619 A1 WO 2015071619A1 FR 2014052955 W FR2014052955 W FR 2014052955W WO 2015071619 A1 WO2015071619 A1 WO 2015071619A1
Authority
WO
WIPO (PCT)
Prior art keywords
face
layer
chip
conductive material
orifice
Prior art date
Application number
PCT/FR2014/052955
Other languages
English (en)
Inventor
Eric Eymard
Original Assignee
Linxens Microtech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Microtech filed Critical Linxens Microtech
Priority to CN201480062932.7A priority Critical patent/CN105793983B/zh
Priority to US15/036,927 priority patent/US9799598B2/en
Priority to DE112014005250.7T priority patent/DE112014005250B4/de
Publication of WO2015071619A1 publication Critical patent/WO2015071619A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method of manufacturing a support of an electronic chip.
  • the invention also relates to such a chip support and a set of such chip media.
  • a chip support with two faces, which comprises a first face intended to be in contact with a chip reader and a second face, opposite to the first face, intended to be connected to a radio antenna.
  • a terminal is able to establish communication with the chip, either via a contact on the first face or without contact, via the radio antenna connected to its second face.
  • FIG. 11 shows a face 504 of the assembly 500 corresponding to a first face 506 of each chip support 502.
  • FIG. 2 shows, for its part, a face 508 of the assembly 500 corresponding to a second face 50 of each chip support 502.
  • the set 500 of chip carriers comprises, along its width W500, two longitudinal edges 512 and 514 and two chip supports 502 between its two edges 512, 514.
  • the assembly 500 comprises, along its length L500, a plurality of chip holders 502, of which three rows of two supports are visible in these figures.
  • Each chip carrier 502 extends, along the length L500 of the assembly 500, to a length L502 equal to 14.25 mm, also called "pitch" of the support 502.
  • edges 512, 514 each comprise a feed line 516a, 516b, 518a, 518b, also called “supply chain", of an electrically conductive material.
  • the feed lines 516a, 516b, 518a, 518b extend over the entire length L500 of the assembly 500 and are adapted to electrically supply the corresponding faces 504, 508.
  • Each first face 506 comprises a first electrical circuit 520 intended to be in contact with a chip reader and connected to the power supply chains 516a, 516b.
  • Each second face 510 includes a second electrical circuit 522 for connection to a radio antenna and connected to the power supply chains 518a, 518b.
  • the chains 516a, 516b make it possible to supply power to each first circuit 520 to effect electrodeposition of material, such as gold, on each first circuit 520
  • the chains 518a, 518b make it possible to supply power to each second circuit 522 in order to perform electrodeposition of material, such as Or, on each second circuit 522.
  • Each first electrical circuit 520 includes contact areas 524 with the chip reader.
  • the contact zones 524 are covered with a conductive metal, such as copper, and comprise, under the conductive metal, orifices 526 opening on each second face 510,
  • Each second electrical circuit 522 includes two connection points 528, 530 to the radio antenna.
  • the assembly 500 or more specifically of one of the support 502, in order to perform electroplating steps, for example gold, on the first 520 and second 522 electrical circuits, which are generally in copper, it is necessary to electrically power the first 506 and second 510 faces of the corresponding support 502, that is to say the first 520 and second 522 electrical circuits, respectively via the chains 516a, 516b and 518a, 518b.
  • the diameter of the orifices 526 must be sufficient to allow the connecting wires to pass between the contact zones 524 and the electronic puca.
  • connection of each wire 524 associated with the contact area is formed within the orifice 526 corresponding, which involves the use of a relatively large wire length between the chip and the contact area 524.
  • the wire is connected inside the orifice between the contact zone and a ring made of a conductive material positioned on the second face 510, around the orifice 526, then a connection is made between chip and the ring.
  • the son making it possible to connect each contact zone 524 to the chip, as well as the orifices 526, occupy a large volume.
  • the dimensions of the second electrical circuit 522 are such that the length L502 of each chip support 502 is of the order of 14.25 mm, or greater than 14.25 mm.
  • the length of a chip carrier must be a multiple of 4.75 mm, which implies that a chip support to for possible dimension 4.75 mm, 9.5 mm, 14.25 mm ...
  • the chip carriers 502 include power supply chains on both sides, which involves, in gold electrodeposition steps. , that the gold is electrodeposited on each of the chains 516a, 516b, 5a, 518b. This generates a high manufacturing cost.
  • the object of the invention is to propose a chip support comprising a first contact face with a chip reader and a second connection face to a radio antenna, with which the connection of electronic chips is facilitated and the manufacturing cost of which is reduced,
  • the subject of the invention is a method for manufacturing at least one support for an electronic chip, this support being manufactured from a plate comprising a first face intended to be in contact with a chip reader. a second face, opposite to the first face, covered with a first layer of electrically conductive material and intended to be connected to a radio antenna, and a core made of an electrically insulating material separating the first face of the second face, the method comprising the following steps:
  • the method comprises, before the chemical etching step, the following step:
  • the third layer of conductive material makes it possible to electrically sensitize the orifice or orifices and, more specifically, the insulating material included in the orifice, in order to connect the first and the second electrical circuits.
  • each orifice makes the connection between the first face and the second face and when the chip is connected to the second face, it suffices to weld a wire of very small size between the chip and the parts of the second electrical circuit, connected electrically to the orifices.
  • its dimension of the connection zone between the chip and the first and second electrical circuits is miniaturized, this making it possible to produce a chip carrier whose pitch is equal to 9.5 mm.
  • the manufacturing method further comprises one or more of the following characteristics, taken separately or in any technically permissible combination:
  • the method comprises the step b2) below: electrodepositing a fourth layer of electrically conductive material on the second face and inside each orifice, via the connection of only one of the two faces to a power source,
  • the process comprises the following steps d) and e): the electrodeposition of a fifth layer of electrically conductive material on the first face, and the electroplating of a sixth layer of electrically material conductor on the second face, while the steps of étectrodé position the fifth and sixth layers are formed through the connection of the first and second electrical circuits to a source of electric supply only the side of the first electric circuit 32,
  • a first single-sided electrotysis is performed, the second face being masked by a first masking member
  • a second single-sided electrolysis is performed, the first face being masked by a second masking member.
  • a layer of nickel is electrodeposited on at least one of the third and fourth layers.
  • the third layer is made of a carbon-based material.
  • the fifth and sixth layers of electrically conductive material are made of a gold-based material.
  • first and second orifices are drilled, the first orifices being pierced in the vicinity of one or more contact areas of a chip reader with the first face and the second orifices being drilled out of the one or more contact areas, whereas, following the etching step, the second electrical circuit comprises two connection points to the antenna and electrical continuity is maintained between each second port and the corresponding connection point. Following the etching step, the second electrical circuit comprises one or more zones of connection with the chip, each connection zone being electrically reconnected via the fourth layer to a second corresponding orifice.
  • the invention also relates to an electronic chip support, this support comprising a plate having at least one orifice passing through the plate, in a direction perpendicular to the plate, a first face comprising a first electrical circuit and intended to be in contact with a chip reader, the first electrical circuit covering the orifices on the side of the first face, a second face, opposite to the first face, comprising a second electrical circuit and intended to be connected to a radio antenna, a core in one electrically insulating material separating the first face of the second face.
  • a layer of electrically conductive material is disposed in the orifice or openings, the layer of electrically conductive material covering the electrically insulating material in the corresponding orifice (s) and electrically connecting the first circuit and the second circuit.
  • the first face forms a quadrilateral, while the smaller side of the quadrilateral has a length equal to 9.5 mm with a margin of error of 2%.
  • the second electrical circuit comprises one or more areas of connection with the chip, each connecting zone being electrically connected to a corresponding orifice.
  • the invention also relates to a chip support assembly, this assembly comprising, along its width, two edges and at least two chip carriers between the two edges and as mentioned above.
  • the assembly includes only one side, corresponding to the first or ia second face, at least one line power supply, extending along the length of the assembly, and electrically connected to each corresponding electric circuit, or by means of branches, or by means of at least one layer of conductive material disposed in the orifices.
  • FIG. 1 is a partial top view of a first face of a set of chip holders according to a first embodiment of the invention
  • Figure 2 is a partial top view of a second face, opposite to the first face, of the chip carrier assembly of Figure 1;
  • FIG. 3 is a partial section, along a plane in FIG. 1, of one of the chip carriers of FIG. 1 connected to a chip;
  • FIG. 4 is a flowchart of a method of manufacturing all of FIGS. 1 and 2,
  • FIG. 5 is a section similar to Figure 3, a plate used in the manufacture of the chip carrier of Figure 3;
  • FIG. 6 is a section similar to FIG. 5, following the steps of piercing orifices deposition of second and third layers of conductive material;
  • FIG. 8 is a top view of an installation of beachiyse monolayer used IORS of steps of electrodeposition fifth and sixth layers of conductive materials;
  • FIG. 9 is a partial top view, similar to FIG. 1, of a first face of a set of chip supports according to a second embodiment of the invention.
  • FIG. 10 is a partial top view, similar to FIG. 2, of a second face, opposite to the first face, of the set of chip supports of FIG. 9;
  • FIG. 11 is a partial top view of a first face of a set of chip holders according to the prior art.
  • FIG. 12 is a partial top view of a second face, opposite the first face, of the entire chip carriers 11 of FIG.
  • an array 0 of chip carriers comprises six chip carriers 12. More precisely, FIG. 1 shows a face 14 of the assembly 10 corresponding to a first face 16 of each chip carrier 12. FIG. 2 shows a face 18 of the assembly 10 corresponding to a second face 20 of each chip support 12, opposite its first face 16,
  • the set of chip holders 10 forms a strip which comprises in a transverse dimension of the assembly 10, that is to say along its width W10, rows of two supports 12 which are arranged one behind the other following a longitudinal dimension of the assembly 10, that is to say along its length L10.
  • the assembly 10 comprises several tens or hundreds of rows of two supports 12, one behind the other along its length L10 of the assembly 0.
  • the assembly 10 comprises, along its width W10, two edges 22 and 24 and each row of two supports is between the two edges 22 and 24
  • Each chip carrier 12 extends over a length L12 equal to 9.5 mm, also called the support 12 not.
  • Each chip support 2 comprises a plate 26 forming the first face 16 and the second face 20.
  • each support 12 forms a single continuous band which extends in width between the edges 22 and 24 and in length over several meters and more precisely over a length corresponding to the length L10 of the assembly 10.
  • the edges 22, 24 each comprise a feed line or "supply chain" 28a, 28b, of an electrically conductive material, such as copper.
  • the supply lines 28a, 28b extend along the entire length L10 of the assembly 10 and are adapted to electrically feed the face 14.
  • the feed lines 28a, 28b are positioned around each other through the feeders. 12 and the plate 26.
  • the holes 29 are intended to receive bodies adapted to the displacement of the unit 10 parallel to its length L10, along a manufacturing line of the assembly 10, such as the fingers of FIG. training.
  • Each first face 16 comprises a first electrical circuit 32 intended to be in contact with a chip reader and connected to the corresponding supply lines 28a, 28b by branches 32a and 32b.
  • Each second face 20 comprises a second electrical circuit 34 intended to be connected to a radio antenna not shown.
  • Each plate 26 comprises, previously to the manufacture of support 12 corresponding and as shown in Figure S, a first layer A of conductive material on the second face 20 and a layer B of glue on the first face 16, and a core 35 in an electrically insulating material separating each first face 16 of the corresponding second face 20.
  • the electrically insulating material is preferably glass-epoxy.
  • Each plate 26 comprises six first orifices 36 and two second orifices 38, crossing it in a direction perpendicular to the plate. More precisely, the first six orifices 36 and the two second orifices 38 are, on the one hand, opening on the second face 20 and, on the other hand, covered at the level of the first face 16, by a second layer C of material electrically conductive.
  • each first orifice 36 comprises on its lateral walls at the level of the core 35 and of the adhesive layer, a third layer D of electrically conductive material covered by a fourth layer E of electrically conductive material.
  • Each first electrical circuit 32 includes areas 40 of contact with a chip reader. As shown in FIG. 3, the contact zones 40 are located on its first face 16 and cover the first orifices 36.
  • the contact zones 40 comprise, by splitting from the first orifice 36, the second layer C, as well as fourth layer E of electrically conductive material and a fifth layer F of electrically conductive material.
  • the second layer C is in contact with the third layer D and the fourth layer E at the level of the first orifices 36.
  • the first circuit 32 comprises the second layer C, as well as the fourth layer E and the fifth layer F.
  • the second electrical circuit 34 comprises two connection points 44 and 46 to the radio antenna.
  • the second circuit 34 comprises the first layer A, as well as the fourth layer E and a sixth layer G of an electrically conductive material.
  • the sixth layer G is also disposed inside each first orifice 36 and covers the fourth layer E in each orifice 36.
  • the second orifices 38 comprise the same layers as its first orifices 36.
  • the second orifices 38 are disposed through each plate 26, outside the contact zones 40 and are covered at the level of the first face 16 by the first electrical circuit 32.
  • the second circuit 34 and the first 36 and second 38 orifices comprise between its fourth E and the sixth G layers, a nickel layer, not shown.
  • Se first circuit 32 comprises between ia fourth E and the fifth F coated, a layer of nickel, not shown. Nickel makes it possible to avoid any diffusion of material between the fourth layer E and the fifth F and sixth G layers respectively.
  • the supply lines 28a, 28b are adapted to electrically supply each first electrical circuit 32 during, for example, the electrodeposition of the fourth layer E on the first face 16.
  • the third layer D of electrically conductive material is, for example, based on carbon and covers the electrically insulating material of the core 35 in each first 36 and second 38 orifices, in order to electrically connect the first circuit 32 and the second circuit 34. More precisely, the carbon makes it possible to electrically sensitize the first 36 and second 38 orifices.
  • the first electrical circuit 32 is connected to the second electric circuit 34 and, therefore, the contact areas 40 are connected to the second electrical circuit 34.
  • the supply lines 28a, 28b are thus adapted to supply electricity, in addition to each first circuit 32, each second electrical circuit 34 through the circuit 32 and the third layer D.
  • connection points 44, 46 to the corresponding radio antenna are electrically connected with one of the second orifices 38 'by a corresponding power line 48, 49, Thus, electrical continuity is maintained between each second orifice 38 and the connection point 44, 46 associated.
  • the connection between the connection points 44, 46 and the second orifices 38 makes it possible to supply electrically via the electrical lines 28a, 28b and the third and fourth layers present in the second orifices 38, the connection points 44, 46 for the electrodeposition of the sixth layer G on the connection points 44, 46.
  • each second electric circuit 34 comprises, in the vicinity of each first orifice 36, on the corresponding second face 20, a connection zone 50 with a chip 51.
  • Each connection zone 50 is electrically connected, via the fourth layer E, at one of the first orifices 36 corresponding, arranged facing a corresponding contact zone 40.
  • each contact zone 40 is electrically connected to a corresponding connection zone 50.
  • connection points 44, 46 are connected to the chip via connection points 52.
  • a wire not shown, is connected between each connection point 52 and the chip 51,
  • the radio is electrically connected to the chip 51 which is capable of communicating without contact with a suitable chip reader.
  • the chip 51 When fixing the chip 51 on the support 12, the chip is also connected via electrical wires, one of which is visible in FIG. 3 with the reference 54, to the connection zones 50.
  • the chip 51 is thus able to communicate with the reader of chip via a contact with the first face 16 and more precisely with the contact zones 40, through the orifices 36.
  • the first A, second C and fourth E layers are made of a copper-based material
  • the fifth layer F is a gold layer for protecting the first circuit 32 against oxidation and whose thickness measured perpendicularly to the plate, that is to say along a central axis of the first orifices 36, is in the order of 0.1 micrometers ( ⁇ m).
  • the sixth layer G is a gold layer making it possible, on the one hand, to protect the first circuit 32 against oxidation and, on the other hand, the soldering of connection wires to the chip on the zones 50 and points 52 link.
  • the sixth layer G has a thickness, measured perpendicular to the plate, of the order of 0.35
  • the thickness of gold must be sufficient for the welding of a wire between the chip and the zones 50 and points 52 of connection.
  • FIG. 4 a flowchart of a manufacturing process of the set 10 is shown.
  • a plate 26 is used for each support, the various plates 28 forming in practice a continuous strip, as explained above, initially the plate 26 comprises, as represented in FIG. face 16 completely covered with the layer of core B and the second face 20 covered with the first layer A.
  • the plate 26 also comprises the core 35 which separates the first layer A and the layer B, ie ie the first 16 and second 20 faces.
  • the adhesive layer B comprises, for example, epoxy glue.
  • a first drilling step 100 the first 36 and second 38 orifices are pierced through the plate 26 in a direction perpendicular to a main plane P26 of the plate 26 which is equidistant from the faces 16 and 20.
  • the first 36 and second 38 orifices are therethrough relative to the plate 26.
  • the central axis X36 of an orifice 36, which is perpendicular to the plane P26, is visible in FIGS. 3, 6 and 7.
  • the second layer C is deposited on the first face 16. More specifically, a copper foil is collaminated on the first face 16, that is to say on the layer of adhesive B. second layer C then covers the first 36 and second 38 orifices.
  • the third layer D of conductive material is deposited in the first 36 and second 38 orifices.
  • the third layer D is in carbon and is adapted to cover the electrically insulating material of the core 36 in the first 36 and second 38 orifices.
  • the third layer D then electrically connects the first face 16 and the second face 20.
  • the fourth layer E of conductive material is electrodeposited on the second face 20 and within the first 36 and second 38 orifices.
  • the fourth layer E is also electrodeposited on the first face 16.
  • the supply lines 28a, 28b are connected to a power supply source, which which makes it possible to electrically supply the first face 16 and, consequently, the second face 20 via the third layer D in place in the first 36 and second 38 orifices.
  • the first 32 and the second 34 electrical circuits are chemically etched respectively on the first face 8 and the second face 20.
  • the first electrical circuit 32 includes the zones 40 and the second electrical circuit comprises the zones 50 and points 52 of connection, as well as the connection points 44, 46.
  • the first electrical circuit 32 is connected to the supply lines 28a, 28b by the branches 32a and 32b.
  • the first electrical circuit 32 forms a closed circuit, that is to say that all the contact areas 44 are connected between eiles so that, when the supply lines 28a, 28b are connected. to a current source éiec throughque, all the first electrical circuit 32 and therefore the second circuit 34 are crossed by this electric current.
  • connection zones 50 are, on the second face 20, electrically isolated from each other, but all connected to the first electrical circuit 32 via the first orifices 36 and the third D and fourth E layers.
  • connection points 44, 46 are electrically connected to the first electrical circuit 32 via the second orifices 38 and the third D and fourth E layers.
  • a nickel layer is electrodeposited on the first 32 and second 34 electrical circuits and also in the first 36 and second 38 orifices. Electrodeposition of nickel makes it possible to create a diffusion barrier between the copper and the fifth F and sixth G layers. The electrodeposition is carried out thanks to the power supply of the supply lines 28a, 28b.
  • the nickel layer is electrodeposited either solely on the first electrical circuit 32, or only on the second electrical circuit 34 and inside the first 36 and second 38 orifices.
  • the fifth layer F of conductive material is electrodeposited on the first electromagnetic circuit 32.
  • the fifth layer F is gold, a material resistant to oxidation and friction compared to copper.
  • a first single-phase electrolysis is carried out. That is, the first electrical circuit 32 is electrically powered via the supply lines 28a, 28b, while the second face 20 is masked by a masking member.
  • FIG. 8 An installation 200 for carrying out this single-sided electrolysis is shown in FIG. 8.
  • the installation 200 comprises a strip 210 corresponding to a plurality of assemblies 10 placed one after the other along their length over a distance of several meters.
  • the strip 210 thus comprises a plurality of supports 12 and therefore plates 26 on which the electrodepositers of the fifth layer F has not yet been made.
  • the installation 200 also includes a current generator 212 to supply Its own first electrical circuit 32, a body 214 of movement of the assembly 10 and a cell 216 through which the assembly 10.
  • the band 210 extends along its length through the cell 216 and the displacement member 214 is able to move the band 210 parallel to its length. More specifically, the displacement member 214 comprises fingers 218 adapted to cooperate with the holes 29 in order to drive its band 210.
  • the cell 216 comprises a bath 217 of a material corresponding to the material forming the fifth layer F.
  • the installation 200 also comprises a masking member 220, such as a masking belt, positioned facing each second face 20 and able to mask each second face 20 relative to the bath 217, in order to avoid any contact between the bath 217 and each second face 20, that is to say each second electric circuit 34.
  • a masking member 220 such as a masking belt
  • the current generator, also called power source 212, and the masking belt 220 allows all the electrolytic deposition of the fifth layer F on each first electrical circuit 32 while avoiding the deposition of the fifth layer F on the second circuit 34 .
  • a similar installation is used for a next step 14 of electroplating the sixth layer G of conductive material on the second electrical circuit 34 and inside first 36 and second 38 orifices. This installation is configured to mask, via a masking member similar to the masking belt 220, each first face 6,
  • the electro-deposition steps 1 12, 114 of the fifth F and sixth G layers are carried out via the connection of the supply lines 28a, 28b to the power source 212, the third and fourth layers D and E arranged in the first 36 and second 38 orifices ensuring the transfer of the current on the second electric circuit 34 for the electrodeposition of the sixth layer G.
  • the electrodesetting steps 12, 114 of the fifth F and sixth G layers are carried out via the connection of the circuits 32 and 34 to the power source 212, only on the circuit side .32.
  • the first electric circuit 32 and the second electric circuit 34 are connected via the first 36 and second 38 orifices and the third D, fourth E and sixth G layers arranged in the first 36 and second 38 orifices.
  • the power supply lines 28a, 28b are electrically connected, on the one hand, to each first electric circuit 32 by means of the branches 32a, 32b and, on the other hand, to each second electric circuit 34 by means of the third D, fourth E and sixth G layers disposed in the first 36 and second 38 orifices, but also each corresponding first electrical circuit 32 and branches 32a, 32b.
  • connection points 44, 46 are removed to electrically isolate the different contact areas 40 and thus, therefore, the bonding areas 50, as well as the connection points 44, 46.
  • the use of the third layer D makes it possible to electrically raise the first 36 and second 38 orifices and to dispense with the use of a feed line, similar to lines 28a, 28b, on the face 18 and so on each second face 20.
  • a feed line similar to lines 28a, 28b, on the face 18 and so on each second face 20.
  • the layers present in the first 36 and second 38 orifices as electrical conductors between the first electric circuit 32 and the second electric circuit 34, allows for the electroplating of the sixth layer G to overcome the use of a power supply line 28a, 28b on the second face 20, Or, if the second face included a similar power line the lines 28a, 28b while, during the electrodeposition of the sixth layer G, the sixth layer G would be deposited on this line, which would imply an additional cost material, in this case For.
  • the manufacturing cost of the chip carriers 12 and therefore of the assembly 10 is thus reduced, since the quantity of gold used is reduced, knowing that the thickness of the sixth layer G is greater than the thickness of the fifth layer. F.
  • connection of the chip 52 to the connection zones 50 is facilitated, since the connection zones 50 are electrically connected to the orifices 32 and their shape is optimized so that they are as close as possible to the connection lugs of the chip to the second circuit 34. , that is to say to the connecting zones 50.
  • the dimensions of the first 36 and second 38 orifices are reduced since, compared with the supports 502 of the prior art, no wire passes through these orifices.
  • the IE second circuit area occupied 34 is reduced, which allows the manufacture of chip carrier 12, the first face 16, as well as the second face 20 form a quadrilateral, and for which the smallest side of the block at a length equal to 9.5 mm, with a margin of error of 2%.
  • a set 310 of chip support thus comprises six chip supports 3.
  • second embodiments are broadly similar.
  • the assembly 310 forms a strip which comprises along the width W310 of the assembly 310, rows of two supports 312, which are arranged one behind the other along the length L310 of the assembly 310.
  • Each support 312 comprises a first 316 and a second 320 faces and a plate 326 which forms the first
  • Power supply lines 328a, 328b are positioned on either side of the chip carriers 312 at longitudinal edges 322, 324, on the faces 316.
  • Each first face 316 comprises a first electrical circuit 332 and each second face 320 a second electrical circuit 334.
  • the power supply lines 328a, 328b are electrically connected to the first electrical circuit 332 and, via conductive layers arranged in first 336 and second 338 orifices, at the second electrical circuit 234. W
  • the length L312 of each support, measured along the Feed Signs 328a, 328b is equal to 14.25 mm.
  • the size of the support is therefore similar to the size of the chip carriers 502 of the prior art and differs from that of the supports 1 of the first embodiment.
  • each first circuit 332 comprises contact zones 340.
  • Each second circuit 334 comprises connection points 344, 346 to a radio antenna and zones 350 and points 352 for connection.
  • chip carriers 312 The method of manufacturing chip carriers 312 is broadly similar to that of chip carriers 12,
  • the assembly 310 and more specifically, the chip carriers 312 reduce the amount of gold used in the manufacture of the media 312 as explained for the first embodiment. This reduction in the amount of gold used allows a reduction in manufacturing cost.
  • each second face 20 or 320 includes feed lines similar to the feed lines 28a, 28b, 328a, 328b.
  • each first face 18 or 316 does not comprise supply lines and only each second face 20 or 320 comprises feed lines similar to the supply lines 28a, 28b, 328a, 328b,
  • each first face 16 comprises a single power supply line connected to the corresponding first circuit 32
  • the set of chip carriers 10 or 310 comprises, by its width, more than two chip carriers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Dans ce procédé de fabrication d'au moins un support (12) d'une puce électronique, le support est fabriqué à partir d'une plaque (26) qui comprend, une première face (16) destinée à être en contact avec un lecteur de puce, une deuxième face (20), recouverte d'une première couche (A) de matériau électriquement conducteur et destinée à être reliée à une antenne radioélectrique, et une âme (35) en un matériau électriquement isolant séparant la première face (16) de la deuxième face (20). Ce procédé comprend des étapes de perçage d'au moins un orifice (36) traversant à travers la plaque (26), de dépôt d'une couche (C) de matériau électriquement conducteur sur la première face (16) et de gravure chimique d'un premier (32) et d'un deuxième (34) circuits électriques, respectivement sur la première face (16) et la deuxième face (20). Conformément à l'invention, le procédé comprend, précédemment à l'étape de gravure chimique, une étape de dépôt d'une troisième couche (D) de matériau électriquement conducteur dans le ou les orifices (36), qui recouvre ie matériau électriquement isolant dans le ou les orifices (36) correspondants et qui relie électriquement, suite à l'étape de gravure chimique, le premier (32) et le deuxième (34) circuits électriques.

Description

PROCEDE DE FABRICATION D'UNI SUPPORT D'UNE PUCE ELECTRONIQUE, SUPPORT DE PUCE ET ENSEMBLE DE TELS SUPPORTS
La présente invention concerne un procédé de fabrication d'un support d'une puce électronique. L'invention concerne également un tel support de puce électronique et un ensemble de tels supports de puce électronique.
Dans le domaine des supports d'une puce électronique, il est connu de produire un support de puce à deux faces, qui comprend une première face destinée à être en contact avec un lecteur de puce et une deuxième face, opposée à ia première face, destinée à être reliée à une antenne radioélectrique. Lorsque la puce est connectée à un tel support, un terminal est propre à établir une communication avec ia puce, soit via un contact sur ia première face, soit sans contact, via l'antenne radioélectrique connectée à Sa deuxième face.
Les figures 1 1 et 12 montrent partiellement un ensemble 500 de supports de puce 502 conforme à l'art antérieur. Plus précisément, ia figure 11 montre une face 504 de l'ensemble 500 correspondant à une première face 506 de chaque support de puce 502.
La figure 2 montre, quant à elle, une face 508 de l'ensemble 500 correspondant à une deuxième face 5 0 de chaque support de puce 502.
L'ensemble 500 de supports de puce comprend, suivant sa largeur W500, deux bords longitudinaux 512 et 514 et deux supports de puce 502 compris entre Ses deux bords 512, 514. En outre, l'ensemble 500 comprend, suivant sa longueur L500, une pluralité de supports de puce 502, dont trois rangées de deux supports sont visibles sur ces figures.
Chaque support de puce 502 s'étend, suivant ia longueur L500 de l'ensemble 500, sur une longueur L502 égale à 14,25 mm, également appelé « pas » du support 502.
Sur chacune des faces 504, 508, les bords 512, 514 comprennent chacun une ligne d'alimentation 516a, 516b, 518a, 518b, également appelée « chaînette d'alimentation », en un matériau électriquement conducteur. Les lignes d'alimentation 516a, 516b, 518a, 518b s'étendent sur toute ia longueur L500 de l'ensemble 500 et sont propres à alimenter électriquement les faces 504, 508 correspondantes.
Chaque première face 506 comprend un premier circuit électrique 520 destiné à être en contact avec un lecteur de puce et connecté aux chaînettes d'alimentation 516a, 516b. Chaque deuxième face 510 comprend un deuxième circuit électrique 522 destiné à être connecté à une antenne radioélectrique et connecté aux chaînettes d'aiimentation 518a, 518b. Les chaînettes 516a, 516b permettent d'alimenter en courant chaque premier circuit 520 afin de réaliser une électrodéposition de matériau, tel que de l'or, sur chaque premier circuit 520, Les chaînettes 518a, 518b permettent d'alimenter en courant chaque deuxième circuit 522 afin de réaliser une électrodéposition de matériau, tel que de l'or, sur chaque deuxième circuit 522.
Chaque premier circuit électrique 520 comprend des zones de contact 524 avec le lecteur de puce. Les zones de contact 524 sont recouvertes d'un métal conducteur, tel que du cuivre et comprennent, sous le métal conducteur, des orifices 526 débouchant sur chaque deuxième face 510,
Chaque deuxième circuit électrique 522 comprend deux points de connexion 528, 530 à l'antenne radioélectrique.
Lors de la fixation d'une puce sur chaque support 502 et plus précisément sur la deuxième face 510 correspondante, afin de permettre la connexion entre ie lecteur de puce et la puce, des fils sont connectés entre cette puce et tes zones de contact 524 et traversent les orifices 526 correspondants.
Lors de la fabrication de l'ensemble 500, ou plus spécifiquement de l'un des support 502, afin de réaliser des étapes d'électrodéposition, par exemple d'or, sur les premier 520 et deuxième 522 circuits électriques, qui sont généralement en cuivre, il est nécessaire d'alimenter électriquement les première 506 et deuxième 510 faces du support 502 correspondant, c'est-à-dire les premier 520 et deuxième 522 circuits électriques, via respectivement les chaînettes 516a, 516b et 518a, 518b. En outre, lors de la fabrication des supports 502, le diamètre des orifices 526 doit être suffisant pour laisser passer ies fils de connexion entre les zones de contact 524 et la puca électronique. De plus, la connexion de chaque fil avec la zone de contact 524 associée est réalisée à l'intérieur de l'orifice 526 correspondant, ce qui implique l'utilisation d'une longueur de fil relativement importante entre la puce et la zone de contact 524. En variante, le fil est connecté à l'intérieur de l'orifice entre la zone de contact et un anneau en un matériau conducteur positionné sur ia deuxième face 510, autour de i'orifice 526, puis une connexion est réalisée entre ia puce et l'anneau. Cependant, dans de tels supports, les fils permettant de relier chaque zone de contact 524 à la puce, de même que les orifices 526, occupent un volume important. Comme, la deuxième face comprend les points de connexion 528, 530 à l'antenne radioélectrique, les dimensions du deuxième circuit électrique 522 sont telles que la longueur L502 de chaque support de puce 502 est de l'ordre de 14,25 mm, ou supérieure à 14,25 mm. En effet, d'après les normes en vigueur, pour ies supports de puce, telle que la norme ISO/iEC 7816-2:2007, la longueur d'un support de puce doit être un multiple de 4,75 mm, ce qui implique qu'un support de puce à pour dimension possible 4,75 mm, 9,5 mm, 14,25 mm... De plus, les supports de puces 502 comprennent des chaînettes d'alimentation électriques sur les deux faces, ce qui implique, iors des étapes d'électrodéposition d'or, que l'or est électrodéposée sur chacune des chaînettes 516a, 516b, 5 8a, 518b. Ceci engendre un coût de fabrication élevé.
Le but de l'invention est de proposer un support de puce comprenant une première face de contact avec un lecteur de puce et une deuxième face de connexion à une antenne radioélectrique, avec lequel ta connexion de puces électroniques est facilitée et dont le coût de fabrication est réduit,
A cet effet, l'invention a pour objet un procédé de fabrication d'au moins un support d'une puce électronique, ce support étant fabriqué à partir d'une plaque comprenant une première face destinée à être en contact avec un lecteur de puce, une deuxième face, opposée à la première face, recouverte d'une première couche de matériau électriquement conducteur et destinée à être reliée à une antenne radioélectrique, et une âme en un matériau électriquement isolant séparant la première face de la deuxième face, le procédé comprenant les étapes suivantes :
- a) le perçage d'au moins un orifice traversant à travers la plaque, suivant une direction perpendiculaire à la plaque,
- b) ie dépôt d'une deuxième couche de matériau électriquement conducteur sur la première face, la deuxième couche étant propre à recouvrir ie ou les orifices, et - c) la gravure chimique d'un premier et d'un deuxième circuits électriques, respectivement sur fa première face et la deuxième face.
Conformément à l'invention, le procédé comprend, précédemment à l'étape de gravure chimique, l'étape suivante :
- b1 ) le dépôt d'une troisième couche de matériau conducteur dans le ou les orifices, la troisième couche étant en un matériau électriquement conducteur adapté pour recouvrir le matériau électriquement isolant de l'âme dans le ou les orifices correspondants, la troisième couche de matériau électriquement conducteur reliant électriquement, suite à l'étape de gravure chimique c), Se premier et le deuxième circuits électriques.
Grâce à l'invention, la troisième couche de matériau conducteur permet de sensibiliser électriquement le ou les orifices et, plus précisément, le matériau isolant compris dans l'orifice, afin de relier ie premier et le deuxième circuits électriques. De plus, grâce à l'invention, chaque orifice fait le lien entre la première face et la deuxième face et lors de la connexion de la puce sur ia deuxième face, il suffit de souder un fil de très petite dimension entre la puce et des parties du deuxième circuit électrique, reliées électriquement aux orifices. Ainsi, Sa dimension de la zone de liaison entre la puce et les premier et deuxième circuits électriques est miniaturisée, ceci permettant de produire un support de puce dont le pas est égal à 9,5 mm.
Selon d'autres aspects avantageux de l'invention, le procédé de fabrication comprend en outre une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toutes les combinaisons techniquement admissibles :
- Suite à l'étape de dépôt b) et précédemment à l'étape de gravure chimique c), le procédé comprend l'étape b2) suivante : l'électrodéposition d'une quatrième couche de matériau électriquement conducteur sur la deuxième face et à l'intérieur de chaque orifice, via la connexion d'une seul des deux faces à une source d'alimentation électrique,
- Suite à l'étape de gravure, ie procédé comprend les étapes d) et e) suivantes : l'électrodéposition d'une cinquième couche de matériau électriquement conducteur sur la première face, et l'électrodéposition d'une sixième couch de matériau électriquement conducteur sur la deuxième face, alors que les étapes d'étectrodé position des cinquième et sixième couches sont réalisées via la connexion des premier et deuxième circuits électriques à une source d'alimentation électrique seulement du côté du premier circuit électrique 32,
- Lors de l'étape d'électrodéposition de fa cinquième couche, une première éfectrotyse monoface est réalisée, la deuxième face étant masquée par un premier organe de masquage, alors que lors de l'étape d'électrodéposition de la sixième couche, une deuxième électrolyse monoface est réalisée, la première face étant masquée par un deuxième organe de masquage.
- Précédemment à j'éîectrôdèposition de la cinquième et de la sixième couche, une couche de nickel est électrodéposée sur au moins l'une des troisième et quatrième couches.
- La troisième couche est en un matériau à base de carbone.
- Les cinquième et sixième couches de matériau électriquement conducteur sont en un matériau à base d'or.
- Lors de l'étape de perçage, des premiers et deuxièmes orifices sont percés, les premiers orifices étant percés au voisinage d'une ou de zones de contact d'un lecteur de puce avec la première face et les deuxièmes orifices étant percés en dehors de la ou des zones de contact, tandis que, suite à l'étape de gravure, ie deuxième circuit électrique comprend deux points de connexion à l'antenne radîoélectrique et une continuité électrique est maintenue entre chaque deuxième orifice et le point de connexion correspondant. - Suite à l'étape de gravure, te deuxième circuit électrique comprend une ou des zones de liaison avec la puce, chaque zone de liaison étant reiiée électriquement, via la quatrième couche, à un deuxième orifice correspondant.
L'invention à également pour objet un support de puce électronique, ce support comprenant une plaque comportant au moins un orifice traversant la plaque, suivant une direction perpendiculaire à la plaque, une première face comprenant un premier circuit électrique et destinée à être en contact avec un lecteur de puce, le premier circuit électrique recouvrant le ou ies orifices du côté de la première face, une deuxième face, opposée à ia première face, comprenant un deuxième circuit électrique et destinée à être reliée à une antenne radioélectrique, une âme en un matériau électriquement isolant séparant la première face de la deuxième face. Conformément à l'invention, une couche de matériau électriquement conducteur est disposée dans le ou les orifices, la couche de matériau électriquement conducteur recouvrant le matériau électriquement isolant dans le ou les orifices correspondants et reliant électriquement le premier circuit et le deuxième circuit.
Selon d'autres aspects avantageux de l'invention, le support comprend en outre une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toutes les combinaisons techniquement admissibles :
- La première face forme un quadrilatère, alors que le plus petit côté du quadrilatère a une longueur égale à 9.5 mm avec une marge d'erreur de 2% .
- Le deuxième circuit électrique comprend une ou des zones de liaison avec la puce, chaque zone de liaison étant reliée électriquement à un orifice correspondant.
L'invention a également pour objet un ensemble de support de puces, cet ensemble comprenant, suivant sa largeur, deux bords et au moins deux supports de puce compris entre les deux bords et tels que mentionnés ci-dessus.
Avantageusement, l'ensemble comprend uniquement sur une face, correspondant à la première ou ia deuxième face, au moins une ligne d'alimentation électrique, s'étendant suivant la longueur de l'ensemble, et reliée électriquement à chaque circuit électrique correspondant, soit au moyen de branches, soit au moyen d'au moins une couche de matériau conducteur disposée dans le ou les orifices.
L'invention sera mieux comprise et d'autres avantages de celle-ci apparaîtront plus clairement à ta lumière de la description qui va suivre, donnée uniquement à titre d'exempie non limitatif, et faite en se référant aux dessins annexés dans lesquels :
- ia figure 1 est une vue de dessus partielle d'une première face d'un ensemble de supports de puce conforme à un premier mode de réalisation de l'invention ; - !a figure 2 est une vue de dessus partielle d'une deuxième face, opposée à la première face, de l'ensemble de supports de puce de ia figure 1 ;
- la figure 3 est une coupe partielle, suivant un plan !il à ia figure 1 , de l'un des supports de puce de la figure 1 connecté à une puce ;
- la figure 4 est un organigramme d'un procédé de fabrication de l'ensemble des figures 1 et 2,
- la figure 5 est une coupe analogue à la figure 3, d'une plaque utilisée iors de la fabrication du support de puce de la figure 3 ;
- la figure 6 est une coupe analogue à la figure 5, suite à des étapes de perçage d'orifices ei de dépôt de deuxième et troisième couches de matériau conducteur ;
- la figure ? est une coupe analogue à la figure 6, suite à des étapes d'électrodéposition d'une quatrième couche de matériau conducteur ;
- la figure 8 est une vue de dessus d'une installation d'électroiyse monocouche utilisée iors d'étapes d'électrodéposition de cinquième et sixième couches de matériaux conducteurs ;
- ia figure 9 est une vue de dessus partielle, analogue à la figure 1 , d'une première face d'un ensemble de supports de puce conforme à un deuxième mode de réalisation de l'invention ;
- ia figure 10 est une vue de dessus partielle, analogue à la figure 2, d'une deuxième face, opposée à la première face, de l'ensemble de supports de puce de la figure 9 ;
- ia figure 11 est une vue de dessus partielle d'une première face d'un ensemble de supports de puce conforme à l'art antérieur, et
- l'a figure 12 est un© vue de dessus partielle d'une deuxième face, opposée â la première face, de l'ensemble de supports de puce de la figure 11.
Sur les figures 1 et 2, un ensemble 0 de supports de puce comprend six supports de puces 12. Plus précisément, la figure 1 montre une face 14 de l'ensemble 10 correspondant à une première face 16 de chaque support de puce 12, La figure 2 montre une face 18 de l'ensemble 10 correspondant à une deuxième face 20 de chaque support de puce 12, opposé sa première face 16,
L'ensembie 10 de supports de puce forme une bande qui comprend suivant une dimension transversale de l'ensemble 10, c'est-à-dire suivant sa largeur W10, des rangées de deux supports 12 qui sont disposées les unes derrière les autres suivant une dimension longitudinale de l'ensemble 10, c'est-à-dire suivant sa longueur L10. En pratique, et comme montré par des traits d'axe qui prolongent l'ensemble 10 sur les figures 1 et 2, l'ensemble 10 comprend plusieurs dizaines ou centaines de rangées de deux supports 12, les unes derrière les autres suivant Sa longueur L10 de l'ensemble 0. L'ensemble 10 comprend suivant sa largeur W10, deux bords 22 et 24 et chaque rangée de deux supports est comprise entre les deux bords 22 et 24
La suite de la description se concentre sur la rangée centrale de deux supports 12 visibles aux figures 1 et 2 mais s'applique aux autres rangées de deux supports 2.
Chaque support de puce 12 s'étend sur une longueur L12 égale à 9,5 mm, également appelé pas du support 12.
Chaque support de puce 2 comprend une plaque 26 formant la première face 16 et la deuxième face 20.
En pratique, les plaques 26 de chaque support 12 forment une seule bande continue qui s'étend en largeur entre les bords 22 et 24 et en longueur sur plusieurs mètres et plus précisément sur une longueur correspondant à la longueur L10 de l'ensemble 10.
Sur la face 14 et donc sur chacune des premières faces 16, les bords 22, 24 comprennent chacun une ligne d'alimentation ou « chaînette d'alimentation » 28a, 28b, en un matériau électriquement conducteur, tel que du cuivre. Les lignes d'alimentation 28a, 28b s'étendent sur toute la longueur L10 de l'ensemble 10 et sont propres â alimenter électriquement la face 14. Les lignes d'alimentation 28a, 28b sont positionnées autour de îrous 29 traversant !es supports de puce 12 et la plaque 26. Les trous 29 sont destinées à recevoir des organes adaptés au déplacement de i'ensembie 10 parallèlement à sa longueur L10, le long d'une ligne de fabrication de l'ensemble 10, tels que des doigts d'entraînement.
Chaque première face 16 comprend un premier circuit électrique 32 destiné à être en contact avec un lecteur de puce et connecté aux lignes d'alimentation 28a, 28b correspondantes par des branches 32a et 32b.
Chaque deuxième face 20 comprend un deuxième circuit électrique 34 destiné à être connecté à une antenne radioélectrique non représenté.
Chaque plaque 26 comprend, précédemment à la fabrication de support 12 correspondant et comme présenté à ta figure S, une première couche A de matériau conducteur sur la deuxième face 20 et une couche B de colle sur la première face 16, ainsi qu'une âme 35 en un matériau électriquement isolant séparant chaque première face 16 de la deuxième face 20 correspondante. Le matériau électriquement isolant est de préférence du verre-époxy. Chaque plaque 26 comprend six premiers orifices 36 et deux deuxièmes orifices 38, la traversant suivant une direction perpendiculaire à ia plaque. Plus précisément, les six premiers orifices 36 et les deux deuxièmes orifices 38 sont, d'une part, débouchants sur la deuxième face 20 et, d'autre pari, recouverts au niveau de la première face 16, par une deuxième couche C de matériau électriquement conducteur. Comme représenté à la figure 3 pour l'un des premiers orifices 36, chaque premier orifice 36 comprend sur ses parois latérales au niveau de l'âme 35 et de la couche de colle, une troisième couche D de matériau électriquement conducteur recouverte par une quatrième couche E de matériau électriquement conducteur.
Chaque premier circuit électrique 32 comprend des zones 40 de contact avec un lecteur de puce. Comme représenté à ia figure 3, les zones de contact 40 sont situées sur Sa première face 16 et recouvrent les premiers orifices 36. Les zones de contact 40 comprennent, en s'élolgnant du premier orifice 36, la deuxième couche C, ainsi que ia quatrième couche E de matériau électriquement conducteur et une cinquième couche F de matériau électriquement conducteur. En complément, la deuxième couche C est en contact avec la troisième couche D et la quatrième couche E au niveau des premiers orifices 36.
Plus généralement, le premier circuit 32 comprend la deuxième couche C, ainsi que la quatrième couche E et la cinquième couche F.
Le deuxième circuit électrique 34 comprend deux points de connexion 44 et 46 à l'antenne radioélectrique. Le deuxième circuit 34 comprend la première couche A, ainsi que ia quatrième couche E et une sixième couche G en un matériau électriquement conducteur. La sixième couche G est également disposée à l'intérieur de chaque premier orifice 36 et recouvre la quatrième couche E dans chaque orifice 36.
Les deuxièmes orifices 38 comprennent les mêmes couches que Ses premiers orifices 36. Les deuxièmes orifices 38 sont disposés à travers chaque plaque 26, en dehors des zones de contact 40 et sont recouverts au niveau de la première face 16 par le premier circuit électrique 32.
Avantageusement, le deuxième circuit 34 et les premiers 36 et deuxièmes 38 orifices comprennent entre Sa quatrième E et la sixième G couches, une couche de nickel, non représentée. De même, avantageusement, Se premier circuit 32 comprend entre ia quatrième E et la cinquième F couchés, une couche de nickel, non représentée. Le nickel permet d'éviter toute diffusion de matière entre la quatrième couche E et respectivement les cinquième F et sixième G couches. Les lignes d'alimentation 28a, 28b sont propres à alimenter électriquement chaque premier circuit électrique 32 lors, par exemple, de l'èlectrodéposition de la quatrième couche E sur la première face 16.
La troisième couche D de matériau électriquement conducteur est, par exemple, à base de carbone et recouvre le matériau électriquement isolant de l'âme 35 dans chaque premier 36 et deuxième 38 orifices, afin de relier électriquement le premier circuit 32 et ie deuxième circuit 34. Plus précisément, le carbone permet de sensibiliser électriquement, les premiers 36 et deuxièmes 38 orifices. Ainsi, le premier circuit électrique 32 est relié au deuxième circuit électrique 34 et, donc, les zones de contact 40 sont reliées au deuxième circuit électrique 34. Les lignes d'alimentation 28a, 28b sont ainsi propres à alimenter électriquement, outre chaque premier circuit électrique 32, chaque deuxième circuit électrique 34 à travers le circuit 32 et la troisième couche D.
Les deux points de connexion 44, 46 à l'antenne radioèlectrique correspondante, sont reliés électriquement avec l'un des deuxièmes orifices 38 correspondants par une ligne électrique correspondante 48, 49, Ainsi, une continuité électrique est maintenue entre chaque deuxième orifice 38 et le point de connexion 44, 46 associé. La connexion entre les points de connexion 44, 46 et les deuxièmes orifices 38 permet d'alimenter électriquement via les lignes électriques 28a, 28b et les troisième et quatrième couches présentes dans ies deuxièmes orifices 38, tes points de connexion 44, 46 pour l'èlectrodéposition de la sixième couche G sur les points de connexion 44, 46.
De plus, chaque deuxième circuit électrique 34 comprend, au voisinage de chaque premier orifice 36, sur la deuxième face 20 correspondante, une zone de liaison 50 avec une puce 51. Chaque zone de liaison 50 est reliée électriquement, via l quatrième couche E, à l'un des premiers orifices 36 correspondant, disposé en regard d'une zone de contact 40 correspondante. Ainsi, chaque zone de contact 40 est reliée électriquement à une zone de liaison 50 correspondante.
Lors de la fixation d'une puce 51 sur l'un des supports 2, la puce est fixée sur la. deuxième face 20 et les points de connexion 44, 46 sont connectés à la puce via des points de liaison 52. Plus précisément un fil, non représenté, est connecté entre chaque point de liaison 52 et !a puce 51 , Ainsi, l'antenne radioèlectrique est reliée électriquement à la puce 51 qui est propre à communiquer sans contact avec un lecteur de puce adapté.
Lors de la fixation de la puce 51 sur ie support 12, la puce est également connectée via des fils électriques, dont un est visible à la figure 3 avec la référence 54, aux zones de liaison 50, La puce 51 est ainsi propre à communiquer avec le lecteur de puce via un contact avec la première face 16 et plus précisément avec les zones de contact 40, à travers ies orifices 36.
Les première A, deuxième C et quatrième E couches sont en un matériau à base de cuivre,
La cinquième couche F est une couche d'or permettant de protéger le premier circuit 32 contre l'oxydation et dont l'épaisseur mesurée perpendiculairement â la plaque, c'est-à-dire suivant un axe centrai des premiers orifices 36, est de l'ordre de 0,1 micromètres (pm).
La sixième couche G est une couche d'or permettant, d'une part, de protéger le premier circuit 32 contre l'oxydation et, d'autre part, la soudure de fils de connexion à la puce sur les zones 50 et points 52 de liaison. La sixième couche G a une épaisseur, mesurée perpendiculairement à ia plaque, de l'ordre de 0,35
Figure imgf000012_0001
Sur le deuxième circuit 34, et plus précisément au niveau des zones 50 et points 52 de liaison, l'épaisseur d'or doit être suffisante pour ia soudure d'un fil entre la puce et les zones 50 et points 52 de liaison.
A la figure 4, un organigramme d'un procédé de fabrication de l'ensembie 10 est représenté. Afin de fabriquer les supports de puce 12, une plaque 26 est utilisée pour chaque support, les différentes plaques 28 formant en pratique une bande continue, comme expliqué ci-dessus, initialement la plaque 26 comprend, comme représenté à la figure 5, la première face 16 recouverte entièrement de ia couche de coite B et ia deuxième face 20 recouverte de ia première couche A. La plaque 26 comprend également l'âme 35 qui sépare la première couche A et ia couche de co!ie B, c'est-à-dire les première 16 et deuxième 20 faces. La couche de colle B comporte, par exemple, de ia colle epoxy.
Lors d'une première étape 100 de perçage, les premiers 36 et deuxièmes 38 orifices sont percés à travers la plaque 26. suivant une direction perpendiculaire à un plan principal P26 de la plaque 26 qui est équidistant des faces 16 et 20. Les premiers 36 et deuxièmes 38 orifices sont traversants par rapport à ia plaque 26. L'axe centrai X36 d'un orifice 36, qui est perpendiculaire au plan P26, est visible aux figures 3, 6 et 7.
Puis, lors d'une étape 102 suivante, la deuxième couche C est déposée sur la première face 16, Plus précisément, une feuille de cuivre est collaminée sur la première face 16, c'est à dire sur la couche de colle B. La deuxième couche C recouvre alors les premiers 36 et deuxièmes 38 orifices.
Ensuite, lors d'une étape 104, la troisième couche D de matériau conducteur est déposée dans les premiers 36 et deuxièmes 38 orifices. La troisième couche D est en carbone et est adaptée pour recouvrir le matériau électriquement isolant de l'âme 36 dans les premiers 36 et deuxièmes 38 orifices. La troisième couche D relie alors électriquement la première face 16 et ia deuxième face 20.
La structure de la plaque 26 et, plus précisément, de chaque support de puce 12, suite aux étapes 100 à 104 est présenté à ia figure 6,
Au cours d'une étape suivante 106, ia quatrième couche E de matériau conducteur est électrodéposée sur îa deuxième face 20 et à l'intérieur des premiers 36 et deuxièmes 38 orifices. En complément, la quatrième couche E est également électrodéposée sur la première face 16. Afin de réaliser cette étape 06 d'électrodéposition de la quatrième couche E, ies lignes d'alimentation 28a, 28b sont connectées à une source d'alimentation électrique, ce qui permet d'alimenter électriquement la première face 16 et, par conséquent, ia deuxième face 20, via ia troisième couche D en place dans les premiers 36 et deuxièmes 38 orifices.
La structure de la plaque 26 et, plus précisément, de chaque support de puce 12, suite à l'étape 106 est présenté à la figure 7.
Puis, lors d'une étape 108, ie premier 32 et le deuxième 34 circuits électriques sont gravés chimiquement respectivement sur la première face 8 et fa deuxième face 20. Suite à l'étape de gravure 108, le premier circuit électrique 32 comprend ies zones de contact 40 et le deuxième circuit électrique comprend ies zones 50 et points 52 de liaison, ainsi que les points de connexion 44, 46. Le premier circuit électrique 32 est connecté aux lignes d'alimentation 28a, 28b par les branches 32a et 32b. Suite à l'étape de gravure, le premier circuit électrique 32 forme un circuit fermé, c'est-à-dire que toutes les zones de contact 44 sont connectées entre eiles afin que, lorsque les lignes d'alimentation 28a, 28b sont connectées à une source de courant éiecînque, tout le premier circuit électrique 32 et par conséquent ie deuxième circuit 34 soient traversés par ce courant électrique.
En outre, suite à l'étape de gravure 108, les zones de liaison 50 sont, sur la deuxième face 20, électriquement isolées les unes des autres, mais toutes connectées au premier circuit électrique 32 via les premiers orifices 36 et les troisième D et quatrième E couches. De même, les points de connexion 44, 46 sont reliés électriquement au premier circuit électrique 32 via ies deuxièmes orifices 38 et les troisième D et quatrième E couches.
Ensuite, au cours d'une étape optionnelle 110, une couche de nickel, non représentée sur les différentes figures, est électrodéposée sur ie premier 32 et ie deuxième 34 circuits électriques et également dans les premiers 36 et deuxièmes 38 orifices. L'électrodéposition du nickel permet de réaliser une barrière de diffusion entre le cuivre et les cinquième F et sixième G couches. L'éiectrodéposition est réalisée grâce à l'alimentation électrique des lignes d'alimentation 28a, 28b.
En variante, la couche de nickel est éiectrodéposée soit uniquement sur le premier circuit électrique 32, soit uniquement sur le deuxième circuit électrsque 34 et à ilntérieur des premiers 36 et deuxièmes 38 orifices.
Ensuite, au cours d'une étape 112, la cinquième couche F de matériau conducteur est éiectrodéposée sur le premier circuit électrsque 32. La cinquième couche F est en or, un matériau résistant à l'oxydation et au frottement comparativement au cuivre. Afin de réaliser l'éiectrodéposition de la cinquième couche, uns première électrolyse monoiace est réalisée. C'est-à-dire que le premier circuit électrique 32 est alimenté électriquement via les lignes d'alimentation 28a, 28b, tandis que la deuxième face 20 est masquée par un organe de masquage.
Une installation 200 permettant de réaliser cette électrolyse monoface est représentée à la figure 8. L'installation 200 comprend une bande 210 correspondant à une pluralité d'ensemble 10 accolé les uns à la suite des autres suivant leur longueur sur une distance de plusieurs mètres, La bande 210 comprend ainsi une pluralité de supports 12 et donc de plaques 26 sur lesquelles èiectrodépositiors de la cinquième couche F n'a pas encore été effectuée. L'installation 200 comprend également un générateur de courant 212 propre à alimenter Ses premier circuits électriques 32, un organe 214 de déplacement de l'ensemble 10 et une cellule 216 à travers laquelle passe l'ensemble 10.
La bande 210 s'étend suivant sa longueur à travers la cellule 216 et l'organe de déplacement 214 est propre à déplacer la bande 210 parallèlement à sa longueur. Plus précisément, l'organe de déplacement 214 comprend des doigts 218 propres à coopérer avec les trous 29 afin d'entraîner Sa bande 210.
La cellule 216 comprend un bain 217 en un matériau correspondant au matériau formant la cinquième couche F.
L'installation 200 comprend également un organe de masquage 220, tel qu'une courroie de masquage, positionné en regard de chaque deuxième face 20 et propre à masquer chaque deuxième face 20 par rapport au bain 217, afin d'éviter tout contact entre le bain 217 et chaque deuxième face 20, c'est-à-dire chaque deuxième circuit électrique 34.
Le générateur de courant, également appelé source d'alimentation 212, et la courroie de masquage 220 permet tout le dépôt électrolytique de la cinquième couche F sur chaque premier circuit électrique 32 tout en évitant le dépôt de la cinquième couche F sur le deuxième circuit 34. Une installation similaire est utilisée pour une étape 1 14 suivante, d'éiectrodéposition de la sixième couche G de matériau conducteur sur le deuxième circuit électrique 34 et à l'intérieur dés premiers 36 et deuxièmes 38 orifices. Cette installation est configurée pour masquer, via un organe de masquage similaire à la courroie de masquage 220, chaque première face 6,
Les étapes 1 12, 114 d'éiectrodéposition des cinquième F et sixième G couches sont réalisées via la connexion des lignes d'alimentation 28a, 28b à la source d'alimentation 212, les troisième et quatrième couches D et E disposées dans es premiers 36 et deuxièmes 38 orifices assurant ie transfert du courant sur le deuxième circuit électrique 34 pour l'étectrodéposition de la sixième couche G. Ainsi, les étapes 12, 114 d'éiectrodéposition des cinquième F et sixième G couches sont réalisées via la connexion des circuits 32 et 34 à la source d'alimentation 212, seulement du côté du circuit .32.
Suite à l'étape 14 d'éiectrodéposition de la sixième couche G, ie premier circuit électrique 32 et ie deuxième circuit électrique 34 sont connectés via les premier 36 et deuxième 38 orifices et les troisième D, quatrième E et sixième G couches disposées dans les premier 36 et deuxième 38 orifices.
Plus généralement, les lignes d'alimentation électrique 28a, 28b sont reliées électriquement, d'une part, à chaque premier circuit électrique 32 au moyen des branches 32a, 32b et, d'autre part, à chaque deuxième circuit électrique 34 au moyen des troisième D, quatrième E et sixième G couches disposées dans les premiers 36 et deuxièmes 38 orifices, mais également de chaque premier circuit électrique 32 correspondant et des branches 32a, 32b.
Lors de la fixation de la puce 51 sur la deuxième face 20 et plus précisément de la connexion de la puce 51 aux zones de liaison 50 correspondantes, des lignes électriques du premier circuit 32, qui permettent de relier entre elles les zones de contact 40 sont supprimées afin d'isoler électriquement les différente zones de contact 40 et donc, par conséquent, les zones de liaison 50, de même que les points de connexion 44, 46.
L'utilisation de la troisième couche D permet de sensibiliser électriquement les premiers 36 et deuxièmes 38 orifices et de s'affranchir de l'utilisation d'une ligne d'alimentation, analogue aux lignes 28a, 28b, sur la face 18 et donc sur chaque deuxième face 20. Par exemple, ie fait d'utiliser les couches présentes dans les premiers 36 et deuxièmes 38 orifices comme conducteurs électriques entre le premier circuit électrique 32 et ie deuxième circuit électrique 34, permet pour l'étectrodéposition de la sixième couche G, de s'affranchir de l'utilisation d'une ligne d'alimentation électrique 28a, 28b sur la deuxième face 20, Or, si fa deuxième face comprenait une ligne électrique analogue aux lignes 28a, 28b alors, lors de l'électrodèposition de la sixième couche G, la sixième couche G viendrait se déposer sur cette ligne, ce qui impliquerait un surcoût de matière, en l'espèce de For.
Le coût de fabrication des supports de puce 12 et donc de l'ensemble 10 est ainsi réduit, puisque la quantité d'or utilisée est réduite, sachant que l'épaisseur de ia sixième couche G est supérieure à l'épaisseur de la cinquième couche F.
La connexion de la puce 52 aux zones de liaison 50 est facilitée, puisque les zones de liaison 50 sont électriquement reliées aux orifices 32 et leur forme est optimisée afin qu'elles soient au plus près de pattes de connexion de ia puce au deuxième circuit 34, c'est-à-dire aux zones de liaison 50. Ceci permet de réduire l'espace entre les pattes de connexion et les zones de liaison 50 et donc le volume occupé par les fils 54 reliant les pattes aux zones de liaison 50 correspondantes De plus, les dimensions des premiers 36 et deuxième 38 orifices sont réduites puisque, comparativement aux supports 502 de l'art antérieur, aucun fil ne traverse ces orifices. Ainsi, la surface occupée par îe deuxième circuit 34 est réduite, ce qui permet la fabrication de supports de puce 12 dont la première face 16, de même que la deuxième face 20 forment un quadrilatère, et pour lesquels, le plus petit côté du quadrilatère à une longueur égale à 9,5 mm, avec une marge d'erreur de 2%.
Dans le deuxième mode de réalisation représenté aux figures 9 et 10, les éléments similaires â ceux du premier mode de réalisation portent les mêmes références augmentées de 300. Un ensemble 310 de support de puce comprend ainsi six supports de puce 3 2. Les premiers et deuxième modes de réalisation sont globalement similaires.
Ainsi, l'ensemble 310 forme une bande qui comprend suivant la largeur W310 de l'ensemble 310, des rangées de deux supports 312, qui sont disposées les unes derrière les autres suivant la longueur L310 de l'ensemble 310. Chaque support 312 comprend une première 316 et une deuxième 320 faces et une plaque 326 qui forme les première
316 et deuxième 320 faces.
Des lignes d'alimentation électriques 328a, 328b sont positionnées de part et d'autre des supports de puce 312 au niveau de bords longitudinaux 322, 324, sur les faces 316.
Chaque première face 316 comprend un premier circuit électrique 332 et chaque deuxième face 320 un deuxième circuit électrique 334. Les lignes d'alimentation électrique 328a, 328b sont reliées électriquement au premier circuit électrique 332 et, via des couches conductrices disposées dans des premiers 336 et deuxièmes 338 orifices, au deuxième circuit électrique 234. W
15
La longueur L312 de chaque support, mesurée le long des Signes d'alimentation 328a, 328b est égale à 14,25 mm. Dans ce mode de réalisation, la taille du support est donc similaire à la taille des supports de puce 502 de l'art antérieur et diffère de celle des supports 1 du premier mode de rélisation.
De plus, chaque premier circuit 332 comprend des zones de contact 340, Chaque deuxième circuit 334 comprend des points de connexion 344, 346 à une antenne radioélectrique et des zones 350 et points 352 de liaison.
Le procédé de fabrication des supports de puce 312 est globalement similaire à celui des supports de puce 12,
L'ensemble 310 et plus précisément, les supports de puce 312 permettent de réduire ia quantité d'or utilisée lors de la fabrication des supports 312 comme expliqué pour le premier mode de réalisation. Cette réduction de la quantité d'or utilisée permet une réduction de coût de fabrication.
En variante, chaque deuxième face 20 ou 320 comprend des lignes d'alimentation analogues aux lignes d'alimentation 28a, 28b, 328a, 328b.
Selon une autre variante, chaque première face 18 ou 316 ne comprend pas de lignes d'alimentation et seulement chaque deuxième face 20 ou 320 comprend des lignes d'aiimentation analogues aux lignes d'alimentation 28a, 28b, 328a, 328b,
Selon une autre variante, chaque première face 16 comprend une seule ligne d'alimentation connectée au premier circuit 32 correspondant,
Selon une autre variante, l'ensemble de supports de puce 10 ou 310 comprend suivant sa largeur plus de deux supports de puce.
Les caractéristiques des modes de réalisation et variantes envisagés ci-dessus peuvent être combinées entre elles.

Claims

REVENDICATIONS
1. - Procédé de fabrication d'au moins un support (12 ; 312) d'une puce électronique, ie support étant fabriqué à partir d'une plaque (26 ; 328) comprenant :
- une première face (16 ; 316) destinée à être en contact avec un lecteur de puce,
- une deuxième face (20 ; 320), opposée à ia première face, recouverte d'une première couche (A) de matériau électriquement conducteur et destinée à être reliée à une antenne radioélectrique, et
- une âme (35) en un matériau électriquement isolant séparant ia première face (16) de ia deuxième face (20),
ce procédé comprenant les étapes suivantes i
- a) ie perçage (100) d'au moins un orifice (36. 38 ; 336, 338) traversant à travers ia plaque (26 ; 326), suivant une direction (X36) perpendiculaire à la plaque,
- b) le dépôt (102) d'une deuxième couche (C) de matériau conducteur sur ia première face (16 ; 316), la deuxième couche étant propre à recouvrir le ou les orifices {36, 38 ; 336, 338)s et
- c) la gravure chimique (108) d'un premier (32 ; 332) et d'un deuxième (34 : 334) circuits électriques, respectivement sur la première face (16 ; 316) et ia deuxième face (20 ; 320),
caractérisé en ce que le procédé comprend, précédemment à l'étape de gravure chimique (108), l'étape suivante :
- b1 ) le dépôt (104) d'une troisième couche (D) de matériau électriquement conducteur dans ie ou les orifices (36, 38 ; 336, 338), la troisième couche (D) étant en un matériau électriquement conducteur adapté pour recouvrir ie matériau électriquement isolant de l'âme (35) dans le ou les orifices (36, 38 ; 336, 338) correspondants, la troisième couche de matériau conducteur reliant électriquement, suite à l'étape de gravure chimique c) (108), te premier (32 ; 332) et ie deuxième (34 ; 334) circuits électriques,
2. - Procédé selon la revendication 1 , caractérisé en ce que suite à l'étape de dépôt b) (104) et précédemment à l'étape de gravure chimique c) (108), le procédé comprend l'étape suivante :
- b2) l'électrodéposition (106) d'une quatrième couche (E) de matériau électriquement conducteur sur la deuxième face (20) et à l'intérieur de chaque orifice (36, 38 ; 336, 338), via la connexion d'une seule des deux faces (16, 20 : 316, 320) à une source d'alimentation électrique.
3.- Procédé selon la revendication 1 ou 2, caractérisé en ce que suite à l'étape de gravure (108), te procédé comprend les étapes suivantes :
- d) i'électrodéposition (112) d'une cinquième couche (F) de matériau électriquement conducteur sur la première face (16 ; 316),
- e) I'électrodéposition (114) d'une sixième couche (G) de matériau électriquement conducteur sur la deuxième face (20 ; 320),
et en ce que les étapes d'électrodéposition (112, 114) des cinquième et sixième couches sont réalisées via la connexion des premier (32) et deuxième (34) circuits électriques à une source d'alimentation électrique (212). seulement du côté du premier circuit électrique (32).
4.- Procédé selon ia revendication 3, caractérisé en ce que lors de l'étape d'électrodéposition (1 2) de la cinquième couche (F), une première électroiyse monoface est réalisée, la deuxième face (20 ; 320) étant masquée par un premier organe de masquage (220), et en ce que lors de i 'étape d'électrodéposition de ia sixième couche (G), une deuxième électroiyse monoface est réalisée, ia première face (16 ; 316) étant masquée par un deuxième organe de masquage.
5. - Procédé seion la revendication 3 ou 4 et selon la revendication 2, caractérisé en ce que, précédemment à i'électrodéposition (112, 14) de la cinquième et de la sixième couche (F, G), une couche de nickel est électrodé posée sur au moins l'une des troisième (D) et quatrième (E) couches.
6. - Procédé selon l'une des revendications précédentes, caractérisé en ce que la troisième couche (D) est en un matériau à base de carbone.
7.- Procédé selon l'une des revendications 3 à 5, caractérisé en ce que les cinquième (F) et sixième (G) couches de matériau électriquement conducteur sont en un matériau à base d'or.
8.- Procédé selon l'une des revendications précédentes, caractérisé en ce que, lors de l'étape de perçage (100), des premiers (36 ; 336) et deuxièmes (38 ; 338) orifices sont percés, les premiers orifices (36 : 336) étant percés au voisinage d'une ou de zones de contact (40 ; 340) du lecteur de puce avec la première face {16 ; 316), et les deuxièmes orifices (38 ; 338) étant percés en dehors de ia ou des zones de contact (40 ; 340), et en ce que, suite à l'étape de gravure (108), le deuxième circuit électrique (34 ; 334) comprend deux points de connexion {44, 46 ; 344, 346) à l'antenne radioéiecirique et une continuité électrique (48, 49) est maintenue entre chaque deuxième orifice (38 ; 338) et le point de connexion (44, 46 ; 344, 346) correspondant.
9. - Procède selon ies revendications 2 et 8, caractérisé en ce que, suite à l'étape de gravure (108), le deuxième circuit électrique (34 ; 334) comprend une ou des zones de liaison (50 ; 350) avec ia puce, chaque zone de liaison (50 ; 350) étant reliée électriquement, via ia quatrième couche (E), à un premier orifice (36 ; 336) correspondant.
10. - Support (12, 312) de puce électronique, ce support comprenant une plaque (26) comportant :.
- au moins un orifice (36, 38 ; 336, 338) traversant la plaque {26 ; 326), suivant une direction (X36) perpendiculaire à la plaque,
- une première face (16 ; 316} comprenant un premier circuit électrique (32 ; 332) et destinée â être en contact avec un lecteur de puce, le premier circuit électrique (32 ; 332) recouvrant le ou ies orifices (36,38 ; 336, 338) du côté de ia première face (16 ; 316),
- une deuxième face (20 ; 320), opposée à la première face (16 ; 316), comprenant un deuxième circuit électrique (34 ; 334) et destinée à être reliée à une antenne radioélectrique
- une âme (35) en un matériau électriquement isolant séparant la première face
(16 ; 316) de ia deuxième face (20 ; 320),
caractérisé en ce qu'une couche (C) de matériau électriquement conducteur est disposée dans ie ou fes orifices (36, 38 ; 336, 338), la couche (C) de matériau électriquement conducteur recouvrant le matériau électriquement isolant dans ie ou les orifices correspondants et reliant éiectriquement le premier circuit (32 ; 332) et le deuxième circuit (34 ; 334).
11. - Support selon la revendicatio 10, caractérisé en ce que la première face (16) forme un quadrilatère et en ce que le plus petit côté du quadrilatère a une longueur
(L12) égale à 9.5 mm avec une marge d'erreur de 2%.
2. - Support seion la revendication 10 ou 1 1, caractérisé en ce que le deuxième circuit électrique (34 ; 334) comprend une ou des zones de liaison (50 ; 350) avec fa puce, chaque zone de liaison (50 ; 350) étant reliée électriquement à un orifice (36 ; 336) correspondant,
13. - Ensemble (10 ; 3 0) de supports de puce, l'ensemble comprenant, suivant sa largeur (W10), deux bords (22, 24 ; 322, 324) et au moins deux supports (12 ; 312) de puce compris entre les deux bords (22, 24 ; 322, 324), caractérisé en ce que les supports de puce sont seion l'une des revendications 10 à 12.
14. - Ensemble selon la revendication 13, caractérisé en ce que l'ensemble comprend uniquement sur une face (14, 18), correspondant à la première (16 ; 316) ou à Sa deuxième (20 ; 320) face, au moins une ligne d'alimentation électrique (28a, 28b ; 328a, 328b), s'étendant suivant îa longueur de l'ensemble, et reliée électriquement à chaque circuit électrique (32, 34 ; 322, 324) correspondant, soit au moyen de branches (32a, 32b), soit au moyen d'au moins une couche (D, E, G) de matériau électriquement conducteur disposée dans le ou les orifices (36, 38, 336. 338),
PCT/FR2014/052955 2013-11-18 2014-11-18 Procede de fabrication d'un support d'une puce electronique,support de puce et ensemble de tels supports WO2015071619A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480062932.7A CN105793983B (zh) 2013-11-18 2014-11-18 电子芯片支承件的制造方法、芯片支承件以及这种支承件的组件
US15/036,927 US9799598B2 (en) 2013-11-18 2014-11-18 Method for producing an electronic chip support, chip support and set of such supports
DE112014005250.7T DE112014005250B4 (de) 2013-11-18 2014-11-18 Verfahren zum Herstellen eines elektronischen Chipträgers, Chipträger und Satz solcher Träger

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1361300A FR3013504B1 (fr) 2013-11-18 2013-11-18 Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports
FR1361300 2013-11-18

Publications (1)

Publication Number Publication Date
WO2015071619A1 true WO2015071619A1 (fr) 2015-05-21

Family

ID=50179703

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2014/052955 WO2015071619A1 (fr) 2013-11-18 2014-11-18 Procede de fabrication d'un support d'une puce electronique,support de puce et ensemble de tels supports

Country Status (5)

Country Link
US (1) US9799598B2 (fr)
CN (1) CN105793983B (fr)
DE (1) DE112014005250B4 (fr)
FR (1) FR3013504B1 (fr)
WO (1) WO2015071619A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804226B2 (en) 2016-05-06 2020-10-13 Linxens Holding Method for manufacturing chip cards and chip card obtained by said method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
KR20240025690A (ko) 2021-09-29 2024-02-27 랑셍 홀딩 스마트 카드에 통합하기 위한 인쇄 회로, 이러한 인쇄 회로를 갖는 스마트 카드, 및 스마트 카드의 제조 공정에 사용하기 위한 릴-투-릴 테이프
FR3127578B1 (fr) 2021-09-30 2023-09-15 Linxens Holding Capteur d’humidité
FR3127577B1 (fr) 2021-09-30 2023-10-06 Urgo Rech Innovation Et Developpement Coupon pour dispositif médical avec capteur d’humidité, dispositif médical, système, et procédé correspondants.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
US20070170564A1 (en) * 2005-12-21 2007-07-26 Infineon Technologies Ag Chip card module
DE102006019925A1 (de) * 2006-04-28 2007-10-31 Infineon Technologies Ag Chipmodul, Chipkarte und Verfahren zum Herstellen dieser

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716281B1 (fr) 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
DE19534480C2 (de) 1995-09-18 1999-11-11 David Finn IC-Kartenmodul zur Herstellung einer IC-Karte sowie IC-Karte mit einem IC-Kartenmodul
FR2810768B1 (fr) 2000-06-26 2003-11-28 Gemplus Card Int Procede de fabrication de cartes a puce hybrides et cartes a puce obtenues par ledit procede
TW504864B (en) * 2000-09-19 2002-10-01 Nanopierce Technologies Inc Method for assembling components and antennae in radio frequency identification devices
FR2880160B1 (fr) 2004-12-28 2007-03-30 K Sa As Module electronique double face pour carte a puce hybride
US8710645B2 (en) * 2009-10-19 2014-04-29 Jeng-Jye Shau Area reduction for surface mount package chips
US9489613B2 (en) * 2011-08-08 2016-11-08 Féinics Amatech Teoranta RFID transponder chip modules with a band of the antenna extending inward
ITMI20121134A1 (it) * 2012-06-27 2013-12-28 St Microelectronics Srl Dispositivo elettronico flip chip e relativo metodo di produzione
DE102013105575A1 (de) * 2013-05-30 2014-12-04 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
US20070170564A1 (en) * 2005-12-21 2007-07-26 Infineon Technologies Ag Chip card module
DE102006019925A1 (de) * 2006-04-28 2007-10-31 Infineon Technologies Ag Chipmodul, Chipkarte und Verfahren zum Herstellen dieser

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804226B2 (en) 2016-05-06 2020-10-13 Linxens Holding Method for manufacturing chip cards and chip card obtained by said method

Also Published As

Publication number Publication date
CN105793983B (zh) 2019-04-02
FR3013504B1 (fr) 2022-06-10
US9799598B2 (en) 2017-10-24
FR3013504A1 (fr) 2015-05-22
DE112014005250B4 (de) 2020-04-02
CN105793983A (zh) 2016-07-20
US20160293536A1 (en) 2016-10-06
DE112014005250T5 (de) 2016-10-06

Similar Documents

Publication Publication Date Title
WO2015071619A1 (fr) Procede de fabrication d'un support d'une puce electronique,support de puce et ensemble de tels supports
WO2007096752A2 (fr) Procede de couplage de cellules photovoltaiques et film permettant sa mise en oeuvre
WO2006067300A1 (fr) Dispositif de mesure d'un courant circulant dans un cable
KR20130021373A (ko) 태양 전지 및 그 제조 방법
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
EP2867831A1 (fr) Procede de fabrication d'un microcircuit sans contact
FR2921523A1 (fr) Procede de fabrication d'un cable electrique, dispositif pour sa mise en oeuvre, cable en resultant et dispositif utilisant ce cable
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
EP2224515A1 (fr) Dispositif de connexion électrique entre des générateurs électrochimiques
EP3408799B1 (fr) Procédé de fabrication d'un module de carte à puce et d'une carte à puce
EP2294612A1 (fr) Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
CA2968070C (fr) Procede de fabrication d'un module electronique simple face comprenant des zones d'interconnexion
EP4154180B1 (fr) Procédé de métallisation électro-chimique d'un circuit électrique double-face pour carte à puce et circuit électrique obtenu par ce procédé
FR2951017A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2951018A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2978615A1 (fr) Module photovoltaique avec liaison simplifiee
EP0120754B1 (fr) Composant électronique polarisé et son procédé de fabrication
FR3006549A1 (fr) Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
CH627588A5 (fr) Procede de realisation de barres d'alimentation et barres d'alimentation obtenues.
WO2020099279A1 (fr) Procede de realisation d'un insert electronique pour support portable multi-composants et insert obtenu
EP3109948B1 (fr) Procede de fabrication de contact electrique, et contact electrique
FR2571547A1 (fr) Circuit hybride reportable sur un support comportant un reseau d'interconnexion a haute densite
EP3020068A1 (fr) Module electronique et son procede de fabrication
FR3051313B1 (fr) Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime
FR2588124A1 (fr) Procede de connexion d'un circuit electronique sur un cable connecteur plat et souple

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14809493

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15036927

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112014005250

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14809493

Country of ref document: EP

Kind code of ref document: A1