DE112012004358T5

DE112012004358T5 - Flüssigkristallanzeige mit Verbesserung der Farbauswaschung und Verfahren zum Ansteuern derselben

Info

Publication number: DE112012004358T5
Application number: DE112012004358.8T
Authority: DE
Inventors: Yu-Ching Wu; Tien-Lun Ting; Kun-Cheng TIEN; Chien-Huang Liao; Wen-Hao Hsu
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2011-10-20
Filing date: 2012-03-31
Publication date: 2014-07-03
Anticipated expiration: 2032-04-01
Also published as: DE112012004358B4; CN102621755B; TWI456556B; TW201317971A; US8810491B2; CN102621755A; WO2013056536A1; US20130100106A1

Abstract

Ein LCD-Panel mit Verbesserung der Farbauswaschung. In einer Ausführungsform umfasst das LCD-Panel eine Vielzahl von Pixeln, welche räumlich in einer Matrixform angeordnet sind, wobei jedes Pixel zwischen einem entsprechendem Paar Abtast-Linien (Gn, Gn_CS) und zwei benachbarten Daten-Linien Dm und Dm+1 definiert ist, und eine Pixelelektrode, einen ersten Transistor, welcher elektrisch mit den Abtast-Linien Gn, der Daten-Linie Dm und der Pixelelektrode verbunden ist, und einen zweiten Transistor, welcher elektrisch mit den Abtast-Linien Gn_CS und der Pixelelektrode verbunden ist, umfasst, so dass wenn N Paare von Abtast-Signalen an die N Paare von Abtast-Linien {Gn, Gn_CS} angelegt sind und eine Vielzahl von Daten-Signalen an die Daten-Linien angelegt sind, die Pixelelektrode eines jeden Pixels während der ersten Zeitdauer der Rahmenperiode eine jeweils erste Spannung und während der zweiten Zeitdauer der Rahmenperiode eine jeweils zweite Spannung erfährt. Die ersten und zweiten Spannungen sind substantiell unterschiedlich zueinander.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft im Allgemeinen eine Flüssigkristallanzeige (LCD) und im Speziellen ein LCD mit einem LCD-Panel mit Verbesserung der Farbauswaschung und ein Treiber-Verfahren hierfür.
HINTERGRUND DER ERFINDUNG
Flüssigkristallanzeigen (LCDs) werden üblicherweise aufgrund ihrer Fähigkeit zur Anzeige von Bildern mit einer guten Qualität und einem geringen Verbrauch an elektrischer Leistung als Anzeigegeräte verwendet. Ein LCD-Gerät umfasst ein LCD-Panel, welches mit Flüssigkristallzellen und Pixelelementen ausgebildet ist, von denen jedes einer korrespondierenden Flüssigkristallzelle zugeordnet ist und einen Flüssigkristallkondensator (LC) und einen Speicherkondensator umfasst, wobei ein Dünnfilm-Transistor (TFT) elektrisch mit dem Flüssigkristallkondensator und dem Speicherkondensator verbunden ist. Diese Pixelelemente sind im Wesentlichen in Form einer Matrix angeordnet, die eine Anzahl an Pixelzeilen und eine Anzahl an Pixelspalten aufweist. Üblicherweise werden Abtastsignale sequentiell an die Anzahl der Pixelzeilen angelegt, um sequentiell die Pixelelemente Zeile für Zeile anzuschalten. Wenn ein Abtastsignal an eine Pixelzeile angelegt wird, um den entsprechenden TFT der Pixelelemente einer Pixelzeile anzuschalten, werden Quellsignale (Bild-Signale) für die Pixelzeile simultan an die Anzahl an Pixelspalten angelegt, um den korrespondierenden Flüssigkristallkondensator und Speicherkondensator der Pixelzeilen aufzuladen, um die Orientierungen der korrespondierenden, der Pixelzeile zugehörigen Flüssigkristallzellen auszurichten und so die Lichttransmission zu steuern. Durch Wiederholung der Prozedur für alle Pixelzeilen werden alle Pixelelemente mit den entsprechenden Quellsignalen der Bildsignale versorgt, wodurch das Bild darauf wiedergegeben wird.
Aufgrund ihrer langen, dünnen Form haben Flüssigkristallmoleküle eine definierte Orientierungsausrichtung. Die Orientierungen der Flüssigkristallmoleküle in einer Flüssigkristallzelle eines LCD-Panels spielen eine entscheidende Rolle in der Lichttransmission der Zelle durch diese hindurch. Beispielsweise ist in einer LCD mit nematischer Drehzelle, wenn die Flüssigkristallmoleküle sich in ihrer gewinkelten Orientierung befinden, Licht aus der Einfallsrichtung Gegenstand verschiedener unterschiedlich Reflexionsindizes. Da die Funktionalität von LCDs auf dem Effekt der Doppelbrechung basiert, wird die Lichttransmission mit unterschiedlichen Blickwinkeln variieren. Durch solche Unterschiede in der Lichttransmission ist die optimale Betrachtung eines LCDs auf einen engen Blickwinkel beschränkt. Der beschränkte Blickwinkel von LCDs ist einer der Hauptnachteile, der mit LCDs verbunden ist, und ist ein Hauptfaktor in der Beschränkung von Anwendungen für LCDs.
Daher existiert ein bislang unbefriedigtes Bedürfnis, die oben genannten Mängel und Unzulänglichkeiten anzugehen.
KURZFASSUNG DER ERFINDUNG
Nach einem Aspekt bezieht sich die vorliegende Erfindung auf ein LCD-Panel mit Verbesserung der Farbauswaschung. In einem Ausführungsbeispiel umfasst das LCD-Panel N Paare von Abtast-Linien {G_n, G_{n_CS}}, n = 1, 2, ..., N, welche räumlich entlang einer Zeilenrichtung angeordnet sind, M Daten-Linien {D_m}, m = 1, 2, ..., M, welche räumlich die N Paare von Abtast-Linien {G_n, G_{n_CS}} kreuzend entlang einer Spaltenrichtung angeordnet sind, die senkrecht zur Zeilenrichtung ist, und eine Vielzahl von Pixeln {P(n, m)}, welche in der Form einer Matrix angeordnet sind.
Jedes Pixel P(n, m) ist zwischen einem jeweiligen Paar von Abtast-Linien (G_n, G_{n_CS}) und zwei benachbarten Daten-Linien D_m und D_m+1 definiert und umfasst eine Hauptpixelelektrode und eine Nebenpixelelektrode, einen ersten Transistor T1 mit einem Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist und einem Drain-Anschluss, welcher elektrisch mit der Hauptpixelelektrode verbunden ist, einen zweiten Transistor T2 mit einem Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einem Source- und einem Drain-Anschluss, welcher elektrisch mit der Nebenpixelelektrode verbunden ist, einen dritten Transistor T3 mit einem Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einem Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einem Drain-Anschluss, welcher elektrisch mit dem Source-Anschluss des zweiten Transistors verbunden ist, einen ersten Flüssigkristallkondensator (LC), Clc1, und einen ersten Speicherkondensator, Cst1, welche beide elektrisch mit der Hauptpixelelektrode und einer gemeinsamen Elektrode parallel geschaltet sind, einen zweiten LC-Kondensator, Clc2, und einen zweiten Speicherkondensator, Cst2, welche beide elektrisch mit der Nebenpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, einen ersten Koppelkondensator Cx1, welcher elektrisch mit der Nebenpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen zweiten Koppelkondensator Cx2, welcher elektrisch mit der Hauptpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist. In einer Ausführungsform umfasst jedes Pixel P(n, m) weiter einen dritten Koppelkondensator Cx3, welcher elektrisch zwischen der Hauptpixelelektrode und der Nebenpixelelektrode geschaltet ist.
Während des Betriebs sind N Paare von Abtast-Signalen {g_n, g_{n_CS}} an die N Paare von Abtast-Linien {G_n, G_{n_CS}} angelegt und eine Vielzahl von Daten-Signalen an die jeweils M Daten-Linien {D_m}, wobei die N Paare von Abtast-Signalen {g_n, g_{n_CS}} so konfiguriert sind, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine halbe Rahmenperiode T_FP/2 verzögert ist, so dass die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} in der ersten Hälfte der Rahmenperiode angelegt sind und die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} in der zweiten Hälfte der Rahmenperiode angelegt sind, was dafür sorgt, dass in der ersten Hälfte der Rahmenperiode die Hauptpixelelektrode und die Nebenpixelelektrode eines jeden Pixels P(n, m) Spannungen V_{1_main}(n, m) und V_{1_sub}(n, m) erfahren und in der zweiten Hälfte der Rahmenperiode Spannungen V_{2_main}(n, m) und V_{2_sub}(n, m) erfahren, wobei V_{1_main}(n, m) und V_{2_main}(n, m) substantiell gleich sind und V_{1_sub}(n, m) und V_{2_sub}(n, m) substantiell unterschiedlich zueinander sind. V_{1_main}(n, m) entspricht einem an den Pixel P(n, m) angelegtes Daten-Signal.
In einer Ausführungsform gilt V_{1_main}(n, m) = V_gamma(n, m), V_{1_sub}(n, m) = R1·V_gamma(n, m) und V_{2_sub}(n, m) = R2·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines auf dem Pixel P(n, m) darzustellenden Bildes assoziiert ist, wobei 0.5 ≤ R1 ≤ 0.95 und 0.5 ≤ R2 ≤ 0.95 gilt und R1 und R2 zwei Spannungskopplungsverhältnisse sind.
Nach einem anderen Aspekt bezieht sich die gegenwärtige Erfindung auf ein LCD-Panel mit Verbesserung der Farbauswaschung. In einem Ausführungsbeispiel umfasst das LCD-Panel N Paare von Abtast-Linien {G_n, G_{n_CS}}, n = 1, 2, ..., N, welche räumlich entlang einer Zeilenrichtung angeordnet sind, M Daten-Linien {D_m}, m = 1, 2, ..., M, welche räumlich die N Paare von Abtast-Linien {G_n, G_{n_CS}} kreuzend entlang einer Spaltenrichtung angeordnet sind, und eine Vielzahl von Pixeln {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind, wobei jeder Pixel P(n, m) definiert ist zwischen einem jeweiligen Paar von Abtast-Linien (G_n, G_{n_CS}) und zwei benachbarten Daten-Linien D_m und D_m+1 und umfasst: eine Pixelelektrode, einen Flüssigkristallkondensator (LC), Clc, und einen Speicherkondensator, Cst, welche beide mit der Pixelelektrode und einer gemeinsamen Elektrode elektrisch parallel geschaltet sind, und einen ersten Transistor, T1, mit einem Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einem Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einem Drain-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen zweiten Transistor, T2, mit einem Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einem Source-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einem Drain-Anschluss und einen Ladungsteilungskondensator Ccs, welcher elektrisch zwischen den Drain-Anschluss des zweiten Transistors T2 und der gemeinsamen Elektrode geschaltet ist.
Während des Betriebs sind N Paare von Abtast-Signalen {g_n, g_{n_CS}} an die N Paare von Abtast-Linien {G_n, G_{n_CS}} angelegt und eine Vielzahl von Daten-Signalen ist an die jeweils M Daten-Linien {D_m} angelegt, wobei die N Paare von Abtast-Signalen {g_n, g_{n_CS}} so konfiguriert sind, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine halbe Rahmenperiode T_FP/2 verzögert ist, so dass während der ersten Hälfte der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} und während der zweiten Hälfte der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}}, was dafür sorgt, dass in der ersten Hälfte der Rahmenperiode die Pixelelektrode eines jeden Pixels P(n, m) eine erste Spannung V₁(n, m) und in der zweiten Hälfte der Rahmenperiode eine zweite Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich zueinander sind. Die erste Spannung V₁(n, m) entspricht einem an das Pixel P(n, m) angelegtes Daten-Signal.
In einer Ausführungsform gilt V₁(n, m) = V_gamma(n, m) und V₂(n, m) = R·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines auf dem Pixel P(n, m) darzustellenden Bildes assoziiert ist, und wobei 0.5 ≤ R ≤ 0.95 ein Spannungskopplungsverhältnis ist.
Nach einem weiteren Aspekt bezieht sich die vorliegende Erfindung auf ein LCD-Panel mit Verbesserung der Farbauswaschung. In einem Ausführungsbeispiel umfasst das LCD-Panel eine Vielzahl von Pixeln, {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind, mit n = 1, 2, ..., N und m = 1, 2, ..., M, wobei jeder Pixel P(n, m) definiert ist zwischen einem jeweiligen Paar von Abtast-Linien (G_n, G_{n_CS}) und zwei benachbarten, das Paar von Abtast-Linien (G_n, G_{n_CS}) kreuzenden Daten-Linien D_m und D_m+1 und umfasst: eine Pixelelektrode, einen ersten Transistor, T1, welcher elektrisch mit den Abtast-Linien G_n, der Daten-Linie D_m und der Pixelelektrode verbunden ist, und einen zweiten Transistor, T2, welcher elektrisch an die Abtast-Linien G_{n_CS} und die Pixelelektrode geschaltet ist.
Während des Betriebs wird ein Paar von Abtast-Signalen (g_n, g_{n_CS}) an das Paar Abtast-Linien (G_n, G_{n_CS}) angelegt, um sequentiell den ersten und zweiten Transistor T1 und T2 anzuschalten, es wird ein Daten-Signal an die Daten-Linie D_m angelegt, um die Pixelelektrode zu laden, wobei das Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um die Zeit T_D verzögert ist, so dass zur Zeit t, wenn der erste Transistor T1 angeschaltet ist, die Pixelelektrode des Pixels P(n, m) eine erste Spannung V₁(n, m) und zur Zeit (t + T_D), wenn der zweite Transistor T2 angeschaltet ist, eine zweite Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich zueinander sind und 0,1·T_FP ≤ T_D ≤ 0,9·T_FP gilt, wobei T_FP eine Rahmenperiode ist.
In einer Ausführung umfasst jeder Pixel P(n, m) weiter einen Flüssigkristallkondensator (LC), Clc, und einen Speicherkondensator, Cst, welche beide elektrisch mit der Pixelelektrode und einer gemeinsamen Elektrode parallel geschaltet sind, und einen Spannungsteilungskondensator Ccs, wobei der erste Transistor T1 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und der zweite Transistor T2 umfasst einen Gate-Anschluss, welcher elektrisch mit die Abtast-Linie G_{n_CS} verbunden ist, einen Source-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit dem Spannungsteilungskondensator Ccs verbunden ist, welcher seinerseits elektrisch mit der gemeinsamen Elektrode verbunden ist.
In einer Ausführungsform entspricht die erste Spannung V₁(n, m) einem Daten-Signal, welches an das Pixel P(n, m) angelegt wird. Es gilt V₁(n, m) = V_gamma(n, m) und V₂(n, m) = R·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche einem Rahmen eines Bildes entspricht, das auf dem Pixel P(n, m) dargestellt werden soll, wobei 0.5 ≤ R ≤ 0.95 gilt und R ein Spannungskopplungsverhältnis ist.
In einer Ausführungsform umfasst die Pixelelektrode eine Hauptpixelelektrode und eine Nebenpixelelektrode. Jeder Pixel P(n, m) umfasst weiter einen ersten Flüssigkristallkondensator (LC), Clc1, und einen ersten Speicherkondensator, Cst1, wobei beide elektrisch zwischen der Hauptpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, sowie einen zweiten LC-Kondensator, Clc2, und einen zweiten Speicherkondensator, Cst2, welche beide elektrisch zwischen der Nebenpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, sowie einen dritten Transistor T3 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, sowie einen ersten Koppelkondensator Cx1, welcher elektrisch mit der Nebenpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen zweiten Koppelkondensator Cx2, welcher elektrisch mit der Hauptpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist. In einer Ausführungsform umfasst jeder Pixel P(n, m) weiter einen dritten Koppelkondensator Cx3, welcher elektrisch mit der Hauptpixelelektrode und der Nebenpixelelektrode verbunden ist.
Der erste Transistor T1 umfasst einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m, verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Hauptpixelelektrode verbunden ist, und der zweite Transistor T2 umfasst einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einen Source-Anschluss, welcher elektrisch mit dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Nebenpixelelektrode verbunden ist.
In einer Ausführungsform umfasst die erste Spannung V₁(n, m) der Pixelelektrode eine Spannung V_{1_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{1_sub}(n, m) der Nebenpixelelektrode, und die zweite Spannung V₂(n, m) der Pixelelektrode ist charakterisiert durch eine Spannung V_{2_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{2_sub}(n, m) der Nebenpixelelektrode. V_{1_main}(n, m) entspricht einem an das Pixel P(n, m) angelegtes Daten-Signal. In einer Ausführungsform gilt V_{1_main}(n, m) = V_gamma(n, m), V_{1_sub}(n, m) = R1·V_gamma(n ,m) und V_{2_sub}(n, m) = R2·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines Bildes assoziiert ist, das auf dem Pixel P(n, m) dargestellt werden soll, wobei 0,5 ≤ R1 ≤ 0,95 und 0,5 ≤ R2 ≤ 0,95 gilt und R1 und R2 zwei Spannungskopplungsverhältnisse sind.
Nach einem weiteren Aspekt bezieht sich die vorliegende Erfindung auf ein Verfahren zum Ansteuern einer Flüssigkristallanzeige LCD mit Verbesserung der Farbauswaschung. In einer Ausführungsform umfasst das Verfahren die Schritte: Bereitstellen eines LCD-Panels umfassend eine Vielzahl an Pixeln {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind, wobei n = 1, 2, ..., N und m = 1, 2, ..., M und wobei jedes Pixel P(n, m) zwischen einem jeweiligen Paar von Abtast-Linien (G_n, G_{n_CS}) und zwei benachbarten, das Paar Abtast-Linien (G_n, G_{n_CS}) kreuzenden Daten-Linien D_m und D_m+1 definiert ist, mit einer Pixelelektrode, einem ersten Transistor, T1, welcher elektrisch mit den Abtast-Linien G_n, der Daten-Linie D_m und der Pixelelektrode verbunden ist, und einem zweiten Transistor, T2, welcher elektrisch mit den Abtast-Linien G_{n_CS} und der Pixelelektrode verbunden ist, und das Anlegen von jeweils N Paaren von Abtast-Signalen {g_n, g_{n_CS}} an N Paare von Abtast-Linien {G_n, G_{n_CS}} und von einer Vielzahl von Daten-Signalen an die M Daten-Linien {D_m}, so dass die Pixelelektrode eines jeden Pixels P(n, m) über die erste Dauer einer Rahmenperiode, T_FP, eine erste Spannung V₁(n, m) erfährt und über die zweite Dauer einer Rahmenperiode, T_FP, eine zweite Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich sind.
In einer Ausführungsform sind die N Paare von Abtast-Signalen {g_n, g_{n_CS}} so konfiguriert, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um die Zeit T_D verzögert ist, so dass während der ersten Zeitdauer der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} angelegt sind und während der zweiten Zeitdauer der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt sind, wobei die erste Zeitdauer der Verzögerungszeit T_D entspricht und es gilt 0,1·T_FP ≤ T_D ≤ 0,9·T_FP.
In einer Ausführungsform umfasst jeder Pixel P(n, m) einen Flüssigkristallkondensator (LC), Clc, und einen Speicherkondensator, Cst, welche beide elektrisch mit der Pixelelektrode und einer gemeinsamen Elektrode parallel geschaltet sind, und einen Ladungsteilungskondensator, Ccs, wobei der erste Transistor T1 einen Gate-Anschluss hat, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und wobei der zweite Transistor, T2, einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_{n_Cs} verbunden ist, einen Source-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen Drain-Anschluss hat, welcher elektrisch mit dem Ladungsteilungskondensator, Ccs, verbunden ist, welcher seinerseits elektrisch mit der gemeinsamen Elektrode verbunden ist. Die erste Spannung V₁(n, m) entspricht einem an das Pixel P(n, m) angelegtes Daten-Signal. Es gilt V₁(n, m) = V_gamma(n, m) und V₂(n, m) = R·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines Bildes, das auf dem Pixel P(n, m) dargestellt werden soll, assoziiert ist, wobei 0,5 ≤ R ≤ 0,95 gilt und R ein Spannungskopplungsverhältnis ist.
In einer weiteren Ausführungsform umfasst die Pixelelektrode eine Hauptpixelelektrode und eine Nebenpixelelektrode. Jedes Pixel umfasst weiterhin einen ersten Flüssigkristallkondensator (LC), Clc1, und einen ersten Speicherkondensator, Cst1, welche beide elektrisch mit der Hauptpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, einen zweiten LC-Kondensator, Clc2, und einen zweiten Speicherkondensator, Cst2, welche beide elektrisch mit der Nebenpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, einen dritten Transistor T3 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source -Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, einen ersten Koppelkondensator Cx1, welcher elektrisch mit der Nebenpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, einen zweiten Koppelkondensator Cx2, welcher elektrisch mit der Hauptpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen dritten Koppelkondensator Cx3, welcher elektrisch mit der Hauptpixelelektrode und Nebenpixelelektrode verbunden ist. Der erste Transistor T1 umfasst einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Hauptpixelelektrode verbunden ist, und der zweite Transistor T2 umfasst einen Gate-Anschluss hat, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einen Source-Anschluss, welcher elektrisch mit dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Nebenpixelelektrode verbunden ist.
In einer Ausführungsform umfasst die erste Spannung V₁(n, m) der Pixelelektrode eine Spannung V_{1_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{1_sub}(n, m) der Nebenpixelelektrode und die zweite Spannung V₂(n, m) der Pixelelektrode ist charakterisiert durch eine Spannung V_{2_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{2_sub}(n, m) der Nebenpixelelektrode. V_{1_main}(n, m) entspricht einem an das Pixel P(n, m) angelegtes Daten-Signal. Es gilt V_{1_main}(n, m) = V_gamma(n, m), V_{1_sub}(n, m) = R1·V_gamma(n, m) und V_{2_sub}(n, m) = R2·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines Bildes, das auf dem Pixel P(n, m) dargestellt werden soll, assoziiert ist, wobei 0,5 ≤ R1 ≤ 0,95 und 0,5 ≤ R2 ≤ 0,95 gilt und R1 und R2 zwei Spannungskopplungsverhältnisse sind.
Diese und andere Aspekte der vorliegenden Erfindung werden durch die folgende Beschreibung der bevorzugten Ausführungsformen unter Berücksichtigung der folgenden Zeichnungen deutlich, wenngleich Abweichungen und Modifikationen darin vorgenommen werden können, ohne den Sinn und den Schutzbereich der neuen Konzepte der Offenbarung zu verlassen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beigefügten Zeichnungen illustrieren ein oder mehrere Ausführungsformen der Erfindung und dienen zusammen mit den schriftlichen Erklärungen dazu, die Prinzipien der Erfindung zu erklären. Wo immer es möglich ist, werden über alle Zeichnungen hinweg für gleiche oder ähnliche Elemente der Erfindung die gleichen Bezugszeichen verwendet, und wobei:
1 teilweise schematisch einen äquivalenten Schaltplan eines LCD-Panels gemäß einer Ausführung der vorliegenden Erfindung zeigt;
2 schematisch Wellenform – Diagramme von Treibersignalen zeigt, an ein LCD-Panel gemäß einer Ausführungsform der vorliegenden Erfindung angelegt werden;
3 schematisch Spannungen zeigt, die in jedem Pixel eines LCD-Panels gemäß einer Ausführungsform der vorliegenden Erfindung erzeugt werden;
4 schematisch einen äquivalenten Schaltplan eines LCD-Panels gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt;
5 schematisch eine Layoutansicht eines LCD-Panels gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
6 schematisch Wellenform – Diagramme von Treibersignalen zeigt, die an ein LCD-Panel gemäß einer Ausführungsform der vorliegenden Erfindung angelegt werden;
7 die Verbesserung der Gamma-Kurven und der lokalen Gammas des LCD-Panels gemäß Ausführungsformen der vorliegenden Erfindung zeigt: (A) 4-Domänen-Pixel-Layout, (B) die Gamma-Kurve für das 4-Domänen-Pixel-Layout, (C) das lokale Gamma für das 4-Domänen-Pixel-Layout, und (D) 8-Domänen-Pixel-Layout, (E) die Gamma-Kurve für das 8-Domänen-Pixel-Layout, (F) das lokale Gamma für das 8-Domänen-Pixel-Layout.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Offenbarung ist genauer in den folgenden Beispielen beschrieben, welche nur zur Erläuterung gedacht sind, da vielzählige Modifikationen und Variationen hierfür dem Fachmann augenscheinlich sind. Zahlreiche Ausführungsformen der Offenbarung werden nun im Detail erklärt werden. Im Hinblick auf die Zeichnungen beziehen sich in den verschiedenen Ansichten identische Nummerierungen auf identische Komponenten. Gemäß der Verwendung in der Beschreibung und den nachfolgenden Ansprüchen beinhaltet der Sinngehalt von „ein” und „der, die, das” ebenfalls den Verweis auf die Mehrzahl sofern dies im Kontext nicht ausdrücklich anders erklärt ist. Genauso beinhaltet der Sinngehalt von „in” bei der Verwendung in der Beschreibung und den nachfolgenden Ansprüchen die Artikel „in” und „auf” soweit dies im Kontext nicht ausdrücklich anders erklärt ist.
Die in dieser Beschreibung verwendeten Begriffe haben den für den Fachbereich gebräuchlichen Sinngehalt, und zwar sowohl in dem Kontext der Offenbarung als auch in dem Kontext, in dem jeder Begriff verwendet wird. Bestimmte Begriffe, welche zur Erklärung der Offenbarung verwendet werden, werden im Folgenden oder aber an anderer Stelle der Beschreibung erklärt, um so dem Fachmann zusätzliche Anleitung hinsichtlich der Beschreibung der Offenbarung zur Verfügung zu stellen.
Der Gebrauch von Beispielen an irgendeiner Stelle in der Beschreibung, inklusive aller Beispiele von Begriffen, die hierbei erläutert werden, ist rein illustrativ und beschränkt in keiner Weise den Schutzbereich und die Bedeutung der vorliegenden Offenbarung oder irgendeinem beispielhaften Begriff. Ebenso ist die Offenbarung nicht auf die verschiedenen Ausführungsformen, die in der Beschreibung gezeigt sind, limitiert.
Die hier verwendeten Begriffe „ungefähr”, „etwa” und „näherungsweise” sollen im allgemeinen innerhalb 20%, bevorzugt innerhalb 10%, und besonders bevorzugt innerhalb 5% eines gegebenen Werts oder Bereichs bedeuten. Hierin verwendete numerische Werte sind näherungsweise, was bedeutet, dass die Begriffe „ungefähr”, „etwa” und „näherungsweise” angenommen werden können, soweit nicht ausdrücklich anders erwähnt.
Hier verwendete Verben, wie „umfassen”, „beinhalten”, „haben”, „enthalten” und ähnliche, sind als unbeschränkt zu verstehen und bezeichnen also das Beinhalten, ohne darauf beschränkt zu sein.
Die hier verwendeten Begriffe „Gamma” und/oder „Gamma-Kurve” beziehen sich auf die Charakterisierung der Helligkeit eines Bilddarstellungssystems, zum Beispiel eines LCD-Geräts, gegenüber den Graustufen (Skalen). Gamma fasst die nicht lineare Beziehung zwischen den Graustufen und der Helligkeit des Bilddarstellungssystems in einem einzelnen numerischen Parameter zusammen.
Die hier verwendeten Begriffe „Graustufen-Spannung”, „Gamma-Spannung” oder „Treiberspannung” beschreiben eine Spannung, welche von einem Datentreiber im Rahmen der Ansteuerung eines bestimmten Bereichs oder Pixels eines LCD-Panels gemäß einer Graustufe des Rahmens eines in einem bestimmten Bereich oder Pixel eines LCD-Panels abzubildenden Bildes erzeugt wird.
Die Beschreibung erfolgt in Bezug auf die Ausführungsformen der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen 1–7. Gemäß den Aufgaben dieser Erfindung, wie sie hier dargestellt und ausführlich beschrieben werden, bezieht sich diese Erfindung nach einem Aspekt auf ein LCD-Panel mit einer Verbesserung der Farbauswaschung.
Bezug nehmend auf 1 ist ein LCD-Panel 100 gemäß einer Ausführungsform der vorliegenden Erfindung teilweise und schematisch abgebildet. Das LCD-Panel 100 umfasst eine gemeinsame Elektrode 101, N Paare von Abtast-Linien {G_n, G_{n_CS}}, n = 1, 2, ..., N, welche räumlich entlang einer Zeilenrichtung angeordnet sind, M Daten-Linien {D_m}, m = 1, 2, ..., M, welche räumlich entlang einer Spaltenrichtung senkrecht zur Zeilenrichtung und die N Paare Abtast-Linien {G_n, G_{n_CS}} kreuzend angeordnet sind, und eine Vielzahl Pixel P(n, m), welche räumlich in Form einer Matrix angeordnet sind. Jedes Pixel P(n, m) ist zwischen einem jeweiligen Paar Abtast-Linien {G_n, G_{n_CS}} und zwei benachbarten Daten-Linien D_m und D_m+1 definiert. Zum Zweck der Illustration der Ausführungsformen der vorliegenden Erfindung zeigt 1 schematisch nur zwei Paare Abtast-Linien (G_n, G_{n_CS}) und (G_n+1, G_{n+1_CS}), zwei benachbarte Daten-Linien D_m und D_m+1 und zwei korrespondierende Pixel P(n, m) und P(n + 1, m) des LCD-Panels 100.
Jeder Pixel ist so konfiguriert, dass er aufweist: eine Hauptpixelelektrode, MAIN, eine Nebenpixelelektrode, SUB, einen ersten Transistor T1 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Hauptpixelelektrode MAIN verbunden ist, einen zweiten Transistor T2 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einen Source-Anschluss und einen Drain-Anschluss, welcher elektrisch mit der Nebenpixelelektrode SUB verbunden ist, einen dritten Transistor T3 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit dem Source-Anschluss des zweiten Transistors T2 verbunden ist, einen ersten IC-Kondensator Clc1 und einen ersten Speicherkondensator Cst1, welche beide elektrisch mit der Hauptpixelelektrode MAIN und der gemeinsamen Elektrode 101 parallel geschaltet sind, und einen zweiten LC-Kondensator Clc2 und einen zweiten Speicherkondensator Cst2, welche beide elektrisch mit der Nebenpixelelektrode SUB und der gemeinsamen Elektrode 101 parallel geschaltet sind.
Jedes Pixel P(n, m) umfasst weiter einen ersten Koppelkondensator Cx1, welcher elektrisch mit der Nebenpixelelektrode (SUB) und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, einen zweiten Koppelkondensator Cx2, welcher elektrisch mit der Hauptpixelelektrode (MAIN) und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen dritten Koppelkondensator Cx3, welcher elektrisch mit der Hauptpixelelektrode und der Nebenpixelelektrode verbunden ist. Der erste Koppelkondensator Cx1 ist ausgelegt, die Auswaschungsleistung zu erhöhen. Der zweite Koppelkondensator Cx2 resultiert aus dem Layout-Prozess, ist unvermeidbar und wirkt sich negativ auf die Verbesserung der Farbauswaschung aus. Der dritte Koppelkondensator Cx3 hingegen ist angepasst, diese Nachteile des zweiten Koppelkondensators Cx2 auszugleichen.
Zusätzlich kann jedes Pixel P(n, m) einen vierten Koppelkondensator Cx4 umfassen, welcher einen zusätzlichen Freiheitsgrad bezüglich der Gestaltung der bevorzugten Beziehung zwischen Ladungsteilungsspannung V_CS und der Nebenpixelelektrodenspannung V_SUB liefert.
Für ein solches LCD 100, wenn jeweils N Paare von Abtast-Signalen {g_n, g_{n_CS}} an N Paare von Abtast-Linien {G_n, G_{n_CS}} angelegt sind und jeweils eine Vielzahl von Daten-Signalen an die M Daten-Linien {D_m} angelegt ist, erfahren in einer ersten Hälfte einer Rahmenperiode, T_FP, die Hauptpixel- und die Nebenpixelelektrode eines jeden Pixels P(n, m) unterschiedliche Spannungen, welche substantiell anders sind zu denen in einer zweiten Hälfte der Rahmenperiode, T_FP, wobei dies die Farbauswaschung verbessert. Die Rahmenperiode T_FP ist eine Zeitdauer, um die N Paare Abtast-Linien {G_n, G_{n_CS}} abzutasten, um einen Rahmen eines Bildes darzustellen.
Insbesondere sind die N Paare Abtast-Signale {g_n, g_{n_CS}} so konfiguriert, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine halbe Rahmenperiode, T_FP/2, verzögert ist, so dass während der ersten Hälfte der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} und während der zweiten Hälfte der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt sind, wie in 2 gezeigt, wo allerdings nur drei Paare von Abtast-Signalen (g_1n, g_{1n_CS}), (g_2n, g_{2n_CS}) und (g_3n, g_{3n_CS}) gezeigt sind.
Mit anderen Worten ist jede Rahmenperiode in zwei Perioden (oder Zeiträume) aufgeteilt. Während der ersten Periode werden die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} angelegt, um sowohl den ersten und dritten Transistor T1 und T3 einer jeden Pixelzeile anzuschalten, und Daten-Signale eines Rahmens eines Bilds werden an die M Daten-Linien {D_m} angelegt, um die Hauptpixel- und die Nebenpixelelektrode eines jeden Pixels P(n, m) zu laden. Im Ergebnis wird die Hauptpixelelektrode eines jeden Pixels P(n, m) durch eines der Daten-Signale auf eine Spannung V_{1_main}(n, m) geladen, während die Nebenpixelelektrode eines jeden Pixels P(n, m) durch Ladungsteilung auf eine Spannung V_{1_sub}(n, m) geladen wird. Die Hauptpixelelektrodenspannung ist V_{1_main}(n, m) = V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit dem Rahmen des auf dem Pixel P(n, m) abzubildenden Bilds assoziiert ist. Im Betrieb wird die Graustufen-Spannung V_gamma(n, m) basierend auf einer gewünschten Gamma-Kurve des LCD-Panels und Rahmen-Daten des darzustellenden Bildes berechnet und in einer Wertetabelle (LUT) gespeichert. Zusätzlich ist die Nebenpixelelektroden-Spannung V_{1_sub}(n, m) = R1·V_gamma(n, m), wobei 0,5 ≤ R1 ≤ 0,95 gilt und R1 ein Spannungskopplungsverhältnis ist, welches über die Kapazität des ersten Koppelkondensators Cx1 bestimmt wird.
Während der zweiten Periode werden die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt, um den zweiten Transistor T2 einer jeden Pixelzeile anzuschalten. Allerdings werden keine an die Daten-Linien {D_m} angelegten Daten-Signale in die Pixel P(n, m) eingegeben. Folglich hat die Hauptpixelelektrode eines jeden Pixels P(n, m) die Spannung V_{2_main}(n, m) und die Nebenpixelelektrode eines jeden Pixels P(n, m) die Spannung V_{2_sub}(n, m). V_{1_main}(n, m) und V_{2_main}(n, m) sind substantiell identisch wohingegen V_{1_sub}(n, m) und V_{2_sub}(n, m) substantiell unterschiedlich zueinander sind. Es gilt V_{2_sub}(n, m) = R2·V_gamma(n, m), wobei 0,5 ≤ R2 ≤ 0,95 gilt und R2 ein Spannungskopplungsverhältnis ist.
Folglich werden für jeden Rahmen einer Bilddarstellung in jedem Pixel vier verschiedene Helligkeiten erreicht, wodurch im Vergleich zum konventionellen Zwei – Nebenpixel – Design die Gamma-Kurve des LCD-Panels 100 sehr nahe bei Gamma 2.2 liegt, und daher die Farbauswaschung des LCD verbessert wird. Das Pixeldesign und die Steuerungskonfiguration gemäß der vorliegenden Erfindung erweitert effektiv die Bildanzeige von konventionell 8 Domänen auf 12 Domänen.
In der Ausführungsform der 2 ist jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine halbe Rahmenperiode T_FP/2 verzögert. Weitere Anordnungen zur Verzögerung können ebenfalls verwendet werden, um die gegenwärtige Erfindung auszuführen. So ist zum Beispiel in einer anderen Ausführungsform jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um die Zeit T_D verzögert, so dass während der ersten Zeitdauer der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} und während der zweiten Zeitdauer der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt sind, wobei die erste Zeitdauer der Verzögerungszeit T_D entspricht und es gilt 0,1·T_FP ≤ T_D ≤ 0,9·T_FP.
Bezug nehmend auf 3 sind Spannungen, welche in jedem Pixel des LCD-Panels 100 erzeugt werden und in 1 dargestellt werden, gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Wenn zur Zeit t0 ein Abtast-Signal g_n (Hochspannungspuls) an die Abtast-Linie G_n angelegt wird, um den ersten und dritten Transistor T1 und T3 anzuschalten, so wird ein Bild-Daten-Signal in die mit der Abtast-Linie G_n verbundenen Pixel eingegeben. Folglich wird die Spannung V_{1_main}(n, m) 310 der Hauptpixelelektrode (MAIN) erhöht. Auf der anderen Seite werden die Bild-Daten ebenfalls durch den dritten Transistor T3 in den CS-Knoten geschrieben. In diesem Fall sind die Spannung V_CS 320 des CS-Knotens und die Spannung V_{1_main}(n, m) 310 der Hauptpixelelektrode identisch. Zusätzlich wird, weil der erste Koppelkondensator Cx1 elektrisch mit dem CS-Knoten und der Nebenpixelelektrode (SUB) verbunden ist, die Spannung V_{1_sub}(n, m) 330 der Nebenpixelelektrode ebenfalls erhöht. Wenn zur Zeit t1 kein Hoch-Spannungs-Puls an die Abtast-Linie G_n angelegt ist, so sind aufgrund des Durchgangseffekts die Spannung V_CS 320 des CS-Knotens, die Spannung V_{1_main}(n, m) 310 der Hauptpixelelektrode MAIN und die Spannung V_{1_sub}(n, m) 330 der Nebenpixelelektrode SUB leicht verringert.
Folgerichtig sind, wenn zu Zeit t2 ein Abtast-Signal g_{n_CS} (Hoch-Spannungs-Puls) an die Abtast-Linie G_{n_CS} angelegt ist, die Spannung V_CS 320 des CS-Knotens, die Spannung V_{1_main}(n, m) 310 der Hauptpixelelektrode und die Spannung V_{1_sub}(n, m) 330 der Nebenpixelelektrode SUB entsprechend durch das Anlegen des Abtast-Signals g_{n_CS} (Schaltspannung) erhöht. Auf der anderen Seite wird der zweite Transistor T2 angeschaltet, wodurch der CS-Knoten und die Nebenpixelelektrode elektrisch verbunden sind. Unter Umverteilung der elektrischen Ladungen wird die Spannung V_CS 320 des CS-Knotens erniedrigt, während die Spannung V_{1_sub}(n, m) 330 der Nebenpixelelektrode stetig erhöht wird, bis die Spannung V_CS 320 des CS-Knotens gleich der Spannung V_{1_sub}(n, m) 330 der Nebenpixelelektrode SUB ist. Schlussendlich sind, wenn zur Zeit t3 kein Hoch-Spannungs-Puls an die Abtast-Linie G_{n_CS} angelegt ist, die Spannung V_{2_main}(n, m) 310 der Hauptpixelelektrode und die Spannung V_{2_sub}(n, m) 330 der Nebenpixelelektrode durch den Durchgangseffekt leicht erniedrigt, aber weiterhin substantiell unterschiedlich zueinander.
Daher können durch Ausnutzen des Durchgangseffekts des ersten Koppelkondensators Cx1, an der Haupt-Pixel- und Nebenpixelelektrode in jedem Rahmen der Anzeige verschiedene Spannungen erzeugt werden, und somit die Farbauswaschung verbessert werden.
Bezug nehmend auf 4 ist ein LCD-Panel 400 gemäß einer anderen Ausführungsform der vorliegenden Erfindung teilweise und schematisch abgebildet. Wie gehabt, umfasst das LCD-Panel 400N Paare von Abtast-Linien, {G_n, G_{n_CS}}, n = 1, 2, ..., N, welche räumlich entlang einer Zeilenrichtung angeordnet sind, M Daten-Linien {D_m}, m = 1, 2, ..., M, welche räumlich entlang einer Spaltenrichtung senkrecht zur Zeilenrichtung und die N Paare Abtast-Linien {G_n, G_{n_CS}} kreuzend angeordnet sind, und eine Vielzahl Pixel {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind. Jedes Pixel P(n, m) ist definiert zwischen einem jeweiligen Paar Abtast-Linien (G_n, G_{n_CS}) und jeweils zwei benachbarten Daten-Linien D_m und D_m+1.
Zusätzlich umfasst jedes Pixel P(n, m) eine Pixelelektrode (PE), einen LC-Kondensator Clc und einen Speicherkondensator Cst, welche beide elektrisch mit der Pixelelektrode und der gemeinsamen Elektrode 401 parallel geschaltet sind, und einen ersten Transistor T1 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen zweiten Transistor T2 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einen Source-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen Drain-Anschluss, und einen Spannungsteilungskondensator Ccs, welcher elektrisch mit dem Drain-Anschluss des zweiten Transistors T2 und der gemeinsamen Elektrode 401 verbunden ist.
Im Betrieb werden jeweils N Paare von Abtast-Signalen {g_n, g_{n_CS}} an die N Paare Abtast-Linien {G_n, G_{n_CS}} und eine Vielzahl von Daten-Signalen an die M Daten-Linien {D_m} angelegt. Gemäß der in 4 dargestellten Ausführungsform der vorliegenden Erfindung können in der ersten Hälfte der Rahmenperiode und der zweiten Hälfte der Rahmenperiode an der Pixelelektrode eines jeden Pixels P(n, m) unterschiedliche Spannungen erzeugt werden, und somit die Farbauswaschung verbessert werden.
In einer Ausführungsform sind N Paare von Abtast-Signalen {g_n, g_{n_CS}} so konfiguriert, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine halbe Rahmenperiode, T_FP/2, verzögert ist, so dass während der ersten Hälfte der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} angelegt sind und während der zweiten Hälfte der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt sind, was bewirkt, dass die Pixelelektrode eines jeden Pixels P(n, m) während der ersten Hälfte der Rahmenperiode die Spannung V₁(n, m) und während der zweiten Hälfte der Rahmenperiode die Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₁(n, m) substantiell unterschiedlich zueinander sind. Die erste Spannung V₁(n, m) V_gamma(n, m) entspricht einem an das Pixel P(n, m) angelegten Daten-Signal. Die zweite Spannung ist V₂(n, m) = R·V_gamma(n, m), wobei 0,5 ≤ R ≤ 0,95 gilt und R1 ein Spannungskopplungsverhältnis ist.
In einer anderen Ausführungsform ist jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um die Zeit T_D verzögert, so dass während der ersten Zeitdauer der Rahmenperiode die Abtast-Signale {g_n} an die Abtast-Linien {G_n} angelegt sind und während der zweiten Zeitdauer der Rahmenperiode die Abtast-Signale {g_{n_CS}} an die Abtast-Linien {G_{n_CS}} angelegt sind, wobei die erste Zeitdauer der Verzögerungszeit T_D entspricht, und wobei gilt 0,1·T_FP ≤ T_D ≤ 0,9·T_FP.
Folglich werden für jeden Rahmen einer Bilddarstellung in jedem Pixel zwei verschiedenen Helligkeiten erreicht, was dazu führt, dass im Vergleich zu anderen Pixel- Designs die Gamma-Kurve des LCD-Panels 400 sehr nahe bei Gamma 2.2 liegt und so die Farbauswaschung des LCD verbessert wird. Das Pixel-Design und die Treiberkonfiguration gemäß der vorliegenden Erfindung erweitern die Bildanzeige effektiv von konventionellen 4 Domänen auf 8 Domänen.
Nach einem Aspekt der vorliegenden Erfindung umfasst das LCD-Panel eine Vielzahl an Pixeln, {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind, n = 1, 2, ..., N and m = 1, 2, ..., M, wobei jedes Pixel P(n, m) definiert ist zwischen einem entsprechenden Paar von Abtast-Linien (G_n, G_{n_CS}) und zwei, das Paar Abtast-Linien (G_n, G_{n_CS}) durchkreuzenden, benachbarten Daten-Linien D_m und D_m+1, und eine Pixelelektrode, einen ersten Transistor, T1, welcher elektrisch mit den Abtast-Linien G_n, der Daten-Linie D_m und der Pixelelektrode verbunden ist, und einen zweiten Transistor, T2, welcher elektrisch mit den Abtast-Linien G_{n_CS} und der Pixelelektrode verbunden ist, umfasst. Jedes Pixel P(n, m) kann definiert sein als ein Pixel gemäß 1 beziehungsweise gemäß 4 oder ähnlich.
Wenn ein Paar Abtast-Signale (g_n, g_{n_CS}) an ein Paar Abtast-Linien (G_n, G_{n_CS}) angelegt wird, um sequentiell den ersten und den zweiten Transistor T1 und T2 anzuschalten, wird ein Daten-Signal an die Daten-Linie D_m angelegt, um die Pixelelektrode zu laden und um so zu unterschiedlichen Zeiten der Rahmenperiode unterschiedliche Spannungen an der Pixelelektrode zu erzielen. Das Abtast-Signal g_{n_CS} ist gegenüber dem Abtast-Signal g_n um die Zeit T_D verzögert, so dass zur Zeit t, wenn der erste Transistor T1 eingeschaltet ist, die Pixelelektrode des Pixels P(n, m) jeweils eine erste Spannung V₁(n, m) und zur Zeit (t + T_D), wenn der zweite Transistor T2 eingeschaltet ist, jeweils eine zweite Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich sind und 0,1·T_FP ≤ T_D ≤ 0,9·T_FP gilt, und wobei T_FP eine Rahmenperiode darstellt.
5 und 6 zeigen schematisch den Aufbau eines vollständigen HD-LCD-Panels (1080 × 1920) und ein Wellenform-Diagramm von 1080 Paaren von Abtast-Signalen {g_n, g_{n_CS}} angelegt an das LCD-Panel gemäß einer Ausführungsform der vorliegenden Erfindung. Die Pixel-Strukturen sind oben offengelegt und in 1 und 4 dargestellt. Jedes Abtast-Signal g_{n_CS} ist gegenüber dem Abtast-Signal g_n um eine halbe Rahmenperiode T_FP/2 verspätet. Dies ist das Zeitintervall des Abtast-Signals {g_{n_CS}} beginnend von der Abtastzeit des Gate-Anschlusses G₅₄₁. Folglich ist die Pixelelektrode eines jeden Pixels P(n, m) während der ersten Zeitdauer einer Rahmenperiode, T_FP, jeweils mit einer ersten Spannung V₁(n, m) und während der zweiten Zeitdauer der Rahmenperiode, T_FP, mit einer zweiten Spannung V₂(n, m) geladen, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich sind.
7 zeigt die Verbesserung der Gamma-Kurven und der lokalen Gammas des LCD gemäß Ausführungsformen der vorliegenden Erfindung, und zwar (A) eine 4-Domänen-Pixelanordnung 710 gemäß dem LCD-Panel aus 4, (B) die Gamma-Kurven (712 für eine neue Ansicht und 714 für eine schräge Ansicht) für die 4-Domänen-Pixelanordnung, (C) das lokale Gamma (eine Spitze 716) für die 4-Domänen-Pixelanordnung und (D) eine 8-Domänen-Pixelanordnung 720 gemäß dem in 1 gezeigten LCD-Panel, (E) die Gamma-Kurven (722 für eine neue Ansicht und 724 für eine schräge Ansicht) für die 8-Domänen-Pixelanordnung, (F) das lokale Gamma (zwei Spitzen 726 und 728) für die 8-Domänen-Pixelanordnung. Es ist offensichtlich, dass die Gamma-Kurven des LCD-Panels sich sehr nahe zu einem Gamma von 2.2 befinden.
Nach einem anderen Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Ansteuerung eines LCD mit Verbesserung der Farbauswaschung die Schritte des Bereitstellens eines wie oben offenbarten LCD-Panels sowie des Anlegens von jeweils N Paaren von Abtast-Signalen {g_n, g_{n_CS}} an die N Paare von Abtast-Linien {G_n, G_{n_CS}} sowie jeweils einer Vielzahl von Daten-Signalen an die M Daten-Linien {D_m}, so dass bewirkt wird, dass während der ersten Zeitdauer der Rahmenperiode, T_FP, die Pixelelektrode eines jeden Pixels P(n, m) jeweils eine erste Spannung V₁(n, m) und während der zweiten Zeitdauer der Rahmenperiode, T_FP, jeweils eine zweite Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich sind.
Die N Paare von Abtast-Signalen {g_n, g_{n_CS}} sind so konfiguriert, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine Zeit T_D verzögert ist, so dass während der ersten Zeitdauer der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} angelegt sind und während der zweiten Zeitdauer der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt sind, wobei die erste Zeitdauer der Verzögerungszeit T_D entspricht und 0,1·T_FP ≤ T_D ≤ 0,9T_FP gilt.
Kurz gesagt, die vorliegende Erfindung gibt, unter anderem, ein LCD-Panel und ein Ansteuerungsverfahren wieder, in welcher durch Nutzung des Kopplungseffekts des ersten Koppelkondensators Cx1 während eines jeden Rahmens einer Bildanzeige unterschiedlich Spannungen an der Pixelelektrode erreicht werden können, wodurch die Farbauswaschung verbessert wird.
Die vorhergegangene Beschreibung der exemplarischen Ausführungsformen der vorliegenden Erfindung wurde nur zum Zweck der Illustration und Beschreibung dargelegt und ist nicht dazu gedacht, abschließend zu sein oder die Erfindung auf die offengelegten präzisen Ausführungsformen zu beschränken. Zahlreiche Modifikation und Variationen sind im Licht der obigen Erläuterungen möglich.
Die Ausführungsformen wurden ausgesucht und beschrieben, um die Prinzipien der Erfindung und deren praktische Anwendung zu erklären und um andere Fachleute dazu zu bewegen, die Erfindung und zahlreiche Ausführungsformen und mit zahlreichen Modifikationen entsprechend der besonderen Anwendung zu verwenden. Alternative Ausführungsformen, welche der vorliegenden Erfindung entsprechen und nicht über den Schutzbereich und Zweck der Erfindung hinausgehen, sind dem Fachmann offenkundig. Folglich ist der Schutzbereich der vorliegenden Erfindung eher durch die beigefügten Schutzansprüche definiert, als durch die vorgegangene Beschreibung und die exemplarischen Ausführungsformen darin.

Claims

Flüssigkristallanzeigen (LCD)-Panel, das umfasst: eine Vielzahl an Pixeln {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind, n = 1, 2, ..., N und m = 1, 2, ..., M, wobei jeder Pixel zwischen zwei Abtast-Linien (G_n, G_{n_CS}) und zwei benachbarten Daten-Linien D_m und D_m+1 definiert ist, welche die Paare von Abtast-Linien (G_n, G_{n_CS}) durchkreuzen, und weiter eine Pixelelektrode, einen ersten Transistor, T1, welcher elektrisch mit den Abtast-Linien G_n, der Daten-Linie D_m und der Pixelelektrode verbunden ist, und einen zweiten Transistor, T2, welcher elektrisch mit den Abtast-Linien G_{n_CS} und der Pixelelektrode verbunden ist, umfasst, wobei im Betrieb ein Paar von Abtast-Signalen (g_n, g_{n_CS}) an das Paar Abtast-Linien (G_n, G_{n_CS}) angelegt wird, um den ersten Transistor T1 und den zweiten Transistor T2 sequentiell anzuschalten, ein Daten-Signal an die Daten-Linie D_m angelegt wird, um die Pixelelektrode zu laden, wobei das Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um eine Zeit T_D verzögert ist, so dass die Pixelelektrode des Pixels P(n, m) zur Zeit t, wenn der erste Transistor T1 angeschaltet ist, jeweils eine erste Spannung V₁(n, m) und zur Zeit (t + T_D), wenn der zweite Transistor T2 eingeschaltet ist, jeweils eine zweite Spannung V₂(n, m) erfährt.
LCD-Panel gemäß Anspruch 1, wobei 0,1·T_FP ≤ T_D ≤ 0,9·T_FP gilt und T_FP eine Rahmenperiode ist.
LCD-Panel gemäß Anspruch 1, wobei jedes Pixel weiter umfasst, einen Flüssigkristallkondensator (LC), Clc, und einen Speicherkondensator, Cst, welche beide elektrisch zwischen der Pixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, einen Spannungsteilungskondensator Ccs, wobei der erste Transistor T1 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und wobei der zweite Transistor T2 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, einen Source-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit dem Spannungsteilungskondensator Ccs verbunden ist, welcher wiederum mit der gemeinsamen Elektrode verbunden ist.
LCD-Panel gemäß Anspruch 3, wobei die erste Spannung V₁(n, m) einem an das Pixel P(n, m) angelegtes Daten-Signal entspricht.
LCD-Panel gemäß Anspruch 4, wobei V₁(n, m) = V_gamma(n, m) und V₂(n, m) = R·V_gamma(n, m), wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines auf dem Pixel P(n, m) darzustellenden Bildes assoziiert ist, und wobei 0,5 ≤ R ≤ 0,95 ein Spannungskopplungsverhältnis ist.
LCD-Panel gemäß Anspruch 1, wobei die Pixelelektrode eine Hauptpixelelektrode und eine Nebenpixelelektrode umfasst.
LCD-Panel gemäß Anspruch 6, wobei jeder Pixel weiter umfasst, einen ersten Flüssigkristallkondensator (LC), Clc1, und einen ersten Speicherkondensator, Cst1, welche beide elektrisch mit der Hauptpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind; einen zweiten LC-Kondensator, Clc2, und einen zweiten Speicherkondensator, Cst2, welche beide mit der Nebenpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind; einen dritten Transistor T3 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m, verbunden ist und einen Drain-Anschluss; und einen ersten Koppelkondensator Cx1, welcher elektrisch mit der Nebenpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, wobei der erste Transistor T1 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Hauptpixelelektrode verbunden ist, und wobei der zweite Transistor T2 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, und einen Source-Anschluss, welcher elektrisch mit dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Nebenpixelelektrode verbunden ist.
LCD-Panel gemäß Anspruch 7, wobei jedes Pixel P(n, m) weiterhin einen zweiten Koppelkondensator Cx2 umfasst, welcher elektrisch mit der Hauptpixelelektrode und dem Drain-Anschluss des dritten Kondensators T3 verbunden ist.
LCD-Panel gemäß Anspruch 7, wobei jedes Pixel P(n, m) weiterhin einen dritten Koppelkondensator Cx3 umfasst, welcher elektrisch mit der Hauptpixelelektrode und der Nebenpixelelektrode verbunden ist.
LCD-Panel gemäß Anspruch 7, wobei die erste Spannung V₁(n, m) der Pixelelektrode eine Spannung V_{1_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{1_sub}(n, m) der Nebenpixelelektrode umfasst und die zweite Spannung V₂(n, m) charakterisiert ist durch eine Spannung V_{2_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{2_sub}(n, m) der Nebenpixelelektrode.
LCD-Panel gemäß Anspruch 10, wobei V_{1_main}(n, m) einem an das Pixel P(n, m) angelegten Daten-Signal entspricht.
LCD-Panel gemäß Anspruch 11, wobei gilt V_{1_main}(n, m) = V_gamma(n, m), V_{1_sub}(n, m) = R1·V_gamma(n, m) and V_{2_sub}(n, m) = R2·V_gamma(n, m), und wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines auf dem Pixel P(n, m) darzustellenden Bildes assoziiert ist, und wobei 0,5 ≤ R1 ≤ 0,95 und 0,5 ≤ R2 ≤ 0,95 gilt und R1 und R2 zwei Spannungskopplungsverhältnisse sind.
Verfahren zur Ansteuerung einer Flüssigkristallanzeige (LCD) mit Verbesserung der Farbauswaschung, das die Schritte umfasst: a. Bereitstellen eines LCD-Panels umfassend eine Vielzahl von Pixeln {P(n, m)}, welche räumlich in der Form einer Matrix angeordnet sind, n = 1, 2, ..., N, m = 1, 2, ..., M, wobei jeder Pixel P(n, m) zwischen einem entsprechenden Paar von Abtast-Linien (G_n, G_{n_CS}) und zwei benachbarten Daten-Linien D_m und D_m+1 definiert ist, welche die Abtast-Linien (G_n, G_{n_CS}) kreuzen, und eine Pixelelektrode, einen ersten Transistor, T1, welcher elektrisch mit den Abtast-Linien G_n, der Daten-Linie D_m und der Pixelelektrode verbunden ist, und einen zweiten Transistor, T2, welcher elektrisch mit den Abtast-Linien G_{n_CS} und der Pixelelektrode verbunden ist, umfasst; und b. Anlegen von jeweils N Paaren von Abtast-Signalen {g_n, g_{n_CS}} an die N Paare von Abtast-Linien {G_n, G_{n_CS}} und einer Vielzahl Daten-Signalen an die M Daten-Linien {D_m}, um so dafür zu sorgen, dass die Pixelelektrode eines jeden Pixels P(n, m) während einer ersten Zeitdauer einer Rahmenperiode, T_FP, eine erste Spannung V₁(n, m) und während einer zweiten Zeitdauer einer Rahmenperiode, T_FP, eine zweite Spannung V₂(n, m) erfährt, wobei die erste und zweite Spannung V₁(n, m) und V₂(n, m) substantiell unterschiedlich zueinander sind.
Verfahren gemäß Anspruch 13, wobei N Paare von Abtast-Signalen {g_n, g_{n_CS}} so konfiguriert sind, dass jedes Abtast-Signal g_{n_CS} gegenüber dem Abtast-Signal g_n um die Zeit T_D verzögert ist, so dass während der ersten Zeitdauer der Rahmenperiode die Abtast-Signale {g_n} sequentiell an die Abtast-Linien {G_n} und während der zweiten Zeitdauer der Rahmenperiode die Abtast-Signale {g_{n_CS}} sequentiell an die Abtast-Linien {G_{n_CS}} angelegt sind, wobei die erste Zeitdauer der Verzögerungszeit T_D entspricht.
Verfahren gemäß Anspruch 14, wobei 0,1·T_FP ≤ T_D ≤ 0,9·T_FP gilt.
Verfahren gemäß Anspruch 14, wobei jedes Pixel weiter umfasst, einen Flüssigkristallkondensator (LC), Clc, und einen Speicherkondensator, Cst, welche beide elektrisch zwischen der Pixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind, und einen Spannungsteilungskondensator Ccs, wobei der erste Transistor T1 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und wobei der zweite Transistor T2 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_{n_Cs} verbunden ist, einen Source-Anschluss, welcher elektrisch mit der Pixelelektrode verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit dem Spannungsteilungskondensator Ccs verbunden ist, welcher wiederum mit der gemeinsamen Elektrode verbunden ist.
Verfahren gemäß Anspruch 16, wobei V₁(n, m) einem an das Pixel P(n, m) angelegten Daten-Signal entspricht.
Verfahren gemäß Anspruch 17, wobei gilt V₁(n, m) = V_gamma(n, m) und V₂(n, m) = R·V_gamma(n, m), und wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines auf dem Pixel P(n, m) darzustellenden Bildes assoziiert ist, und wobei 0,5 ≤ R ≤ 0,95 gilt und R ein Spannungskopplungsverhältnis ist.
Verfahren gemäß Anspruch 13, wobei die Pixelelektrode eine Hauptpixelelektrode und eine Nebenpixelelektrode umfasst.
Verfahren gemäß Anspruch 19, wobei jedes Pixel P(n, m) zusätzlich umfasst: einen ersten Flüssigkristallkondensator (LC), Clc1, und einen ersten Speicherkondensator, Cst1, welche beide elektrisch zwischen der Hauptpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind; einen zweiten LC-Kondensator, Clc2, und einen zweiten Speicherkondensator, Cst2, welche beide elektrisch zwischen der Nebenpixelelektrode und der gemeinsamen Elektrode parallel geschaltet sind; einen dritten Transistor T3 umfassend einen Gate-Anschluss, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss; und einen ersten Koppelkondensator Cx1, welcher elektrisch mit der Nebenpixelelektrode und dem Drain-Anschluss des dritten Transistors T3 verbunden ist, wobei der erste Transistor T1 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_n verbunden ist, einen Source-Anschluss, welcher elektrisch mit den Daten-Linien D_m verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Hauptpixelelektrode verbunden ist, und wobei der zweite Transistor T2 einen Gate-Anschluss umfasst, welcher elektrisch mit der Abtast-Linie G_{n_CS} verbunden ist, und einen Source-Anschluss, welcher elektrisch mit dem Drain-Anschluss des dritten Transistors T3 verbunden ist, und einen Drain-Anschluss, welcher elektrisch mit der Nebenpixelelektrode verbunden ist.
Verfahren gemäß Anspruch 20, wobei jeder Pixel weiter einen zweiten Koppelkondensator Cx2 umfasst, welcher elektrisch mit der Hauptpixelelektrode und dem Drain-Anschluss des dritten Kondensators T3 verbunden ist.
Verfahren gemäß Anspruch 20, wobei jeder Pixel weiter einen dritten Koppelkondensator Cx3 umfasst, welcher elektrisch mit der Hauptpixelelektrode und der Nebenpixelelektrode verbunden ist.
Verfahren gemäß Anspruch 20, wobei die erste Spannung V₁(n, m) der Pixelelektrode eine Spannung V_{1_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{1_sub}(n, m) der Nebenpixelelektrode umfasst, und die zweite Spannung V₂(n, m) der Pixelelektrode eine Spannung V_{2_main}(n, m) der Hauptpixelelektrode und eine Spannung V_{2_sub}(n, m) der Nebenpixelelektrode umfasst.
Verfahren gemäß Anspruch 23, wobei V_{1_main}(n, m) einem an das Pixel P(n, m) angelegten Daten-Signal entspricht.
Verfahren gemäß Anspruch 24, wobei gilt V_{1_main}(n, m) = V_gamma(n, m), V_{1_sub}(n, m) = R1·V_gamma(n, m) and V_{2_sub}(n, m) = R2·V_gamma(n, m), und wobei V_gamma(n, m) eine Graustufen-Spannung ist, welche mit einem Rahmen eines auf dem Pixel P(n, m) darzustellenden Bildes assoziiert ist, und wobei 0,5 ≤ R1 ≤ 0,95 und 0,5 ≤ R2 ≤ 0,95 gilt und R1 und R2 zwei Spannungskopplungsverhältnisse sind.