DE112006000505B4 - Halbleiterbausteinherstellung - Google Patents

Halbleiterbausteinherstellung Download PDF

Info

Publication number
DE112006000505B4
DE112006000505B4 DE112006000505.7T DE112006000505T DE112006000505B4 DE 112006000505 B4 DE112006000505 B4 DE 112006000505B4 DE 112006000505 T DE112006000505 T DE 112006000505T DE 112006000505 B4 DE112006000505 B4 DE 112006000505B4
Authority
DE
Germany
Prior art keywords
drop
conductive
chip
solderable
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006000505.7T
Other languages
English (en)
Other versions
DE112006000505T5 (de
Inventor
Martin Standing
Mark Pavier
Robert J. Clarke
Andrew Sawle
Kenneth McCartney
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112006000505T5 publication Critical patent/DE112006000505T5/de
Application granted granted Critical
Publication of DE112006000505B4 publication Critical patent/DE112006000505B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques

Abstract

Ein Verfahren zur Herstellung von Halbleiterbausteinen, bei dem eine Drop-on-demand-Aufbringung eines Materials, das sich für die Drop-on-demand-Aufbringung eignet, zur Herstellung einer Komponente oder einer Vielzahl von Komponenten eines Halbleiterbausteins oder Mehrchipmoduls verwendet wird.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beruht auf der vorläufigen US-Anmeldung Nr. 60/658,607 und beansprucht deren Nutzen, die am 4. März 2005 eingereicht wurde, mit dem Titel DEPOSITING PASSIVATIONS USING JETTING TECHNOLOGY (INK-JETTING) [Aufbringung von Passivierungen unter Verwendung der Flüssigkeitsstrahltechnik (Tintenstrahltechnik)], deren Priorität hiermit beansprucht wird und auf deren Offenbarung hier Bezug genommen wird.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleiterbausteinen bzw. die Herstellung von Halbleiterbaugruppen und Halbleiterbausteine bzw. Halbleiterbaugruppen.
  • Zur Herstellung eines Halbleiterbausteins müssen normalerweise die Komponenten desselben bearbeitet werden. Zum Beispiel wird in US-Patentschrift US 2005/0 269 677 A1 , ein Verfahren zur Herstellung eines Bausteins offenbart, bei dem die Vorderfläche des Halbleiterchips einem mehrstufigen Prozeß unterzogen wird, durch den er einen Passivierungskörper erhält, bevor der Chip in einem leitfähigen Becher montiert wird.
  • In einem Prozeß gemäß der vorliegenden Erfindung wird ein Drop-on-demand-Aufbringungsverfahren zum Bilden eines Körpers auf einer Komponente des Halbleiterbausteins verwendet. Ein Prozeß gemäß der vorliegenden Erfindung kann zum Beispiel zum Bilden eines Passivierungskörpers auf einer Oberfläche eines Halbleiterchips, eines dielektrischen Körpers auf einem Systemträger-Abschnitt eines Halbleiterbausteins usw. verwendet werden.
  • Ein Hauptvorteil einer Drop-on-demand-Aufbringung ist die Verringerung der Zahl der Prozeßschritte. Das Folgende ist ein Vergleich eines Prozesses nach dem Stand der Technik mit einem typischen Drop-on-demand-Prozeß:
    Stand der Technik Drop-on-Demand
    Material Aufschleudern Material Drucken
    Flüchtige Stoffe durch Trocknen aus dem Material trocknen
    Material entfernen
    UV-Einwirkung Material aushärten
    Material entwickeln
    Material härten
  • Das Verfahren nach dem Stand der Technik ist ungünstig, weil: a) es mehr Material erfordert, als für die Endstruktur benötigt wird; b) das Material entwickelt werden muß, was bedeutet, daß es beträchtliche Kosten gibt, die mit den Chemikalien und dem erzeugten Abfall verbunden sind; c) zusätzliche Schritte erforderlich sind; d) Fotoinitiatorsysteme zur Bilderzeugung die Leistungsfähigkeit der Materialien schwächen können; e) Schäden oder Verunreinigungen auf dem Fotowerkzeug zu Löchern bzw. Öffnungen in der Passivierung führen können, die Probleme darstellen können.
  • Auf der anderen Seite die Drop-on-demand-Aufbringung: reduziert Abfall; reduziert die Zahl der Schritte; kann Flächen bearbeiten, die nicht eben sind; kann die Dicke über das Bild hinweg in einem einzigen Durchlauf variieren; neigt nicht zu Verunreinigungsdefekten wie beim Stand der Technik.
  • Drop-on-demand wird bekanntermaßen verwendet:
    bei der Kennzeichnung von Komponenten;
    bei der Aufbringung von Dielektrika auf Plasmabildschirmplatten;
    bei der Herstellung und Kennzeichnung von Schaltplatinen bzw. Leiterplatten;
    beim Drucken von feinstrukturellen Schaltungsleiterbahnen unter Verwendung von Edel- und Halbedelmetallen.
  • Jedoch hat eine Suche keine Drop-on-demand-Aufbringung ergeben, die zur Herstellung einer Komponente eines Halbleiterbausteins, wie zum Beispiel eines Halbleiterchips, Systemträgers (lead frame) oder dergleichen, verwendet wird.
  • Die US 2004/0 266 207 A1 beschreibt ein Verfahren, um eine elektrische Vorrichtung mit mindestens einem gestalteten Layer auf einem Trägermaterial auszuformen.
  • Die US 6 114 187 A beschreibt ein Verfahren zur Herstellung eines chip-scale-packages, indem eine mikroelektronische Vorrichtung bereitgestellt wird, die eine Verbindungsoberfläche mit einer Vielzahl von freiliegenden Anschlussfüßen aufweist.
  • Die US 2004/0 263 564 A1 beschreibt eine Tintenstrahlvorrichtung mit einem Tintenstrahlmittel, das eine Vielzahl von Düsen beinhaltet, die in einer Vielzahl an Reihen angeordnet sind.
  • US 6 713 389 A2 beschreibt ein Verfahren, um eine Schaltkreiskomponente auf einer Oberfläche aufzubringen. Das Verfahren gebraucht die Technik von Tropfenejektion, um Tropfen eines Aufbringungsmaterials aufzubringen. Hierbei wir die Komponente aus einer Vielzahl von einzelnen Lagern des Aufbringungsmaterials gestaltet.
  • Die US 5 773 359 A beschreibt ein Verfahren zur Herstellung eines Verbindungssystems, bei dem ein elektisch leitfähiger Layer auf einem Trägermaterial aufgebracht wird.
  • Die WO 2004/102 622 A2 beschreibt ein Verfahren, um einen integrierten Schaltkreis zu gestalten, wobei mittels Sieb eine leitfähige Paste auf einem metallbeschichteten Anschlussfüßchen aufgedruckt wird.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Draufsicht auf eine Halbleiterbausteinkomponente, die gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird.
  • 2 zeigt eine Querschnittsansicht der Komponente, die in 1 gezeigt wird, entlang der Linie 2-2 und bei Betrachtung in Pfeilrichtung.
  • 3 zeigt eine Draufsicht auf eine andere Halbleiterbausteinkomponente, die gemäß der vorliegenden Erfindung hergestellt wurde.
  • 4 zeigt eine Draufsicht auf eine andere Halbleiterbausteinkomponente, die gemäß der vorliegenden Erfindung hergestellt wurde.
  • 5 zeigt eine Draufsicht auf einen Wafer, der mehrere Chips hat.
  • 6 zeigt eine Draufsicht auf einen Wafer, der mehrere Chips hat, nachdem die Elektroden darauf gebildet wurden.
  • 7 zeigt Abschnitte 5-5 des Wafers in 4 nach der Bildung mehrerer lötbarer Schichten.
  • 8 zeigt den Abschnitt 5-5 nach Bildung eines Passivierungskörpers gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 9A stellt ein Beispiel für ein System zur Ausführung eines Verfahrens gemäß der vorliegenden Erfindung dar.
  • Die 9B und 9C stellt einen Aufbringungsvorgang dar.
  • 10 stellt eine Draufsicht auf einen Systemträger bzw. IC-Träger dar.
  • 11 illustriert einen vergrößerten Abschnitt des Systemträgers, der in 10 gezeigt wird.
  • Die 12–22B stellen einen Prozess zur Herstellung eines Mehrchipmoduls unter Verwendung eines Verfahrens gemäß der vorliegenden Erfindung dar.
  • Die 23–25 stellen Querschnittsansichten des Mehrchipmoduls dar, das in 22B gezeigt wird.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Mit Bezug auf die 1 und 2 umfaßt ein Beispiel für eine Halbleiterbausteinkomponente, die gemäß der vorliegenden Erfindung hergestellt wird, einen Halbleiterchip 10, der eine erste Leistungselektrode 12 und Steuerelektrode 14 auf einer ersten Hauptfläche desselben hat. In der bevorzugten Ausführungsform umfaßt Chip 10 mindestens einen lötbaren Körper 16, der auf der ersten Leistungselektrode 12 gebildet ist, mindestens einen lötbaren Körper 16, der auf der Steuerelektrode 14 gebildet ist, und einen Passivierungskörper 18, der auf der ersten Leistungselektrode 12 und der Steuerelektrode 14 angeordnet ist. Der Passivierungskörper 18 umfaßt eine Öffnung 20 zum Aussetzen des lötbaren Körpers 16 an die erste Leistungselektrode 14 und eine Öffnung 22 zum Aussetzen des lötbaren Körpers 16 an der Steuerelektrode 14. In der bevorzugten Ausführungsform werden die Elektroden 12, 14 aus Aluminium oder Aluminiumsilizium gebildet, und die lötbaren Körper 16 werden aus einem Dreimetallstapel oder einem anderen lötbaren Material gebildet. Der Dreimetallstapel kann eine Silberschicht an der Spitze desselben umfassen, wie zum Beispiel einen Ti/Pd/Ag-Dreimetallstapel.
  • Die Öffnung 20 kann weiter als der lötbare Körper 16 sein. In Folge dessen wird der lötbare Körper 16 mit Abstand von der Passivierung 18 durch einen Spalt 24 angeordnet, der den lötbaren Körper 16 umgibt. Es ist zu bemerken, daß in der bevorzugten Ausführungsform die Öffnung 22 ebenfalls weiter als der lötbare Körper 16 auf der Steuerelektrode 14 sein kann, wodurch ein Spalt 26 zwischen dem Passivierungskörper 18 und dem lötbaren Körper 16 auf der Steuerelektrode 14 erzeugt wird. Es muß jedoch bemerkt werden, daß in einer Halbleiterbausteinkomponente gemäß der vorliegenden Erfindung ein Spalt zwischen dem lötbaren Körper 16 und dem Passivierungskörper 18 nicht erforderlich ist. So kann zum Beispiel jede Elektrode 12, 14 einen lötbaren Körper umfassen, der die gesamte Fläche derselben und den Passivierungskörper 18, der über dem lötbaren Körper angeordnet ist, abdeckt. Andere Variationen können ebenfalls umgesetzt werden, ohne vom Schutzbereich und dem Geist der vorliegenden Erfindung abzuweichen.
  • Der Passivierungskörper 18 ist vorzugsweise dicker als die lötbaren Körper 16. Als Ergebnis dessen erstrecken sich die lötbaren Körper 16 nicht über den Passivierungskörper 18 hinaus. Das heißt, jeder lötbare Körper 16 ist vorzugsweise am Boden seiner jeweiligen Öffnung 20 angeordnet und reicht nicht bis zur Oberseite derselben.
  • Eine Halbleiterbausteinkomponente gemäß der Ausführungsform, die in den 1 und 2 gezeigt wird, kann von der Form der vertikalen Leitung sein und umfaßt daher die zweite Leistungselektrode 28 auf der zweiten Hauptfläche derselben gegenüber der ersten Hauptfläche. Eine Komponente gemäß der Ausführungsform, die von den 1 und 2 gezeigt wird, kann zum Beispiel ein Leistungs-MOSFET sein, bei dem die erste Leistungselektrode 12 die Source-Elektrode ist, die zweite Leistungselektrode 28 die Drain-Elektrode ist und die Steuerelektrode 14 die Gate-Elektrode ist.
  • Eine Komponente gemäß der vorliegenden Erfindung ist jedoch nicht auf Vorrichtungen mit vertikalem Leitungstyp beschränkt. Mit Bezug auf 3, in der ähnliche Zahlen ähnliche Merkmale identifizieren, kann eine Vorrichtung gemäß der zweiten Ausführungsform vom Typ Flip-Chip sein, wobei in diesem Fall eine erste Leistungselektrode 12, eine zweite Leistungselektrode 29 und die Steuerelektrode 14 auf einer gemeinsamen Fläche von Chip 10 angeordnet sind. Eine Komponente gemäß der zweiten Ausführungsform kann eine Leistungsvorrichtung sein, wie zum Beispiel ein Leistungs-MOSFET, wobei in diesem Fall die erste Leistungselektrode 12 die Source-Elektrode ist, die zweite Leistungselektrode 29 die Drain-Elektrode ist und die Steuerelektrode 14 die Gate-Elektrode ist.
  • Mit Bezug nun auf 4, bei der ähnliche Zahlen ähnliche Elemente identifizieren, umfaßt eine Halbleiterbausteinkomponente gemäß der dritten Ausführungsform nur eine einzige Leistungselektrode 30 auf einer Hauptfläche derselben, und umfaßt, anders als bei der ersten Ausführungsform und der zweiten Ausführungsform, keine Steuerelektrode. Eine Komponente gemäß der dritten Ausführungsform kann zum Beispiel eine Diode vom senkrechten Leitungstyp sein, wobei eine ihrer Leistungselektroden (d. h., entweder die Anodenelektrode oder die Kathodenelektrode) einen Passivierungskörper 18 auf einer Fläche derselben umfaßt, mit Öffnungen über lötbaren Körpern 16, wobei jede Öffnung größer als ein jeweiliger lötbarer Körper 16 ist, d. h. Umgebungen und Passivierung 18 sind vorzugsweise dicker als die lötbaren Körper 16.
  • Alle drei Ausführungsformen sind sich insofern ähnlich, daß in jedem Fall alle Elektroden auf einer Seite für die direkte Verbindung mit einem leitfähigen Klebstoff, wie zum Beispiel Lot oder leitfähiges Epoxid, mit einer leitfähigen Anschlußfläche auf einem Substrat, wie zum Beispiel einer Leiterplatte bzw. Schaltplatine, ausgelegt sind. Das heißt, die lötbaren Körper 16 sind auf allen Elektroden auf derselben Fläche bereitgestellt, so daß sie den direkten Anschluß bzw. die direkte Verbindung an eine leitfähige Anschlußfläche auf einem Substrat ermöglichen. Der Passivierungskörper 18 schützt also den Chip und kann auch als Lötstopplack bzw. Lötstopp dienen, wenn die Komponente installiert wird. Man beachte, daß die vorliegende Erfindung nicht auf den speziellen Chip beschränkt ist, der oben beschrieben wird, sondern auf HEMTs (Transistoren mit hoher Elektronenbeweglichkeit) angewendet werden kann, wie zum Beispiel Transistoren auf GaN-basierte Transistoren, integrierte Schaltungen oder dergleichen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung kann gemäß dem folgenden Prozeß hergestellt werden.
  • Mit Bezug auf 5 werden zuerst mehrere Chips 10 auf herkömmliche Weise in einem Wafer 50 gebildet. So werden zum Beispiel in der bevorzugten Ausführungsform mehrere Leistungs-MOSFETs vom vertikalen Leitungstyp in irgendeiner bekannten Art in einem Siliziumwafer gebildet.
  • Als Nächstes wird eine Kontaktmetallschicht in einer bekannten herkömmlichen Weise aufgebracht und strukturiert. So wird in der bevorzugten Ausführungsform eine obere Metallschicht auf dem Wafer 50 aufgebracht, auf dem die MOSFETs gebildet werden, und strukturiert, um die erste Leistungselektrode 12 (hierin nachstehend Source-Kontakt oder Source-Elektrode genannt) und um die Steuerelektrode 14 (hierin nachstehend Gatekontakt oder Gate-Elektrode genannt) für jeden Chip 10 zu bilden, wie in 6 gezeigt. Ein geeignetes oberes Metall für diesen Zweck kann Al oder AlSi sein.
  • Als Nächstes wird ein lötbares oberes Metall auf der Kontaktmetallschicht aufgebracht. Das lötbare obere Metall kann jede geeignete Metallkombination sein, wie zum Beispiel die Drei- bzw. Trimetallkombination Ti/Pd/Ag.
  • Danach wird das lötbare obere Metall strukturiert, was mindestens einen lötbaren Körper 16 auf jedem Kontakt läßt, z. B. Source-Kontakt 12, wie durch 7 illustriert. In der bevorzugten Ausführungsform wird also das lötbare Frontmetall strukturiert, um mindestens einen lötbaren Körper 16 auf der Gate-Elektrode 14 und Source-Elektrode 12 zu ergeben oder vorzugsweise zu mehreren lötbaren Körpern 16 über der Source-Elektrode 12.
  • Danach wird ein hinterer Metallkontakt (nicht dargestellt) auf der Rückseite des Wafers 24 aufgebracht, wenn dieser für eine zweite Leistungselektrode für jeden Chip benötigt wird. So wird zum Beispiel in der bevorzugten Ausführungsform ein hinteres Drain-Metall an der Rückseite des Wafers gebildet. Das hintere Drain-Metall kann aus Al oder AlSi gebildet und weiter verarbeitet werden, so daß es eine lötbare Dreimetallkombination umfaßt.
  • Mit Bezug als Nächstes auf 8, wird gemäß der vorliegenden Erfindung ein Passivierungskörper 18 (der durch schräge Linien illustriert wird) über der Vorderseite von Wafer 50 durch Drop-on-demand-Aufbringung eines durch Drop-on-demand-aufbringbaren Materials (nachfolgend aufbringbares Material genannt) gebildet, um den Passivierungskörper 18 zu bilden. Man beachte, daß gemäß der vorliegenden Erfindung das aufbringbare Material so aufgebracht wird, daß es die gewünschte Struktur des Passivierungskörpers 18 beim Aufbringen hat. Daher hat in der bevorzugten Ausführungsform das aufbringbare Material Öffnungen 20, 22, wie aufgebracht. Im Ergebnis dessen beseitigt der Prozeß die Notwendigkeit mehrerer Schritte, die nach dem Stand der Technik erforderlich sind, um einen Passivierungskörper zu erhalten, der so strukturiert ist, daß er Öffnungen oder dergleichen enthält. Ein Halbleiterchip, der gemäß der vorliegenden Erfindung hergestellt wurde, kann in einem leitfähigen Behälter montiert werden, um einen Baustein wie den zu erhalten, der in der Patentschrift US 2005/0 269 677 A1 dargestellt wird.
  • 9A zeigt eine schematische Darstellung eines Beispiels für ein Drop-on-demand-System, das bei der Drop-on-demand-Aufbringung eines durch Drop-on-demand aufbringbaren Materials, wie zum Beispiel eines aufbringbaren Dielektrikums, das auf einem Werkstück verwendet wird, das bei der Einkapselung von Halbleitern verwendet wird, wie zum Beispiel einen Systemträger. Das System umfaßt einen Drop-on-demand-Kopf (Druckkopf) 30, eine Plattform 32 zur Aufnahme des Werkstücks, ein Mustererkennungssystem 34, ein Computersteuerungssystem 36, einen Musterspeicherungsabschnitt 38 und eine Verschiebungsstufe 39.
  • Der Druckkopf 30 bringt das aufbringbare Material auf einem Werkstück (z. B. Wafer 50) auf, das auf der Plattform 32 ruht. Der Druckkopf 30 umfaßt vorzugsweise eine Piezopumpe und eine Reihe beabstandet angeordneter Düsen, vorzugsweise in einer Linie über seiner Breite. Die Zahl der Düsen hängt vom Kopftyp ab und beträgt normalerweise 100 oder mehr. Durch Betätigen des Piezokristalls der Piezopumpe wird Druck auf das aufbringbare Material (welches in flüssiger Form vorliegt) ausgeübt. Als Ergebnis wird das aufbringbare Material durch jede Düse im Druckkopf gepreßt und tritt in Form eines Tröpfchens bzw. Tropfens aus, der sich zum Werkstück (z. B. Wafer 50, 6) hinbewegt. Um ein Muster zu bilden, wird der Druckkopf über das Substrat verschoben. Die Druckkopftreiberschaltung steuert individuell jeden der 100 oder mehr einzelnen Strahlen, um das erforderliche Muster zu erzeugen, das in der Bitmapbilddatei angegeben ist.
  • Der Druckkopf 30 ist vorzugsweise auf einem Portal montiert, um seine Position relativ zum Werkstück zu steuern. Das Portal kann auch mit einer Kamera und/oder einer UV- oder Infrarothärtungs- oder Färbungseinheit ausgestattet sein.
  • Die Kamera kann als Teil des Mustererkennungssystems 34 dienen. Das Mustererkennungssystem wird zur korrekten Ausrichtung des Pumpkopfes 30 zum Werkstück verwendet. Die Kamera sorgt für die Ausrichtung derart, daß das Werkstück zum Muster, welches auf das Werkstück gedruckt werden soll, ausgerichtet werden kann. Die Ausrichtung beruht idealerweise auf Justiermarken, die im allgemeinen eindeutige Merkmale sind, welche auf das Werkstück und das Bild allein zu Ausrichtungszwecken gebracht werden. Eine Justiermarke ist normalerweise eine Form, wie zum Beispiel ein Kreuz, Quadrat, Kreis usw. Natürliche Merkmale, die auf einem Produkt vorkommen, können manchmal ebenfalls als Justiermarke verwendet werden, wie zum Beispiel eine Gate-Anschlußfläche, eine Ecke usw.
  • Das Computerkontrollsystem 36 richtet den Druckkopf 30 unter Verwendung einer x-y-z-Verschiebungsstufe aus und steuert den Druckkopf 30, um ein Muster auf dem Werkstück aufzubringen, das auf einem Bild beruht, welches im Bildspeicherbereich 38 abgelegt ist. Die Bilddateien können in einem beliebigen Format abgespeichert werden, wie zum Beispiel CAD-Dateien, GDSII- oder Gerber-Dateien bzw. Gerber-Daten. Die Bilddatei ist vorzugsweise in einem Gerber-Format und wird vor dem Drucken in eine Bitmap umgewandelt. Gerbers sind ein Transportformat mit universeller Skalierung, das in großem Umfang bei der Herstellung von Leiterplatten bzw. Schaltplatinen verwendet wird. Ein Gerber kann durch eine Reihe von verschiedenen CAD-Softwareprogrammen erzeugt werden, und nach der Erzeugung wird es zu einer universellen Datei.
  • Jede Bilddatei umfaßt vorzugsweise eine Druckschicht (die Schicht, die das Bild, das beim Drucken zu einem Muster auf dem Werkstück werden soll, enthält), eine Randschicht (eine Schicht, die die Gesamtgröße des Produktes abbildet und die Extremwerte des druckbaren Bereichs vorgibt) und eine Ausrichtungsschicht (die die Justiermarken enthält, welche genau nach dem Druckbild angeordnet werden). Nur die Druckschicht wird tatsächlich gedruckt. Man beachte, daß mehr als eine Druckschicht vorhanden sein kann.
  • Das x-y-z-Verschiebungssystem beruht auf dem kartesischen System der räumlichen Positionierung. Um genau zu sein, wie in der vorliegenden Erfindung angewendet wird, werden der Druckkopf 30 und das Werkstück relativ zueinander durch Bewegen der Plattform 32 und/oder des Druckkopfes 30 entlang einer oder beider Richtungen ausgerichtet.
  • Mit Bezug auf die 9B und 9C, bewegt sich zum Beispiel Plattform 32 (auf der das Werkstück plaziert ist) nur entlang der y-Achse (der Achse, die aus der Seite herauskommt), während der Druckkopf 30 entlang der x-Achse, quer zur y-Achse, verschiebbar ist. In der bevorzugten Ausführungsform ist die y-Achse aus drei Gründen relevant. Erstens wird die Plattform 32 entlang der y-Achse bewegt, um das Werkstück unter dem Druckkopf 30 zu positionieren. Zweitens wird der Druckkopf 30 entlang der y-Achse bewegt, wenn die erforderliche Breite der Fläche, die das aufbringbare Material aufnehmen soll, größer als die Breite der Fläche ist, von einem Durchgang des Druckkopfs 30 erfaßt werden kann. Das heißt, das Muster kann nicht in einem einzigen Aufbringungsschritt von einer Position des Druckkopfs 30 aus realisiert werden. Drittens kann sich Druckkopf 30 in kleinen Schritten in Richtung der y-Achse bewegen, damit die Bereiche, die zwischen die Düsen fallen würden, durch leichtes Verschieben der Düsenposition relativ zum Werkstück für jeden Durchgang abgebildet werden können, wodurch die Auflösung des Musters verbessert werden kann. Zum Aufbringen des durch Drop-on-demand aufbringbaren Materials bewegt sich der Druckkopf 30 in Richtung der x-Achse, wobei die y-Achse gekreuzt wird. Wie durch die 9B und 9C illustriert, kann also ein erstes Feld von Tröpfchen des aufbringbaren Materials auf dem Werkstück zuerst in einem Durchgang aufgebracht werden (siehe 9B). Dann kann der Druckkopf 30 in Richtung der x-Achse um ½, ¼ usw. des Düsenabstandes (Abstand zwischen zwei benachbarten Düsen) bewegt werden, um die Lücke zwischen den aufgebrachten Tröpfchen zu füllen, wodurch die Dichte der aufgebrachten Tröpfchen erhöht werden kann.
  • Sobald das Werkstück grob ausgerichtet und an der Plattform 32 befestigt ist, wird die Kamera im Mustererkennungssystem 34 auf einen bezeichneten Suchbereich gerichtet, um nach den Justiermarken zu suchen. Wenn jede Justiermarke gefunden ist, werden die Mitte und die Koordinaten berechnet. Danach wird die Plattform so bewegt, daß die Justiermarken auf dem Werkstück und dem Bild zueinander passen, oder das Bild wird gerastert, so daß die Justiermarken des Bildes und des Werkstücks genau aufeinanderliegen. In der Praxis gibt es Toleranzen, was bedeutet, daß jedes der Merkmale auf dem Träger leicht ungenau ist. Daher werden die Koordinaten ausgemittelt. Im Ergebnis dessen treten um so weniger Ausrichtungsfehler auf, je mehr Justiermarken es gibt. Im Interesse von Schnelligkeit und Genauigkeit werden normalerweise drei oder vier Justiermarken verwendet, die an den Extrempunkten des Bildes plaziert sind, um den größtmöglichen Abstand zwischen den Punkten zu liefern, was der Genauigkeit dienlich ist.
  • Der einfachste Weg zur bildlichen Darstellung des Prozesses besteht darin, sich das Ausrichten von zwei identischen Bildern, eines auf einer Folie, das andere auf Papier, vorzustellen. Merkmale an den Extrempunkten des Bildes sind am einfachsten zum Ausrichten zu verwenden, indem man entweder das Papier bewegt oder die Folie bewegt, um die Bilder auszurichten. Es gibt zwei Arten, die Bilder auszurichten. Erstens kann das Werkstück nach dem Druckbild ausgerichtet werden. Alternativ kann das Bild gerastert werden, um nach dem Werkstück ausgerichtet zu werden. Die letztere Option wird bevorzugt.
  • Eine geeignet Maschine für die Drop-on-demand-Aufbringung ist ein modifiziertes Flachbett-x-y-System, das üblicherweise beim Bedrucken von Papier und Textilunterlagen bzw. Textilsubstraten verwendet wird. Diese Maschinen werden seit langem zur Verarbeitung von Schaltplatinen verwendet und sind als geeignet für die Verarbeitung von Halbleiterbausteinkomponenten gemäß der vorliegenden Erfindung befunden worden.
  • Das Folgende ist ein Beispiel dafür, wie ein Verfahren gemäß der vorliegenden Erfindung realisiert werden kann. Zuerst wird eine Gerber-Datei eines gewünschten Musters hergestellt und als Bilddatei im Speicherabschnitt 38 gespeichert. Die Gerber-Datei wird dann geladen und in ein Bitmap umgewandelt und ist dann zum Drucken bereit.
  • Das Werkstück wird dann auf die Plattform 32 gelegt. Sobald der Druckzyklus angefangen hat, werden das Werkstück und das Bild durch die Kamera unter Verwendung der Justiermarken ausgerichtet. Ein Muster entsprechend dem Bild aus der Bilddatei wird dann durch Druckkopf 30 auf dem Werkstück ausgedruckt.
  • Man beachte, daß das System ferner mit Lampeneinheiten ausgestattet sein kann. Das Hinzufügen der Lampeneinheiten kann in einigen Fällen Vorteile bieten. Wenn zum Beispiel das aufbringbare Material UV-basiert ist, kann es unmittelbar nach dem Drucken entweder ausgehärtet oder fixiert werden (fixiert ist ein Begriff, der zum Beschreiben einer Teilhärtung verwendet wird, die das Material am Fließen hindert). Wenn das Material nicht UV-basiert ist, aber ein Lösungsmittel enthält, ist es möglich, das Lösungsmittel ganz oder teilweise unmittelbar nach dem Drucken auszutreiben. In beiden Fällen wird eine Lampe vorzugsweise in enger Nähe zum Druckkopf 30 montiert und wird während des Druckzyklus eingeschaltet.
  • Ein bevorzugtes Material, das als aufbringbares Material zur Bildung der Passivierung 18 dienen soll, ist eine organische Passivierung, die eine geringe Feuchtigkeitsaufnahme, hohe Adhäsion, Beständigkeit gegen Schichtentrennung bei hoher Feuchtigkeit und Temperatur (THB), hohe Temperaturbeständigkeit, Lösungsmittelbeständigkeit und Chemikalienbeständigkeit besitzt.
  • Alle diese Eigenschaften existieren nicht notwendigerweise in einer einzigen Materialart. Es sind Grundmaterialien auf ihre jeweiligen Eigenschaften untersucht worden, und es wurde festgestellt, daß das aufbringbare Material vorwiegend auf einem Organopolysiloxan (Silikonharz) beruhen sollte. Organopolysiloxane weisen gute Feuchtigkeitsaufnahmewerte und eine gute hohe Temperaturstabilität auf. Daher ist eine Materialentwicklung unternommen worden, um ein Material zu erzeugen, das auf dem Organopolysiloxan beruht, das die Anforderungen erfüllen könnte, die oben dargelegt werden. Auf der Grundlage experimenteller Bewertungen haben Silikon-Epoxid und Silikon-Polyester Vorteile gegenüber anderen organischen Silikonharzen gezeigt.
  • Bei der Entwicklung eines geeigneten aufbringbaren Materials wird bevorzugt, durch Kombinieren und Neumischen so viele Vorteile wie möglich zu erhalten. Die bevorzugten Ziele, die erreicht werden sollen, sind vorzugsweise:
    • 1) Höhere Beständigkeit gegen Feuchtigkeit als die durch Epoxide, Polyimide und Bismaleimide erreichte.
    • 2) Hohe Haftfestigkeit.
    • 3) Zähe, nicht spröde Beschichtungen.
    • 4) Hohe Lösungsmittelbeständigkeit.
    • 5) Hohe Temperaturbeständigkeit.
    • 6) Niedrige Härtungstemperaturen (z. B. < 210°C).
  • Es wurde festgestellt, daß das Erreichen einer wesentlichen Verbesserung auf einem Gebiet zu Lasten der Leistungsfähigkeit auf einem anderen Gebiet erfolgt. Das ursprüngliche Silikonharz zum Beispiel zeigte eine ausgezeichnete Beständigkeit in der Feuchtigkeitsprüfung, aber eine sehr mangelhafte Lösungsmittelbeständigkeit. Durch das Hinzufügen eines Epoxidbasis verbesserte sich die Lösungsmittelbeständigkeit. Als jedoch das Material einen Punkt erreichte, an dem die Lösungsmittelbeständigkeit annehmbar wurde, erwies sich die Feuchtigkeitsbeständigkeit als unannehmbar.
  • Ein Polymergemisch bzw. eine Polymerlegierung, das als aufbringbares Material ein einer Ausführungsform der vorliegenden Erfindung verwendet wird, umfaßt Silikon-Polyester-Harz, Silikon-Epoxid-Harz, Acrylat und einen Fotoinitiator (SPEA). Sehr einfach ausgedrückt, ist das folgende die Liste von Merkmalen, die mit jedem der Grundmaterialien verknüpft sind, welche in SPEA verwendet werden oder möglicherweise verwendet werden:
    • 1) Silikon-Epoxid senkt die Härtungstemperatur der Silikonharze und erhöht die Vernetzung in den Silikonharzen;
    • 2) Silikon-Polyester senkt wieder die Härtungstemperatur des Silikonharzes und verbessert die mechanischen Merkmale des Materials (macht es zäher);
    • 3) Acrylat, das nur mit einem UV-Initiator/-Katalysator initiiert werden kann, weist eine Vernetzung auf, die besonders dicht ist, und verbessert die Lösungsmittelbeständigkeit und kann die Feuchtigkeitsbeständigkeit im Rahmen der möglichen Kosten der Sprödigkeit und mangelhaften Haftung verbessern.
  • Es sind gute Leistungsergebnisse mit den neuesten Generationen von SPEA bei der Zuverlässigkeitsprüfung erreicht worden. Man glaubt daher, daß SPEA ein geeignetes Material zur Bildung eines Passivierungskörpers ist.
  • Obwohl SPEA ein guter Kandidat für das Passivieren eines Chips ist, gibt es Verarbeitungsschwierigkeiten, wie zum Beispiel die Beherrschung dieses Materials bei bestimmten Oberflächenzuständen. Speziell beruht das Material auf einem sehr hohen Gehalt an Lösungsmittel, und kleine Unterschiede im Oberflächenzustand des Substrats führen manchmal zu großen Unterschieden bei der Benetzung und der Fließfähigkeit des Materials. Obwohl es möglich ist, die Schwierigkeiten bei der Beherrschung von SPEA zu überwinden, kann eine zweite Materialschicht im Prozeß das Problem überwinden und beträchtliche Vorteile für die Verbesserung der Leistungsfähigkeit der Materialsätze und die Verarbeitung bieten.
  • Ein geeignetes zweites Material ist SPEARi-UVac. SPEARi-UVac umfaßt einige der besten Eigenschaften jedes Materialsatzes. Es bringt auch einige Vorteile gegenüber einem Einzelfilmsystem, wobei der aufregendste die Ferninitialisierung ist.
  • In SPEARi-UVac bleibt das grundlegende SPEA-Material dasselbe wie vorher (Silikon-Polyester-Harz, Silikon-Epoxid-Harz und ein Acrylat), wobei der Fotoinitiator entfernt wurde. Das Hinzufügen von Ri am Ende von SPEA (SPEARi) zeigt an, daß die Acrylatkomponente nun eine Ferninitialisierung benötigt. Das UVac-Material ist ein vollständig UV-aushärtendes Acrylatsystem, das einen extra Initiator innerhalb der Mischung umfaßt. Der zusätzliche Initiator dient dort der Ferninitialisierung der SPEARi-Schicht.
  • Der Prozeß verläuft wie folgt:
    • 1) SPEARi wird auf der ganzen Oberfläche eines Substrats aufgebracht, die durch Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung passiviert werden soll;
    • 2) SPEARi wird getrocknet (Lösungsmittel ausgetrieben);
    • 3) UV-Acrylat wird als Bildschicht auf dem SPEARi aufgebracht;
    • 4) Das UV-Acrylat wird durch Einwirkung von UV-Licht von 365 nm ausgehärtet.
    • 5) Das SPEARi, das nicht mit UVac beschichtet wurde, wird dann fertig entwickelt.
    • 6) Der ganze Passivierungsstapel wird ausgehärtet.
  • Wenn der Initiator in der SPEA-Schicht enthalten ist, würde er dazu führen, daß das Material bis zu einem Grad ausgehärtet wird, bei dem das Entwickeln verhindert wird, sobald das Substrat dem UV-Licht ausgesetzt war. Durch die Verwendung des Ferninitiators in der UV-Acrylatschicht tritt eine UV-Reaktion im SPEARi nur in den Bereichen auf, die von der UVac-Schicht bedeckt sind. Die SPEARi-Schicht ist an dem Punkt der Aufbringung der UVac-Schicht getrocknet, aber nicht gehärtet, was bedeutet, daß der UV-Initiator (wenn er eine ausreichend geringe Viskosität hat) in die SPEARi-Schicht hineingezogen wird.
  • Obwohl die SPEARi nicht vollständig ausgehärtet ist, da sie eine thermische Härtung benötigt, bedeutet die Ferninitialisierung, daß es eine gewisse Beständigkeit gegen Lösungsmittel gibt, was viele Probleme beseitigt, die mit Schichtungsprozessen verbunden sind, bei denen nur die obere Schicht vor dem Entwickeln gehärtet wird.
  • Der Prozeß, wie oben beschrieben, ermöglicht es, daß das Bilddrucken auf einer kontrollierbaren Fläche ausgeführt wird, die immun gegen Variationen bei der Waferverarbeitung, Metallabschlußschichten und Substratoberflächenkonditionierung ist. Das Zwei-Schichten-System bietet auch beträchtliche Leistungsvorteile, was eine größere Flexibilität gegenüber dem Ein-Schicht-System ermöglicht.
  • Acrylate bieten im Allgemeinen eine höhere Beständigkeit gegenüber Feuchtigkeit und Lösungsmitteln. Dies ist teilweise auf die Vernetzung mit hoher Dichte zurückzuführen, die auch der Grund für die mangelhafte Leistungsfähigkeit bei der Haftung und Sprödigkeit ist. Die Grenzfläche zwischen der SPEARi und dem UVac weist jedoch einen gewissen Grad an Vernetzung und Bindung auf, was bedeutet, daß die Probleme mit der Adhäsion und Sprödigkeit gegenüber einem Acryl verbessert werden, das direkt auf das Substrat gebracht wird.
  • Das Acrylat stellt also eine zusätzliche Sperrschicht für den Angriff von Feuchtigkeit und Lösungsmitteln dar und bietet eine gute Kratzbeständigkeit auf Grund seiner harten Oberfläche. Außerdem wird in einem Zweischichtensystem der Feuchtigkeitstransport durch Grenzflächen unterbrochen.
  • Die bevorzugte Ausführungsform, wie hierin beschrieben, verwendet ein aufbringbares Material zum Bilden eines Passivierungskörpers 18 auf einer Halbleiterbausteinkomponente. Die Halbleiterbausteinkomponente, die bisher diskutiert wurde, ist ein Halbleiterchip, der mit anderen Bausteinkomponenten montiert werden kann oder nicht. Der Prozeß, wie oben beschrieben, ist jedoch nicht auf einen Halbleiterchip beschränkt. Ein Prozeß gemäß der vorliegenden Erfindung kann zum Beispiel auch das Aufbringen eines aufbringbaren leitfähigen Materials umfassen, um ein leitfähiges Muster auf einer Halbleiterbausteinkomponente zu bilden, wie zum Beispiel einem Systemträger, um einen Widerstand oder eine Induktionsspule zu bilden, oder eines aufbringbaren dielektrischen Materials, um einen dielektrischen Körper zu bilden, wie zum Beispiel einen Kondensator. Ein Prozeß gemäß der vorliegenden Erfindung kann also dazu verwendet werden, einen vollständigen Halbleiterbaustein und/oder ein Mehrchipmodul herzustellen. Wie unten dargestellt, kann zum Beispiel ein vollständiges Mehrchipmodul unter Verwendung eines Verfahrens gemäß der vorliegenden Erfindung hergestellt werden.
  • Das folgende faßt die Schritte zusammen, die ausgeführt werden können, um ein Mehrchipmodul gemäß einem Beispiel für die Anwendung der vorliegenden Erfindung herzustellen:
    • 1. Systemträger-Vorreinigung;
    • 2. Aufbringung eines ersten Dielektrikums und Aushärtung;
    • 3. Aufbringung eines ersten elektrischen Leiters und Aushärtung;
    • 4. Aufbringung eines Chipbefestigungsklebstoff;
    • 5. Chip montieren und Chipbefestigungsklebstoff aushärten;
    • 6. Aufbringung eines zweiten Dielektrikums und Aushärtung;
    • 7. Aufbringungen untereinander verbinden und Aushärtung;
    • 8. Aufbringung drittes Dielektrikum und Aushärtung;
    • 9. Aufbringung von Zwischenverbindungen der zweiten Ebene und Aushärtung;
    • 10. Aufbringung Endpassivierung und Aushärtung;
    • 11. Auftragen eines leitfähigen Abstandshalters;
    • 12. Vereinzelung/Prüfung/T&R.
  • Ausführliche Beschreibung jedes Prozeßschritts:
  • 1. Systemträger-Vorreinigung
  • Vor der Aufbringung von Dielektrika gemäß der vorliegenden Erfindung kann es notwendig sein, den Systemträger vorzureinigen. Der Vorreinigungsschritt kann angewendet werden, um die Haftung von nachfolgenden Dielektrika auf der Oberfläche zu fördern. In einigen Fällen kann die Vorreinigung die Verwendung einer Plasmaätzung beinhalten, um alle natürlich vorkommenden Oxide oder Verunreinigungen, die auf der Oberfläche vorhanden sind, zu entfernen.
  • 10 zeigt ein Bild eines typischen Systemträgerbandes, das eine Vielzahl einzelner Vorrichtungspositionen 40 umfaßt. Systemträger weisen normalerweise mehrere Dicken von Material auf, das auf ihrer Oberfläche (z. B. zwei Dicken) vorhanden ist. Durch die Verwendung der Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung ist es möglich, Dielektrika in festgelegten Bereichen des Systemträgers aufzubringen und vertikale Strukturen zu erzeugen, die sich über die Ebene des Systemträgers erheben. Im Ergebnis dessen ist es vorteilhaft, daß sich die Notwendigkeit eines gebildeten Systemträgers erübrigt und es möglich ist, einen nicht ausgebildeten bzw. nicht ausgeformten Systemträger von einfacher Dicke zu verwenden, der weniger als der Typ mit zwei Dicken kostet.
  • Eine Nahansicht des Systemträgers 40 wird in 11 gezeigt. Kreisförmige Löcher 42, die im Systemträger 40 vorhanden sind, ermöglichen das Indizieren von Systemträger 40 über die verschiedenen Herstellungsschritte hinweg. Der Systemträger 40 wird normalerweise aus OFHC-Kupfer oder einer Kupferlegierung hergestellt, wie zum Beispiel KFC oder TAMAC4. Um die Spannung bzw. Verspannung zwischen nachfolgenden Schichten und Systemträger 40 zu reduzieren, kann eine Systemträger-Legierung mit einem verringerten thermischen Ausdehnungskoeffizienten, zum Beispiel eine Kupfer-Molybdän-Kupferlegierung, oder ein Stapel verwendet werden. In beiden Beispielen ist es wahrscheinlich, daß der Systemträger 40 mit einer metallischen Fläche beschichtet wird, um die Haftung von Materialien zu fördern, die in nachfolgenden Prozeßschritten hinzugefügt werden. Der Systemträger 40 kann zum Beispiel mit Nickel-Silber beschichtet werden, um die Chipbefestigungsmaterialien zu mischen, so daß sie eine starke Klebebindung zwischen dem Systemträger 40 und einem Halbleiterchip oder -baustein bilden.
  • Mit Bezug auf 11, stellen die Strichlinienbereiche 44 die Prozeßfläche dar, auf der jede Vorrichtung hergestellt wird. Sobald jede Vorrichtung verarbeitet wurde, wird jede einzelne Fläche, die durch die Strichlinie 44 begrenzt wird, gesägt oder geätzt, um einen Baustein mit Abmessungen zu erzeugen, die durch die durchgehende Linie 46 hervorgehoben werden. Die Fläche zwischen der durchgehenden Linie 46 und der Strichlinie 44 wird einbezogen, um den Schnitt, der durch das Sägeblatt oder Vereinzelungswerkzeug entfernt wird, und alle Positionstoleranzen aufzunehmen, die mit dem Vereinzelungswerkzeug verbunden sind. Daher stellen die einzelnen Rechtecke innerhalb der gestrichelten Umrisse 44 (die durch die durchgehenden Linien 46 illustriert werden) die Abmessungen des fertigen Produktes nach der Vereinzelung dar. Durch Konzentrieren auf einen einzelnen Bereich, der durch jedes der Rechtecke repräsentiert wird, die in 11 gezeigt werden, ist es möglich zu beschreiben, wie ein vollständiger Baustein oder Mehrchipmodul unter Verwendung der Drop-on-demand-Aufbringung hergestellt werden kann.
  • 2. Aufbringung des ersten Dielektrikums
  • 12 zeigt einen einzelnen Abschnitt eines Systemträgers 40 nach der Aufbringung der ersten dielektrischen Schicht 48. Die dielektrische Schicht 48 bildet eine elektrisch isolierende Schicht zwischen dem nachfolgenden Chip, der auf die Baugruppe und auf einen Systemträger 40 gebracht wird. Die dielektrische Schicht 48 wird unter Verwendung einer Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung aufgebracht.
  • Die dielektrische Schicht 48 kann ein modifiziertes Epoxid, Silikon-Polyester-Epoxid-Acrylat (SPEA), Polyimid, Benzocyclobuten (BCB) oder modifiziertes Silikon sein. Das Dielektrikum, das verwendet wird, wird in den meisten Fällen durch Zusetzen eines Lösungsmittels, wie zum Beispiel Toluol, Xylol, Hexan, Heptan, Tetradecan, ET-OH, Mesitylen oder Wasser modifiziert, damit es durch die Düsen eines Druckkopfs 30 laufen kann (9A). Ein typischer Kopf, der verwendet wird, könnte zum Beispiel ein Xaar YJ500 (von Xaar hergestellt) oder Spectra SE128 sein. (Hergestellt von Spectra, im Besitz von Dimatix). Sobald es im Druckkopf ist, wird das Material normalerweise durch Anwendung von Druck durch eine piezoelektrische Pumpe oder einen thermoelektrischen Verdampfungsprozeß auf den Systemträger aufgespritzt. Die Tröpfchengröße kann im Bereich von 4 bis 80 Pikoliter liegen. Während der Aufbringung kann der Systemträger erwärmt werden, um das Abtrocknen des Lösungsmittels, das im Tröpfchen vorhanden ist, zu fördern und das Endmaterial an Ort und Stelle zu fixieren. Je nach dem Material, das verwendet wird, kann auch eine UV- oder thermische Härtung folgen. In einigen Fällen kann eine UV- und thermische Härtung erforderlich sein.
  • 3. Aufbringung des ersten leitfähigen Materials
  • Um lokalisierte, elektrisch isolierte Chipbondflächen bzw. Chipbond-Anschlussflächen zu erzeugen, wird ein – leitfähiges Material auf dem ersten Dielektrikum 48 unter Verwendung der Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung aufgebracht. Man beachte, daß bei demselben Schritt eine Chipbondfläche mit einer Leiterbahn aufgebracht werden kann, die die Chipbondfläche an einen anderen Ort im Baustein verlegt.
  • Um eine erste leitfähige Schicht aufzubringen, kann ein modifizierter industrieller Druckkopf, wie zum Beispiel der Xaar XJ500 oder Spectra SE128, die oben beschrieben werden, zum Aufbringen einer Lösung auf der Basis von Metallteilchen verwendet werden. Um die Wärmeableitung zu verbessern und die elektrischen parasitären Widerstände innerhalb der Vorrichtung zu reduzieren, ist es vorteilhaft, wenn die Lösung einen hohen Gehalt an Metallteilchen besitzt. Beispiele für solche Materialien umfassen Cabot AG-IJ-G-100-S1 oder Harima NPS-J oder NPG-J. Das Teilchenmaterial ist idealerweise Silber, silberbeschichtetes Kupfer oder Gold. Silberfüllteilchen werden bevorzugt, um eine Schicht zu erzeugen, die eine starke Bindung mit den silbergefüllten Chipbefestigungsmaterialien bilden können, welche in nachfolgenden Prozeßschritten verwendet werden. Der Durchmesser der Teilchen liegt normalerweise im Bereich von 2 bis 30 nm. Obere Grenzen für die Größe der Metallteilchen werden durch den Düsendurchmesser des Druckkopfs vorgegeben. Um den elektrischen Widerstand zu verringern, bieten Tinten, die Nanoteilchen enthalten, einige der niedrigsten Widerstands- und höchsten thermischen Leitfähigkeitswerte. Diese Materialien können auch als Chipbefestigungsklebstoffe verwendet werden, die die Notwendigkeit einer getrennten Aufbringung einer Chipbefestigungs- und ersten leitfähigen Schicht erübrigen können.
  • Ein zusätzlicher Nutzen der Verwendung von metallischen Tinten auf der Basis von Nanoteilchen ist, daß ihre Aushärtungs- oder Sintertemperaturen beträchtlich niedriger als herkömmliche gebrannte metallische Tinten sind, da sie normalerweise in den Bereich von 150°C bis 300°C fallen. Gebrannte Tinten haben normalerweise Sintertemperaturen von 650°C und mehr.
  • Nachdem das erste leitfähige Material auf dem Dielektrikum aufgebracht ist, wird es, mit Bezug auf 13, thermisch ausgehärtet, um seine Position zu fixieren und die Teilchen aneinander zu binden. 13 zeigt ein Bild des aufgebrachten ersten leitfähigen Materials auf der dielektrischen Schicht 48. Wie zu erkennen ist, werden drei leitfähige Anschlußflächen 52, 54, 56 auf dem Systemträger 40 erzeugt, die mit Chips belegt werden können. Anschlußfläche 52 und Anschlußfläche 56 sind elektrisch vom Systemträger isoliert, während Anschlußfläche 54 sich in direktem Kontakt mit Systemträger 40 befindet. Die Fähigkeit, den Chip innerhalb eines Bausteins zu isolieren, ist in Mehrchip-Leistungsvorrichtungen besonders nützlich, die zum Beispiel einen IC enthalten, insofern als in bestimmten Fällen es wesentlich ist, Niederspannungstransistoren, wie zum Beispiel Steuerungs-ICs, von Hochspannungstransistoren zu isolieren, wie zum Beispiel Leistungsdioden, MOSFETs oder IGBTs.
  • Unter Verwendung eines Verfahrens gemäß der vorliegenden Erfindung können andere leitfähige Materialien mittels des Drop-on-demand aufgebracht werden, um Anschlußflächen oder Leiterbahnen zu bilden, und können mit einem Drop-on-demand- oder siebdruckfähigen Sperrmetall (z. B. Ni, Pd oder Pt) und lötbaren Überzügen (z. B. Lot, Silber oder Zinn) fertiggestellt werden. Es können zum Beispiel Nickelleiterbahnen gemäß der vorliegenden Erfindung aufgebracht und mit einer lötbaren Drop-on-demand-Anschlußfläche beschichtet werden. Nickel kann zum Beispiel mit Silber beschichtet werden. Es ist anzumerken, dass zum Aufbringen von Nickel, Silber oder einem anderen Metall unter Verwendung von Drop-on-demand eine Tinte, die das Material enthält, als aufbringbares Drop-on-demand-Material verwendet werden kann. Die Tinte kann dann behandelt werden (z. B. durch Trocknungs- und/oder Aushärtungsschritte), um die Anschlußfläche, Leiterbahnen oder dergleichen nach der Aufbringung zu bilden. Nickel kann verwendet werden, wo parasitäre Elemente weniger kritisch sind (z. B. bei Verwendung als IC-Zwischenverbindung).
  • 4. Aufbringung eines Chipbefestigungsklebstoffs
  • Nachdem die Chipbondflächen 52, 54, 56 strukturiert wurden, ist es notwendig, den Chip an den Flächen zu befestigen. Dies kann unter Verwendung entweder eines leitfähigen Film-Chipbefestigungsmaterials, das auf den Chip voraufgetragen ist (zum Beispiel Ableflex 8007), oder eines silbergefüllten Epoxid-Chipbefestigungsmaterials, wie zum Beispiel Ablestik 84-1 LMSR4 oder Ablestik 8352L, erfolgen. Materialien auf der Basis von Lot oder Silbernanopaste können ebenfalls in dieser Funktion verwendet werden.
  • Wo herkömmliche Chipbefestigungsklebstoffe verwendet werden (z. B. Ablestik 84-1 LMSR4), ist das Auftragsverfahren Druck-Zeit oder Abgabe durch Verdrängung. Dieser Prozeß ist in der Chipbond- und Automatikmontageausrüstung enthalten. Es sollte bemerkt werden, daß ein alternativer Prozeß, wie zum Beispiel Siebdruck oder die Verwendung der Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung ebenfalls zum Auftragen des Chipbefestigungsklebstoffs verwendet werden kann.
  • 14 zeigt den Chipbefestigungsklebstoff 58, der auf die Anschlußflächen 52, 54, 56 aufgetragen ist. Man beachte, daß das Chipbefestigungsmaterial in diesem Fall silbergefülltes Epoxid sein kann.
  • 5. Chip montieren und den Chipbefestigungsklebstoff aushärten
  • Nachdem der Chipbefestigungsklebstoff aufgetragen wurde, werden, mit Bezug auf 15, spezifische Chips von einem Trägerband aufgenommen und auf den Klebstoff 58 in einer Chipbondoperation gesetzt. In diesem speziellen Beispiel werden drei verschiedene Chips in einen Baustein gebracht. Das können die Chips IRF6623 Steuerungsleistungs-MOSFET 60, IRF6620 Synchronleistungs-MOSFET 62 und der IRF3505 Einphasen-Gatetreiber-IC 64 von International Rectifier sein. Nach dem Plazieren wird die Baugruppe bei ca. 150°C bis 200°C 30 Minuten bis 1 h ausgehärtet. Die Kombination der Chips, die gemäß dem Beispiel, das hier ausgeführt wird, verwendet werden, ermöglicht ein Einphasen-Spannungsregulationsmodul.
  • 6. Aufbringung des zweiten Dielektrikums und Aushärtung
  • Nach dem Aushärten des Chipbefestigungsklebstoffs wird eine zweite Passivierungsschicht aufgetragen, die als Nivellierung wirkt, welche bei der Einebnung der oberen Fläche der Baugruppe hilft.
  • Die zweite dielektrische Schicht 68 kann unter Verwendung einer Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung aufgetragen werden. Das Material wird unter Verwendung eines Druckkopfs (zum Beispiel Xaar XJ-500) in einem System, das dem in 9A gezeigten ähnlich ist, aufgebracht. Beim Auftragen der zweiten dielektrischen Schicht 68 muß die Mustererkennung des Strahlkopfpositionierungssystems in der Lage sein, jede Drehung oder x-y-Neupositionierung des Halbleiterchips zu erkennen, die während des vorherigen Schritts der Chipmontage und Aushärtung auftreten kann. Der Prozeß führt zu der Aufbringung des Dielektrikums auf der ganzen Oberfläche der Baugruppe mit Ausnahme der Bereiche 66, die in späteren Stadien des Prozesses elektrisch angeschlossen werden sollen (d. h. Anschlußflächen auf dem Halbleiterchip), wie in den 16, 17 und 18 dargestellt ist.
  • Das Material, das für die zweite dielektrische Schicht 68 verwendet wird, kann ein modifiziertes Epoxid, Silikon-Polyester-Epoxid-Acrylat (SPEA), Polyimid, Benzocyclobuten (BCB) oder modifiziertes Silikon sein. Um die Wärmeleitfähigkeit des Dielektrikums zu verbessern, kann es notwendig sein, das Dielektrikum mit Bornitrid, AIN oder ähnlichen wärmeleitfähigen Füllstoffen zu füllen. In jedem Fall kann der Durchmesser der leitfähigen Füllstoffe in der Größenordnung von 3 nm bis 2 μm und ausreichend klein sein, um durch den Kopf eines Drop-on-demand-Systems aufgetragen zu werden. Wenn die sich ergebende Dicke des dielektrischen Materials größer als, sagen wir, 100 μm ist, kann es notwendig sein, das Dielektrikum in mehreren Durchläufen des Druckkopfs über dem Substrat aufzutragen.
  • Nach dem Auftragen bzw. Aufbringen wird das zweite dielektrische Material ausgehärtet. Die Aushärtungstemperatur liegt normalerweise im Bereich von 150°C bis 200°C für Systeme auf Epoxidbasis und von 200°C bis 300°C für Materialien auf Silikonbasis. In einigen Fällen wird dem dielektrischen Material ein UV-Fixierungsmittel zugesetzt. In diesem Fall geht nach dem Auftragen des Materials der thermischen Aushärtungsstufe eine kurze Einwirkung von UV-Licht voraus.
  • Unter Umständen, bei denen das sekundäre Dielektrikum Rückstände auf unbeschichtete Elektroden laufen läßt, ist eine zusätzliche Reinigongs-, Spül- und Trocknungsstufe erforderlich. Die zusätzliche Reinigung entfernt alle Rückstände und stellt sicher, daß die Elektroden vor dem Auftragen der Zwischenverbindungen ausreichend sauber sind. Man beachte, daß alternativ die zweite Passivierung unter Verwendung anderer Verfahren, wie zum Beispiel Siebdruck, Schablonendruck oder Erweiterungen, aufgetragen werden kann.
  • 7. Aufbringung von Zwischenverbindungen und Aushärtung
  • Nach der Aushärtung der zweiten dielektrischen Schicht 68, werden, mit Bezug auf 19, die leitfähigen Bahnen bzw. Leiterbahnen 70 auf der Baugruppe aufgetragen, um für elektrische Verbindungen zwischen dem Leistungsvorrichtungschip 60, 62, IC-Chip 64 und Anschlußflächen zu sorgen, die elektrische Verbindungen mit der Schaltplatine oder dem Träger des Endbenutzers bilden werden. Die Leitungsbahnen 70 können unter Verwendung einer Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung aufgebracht werden.
  • Die Leiterbahnen 70 werden durch Auftragen von leitfähigen 'Tinten' auf die Oberfläche der Baugruppe unter Verwendung eines industriellen Tintenstrahlkopfes gebildet. Beispiele für die Köpfe, die verwendet werden, können zum Beispiel einen Xaar XJ-500 oder modifizierte Druckköpfe von HP oder Epson umfassen. Das Drop-on-demand-System, das verwendet wird, ist dem in 9A hervorgehobenen ähnlich. In diesem Stadium werden jedoch Daten in den Computercontroller eingelesen, um die genauen Orte der IC-Anschlußflächen zu identifizieren. Wie in Abschnitt 6 erwähnt, können IC und Leistungsvorrichtungen einer Positionsänderung in der x- und y-Achse unterliegen. Das Drop-on-demand-System muß jede Variation in den Elektrodenpositionen durch Neupositionierung des Kopfes und Anwendung kleiner Modifizierungen am Verlauf der Leiterbahnen ausgleichen. Die Modifizierungen können des Reduzieren/Erhöhen der Länge der Leiterbahn, Modifizieren des Winkels der Leiterbahn relativ zur x- oder y-Achse oder Erhöhen oder Verringern der Fläche der leitfähigen Leiterbahn umfassen.
  • 19 zeigt ein Bild der Baugruppe, nachdem die leitfähigen Leiterbahnen aufgetragen wurden. Während des Auftragens weiden periphere Anschlußbereiche erzeugt und mit den IC-Anschlußflächen verdrahtet. Größere Flächenleiterbahnen werden zum Verbinden der Source-Elektroden auf den Leistungsvorrichtungen 60, 62 mit dem Systemträger 40 bzw. den Anschlußflächen verwendet. Das leitfähige Material hat im Idealfall einen niedrigen spezifischen Widerstand, vorzugsweise in der Größe von Silber oder Kupfer. Typische Materialien sind dem ersten leitfähigen Material, das in Abschnitt 3 beschrieben wird, ähnlich. Nach dem Auftragen werden die leitfähigen Leiterbahnmaterialien ausgehärtet, um durch Trocknen Lösungsmittel zu entfernen und Leiterbahnen an Ort und Stelle auf der Baugruppe zu fixieren.
  • 8. Dritte Dielektrikum-Aufbringung und Aushärtung
  • Mit Bezug auf 19, ist es nicht immer möglich, die Elektroden auf dem IC zu peripheren Anschlußflächen zu führen, ohne leitfähige Leiterbahnen, die andere Anschlußflächen verbinden, zu kreuzen. Zwei der IC-Anschlußflächen, die in 19 gezeigt werden, zeigen dieses Phänomen. Eine Lösung für dieses Problem besteht darin, die Drop-on-demand-Aufbringung zu verwenden, um eine kleine Fläche des Dielektrikums (drittes Dielektrikum) über Leiterbahnen aufzutragen, die durch andere Leiterbahnen ”überbrückt” werden müssen. Dies wird in 20 gezeigt. Das Material des Überbrückungsdielektrikums 72 ist ähnlich, wenn nicht sogar identisch mit demjenigen, das zur Bildung des zweiten Dielektrikums, das in Abschnitt 6 beschrieben wurde, verwendet wird.
  • 9. Aufbringung von Zwischenverbindungen zweiter Ebene und Aushärtung
  • Sobald die dielektrischen ”Brücken” 72 angeordnet sind, vervollständigt ein zweiter Durchlauf durch das Drop-on-demand-Aufbringungssystem die Verbindung aller Elektrodenanschlußflächen auf dem IC 64 mit ihren bezeichneten Anschlußflächen an der Peripherie der Baugruppe oder mit den Elektroden auf dem Leistungschip 60, 62. Der vervollständigte Verlauf 24 wird in 21 gezeigt. Nach dem Auftragen wird das Dielektrikum ausgehärtet, um durch Trocknen Lösungsmittel zu entfernen und Leiterbahnen an Ort und Stelle zu fixieren.
  • Es ist auch möglich, die leitfähige Leiterbahn 70 und die dielektrischen Brücken 72 auf demselben Drucker mit getrennten Vorratsbehältern für jedes Material laufen zu lassen. Die Brücke und die ”Verdrahtung” könnten also in einem einzigen Prozeßschritt erreicht werden, der erfordern würde, daß das ”Brücken”-Dielektrikum an Ort und Stelle vollständig aushärtbar ist (z. B. durch Verwendung einer UV-Aushärtung) oder einen ähnlichen Aushärtungszeitplan wie die leitfähige Tinte hat. Wenn sowohl die Tinte als auch die Verdrahtungsmaterialien in einem Stadium ausgehärtet werden, ist es auch wichtig, daß metallische Teilchen in der Tinte nicht die Brücke durchdringen und die Fähigkeit des Dielektrikums gefährden, benachbarte Leiterbahnen zu isolieren.
  • 10. Endpassivierung und Aushärtung der Aufbringung
  • Mit Bezug auf 22A müssen leitfähige Leiterbahnen, die quer zur Oberfläche der Baugruppe gebildet sind, vor den Verarbeitungsschritten des Endbenutzers, z. B. Löten, Aufschmelzen, Reinigen, und vor der Betriebsumgebung des Endbenutzers geschützt werden. Daher wird eine Abschlußpassivierungsschicht 76 der Chipoberfläche als Umgebungssperrschicht hinzugefügt. Diese Schicht ist normalerweise ein Material auf Epoxidbasis oder ein Silikon-Polyester-Epoxid-Acrylat (SPEA), Polyimid, Benzocyclobuten (BCB) oder modifiziertes Silikon. Das Material kann unter Verwendung einer Drop-on-demand-Aufbringung gemäß der vorliegenden Erfindung aufgebracht werden. Das Passivierungsmaterial beschichtet die ganze Fläche der Baugruppe mit Ausnahme der Anschlußflächen 66, die durch Löten mit einer Schaltplatine oder einem Modul eines Endbenutzers verbunden werden sollen. Dem Auftragsprozeß folgt dann eine thermische Aushärtung. Je nach dem Passivierungsmaterial, das verwendet wird, kann dem Prozeßschritt der Passivierungsaushärtung ein UV-Fixierungsschritt vorangehen.
  • 11. Anwendung von leitfähigem Abstandsmaterial auf Lotlegierungsbasis
  • Nach dem Aushärten der abschließenden Passivierungsschicht wird unter Verwendung einer modifizierten Lotschablone ein Lotlegierungsmaterial auf die peripheren Anschlußflächen der Baugruppe aufgetragen. Das bevorzugte Material besteht aus einer SnAgCu-Legierung, die Nickelkugeln enthält. Weitere Details zu diesem Material kann man in der anhängigen US-Patentanmeldung Nr. 10/970,557 finden, die dem Vertreter bzw. Rechtsnachfolger der vorliegenden Anmeldung zugewiesen wurde, und auf dessen gesamten Inhalt hier Bezug genommen wird. Der Zweck der Lotlegierung ist es, ein Feld von lötbaren Kontakten 78 entlang dem Rand der Baugruppe bereitzustellen, wo jede einzelne Kontaktfläche dieselbe Höhe relativ zur Fläche des Systemträgers 40 hat. 22B zeigt ein Bild der Baugruppe, wobei die Lotlegierung entlang der Peripherie des Systemträgers 40 aufgetragen wurde.
  • Eine Nahansicht der Baugruppe, die in 22B gezeigt ist, wird in den 23, 24 und 25 gezeigt. Die Abschnitte zeigen die Lotlegierungsabstandshalter 78, dem Chip 62, alle Dielektrika, die verwendet werden, und Bereiche, in denen metallgefüllte Leiterbahnen auf der Baugruppenoberfläche einander überblicken. Die Lotlegierungsabstandshalter 78 umfassen leitfähige Teilchen, die durch eine Lotmatrix zusammengeklebt werden, wie in der US-Patentanmeldung Nr. 10/970,557 beschrieben.
  • Man beachte, daß ein Ni-Sperrmaterial durch Drop-on-demand gemäß der vorliegenden Erfindung auf die Anschlußflächen aufgebracht werden kann, um den Verbrauch durch Lot in einem späteren Stadium zu vermeiden. Nach dem Auftragen des Ni kann eine zusätzliche lötbare Schicht (z. B. Ag) durch Drop-on-demand aufgetragen werden, um das Oxidieren von Ni zu verhindern. Danach kann der Lotlegierungsabstandshalter gebildet werden. Um also zum Beispiel zu verhüten, daß das Silber, das in einer aufgetragenen Anschlußfläche enthalten ist, durch das Lot verbraucht wird, kann eine Nickelbarriere oben auf die leitfähige Anschlußfläche aufgetragen werden, um als Barriere bzw. Sperrschicht zu wirken. Ein silberhaltiger lötbarer Körper kann dann auf dem Nickelsperrkörper gebildet werden, um demselben die Fähigkeit zu verleihen, Lot aufzunehmen.
  • Alternativ können siebdruckbare Nickel- und Silberdickschichtpasten auf die Anschlußflächen statt der aufbringbaren Drop-on-demand-Materialien vor der Bildung der Abstandshalter aufgetragen werden.
  • Es ist anzumerken, dass auch andere Materialien, die mit Nanopartikeln gefüllte Pasten enthalten, geeignete Kandidaten für die Beschichtung der peripheren Anschlußflächen der Baugruppe sein können.
  • 12. Vereinzelung/Prüfung/Laserkennzeichnung/T&R
  • Sobald die letzten lötbaren Kontakte aufgebracht worden sind, werden die Baugruppen einer Kombination von Vereinzelung, Prüfung und Laserkennzeichnung unterzogen. Zum Schluß gehen die Vorrichtungen zum Versand an Kunden zur Rollen-(Tape&Reel)-Verpackung.
  • Die Vorrichtungsvereinzelung kann unter Verwendung irgendeines bekannten Prozesses oder einer bekannten Kombination von Prozessen ausgeführt werden. Typische Beispiele umfassen herkömmliches Sägen mit einem rotierenden Blatt, Stanzen, V-förmiges Anritzen (”V-scoring”), Laserschneiden/-abtragen und Strahlsägen mit Wasser und schleifenden Mitteln. Stanzen wird wegen seiner geringen Kosten bevorzugt. Es ist wahrscheinlich, daß Vereinzelungs-, Prüf- und Tape&Reel-Prozesse auf einem Ausrüstungsgegenstand ausgeführt werden, um den Platzbedarf zu reduzieren und den Durchsatz zu erhöhen.
  • Zusätzlich zu den Funktionen, die oben aufgeführt werden, hat das Mustererkennungssystem 34 (9A), das zur Kontrolle der Drop-on-demand-Zufuhr zur Herstellung eines Mehrchipmoduls verwendet wird, idealerweise die folgenden Funktionen:
    • 1) Es ist programmierbar, um die Lage der Chipelektroden der Halbleitervorrichtung in Bezug auf Referenzpunkte auf dem Chip zu erkennen und zu speichern.
    • 2) Es ist in der Lage, die Position und Orientierung jedes Chips relativ zu den Bearbeitungslöchern oder Ausrichtungsmarkierungen auf dem Systemträger oder Träger zu erkennen und zu speichern.

Claims (6)

  1. Verfahren zum Herstellen eines Halbleiterbausteins, umfassend: Bilden eines leitfähigen Körpers, wobei der leitfähige Körper ein Material beinhaltet, das anfällig für den Verbrauch durch ein Lot ist; Aufbringen einer leitfähigen Sperrschicht auf dem leitfähigen Körper durch einen drop-on-demand Prozess, um den Verbrauch des Materials, das anfällig für den Verbrauch ist, zu verhindern; und Aufbringen eines lötbaren Körpers auf der leitfähigen Sperrschicht.
  2. Verfahren nach Anspruch 1, wobei das für den Verbrauch anfällige Material Silber umfasst.
  3. Verfahren nach Anspruch 1, wobei die leitfähige Sperrschicht Nickel umfasst.
  4. Verfahren nach Anspruch 1, wobei der lötbare Körper Silber beinhaltet.
  5. Verfahren nach Anspruch 1, wobei die leitfähige Sperrschicht Nickel umfasst und der lötbare Körper Silber umfasst.
  6. Verfahren nach Anspruch 1, wobei das für den Verbrauch anfällige Material Silber ist, wobei die leitfähige Sperrschicht Nickel umfasst und der lötbare Körper Silber beinhaltet.
DE112006000505.7T 2005-03-04 2006-03-06 Halbleiterbausteinherstellung Expired - Fee Related DE112006000505B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US65860705P 2005-03-04 2005-03-04
US60/658,607 2005-03-04
US11/367,725 US7402507B2 (en) 2005-03-04 2006-03-03 Semiconductor package fabrication
US11/367,725 2006-03-03
PCT/US2006/007915 WO2006096639A2 (en) 2005-03-04 2006-03-06 Semiconductor package fabrication

Publications (2)

Publication Number Publication Date
DE112006000505T5 DE112006000505T5 (de) 2008-01-17
DE112006000505B4 true DE112006000505B4 (de) 2017-07-20

Family

ID=36953930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000505.7T Expired - Fee Related DE112006000505B4 (de) 2005-03-04 2006-03-06 Halbleiterbausteinherstellung

Country Status (5)

Country Link
US (1) US7402507B2 (de)
CN (1) CN101238562B (de)
DE (1) DE112006000505B4 (de)
TW (1) TWI304234B (de)
WO (1) WO2006096639A2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7348656B2 (en) * 2005-09-22 2008-03-25 International Rectifier Corp. Power semiconductor device with integrated passive component
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7884030B1 (en) * 2006-04-21 2011-02-08 Advanced Micro Devices, Inc. and Spansion LLC Gap-filling with uniform properties
US8362617B2 (en) * 2008-05-01 2013-01-29 Infineon Technologies Ag Semiconductor device
US7982292B2 (en) * 2008-08-25 2011-07-19 Infineon Technologies Ag Semiconductor device
US8447547B2 (en) * 2009-06-17 2013-05-21 Qualcomm Incorporated Static noise margin estimation
JP5588666B2 (ja) 2009-12-22 2014-09-10 矢崎総業株式会社 混成回路
CN102019264A (zh) * 2010-11-30 2011-04-20 沈阳芯源微电子设备有限公司 一种超微雾化喷涂方法
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
DE102011086687A1 (de) 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
US11176635B2 (en) 2013-01-25 2021-11-16 Cyberoptics Corporation Automatic programming of solder paste inspection system
US9099441B2 (en) * 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9743527B2 (en) * 2013-08-09 2017-08-22 CyberOptics Corporaiton Stencil programming and inspection using solder paste inspection system
US9323880B2 (en) 2014-05-28 2016-04-26 GE Intelligent Platforms, Inc Apparatus and method for file translation
US9437492B2 (en) 2014-09-29 2016-09-06 Freescale Semiconductor, Inc. Substrate for alternative semiconductor die configurations
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
US10796925B2 (en) 2016-04-28 2020-10-06 Denka Company Limited Ceramic circuit substrate and method for manufacturing same
CN107978576B (zh) 2016-10-21 2023-07-28 恩智浦美国有限公司 封装半导体器件的衬底互连结构
TWI751009B (zh) * 2021-01-27 2021-12-21 鴻鎵科技股份有限公司 雙電晶體的封裝結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US6013572A (en) * 1997-05-27 2000-01-11 Samsung Electronics Co., Ltd. Methods of fabricating and testing silver-tin alloy solder bumps
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US20020105080A1 (en) * 1997-10-14 2002-08-08 Stuart Speakman Method of forming an electronic device
WO2004102622A2 (en) * 2003-05-08 2004-11-25 Kulicke And Soffa Investments, Inc. Screen print under-bump metalization (ubm) to produce low cost flip chip substrate
US20040266207A1 (en) * 2001-05-23 2004-12-30 Henning Sirringhauss Patterning of devices
US20040263564A1 (en) * 2003-06-30 2004-12-30 Semiconductor Energy Laboratory Co., Ltd. Droplet jetting device and method of manufacturing pattern

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124411A (en) * 1976-09-02 1978-11-07 U.S. Philips Corporation Method of providing a layer of solid material on a substrate in which liquid from which the solid material can be formed, is spread over the substrate surface
USH445H (en) * 1985-11-29 1988-03-01 American Telephone and Telegraph Company, AT&T Technologies, Incorporated Method of forming light emitting device with direct contact lens
US6624897B1 (en) * 1999-04-15 2003-09-23 Micron Technology, Inc. Apparatus and method for feature edge detection in semiconductor processing
US6440212B1 (en) * 2000-02-28 2002-08-27 Microfab Technologies, Inc. Low cost method for making thermoelectric coolers
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US20050172894A1 (en) * 2004-02-10 2005-08-11 Farnworth Warren M. Selective deposition system and method for initiating deposition at a defined starting surface

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US6013572A (en) * 1997-05-27 2000-01-11 Samsung Electronics Co., Ltd. Methods of fabricating and testing silver-tin alloy solder bumps
US20020105080A1 (en) * 1997-10-14 2002-08-08 Stuart Speakman Method of forming an electronic device
US6713389B2 (en) * 1997-10-14 2004-03-30 Stuart Speakman Method of forming an electronic device
US20040266207A1 (en) * 2001-05-23 2004-12-30 Henning Sirringhauss Patterning of devices
WO2004102622A2 (en) * 2003-05-08 2004-11-25 Kulicke And Soffa Investments, Inc. Screen print under-bump metalization (ubm) to produce low cost flip chip substrate
US20040263564A1 (en) * 2003-06-30 2004-12-30 Semiconductor Energy Laboratory Co., Ltd. Droplet jetting device and method of manufacturing pattern

Also Published As

Publication number Publication date
WO2006096639A3 (en) 2008-05-02
US7402507B2 (en) 2008-07-22
WO2006096639A2 (en) 2006-09-14
CN101238562A (zh) 2008-08-06
TWI304234B (en) 2008-12-11
DE112006000505T5 (de) 2008-01-17
TW200711009A (en) 2007-03-16
CN101238562B (zh) 2010-09-29
US20060205112A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
DE112006000505B4 (de) Halbleiterbausteinherstellung
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE112009005537B3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005006995B4 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102013113061B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
EP2539933B1 (de) Verfahren zum herstellen eines halbleitermoduls
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE10250778B3 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE112020004630T5 (de) Verhinderung einer brückenbildung zwischen lot-verbindungsstellen
DE102013106309A1 (de) Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE4101042C1 (en) Contact and encapsulation of micro-circuits using solder laser - and laser transparent contact film segments with conductor sheets of solderable material, geometrically associated with solder protuberances
DE102009043520A1 (de) Halbleiterbauelement
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee