DE112005003449A5 - Testverfahren und Herstellungsverfahren für eine aus Teilschaltungen zusammengesetzte Halbleiterschaltung - Google Patents
Testverfahren und Herstellungsverfahren für eine aus Teilschaltungen zusammengesetzte Halbleiterschaltung Download PDFInfo
- Publication number
- DE112005003449A5 DE112005003449A5 DE112005003449T DE112005003449T DE112005003449A5 DE 112005003449 A5 DE112005003449 A5 DE 112005003449A5 DE 112005003449 T DE112005003449 T DE 112005003449T DE 112005003449 T DE112005003449 T DE 112005003449T DE 112005003449 A5 DE112005003449 A5 DE 112005003449A5
- Authority
- DE
- Germany
- Prior art keywords
- subcircuits
- semiconductor circuit
- circuit composed
- test method
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 title 1
- 238000010998 test method Methods 0.000 title 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2005/002311 WO2006094522A1 (de) | 2005-03-04 | 2005-03-04 | Testverfahren und herstellungsverfahren für eine aus teilschaltungen zusammengesetzte halbleiterschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112005003449A5 true DE112005003449A5 (de) | 2008-01-10 |
Family
ID=35456960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112005003449T Ceased DE112005003449A5 (de) | 2005-03-04 | 2005-03-04 | Testverfahren und Herstellungsverfahren für eine aus Teilschaltungen zusammengesetzte Halbleiterschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090051383A1 (de) |
DE (1) | DE112005003449A5 (de) |
WO (1) | WO2006094522A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7926018B2 (en) * | 2007-09-25 | 2011-04-12 | Synopsys, Inc. | Method and apparatus for generating a layout for a transistor |
US8543958B2 (en) * | 2009-12-11 | 2013-09-24 | Synopsys, Inc. | Optical proximity correction aware integrated circuit design optimization |
JP5795697B2 (ja) * | 2012-05-16 | 2015-10-14 | サイデンス コーポレーション | メモリデバイス用の電源投入検出システム |
WO2017142558A1 (en) | 2016-02-19 | 2017-08-24 | Hewlett-Packard Development Company, L.P. | Antenna and cap |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2321118B (en) * | 1997-01-14 | 2002-03-27 | Integral Design Res Ltd | Development of integrated circuits |
US6141630A (en) * | 1997-08-07 | 2000-10-31 | Verisity Design, Inc. | System and method for automated design verification |
-
2005
- 2005-03-04 DE DE112005003449T patent/DE112005003449A5/de not_active Ceased
- 2005-03-04 US US11/885,383 patent/US20090051383A1/en not_active Abandoned
- 2005-03-04 WO PCT/EP2005/002311 patent/WO2006094522A1/de not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO2006094522A1 (de) | 2006-09-14 |
US20090051383A1 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE602007009001D1 (de) | Prüfverfahren für eine Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung dafür | |
DE602006012797D1 (de) | Testschaltung und Testverfahren für ein Halbleiterbauelement und Halbleiterchip | |
DE602006016445D1 (de) | Testsockel für integrierte schaltungen | |
DE602006000104D1 (de) | Schaltungsvorrichtung und Herstellungsverfahren dafür | |
TWI350463B (en) | Method and structure to develop a test program for semiconductor integrated circuits | |
DE602006001193D1 (de) | Herstellungsverfahren für eine Fotomaske und Herstellungsverfahren für eine Vorrichtung | |
DE602007009170D1 (de) | Schnittstellentestschaltung und Verfahren | |
DE602006008682D1 (de) | Bildgebungsanordnung und Prüfverfahren | |
DE602006015521D1 (de) | Messstreifen und verfahren für lateralfluss-testvorrichtungen | |
DE602005009333D1 (de) | Halbleiterbauelement und verfahren mit nanoröhren-kontakten | |
DE602005012359D1 (de) | Testgerät und Verfahren | |
DE602006021036D1 (de) | Substituierte benzimidazole und herstellungsverfahren dafür | |
DE602005009957D1 (de) | Rfid-einrichtung und herstellungsverfahren | |
DE602005006378D1 (de) | Anschlusselemente für eine automatische Testeinrichtung zur Prüfung von integrierten Schaltungen | |
DE502005008576D1 (de) | Stabilisierungseinrichtung für Knochen und Herstellungsverfahren für ein elastisches Element | |
DE602005026351D1 (de) | Rolltreppe und Treppenstufe für Inspektionszwecke | |
EP2088442A4 (de) | Parallel-prüfschaltung und verfahren und halbleiteranordnung | |
DE602007006370D1 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
EP1887624A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE602007013325D1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE602005015411D1 (de) | Herstellungsverfahren für eine Öse und zugehörige Struktur | |
DE602005026141D1 (de) | Verfahren und Einrichtung für präzise und Hochlast-widerstandsfähige Bewegung | |
EP1965435A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE602006018369D1 (de) | Halbleiterspeicher und testsystem | |
DE602006016417D1 (de) | Prüfeinrichtung, prüfverfahren, herstellungsverfahren für elektronische bauelemente, prüfsimulator und prüfsimulationsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |