DE112005002416T5 - Frequenz- und Spannungskalierungsarchitektur - Google Patents
Frequenz- und Spannungskalierungsarchitektur Download PDFInfo
- Publication number
- DE112005002416T5 DE112005002416T5 DE112005002416T DE112005002416T DE112005002416T5 DE 112005002416 T5 DE112005002416 T5 DE 112005002416T5 DE 112005002416 T DE112005002416 T DE 112005002416T DE 112005002416 T DE112005002416 T DE 112005002416T DE 112005002416 T5 DE112005002416 T5 DE 112005002416T5
- Authority
- DE
- Germany
- Prior art keywords
- clock
- domain
- processor
- time interval
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 238000010420 art technique Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100189378 Caenorhabditis elegans pat-3 gene Proteins 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
Abstract
Prozessor,
umfassend:
eine erste Taktdomäne mit einer ersten Taktsignalfrequenz und einer ersten Betriebsspannung;
eine zweite Taktdomäne mit einer zweiten Taktsignalfrequenz und einer zweiten Betriebsspannung;
eine dritte Taktdomäne mit einer dritten Taktsignalfrequenz und einer dritten Betriebsspannung;
eine erste Taktdomäne mit einer ersten Taktsignalfrequenz und einer ersten Betriebsspannung;
eine zweite Taktdomäne mit einer zweiten Taktsignalfrequenz und einer zweiten Betriebsspannung;
eine dritte Taktdomäne mit einer dritten Taktsignalfrequenz und einer dritten Betriebsspannung;
Description
- GEBIET
- Ausführungsformen der Erfindung betreffen das Gebiet der Mikroprozessorarchitektur. Genauer betreffen Ausführungsformen der Erfindung eine Technik zum Skalieren der Frequenz und Betriebsspannung verschiedener funktioneller Einheiten innerhalb eines Mikroprozessors.
- ALLGEMEINER STAND DER TECHNIK
- Um die Reduzierung von Energie in Mikroprozessoren zu unterstützen und gleichzeitig die Auswirkung auf die Leistungsfähigkeit zu minimieren, sind im Stand der Technik Techniken zum Reduzieren der Prozessortraktfrequenz entwickelt worden. Unter diesen Techniken des Standes der Technik gibt es Architekturen, welche den Prozessor in verschiedene Taktdomänen aufteilen. Zum Beispiel weist eine Technik des Standes der Technik eine separate Taktdomäne für die gesamte Pipeline, eine separate Taktdomäne für die Gleitpunktpipeline und eine separate Taktdomäne für die Speicherzugriffslogik auf.
- Die Verwendung separater Taktdomänen für jede Pipeline und/oder Speicherzugriffsanordnung kann Herausforderungen darstellen, um die Leistungsfähigkeit des Prozessors auf Grund der Menge der Overhead-Schaltung, die zur Steuerung jeder Taktdomäne benötigt wird, zu bewahren.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Ausführungsformen der Erfindung sind in den Figuren der beiliegenden Zeichnungen, in denen ähnliche Bezugszeichen ähnliche Elemente bezeichnen, beispielhaft und nicht einschränkend dargestellt. Es zeigen:
-
1 eine Takt- und Spannungsskalierungsarchitektur gemäß einer Ausführungsform der Erfindung. -
2 ein Vorderseitenbus-Computersystem, in dem eine Ausführungsform der Erfindung benutzt werden kann. -
3 ein Punkt-zu-Punkt-Computersystem, in dem mindestens eine Ausführungsform der Erfindung benutzt werden kann. - AUSFÜHRLICHE BESCHREIBUNG
- Ausführungsformen der Erfindung betreffen eine Frequenz- und Spannungssteuerungsarchitektur für einen Mikroprozessor. Genauer betreffen Ausführungsformen der Erfindung Techniken zum Verteilen und Steuern eines Taktes und einer Betriebsspannung unter einer Anzahl von Taktdomänen innerhalb des Mikroprozessors, so daß die Frequenz und Betriebsspannung jeder Domäne unabhängig gesteuert werden können.
-
1 zeigt eine Takt- und Spannungsskalierungsarchitektur gemäß einer Ausführungsform der Erfindung. Genauer zeigt1 eine Prozessorarchitektur100 , die in drei grundlegende Taktdomänen aufgeteilt worden ist: Eine Front-End-Domäne101 mit einem Ablaufverfolgungscache102 , Zweigvorhersage103 , Neubenennungseinheit101 , Decodiereinheit105 , Sequenzer106 , freien Liste107 , Neubenennungstabelle108 und Neuordnungspuffer (ROB)109 ; mehrere Back-End-Domänen110 mit einem Speicherordnungspuffer (MOB)111 , einem Cache112 der ersten Ebene, physikalischen Registerdateien113 , Ausgabewarteschlangen114 , Busschnittstelle116 und Ausführungseinheiten115 ; und eine Speicherdomäne mit einem Cachespeicher119 der zweiten Ebene. In einer Ausführungsform ist die Busschnittstelle eine Vorderseitenbusschnittstelle, während sie in anderen Ausführungsformen eine Punkt-zu-Punkt-Busschnittstelle ist. - Die Front-End-Domäne, Back-End-Domänen und die Speicherdomäne weisen jeweils mindestens eine First-In-First-Out-(FIFO)Warteschlange
117 auf, die benutzt wird, um die Synchronisierung des Austauschs von Information zwischen den verschiedenen Taktdomänen zu unterstützen. In einer Ausführungsform der Erfindung sind mindestens einige der Synchronisationswarteschlangen Warteschlangen, die innerhalb des Prozessors eine andere Funktionalität bereitstellen, wohingegen die Synchronisationswarteschlangen in anderen Ausführungsformen für die Taktdomänen-Steuerungsarchitektur bestimmt sind. Neben den Taktdomänen teilt eine Ausführungsform der Erfindung den Prozessor in Spannungsdomänen auf, die unabhängig voneinander reguliert werden können. In mindestens einer Ausführungsform sind die Taktdomänen und die Spannungsdomänen die gleichen und weisen die gleichen funktionellen Einheiten auf, jedoch sind die Taktdomänen und Spannungsdomänen in anderen Ausführungsformen nicht die gleichen und können unterschiedliche funktionelle Einheiten aufweisen. - In einer Ausführungsform der Erfindung kann jeder Takt innerhalb der verschiedenen Taktdomänen auf einen Referenztakt synchronisiert werden. Jedoch kann jeder Domänentakt in anderen Ausführungsformen hinsichtlich anderer Domänentakte nicht synchron sein. Darüber hinaus können die Back-End-Domänen in mindestens einer Ausführungsform miteinander über Signale kommunizieren, die als „Kreuzschienen" („crossbars") bekannt sind.
- Um jede der Takt- und Spannungsdomänen zu steuern, versucht eine Ausführungsform der Erfindung, ein Produkt der Energie und des Quadrats der („Verzögerung2") jeder Domäne durch Bestimmen der Energie und Leistungsfähigkeit jeder Domäne bei bestimmten Zeitintervallen zu minimieren. Die Energie und Leistungsfähigkeit können in mindestens einer Ausführungsform bei zwei Zeitintervallen bestimmt werden, indem die Energie und Verzögerung einer Domäne während eines ersten Zeitintervalls berechnet und die Energie und Verzögerung der Domäne in einem nachfolgenden Zeitintervall geschätzt werden. Ein Frequenz- und Spannungspaar für das nachfolgende Zeitintervall kann dann ausgewählt werden, indem das Verhältnis zwischen dem Energie-Verzögerungs2-Produkt des ersten Zeitintervalls und demjenigen des nachfolgenden Zeitintervalls minimiert wird.
-
- In der obigen Gleichung ist „EFE,n" die Energie der Front-End-Domäne bei Zeitintervall „n", worin „En+1" die Energie des Front-End bei Zeitintervall n + 1 und „Vn+1" die Betriebs spannung der Front-End-Domäne bei Zeitintervall n + 1 ist und „Vn" die Betriebsspannung der Front-End-Domäne bei Zeitintervall n ist.
- Die Leistungsfähigkeit des Prozessors als eine Funktion der Frequenz der Front-End-Domäne kann geschätzt werden, indem die Taktfrequenz der Front-End-Domäne für ein gegebenes Zeitintervall, die Geschwindigkeit, bei der Befehle von dem Front-Ende abgerufen werden, und die Geschwindigkeit, bei der Mikrooperationen (decodierte Befehle) zu den nachfolgenden Pipelinestufen geliefert werden, benutzt werden. In einer Ausführungsform wird die Leistungsfähigkeitsschätzung „Tn+1" eines Intervalls n + 1 gemäß der folgenden Gleichung geschätzt:
- In der obigen Gleichung ist „pn" die durchschnittliche Anzahl von Einträgen in der Front-End-Warteschlange für das n-te Intervall und „b" die Zweigfehlvorhersagerate. Der Wert "1 + b" ist ein Indikator der Rate, bei welcher die Abrufwarteschlange geladen werden kann, und "1-pn" ist ein Indikator der durchschnittlichen Anzahl von Einträgen in der Warteschlange. „Tn" ist die Leistungsfähigkeit des Front-End-Intervalls „n", „fn" ist die Frequenz der Front-End-Domäne bei Intervall n und „fn+1" ist die Frequenz der Front-End-Domäne bei dem folgenden Zeitintervall.
- Sobald die Energie und Leistungsfähigkeit des Prozessors gemäß den obigen Gleichungen berechnet worden ist, können die Front-End-Domänenfrequenz und -spannung in einer Ausführungsform für das nächste Zeitintervall n + 1 am Ende jedes Zeitintervalls n eingestellt werden. In einer Ausführungsform kann die Auswahl von Frequenz und Spannung gemäß dem folgenden Verhältnis getroffen werden:
- Die für das Intervall n + 1 ausgewählte Frequenz und Spannung sind diejenigen, welche das obige Verhältnis minimieren. Wenn zwei oder mehr Paare gefunden werden, die zu dem gleichen Wert R führen, dann wird in einer Ausführungsform das Paar mit der minimalen Frequenz ausgewählt. Die Frequenz und Betriebsspannung der Front-End-Domäne können dann auf die angemessenen Werte für das Intervall n + 1 eingestellt und der Prozeß kann für das nächste Intervall wiederholt werden.
- Jede Back-End-Frequenz und -Betriebsspannung kann in einer ähnlichen Weise wie für das Front-End geschätzt werden, indem die Energie und Leistung des Prozessors als eine Funktion der Betriebsspannung und Frequenz jeder Back-End-Domäne geschätzt und eine Frequenz und Betriebsspannung gewählt werden, welche das Verhältnis zwischen dem Energie-Leistungs-Produkt zwischen Intervall n + 1 und Intervall n minimieren. In einer Ausführungsform wird die Prozessorenergie „En" als eine Funktion der Back-End-Domänenenergie „EBE,n" gemäß der folgenden Gleichung geschätzt:
-
- In der obigen Gleichung ist mn die Anzahl von Cachefehltreffern der zweiten Ebene dividiert durch die Anzahl ausgeführter Mikrooperationen für das Intervall n und Lq,n ist die durchschnittliche Benutzung aller Mikrooperations-Ausgabewarteschlangen für alle Back-End-Domänen, die Ausführungseinheiten enthalten. Sobald die Energie und Leistungsfähigkeit des Prozessors gemäß den obigen Gleichungen berechnet worden ist, können die Back-End-Domänenfrequenz und -spannung in einer Ausführungsform für das nächste Zeitintervall n + 1 am Ende jedes Zeitintervalls n eingestellt werden. In einer Ausführungsform kann die Auswahl von Frequenz und Spannung gemäß dem folgenden Verhältnis getroffen werden:
- Die für das Intervall n + 1 ausgewählte Frequenz und Spannung sind diejenigen, welche das obige Verhältnis minimieren. Wenn zwei oder mehr Paare gefunden werden, die zu dem gleichen Wert R führen, dann wird in einer Ausführungsform das Paar mit der minimalen Frequenz ausgewählt. Die Frequenz und Betriebsspannung der Back-End-Domäne können dann auf die angemessenen Werte für das Intervall n + 1 eingestellt und der Prozeß kann für das nächste Intervall wiederholt werden.
-
2 stellt ein Vorderseitenbus-Computersystem dar, in dem eine Ausführungsform der Erfindung benutzt werden kann. Ein Prozessor205 greift von einem Cachespeicher der Ebene eins (L1)210 und einem Hauptspeicher215 auf Daten zu. In anderen Ausführungsformen der Erfindung kann der Cachespeicher ein Cache der Ebene zwei (L2) oder ein anderer Speicher innerhalb einer Computersystem-Speicherhierarchie sein. Darüber hinaus kann das Computersystem von2 in einigen Ausführungsformen sowohl einen L1-Cache als auch einen L2-Cache enthalten, die eine inklusive Cachehierarchie umfassen, in der Kohärenzdaten zwischen dem L1- und L2-Cache gemeinsam benutzt werden. - Innerhalb des Prozessors von
2 ist eine Ausführungsform der Erfindung206 dargestellt. Andere Ausführungsformen der Erfindung können jedoch innerhalb anderer Vorrichtungen innerhalb des Systems umgesetzt werden, wie eines separaten Busagenten, oder irgendwo in dem System in Hardware, Software oder einer Kombination davon verteilt sein. - Der Hauptspeicher kann in verschiedenen Speicherquellen wie einem dynamischen wahlfreien Zugriffspeicher (DRAM), einem Festplattenlaufwerk (HDD)
220 oder einer Speicherquelle umgesetzt sein, die von dem Computersystem über eine Netzwerkschnittstelle230 , die verschiedene Speichervorrichtungen und -technologien enthält, entfernt angeordnet ist. Der Cachespeicher kann entweder innerhalb des Prozessors oder sehr nahe bei dem Prozessor wie auf dem lokalen Bus207 des Prozessors angeordnet sein. Darüber hinaus kann der Cachespeicher relativ schnelle Speicherzellen wie eine Sechs-Transistor-(6T) Zelle oder eine andere Speicherzelle von ungefähr gleicher oder schnellerer Zugriffsgeschwindigkeit enthalten. - Das Computersystem aus
2 kann ein Punkt-zu-Punkt-(PtP)-Netzwerk von Busagenten wie Mikroprozessoren sein, die über Bussignale, die für jeden Agenten auf dem PtP-Netzwerk spezifisch gestaltet sind, kommunizieren. Innerhalb jedes Busagenten oder zumindest damit verbunden ist mindestens eine Ausführungsform der Erfindung206 , so daß Speichervorgänge zwischen den Busagenten schnell ausgeführt werden können. -
3 stellt ein Computersystem dar, das in einer Punkt-zu-Punkt-(PtP) Konfiguration angeordnet ist. Insbesondere zeigt3 ein System, in dem Prozessoren, Speicher und Eingabe/Ausgabe-Vorrichtungen durch eine Reihe von Punkt-zu-Punkt-Schnittstellen miteinander verbunden sind. - Das System aus
3 kann auch mehrere Prozessoren aufweisen, von denen aus Klarheitsgründen nur zwei, nämlich die Prozessoren370 ,380 dargestellt sind. Die Prozessoren370 ,380 können jeweils einen lokalen Speichersteuerungs-Knotenpunkt (MCH)372 ,382 aufweisen, um sich mit dem Speicher22 ,24 zu verbinden. Die Prozessoren370 ,380 , können Daten über eine Punkt-zu-Punkt-Schnittstelle350 mittels der Punkt-zu-Punkt-Schnittstellenschaltungen378 ,388 austauschen. Die Prozessoren370 ,380 können jeweils Daten mit einem Chipsatz390 über einzelne Punkt-zu-Punkt-Schnittstellen352 ,354 , mittels der Punkt-zu-Punkt-Schnittstellenschaltungen376 ,394 ,386 ,398 austauschen. Der Chipsatz390 kann auch Daten über eine Hochleistungs-Grafikschnittstelle339 mit einer Hochleistungs-Grafikschaltung338 austauschen. - Mindestens eine Ausführungsform der Erfindung kann sich innerhalb der PtP-Schnittstellenschaltungen innerhalb jedes der PtP-Busagenten von
3 befinden. Andere Ausführungsformen der Erfindung können jedoch in anderen Schaltungen, logischen Einheiten oder Vorrichtungen innerhalb des Systems von3 existieren. Darüber hinaus können andere Ausführungsformen der Erfindung in mehreren Schaltungen, logischen Einheiten oder Vorrichtungen verteilt sein, die in3 dargestellt sind. - Wenngleich die Erfindung mit Bezug auf die erläuternden Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht im einschränkenden Sinne verstanden werden. Verschiedene Modifikationen der erläuternden Ausführungsformen sowie andere Ausführungsformen der Erfindung, die für den Fachmann des Gebiets, zu dem die Erfindung gehört, offensichtlich sind, gelten als innerhalb des Geistes und des Schutzbereichs der Erfindung liegend.
- Zusammenfassung
- Ein Verfahren und eine Vorrichtung zum Skalieren der Frequenz und Betriebsspannung mindestens einer Taktdomäne eines Mikroprozessors. Insbesondere betreffen Ausführungsformen Techniken zum Aufteilen eines Mikroprozessors in Taktdomänen und Steuern der Frequenz und Betriebsspannung jeder Taktdomäne unabhängig voneinander.
Claims (30)
- Prozessor, umfassend: eine erste Taktdomäne mit einer ersten Taktsignalfrequenz und einer ersten Betriebsspannung; eine zweite Taktdomäne mit einer zweiten Taktsignalfrequenz und einer zweiten Betriebsspannung; eine dritte Taktdomäne mit einer dritten Taktsignalfrequenz und einer dritten Betriebsspannung;
- Prozessor nach Anspruch 1, wobei die erste Taktdomäne einen Befehlsdecoder, eine Neubenennungseinheit, einen Sequenzer, einen Neuordnungspuffer und eine Zweigvorhersageeinheit umfaßt.
- Prozessor nach Anspruch 1, wobei die zweite Taktdomäne eine Ausführungseinheit, eine Registerdatei und eine Ausgabewarteschlange umfaßt.
- Prozessor nach Anspruch 1, wobei die dritte Taktdomäne einen Cachespeicher der zweiten Ebene umfaßt.
- Prozessor nach Anspruch 1, wobei jede Taktdomäne eine First-In-First-Out-Warteschlange umfaßt, um die Synchronisierung von Vorgängen unter den Taktdomänen zu unterstützen.
- Prozessor nach Anspruch 1, ferner umfassend eine vierte und fünfte Taktdomäne mit einer vierten und fünften Betriebsspannung, wobei die zweite, vierte und fünfte Taktdomäne dazu fähig sind, über ein Crossbar untereinander Information auszutauschen.
- Prozessor nach Anspruch 1, wobei die Taktsignalfrequenz und Betriebsspannung der ersten und der zweiten Domäne gemäß einem Verhältnis von Energie-Verzögerung2-Produkten gesteuert werden, wobei der Zähler des Verhältnisses das Energie-Verzögerung2-Produkt für ein erstes Zeitintervall und der Nenner des Verhältnisses das Energie-Verzögerung2-Produkt für ein zweites Zeitintervall ist, wobei das zweite Zeitintervall vor dem ersten Zeitintervall liegt.
- Prozessor nach Anspruch 6, wobei die vierte oder die fünfte Taktdomäne einen Cachespeicher der ersten Ebene und einen Speicherordnungspuffer umfaßt.
- Verfahren, umfassend: Bestimmen von Energie und Verzögerung einer Prozessortaktdomäne für ein erstes Zeitintervall; Bestimmen von Energie und Verzögerung der Prozessortaktdomäne für ein zweites Zeitintervall, wobei das zweite Zeitintervall später als das erste Zeitintervall liegt; Einstellen einer Betriebsspannung und einer Taktsignalfrequenz einer ersten Logikgruppe des Prozessors, so daß ein Verhältnis eines Produkts der Energie und Verzögerung für das zweite Zeitintervall und eines Produkts der Energie und Verzögerung für das erste Zeitintervall minimiert wird.
- Verfahren nach Anspruch 9, wobei die erste Logikgruppe des Prozessors eine von mehreren Taktdomänen innerhalb des Prozessors ist.
- Verfahren nach Anspruch 10, wobei das Bestimmen von Energie und Verzögerung für das erste und das zweite Zeitintervall und das Einstellen der Betriebsspannung und der Taktsignalfrequenz für jede der Taktdomänen unabhängig voneinander ausgeführt werden.
- Verfahren nach Anspruch 11, wobei die Taktdomänen von einem Referenztaktsignal abhängen.
- Verfahren nach Anspruch 12, wobei die Taktdomänen mindestens teilweise über mehrere First-In-First-Out-(FIFO)Warteschlangen, die den Taktdomänen entsprechen, synchronisiert werden.
- Verfahren nach Anspruch 13, wobei die Taktdomänen eine Front-End-Domäne, eine Back-End-Domäne und eine Cachespeicherdomäne der zweiten Ebene umfassen.
- Verfahren nach Anspruch 14, wobei die Front-End-Domäne einen Befehlsdecoder, eine Neubenennungseinheit, einen Sequenzer, einen Neuordnungspuffer und eine Zweigvorhersageeinheit umfaßt.
- Verfahren nach Anspruch 14, wobei die Back-End-Domäne eine Ausführungseinheit, eine Registerdatei und eine Ausgabewarteschlange umfaßt.
- Verfahren nach Anspruch 14, wobei die Back-End-Domäne einen Speicherordnungspuffer und einen Cachespeicher der ersten Ebene umfaßt.
- System, umfassend: einen Speicher, um mehrere Befehle zu speichern; einen Prozessor, der mehrere Taktdomänen mit mehreren unabhängigen Taktfrequenzen und unabhängigen Betriebsspannungen aufweist, die von einer Anzahl der mehreren, von dem Prozessor auszuführenden Befehle abhängen.
- System nach Anspruch 18, wobei die mehreren unabhängigen Taktfrequenzen und unabhängigen Betriebsspannungen derart einzustellen sind, daß ein Verhältnis eines Energie-Verzögerung2-Produkts, das einem ersten Zeitintervall entspricht, und eines Energie-Verzögerung2-Produkts, das einem zweiten Zeitintervall entspricht, für jede der Taktdomänen minimiert wird.
- System nach Anspruch 18, wobei die Taktdomänen mehrere funktionelle Einheiten umfassen, um mehrere Funktionen innerhalb mehrerer Prozessorpipelinestufen auszuführen.
- System nach Anspruch 20, wobei die Taktdomänen eine Front-End-Domäne umfassen, wobei die Front-End-Domäne einen Befehlsdecoder aufweist.
- System nach Anspruch 21, wobei die Taktdomänen eine Back-End-Domäne umfassen, wobei die Back-End-Domäne eine Ausführungseinheit zum Ausführen der Befehle umfaßt.
- System nach Anspruch 22, wobei die Taktdomänen eine Speicherdomäne umfassen, wobei die Speicherdomäne einen Cachespeicher der zweiten Ebene umfaßt.
- System nach Anspruch 21, wobei die Taktdomänen eine Back-End-Domäne umfassen, wobei die Back-End-Domäne einen Speicherordnungspuffer und einen Cachespeicher der ersten Ebene umfaßt.
- System nach Anspruch 24, wobei die Taktdomänen jeweils mindestens eine First-In-First-Out-Warteschlange umfassen, um Daten, die den mehreren Befehlen zugeordnet sind, zeitweise zu speichern, bis die entsprechende Domäne mit den Daten arbeiten kann.
- System nach Anspruch 25, wobei die Back-End-Domäne mehrere Ausführungseinheiten zum Ausführen mehrerer Befehle und mehrere Crossbars umfaßt, durch welche Information zwischen den Ausführungseinheiten ausgetauscht werden.
- Maschinenlesbares Medium, auf dem ein Satz von Befehlen gespeichert ist, die bei Ausführung von einer Maschine bewirken, daß die Maschine ein Verfahren ausführt, das Folgendes umfaßt: Bestimmen von Energie und Verzögerung einer Prozessortaktdomäne für ein erstes Zeitintervall; Bestimmen von Energie und Verzögerung der Prozessortaktdomäne für ein zweites Zeitintervall, wobei das zweite Zeitintervall später als das erste Zeitintervall liegt; Einstellen einer Betriebsspannung und einer Taktsignalfrequenz einer ersten Logikgruppe des Prozessors, so daß ein Produkt der Energie und Verzögerung für das zweite Zeitintervall minimiert wird.
- Maschinenlesbares Medium nach Anspruch 27, wobei ein Verhältnis eines Produkts der Energie und Verzögerung für das zweite Zeitintervall und eines Produkts der Energie und Verzögerung für das erste Zeitintervall minimiert wird.
- Maschinenlesbares Medium nach Anspruch 28, wobei die erste Logikgruppe des Prozessors eine von mehreren Taktdomänen innerhalb des Prozessors ist.
- Maschinenlesbares Medium nach Anspruch 29, wobei das Bestimmen von Energie und Verzögerung für das erste und das zweite Zeitintervall und das Einstellen der Betriebsspannung und der Taktsignalfrequenz für jede der mehreren Taktdomänen unabhängig voneinander ausgeführt werden.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/999,786 | 2004-11-29 | ||
US10/999,786 US7434073B2 (en) | 2004-11-29 | 2004-11-29 | Frequency and voltage scaling architecture |
PCT/US2005/041392 WO2006057865A2 (en) | 2004-11-29 | 2005-11-14 | A frequency and voltage scaling architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112005002416T5 true DE112005002416T5 (de) | 2007-10-18 |
DE112005002416B4 DE112005002416B4 (de) | 2009-04-30 |
Family
ID=35976476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112005002416T Expired - Fee Related DE112005002416B4 (de) | 2004-11-29 | 2005-11-14 | Prozessor und System mit einer sowie Verfahren für eine Frequenz- und Spannungsskalierungsarchitektur |
Country Status (6)
Country | Link |
---|---|
US (4) | US7434073B2 (de) |
JP (2) | JP4860624B2 (de) |
CN (1) | CN100593155C (de) |
DE (1) | DE112005002416B4 (de) |
GB (2) | GB2432939B (de) |
WO (1) | WO2006057865A2 (de) |
Families Citing this family (130)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050195183A1 (en) * | 2004-03-03 | 2005-09-08 | Anderson Michael H. | Clock control for a graphics processor |
US7434073B2 (en) | 2004-11-29 | 2008-10-07 | Intel Corporation | Frequency and voltage scaling architecture |
US8799687B2 (en) | 2005-12-30 | 2014-08-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates |
US8386712B2 (en) * | 2006-10-04 | 2013-02-26 | International Business Machines Corporation | Structure for supporting simultaneous storage of trace and standard cache lines |
US7934081B2 (en) * | 2006-10-05 | 2011-04-26 | International Business Machines Corporation | Apparatus and method for using branch prediction heuristics for determination of trace formation readiness |
US20080250206A1 (en) * | 2006-10-05 | 2008-10-09 | Davis Gordon T | Structure for using branch prediction heuristics for determination of trace formation readiness |
US7587621B2 (en) * | 2006-11-08 | 2009-09-08 | International Business Machines Corporation | Computer system management and throughput maximization in the presence of power constraints |
US7930574B2 (en) | 2007-12-31 | 2011-04-19 | Intel Corporation | Thread migration to improve power efficiency in a parallel processing environment |
US8806491B2 (en) | 2007-12-31 | 2014-08-12 | Intel Corporation | Thread migration to improve power efficiency in a parallel processing environment |
WO2009105095A1 (en) * | 2008-02-20 | 2009-08-27 | Hewlett-Packard Development Company, L.P. | Redriver with two reference clocks and method of operation thereof |
US8566618B2 (en) | 2009-10-05 | 2013-10-22 | International Business Machines Corporation | Reliable setting of voltage and frequency in a microprocessor |
TW201122753A (en) * | 2009-12-29 | 2011-07-01 | Ind Tech Res Inst | Voltage scaling systems |
CN102314208B (zh) * | 2010-06-30 | 2016-08-03 | 重庆重邮信科通信技术有限公司 | 一种动态调整嵌入式设备频率电压的方法及装置 |
US8943334B2 (en) | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
CN102445953B (zh) * | 2010-09-30 | 2016-08-03 | 重庆重邮信科通信技术有限公司 | 一种嵌入式设备时钟源的调整方法 |
US9069555B2 (en) | 2011-03-21 | 2015-06-30 | Intel Corporation | Managing power consumption in a multi-core processor |
US8892924B2 (en) | 2011-05-31 | 2014-11-18 | Intel Corporation | Reducing power consumption of uncore circuitry of a processor |
US8793515B2 (en) | 2011-06-27 | 2014-07-29 | Intel Corporation | Increasing power efficiency of turbo mode operation in a processor |
US8769316B2 (en) | 2011-09-06 | 2014-07-01 | Intel Corporation | Dynamically allocating a power budget over multiple domains of a processor |
US8688883B2 (en) | 2011-09-08 | 2014-04-01 | Intel Corporation | Increasing turbo mode residency of a processor |
US9074947B2 (en) | 2011-09-28 | 2015-07-07 | Intel Corporation | Estimating temperature of a processor core in a low power state without thermal sensor information |
US8954770B2 (en) | 2011-09-28 | 2015-02-10 | Intel Corporation | Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin |
US8914650B2 (en) | 2011-09-28 | 2014-12-16 | Intel Corporation | Dynamically adjusting power of non-core processor circuitry including buffer circuitry |
US8832478B2 (en) | 2011-10-27 | 2014-09-09 | Intel Corporation | Enabling a non-core domain to control memory bandwidth in a processor |
US9026815B2 (en) | 2011-10-27 | 2015-05-05 | Intel Corporation | Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor |
US8943340B2 (en) | 2011-10-31 | 2015-01-27 | Intel Corporation | Controlling a turbo mode frequency of a processor |
US9158693B2 (en) | 2011-10-31 | 2015-10-13 | Intel Corporation | Dynamically controlling cache size to maximize energy efficiency |
US9239611B2 (en) | 2011-12-05 | 2016-01-19 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme |
US8972763B2 (en) | 2011-12-05 | 2015-03-03 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state |
US9052901B2 (en) | 2011-12-14 | 2015-06-09 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current |
US9098261B2 (en) | 2011-12-15 | 2015-08-04 | Intel Corporation | User level control of power management policies |
US9372524B2 (en) | 2011-12-15 | 2016-06-21 | Intel Corporation | Dynamically modifying a power/performance tradeoff based on processor utilization |
CN104169832B (zh) | 2012-03-13 | 2017-04-19 | 英特尔公司 | 提供处理器的能源高效的超频操作 |
WO2013137862A1 (en) | 2012-03-13 | 2013-09-19 | Intel Corporation | Dynamically controlling interconnect frequency in a processor |
US9436245B2 (en) | 2012-03-13 | 2016-09-06 | Intel Corporation | Dynamically computing an electrical design point (EDP) for a multicore processor |
US8612650B1 (en) * | 2012-03-13 | 2013-12-17 | Western Digital Technologies, Inc. | Virtual extension of buffer to reduce buffer overflow during tracing |
US9547027B2 (en) | 2012-03-30 | 2017-01-17 | Intel Corporation | Dynamically measuring power consumption in a processor |
CN102707930B (zh) * | 2012-04-26 | 2015-04-08 | 苏州睿云智芯微电子有限公司 | 寄存器换名系统及方法 |
WO2013162589A1 (en) | 2012-04-27 | 2013-10-31 | Intel Corporation | Migrating tasks between asymmetric computing elements of a multi-core processor |
US8984313B2 (en) | 2012-08-31 | 2015-03-17 | Intel Corporation | Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator |
US9063727B2 (en) | 2012-08-31 | 2015-06-23 | Intel Corporation | Performing cross-domain thermal control in a processor |
US9342122B2 (en) | 2012-09-17 | 2016-05-17 | Intel Corporation | Distributing power to heterogeneous compute elements of a processor |
US9423858B2 (en) | 2012-09-27 | 2016-08-23 | Intel Corporation | Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain |
US9575543B2 (en) | 2012-11-27 | 2017-02-21 | Intel Corporation | Providing an inter-arrival access timer in a processor |
US9183144B2 (en) | 2012-12-14 | 2015-11-10 | Intel Corporation | Power gating a portion of a cache memory |
US9292468B2 (en) | 2012-12-17 | 2016-03-22 | Intel Corporation | Performing frequency coordination in a multiprocessor system based on response timing optimization |
US9405351B2 (en) | 2012-12-17 | 2016-08-02 | Intel Corporation | Performing frequency coordination in a multiprocessor system |
US9235252B2 (en) | 2012-12-21 | 2016-01-12 | Intel Corporation | Dynamic balancing of power across a plurality of processor domains according to power policy control bias |
US9075556B2 (en) | 2012-12-21 | 2015-07-07 | Intel Corporation | Controlling configurable peak performance limits of a processor |
US9164565B2 (en) | 2012-12-28 | 2015-10-20 | Intel Corporation | Apparatus and method to manage energy usage of a processor |
US9081577B2 (en) | 2012-12-28 | 2015-07-14 | Intel Corporation | Independent control of processor core retention states |
US9335803B2 (en) | 2013-02-15 | 2016-05-10 | Intel Corporation | Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores |
US9367114B2 (en) | 2013-03-11 | 2016-06-14 | Intel Corporation | Controlling operating voltage of a processor |
US9389871B2 (en) | 2013-03-15 | 2016-07-12 | Intel Corporation | Combined floating point multiplier adder with intermediate rounding logic |
US9513688B2 (en) | 2013-03-16 | 2016-12-06 | Intel Corporation | Measurement of performance scalability in a microprocessor |
US9395784B2 (en) | 2013-04-25 | 2016-07-19 | Intel Corporation | Independently controlling frequency of plurality of power domains in a processor system |
US9377841B2 (en) | 2013-05-08 | 2016-06-28 | Intel Corporation | Adaptively limiting a maximum operating frequency in a multicore processor |
US9823719B2 (en) | 2013-05-31 | 2017-11-21 | Intel Corporation | Controlling power delivery to a processor via a bypass |
US9471088B2 (en) | 2013-06-25 | 2016-10-18 | Intel Corporation | Restricting clock signal delivery in a processor |
US9348401B2 (en) | 2013-06-25 | 2016-05-24 | Intel Corporation | Mapping a performance request to an operating frequency in a processor |
US9348407B2 (en) | 2013-06-27 | 2016-05-24 | Intel Corporation | Method and apparatus for atomic frequency and voltage changes |
US9377836B2 (en) | 2013-07-26 | 2016-06-28 | Intel Corporation | Restricting clock signal delivery based on activity in a processor |
US9495001B2 (en) | 2013-08-21 | 2016-11-15 | Intel Corporation | Forcing core low power states in a processor |
US9329663B2 (en) | 2013-09-09 | 2016-05-03 | Apple Inc. | Processor power and performance manager |
US10386900B2 (en) | 2013-09-24 | 2019-08-20 | Intel Corporation | Thread aware power management |
US9594560B2 (en) | 2013-09-27 | 2017-03-14 | Intel Corporation | Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain |
US9405345B2 (en) | 2013-09-27 | 2016-08-02 | Intel Corporation | Constraining processor operation based on power envelope information |
US9494998B2 (en) | 2013-12-17 | 2016-11-15 | Intel Corporation | Rescheduling workloads to enforce and maintain a duty cycle |
US9459689B2 (en) | 2013-12-23 | 2016-10-04 | Intel Corporation | Dyanamically adapting a voltage of a clock generation circuit |
US9323525B2 (en) | 2014-02-26 | 2016-04-26 | Intel Corporation | Monitoring vector lane duty cycle for dynamic optimization |
US9665153B2 (en) | 2014-03-21 | 2017-05-30 | Intel Corporation | Selecting a low power state based on cache flush latency determination |
US10108454B2 (en) | 2014-03-21 | 2018-10-23 | Intel Corporation | Managing dynamic capacitance using code scheduling |
US10417149B2 (en) | 2014-06-06 | 2019-09-17 | Intel Corporation | Self-aligning a processor duty cycle with interrupts |
US9760158B2 (en) | 2014-06-06 | 2017-09-12 | Intel Corporation | Forcing a processor into a low power state |
US9513689B2 (en) | 2014-06-30 | 2016-12-06 | Intel Corporation | Controlling processor performance scaling based on context |
US9606602B2 (en) | 2014-06-30 | 2017-03-28 | Intel Corporation | Method and apparatus to prevent voltage droop in a computer |
US9575537B2 (en) | 2014-07-25 | 2017-02-21 | Intel Corporation | Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states |
US9760136B2 (en) | 2014-08-15 | 2017-09-12 | Intel Corporation | Controlling temperature of a system memory |
US9671853B2 (en) | 2014-09-12 | 2017-06-06 | Intel Corporation | Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency |
US20160077545A1 (en) * | 2014-09-17 | 2016-03-17 | Advanced Micro Devices, Inc. | Power and performance management of asynchronous timing domains in a processing device |
US10339023B2 (en) | 2014-09-25 | 2019-07-02 | Intel Corporation | Cache-aware adaptive thread scheduling and migration |
US9977477B2 (en) | 2014-09-26 | 2018-05-22 | Intel Corporation | Adapting operating parameters of an input/output (IO) interface circuit of a processor |
US10928882B2 (en) | 2014-10-16 | 2021-02-23 | Futurewei Technologies, Inc. | Low cost, low power high performance SMP/ASMP multiple-processor system |
US9952650B2 (en) * | 2014-10-16 | 2018-04-24 | Futurewei Technologies, Inc. | Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching |
US10248180B2 (en) | 2014-10-16 | 2019-04-02 | Futurewei Technologies, Inc. | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system |
US9684360B2 (en) | 2014-10-30 | 2017-06-20 | Intel Corporation | Dynamically controlling power management of an on-die memory of a processor |
US9703358B2 (en) | 2014-11-24 | 2017-07-11 | Intel Corporation | Controlling turbo mode frequency operation in a processor |
US20160147280A1 (en) | 2014-11-26 | 2016-05-26 | Tessil Thomas | Controlling average power limits of a processor |
US9710043B2 (en) | 2014-11-26 | 2017-07-18 | Intel Corporation | Controlling a guaranteed frequency of a processor |
US10048744B2 (en) | 2014-11-26 | 2018-08-14 | Intel Corporation | Apparatus and method for thermal management in a multi-chip package |
US10877530B2 (en) | 2014-12-23 | 2020-12-29 | Intel Corporation | Apparatus and method to provide a thermal parameter report for a multi-chip package |
US20160224098A1 (en) | 2015-01-30 | 2016-08-04 | Alexander Gendler | Communicating via a mailbox interface of a processor |
US9639134B2 (en) | 2015-02-05 | 2017-05-02 | Intel Corporation | Method and apparatus to provide telemetry data to a power controller of a processor |
US9910481B2 (en) | 2015-02-13 | 2018-03-06 | Intel Corporation | Performing power management in a multicore processor |
US10234930B2 (en) | 2015-02-13 | 2019-03-19 | Intel Corporation | Performing power management in a multicore processor |
US9874922B2 (en) | 2015-02-17 | 2018-01-23 | Intel Corporation | Performing dynamic power control of platform devices |
US9842082B2 (en) | 2015-02-27 | 2017-12-12 | Intel Corporation | Dynamically updating logical identifiers of cores of a processor |
US9710054B2 (en) | 2015-02-28 | 2017-07-18 | Intel Corporation | Programmable power management agent |
US9760160B2 (en) | 2015-05-27 | 2017-09-12 | Intel Corporation | Controlling performance states of processing engines of a processor |
US9710041B2 (en) | 2015-07-29 | 2017-07-18 | Intel Corporation | Masking a power state of a core of a processor |
KR102387466B1 (ko) | 2015-09-18 | 2022-04-15 | 삼성전자주식회사 | 반도체 장치 |
US10001822B2 (en) | 2015-09-22 | 2018-06-19 | Intel Corporation | Integrating a power arbiter in a processor |
US9983644B2 (en) | 2015-11-10 | 2018-05-29 | Intel Corporation | Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance |
US9910470B2 (en) | 2015-12-16 | 2018-03-06 | Intel Corporation | Controlling telemetry data communication in a processor |
US10146286B2 (en) | 2016-01-14 | 2018-12-04 | Intel Corporation | Dynamically updating a power management policy of a processor |
US10289188B2 (en) | 2016-06-21 | 2019-05-14 | Intel Corporation | Processor having concurrent core and fabric exit from a low power state |
US10281975B2 (en) | 2016-06-23 | 2019-05-07 | Intel Corporation | Processor having accelerated user responsiveness in constrained environment |
US10324519B2 (en) | 2016-06-23 | 2019-06-18 | Intel Corporation | Controlling forced idle state operation in a processor |
US10379596B2 (en) | 2016-08-03 | 2019-08-13 | Intel Corporation | Providing an interface for demotion control information in a processor |
US10379904B2 (en) | 2016-08-31 | 2019-08-13 | Intel Corporation | Controlling a performance state of a processor using a combination of package and thread hint information |
US10423206B2 (en) | 2016-08-31 | 2019-09-24 | Intel Corporation | Processor to pre-empt voltage ramps for exit latency reductions |
US10234920B2 (en) | 2016-08-31 | 2019-03-19 | Intel Corporation | Controlling current consumption of a processor based at least in part on platform capacitance |
US10168758B2 (en) | 2016-09-29 | 2019-01-01 | Intel Corporation | Techniques to enable communication between a processor and voltage regulator |
US10290289B2 (en) | 2017-04-01 | 2019-05-14 | Intel Corporation | Adaptive multibit bus for energy optimization |
US10429919B2 (en) | 2017-06-28 | 2019-10-01 | Intel Corporation | System, apparatus and method for loose lock-step redundancy power management |
WO2019040054A1 (en) | 2017-08-23 | 2019-02-28 | Intel Corporation | SYSTEM, APPARATUS, AND METHOD FOR ADAPTIVE OPERATING VOLTAGE IN A USER-PROGRAMMED (FPGA) PREDIFFUSED NETWORK |
US10620266B2 (en) | 2017-11-29 | 2020-04-14 | Intel Corporation | System, apparatus and method for in-field self testing in a diagnostic sleep state |
US10620682B2 (en) | 2017-12-21 | 2020-04-14 | Intel Corporation | System, apparatus and method for processor-external override of hardware performance state control of a processor |
US10620969B2 (en) | 2018-03-27 | 2020-04-14 | Intel Corporation | System, apparatus and method for providing hardware feedback information in a processor |
US10739844B2 (en) | 2018-05-02 | 2020-08-11 | Intel Corporation | System, apparatus and method for optimized throttling of a processor |
US10955899B2 (en) | 2018-06-20 | 2021-03-23 | Intel Corporation | System, apparatus and method for responsive autonomous hardware performance state control of a processor |
US10976801B2 (en) | 2018-09-20 | 2021-04-13 | Intel Corporation | System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor |
US10860083B2 (en) | 2018-09-26 | 2020-12-08 | Intel Corporation | System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail |
US11656676B2 (en) | 2018-12-12 | 2023-05-23 | Intel Corporation | System, apparatus and method for dynamic thermal distribution of a system on chip |
US11256657B2 (en) | 2019-03-26 | 2022-02-22 | Intel Corporation | System, apparatus and method for adaptive interconnect routing |
US11442529B2 (en) | 2019-05-15 | 2022-09-13 | Intel Corporation | System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor |
US11698812B2 (en) | 2019-08-29 | 2023-07-11 | Intel Corporation | System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor |
US11366506B2 (en) | 2019-11-22 | 2022-06-21 | Intel Corporation | System, apparatus and method for globally aware reactive local power control in a processor |
US11132201B2 (en) | 2019-12-23 | 2021-09-28 | Intel Corporation | System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit |
US11921564B2 (en) | 2022-02-28 | 2024-03-05 | Intel Corporation | Saving and restoring configuration and status information with reduced latency |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08202549A (ja) * | 1995-01-30 | 1996-08-09 | Mitsubishi Electric Corp | データ処理装置 |
FR2752312B1 (fr) * | 1996-08-07 | 1998-10-30 | Motorola Semiconducteurs | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
US6684298B1 (en) * | 2000-11-09 | 2004-01-27 | University Of Rochester | Dynamic reconfigurable memory hierarchy |
US6990598B2 (en) * | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
JP4139579B2 (ja) * | 2001-06-19 | 2008-08-27 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の動作モード制御方法 |
CN100570577C (zh) * | 2001-08-29 | 2009-12-16 | 联发科技股份有限公司 | 高速程序跟踪 |
JP4085622B2 (ja) * | 2001-11-28 | 2008-05-14 | 日本電気株式会社 | 集積回路構成判定装置及びその方法並びにプログラム |
US7076681B2 (en) * | 2002-07-02 | 2006-07-11 | International Business Machines Corporation | Processor with demand-driven clock throttling power reduction |
US7089443B2 (en) * | 2003-01-23 | 2006-08-08 | University Of Rochester | Multiple clock domain microprocessor |
US7093147B2 (en) * | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
EP3321769A1 (de) * | 2003-05-07 | 2018-05-16 | Conversant Intellectual Property Management Inc. | Verwaltung von strom auf integrierten schaltungen durch verwendung von strominseln |
US7194643B2 (en) * | 2003-09-29 | 2007-03-20 | Intel Corporation | Apparatus and method for an energy efficient clustered micro-architecture |
US7174469B2 (en) * | 2003-09-30 | 2007-02-06 | International Business Machines Corporation | Processor power and energy management |
US7903116B1 (en) * | 2003-10-27 | 2011-03-08 | Nvidia Corporation | Method, apparatus, and system for adaptive performance level management of a graphics system |
US7809932B1 (en) * | 2004-03-22 | 2010-10-05 | Altera Corporation | Methods and apparatus for adapting pipeline stage latency based on instruction type |
US20060064606A1 (en) * | 2004-09-21 | 2006-03-23 | International Business Machines Corporation | A method and apparatus for controlling power consumption in an integrated circuit |
US7434073B2 (en) | 2004-11-29 | 2008-10-07 | Intel Corporation | Frequency and voltage scaling architecture |
US7490254B2 (en) | 2005-08-02 | 2009-02-10 | Advanced Micro Devices, Inc. | Increasing workload performance of one or more cores on multiple core processors |
US7949887B2 (en) | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US20110106282A1 (en) | 2009-07-23 | 2011-05-05 | Corevalus Systems, Llc | Audio Processing Utilizing a Dedicated CPU Core and a Real Time OS |
US8321705B2 (en) | 2009-10-13 | 2012-11-27 | Advanced Micro Devices, Inc. | Dynamic table look-up based voltage regulator control |
-
2004
- 2004-11-29 US US10/999,786 patent/US7434073B2/en not_active Expired - Fee Related
-
2005
- 2005-11-14 GB GB0705111A patent/GB2432939B/en not_active Expired - Fee Related
- 2005-11-14 CN CN200580033614A patent/CN100593155C/zh not_active Expired - Fee Related
- 2005-11-14 JP JP2007533796A patent/JP4860624B2/ja not_active Expired - Fee Related
- 2005-11-14 WO PCT/US2005/041392 patent/WO2006057865A2/en active Application Filing
- 2005-11-14 DE DE112005002416T patent/DE112005002416B4/de not_active Expired - Fee Related
-
2007
- 2007-03-26 GB GBGB0705676.5A patent/GB0705676D0/en active Pending
-
2008
- 2008-06-20 US US12/214,724 patent/US8407497B2/en active Active
-
2011
- 2011-08-31 JP JP2011188311A patent/JP5159931B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-28 US US13/780,023 patent/US8689029B2/en not_active Expired - Fee Related
-
2014
- 2014-02-17 US US14/181,999 patent/US9047014B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012009061A (ja) | 2012-01-12 |
US8407497B2 (en) | 2013-03-26 |
US7434073B2 (en) | 2008-10-07 |
US20130173948A1 (en) | 2013-07-04 |
JP2008515065A (ja) | 2008-05-08 |
US8689029B2 (en) | 2014-04-01 |
GB2432939A (en) | 2007-06-06 |
US9047014B2 (en) | 2015-06-02 |
US20080263376A1 (en) | 2008-10-23 |
US20060117202A1 (en) | 2006-06-01 |
JP5159931B2 (ja) | 2013-03-13 |
GB0705676D0 (en) | 2007-05-02 |
GB0705111D0 (en) | 2007-04-25 |
WO2006057865A2 (en) | 2006-06-01 |
DE112005002416B4 (de) | 2009-04-30 |
US20140164802A1 (en) | 2014-06-12 |
CN101036120A (zh) | 2007-09-12 |
GB2432939B (en) | 2009-01-21 |
WO2006057865A3 (en) | 2006-12-14 |
JP4860624B2 (ja) | 2012-01-25 |
CN100593155C (zh) | 2010-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005002416B4 (de) | Prozessor und System mit einer sowie Verfahren für eine Frequenz- und Spannungsskalierungsarchitektur | |
DE19983589B4 (de) | Hochfrequenz-Pipeline-Entkopplungswarteschlangengestaltung | |
DE19983860B4 (de) | Ein Verfahren und eine Einrichtung zur verbesserten Prädikatvorhersage | |
DE69816044T2 (de) | Zeitstrafen-basierende cache-speicherungs- und ersetzungs-techniken | |
DE4222776C2 (de) | Parallelverarbeitungseinheit und Verfahren zum Ausführen von Befehlen | |
DE19983330B4 (de) | Computerprozessor mit einem Wiederholsystem mit einem Stufungsabschnitt zum getakteten Verzögern und Verfahren zum Verarbeiten eines Befehls in einem solchen Prozessor | |
DE69031991T2 (de) | Verfahren und Gerät zur Beschleunigung von Verzweigungsbefehlen | |
DE3751503T2 (de) | Datenprozessor in Pipelinestruktur mit der Fähigkeit mehrere Befehle parallel zu dekodieren und auszuführen. | |
DE69127101T2 (de) | System für verteilte mehrfachrechnerkommunikation | |
DE112013000486B4 (de) | Anweisungsausgleich durch Anweisungsunsicherheit für Prozessoren mit mehreren Threads | |
DE68917317T2 (de) | Befehlsausgabesteuerung mit vorausschau für einen rechner. | |
DE102012222558B4 (de) | Signalisieren, Ordnen und Ausführung von dynamisch erzeugten Aufgaben in einem Verarbeitungs-System | |
DE112011101391T5 (de) | GPU-fähige Datenbanksysteme | |
DE112004002267T5 (de) | Ruhezustandsmechansimus für virtuelles Multithreading | |
DE102012220267B4 (de) | Rechenarbeitsverteilungs - Referenzzähler | |
DE69908175T2 (de) | Verbesserte befehlsdekodierung durch paralleldekodierungsalgorithmus | |
DE102013013137A1 (de) | Mehrstufige registerumbenennung durch entfernen von abhängigkeiten | |
DE112020005987T5 (de) | Setzen von prüfpunkten in akkumulatorregister-ergebnissen in einem mikroprozessor | |
DE102013114351A1 (de) | System und Verfahren für Hardware-Disponierung bedingter Barrieren und ungeduldiger Barrieren | |
DE112004001129T5 (de) | Gemeinsame Nutzungstechnik für Cross-Thread Register | |
DE102014017744A1 (de) | Weiche partitionierung eines registerspeicher-caches | |
DE3400723C2 (de) | ||
DE112013002054T5 (de) | Neu konfigurierbare Wiederherstellungsmodi in Hochverfügbarkeitsprozessoren | |
DE10393803T5 (de) | Verfahren und Vorrichtung zum Bestimmen einer Seitenverwaltungsimplementierung bei dynamischem Speicher mit wahlfreiem Zugriff | |
DE102013205059A1 (de) | Durchführen von vordecodierzeitoptimierten Anweisungen zusammen mit Sequence Caching von vordecodierzeitoptimierten Anweisungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 1/12 AFI20051114BHDE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |