DE112004003070B4 - Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur - Google Patents

Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur Download PDF

Info

Publication number
DE112004003070B4
DE112004003070B4 DE112004003070T DE112004003070T DE112004003070B4 DE 112004003070 B4 DE112004003070 B4 DE 112004003070B4 DE 112004003070 T DE112004003070 T DE 112004003070T DE 112004003070 T DE112004003070 T DE 112004003070T DE 112004003070 B4 DE112004003070 B4 DE 112004003070B4
Authority
DE
Germany
Prior art keywords
frame
column
frames
flowing
parity information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112004003070T
Other languages
English (en)
Inventor
Niklas Linkewitsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE112004003070B4 publication Critical patent/DE112004003070B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909Product codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

Computer-implementiertes Verfahren, welches umfasst: Empfangen eines ersten Rahmens, der einen Overheadabschnitt und einen Datenabschnitt umfasst; Bestimmen von Positionen von Spalten- und von Zeilenparitätsinformation innerhalb einer Struktur strömender zweiter Rahmen; Bilden der Struktur strömender zweiter Rahmen einschließlich zweier aufeinander folgender Rahmen, wobei die Struktur strömender zweiter Rahmen die Spalten- und Zeilenparitätsinformation, den Overheadabschnitt und den Datenabschnitt umfasst, wobei die Spaltenparitätsinformation in einem diagonalen Streifen innerhalb der zwei aufeinander folgenden Rahmen angeordnet ist, und wobei der Streifen über die zwei aufeinander folgenden Rahmen der Struktur strömender zweiter Rahmen verteilt ist.

Description

  • QUERVERWEIS ZU VERWANDTEN PATENTANMELDUNGEN
  • Die vorliegende Anmeldung ist mit der am 1. April 2002 eingereichten US-Patantanmeldung Nr. 10/113,190 der Erfinder Poppinga und Kauschke verwandt, welche als US 2003/0188253 A1 am 2. Oktober 2003 offengelegt wurde (siehe auch WO 2003/085842 A2 ).
  • GEBIET
  • Der hierin offenbarte Gegenstand betrifft im allgemeinen Kartierungs- bzw. Mapping-Techniken für eine Vorwärtsfehlerkorrektur.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • ITU-T G.709/A.1331 ”Interfaces for the Optical Transport Network (OTN)” (Februar 2001) beschreibt ein Übereinkommen für die Umwandlung von Signalen zwischen dem Standard des optischen Übertragungsnetzes (Optical Transport Network, OTN) und entweder dem Standard des synchronen optischen Netzes (Synchronous Optical Network, SONET) oder jenem der synchronen digitalen Hierarchie (Synchronous Digital Hardware, SDH). G.709 beschreibt die Vorwärtsfehlerkorrektur (Forward Error Correctic, FEC) als eine Weise zum Steuern von Fehlern in gesendeten Daten. Die FEC-Information wird mit Daten gesendet und kann durch den Empfänger verwendet werden, um die Daten zu prüfen und zu korrigieren. G.709 beschreibt Reed-Solomon-Codierungs/Decodierungstechniken zum Bestimmen und Kartieren der FEC-Information an vorgesehene Stellen in einem OTN-Rahmen wie auch Techniken zur Verarbeitung und Entkartierung der FEC-Information.
  • Die EP 1 052 872 A2 beschreibt, dass eingehende Signale (zum Beispiel Frames) im SONET-Format in einer Switch-Vorrichtung zur Verarbeitung umformatiert werden und am Ausgang wieder in das entsprechende Übertragungsformat reformatiert werden (vgl. Zusammenfassung; Abschnitt [0024] der Beschreibung). Dabei wegfallende Overhead-Daten ermöglichen die Verwendung eines erhöhten Fehlerschutzes.
  • Die EP 0 709 979 A2 offenbart ein Verfahren zur Fehlerkorrektur bei der Datenübertragung unter Verwendung von Spalten- und Reihenparitätsinformationen, wobei auch diagonal verlaufende Paritätsinformationen gebildet werden (vgl. Zusammenfassung; 2; Seite 5, Zeile 41 bis Seite 7, Zeile 50 der Beschreibung).
  • Aus den Druckschriften EP 1 030 456 A2 (vgl. Ansprüche 1 und 2) und EP 0 674 395 A2 (vgl. Spalte 6, Zeile 1 bis Spalte 7, Zeile 11; 2, 3 und 5) sind weitere Verfahren und Vorrichtungen zur Fehlerkorrekturdatenerzeugung für die Datenübertragung unter Verwendung von Spalten- und Reihenparitätsinformationen bekannt.
  • Die US 6,158,038 A offenbart ein Verfahren sowie eine Vorrichtung zum Korrigieren von Datenfehlern. Das bekannte Verfahren enthält das Durchführen von Zeilenfehlerkorrektur durch Verwendung einer Vielzahl von Zeilen von Daten zum Erzeugen von zeilenkorrigierten Blockdaten und das Durchführen von Spaltenfehlerkorrektur durch Verwendung einer Vielzahl von Spalten von Daten zum Erzeugen von spaltenkorrigierten Blockdaten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Der als die Erfindung betrachtete behandelte Gegenstand wird im abschließenden Abschnitt der Beschreibung besonders aufgezeigt und eindeutig beansprucht. Die Erfindung kann jedoch sowohl hinsichtlich der Organisation als auch hinsichtlich des Betriebsverfahrens am besten durch Bezugnahme auf die folgende ausführliche Beschreibung verstanden werden, wenn diese mit den beiliegenden Zeichnungen gelesen wird, wobei
  • 1A eine Ausführung eines Sendersystems darstellt, das Ausführungsformen der vorliegenden Erfindung verwenden kann;
  • 1B eine Ausführung eines Empfängersystems darstellt, das Ausführungsformen der vorliegenden Erfindung verwenden kann;
  • 2A bis 2E Rahmen mit unterschiedlichen Formaten nach einer Ausführungsform der vorliegenden Erfindung darstellen;
  • 3 einen Codierer nach einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 4A und 4B beispielhafte Rahmenströme darstellen; und
  • 5 eine Ausführungsform eines Decoders nach einer Ausführungsform der vorliegenden Erfindung darstellt.
  • Man bemerke, daß die Verwendung der gleichen Bezugszeichen in unterschiedlichen Figuren die gleichen oder ähnliche Elemente anzeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1A stellt eine Ausführung eines Sendersystems 10 dar, das Ausführungsformen der vorliegenden Erfindung verwenden kann. Das System 10 kann ein Netz 11, einen Clientsignalprozessor 12, ein Umhüllungssystem 13, ein Ausgangssystem 14 und einen Bus 15 beinhalten.
  • Das Netz 11 kann eine Kommunikation zwischen dem Prozessor 12 und anderen Vorrichtungen wie etwa einem Paketprozessor (nicht dargestellt) und/oder einer Schalterstruktur (nicht dargestellt) bereitstellen. Das Netz 11 kann einem oder mehreren der folgenden Standards entsprechen: Ten Gigabit Attachment Unit Interface (XAUI) (beschrieben in IEEE 802.3, IEEE 802.3ae, und verwandte Standards, Serial Peripheral Interface (SPI), I2C, Universal Serial Bus (USB), IEEE 1394, Gigabit Media Independent Interface (GMII) (beschrieben in IEEE 802.3, IEEE 802.3ae, und verwandte Standards), Peripheral Component Interconnect (PCI), Ten Bit Interface(TBI) und/oder einem verkäuferspezifischen Multi-Source-Agreement(MSA)-Protokoll. Der Bus 15 kann eine Verbindung zwischen dem Clientsignalprozessor 12 und/oder dem Umhüllungssystem 13 und/oder dem Ausgangssystem 14 und anderen Vorrichtungen wie etwa einer Speichervorrichtung (nicht dargestellt) oder einem Mikroprozessor (nicht dargestellt) bereitstellen.
  • Der Prozessor 12 kann eine Medienzugriffssteuerungs(MAC)-Codierung zum Beispiel gemäß Ethernet (wie zum Beispiel in IEEE 802.3 beschrieben, und verwandten Standards) durchführen. Das Umhüllungssystem 13 kann eine Rahmung und Umhüllung zum Beispiel gemäß ITU-T G709; und/oder eine Vorwärtsfehlerkorrektur(FEC)-Codierung zum Beispiel gemäß ITU-T G975 durchführen. Das Umhüllungssystem 13 kann einige Ausführungsformen der vorliegenden Erfindung verwenden. Das Ausgangssystem 14 kann Jittern aus Signalen, die durch das Umhüllungssystem 13 bereitgestellt wurden, entfernen und Signale zur Sendung zu einem Netz 16, das in einem optischen oder in einem elektrischen Format sein kann, herstellen. Das Netz 16 kann zum Beispiel OTN entsprechen.
  • In einer Ausführung können die Bestandteile des Sendersystems 10 unter der gleichen integrierten Schaltung ausgeführt werden. In einer anderen Ausführung können die Bestandteile des Sendersystems 10 unter mehreren integrierten Schaltungen ausgeführt werden, die unter Verwendung zum Beispiel eines Busses oder von Leiterzügen einer gedruckten Schaltplatte kommunizieren.
  • 1B stellt eine Ausführung eines Empfängersystems 20 dar, das Ausführungsformen der vorliegenden Erfindung verwenden kann. Das System 20 kann ein Eingangssystem 22, ein Enthüllungssystem 23, einen Clientsignalprozessor 24, ein Netz 26 und einen Bus 27 beinhalten. Das Eingangssystem 22 kann ein Signal von einem Netz 21 empfangen und das Signal zur Verarbeitung durch das Empfängersystem 20 vorbereiten. Zum Beispiel kann das Eingangssystem 22 ein optisches Signal in ein elektrisches Format umwandeln und/oder Jittern aus einem Signal vom Netz entfernen. Das Enthüllungssystem 23 kann eine optische Übertragungsnetz(OTN)-Entrahmung und Enthüllung zum Beispiel gemäß ITU-T G.709; und/oder eine Vorwärtsfehlerkorrektur(FEC)verarbeitung zum Beispiel gemäß ITU-T G.975 durchführen. Das Enthüllungssystem 23 kann einige Ausführungsformen der vorliegenden Erfindung verwenden. Der Prozessor 24 kann eine Medienzugriffssteuerungs(MAC)-Verarbeitung zum Beispiel gemäß Ethernet bereitstellen.
  • Das Netz 26 kann eine Kommunikation zwischen dem Prozessor 24 und anderen Vorrichtungen wie etwa einem Paketprozessor (nicht dargestellt), einer Schalterstruktur (nicht dargestellt) und/oder einem optischen Netz (nicht dargestellt) bereitstellen. Das Netz 26 kann ähnliche Kommunikationstechniken wie jene des Netzes 11 verwenden. Der Bus 27 kann eine Verbindung zwischen dem Eingangssystem 22 und/oder der Enthüllungsvorrichtung 23 und/oder dem Prozessor 24 und anderen Vorrichtungen wie etwa einer Speichervorrichtung (nicht dargestellt) oder einem Mikroprozessor (nicht dargestellt) bereitstellen.
  • In einer Ausführung können die Bestandteile des Empfängersystems 20 unter der gleichen integrierten Schaltung ausgeführt werden. In einer anderen Ausführung können die Bestandteile des Empfängersystems 20 unter mehreren integrierten Schaltungen ausgeführt werden, die unter Verwendung zum Beispiel eines Busses oder von Leiterzügen einer gedruckten Schaltplatte kommunizieren.
  • 2A bis 2E stellen Rahmen mit jeweiligen Formaten 400, 500, 501, 502 und 401 dar. Das Rahmenformat 400 kann dem Rahmenformat nach G.709 OTU2 entsprechen, obwohl andere Formate verwendet werden können. Das Rahmenformat 400 kann einen Verwaltungsoverhead, Clientdaten und Fehlerkorrekturabschnitte beinhalten. Das Rahmenformat 400 kann eine feste Länge und eine feste Anzahl von Zeilen aufweisen. In einem Beispiel kann der Clientdatenabschnitt Daten nach den Standards SONET oder OTN beinhalten.
  • Das Rahmenformat 500 kann einen ersten Abschnitt beinhalten, der ein Gemisch aus Clientdaten (vom Rahmenformat 400), einer Overheadinformation nach G.709 (vom Rahmenformat 400) und einem reservierten Raum für eine Spaltenparitätsinformation beinhaltet, wie auch einen zweiten Abschnitt beinhalten, der für eine Zeilenparitätsinformation reserviert ist. Der reservierte Raum für die Spaltenparitätsinformation kann im ersten Abschnitt diagonal bereitgestellt sein. Das Rahmenformat 500 kann in die folgenden Parameter konfigurierbar sein: die Anzahl der Spalten, die Anzahl der Zeilen, den Winkel und die Dicke der Spaltenparitätsinformation, die im ersten Abschnitt bereitgestellt ist, und die Größe der Zeilenparitätsinformation. Die Parameter können so festgelegt werden, daß der Prozentsatz der Bits, die für Clientdaten reserviert sind (vom Rahmenformat 400), und die Overheadinformation nach G.709 (vom Rahmenformat 400) unter dem Rahmenformat 400 als der gleiche Prozentsatz wie jener im Rahmenformat 500 beibehalten wird.
  • In einer Ausführungsform, die in 4A dargestellt ist, könnten Rahmen des Formats 500 in einer Verkettungsform als fortlaufende Reihe von gesonderten Rahmen strömen. In dieser Verkettungsform könnte keine Zeitlücke zwischen zwei aufeinanderfolgenden Rahmen des Formats 500 vorhanden sein. Das Format 500 kann auch unter Verwendung einer Verschachtelungsform wie etwa der in der am 1. April 2002 eingereichten US-Patentanmeldung Nr. 10/113,190 der Erfinder Poppinga und Kauschke beschriebenen verarbeitet werden. Wie in 4B dargestellt kann die Verschachtelungsform strömende Rahmen des Formats 500 als eine fortlaufende Reihe von gesonderten Rahmen beinhalten, außer daß die Spaltenparitätsinformation eines einzelnen Rahmens des Formats 500 über mehrere Rahmen des Formats 500 verteilt ist. Hierin können sich Verweise auf das ”Format 500” oder das ”Rahmenformat 500” auf ein Strömen entweder in der Verkettungs- oder in der Verschachtelungsform beziehen.
  • Das Rahmenformat 501 kann eine ähnliche Struktur wie das Rahmenformat 500 sein, wobei jedoch die Spaltenparitätsinformation in den reservierten Raum für die Spaltenparitätsinformation eingefügt ist. Das Format 502 kann eine ähnliche Struktur wie das Rahmenformat 501 sein, wobei jedoch die Zeilenparitätsinformation in den reservierten Raum für die Zeilenparitätsinformation eingefügt ist. Ähnlich wie bei Format 500 können die Formate 501 und 502 in der Verkettungs- oder in der Verschachtelungsform strömen.
  • Das Rahmenformat 401 kann dem Rahmenformat 400 ähnlich sein, außer, zumindest, daß der Fehlerkorrekturabschnitt die Spalten- und die Zeilenparitätsinformation und die Synchronisationsinformation beinhalten kann. Zum Beispiel kann die Spalten- und die Zeilenparitätsinformation in einer ähnlichen Reihenfolge wie der in einem Rahmen von Format 502 gespeicherten gespeichert sein. Die Synchronisationsinformation kann Positionen oder Stellen der Spalten- und der Zeilenparitätsinformation im Rahmenformat 502 angeben. Die Synchronisationsinformation kann an einer vorbestimmten Stelle im Fehlerkorrekturabschnitt des Rahmenformats 401 gespeichert sein. In einer Ausführungsform könnte die Synchronisationsinformation in jedem Rahmen des Formats 401 gespeichert sein, doch könnte sie auch in jedem N-ten Rahmen des Formats 401 erscheinen, wobei N eine ganze Zahl ist, die größer als ”eins” ist. Alternativ kann die Synchronisationsinformation auf eine solche Weise geteilt sein, daß in jedem Rahmen ein Bruchteil der Synchronisationsinformation gesendet wird, so daß es eine ganze Zahl von N Rahmen des Formats 401 (wobei N größer als ”eins” ist) dauert, die gesamte Synchronisationsinformation eines einzelnen Rahmens des Formats 401 zu senden. Der Verwaltungsoverhead und die Clientdaten können an Positionen oder Stellen im Rahmen 401 kartiert werden, die den Positionen oder Stellen im Rahmen 400 ähnlich sind.
  • 3 stellt eine Ausführungsform der vorliegenden Erfindung in einem Codierer 600 nach einer Ausführungsform der vorliegenden Erfindung dar. Eine Ausführungsform des Codierers 600 kann einen Synchronisator 602, einen ersten Kartierer 604, einen Spaltencodierer 606, einen Zeilencodierer 608 und einen zweiten Kartierer 610 beinhalten. Es wird auf Rahmen Bezug genommen, die Formate 400, 500, 501, 502 und 401 aufweisen, die in den jeweiligen 2A bis 2E dargestellt sind.
  • Der Codierer 600 kann als jedes Beliebige aus festverdrahteter Logik, durch eine Speichervorrichtung gespeicherter und durch einen Mikroprozessor ausgeführter Software, Firmware, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder einer frei programmierbaren Gatteranordnung (FPGA) oder aus einer Kombination davon ausgeführt sein.
  • Der Synchronisator 602 kann die Bitstellen der Spalten- und der Zeilenparitätsinformation in einem Rahmen des Formats 500 verfolgen. Der Synchronisator 602 kann die Bitstellen der Spalten- und der Zeilenparitätsinformation dem Spaltencodierer 606, dem Zeilencodierer 608 und dem zweiten Kartierer 610 bereitstellen. Der Synchronisator 602 kann die Synchronisationsinformation in einem Rahmen des Formats 401 speichern. Die Synchronisationsinformation kann den Zeittakt und die Phasenstellen der Spalten- und der Zeilenparitätsinformation in einem Rahmen des Formats 500 darstellen.
  • Der erste Kartierer 604 kann einen Rahmen vom Format 400 in das Format 500 umwandeln. Der erste Kartierer 604 kann Raum für die Spaltenparitätsinformation wie auch Raum für die Zeilenparitätsinformation reservieren. An den Stellen im Format 500, die als ”Clientdaten und OH” dargestellt sind, kann der erste Kartierer 604 Clientdaten und Verwaltungsoverhead einsetzen. Der erste Kartierer 604 kann die Bits, die für die Spalten- und die Zeilenparitätsinformation reserviert sind, auf Nullen” initialisieren. In einer Ausführung kann der Codierer 600 Parameter eines Rahmens des Formats 500 auf Basis des gewünschten Grads an FEC-Schutz verändern.
  • Der Spaltencodierer 606 kann die Spaltenparitätsinformation in Raum einsetzen, der in einem Rahmen des Formats 500 für die Spaltenparitätsinformation reserviert ist. Der Zeilencodierer 608 kann die Zeilenparitätsinformation in Raum einsetzen, der in einem Rahmen des Formats 500 für die Zeilenparitätsinformation reserviert ist. Zum Beispiel können Bose, Chaudhuriund-Hocquenghem(BCH)- oder Reed-Solomon(RS)-Codiertechniken verwendet werden, um eine Spalten- und eine Zeilenparitätsinformation, die im Rahmenformat 500 gespeichert sind, zu bestimmen. Die Berechnung der Spalten- und der Zeilenparitätsinformation kann auf der Verarbeitung von Clientdaten beruhen. Die Berechnung der Spalten- und der Zeilenparitätsinformation kann auch auf Parametern wie etwa Overheadwerten und Parametern des Rahmenformats 502, die eine Anzahl von Spalten, eine Anzahl von Zeilen, den Winkel und die Dicke der Spaltenparitätsinformation und die Größe der Zeilenparitätsinformation beinhalten, aber nicht darauf beschränkt sind, beruhen.
  • Der zweite Kartierer 610 kann einen Rahmen vom Format 502 in das Format 401 umwandeln. Der zweite Kartierer 610 kann die Clientdaten und den Verwaltungsoverhead an Stellen im Rahmen des Formats 401 kartieren, die jenen des Formats 400 ähnlich sind, und kann die Spalten- und die Zeilenparitätsinformation wie auch die Synchronisationsinformation in den Fehlerkorrekturabschnitt eines Rahmens des Formats 401 kartieren. Ein Rahmen des Formats 401 kann zu einem Netz wie etwa einem optischen Netz oder einem elektrischen Netz gesendet werden.
  • Der Codierer 600 kann einen stärkeren FEC-Codierschutz als den in G.709 bestimmten bereitstellen. Demgemäß können durch die Verwendung des Codierers 600 Signale über Systeme gesendet werden, die höhere Bitfehler einbringen. Der Codierer 600 kann einen stärkeren FEC-Codierschutz als den in G.709 bestimmten bereitstellen, ohne eine Leitungsrate des Verwaltungsoverheads und der Clientdaten oder der gesendeten Rahmenstruktur zu ändern.
  • 5 stellt eine Ausführungsform der vorliegenden Erfindung in einem Decodierer 700 nach einer Ausführungsform der vorliegenden Erfindung dar. Eine Ausführungsform des Decodierers 700 kann einen Synchronisationsinformationsextraktor 702, einen dritten Kartierer 704, Spalten- und Zeilendecodiererstufen 706, und einen vierten Kartierer 708 beinhalten. Es wird auf Rahmen Bezug genommen, die Formate 400, 500, 501, 502 und 401 aufweisen, die in den jeweiligen 2A bis 2E dargestellt sind. Zum Beispiel kann der Decodierer 700 einen Rahmen des Formats 401 verarbeiten, der durch ein Netz und von einem Sender gesendet wurde, welcher einen dem Codierer 600 ähnlichen Codierer verwendet.
  • Der Decodierer 700 kann als jedes Beliebige aus festverdrahteter Logik, durch eine Speichervorrichtung gespeicherter und durch einen Mikroprozessor ausgeführter Software, Firmware, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder einer frei programmierbaren Gatteranordnung (FPGA) oder aus einer Kombination davon ausgeführt sein.
  • Der Synchronisationsinformationsextraktor 702 kann die Synchronisationsinformation aus einem Rahmen des Formats 401 extrahieren. Der Synchronisationsinformationsextraktor 702 kann die Stellen der Spalten- und der Zeilenparitätsinformation in einem Rahmen des Formats 502 bereitstellen.
  • Der dritte Kartierer 704 kann einen Rahmen vom Format 401 in das Format 502 umwandeln. Zum Beispiel kann der dritte Kartierer 704 die Spalten- und die Zeilenparitätsinformation, die in einem Fehlerkorrekturabschnitt eines Rahmens des Formats 401 gespeichert sind, lesen. Zum Beispiel kann der dritte Kartierer 704 die Spalten- und die Zeilenparitätsinformation an Stellen in einem Rahmen des Formats 502, die durch die Synchronisationsinformation angegeben werden, speichern.
  • Die Spalten- und Zeilendecodiererstufen 706 können die Spalten- und die Zeilenbitinformation, die in einem Rahmen des Formats 502 gespeichert ist, lesen. Zum Beispiel können die Spalten- und Zeilendecodiererstufen 706 in einer Ausführung BCH- oder RS-Techniken verwenden, um die Spalten- und die Zeilenbitinformation zu verarbeiten und zu bestimmen, ob diese verarbeitete Spalten- und Zeilenbitinformation richtig ist. Auf Basis der verarbeiteten Spalten- und Zeilenbitinformation können die Spalten- und Zeilendecodiererstufen 706 eine Fehlerfeststellung und/oder -korrektur des Verwaltungsoverheads, der Clientdaten und der Paritätsinformationen durchführen. Die Spalten- und Zeilendecodiererstufen 706 können sich auch auf den Prozentsatz der Bandbreite beziehen, die durch einen Rahmen des Formats 500 verwendet wird. Zum Beispiel können sich Fehlerstatistiken auf den Verwaltungsoverhead und Clientdaten beziehen.
  • In einer Ausführung können die Spalten- und Zeilendecodiererstufen 706 durch abwechselnde Verarbeitung von Zeilen und Spalten und Durchführen von zumindest zwei Zeilen- oder Spaltenverarbeitungen eine iterative Decodierung durchführen. Zum Beispiel können die Spalten- und Zeilendecodiererstufen 706 die Verarbeitung aller Zeilen eines Rahmens des Formats 502, aller Spalten eines Rahmens des Formats 502, und (erneut) aller Zeilen eines Rahmens des Formats 502 oder die Verarbeitung aller Spalten, aller Zeilen, und (erneut) aller Spalten abwechseln. In einer Ausführung können die Spalten- und Zeilendecodiererstufen 706 die Bitverarbeitung in der folgenden Weise durchführen: alle Zeilen eines Rahmens des Formats 502, alle Spalten eines Rahmens des Formats 502, (erneut) alle Zeilen, (erneut) alle Spalten, und (erneut) alle Zeilen. In einer Ausführung können die Spalten- und Zeilendecodiererstufen 706 durch jeweils einmalige Bitverarbeitung aller Zeilen und aller Spalten eine verkettete Decodierung durchführen.
  • Der vierte Kartierer 708 kann einen Rahmen vom Format 502 in das Format 400 oder das Format 401 umwandeln. Der vierte Kartierer 708 kann die Clientdaten und den Verwaltungsoverhead an seine ursprünglichen Stellen im Rahmen des Formats 400 oder 401 kartieren. Der vierte Kartierer 708 kann Techniken verwenden, die den hinsichtlich des zweiten Kartierers 610 beschriebenen ähnlich sind, um einen Rahmen des Formats 502 in das Format 401 umzuwandeln.
  • Gemäß einer weiteren erfindungsgemäßen Ausführungsform umfasst das Verfahren Empfangen eines ersten Rahmens, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet; Umwandeln des ersten Rahmens in einen zweiten Rahmen, wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet; Bestimmen von Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; und Umwandeln des zweiten Rahmens in einen dritten Rahmen, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation, und die Synchronisationsinformation beinhaltet.
  • Gemäß einer bevorzugten Ausführungsform ist ein Prozentsatz des Overheadabschnitts und des Datenabschnitts im zweiten Rahmen dem Prozentsatz des Overheadabschnitts und des Datenabschnitts im ersten Rahmen gleich.
  • Bevorzugt umfasst der zweite Rahmen eine konfigurierbare Länge und Breite.
  • Bevorzugt sind die Stellen der Spalten- und der Zeilenparitätsinformation im zweiten Rahmen programmierbar.
  • In einer bevorzugten Ausführungsform umfasst das Umwandeln des ersten Rahmens in den zweiten Rahmen die folgende Schritte: Reservieren von Spalten- und Zeilenparitätsstellen im zweiten Rahmen; und Einsetzen der Spalten- und der Zeilenparitätsinformation in die reservierten Stellen.
  • Bevorzugt umfasst das Umwandeln des ersten Rahmens in den zweiten Rahmen das Durchführen einer Bose, Chaudhuri-und-Hocquenghem-Codierung zur Bereitstellung der Spalten- und der Zeilenparitätsinformation.
  • Bevorzugt umfasst das Umwandeln des ersten Rahmens in den zweiten Rahmen das Durchführen einer Reed-Solomon-Codierung zur Bereitstellung der Spalten- und der Zeilenparitätsinformation.
  • In einer bevorzugten Ausführungsform umfasst der dritte Rahmen einen Fehlerkorrekturabschnitt, ferner umfassend das Speichern der Synchronisationsinformation im Fehlerkorrekturabschnitt.
  • Bevorzugt weist der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens auf.
  • Bevorzugt beruht die programmierbare Größe auf dem Grad der Vorwärtsfehlerkorrekturcodierung.
  • Bevorzugt umfasst das Verfahren ferner das Bestimmen von Stellen der Synchronisierungsinformation im dritten Rahmen umfaßt.
  • Bevorzugt ist ein Verkettungsstil des zweiten Rahmens entweder strom- oder blockorientiert.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das Verfahren Empfangen eines ersten Rahmens, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet; Umwandeln des ersten Rahmens in einen zweiten Rahmen, wobei der zweite Rahmen eine programmierbare Größe umfaßt und eine Spalten- und eine Zeilenparitätsinformation beinhaltet und ferner den Overheadabschnitt und den Datenabschnitt beinhaltet; Durchführen einer Vorwärtsfehlerkorrektur am zweiten Rahmen; und Umwandeln des zweiten Rahmens in einen dritten Rahmen, wobei der dritte Rahmen den Overheadabschnitt und den Datenabschnitt beinhaltet.
  • Bevorzugt umfasst das Umwandeln des ersten Rahmens in den zweiten Rahmen ferner folgende Schritte: Bestimmen von Stellen der Spalten- und der Zeilenparitätsinformation in zweiten Rahmen auf Basis der Synchronisationsinformation; und Bereitstellen der Spalten- und der Zeilenparitätsinformation in den bestimmen Stellen.
  • Bevorzugt umfasst das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer iterativen Vorwärtsfehlerkorrektur.
  • Bevorzugt umfasst das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer verketteten Vorwärtsfehlerkorrektur.
  • Bevorzugt umfasst das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer Bose, Chaudhuri-und-Hocquenghem-Verarbeitung.
  • Bevorzugt umfasst das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer Reed-Solomon-Verarbeitung.
  • Bevorzugt beinhaltet der dritte Rahmen ferner einen Fehlerkorrekturabschnitt und umfasst ferner das Speichern der Synchronisationsinformation im Fehlerkorrekturabschnitt.
  • Bevorzugt beinhaltet der Fehlerkorrekturabschnitt die Spalten- und die Zeilenparitätsinformation.
  • Bevorzugt weist der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens auf.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst die Vorrichtung einen ersten Kartierer, um einen ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Synchronisator, um Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens zu bestimmen, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; einen Codierer, um die Spalten- und die Zeilenparitätsinformation in den zweiten Rahmen einzusetzen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation und die Synchronisationsinformation beinhaltet.
  • Bevorzugt ist ein Prozentsatz des Overheadabschnitts und des Datenabschnitts im zweiten Rahmen dem Prozentsatz des Overheadabschnitts und des Datenabschnitts im ersten Rahmen gleich.
  • Bevorzugt umfasst der zweite Rahmen eine konfigurierbare Länge und Breite.
  • Bevorzugt sind die Stellen der Spalten- und der Zeilenparitätsinformation im zweiten Rahmen programmierbar.
  • Bevorzugt soll der erste Kartierer zur Umwandlung des ersten Rahmens in den zweiten Rahmen eine Bose, Chaudhuri-und-Hocquenghem-Codierung durchführen, um die Spalten- und die Zeilenparitätsinformation zu bestimmen.
  • Bevorzugt soll der erste Kartierer zur Umwandlung des ersten Rahmens in den zweiten Rahmen eine Reed-Solomon-Codierung durchführen, um die Spalten- und die Zeilenparitätsinformation zu bestimmen.
  • Bevorzugt umfasst der dritte Rahmen einen Fehlerkorrekturabschnitt zum Speichern der Synchronisationsinformation.
  • Bevorzugt weist der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens auf.
  • Bevorzugt beruht die programmierbare Größe auf dem Grad der Vorwärtsfehlerkorrekturcodierung.
  • Bevorzugt ist der zweite Kartierer so ausgelegt, daß er Positionen der Synchronisationsinformation im dritten Rahmen bestimmen soll.
  • Bevorzugt ist ein Verkettungsstil des zweiten Rahmens entweder strom- oder blockorientiert.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst die Vorrichtung einen Synchronisator, um Positionen einer Spalten- und einer Zeilenparitätsinformation in einem ersten Rahmen zu bestimmen; einen ersten Kartierer, um den ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt, einen Datenabschnitt und eine Synchronisationsinformation beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt und eine Spalten- und eine Zeilenparitätsinformation beinhaltet und ferner den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Decodierer, um am zweiten Rahmen eine Vorwärtsfehlerkorrektur durchzuführen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt und den Datenabschnitt beinhaltet.
  • Bevorzugt ist der erste Kartierer so ausgelegt, daß er die Spalten- und die Zeileninformation auf Basis der Synchronisationsinformation im zweiten Rahmen speichert.
  • Bevorzugt ist der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt, daß er eine iterative Vorwärtsfehlerkorrektur durchführt.
  • Bevorzugt ist der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt, daß er eine verkettete Vorwärtsfehlerkorrektur durchführt.
  • Bevorzugt ist der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt, daß er eine Bose, Chaudhuri-und-Hocquenghem-Verarbeitung durchführt.
  • Bevorzugt ist der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt, daß er eine Reed-Solomon-Verarbeitung durchführt.
  • Bevorzugt beinhaltet der dritte Rahmen ferner einen Fehlerkorrekturabschnitt zum Speichern der Synchronisationsinformation.
  • Bevorzugt beinhaltet der Fehlerkorrekturabschnitt die Spalten- und die Zeilenparitätsinformation.
  • Bevorzugt weist der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens auf.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das System einen Datenprozessor, umfassend: einen ersten Kartierer, um einen ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Synchronisator, um Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens zu bestimmen, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; einen Codierer, um die Spalten- und die Zeilenparitätsinformation in den zweiten Rahmen einzusetzen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation und die Synchronisationsinformation beinhaltet; und eine Schnittstelle, um Signale bereitzustellen und vom Datenprozessor zu empfangen.
  • Bevorzugt ist die Schnittstelle mit XAUI kompatibel.
  • Bevorzugt ist die Schnittstelle mit IEEE 1394 kompatibel.
  • Bevorzugt ist die Schnittstelle mit PCL kompatibel.
  • Bevorzugt umfasst das System eine Schalterstruktur, die mit der Schnittstelle gekoppelt ist.
  • Bevorzugt umfasst das System einen Paketprozessor, der mit der Schnittstelle gekoppelt ist.
  • Bevorzugt umfasst das System einen Bus, um Signale mit dem Datenprozessor auszutauschen.
  • Bevorzugt umfasst das System eine Speichervorrichtung, die mit dem Bus gekoppelt ist.
  • Bevorzugt ist der Datenprozessor so ausgelegt, daß er eine Medienzugriffssteuerung gemäß IEEE 802.3 durchführt.
  • Bevorzugt ist der Datenprozessor so ausgelegt, daß er eine optische Übertragungsnetz-Entrahmung gemäß ITU-T G.709 durchführt.
  • Bevorzugt soll der Datenprozessor eine Vorwärtsfehlerkorrekturverarbeitung gemäß ITU-T G.975 durchführen.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das System einen Datenprozessor, umfassend einen Synchronisator, um Positionen einer Spalten- und einer Zeilenparitätsinformation in einem ersten Rahmen zu bestimmen; einen ersten Kartierer, um den ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt, einen Datenabschnitt und eine Synchronisationsinformation beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt und eine Spalten- und eine Zeilenparitätsinformation beinhaltet und ferner den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Decodierer, um am zweiten Rahmen eine Vorwärtsfehlerkorrektur durchzuführen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt und den Datenabschnitt beinhaltet; und eine Schnittstelle, um Signale bereitzustellen und vom Datenprozessor zu empfangen.
  • Bevorzugt ist die Schnittstelle mit XAUI kompatibel.
  • Bevorzugt ist die Schnittstelle mit IEEE 1394 kompatibel.
  • Bevorzugt ist die Schnittstelle mit PCI kompatibel.
  • Bevorzugt umfasst das System ferner eine Schalterstruktur, die mit der Schnittstelle gekoppelt ist.
  • Bevorzugt umfasst das System ferner einen Paketprozessor, der mit der Schnittstelle gekoppelt ist.
  • Bevorzugt umfasst das System ferner einen Bus, um Signale mit dem Datenprozessor auszutauschen.
  • Bevorzugt umfasst das System ferner eine Speichervorrichtung, die mit dem Bus gekoppelt ist.
  • Bevorzugt ist der Datenprozessor so ausgelegt, daß er eine Medienzugriffssteuerung gemäß IEEE 802.3 durchführt.
  • Bevorzugt ist der Datenprozessor so ausgelegt, daß er eine optische Übertragungsnetz-Entrahmung gemäß ITU-T G.709 durchführt.
  • Bevorzugt ist der Datenprozessor so ausgelegt daß er eine Vorwärtsfehlerkorrekturverarbeitung gemäß ITU-T G.975 durchführt.
  • Abänderungen
  • Die Zeichnungen und die vorhergehende Beschreibung zeigen Beispiele der vorliegenden Erfindung. Der Umfang der vorliegenden Erfindung wird jedoch keineswegs durch diese speziellen Beispiele beschränkt. Zahlreiche Variationen, ob sie nun ausdrücklich in der Beschreibung angegeben sind oder nicht, wie Unterschiede im Aufbau, in den Abmessungen und in der Verwendung von Material, sind möglich. Der Umfang der Erfindung ist zumindest so weit, wie durch die folgenden Ansprüche angegeben ist.

Claims (17)

  1. Computer-implementiertes Verfahren, welches umfasst: Empfangen eines ersten Rahmens, der einen Overheadabschnitt und einen Datenabschnitt umfasst; Bestimmen von Positionen von Spalten- und von Zeilenparitätsinformation innerhalb einer Struktur strömender zweiter Rahmen; Bilden der Struktur strömender zweiter Rahmen einschließlich zweier aufeinander folgender Rahmen, wobei die Struktur strömender zweiter Rahmen die Spalten- und Zeilenparitätsinformation, den Overheadabschnitt und den Datenabschnitt umfasst, wobei die Spaltenparitätsinformation in einem diagonalen Streifen innerhalb der zwei aufeinander folgenden Rahmen angeordnet ist, und wobei der Streifen über die zwei aufeinander folgenden Rahmen der Struktur strömender zweiter Rahmen verteilt ist.
  2. Verfahren nach Anspruch 1, wobei das Bilden der Struktur strömender zweiter Rahmen das Bilden der Struktur strömender zweiter Rahmen mit dem Overheadabschnitt und dem Datenabschnitt umfasst, wobei ein Prozentsatz des Overheadabschnitts innerhalb der Struktur strömender zweiter Rahmen gleich einem Prozentsatz des Overheadabschnitts innerhalb des erstens Rahmens ist, und wobei ein Prozentsatz des Datenabschnitts innerhalb der Struktur strömender zweiter Rahmen gleich einem Prozentsatz des Datenabschnitts innerhalb des ersten Rahmens ist.
  3. Verfahren nach Anspruch 1, wobei das Bilden der Struktur strömender zweiter Rahmen umfasst: Einfügen von Spaltenparitätsinformation mit einem Winkel und einer Dicke innerhalb der Struktur strömender zweiter Rahmen und Einfügen von Zeilenparitätsinformation innerhalb der Struktur strömender zweiter Rahmen.
  4. Verfahren nach Anspruch 1, wobei das Bilden der Struktur strömender zweiter Rahmen Durchführen einer Bose-, Chaudhuri- und Hocquenghem-Kodierung zur Bereitstellung der Spalten- und der Zeilenparitätsinformation umfasst.
  5. Verfahren nach Anspruch 1, wobei das Bilden der Struktur strömender zweiter Rahmen Durchführen einer Reed-Solomon-Kodierung zur Bereitstellung der Spalten- und der Zeilenparitätsinformation umfasst.
  6. Verfahren nach Anspruch 1, wobei die Struktur strömender zweiter Rahmen eine konfigurierbare Länge und Breite umfasst und wobei die konfigurierbare Länge und Breite auf einem Grad einer Vorwärts-Fehlerkorrekturkodierung beruhen.
  7. Verfahren nach Anspruch 1, wobei die Spalten- und die Zeilenparitätsinformationspositionen innerhalb der Struktur strömender zweiter Rahmen programmierbar sind.
  8. Verfahren nach Anspruch 1, welches ferner umfasst: Bestimmen von Synchronisationsinformation, die Positionen von Spalten- und Zeilenparitätsinformation in der Struktur strömender Rahmen darstellt; Bilden eines dritten Rahmens basierend auf einem Inhalt der Struktur strömender zweiter Rahmen, wobei der dritte Rahmen einen Fehlerkorrekturabschnitt umfasst; und Speichern der Synchronisierungsinformation innerhalb des Fehlerkorrekturabschnitts; und Bereitstellen des dritten Rahmens zur Übertragung über ein Netzwerk.
  9. Verfahren nach Anspruch 8, wobei der dritte Rahmen die gleichen Abmessungen wie diejenigen des ersten Rahmens aufweist.
  10. Vorrichtung, welche umfasst: einen ersten Kartierer, um einen ersten Rahmen in eine Struktur strömender zweiter Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt und eine Datenabschnitt umfasst, und wobei die Struktur strömender zweiter Rahmen eine programmierbare Größe umfasst, und wobei die Struktur strömender zweiter Rahmen eine Spalten- und eine Zeilenparitätsinformation, den Overheadabschnitt sowie den Datenabschnitt umfasst; einen Synchronisator, um Positionen der Spalten- und der Zeilenparitätsinformation innerhalb der Struktur strömender zweiter Rahmen zu bestimmen, wobei Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; einen Kodierer, um die Spalten- und die Zeilenparitätsinformationen in die Struktur strömender zweiter Rahmen einzusetzen, wobei die Struktur strömender zweiter Rahmen die Spalten- und die Zeilenparitätsinformation, den Overheadabschnitt und den Datenabschnitt umfasst und die Spaltenparitätsinformation in einem diagonalem Streifen innerhalb der Struktur strömender zweiter Rahmen angeordnet ist.
  11. Vorrichtung nach Anspruch 10, wobei ein Prozentsatz des Overheadabschnitts innerhalb der Struktur strömender zweiter Rahmen gleich einem Prozentsatz des Overheadabschnitts innerhalb des ersten Rahmens ist, und wobei ein Prozentsatz des Datenabschnitts innerhalb der Struktur strömender zweiter Rahmen gleich einem Prozentsatz des Datenabschnitts innerhalb des ersten Rahmens ist.
  12. Vorrichtung nach Anspruch 10, wobei der Kodierer dazu eingerichtet ist, Spaltenparitätsinformation mit einem Winkel und einer Dicke innerhalb der Struktur strömender zweiter Rahmen einzufügen und Zeilenparitätsinformation innerhalb der Struktur strömender zweiter Rahmen einzufügen.
  13. Vorrichtung nach Anspruch 10, wobei der erste Kartierer dazu eingerichtet ist, Bose-, Chaudhuri- und Hocquenghem-Kodierung oder Reed-Solomon-Kodierung durchzuführen, um die Spalten- und die Zeilenparitätsinformation der Struktur strömender zweiter Rahmen bereitzustellen.
  14. Vorrichtung nach Anspruch 10, wobei die Struktur strömender zweiter Rahmen eine konfigurierbare Länge und Breite umfasst, und wobei die konfigurierbare Länge und Breite auf einem Grad der Vorwärts-Fehlerkorrekturkodierung beruhen.
  15. Vorrichtung nach Anspruch 10, welche ferner umfasst: einen zweiten Kartierer, um einen dritten Rahmen basierend auf Inhalt der Struktur strömender zweiter Rahmen zu bilden, wobei der dritte Rahmen einen Fehlerkorrekturabschnitt umfasst, welcher die Synchronisierungsinformation speichert.
  16. Vorrichtung nach Anspruch 15, wobei der dritte Rahmen die gleichen Abmessungen wie diejenigen des ersten Rahmens aufweist.
  17. Vorrichtung nach Anspruch 15, welche ferner umfasst: eine Kommunikationsschnittstelle und ein Kommunikationsmedium, welches zur Kommunikation mit der Kommunikationsschnittstelle gekoppelt ist.
DE112004003070T 2003-09-10 2004-08-25 Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur Active DE112004003070B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/660,404 2003-09-10
US10/660,404 US7415658B2 (en) 2003-09-10 2003-09-10 Forward error correction mapping and de-mapping techniques

Publications (1)

Publication Number Publication Date
DE112004003070B4 true DE112004003070B4 (de) 2012-03-01

Family

ID=34227057

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112004003070T Active DE112004003070B4 (de) 2003-09-10 2004-08-25 Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur
DE112004001600T Active DE112004001600B4 (de) 2003-09-10 2004-08-25 Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112004001600T Active DE112004001600B4 (de) 2003-09-10 2004-08-25 Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur

Country Status (6)

Country Link
US (3) US7415658B2 (de)
CN (2) CN101977092B (de)
DE (2) DE112004003070B4 (de)
GB (1) GB2422078B (de)
TW (1) TWI269563B (de)
WO (1) WO2005036807A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415658B2 (en) * 2003-09-10 2008-08-19 Intel Corporation Forward error correction mapping and de-mapping techniques
FR2869744A1 (fr) * 2004-04-29 2005-11-04 Thomson Licensing Sa Methode de transmission de paquets de donnees numeriques et appareil implementant la methode
US8116309B2 (en) * 2006-08-11 2012-02-14 PSIMAST, Inc Enhanced Ethernet protocol for shortened data frames within a constrained neighborhood based on unique ID
US8160057B2 (en) * 2008-06-30 2012-04-17 Applied Micro Circuits Corporation Multi-channel optical transport network training signal
US8296630B2 (en) * 2008-10-02 2012-10-23 Fujitsu Limited Multi-mode forward error correction
US8359518B2 (en) 2009-10-27 2013-01-22 Altera Canada Co. 2D product code and method for detecting false decoding errors
US8392788B2 (en) * 2009-11-24 2013-03-05 Cortina Systems, Inc. Transport network system with transparent transport and method of operation thereof
CN101789845B (zh) * 2010-02-22 2013-01-16 烽火通信科技股份有限公司 应用sfec的光传送网中总线位宽变换实现方法及电路
US8499219B2 (en) * 2011-12-13 2013-07-30 Broadcom Corporation Encoding methods and systems for binary product codes
US9438376B2 (en) * 2013-03-15 2016-09-06 Cortina Systems, Inc. Apparatus and method for forward error correction over a communication channel
US9979566B2 (en) 2016-09-27 2018-05-22 Intel Corporation Hybrid forward error correction and replay technique for low latency
US10523352B2 (en) 2017-02-06 2019-12-31 Valens Semiconductor Ltd. Forward error correction for incomplete blocks
CN114079534B (zh) 2020-08-20 2023-03-28 腾讯科技(深圳)有限公司 编码、解码方法、装置、介质和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0674395A2 (de) * 1994-03-17 1995-09-27 Kabushiki Kaisha Toshiba Kodierungsvorrichtung für Fehlerkorrekturkode und Fehlerkorrekturkodierungsverfahren
EP0709979A2 (de) * 1994-10-31 1996-05-01 International Business Machines Corporation Verfahren und Anordnung zur auf Übertragungskodeverletzungen und Paritätsprüfwörtern basierenden Fehlerkorrektur
US6158038A (en) * 1996-11-15 2000-12-05 Fujitsu Limited Method and apparatus for correcting data errors

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661873A (en) 1979-10-25 1981-05-27 Sony Corp Digital video signal processor
US4564945A (en) 1983-06-20 1986-01-14 Reference Technology, Inc. Error-correction code for digital data on video disc
JP2974678B2 (ja) * 1988-06-23 1999-11-10 ソニー株式会社 データ誤り検出方式
US5230003A (en) 1991-02-08 1993-07-20 Ericsson-Ge Mobile Communications Holding, Inc. Decoding system for distinguishing different types of convolutionally-encoded signals
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5475716A (en) 1994-01-18 1995-12-12 Gi Corporation Method for communicating block coded digital data with associated synchronization/control data
US5754563A (en) 1995-09-11 1998-05-19 Ecc Technologies, Inc. Byte-parallel system for implementing reed-solomon error-correcting codes
US5812601A (en) 1996-11-15 1998-09-22 Telefonaktiebolaget Lm Ericsson Coding for higher-level modulation
US6189123B1 (en) 1997-03-26 2001-02-13 Telefonaktiebolaget Lm Ericsson Method and apparatus for communicating a block of digital information between a sending and a receiving station
US6161209A (en) 1997-03-28 2000-12-12 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Joint detector for multiple coded digital signals
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
US5907582A (en) * 1997-08-11 1999-05-25 Orbital Sciences Corporation System for turbo-coded satellite digital audio broadcasting
US6208959B1 (en) * 1997-12-15 2001-03-27 Telefonaktibolaget Lm Ericsson (Publ) Mapping of digital data symbols onto one or more formant frequencies for transmission over a coded voice channel
US5978365A (en) * 1998-07-07 1999-11-02 Orbital Sciences Corporation Communications system handoff operation combining turbo coding and soft handoff techniques
US6581178B1 (en) 1999-02-15 2003-06-17 Nec Corporation Error correction coding/decoding method and apparatus
US6304996B1 (en) * 1999-03-08 2001-10-16 General Electric Company High-speed turbo decoder
FI109385B (fi) * 1999-04-01 2002-07-15 Nokia Corp Menetelmä ja laitteet digitaaliseen datasiirtoon
US6831927B1 (en) * 1999-05-13 2004-12-14 Lucent Technologies Inc. Fault protection for hitless and errorless switching of telecommunications signals
US6389572B1 (en) * 1999-05-28 2002-05-14 Palm, Inc. Method of extracting bits from modulated waveforms
US6198413B1 (en) * 1999-07-01 2001-03-06 International Business Machines Corporation Partitioned DC balanced (0,6) 16B/18B transmission code with error correction
US6421804B1 (en) 1999-12-20 2002-07-16 Agere Systems Guardian Corp. Generating reliability values for iterative decoding of block codes
US6622277B1 (en) 2000-06-05 2003-09-16 Tyco Telecommunications(Us)Inc. Concatenated forward error correction decoder
JP3668673B2 (ja) 2000-06-09 2005-07-06 株式会社日立コミュニケーションテクノロジー エラー訂正符号の構成方法、復号方法、伝送装置、ネットワーク
US6742081B2 (en) 2001-04-30 2004-05-25 Sun Microsystems, Inc. Data storage array employing block checksums and dynamic striping
US7146524B2 (en) 2001-08-03 2006-12-05 Isilon Systems, Inc. Systems and methods for providing a distributed file system incorporating a virtual hot spare
US7246294B2 (en) 2002-04-01 2007-07-17 Intel Corporation Method for iterative hard-decision forward error correction decoding
US7231575B2 (en) 2002-04-01 2007-06-12 Intel Corporation Apparatus for iterative hard-decision forward error correction decoding
US7539209B2 (en) * 2003-03-05 2009-05-26 Ciena Corporation Method and device for preserving pacing information across a transport medium
US7359410B2 (en) * 2003-05-30 2008-04-15 Hubbell Incorporated Apparatus and method for increasing optical density of SONET multiplexer using integral components
US7415658B2 (en) 2003-09-10 2008-08-19 Intel Corporation Forward error correction mapping and de-mapping techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0674395A2 (de) * 1994-03-17 1995-09-27 Kabushiki Kaisha Toshiba Kodierungsvorrichtung für Fehlerkorrekturkode und Fehlerkorrekturkodierungsverfahren
EP0709979A2 (de) * 1994-10-31 1996-05-01 International Business Machines Corporation Verfahren und Anordnung zur auf Übertragungskodeverletzungen und Paritätsprüfwörtern basierenden Fehlerkorrektur
US6158038A (en) * 1996-11-15 2000-12-05 Fujitsu Limited Method and apparatus for correcting data errors

Also Published As

Publication number Publication date
US8132087B2 (en) 2012-03-06
GB2422078B (en) 2007-07-18
TW200518534A (en) 2005-06-01
DE112004001600T5 (de) 2006-07-27
CN101977092A (zh) 2011-02-16
GB0606296D0 (en) 2006-05-10
GB2422078A (en) 2006-07-12
CN1849767A (zh) 2006-10-18
US8707142B2 (en) 2014-04-22
TWI269563B (en) 2006-12-21
DE112004001600B4 (de) 2010-06-24
WO2005036807A2 (en) 2005-04-21
WO2005036807A3 (en) 2005-08-18
US20050053285A1 (en) 2005-03-10
CN101977092B (zh) 2013-06-12
US20120137196A1 (en) 2012-05-31
US20080301535A1 (en) 2008-12-04
CN1849767B (zh) 2010-11-03
US7415658B2 (en) 2008-08-19

Similar Documents

Publication Publication Date Title
DE112004003070B4 (de) Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur
DE69433230T2 (de) Sender und Empfänger für mit Fehlerkorrekturschutz versehene verwürfelte Daten in einem Übertragungsrahmen mit Zellenverlustdetektion
EP3192219B1 (de) Verfahren zur seriellen übertragung eines rahmens über ein bussystem von einem sender zu mindestens einem empfänger und teilnehmern eines bussystems
DE60124164T2 (de) Kodierung für in Paketen geordnete, serielle Daten
DE69815489T2 (de) Vorrichtung und verfahren zur datenverarbeitung von mehreren quellen
DE602005003728T2 (de) Korrektur von durch Scrambling bedingter Fehlerfortpflanzung mit anschliessender Vorwärtsfehlerkorrektur
DE2942825A1 (de) Verfahren und vorrichtung zur verarbeitung sequentiell uebertragender digitaler informationsworte
DE102006023878A1 (de) Codieren und Decodieren von paketierten Daten
EP3189630B1 (de) Verfahren zur seriellen übertragung eines rahmens über ein bussystem von einem sender zu mindestens einem empfänger und teilnehmerstation für ein bussystem
DE112019007412T5 (de) Verfahren zum bereitstellen von pfadsignal-overhead im 64b/66b-zeichenstrom eines itu-t-metro-transportnetzwerks
EP1878166A1 (de) Verfahren und vorrichtung zum dekodieren eines signals
DE102019119037A1 (de) Analoger high-definition-video-und-steuerung-link für kraftfahrzeuganwendungen
EP0698316B1 (de) Verfahren zum Übertragen von Bildern mit ungleichem Fehlerschutz
DE69333635T2 (de) 5B6B-Kodierung für Verteiltkanalübertragung
DE112019006340T5 (de) Kommunikationsvorrichtung, kommunikationsverfahren und programm
DE60211673T2 (de) Verfahren und vorrichtung zur galvanisch getrennten übertragung von gigabitdaten mit einem schleifringübertrager
DE60032711T2 (de) Leistungsüberwachung für ein optisches Übertragungssystem
DE19607710A1 (de) Verfahren und Vorrichtung zur Korrektur von Fehlern unter Verwendung mehrfacher Schätzungen
EP4029202A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
DE3929361A1 (de) Telemetriesender
DE102004026800A1 (de) Verfahren zum Verändern einer Tiefe einer Interleaver-Vorrichtung oder Deinterleaver-Vorrichtung sowie entsprechende Interleaver-Vorrichtung und Deinterleaver-Vorrichtung
DE112004001329B4 (de) Verfahren zum Neutrainieren des Takts für Empfänger
EP3744021B1 (de) Teilnehmerstation für ein serielles kommunikationsnetzwerk und verfahren zur korrektur von einzelfehlern in einer nachricht eines seriellen kommunikationsnetzwerks
EP2388937A1 (de) Verfahren zur Übertragung eines digitalen Signals im inversen Multiplex, insbesondere über ein Optical Transport Network und Empfangseinrichtung für ein System zur Realisierung des Verfahrens
DE10336992B4 (de) Speicherfreier Retimer

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 112004001600

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8607 Notification of search results after publication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120602