DE112004001600B4

DE112004001600B4 - Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur

Info

Publication number: DE112004001600B4
Application number: DE112004001600T
Authority: DE
Inventors: Niklas Linkewitsch
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2003-09-10
Filing date: 2004-08-25
Publication date: 2010-06-24
Anticipated expiration: 2024-08-26
Also published as: CN1849767B; WO2005036807A3; GB2422078A; US8707142B2; DE112004001600T5; US20080301535A1; US20050053285A1; CN101977092B; WO2005036807A2; TWI269563B; US8132087B2; US7415658B2; GB0606296D0; US20120137196A1; GB2422078B; CN101977092A; TW200518534A; CN1849767A; DE112004003070B4

Abstract

Verfahren, das umfaßt:
Empfangen eines ersten Rahmens, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet;
Umwandeln des ersten Rahmens in einen zweiten Rahmen, wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet;
Bestimmen von Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; und
Umwandeln des zweiten Rahmens in einen dritten Rahmen, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation, und die Synchronisationsinformation beinhaltet.

Description

QUERVERWEIS ZU VERWANDTEN PATENTANMELDUNGEN
Die vorliegende Anmeldung ist mit der am 1. April 2002 eingereichten US-Patentanmeldung Nr. 10/113,190 der Erfinder Poppinga und Kauschke verwandt, welche als US 2003/0188253 A1 am 2. Oktober 2003 offengelegt wurde (siehe auch WO 2003/085842 A2 ).
GEBIET
Der hierin offenbarte Gegenstand betrifft im allgemeinen Kartierungs- bzw. Mapping-Techniken für eine Vorwärtsfehlerkorrektur.
BESCHREIBUNG DES STANDS DER TECHNIK
ITU-T G.709/A.1331 ”Interfaces for the Optical Transport Network (OTN)” (Februar 2001) beschreibt ein Übereinkommen für die Umwandlung von Signalen zwischen dem Standard des optischen Übertragungsnetzes (Optical Transport Network, OTN) und entweder dem Standard des synchronen optischen Netzes (Synchronous Optical Network, SONET) oder jenem der synchronen digitalen Hierarchie (Synchronous Digital Hardware, SDH). G.709 beschreibt die Vorwärtsfehlerkorrektur (Forward Error Correctic, FEC) als eine Weise zum Steuern von Fehlern in gesendeten Daten. Die FEC-Information wird mit Daten gesendet und kann durch den Empfänger verwendet werden, um die Daten zu prüfen und zu korrigieren. G.709 beschreibt Reed-Solomon-Codierungs/Decodierungstechniken zum Bestimmen und Kartieren der FEC-Information an vorgesehene Stellen in einem OTN-Rahmen wie auch Techniken zur Verarbeitung und Entkartierung der FEC-Information.
Die EP 1 052 872 A2 beschreibt, dass eingehende Signale (zum Beispiel Frames) im SONET-Format in einer Switch-Vorrichtung zur Verarbeitung umformatiert werden und am Ausgang wieder in das entsprechende Übertragungsformat reformatiert werden (vgl. Zusammenfassung; Abschnitt [0024] der Beschreibung). Dabei wegfallende Overhead-Daten ermöglichen die Verwendung eines erhöhten Fehlerschutzes.
Die EP 0 709 979 A2 offenbart ein Verfahren zur Fehlerkorrektur bei der Datenübertragung unter Verwendung von Spalten- und Reihenparitätsinformationen, wobei auch diagonal verlaufende Paritätsinformationen gebildet werden (vgl. Zusammenfassung; 2; Seite 5, Zeile 41 bis Seite 7, Zeile 50 der Beschreibung).
Aus den Druckschriften EP 1 030 456 A2 (vgl. Ansprüche 1 und 2) und EP 0 674 395 A2 (vgl. Spalte 6, Zeile 1 bis Spalte 7, Zeile 11; 2, 3 und 5) sind weitere Verfahren und Vorrichtungen zur Fehlerkorrekturdatenerzeugung für die Datenübertragung unter Verwendung von Spalten- und Reihenparitätsinformationen bekannt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Der als die Erfindung betrachtete behandelte Gegenstand wird im abschließenden Abschnitt der Beschreibung besonders aufgezeigt und eindeutig beansprucht. Die Erfindung kann jedoch sowohl hinsichtlich der Organisation als auch hinsichtlich des Betriebsverfahrens am besten durch Bezugnahme auf die folgende ausführliche Beschreibung verstanden werden, wenn diese mit den beiliegenden Zeichnungen gelesen wird, wobei
1A eine Ausführung eines Sendersystems darstellt, das Ausführungsformen der vorliegenden Erfindung verwenden kann;
1B eine Ausführung eines Empfängersystems darstellt, das Ausführungsformen der vorliegenden Erfindung verwenden kann;
2A bis 2E Rahmen mit unterschiedlichen Formaten nach einer Ausführungsform der vorliegenden Erfindung darstellen;
3 einen Codierer nach einer Ausführungsform der vorliegenden Erfindung darstellt;
4A und 4B beispielhafte Rahmenströme darstellen; und
5 eine Ausführungsform eines Decoders nach einer Ausführungsform der vorliegenden Erfindung darstellt.
Man bemerke, daß die Verwendung der gleichen Bezugszeichen in unterschiedlichen Figuren die gleichen oder ähnliche Elemente anzeigt.
AUSFÜHRLICHE BESCHREIBUNG
1A stellt eine Ausführung eines Sendersystems 10 dar, das Ausführungsformen der vorliegenden Erfindung verwenden kann. Das System 10 kann ein Netz 11, einen Clientsignalprozessor 12, ein Umhüllungssystem 13, ein Ausgangssystem 14 und einen Bus 15 beinhalten.
Das Netz 11 kann eine Kommunikation zwischen dem Prozessor 12 und anderen Vorrichtungen wie etwa einem Paketprozessor (nicht dargestellt) und/oder einer Schalterstruktur (nicht dargestellt) bereitstellen. Das Netz 11 kann einem oder mehreren der folgenden Standards entsprechen: Ten Gigabit Attachment Unit Interface (XAUI) (beschrieben in IEEE 802.3, IEEE 802.3ae, und verwandte Standards, Serial Peripheral Interface (SPI), I²C, Universal Serial Bus (USB), IEEE 1394, Gigabit Media Independent Interface (GMII) (beschrieben in IEEE 802.3, IEEE 802.3ae, und verwandte Standards), Peripheral Component Interconnect (PCI), Ten Bit Interface(TBI) und/oder einem verkäuferspezifischen Multi-Source-Agreement(MSA)-Protokoll. Der Bus 15 kann eine Verbindung zwischen dem Clientsignalprozessor 12 und/oder dem Umhüllungssystem 13 und/oder dem Ausgangssystem 14 und anderen Vorrichtungen wie etwa einer Speichervorrichtung (nicht dargestellt) oder einem Mikroprozessor (nicht dargestellt) bereitstellen.
Der Prozessor 12 kann eine Medienzugriffssteuerungs(MAC)-Codierung zum Beispiel gemäß Ethernet (wie zum Beispiel in IEEE 802.3 beschrieben, und verwandten Standards) durchführen. Das Umhüllungssystem 13 kann eine Rahmung und Umhüllung zum Beispiel gemäß ITU-T G709; und/oder eine Vorwärtsfehlerkorrektur(FEC)-Codierung zum Beispiel gemäß ITU-T G975 durchführen. Das Umhüllungssystem 13 kann einige Ausführungsformen der vorliegenden Erfindung verwenden. Das Ausgangssystem 14 kann Jittern aus Signalen, die durch das Umhüllungssystem 13 bereitgestellt wurden, entfernen und Signale zur Sendung zu einem Netz 16, das in einem optischen oder in einem elektrischen Format sein kann, herstellen. Das Netz 16 kann zum Beispiel OTN entsprechen.
In einer Ausführung können die Bestandteile des Sendersystems 10 unter der gleichen integrierten Schaltung ausgeführt werden. In einer anderen Ausführung können die Bestandteile des Sendersystems 10 unter mehreren integrierten Schaltungen ausgeführt werden, die unter Verwendung zum Beispiel eines Busses oder von Leiterzügen einer gedruckten Schaltplatte kommunizieren.
1B stellt eine Ausführung eines Empfängersystems 20 dar, das Ausführungsformen der vorliegenden Erfindung verwenden kann. Das System 20 kann ein Eingangssystem 22, ein Enthüllungssystem 23, einen Clientsignalprozessor 24, ein Netz 26 und einen Bus 27 beinhalten. Das Eingangssystem 22 kann ein Signal von einen Netz 21 empfangen und das Signal zur Verarbeitung durch das Empfängersystem 20 vorbereiten. Zum Beispiel kann das Eingangssystem 22 ein optisches Signal in ein elektrisches Format umwandeln und/oder Jittern aus einem Signal vom Netz entfernen. Das Enthüllungssystem 23 kann eine optische Übertragungsnetz(OTN)-Entrahmung und Enthüllung zum Beispiel gemäß ITU-T G.709; und/oder eine Vorwärtsfehlerkorrektur(FEC)verarbeitung zum Beispiel gemäß ITU-T G.975 durchführen. Das Enthüllungssystem 23 kann einige Ausführungsformen der vorliegenden Erfindung verwenden. Der Prozessor 24 kann eine Medienzugriffssteuerungs(MAC)-Verarbeitung zum Beispiel gemäß Ethernet bereitstellen.
Das Netz 26 kann eine Kommunikation zwischen dem Prozessor 24 und anderen Vorrichtungen wie etwa einem Paketprozessor (nicht dargestellt), einer Schalterstruktur (nicht dargestellt) und/oder einem optischen Netz (nicht dargestellt) bereitstellen. Das Netz 26 kann ähnliche Kommunikationstechniken wie jene des Netzes 11 verwenden. Der Bus 27 kann eine Verbindung zwischen dem Eingangssystem 22 und/oder der Enthüllungsvorrichtung 23 und/oder dem Prozessor 24 und anderen Vorrichtungen wie etwa einer Speichervorrichtung (nicht dargestellt) oder einem Mikroprozessor (nicht dargestellt) bereitstellen.
In einer Ausführung können die Bestandteile des Empfängersystems 20 unter der gleichen integrierten Schaltung ausgeführt werden. In einer anderen Ausführung können die Bestandteile des Empfängersystems 20 unter mehreren integrierten Schaltungen ausgeführt werden, die unter Verwendung zum Beispiel eines Busses oder von Leiterzügen einer gedruckten Schaltplatte kommunizieren.
2A bis 2E stellen Rahmen mit jeweiligen Formaten 400, 500, 501, 502 und 401 dar. Das Rahmenformat 400 kann dem Rahmenformat nach G.709 OTU2 entsprechen, obwohl andere Formate verwendet werden können. Das Rahmenformat 400 kann einen Verwaltungsoverhead, Clientdaten und Fehlerkorrekturabschnitte beinhalten. Das Rahmenformat 400 kann eine feste Länge und eine feste Anzahl von Zeilen aufweisen. In einem Beispiel kann der Clientdatenabschnitt Daten nach den Standards SONET oder OTN beinhalten.
Das Rahmenformat 500 kann einen ersten Abschnitt beinhalten, der ein Gemisch aus Clientdaten (vom Rahmenformat 400), einer Overheadinformation nach G.709 (vom Rahmenformat 400) und einem reservierten Raum für eine Spaltenparitätsinformation beinhaltet, wie auch einen zweiten Abschnitt beinhalten, der für eine Zeilenparitätsinformation reserviert ist. Der reservierte Raum für die Spaltenparitätsinformation kann im ersten Abschnitt diagonal bereitgestellt sein. Das Rahmenformat 500 kann in die folgenden Parameter konfigurierbar sein: die Anzahl der Spalten, die Anzahl der Zeilen, den Winkel und die Dicke der Spaltenparitätsinformation, die im ersten Abschnitt bereitgestellt ist, und die Größe der Zeilenparitätsinformation. Die Parameter können so festgelegt werden, daß der Prozentsatz der Bits, die für Clientdaten reserviert sind (vom Rahmenformat 400), und die Overheadinformation nach G.709 (vom Rahmenformat 400) unter dem Rahmenformat 400 als der gleiche Prozentsatz wie jener im Rahmenformat 500 beibehalten wird.
In einer Ausführungsform, die in 4A dargestellt ist, könnten Rahmen des Formats 500 in einer Verkettungsform als fortlaufende Reihe von gesonderten Rahmen strömen. In dieser Verkettungsform könnte keine Zeitlücke zwischen zwei aufeinanderfolgenden Rahmen des Formats 500 vorhanden sein. Das Format 500 kann auch unter Verwendung einer Verschachtelungsform wie etwa der in der am 1. April 2002 eingereichten US-Patentanmeldung Nr. 10/113,190 der Erfinder Poppinga und Kauschke beschriebenen verarbeitet werden. Wie in 4B dargestellt kann die Verschachtelungsform strömende Rahmen des Formats 500 als eine fortlaufende Reihe von gesonderten Rahmen beinhalten, außer daß die Spaltenparitätsinformation eines einzelnen Rahmens des Formats 500 über mehrere Rahmen des Formats 500 verteilt ist. Hierin können sich Verweise auf das ”Format 500” oder das ”Rahmenformat 500” auf ein Strömen entweder in der Verkettungs- oder in der Verschachtelungsform beziehen.
Das Rahmenformat 501 kann eine ähnliche Struktur wie das Rahmenformat 500 sein, wobei jedoch die Spaltenparitätsinformation in den reservierten Raum für die Spaltenparitätsinformation eingefügt ist. Das Format 502 kann eine ähnliche Struktur wie das Rahmenformat 501 sein, wobei jedoch die Zeilenparitätsinformation in den reservierten Raum für die Zeilenparitätsinformation eingefügt ist. Ähnlich wie bei Format 500 können die Formate 501 und 502 in der Verkettungs- oder in der Verschachtelungsform strömen.
Das Rahmenformat 401 kann dem Rahmenformat 400 ähnlich sein, außer, zumindest, daß der Fehlerkorrekturabschnitt die Spalten- und die Zeilenparitätsinformation und die Synchronisationsinformation beinhalten kam. Zum Beispiel kann die Spalten- und die Zeilenparitätsinformation in einer ähnlichen Reihenfolge wie der in einem Rahmen von Format 502 gespeicherten gespeichert sein. Die Synchronisationsinformation kann Positionen oder Stellen der Spalten- und der Zeilenparitätsinformation im Rahmenformat 502 angeben. Die Synchronisationsinformation kann an einer vorbestimmten Stelle im Fehlerkorrekturabschnitt des Rahmenformats 401 gespeichert sein. In einer Ausführungsform könnte die Synchronisationsinformation in jedem Rahmen des Formats 401 gespeichert sein, doch könnte sie auch in jedem N-ten Rahmen des Formats 401 erscheinen, wobei N eine ganze Zahl ist, die größer als ”eins” ist. Alternativ kann die Synchronisationsinformation auf eine solche Weise geteilt sein, daß in jedem Rahmen ein Bruchteil der Synchronisationsinformation gesendet wird, so daß es eine ganze Zahl von N Rahmen des Formats 401 (wobei N größer als ”eins” ist) dauert, die gesamte Synchronisationsinformation eines einzelnen Rahmens des Formats 401 zu senden. Der Verwaltungsoverhead und die Clientdaten können an Positionen oder Stellen im Rahmen 401 kartiert werden, die den Positionen oder Stellen im Rahmen 400 ähnlich sind.
3 stellt eine Ausführungsform der vorliegenden Erfindung in einem Codierer 600 nach einer Ausführungsform der vorliegenden Erfindung dar. Eine Ausführungsform des Codierers 600 kann einen Synchronisator 602, einen ersten Kartierer 604, einen Spaltencodierer 606, einen Zeilencodierer 608 und einen zweiten Kartierer 610 beinhalten. Es wird auf Rahmen Bezug genommen, die Formate 400, 500, 501, 502 und 401 aufweisen, die in den jeweiligen 2A bis 2E dargestellt sind.
Der Codierer 600 kann als jedes Beliebige aus festverdrahteter Logik, durch eine Speichervorrichtung gespeicherter und durch einen Mikroprozessor ausgeführter Software, Firmware, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder einer frei programmierbaren Gatteranordnung (FPGA) oder aus einer Kombination davon ausgeführt sein.
Der Synchronisator 602 kann die Bitstellen der Spalten- und der Zeilenparitätsinformation in einem Rahmen des Formats 500 verfolgen. Der Synchronisator 602 kann die Bitstellen der Spalten- und der Zeilenparitätsinformation dem Spaltencodierer 606, dem Zeilencodierer 608 und dem zweiten Kartierer 610 bereitstellen. Der Synchronisator 602 kann die Synchronisationsinformation in einem Rahmen des Formats 401 speichern. Die Synchronisationsinformation kann den Zeittakt und die Phasenstellen der Spalten- und der Zeilenparitätsinformation in einem Rahmen des Formats 500 darstellen.
Der erste Kartierer 604 kann einen Rahmen vom Format 400 in das Format 500 umwandeln. Der erste Kartierer 604 kann Raum für die Spaltenparitätsinformation wie auch Raum für die Zeilen paritätsinformation reservieren. An den Stellen im Format 500, die als ”Clientdaten und OH” dargestellt sind, kann der erste Kartierer 604 Clientdaten und Verwaltungsoverhead einsetzen. Der erste Kartierer 604 kann die Bits, die für die Spalten- und die Zeilenparitätsinformation reserviert sind, auf Nullen” initialisieren. In einer Ausführung kann der Codierer 600 Parameter eines Rahmens des Formats 500 auf Basis des gewünschten Grads an FEC-Schutz verändern.
Der Spaltencodierer 606 kann die Spaltenparitätsinformation in Raum einsetzen, der in einem Rahmen des Formats 500 für die Spaltenparitätsinformation reserviert ist. Der Zeilencodierer 608 kann die Zeilenparitätsinformation in Raum einsetzen, der in einem Rahmen des Formats 500 für die Zeilenparitätsinformation reserviert ist. Zum Beispiel können Bose, Chaudhuri-und-Hocquenghem(BCH)- oder Reed-Solomon(RS)-Codiertechniken verwendet werden, um eine Spalten- und eine Zeilenparitätsinformation, die im Rahmenformat 500 gespeichert sind, zu bestimmen. Die Berechnung der Spalten- und der Zeilenparitätsinformation kann auf der Verarbeitung von Clientdaten beruhen. Die Berechnung der Spalten- und der Zeilenparitätsinformation kann auch auf Parameter wie etwa Overheadwerten und Parameter des Rahmenformats 502, die eine Anzahl von Spalten, eine Anzahl von Zeilen, den Winkel und die Dicke der Spaltenparitätsinformation und die Größe der Zeilenparitätsinformation beinhalten, aber nicht darauf beschränkt sind, beruhen.
Der zweite Kartierer 610 kann einen Rahmen vom Format 502 in das Format 401 umwandeln. Der zweite Kartierer 610 kann die Clientdaten und den Verwaltungsoverhead an Stellen im Rahmen des Formats 401 kartieren, die jenen des Formats 400 ähnlich sind, und kann die Spalten- und die Zeilenparitätsinformation wie auch die Synchronisationsinformation in den Fehlerkorrekturabschnitt eines Rahmens des Formats 401 kartieren. Ein Rahmen des Formats 401 kann zu einem Netz wie etwa einem optischen Netz oder einem elektrischen Netz gesendet werden.
Der Codierer 600 kann einen stärkeren FEC-Codierschutz als den in G.709 bestimmten bereitstellen. Demgemäß können durch die Verwendung des Codierers 600 Signale über Systeme gesendet werden, die höhere Bitfehler einbringen. Der Codierer 600 kann einen stärkeren FEC-Codierschutz als den in G.709 bestimmten bereitstellen, ohne eine Leitungsrate des Verwaltungsoverheads und der Clientdaten oder der gesendeten Rahmenstruktur zu ändern.
5 stellt eine Ausführungsform der vorliegenden Erfindung in einem Decodierer 700 nach einer Ausführungsform der vorliegenden Erfindung dar. Eine Ausführungsform des Decodierers 700 kann einen Synchronisationsinformationsextraktor 702, einen dritten Kartierer 704, Spalten- und Zeilendecodiererstufen 706, und einen vierten Kartierer 708 beinhalten. Es wird auf Rahmen Bezug genommen, die Formate 400, 500, 501, 502 und 401 aufweisen, die in den jeweiligen 2A bis 2E dargestellt sind. Zum Beispiel kann der Decodierer 700 einen Rahmen des Formats 401 verarbeiten, der durch ein Netz und von einem Sender gesendet wurde, welcher einen dem Codierer 600 ähnlichen Codierer verwendet.
Der Decodierer 700 kann als jedes Beliebige aus festverdrahteter Logik, durch eine Speichervorrichtung gespeicherter und durch einen Mikroprozessor ausgeführter Software, Firmware, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder einer frei programmierbaren Gatteranordnung (FPGA) oder aus einer Kombination davon ausgeführt sein.
Der Synchronisationsinformationsextraktor 702 kann die Synchronisationsinformation aus einem Rahmen des Formats 401 extrahieren. Der Synchronisationsinformationsextraktor 702 kann die Stellen der Spalten- und der Zeilenparitätsinformation in einem Rahmen des Formats 502 bereitstellen.
Der dritte Kartierer 704 kann einen Rahmen vom Format 401 in das Format 502 umwandeln. Zum Beispiel kann der dritte Kartierer 704 die Spalten- und die Zeilenparitätsinformation, die in einem Fehlerkorrekturabschnitt eines Rahmens des Formats 401 gespeichert sind, lesen. Zum Beispiel kann der dritte Kartierer 704 die Spalten- und die Zeilenparitätsinformation an Stellen in einem Rahmen des Formats 502, die durch die Synchronisationsinformation angegeben werden, speichern.
Die Spalten- und Zeilendecodiererstufen 706 können die Spalten- und die Zeilenbitinformation, die in einem Rahmen des Formats 502 gespeichert ist, lesen. Zum Beispiel können die Spalten- und Zeilendecodiererstufen 706 in einer Ausführung BCH- oder RS-Techniken verwenden, um die Spalten- und die Zeilenbitinformation zu verarbeiten und zu bestimmen, ob diese verarbeitete Spalten- und Zeilenbitinformation richtig ist. Auf Basis der verarbeiteten Spalten- und Zeilenbitinformation können die Spalten- und Zeilendecodiererstufen 706 eine Fehlerfeststellung und/oder -korrektur des Verwaltungsoverheads, der Clientdaten und der Paritätsinformationen durchführen. Die Spalten- und Zeilendecodiererstufen 706 können sich auch auf den Prozentsatz der Bandbreite beziehen, die durch einen Rahmen des Formats 500 verwendet wird. Zum Beispiel können sich Fehlerstatistiken auf den Verwaltungsoverhead und Clientdaten beziehen.
In einer Ausführung können die Spalten- und Zeilendecodiererstufen 706 durch abwechselnde Verarbeitung von Zeilen und Spalten und Durchführen von zumindest zwei Zeilen- oder Spaltenverarbeitungen eine iterative Decodierung durchführen. Zum Beispiel können die Spalten- und Zeilendecodiererstufen 706 die Verarbeitung aller Zeilen eines Rahmens des Formats 502, aller Spalten eines Rahmens des Formats 502, und (erneut) aller Zeilen eines Rahmens des Formats 502 oder die Verarbeitung aller Spalten, aller Zeilen, und (erneut) aller Spalten abwechseln. In einer Ausführung können die Spalten- und Zeilendecodiererstufen 706 die Bitverarbeitung in der folgenden Weise durchführen: alle Zeilen eines Rahmens des Formats 502, alle Spalten eines Rahmens des Formats 502, (erneut) alle Zeilen, (erneut) alle Spalten, und (erneut) alle Zeilen. In einer Ausführung können die Spalten- und Zeilendecodiererstufen 706 durch jeweils einmalige Bitverarbeitung aller Zeilen und aller Spalten eine verkettete Decodierung durchführen.
Der vierte Kartierer 708 kann einen Rahmen vom Format 502 in das Format 400 oder das Format 401 umwandeln. Der vierte Kartierer 708 kann die Clientdaten und den Verwaltungsoverhead an seine ursprünglichen Stellen im Rahmen des Formats 400 oder 401 kartieren. Der vierte Kartierer 708 kann Techniken verwenden, die den hinsichtlich des zweiten Kartierers 610 beschriebenen ähnlich sind, um einen Rahmen des Formats 502 in das Format 401 umzuwandeln.
Abänderungen
Die Zeichnungen und die vorhergehende Beschreibung zeigen Beispiele der vorliegenden Erfindung. Der Umfang der vorliegenden Erfindung wird jedoch keineswegs durch diese speziellen Beispiele beschränkt. Zahlreiche Variationen, ob sie nun ausdrücklich in der Beschreibung angegeben sind oder nicht, wie Unterschiede im Aufbau, in den Abmessungen und in der Verwendung von Material, sind möglich. Der Umfang der Erfindung ist zumindest so weit, wie durch die folgenden Ansprüche angegeben ist.

Claims

Verfahren, das umfaßt: Empfangen eines ersten Rahmens, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet; Umwandeln des ersten Rahmens in einen zweiten Rahmen, wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet; Bestimmen von Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; und Umwandeln des zweiten Rahmens in einen dritten Rahmen, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation, und die Synchronisationsinformation beinhaltet.
Verfahren nach Anspruch 1, wobei ein Prozentsatz des Overheadabschnitts und des Datenabschnitts im zweiten Rahmen dem Prozentsatz des Overheadabschnitts und des Datenabschnitts im ersten Rahmen gleich ist.
Verfahren nach Anspruch 1, wobei der zweite Rahmen eine konfigurierbare Länge und Breite umfaßt.
Verfahren nach Anspruch 1, wobei die Stellen der Spalten- und der Zeilenparitätsinformation im zweiten Rahmen programmierbar sind.
Verfahren nach Anspruch 1, wobei das Umwandeln des ersten Rahmens in den zweiten Rahmen die folgende Schritte umfaßt: Reservieren von Spalten- und Zeilenparitätsstellen im zweiten Rahmen; und Einsetzen der Spalten- und der Zeilenparitätsinformation in die reservierten Stellen.
Verfahren nach Anspruch 1, wobei das Umwandeln des ersten Rahmens in den zweiten Rahmen das Durchführen einer Bose, Chaudhuri-und-Hocquenghem-Codierung zur Bereitstellung der Spalten- und der Zeilenparitätsinformation umfaßt.
Verfahren nach Anspruch 1, wobei das Umwandeln des ersten Rahmens in den zweiten Rahmen das Durchführen einer Reed-Solomon-Codierung zur Bereitstellung der Spalten- und der Zeilenparitätsinformation umfaßt.
Verfahren nach Anspruch 1, wobei der dritte Rahmen einen Fehlerkorrekturabschnitt umfaßt, ferner umfassend das Speichern der Synchronisationsinformation im Fehlerkorrekturabschnitt.
Verfahren nach Anspruch 1, wobei der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens aufweist.
Verfahren nach Anspruch 1, wobei die programmierbare Größe auf dem Grad der Vorwärtsfehlerkorrekturcodierung beruht.
Verfahren nach Anspruch 1, das ferner das Bestimmen von Stellen der Synchronisierungsinformation im dritten Rahmen umfaßt.
Verfahren nach Anspruch 1, wobei ein Verkettungsstil des zweiten Rahmens entweder strom- oder blockorientiert ist.
Verfahren, das umfaßt: Empfangen eines ersten Rahmens, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet; Umwandeln des ersten Rahmens in einen zweiten Rahmen, wobei der zweite Rahmen eine programmierbare Größe umfaßt und eine Spalten- und eine Zeilenparitätsinformation beinhaltet und ferner den Overheadabschnitt und den Datenabschnitt beinhaltet; Durchführen einer Vorwärtsfehlerkorrektur am zweiten Rahmen; und Umwandeln des zweiten Rahmens in einen dritten Rahmen, wobei der dritte Rahmen den Overheadabschnitt und den Datenabschnitt beinhaltet.
Verfahren nach Anspruch 13, wobei das Umwandeln des ersten Rahmens in den zweiten Rahmen ferner folgende Schritte umfaßt: Bestimmen von Stellen der Spalten- und der Zeilenparitätsinformation in zweiten Rahmen auf Basis der Synchronisationsinformation; und Bereitstellen der Spalten- und der Zeilenparitätsinformation in den bestimmen Stellen.
Verfahren nach Anspruch 13, wobei das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer iterativen Vorwärtsfehlerkorrektur umfaßt.
Verfahren nach Anspruch 13, wobei das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer verketteten Vorwärtsfehlerkorrektur umfaßt.
Verfahren nach Anspruch 13, wobei das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer Bose, Chaudhuri-und-Hocquenghem-Verarbeitung umfaßt.
Verfahren nach Anspruch 13, wobei das Durchführen der Vorwärtsfehlerkorrektur das Durchführen einer Reed-Solomon-Verarbeitung umfaßt.
Verfahren nach Anspruch 13, wobei der dritte Rahmen ferner einen Fehlerkorrekturabschnitt beinhaltet, und ferner umfassend das Speichern der Synchronisationsinformation im Fehlerkorrekturabschnitt.
Verfahren nach Anspruch 19, wobei der Fehlerkorrekturabschnitt die Spalten- und die Zeilenparitätsinformation beinhaltet.
Verfahren nach Anspruch 13, wobei der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens aufweist.
Vorrichtung, die umfaßt: einen ersten Kartierer, um einen ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Synchronisator, um Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens zu bestimmen, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; einen Codierer, um die Spalten- und die Zeilenparitätsinformation in den zweiten Rahmen einzusetzen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation und die Synchronisationsinformation beinhaltet.
Vorrichtung nach Anspruch 22, wobei ein Prozentsatz des Overheadabschnitts und des Datenabschnitts im zweiten Rahmen dem Prozentsatz des Overheadabschnitts und des Datenabschnitts im ersten Rahmen gleich ist.
Vorrichtung nach Anspruch 22, wobei der zweite Rahmen eine konfigurierbare Länge und Breite umfaßt.
Vorrichtung nach Anspruch 22, wobei die Stellen der Spalten- und der Zeilenparitätsinformation im zweiten Rahmen programmierbar sind.
Vorrichtung nach Anspruch 22, wobei der erste Kartierer zur Umwandlung des ersten Rahmens in den zweiten Rahmen eine Bose, Chaudhuri-und-Hocquenghem-Codierung durchführen soll, um die Spalten- und die Zeilenparitätsinformation zu bestimmen.
Vorrichtung nach Anspruch 22, wobei der erste Kartierer zur Umwandlung des ersten Rahmens in den zweiten Rahmen eine Reed-Solomon-Codierung durchführen soll, um die Spalten- und die Zeilenparitätsinformation zu bestimmen.
Vorrichtung nach Anspruch 22, wobei der dritte Rahmen einen Fehlerkorrekturabschnitt zum Speichern der Synchronisationsinformation umfaßt.
Vorrichtung nach Anspruch 22, wobei der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens aufweist.
Vorrichtung nach Anspruch 22, wobei die programmierbare Größe auf dem Grad der Vorwärtsfehlerkorrekturcodierung beruht.
Vorrichtung nach Anspruch 22, wobei der zweite Kartierer so ausgelegt ist, daß er Positionen der Synchronisationsinformation im dritten Rahmen bestimmen soll.
Vorrichtung nach Anspruch 22, wobei ein Verkettungsstil des zweiten Rahmens entweder strom- oder blockorientiert ist.
Vorrichtung, die umfaßt: einen Synchronisator, um Positionen einer Spalten- und einer Zeilenparitätsinformation in einem ersten Rahmen zu bestimmen; einen ersten Kartierer, um den ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt, einen Datenabschnitt und eine Synchronisationsinformation beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt und eine Spalten- und eine Zeilenparitätsinformation beinhaltet und ferner den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Decodierer, um am zweiten Rahmen eine Vorwärtsfehlerkorrektur durchzuführen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt und den Datenabschnitt beinhaltet.
Vorrichtung nach Anspruch 33, wobei der erste Kartierer so ausgelegt ist, daß er die Spalten- und die Zeileninformation auf Basis der Synchronisationsinformation im zweiten Rahmen speichert.
Vorrichtung nach Anspruch 33, wobei der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt ist, daß er eine iterative Vorwärtsfehlerkorrektur durchführt.
Vorrichtung nach Anspruch 33, wobei der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt ist, daß er eine verkettete Vorwärtsfehlerkorrektur durchführt.
Vorrichtung nach Anspruch 33, wobei der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt ist, daß er eine Bose, Chaudhuri-und-Hocquenghem-Verarbeitung durchführt.
Vorrichtung nach Anspruch 33, wobei der Decodierer zur Durchführung der Vorwärtsfehlerkorrektur so ausgelegt ist, daß er eine Reed-Solomon-Verarbeitung durchführt.
Vorrichtung nach Anspruch 33, wobei der dritte Rahmen ferner einen Fehlerkorrekturabschnitt zum Speichern der Synchronisationsinformation beinhaltet.
Vorrichtung nach Anspruch 39, wobei der Fehlerkorrekturabschnitt die Spalten- und die Zeilenparitätsinformation beinhaltet.
Vorrichtung nach Anspruch 33, wobei der dritte Rahmen die gleiche Größe wie jene des ersten Rahmens aufweist.
System, das umfaßt: einen Datenprozessor, umfassend: einen ersten Kartierer, um einen ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt und einen Datenabschnitt beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt, und wobei der zweite Rahmen eine Spalten- und eine Zeilenparitätsinformation und den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Synchronisator, um Positionen der Spalten- und der Zeilenparitätsinformation innerhalb des zweiten Rahmens zu bestimmen, wobei eine Synchronisationsinformation die Positionen der Spalten- und der Zeilenparitätsinformation darstellt; einen Codierer, um die Spalten- und die Zeilenparitätsinformation in den zweiten Rahmen einzusetzen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt, den Datenabschnitt, die Spalten- und die Zeilenparitätsinformation und die Synchronisationsinformation beinhaltet; und eine Schnittstelle, um Signale bereitzustellen und vom Datenprozessor zu empfangen.
System nach Anspruch 42, wobei die Schnittstelle mit XAUI kompatibel ist.
System nach Anspruch 42, wobei die Schnittstelle mit IEEE 1394 kompatibel ist.
System nach Anspruch 42, wobei die Schnittstelle mit PCL kompatibel ist.
System nach Anspruch 42, das ferner eine Schalterstruktur, die mit der Schnittstelle gekoppelt ist, umfaßt.
System nach Anspruch 42, das ferner einen Paketprozessor, der mit der Schnittstelle gekoppelt ist, umfaßt.
System nach Anspruch 42, das ferner einen Bus, um Signale mit dem Datenprozessor auszutauschen, umfaßt.
System nach Anspruch 48, das ferner eine Speichervorrichtung, die mit dem Bus gekoppelt ist, umfaßt.
System nach Anspruch 42, wobei der Datenprozessor so ausgelegt ist, daß er eine Medienzugriffssteuerung gemäß IEEE 802.3 durchführt.
System nach Anspruch 42, wobei der Datenprozessor so ausgelegt ist, daß er eine optische Übertragungsnetz-Entrahmung gemäß ITU-T G.709 durchführt.
System nach Anspruch 42, wobei der Datenprozessor eine Vorwärtsfehlerkorrekturverarbeitung gemäß ITU-T G.975 durchführen soll.
System, das umfaßt: einen Datenprozessor, umfassend einen Synchronisator, um Positionen einer Spalten- und einer Zeilenparitätsinformation in einem ersten Rahmen zu bestimmen; einen ersten Kartierer, um den ersten Rahmen in einen zweiten Rahmen umzuwandeln, wobei der erste Rahmen einen Overheadabschnitt, einen Datenabschnitt und eine Synchronisationsinformation beinhaltet, und wobei der zweite Rahmen eine programmierbare Größe umfaßt und eine Spalten- und eine Zeilenparitätsinformation beinhaltet und ferner den Overheadabschnitt und den Datenabschnitt beinhaltet; einen Decodierer, um am zweiten Rahmen eine Vorwärtsfehlerkorrektur durchzuführen; und einen zweiten Kartierer, um den zweiten Rahmen in einen dritten Rahmen umzuwandeln, wobei der dritte Rahmen den Overheadabschnitt und den Datenabschnitt beinhaltet; und eine Schnittstelle, um Signale bereitzustellen und vom Datenprozessor zu empfangen.
System nach Anspruch 53, wobei die Schnittstelle mit XAUI kompatibel ist.
System nach Anspruch 53, wobei die Schnittstelle mit IEEE 1394 kompatibel ist.
System nach Anspruch 53, wobei die Schnittstelle mit PCI kompatibel ist.
System nach Anspruch 53, das ferner eine Schalterstruktur, die mit der Schnittstelle gekoppelt ist, umfaßt.
System nach Anspruch 53, das ferner einen Paketprozessor, der mit der Schnittstelle gekoppelt ist, umfaßt.
System nach Anspruch 53, das ferner einen Bus, um Signale mit dem Datenprozessor auszutauschen, umfaßt.
System nach Anspruch 59, das ferner eine Speichervorrichtung, die mit dem Bus gekoppelt ist, umfaßt.
System nach Anspruch 53, wobei der Datenprozessor so ausgelegt ist, daß er eine Medienzugriffssteuerung gemäß IEEE 802.3 durchführt.
System nach Anspruch 53, wobei der Datenprozessor so ausgelegt ist, daß er eine optische Übertragungsnetz-Entrahmung gemäß ITU-T G.709 durchführt.
System nach Anspruch 53, wobei der Datenprozessor so ausgelegt ist, daß er eine Vorwärtsfehlerkorrekturverarbeitung gemäß ITU-T G.975 durchführt.