DE1117920B - Elektronische Schaltkreise zur digitalen Datenverarbeitung - Google Patents

Description

DEUTSCHES

PATENTAMT

N14174 IXc/42m

ANMELDETAG: 8. OKTOB E R 1957

BEKANNTMACHUNG DER ANMELDUNG UND AUSGABE DER
AUSLEGESCHRIFT: 23. NOVEMBER 1961

Die Erfindung betrifft elektronische Schaltungen zur digitalen Datenverarbeitung, insbesondere Magnetkernschaltungen, mit denen fortlaufend logische Operationen während der digitalen Datenverarbeitung durchgeführt werden können.

Bekannt sind in zwei Ebenen angeordnete Magnetkernschaltkreise, in denen während eines Zyklus von Kerntreiberströmen ein in einem Kern der ersten Ebene während einer Periode des Zyklus eingestellte Daten darstellendes Ausgangssignal unmittelbar während einer anderen Periode des Zyklus an eine Eingangswicklung eines Kernes der zweiten Ebene angelegt wird, so daß am Ende des Zyklus der Kern der zweiten Ebene eine binäre Information speichert, die eine Funktion der ursprünglich in dem Kern der ersten Ebene eingestellten Information darstellt.

Die Verwendung dieser bekannten Schaltung in großen Schaltsystemen, beispielsweise in elektronischen Rechenanlagen, ist jedoch mit großen Schwierigkeiten verbunden. Die Magnetkerne sind nämlich als Treiberstromquellen für andere Kerne schlecht geeignet, da sie weder eine konstante Strom- noch eine konstante Spannungsquelle darstellen. Die Eigenschaften der von diesen Quellen abgeleiteten Ausgangssignale werden weitgehend von der Anzahl der aufeinanderfolgenden, umzuschaltenden Kerne bestimmt. Da die Anzahl der umzuschaltenden aufeinanderfolgenden Kerne im allgemeinen eine veränderliche Größe ist, so kann, wenn die maximale Zahl solcher aufeinanderfolgender Kerne nicht sehr eingeschränkt wird, eine zuverlässige Umschaltung der Kerne der zweiten Ebene durch die von einem Kern der ersten Ebene kommenden Treiberströme nicht gewährleistet werden.

Aus dem Gesetz von der Erhaltung der Energie ergibt sich, daß der Gesamtleistungsbedarf eines solchen Systems außerordentlich hoch ist, wenn die von dem Kern der ersten Ebene kommenden Ausgangssignale den Kern der zweiten Ebene sicher umschalten sollen.

Ferner ist die Anzahl der Kerne der ersten Ebene, die mit einem Kern der zweiten Ebene verkoppelt werden können, durch die Anzahl der Eingangswicklungen begrenzt, die der Kern der zweiten Ebene aufnehmen kann.

Durch die Erfindung werden diese Schwierigkeiten und Nachteile der bekannten Anordnung durch eine Übertragungsschaltung beseitigt, welche die Kerne der ersten Ebene von den Kernen der zweiten Ebene wirksam entkoppelt und die Informationsabgabe von den Kernen der ersten Ebene, den Steuerkernen, in die Speicherkerne der zweiten Ebene steuert.

Elektronische Schaltkreise zur digitalen Datenverarbeitung

Anmelder:

The National Cash Register Company, Dayton, Ohio (V. St. A.)

Vertreter: Dr. A. Stappert, Rechtsanwalt, Düsseldorf, Feldstr. 80

Beanspruchte Priorität: V. St. v. Amerika vom 11. Oktober 1956 (Nr. 615 279)

Im Gegensatz zu der bekannten Anordnung, in welcher die Eingabe einer Information in dem Kern der zweiten Ebene über eine Vielzahl von Ausgangswicklungen erfolgt, von denen je eine für jeden Kern der ersten Ebene vorgesehen ist, wird bei der Erfindung die von den Kernen der ersten Ebene gebildete Schaltfunktion in der Übertragungsschaltung zusammengefaßt. Der Ausgang dieser Schaltung ist mit nur einer Steuerwicklung des Kernes der zweiten Ebene verbunden. Außerdem beruht die durch die Übertragungsschaltung auf den Kern der zweiten Ebene ausgeübte Steuerung lediglich auf einer Kompensationswirkung, d. h., der Ausgangsstrom der Übertragungsschaltung dient nur zur Aufhebung der die Umschaltung des (Speicher-) Kernes der zweiten Ebene bewirkenden Treiberströme eines Kerntreiberzyklus. Ebenso stellen die Informationswicklungen auf den (Steuer-) Kernen der ersten Ebene Gegenwicklungen dar, die mit Strömen beschickt werden, welche nicht die Kerne umschalten, sondern eben diese Umschaltung wahlweise unterdrücken.

Gemäß der Erfindung wird ein Schaltkreis geschaffen, der sich durch große Zuverlässigkeit, Wirtschaftlichkeit und einfachen Aufbau auszeichnet.

Da der Übertragungsschaltkreis eine im wesentlichen konstante Treiberstromquelle darstellt, ist die Anzahl der Kerne, die mit Gegenströmen beschickt werden können, weit größer als in der bekannten Anordnung. Dadurch, daß nur eine einzige Gegenwick-

109 740/287

lung auf einem Speicherkern vorgesehen zu werden braucht, kann dieser eine Schaltfunktion beliebigen Schwierigkeitsgrades speichern, d. h., die Anzahl der Steuerkerne, die für einen einzigen Speicherkern verwendet werden können, ist theoretisch unbegrenzt. Durch diese Anordnung lassen sich die beim Aufbau einer komplizierten Kernschaltung ergebenden Schwierigkeiten weitgehendst verringern.

Bekannt ist auch, zur Realisierung logischer Funktionen mit Relais Teilresultate zwischenzuspeichern. In der erfindungsgemäßen Anordnung hat jedoch die aktive Übertragungsschaltung die Aufgabe der Steuerung der exakten Einstellung beliebig vieler Steuer- bzw. Speicherkerne, wobei die Übertragungsschaltung gemäß den Ausgangssignalen dieser Kerne eingestellt wird. Die Steuerung erfolgt durch eine fallweise Kornpensation der Wirkung der Umschaltströme, wodurch die Umschaltung bestimmter Kerne verhindert wird.

Demgemäß geht die Erfindung aus von einem Magnetkernschaltkreis zur Realisierung logischer Funktionen mit einem Speicher- und mindestens einem Steuerkern, die während unterschiedlicher Perioden eines Mehrphasenzyklus mit Treiber- und fallweise Gegensignalen beschickt werden, und mit einem Zwischenspeichermittel; sie ist dadurch gekennzeichnet, daß das Zwischenspeichermittel eine aktive Übertragungsschaltung, beispielsweise ein Flip-Flop ist, die gemäß dem Ergebnis der Abfragung des Speicherkernes im ersten Teil des Zyklus und dem Ergebnis der Abfragung des Steuerkernes im zweiten Teil des Zyklus eingestellt wird und während der Einspeicherung in den Steuer- bzw. Speicherkern abhängig von ihrer Einstellung stromkonstante Gegensignale an den Steuer- bzw. Speicherkern legt, wenn dieser nicht umgeschaltet werden soll.

Einige Ausführungsbeispiele der Erfindung werden nachstehend an Hand von Zeichnungen erläutert, und zwar zeigt

Fig. 1 ein Blockschaltbild einer Serienaddieranordnung, die entsprechend der Technik der vorliegenden Erfindung aufgebaut wurde,

Fig. 2 ein Schaltbild der in Fig. 1 gezeigten Serienaddieranordnung,

Fig. 3 eine Hysteresisschleife des für die Kerne verwendeten Magnetmaterials,

Fig. 4 eine Gruppe von Impulsen, die zum Betätigen der Addierschaltkreise der Fig. 2 in zeitlicher Folge dienen,

Fig. 5 eine gegenüber der in Fig. 4 gezeigten Gruppe zeitlich versetzte Gruppe von Impulsen,

Fig. 6 eine Gruppe von Kurvenformen, die das magnetische Flußmuster der Kerne und die induzierten Spannungen in den Kernabtastleitern darstellen, die durch Anwendung einer magnetomotorischen Kraft von der Größe der Schaltamplitude erzeugt werden,

Fig. 7 ein Blockschaltbild des Registerübertragungsschaltkreises,

Fig. 7 a eine Gruppe von Kurven, die zur Erläuterung der Wirkungsweise des Übertragungsschaltkreises dienen,

Fig. 8 ein Netzwerk zum Erzeugen der Periodensignale W_c und W_s, die zum Steuern des Übertragungsschaltkreises dienen,

Fig. 9 ein Schaltbild des Eingangsverstärkers des Übertragungsschaltkreises,

Fig. 10 ein Schaltbild des Flip-Flops des Übertragungsschaltkreises,

Fig. 10 a ein Schaltbild des Ausgangsverstärkers des Übertragungsschaltkreis-Flip-Flops,

Fig. 11 ein Schaltbild des Treiberverstärkers des Übertragungsschaltkreises,

Fig. 12 ein Beispiel der Addition zweier Binärzahlen, das zur Veranschaulichung der Arbeitsweise der Addierschaltkreise der vorliegenden Erfindung dient,

Fig. 13 eine Gruppe von Kurvenformen, die die an verschiedenen Punkten der Addieranordnung der Fig. 2 während des Additionsvorganges auftretenden Spannungen darstellen,

Fig. 14 ein Addiertabelle, die die Ableitung der logischen Gleichungen zeigt, die durch die Stromkreise der vorliegenden Erfindung dargestellt werden, Fig. 14 a eine Darstellung, in der gezeigt wird, wie die iC-Register-Steuerkerne die Ausdrücke der Boolsehen Gleichung der Übertragsziffer erzeugen,
Fig. 15 ein Schaltbild eines Rechenregisters, das _Zm Erläuterung der Darstellung von verschiedenen logischen Grundoperationen in Übereinstimmung mit den Schaltungsanordnungen der vorliegenden Erfindung dient,

pig. 16 eine Tabelle der Operationen, die der Schaltkreis der Fig. 15 ausführt, um zu zeigen, wie die E-Zähler-Steuerkerne zum Ausführen dieser Operationen durch die Programmsteuerung ausgewählt werden.

Di._e Erfindung betrifft die Anwendung vonMagnetkernen in logischen Schaltungen einer digitalen Rechenmaschine. Deshalb besteht die Erfindung z. B. _aus ^₆₁ Rechenanordnung, die in der Hauptsache drei Register enthält. Jedes Register enthält zwei Reihen von Magnetkernen, eine Reihe dient zum Speichern der binärverschlüsselten Zahlen, die verarbeitet werden sollen, die zweite Reihe dient zum Durchführen der Verarbeitung dieser Zahlen. Jedes Register enthält einen Übertragungsschaltkreis, der später noch beschrieben wird und zum nacheinanderfolgenden Ablesen von Informationen aus den Reihen dient. Dieser Schaltkreis verzögert diese Informationen und formt sie zu Signalen, die eine Ummagnetisierung der Kerne ermöglichen. Das vorliegende Ausführungsbeispiel der Erfindung besteht aus einer Schaltungsanordnung zum Addieren vierstelliger Binärzahlen. Die drei Register werden mit E-Register, F-Register und K-Register bezeichnet. Durch AnWendung dieser drei Register und Steuerung dieser durch von außen zugeführte Zeitsignale und durch die obenerwähnten, innerhalb der Anordnung erzeugten Gegensignale kann diese besondere Schaltungsanordnung eine Serienaddition der vier Binärziffern des Addenden, die in den vier Speicherkernen des F-Zählers gespeichert sind, mit den vier Binärziffern des Augenden, die in den vier Speicherkernen des ZT-Registers gespeichert sind, durchführen. Für diesen Vorgang wird ferner noch der Speicherkern des K-Registers benutzt, in welchem die einzelne Binärziffer eines Übertrages eingestellt wird, der durch eine Teiladdition erzeugt wird. Das Zeitsignal enthält im Ausführungsbeispiel zwei Uhr- und zwei Speicherkernauswählsignale. Die letzteren definieren ZiffernÜbertragungszyklen von gleicher Zeitdauer; sie dienen zum aufeinanderfolgenden Auswählen der zu addierenden Binärziffern, beginnend mit der kleinsten Stellenwertreihe. Die Kombination des Taktsignals mit den Speicherkernauswahlsignalen ergibt für den Ziffernübertragungszyklus jeden Schrittes eines

Datenverarbeitungsvorganges, ζ. B. eine Teiladdition, eine Folge von vier gleich langen Zeitperioden innerhalb jedes Ziffernübertragungszyklus. Diese vier Perioden werden mit »Periode i?_s«, »Periode W_c«, »Periode R_c« und »Periode W_s« bezeichnet. Während der Perioden R_s und R_c werden die Speicher- bzw.

Stellenwertreihe hinzugezählt wird, der im 2£-Register-Speicher gespeichert ist. Es werden hier vierstellige Binärzahlen in Betracht gezogen, aber es versteht sich von selbst, daß die zu entwickelnden 5 Grundsätze auch auf eine Binärzahl beliebiger Größe, die innerhalb des Zahlenbereiches eines digitalen Rechengeräts liegt, von dem diese Addiervorrichtung ein Teil sein möge, ausgedehnt werden kann. Es ist ferner offensichtlich, daß in einer Rechenanlage

Speicherkerne des E-, F- und !^-Registers, die so bewickelt sind, daß sie durch diese Signale eine Zustandsänderung erfahren, werden eingestellt.

Die obigen Operationen gelten für die allgemeine Darstellung arithmetischer Vorgänge, die mittels der Boolschen Schreibweise ausgedrückt werden können. Eine besondere Darstellung des Serienaddiervorgan-

Steuerkerne abgefragt, d. h., es wird abgelesen, und
während der Perioden W_c und W_s werden die Steuerbzw. Speicherkerne eingestellt, d. h., es wird aufgezeichnet. Mit anderen Worten gesagt, werden wäh- 10 die Anzahl der Registerkerne und die Anzahl der mit rend der vier Perioden eines Ziffernübertragungs- den verschiedenen Kernen gekoppelten Leiter wesentzyklus folgende Operationen ausgeführt: Während der Hch größer, wie hier gezeigt, sein kann, wenn eine Periode R_s werden die ausgewählten Speicherkerne Vielzahl logischer Funktionen mittels eines Kunstdes E- und F-Registers und des ^-Registers abgefragt, griffes hergestellt werden müssen, und diese dann und die Übertragungsstromkreise werden entspre- 15 hintereinander mittels »Zeitteilung« (time-sharing) in chend der abgelesenen Ziffern eingestellt; während Übereinstimmung mit einem Schema der Arbeitsder Periode W_c erzeugen die Übertragungsstromkreise weise des Rechengerätes, z. B. Ablauf diagramm, einihrem Zustand entsprechende Gegensignale, und die- geführt werden. Um die Erfindung zu erläutern, entjenigen Steuerkerne aller Register, die so bewickelt halten die Figuren Auszüge von Einrichtungen, mit sind, daß sie durch diese Signale eine Zustandsände- 20 denen addiert werden kann.

rung erfahren, werden eingestellt; während der Pen- Der Einfachheit halber wird angenommen, daß die

odei?_c werden die Steuerkerne sämtlicher Register Speicherkerne des E- und K-Registers auf Null geabgefragt, und sämtliche Übertragungsschaltkreise stellt sind, daß das F-Register mit Ziffern, z. B. aus werden entsprechend den abgelesenen Informationen einem Rechenspeicher, gefüllt wurde. Die Bezeicheingestellt; schließlich erzeugen während der Peri- 25 nungen P₁, P₂, P₃ und P₄ bezeichnen Signale, die ode W_s die Übertragungsschaltkreise ihrem Zustand »Ziffernübertragungszyklen« darstellen. Diese Signale entsprechende Gegensignale, und die ausgewählten bestimmen aufeinanderfolgende Zyklen von Zeitperioden, während jedem von diesen eine der Stellenwertreihen 2°, 2¹, 2³ addiert wird. Der erste Serien-30 arbeitsgang wird während des ersten Ziffernübertragungszyklus ausgeführt und wird durch das Signal P₁ bewirkt. Dieser Additionsvorgang geschieht in der Steuerschaltung 10 der kleinsten (2°) Stellenwertreihe, wobei die entsprechende, im Kern 1 Fs gespeicherte

ges benötigt lediglich geeignete Wicklungen auf den 35 Ziffer des Addenden zu der entsprechenden, im Kern Speicherkernen zum Verhindern einer Kerneinstellung IEs gespeicherten Ziffer des Augenden addiert wird, gemäß der entsprechenden logischen Proportionen um die niedrigste Stellenwertreihe der Summe zu bilder abgeleiteten Gleichung. Dies kann aus einer ein- den. Die Aufeinanderfolge des »Abfragen« und »Einfachen Tabelle, die den Addiervorgang zeigt, ersehen stellen« der Kerne innerhalb eines Zahlenübertrawerden. Die Folgerichtigkeit, mit der das Erzeugen 40 gungszyklus wird, wie bereits erwähnt, durch Taktdieser Signale gesteuert wird, entsteht aus der An- signale C_s und C_c bestimmt. Wie ersichtlich, läuft das

erstere Signal in alle Speicherkerne und das letztere in alle Steuerstromkreise 10 ein. Jedes der Taktsignale arbeitet mit dem Ziffernauswählsignal P₁, welch letz-45 teres sowohl durch die Speicher- als auch durch die Steuerkerne läuft, zusammen, um die Vorgänge, die während jedes Ziffernübertragungszyklus durchzuführen sind, in der richtigen Reihenfolge anzuordnen. Die Summenziffer wird im Kern IEs eingestellt, und ein

Multiplikation usw., unter Verwendung der gleichen 50 etwa sich ergebender Stellenwertreihenübertrag wird in Kerne vorgenommen werden, wenn man geeignete Kern IKs gespeichert. Diejenige Ziffer, die zuvor im Gegensignalwicklungen entsprechend der Boolschen Kern IFs des F-Registers gespeichert wurde, wird erGleichungen der neuen Operation anordnet. Es ist neut dort eingebracht. Letzterer Vorgang verläuft beim das besondere Kennzeichen der Erfindung, daß sie Addieren höherer Stellenwertreihe in derselben Weise, eine derartige vielseitige Verwendungsmöglichkeit be- 55 Mit anderen Worten gesagt, wird die im F-Register entsitzt, wie es bisher noch nicht bekannt ist. haltende Information im vorliegenden Ausführungs-In Fig. 1 wird ein Wirkschaltbild einer Serien- beispiel erneut gespeichert, d. h., daß z. B. die aus addiervorrichtung gezeigt, auf welche die Erkennt- dem Kern IFj über Leiter 17 abgelesene Information nisse der Erfindung angewandt werden. Aus diesem über Leiter 18 in diesen Kern erneut eingebracht Schaltbild sind außerdem die Bezeichnungen der 60 wird. Es braucht keiner besonderen Erwähnung, daß Baugruppen zu ersehen, die später noch im einzelnen auch andere Beispiele ausgeführt werden können, bei gezeigt werden, um die Vorgänge in einem vorhin denen es erwünscht ist, das F-Register auf Null zu erwähnten, ausgeführten Schaltkreis zu erklären. Die stellen, d. h. alle Speicherkerne in den unechten Zugezeigte Addiervorrichtung enthält Mittel zumAddie- stand zu versetzen, oder andere Informationen währen Stellenwertreihe für Stellenwertreihe in einen 65 rend des Additionsvorganges in das F-Register einzu-Akkumulator (E-Register-Speicher), wobei eine Bi- bringen.

närzahl, wie sie im F-Register-Speicher als Addend Der Rest der vierstelligen Addition wird von den

eingestellt ist, zum Übertrag der vorhergehenden Steuerschaltungen 10, die der Reihe nach durch

Ordnung der Steuerkernwicklungen. Es ist von besonderer Bedeutung, daß der Übertragungsschaltkreis jedes Registers von den entsprechenden Speicherund Steuerkernen gemeinsam benutzt wird.

Sobald einmal die Kerne und ihre zugehörigen Elemente für eine bestimmte arithmetische Operation, z. B. Addition, zusammengebaut wurden, können andere arithmetische Operationen, z. B. Subtraktion,

die Ziffernauswahlsignale P₂, P_? und P₄ bestimmt werden, übernommen, so daß die endgültige Summe im Akkumulator (E-Register-Speicherkerne) IEs bis 4Es erzeugt, der Übertrag für die nächste Addition im Speicherkern IKs des ^-Registers eingebracht und der benutzte Addend in den Speicherkernen IFi bis 4Fs des F-Registers erneut eingespeichert wird.

In Fig. 2 wird das Schaltbild einer Serienaddiervorrichtung entsprechend dem Blockschaltbild der Fig. 1 gezeigt. Es stellt die Anwendung der Grundgedanken der Erfindung dar.

Die drei die Addiervorrichtung beinhaltenden Register werden mit E-, F- und K-Register bezeichnet. Alle diese sind mit dem Periodensignalgenerator 16 und mit den Treibersignalgeneratoren 38, 39 und 40 verbunden. Diese Generatoren werden alle von einer gemeinsamen, positiven Quelle 15 gespeist. Die E-, F- und IC-Register enthalten jeweils mehrere Magnetkerne und einen Übertragungsschaltkreis 22 bzw. 23 bzw. 24. Wie gezeigt, werden die in dem E-, F- und IC-Register angeordneten Kerne in zwei Gruppen aufgeteilt: In eine Speichergruppe 25 bzw. 26 bzw. 27 und in eine Steuergruppe 28 bzw. 29 bzw. 30. Die Anzahl der Kerne in den jeweiligen Gruppen ist verschieden. Die Speichergruppe 27 (X-Register) und die Steuergruppe 29 (F-Register) enthalten nur einen einzigen Kern, die Steuergruppe 30 (K-Regjster) enthält drei Kerne, und die restlichen Gruppen enthalten vier Kerne. Es wird später noch gezeigt werden, daß die Anzahl der für eine Speichergruppe benötigten Kerne der Anzahl der in dem Register zu speichernden Binärziffern entspricht, während die Anzahl der für eine Steuergruppe benötigten Kerne der Anzahl der Summenausdrücke der zusammengesetzten logischen Gleichung entspricht, die die Arbeitsweise der Register beschreibt.

Durch die Kerne der Register führen mehrere Leiter. Die Leiter 35, 36 und 37 führen impulsförmige Signale des Steuertaktsignalgenerators 38 bzw. Ziffernauswahlsignalgenerators 39 bzw. Speichertaktsignalgenerators 40 den Kernen zu. Es ist ersichtlich, daß der Leiter 35 das Steuertaktsignal C_c, der Leiter 37 das Speichertaktsignal C_s führt und daß die vier mit 36 bezeichneten Leiter eines der Ziffernauswahlsignaie P₁, P₂, P₃, P₄ enthalten. Jeder der Abtastleiter 47, 48 und 49 läuft durch alle Kerne des jeweiligen Registers und überträgt Impulse von den Kernen zu den Übertragungsschaltkreisen 22 bzw. 23 bzw. 24. Die Leiter 41 bis einschließlich 46 führen die Impulse von den Übertragungsschaltkreisen 22, 23 und 24 zu den Kernen aller Register zurück. Die durch die Kernanordnung führenden Leiter können je nach Erfordernis mit einem Kern induktiv gekoppelt oder in einem solchen Abstand vorbeigeführt werden, daß keine Kopplung mehr auftritt. Die Kopplung erfolgt mittels einer einzigen Windung. Der Kopplungssinn der signalzuführenden Leiter ist so angeordnet, daß ein auf dem Leiter erscheinendes Signal zur Zustandsänderung des Kernes in einer vorgeschriebenen Richtung beiträgt. Die Abtastleiter sind in einer solchen Richtung durch die Kerne geführt, daß eine Kernzustandsänderung ein Signal in diesem Leiter induziert.

Es sei dabei erwähnt, daß die an sich bekannte Anordnung einer gegenphasigen Wicklung des Abtastleiters auf nacheinanderfolgenden Kernen dazu verwendet werden kann, die durch Auswahlimpulse von halber Schaltamplitude beim Durchlaufen nicht ausgewählter Kerne induzierten Spannungen zu kompensieren.

Das verwendete Kernmaterial weist eine annähernd rechteckige Hysteresekurve (B-£f-Kurve) auf, wie in Fig. 3 gezeigt ist. Die beiden Stabilitätszustände werden nach der Kernsättigung erreicht. Es sind dies der positive und negative Remanenzpunkt der Kernmagnetisierung, die hier als »echt« bzw. »unecht« bezeichnet werden.

ίο Die zum Schalten eines Kerns aus dem einen Sättigungszustand, z. B. —B_m, in den anderen Sättigungszustand, z. B. +B_m, erforderliche magnetische Feldstärke H_m ist kritisch. Wird eine Feldstärke, die nur um einen geringen Betrag kleiner als H_m ist, erzeugt, so verändert sich der Sättigungszustand des Kernes nicht wesentlich. Wird jedoch eine Feldstärke, die gleich oder größer ist als H_m, in einer Richtung erzeugt, die bewirkt, daß der Kern eine der gerade vorherrschenden Polarität entgegengesetzte Polariao tat der Sättigung annimmt, dann wird die Polarität der Sättigung plötzlich gewechselt. Die Änderung der magnetischen Induktion B vom echten Zustand in den unechten Zustand verläuft entlang der Hysteresiskurve in Richtung des absteigenden Pfeiles, bei Änderung vom unechten Zustand in den echten Zustand in Richtung des ansteigenden Pfeiles.

In Fig. 2 ist gezeigt, daß bei dem erfindungsgemäßen System jeder der Signale an die Register legenden Leiter mit einer Schaltung verbunden ist, die zu einem bestimmten Zeitpunkt entweder einen Impuls von halber Schaltamplitude oder einen Impuls von der Amplitude 0 erzeugen kann. Solche Leiter, welche durch einen Kern hindurchgehen und diesen in der gleichen elektrischen Richtung koppeln, so daß sich die Wirkungen der darin befindlichen Ströme addieren, werden durch diagonale Markierungen quer zu den Kernen in der gleichen Richtung, z. B. Diagonalen 50 und 51, angezeigt. Diejenigen Leiter, die zu den genannten entgegengesetzt gepolt sind, werden durch diagonale Markierungen der entgegengesetzten Richtung, z. B. Diagonale 52, angezeigt.

Das Umschalten der Kerne erfolgt daher durch gleichzeitiges Zuführen von Stromimpulsen halber Schaltamplitude aus zwei getrennten Quellen. Diese Stromimpulse werden der Einfachheit halber in den folgenden Teilen der Beschreibung mit Halbimpulsen bezeichnet.

Wie bereits beschrieben, handelt es sich bei diesen Halbimpulsen um ein Taktsignal C₅ oder C₀ sowie um ein Ziffernauswählsignal P₁, P₂, P₃ oder P₄. Das Umschalten des Kernes kann verhindert werden, wenn zur selben Zeit, zu der die obigen Impulse erscheinen, ein Halbimpuls aus einer von mehreren Quellen zugeführt wird. Dies kann z. B. ein durch die Übertragungsschaltkreise 22, 23 oder 24 erzeugter Gegensignalimpuls sein.

Befindet sich ein Kern im unechten Zustand, so wird er durch gleichzeitig eintreffende, in der gleichen Richtung wirkende Halbimpulse, die auf einem der Leiter 36 und auf dem Leiter 35 bzw. 37 erscheinen, umgeschaltet. Die Impulse laufen in diesem Fall in der Fig. 2 von links nach rechts. Befindet sich ein Kern im echten Zustand, so wird er durch gleichzeitig eintreffende, von rechts nach links laufende HaIbimpulse in den unechten Zustand geschaltet. Bezeichnet man die letzteren als negative und die ersteren als positive Halbimpulse, so geht daraus beispielsweise für den Kern IEs hervor, daß nur ein positiver

auf jedem der Leiter, die die Signale P₁ und C_s führen, zur selben Zeit erscheinender Halbimpuls den Kern aus dem unechten in den echten Zustand schalten kann und umgekehrt nur ein negativer auf jedem dieser Leiter zur selben Zeit erscheinender Halbimpuls den Kern aus dem echten und in den unechten Zustand schalten kann. Es ist daraus ersichtlich, daß ein Kern, wenn er abgefragt werden soll, mit einem negativen Stromimpuls von ganzer Schaltamplitude, der im folgenden mit Vollimpuls bezeichnet wird, gespeist wird, so daß sich der unechte Zustand einstellt, und daß, wenn ein Kern eingestellt werden soll, er mit einem positiven Vollimpuls gespeist wird, so daß sich der echte Zustand einstellt. Hieraus ergibt sich, daß ein gleichzeitig vom Speichertaktsignalgenerator 40 und vom Ziffernauswählsignalgenerator 39 ausgesandter negativer Halbimpuls Speicherkerne abfragen kann, wogegen ein gleichzeitig von diesen Generatoren ausgesandter positiver Halbimpuls Speicherkerne einstellen kann. In gleicherweise kann ein gleichzeitig vom Steuertaktsignalgenerator 38 und vom Ziffernauswählsignalgenerator 39 ausgesandter positiver Halbimpuls Steuerkerne einstellen, während ein gleichzeitig von den genannten Generatoren aus-Jedes Signal hat eine rechteckige Kurvenform mit solchen Scheitelwerten, z. B. an 54 und 55 des Signals C„ welche positiven oder negativen Halbimpulsen entsprechen. Diese Scheitelwerte sind jeweils während einer Zeit vorhanden, welche etwas größer als die durch das Kernmaterial geforderte Schaltzeit ist. Die negativen Halbimpulse des Signals C_s oder C_c sind mit den negativen Halbimpulsen des Signals P₁, P₂, P₃ oder P₄ in Phase. Die positiven Halbimpulse der genannten Signale sind ebenfalls miteinander in Phase. Beide Halbimpulse, d. h. negative oder positive, treten zweimal während eines Ziffernübertragungszyklus auf. Die Periode, während der negative Halbimpulse auftreten, wird mit R_s bzw. R_c bezeichnet. Die durch das Auftreten positiver Impulse gekennzeichnete Periode wird mit W_c bzw. W_s bezeichnet. Bei diesen Bezeichnungen zeigt der Index »c« an, daß ein Steuerkern ausgewählt wird, während der Index »5« die Auswahl eines Speicherkernes anzeigt. Fig. 5 zeigt eine versetzte Gruppe von Kurvenformen, welche die gleiche Aufeinanderfolge von Abfragen und Einstellen der Kerne bewirkt. Bei dieser Figur werden der Einfachheit halber Signale P₁, P₂, P₃ und P₄ allgemein als Signal P bezeichnet. Bei die-

gesandter negativer Halbimpuls Steuerkerne abfragen 25 ser Anordnung ist jedoch zu beachten, daß der Wick

Bei weiterer Bezugnahme auf die hier verwendete Terminologie ist ersichtlich, daß ein in dem echten Zustand befindlicher Kern als ein solcher angesehen wird, der eine binäre Ziffer »Eins« speichert, und daß dieser Zustand beispielsweise für den Kern lungssinn der Wicklungen demjenigen der Wicklungen, die für die Kurvenformen der Fig. 4 benötigt werden, entgegengesetzt sein müßte. Mit anderen Worten gesagt, kann bei dieser Impulsgruppe ein gleichzeitiges Auftreten von negativen Halbimpulsen ein Einstellen eines Steuerkernes bewirken, während ein gleichzeitiges Auftreten vonpositivenHalbimpulsen ein Abfragen eines Steuerkernes zustande bringen kann. In Fig. 6 ist eine Gruppe von Kurvenformen dar-

IEs symbolisch mit IE_s bezeichnet wird, wogegen ein in dem unechten Zustand befindlicher Kern als ein solcher angesehen wird, der eine binäre

Ziffer »Null« speichert, und dieser Zustand beispiels- 35 gestellt, die die Wirkung einer magnetomotorischen weise für den Kern IEj symbolisch als IjE/ bezeich- Kraft von der Größe der Schaltamplitude (d. h. ein net wird. Bei Verwendung der Bezeichnungen der
Boolschen Algebra, d. h. von Ausdrucken für die
Ausgänge der Übertragungsstromkreise, wird das zum

40

Einstellen dieses Kerns in den echten Zustand erforderliche Signal mit te_s bezeichnet, wogegen das zum Abfragen dieses Kernes, d. h. zum Herstellen des unechten Zustandes, erforderliche Signal, welches in diesem Ausführungsbeispiel am Ende einer jeden W_c- und fF_s-Periode erscheint, mit _ole_s bezeichnet wird. Aus der Fig. 2 ist ersichtlich, daß die durch den Ziffernauswählsignalgenerator 39, den Steuertaktsignalgenerator 38 und den Speichertaktsignalgenerator 40 erzeugten Signale durch eine gemeinsame Impulsquelle 15 synchronisiert werden. Diese Quelle 15 kann ein Multivibrator oder eine ähnliche Einrichtung sein, die mit ungefähr 40OkHz Wiederholungsfrequenz zu arbeiten vermag. Derartige Quellen sind bekannt und werden hier nicht im einzelnen beschrieben.

Ferner ist zu erkennen, daß das »Oder«-Gatter 20 durch den Periodensignalgenerator 16 mit Signalen W_c und W_s beliefert wird. Der Generator 16 weist ein Netzwerk auf, dessen Ausgänge Rechtecksignale mit Vollimpuls läuft durch die Kernwicklung) auf den Kernzustand zeigt. Diagramm I zeigt den Gesamtstrom, der während eines Ziffernübertragungszyklus (Fig. 4) an einen Speicherkern, z. B. Kern IEs (Fig. 2), angelegt wird, in der Annahme, daß entgegenwirkender Strom (Gegenstrom) vorhanden ist. Es ist ersichtlich, daß ein negativer Vollimpuls 56 während der Periode R_s und ein positiver Vollimpuls 57 während der Periode W_s und eine Impulslücke 58 während der Perioden W_c und R_c vorhanden ist. Das sich ergebende Flußmuster für einen vorangegangenen echten Zustand des Kerns ist im Diagramm II gezeigt. Es ist zu erkennen, daß die Flußmusteränderungen, wie z. B. Abfall 62 und Anstieg 63, entlang der Hysteresisschleife der Fig. 3 entsprechend der Änderung der Impulsamplitude erfolgen. Diagramm III ist eine Kurve der auf Leiter 47 des Kerns IEs (Fig. 2) als Ergebnis des sich verändernden Flußmusters induzierten Spannung. Es ist zu erkennen, daß die Phasenbeziehung so angeordnet ist, daß ein negativer Vollimpuls 56 (Diagramm I) beim Abfragen eines Kerns und dadurch erfolgendem Schalten in den unechten Zustand einen negativen Impuls 73

einer Amplitude von 0 bis —10 V sind, die so syn- 60 induziert, während ein positiver Vollimpuls 57 beim

chronisiert sind, daß sie auf den jeweiligen Leitern während der Perioden W_c und W_s erscheinen. Diese Anordnung ist an sich bekannt und wird nicht weiter beschrieben.

Fig. 4 zeigt die Gruppe von Impulsformen, welche, wenn sie synchron erzeugt werden, nacheinander solche Kerne abfragen und einstellen können, durch welche die diese Impulse aufweisenden Leiter führen.

Einstellen eines Kerns in den echten Zustand einen positiven Impuls 70 induziert. Diagramm III zeigt außerdem Impulse, z. B. Impuls 69 mit niedriger Amplitude, die dann erzeugt werden, wenn die magnetische Induktion vom Sättigungspunkt B_M zum Remanenzpunkt B_R verändert wird. Die Diagramme IV, V und VI stellen ähnliche Kurven für einen Steuerkern, z. B. Kern IEc (Fig. 2), dar.

109 740/287

In der Technik ist es an sich bekannt, wie Rechtecksignale, ζ. B. Signale C_s, C₀ und P₁ bis einschließlich P₄, erzeugt werden. Es müßte daher genügen, darauf hinzuweisen, daß jedes dieser Signale eine wiederkehrende Rechteckform mit Impulshöhen von halber Stromamplitude darstellt, wenn sie auf ihren entsprechenden Leitern erscheinen. Die Kurvenformen der Fig. 4 mögen hier zur Erläuterung dienen. Es sei weiterhin bemerkt, daß das Signal C₀ die gleiche Form wie das Signal C_s besitzt, jedoch gegenüber dem letzteren um zwei Perioden verschoben ist. Ferner sei bemerkt, daß jedes dieser Signale über die Hälfte des Ziffernübertragungszyklus hinweg eine Impulslücke aufweist. Außerdem ist zu beachten, daß die Signale P₁, P₂, P₃ und P₄ nacheinander auf ihren entsprechenden Leitern erscheinen. Sie sind jedoch stets synchron mit den Signalen C_s und C₀, wie gezeigt, wirksam. Hieraus folgt, daß jedes der genannten P-Signale nur während jedes vierten Ziffernübertragungszyklus wirksam ist, daß es jedoch durch Verbindung mit den Signalen C_s und C_c wirksam ist, um die vier wiederkehrenden Perioden R_s, W₀, R₀ und W_s herzustellen.

In Verbindung mit Fig. 2 wurde es bereits beschrieben, daß die auf den Abtastleitern 47, 48 und 49 als Ergebnis einer Kernzustandsänderung erzeugten Impulsspannungen die Einbringungen für die Übertragungsschaltkreise 22 bzw. 23 bzw. 24 darstellen und daß die Übertragungsschaltkreise vollkommen übereinstimmend aufgebaut sind. Diese Schaltkreise werden nunmehr unter Bezugnahme auf den Übertragungsschaltkreis 22 des Ε-Registers, wie in Fig. 7 gezeigt, beschrieben.

Die von dem Leiter 47 übertragenen Spannungsimpulse stellen eine Einbringung für den Verstärker 60 dar. Der Verstärker 60 wird durch ein zweites Eingangssignal W₀ + W_s vom »Oder«-Gatter 20 aus geöffnet bzw. gesperrt, so daß ein auf dem Leiter 47 befindliches Signal hindurchgehen kann bzw. nicht hindurchgehen kann. Das genannte Eingangssignal sperrt den Verstärker 60 während der Perioden W₀ und W_s, so daß nur die Signale des Leiters 47, die während der Perioden R_s und R_c entstehen, in verstärkter Form auf dem Leiter 61 auftreten. Das Signal des Leiters 61 stellt eine Einbringung für den Flip-Flop El dar und wird mit e_± bezeichnet. Der Flip-Flop El ist in bekannter Art aufgebaut und kann nur mittels negativer Spannungsimpulse, die abwechselnd an zwei Eingänge angelegt werden, von einem seiner bistabilen Zustände in den anderen geschaltet werden. Die Einbringung e_x versetzt den genannten Flip-Flop in den echten Zustand. Der Flip-Flop El wird mittels einer Einbringung ₀e₁₅ die durch die logische Summe W₀ + W_s dargestellt wird, in seinen unechten Zustand gebracht. Das eigentliche Umschalten erfolgt durch die durch die abfallende Flanke dieser Kurvenformen erzeugten negativen Impulse, d. h. bei Beendigung einer der Perioden W₀ oder W_s. Der Flip-Flop El kann also durch eine Zustandsänderung eines der E-Register-Kerne während der Perioden R_s und R₀ in den echten Zustand geschaltet werden. Wenn dies der Fall ist, dauert dieser Zustand bis zum Ende der Perioden W₀ bzw. W_s an.

Der Flip-Flop El ist durch zwei Ausgänge gekennzeichnet. Der eine Ausgang E₁ auf dem Leiter 74 führt nur dann hohe Spannung, wenn der Flip-Flop in seinem echten Zustand ist. Der andere Ausgang E₁' auf dem Leiter 66 führt nur dann hohe Spannung, wenn sich der Flip-Flop in seinem unechten Zustand befindet. Die Ausbringungen beider Ausgänge werden durch gleichartige Verstärker verstärkt und umgekehrt, und zwar die erstere durch Verstärker 72 und die letztere durch Verstärker 71. Bei Betrachtung des Verstärkers 71 als Beispiel ist es ersichtlich, daß sein Eingang ebenfalls durch das Signal W₀ + W_s geöffnet wird. Auf Grund der Schaltungsanordnung des Verstärkers 71 kann ein Signal des Leiters 66 jedoch nur während der Perioden W₀

ίο und W'_s durchlaufen, während der Perioden R_s und R_c wird der Verstärker gesperrt. Die Ausbringung des Verstärkers 71, die ebenfalls als Ausbringung E₁ bezeichnet wird, stellt gleichzeitig die Einbringung für den Treiberverstärker 68 auf dem Leiter 65 dar. Der Treiberverstärker 68 erzeugt einen Strom in dem Leiter 42, der mit dem Eingangsstrom in Phase ist. Die Amplitude dieses Stromes entspricht einer halben Kernschaltungsamplitude i/2. Dieser Strom wird ebenfalls mit E₁ bezeichnet. Der Treiberverstärker 67 ist genauso aufgebaut wie der Treiberverstärker 68 und erzeugt einen Strom i/2 auf dem Leiter 41, sobald er eine Einbringung empfängt, d. h., sobald sich der Flip-Flop El während der Perioden W₀ und W_s in seinem unechten Zustand befindet. Dadurch kann immer nur eine der Ubertragungsschaltkreisausbiingungen, nämlich E₁' oder E₁, während der Perioden W₀ und W_s auf dem Leiter 41 bzw. 42 erscheinen. Die Leiter 41 und 42 führen durch die Registerkerne (Fig. 2) und sind so mit den ausgewählten Kernen gekoppelt, daß die genannten Signale das Einstellen der Kerne verhindern können.

Die Fig. 7 a enthält Kurven, die die Arbeitsweise des Übertragungsschaltkreises 22 für zwei typische Ziffernübertragungszyklen noch genauer erläutern. Es wird angenommen, daß das Abfragen der E-Register-Kerne während zweier aufeinanderfolgender Abfrageperioden R_c und R_s erfolgreich war, was durch die gezeigten negativen Impulse 80 und 82 der e_t-Kurvenform des Leiters 61 (Fig. 7) angezeigt wird. Der Verstärker 60 (Fig. 7) ist während der genannten Perioden wirksam, so daß die Impulse 80 und 82 Schaltimpulse 84 bzw. 86 zum Schalten des Flip-Flops El in den echten Zustand erzeugen. Am Ende jeder Einstellungsperiode, d. h. beim Erscheinen der abfallenden Flanke der Impulse W₀ und W_s, wie z. B. 87, 88 und 89, werden Impulse, wie z. B. 90, 91, 92, zum Schalten des Flip-Flops El in seinen unechten Zustand erzeugt. Der Ausgang E₁ auf dem Leiter 74 führt beim Auftreten der Impulse 84 und 86 hohe und beim Auftreten der Impulse 91 und 92 niedrige Spannung. Der Ausgang E₁ auf dem Leiter 66 führt beim Auftreten der Impulse 84 und 86 niedrige und beim Auftreten der Impulse 91 bzw. 92 hohe Spannung. Da die Verstärker 71 und 72 während der Abfrageperioden abgeschaltet sind, führt während der Periode W_s des ersten Ziffernübertragungszyklus und während der Periode W₀ des zweiten Ziffernübertragungszyklus der Ausgang E₁ auf dem Leiter 65 hohe Spannung und der Ausgang E₁' auf dem Leiter 65 α

niedrige Spannung. Daraus folgt, daß der Ausgang E₁ auf dem Leiter 42 in gleicher Weise hohe und der Ausgang E₁ auf Leiter 41 in gleicher Weise niedrige Spannung nur während der genannten Perioden führt. So wird also auf Grund einer Zustandsänderung eines E-Register-Steuerkernes während der Periode R_c des ersten Ziffernübertragungszyklus beispielsweise ein Gegensignalhalbimpuls 93 (E₁) während der nächsten Periode W_s an den entsprechenden Ausgang der

E-Register-Übertragungsschaltung gelegt. Erfolgt jedoch keine Zustandsänderung eines ^-Register-Kernes, wie z. B. während der Periode R₀ des zweiten Ziffernübertragungszyklus, so wird ein Gegensignalhalbimpuls 94 (E₁') während der nächsten Periode W_s an den entsprechenden Ausgang der E-Register-Übertragungsschaltung gelegt.

Fig. 8 zeigt das »Oder«-Gatter 20, welches die als Einbringung an die Übertragungsschaltkreise 22, 23 und 24 gelegte logische Summe W₁. + W_s erzeugt. Die Einbringungen W₀ und W_s des »Oder«-Gatters 20 werden zwecks Erzeugung von Rechteckimpulsen zwischen den Spannungen 0 und —10 V begrenzt. Es ist bekannt, daß dieser Schaltkreis so arbeitet, daß das Ausgangssignal W₀ 4- W_s —10 V Spannung aufweist, falls nicht die eine oder alle beide Einbringungen W₀ oder W_s 0 V Spannung aufweisen. In diesem Falle weist dann das Ausgangssignal W₀ + W_s ebenfalls 0 V Spannung auf. Die Erzeugung von Einbringungen für dieses Netzwerk erfolgt durch Zusammenlegung der Ausgänge zweier Flip-Flops, deren Eingänge synchron mit dem Signal C_s geschaltet werden. Da Schaltkreise zum Erzeugen solcher Einbringungen dem Fachmann bekannt sind, wird von einer weiteren Erläuterung abgesehen.

Einzelheiten über die die Übertragungsschaltkreise 22, 23 und 24 enthaltenden Schaltkreise werden anschließend unter Bezugnahme auf den E-Register-Übertragungsschaltkreis 22 der Fig. 7 beschrieben.

Der Verstärker 60 wird in Fig. 9 schematisch als einstufiger Verstärker mit zwei Eingängen dargestellt. Der eine Eingang ist der Leiter 47, auf welchem negative Spannungsimpulse erscheinen, sobald ein Kern des Ε-Registers seinen Zustand ändert. Dieser Eingang ist entsprechend der gezeigten Polarität mittels eines Transformators 64 mit der Basis des Transistors 59 gekoppelt. Der andere Eingang kommt vom »Oder«-Gatter 20 und ist mit dem Emitter des Transistors 59 verbunden. Über diesen Eingang wird der Transistor 59 gesperrt, wenn der Emitter gegenüber der Basis positiv ist, d. h. wenn während der Perioden W_s oder W₀ OV Spannung angelegt wird. Es wird also ein durch eine Zustandsänderung eines E-Register-Kernes erzeugter Impuls auf dem Leiter 47 nur während der Perioden R_s oder R₀ im Verstärker 60 verstärkt und erscheint dann auf dem Leiter 61 als Einbringung e_t für den Flip-Flop El. Der Verstärker 60 verstärkt den ankommenden Impuls auf eine Amplitude von 10 V. Der Ausgang des Verstärkers 60 enthält auf dem Leiter 61 ein verstärktes negatives Signal, sobald ein negativer Eingangsimpuls von genügend großer Amplitude erscheint. Wie bekannt, besitzt der Transistor 59 die Eigenschaft, Impulse mit niedrigem Spannungspegel, z. B. den Impuls 69 des Diagramms III der Fig. 6, zu unterdrücken. Diese Impulse werden durch Änderung der magnetischen Induktion vom Sättigungspunkt zum Remanenzpunkt erzeugt. Es ist erwünscht, daß nur solche Impulse, wie z. B. der Impuls 70 des Diagramms III, die durch Kernumschaltung verursacht werden, durch den Verstärker 60 gehen.

Hieraus ist somit ersichtlich, daß die echte Einbringung e_t für den Flip-Flop El negative Impulse enthält, die nur während der Perioden R_s oder R_c auftreten können.

Der in Fig. 10 schematisch gezeigte Flip-Flop El ist in bekannter Weise aufgebaut und besitzt zwei kreuzweise gekoppelte Transistoren, wodurch ein Zustand der Leitfähigkeit so lange aufrechterhalten wird, bis ein an die Basis des leitenden Transistors gelegter negativer Impuls ein Umschalten in den anderen Zustand der Leitfähigkeit bewirkt. Befindet sich der Flip-Flop El in unechtem Zustand, d. h. der Ausgang E₁ auf dem Leiter 74 weist — 8 V Spannung und der Ausgang E₁' auf dem Leiter 66 +2 V Spannung auf, und erscheint ein negativer Impuls e_x auf dem Leiter 61, so steigt die Spannung des Ausganges E₁ plötzlich auf +2V, und gleichzeitig fällt die Spannung des Ausganges E₁' auf — 8 V ab. Der Flip-Flop El wird somit in den echten Zustand geschaltet und verbleibt in diesem Zustand, bis er durch einen negativen Impuls _oe_v der bei Beendigung der Perioden W₀ oder W_s auftritt, in den unechten Zustand geschaltet wird.

Jede der Ausbringungen E₁ und E₁' des Flip-Flops El wird in den Verstärkern 72 bzw. 71 verstärkt und umgekehrt. Die genannten Verstärker sind einander gleich. Zur Erläuterung wird der Verstärker 71 in Fig. 10 a gezeigt.

Der Verstärker 71 dient zur einstufigen Verstärkung einer Einbringung auf dem Leiter 66. Der genannte Verstärker wird nur dann geöffnet, wenn der Emitter des Transistors 75 eine Spannung von 0 V aufweist, d. h. nur während der Perioden W₀ oder W_s. Während der Perioden R_s oder R_c beträgt die Ausgangsspannung auf dem Leiter 65 stets —10 V. Während der Perioden W₀ oder W_s steigt die Spannung nur dann auf OV, wenn sich der Flip-Flop El im unechten Zustand befindet.

Fig. 11 zeigt einen Treiberverstärker 68, der als zweistufiger Verstärker in bekannter Weise aufgebaut ist. Er dient zum Erzeugen der verhältnismäßig hohen Halbimpulse, die zum Verhindern einer Kernumschaltung dienen. Die Einbringung befindet sich auf dem Leiter 65 des Verstärkers 71 (Fig. 10 a), und die mit ihr in Phase stehende Ausbringung, die ebenfalls als Signal E₁ bezeichnet wird, erscheint auf dem Leiter 42, der durch die Register (Fig. 2) führt. Der Treiberverstärker 67 der Fig. 7 ist genauso wie der Treiberverstärker 68 aufgebaut. Er erzeugt auf dem Leiter 41 den Gegensignalimpuls, der mit E₁' bezeichnet wird.

Zusammenfassend kann gesagt werden, daß die Übertragungsschaltkreise 22, 23 und 24 (Fig. 2) nach einem vorbezeichneten Schema dem E-, F- und if-Register Gegensignalhalbimpulse liefern, wie nachstehend beschrieben wird. Ändert während einer Abfrageperiode (Periode R_s oder R₀) ein Kern seinen Zustand, so erscheint während der folgenden Einstellperiode (Periode W₀ oder W_s) auf dem Leiter 42 bzw. 44 bzw. 46 des den Kern enthaltenden Registers ein Gegensignal. Ändert während einer Abfrageperiode keiner der Kerne seinen Zustand, so erscheint während der folgenden Einstellperiode auf dem Leiter 41 bzw. 43 bzw. 45 ein Gegensignal. Eine Zustandsänderung der Kerne während der Einstellperioden hat jedoch keinerlei Wirkung, da die entstehenden Signale nicht in den Übertragungsschaltkreis eingebracht werden können.

Ein Blick auf die Verdrahtungsanordnung der Kerne der Register der Fig. 2 zeigt, daß die Kerne durch verschiedene Ubertragungsschaltkreis-Gegensignale, die während der Einstellperioden W₀ und W_s eines Ziffernübertragungszyklus erzeugt werden, betätigt werden können. Die nachstehenden Tabellen Ia, Ib und Ic führen die Kerne jedes Registers auf und

zeigen die Gegensignalausgänge der Übertragungsschaltkreise, mit denen jeder Kern in Verbindung steht, an. Die Tabellen führen ferner die Perioden auf, während deren die genannten Gegensignale die Kerne einstellen können.

Es ist zu beachten, daß die Steuerkerne eines Registers sich vor der Periode W₀ stets im »Null«-Zustand befinden und während jeder Periode W₈ in den »Eins«-Zustand gebracht werden können, wenn keines der entsprechenden Gegensignale wirksam wird.

Es ist ferner zu beachten, daß die ausgewählten Speicherkerne des Registers sich vor der Periode W₈ ebenfalls im »Nulk-Zustand befinden, da etwaige in den Kernen gespeicherte »Einsen« während der vorausgegangenen Periode R₈ abgelesen wurden. Somit können diese Kerne während einer durch ein P-Signal ausgewählten Periode W₈ in den »Eins«-Zustand gebracht werden, wenn keine entsprechenden Gegensignale wirksam sind.

Tabelle Ia
Ε-Register

	K.erne	Signale, die ein	Periode,
		Einstellen	während der ein
	IEc	der Kerne ver	Kern eingestellt
	2Ec	hindern können	werden kann
Steuer- ί	3Ec	F '■ F '· K '	Wc
kerne ... .<	4Ec	E1'; F1; K1	wc
	IEs 2Es	E1; F1; K1	wc
I	3Es	E1, F1; K1	Wc
Speicher- ί kerne ... .J	AEs	Ei Ei	P1W8 P2W8
	Ei	P,W8
1	F'	p*ws

Tabelle Ib
F-Register

	Kerne	Signale, die ein	Periode,
		Einstellen	während der ein
		der Kerne ver	Kern eingestellt
	IFc	hindern können	werden kann
Steuer	IFs 2Fs
kerne	3Fs	Fi	W0
Speicher- ί kerne ... J	4Fs	Fi Fi	P1W5 P2W3
I	Fi	P W
	Fi	P W

Tabelle Ic
üC-Register

	(	.Kerne	Signale, die ein	Periode,
	I		Einstellen	während der ein
		IKc	der Kerne ver	Kern eingestellt
		2Kc	hindern können	werden kann
Steuer		3Kc	E1'; Fi	Wc
kerne ...			E1'; Ki	Wc
	IKs	F1'; K1'	W0
Speicher
kerne ...	K1'	Ws

Die Perioden des Ziffernübertragungszyklus erscheinen, wie vorher bereits beschrieben, in der Reihenfolge R₈, W₀, R₀ und W_s. Es ist somit unter Bezugnahme auf die in Tabelle I a gezeigten E-Register-Kerne zunächst zu beachten, daß der Kern IEs während der Periode P₁ W_s seinen echten Zustand einnimmt, d. h. eine »Eins« speichert, wenn nicht zur selben Zeit ein Gegensignal E₁' erzeugt wird. Das Signal E₁' wird während der Periode W_s nicht erzeugt,

ίο wenn mindestens einer der Kerne IEc bis einschließlich 4Ec während der vorausgegangenen Periode P₁R₀ erfolgreich abgefragt, d. h. eine »Eins« abgelesen wurde. Aus diesem Grunde muß einer dieser Steuerkerne während der Periode P₁ W_c eingestellt werden, so daß ein etwaiges Einstellen des Kernes IEs während der Periode P₁W₅ in den echten Zustand ermöglicht wird.

Die folgende Beschreibung gilt für jeden der Kerne 2Es, 3Es und 4Es und zeigt, daß jeweils einer dieser

ao Kerne durch die Signale P₂, P₃ bzw. P₄ ausgewählt wurde, so daß diese Kerne mit allen Steuerkernen IEc bis einschließlich 4Ec zusammenarbeiten.

Die Arbeitsfolge der Schaltkreiselemente der Fig. 2 wird nun für den ersten Ziffernübertragungszyklus P₁

einer Addition allgemein beschrieben. Während dieses Additionsvorganges wird der Endzustand des Kernes IEs (Teilsumme) als Funktion der Anfangszustände der Kerne IEs (Augend), IFs (Addend) und IiCs (Übertrag) [s. Tabelle Ia] dargestellt. Es ist ersichtlich, daß ein sich im echten Zustand befindlicher Kern eine »Eins« und ein sich im unechten Zustand befindlicher Kern eine »Null« speichert.

Soll der Kern IEc während der Periode W_c eingestellt, d. h. in den echten Zustand gebracht werden, so darf kein Gegensignal E₁', F₁' oder K₁ (Tabelle Ia) erzeugt werden. Aus diesem Grunde befindet sich der Kern IEs am Ende des Ziffernübertragungszyklus nur dann im echten Zustand, wenn sich alle drei Kerne IEs, IFs und IKs während der Periode R_s im echten Zustand befanden. Die entsprechende logische Gleichung lautet

Mit anderen Worten speichert der Kern IEs schließlieh nur dann eine »Eins«, wenn die Kerne IEs, IFs und IiCs anfänglich jeweils eine »Eins« gespeichert hatten.

Soll der Kern 2Ec während der Periode W_c eingestellt werden, so darf kein Gegensignal E₁', F₁ oder K₁ erzeugt werden. Aus diesem Grunde befindet sich der Kern IEs am Ende des Ziffernübertragungszyklus nur dann im echten Zustand, wenn sich der Kern IEs im echten und die Kerne IFs und IKs während der Periode R₈ im unechten Zustand befanden. Die entsprechende logische Gleichung lautet

Ie₅ = I E₅IFZlK/.

Mit anderen Worten speichert der Kern IEs schließlich nur dann eine »Eins«, wenn der Kern IEs anfänglich eine »Eins« und die Kerne IFs und IKs anfänglich eine »Null« gespeichert hatten.

Soll der Kern 3Ec während der Periode W_c eingestellt werden, so darf kein Gegensignal E₁, F/ oder K₁ erzeugt werden. Aus diesem Grunde befindet sich der Kern IEs am Ende des Ziffernübertragungszyklus nur dann im echten Zustand, wenn sich der Kern IFs im echten und die Kerne IEs und IKs

während der Periode R_s im unechten Zustand befanden. Die entsprechende logische Gleichung lautet

U_S = 1E/1F_S1K/.

Mit anderen Worten speichert schließlich der Kern IEs nur dann eine »Eins«, wenn der Kern I
anfänglich eine »Eins« und die Kerne IEs und
anfänglich eine »Null« gespeichert hatten.

Soll der Kern 4 Ec während der Periode W_c eingestellt werden, so darf kein Gegensignal E₁, F₁ und K₁ erzeugt werden. Aus diesem Grunde befindet sich der Kern IEs am Ende des Ziffernübertragungszyklus nur dann im echten Zustand, wenn sich der Kernig im echten und die Kerne IEs und IFi während der Periode R_s im unechten Zustand befanden. Die entsprechende logische Gleichung lautet

U_S = 1E/1F/1K_S.

Mit anderen Worten speichert schließlich der Kern IEs nur dann eine »Eins«, wenn der Kern IiTi anfänglich eine »Eins« und die Kerne IEs und IFj anfänglich eine »Null« gespeichert hatten.

Die vier Ausdrücke für eine Teiladdition können so zusammengesetzt werden, daß sie einen vollständigen Ausdruck für Bedingungen ergeben, die erfüllt sein müssen, wenn in einem der Kerne IEs bis 4 Es eine Eins eingestellt werden soll.

Die entsprechende logische Gleichung lautet:

Ie₅ = 1E_S1F_S1K_S + 1E_S1F_S'XK_S' +
+ lE/lF/lKr

30

Dieser ganze Ausdruck kann so ausgelegt werden, daß der Kern IEj schließlich eine »Eins« speichert, wenn alle drei Kerne IEs, IFs und IKs oder auch nur einer von ihnen bereits eine »Eins« speichern.

Es liegt auf der Hand, daß die gleiche Ableitung auch den Zustand der anderen Stellenwertreihen der Endsumme beschreibt, da alle Steuerkerne in jedem Register zusammenarbeiten und dadurch den Zustand jedes Speicherkernes bestimmen. Wenn daher die allgemeinen Symbole Es, Fs und Ks zur Bezeichnung der jeder Stellenwertreihe zugeordneten E-, F- und K-Register-Speicherkerne verwendet werden, bekommt der obige Ausdruck folgende Form:

e = E_SF_SK_S + E_SF/K/ + E/F₁K/ + E/F/K₉.

Fig. 14 zeigt die allgemeine Addiertabelle, und es ist zu ersehen, daß die Anordnung der Steuerkerne und Gegenwicklungen in Fig. 2 mit dem von der Tabelle ableitbaren Addierausdruck übereinstimmt.

Die logische Funktion des Addiervorganges wird nachstehend unter Bezugnahme auf die Fig. 12 und 13, weiche die Wirkungsweise der Elemente der Fig. 2 darstellen, eingehend beschrieben.

Fig. 12 zeigt, wie die Binärzahl 1011, die den im F-Register gespeicherten Addenden darstellt, zu der Binärzahl 0110, die den im E-Register gespeicherten Augenden darstellt, addiert wird. Der »alte« Übertrag 0 ist im isT-Register gespeichert. Die Ziffern der vier niedrigsten Stellenwertreihen der Summe 10001 werden im £-Register eingespeichert. Der Addend 1011 wird erneut im F-Register und der »neue« Übertrag 1 wird im !^-Register eingespeichert. Durch Teiladditionen der Stellenwertreihen 2°, 2¹ und 2² erzeugte Überträge zwischen den Stellenwertreihen werden mit Fortschreiten des Additionsvorganges entsprechend im X-Register eingespeichert.

Die Fig. 13 enthält graphische Darstellungen der Kurvenformen, die die Wirkungsweise der Schaltkreiselemente der Fig. 2 bei Durchführung des Additionsvorganges der Fig. 12 erläutern.

Wie bereits erwähnt, sind vier Ziffernübertragungszyklen notwendig, um den vierstelligen binären Addenden in den Akkumulator zu addieren, wobei die Ziffern der Stellenwertreihe 2° während des Zyklus P₁, die Ziffern der Stellenwertreihe 2¹ während des Zyklus P² usw. addiert werden. Die Ziffern jeder Stellenwertreihe werden in getrennten Speicherkernen gespeichert, wobei die Ziffern der Stellenwertreihe 2° in den Kernen IEs und IFj, die Ziffern der Stellenwertreihe 2¹ in den Kernen 2 Es und 2Fj usw. gespeichert werden. Während des Zyklus P₁ wird dann die im Kern IFj gespeicherte Ziffer zu der im Kern IEs gespeicherten Ziffer addiert. Die Summenziffer wird im Kern IEs eingespeichert, der Übertrag für die nächsthöhere Stellenwertreihe wird im Kern IKs eingespeichert, und die ursprünglich im Kern IFj eingespeicherte Ziffer wird erneut in diesen eingebracht.

Unter Bezugnahme auf die Periode R_s des Zyklus P₁ zeigen somit die Kurvenformen der Fig. 13, daß während der genannten Periode R_s eine Ziffer 0 aus dem Kern IEs, eine Ziffer 1 aus dem Kern IFj und eine Ziffer 0 aus dem Kern IKs abgelesen wird. Als Folge des Ablesens dieser Ziffern weisen die Ausgänge E₁', F₁ und K₁' der Übertragungsschaltkreise 22 bzw. 23 bzw. 24 während der Periode W_c, wie gezeigt, jeweils eine hohe Spannung auf. Die Steuerkerne des in Fig. 2 gezeigten Registers sind so bewickelt, daß bei dieser Zusammensetzung der wirksamen Gegensignale der Kern 3Ec im E-Register und der Kern IFc im F-Register nicht beeinflußt werden und aus diesem Grunde während der Periode W_c in den eine »Eins« darstellenden Zustand gebracht werden. Das Ablesen dieser Steuerkerne während der Periode R_c bewirkt somit, daß die Ausgänge E₁, F₁ und K₁' der entsprechenden Übertragungsschaltungen während der Periode W_s hohe Spannung aufweisen. Diese wirksamen Gegensignale bewirken daher, daß während der Periode W_s eine »1« entsprechend der Summenziffer (2°) im Kern IEs des Ε-Registers eingestellt wird, daß eine aus dem Kern IFj des F-Registers abgelesene »1« erneut in denselben eingebracht wird und daß ferner der Kern IjRTj in einem eine »O«-Übertragsziffer darstellenden Zustand belassen wird.

Der Arbeitsgang der Schaltkreise während des Zyklus P₂, während welchem die im Kern 2 Fj gespeicherte Ziffer zu der im Kern2Z?j gespeicherten Ziffer addiert wird, wobei die im Kern IKs gespeicherte Ziffer des »alten« Übertrages berücksichtigt wird, kann in gleicher Weise aus der Fig. 13 entnommen werden. Die in Fig. 13 gezeigten Kurvenformen lassen erkennen, daß während der Periode R_s des Zyklus P₂ eine Ziffer »1« aus den Kernen 2 Es und 2Fj und eine Ziffer »0« aus dem Kern XKs abgelesen werden. Als Folge des Ablesens dieser .Ziffern weisen die Ausgänge Zi₁, F₁ und K₁' der Übertragungsschaltkreise 22 bzw. 23 bzw. 24, wie während der Periode W_c gezeigt, jeweils eine hohe Spannung auf. Die Steuerkerne der Register sind, wie in Fig. 2 gezeigt, so bewickelt, daß bei dieser Zusammensetzung der wirksamen Gegensignale die Kerne IFc und IKc nicht beeinflußt werden und aus diesem Grunde in den »Eins«-Zustand gebracht werden.

109 740/287

Das Ablesen dieser Steuerkerne während der Periode R_c bewirkt somit, daß die Ausgänge E₁', F₁ und K₁ der entsprechenden Übertragungsschaltkreise während der Periode W_s eine hohe Spannung aufweisen. Diese wirksamen Gegensignale bewirken daher, daß eine »0« entsprechend der Summenziffer (2¹) im Kern IEs des Ε-Registers eingestellt wird, daß eine aus dem Kern 2Fs des F-Registers abgelesene »1« erneut in denselben eingebracht wird und daß ferner der Kern IKs in einen »1« darstellenden Zustand entsprechend einer Übertragziffer gebracht wird.

Die Arbeitsweise der Schaltkreise für das Addieren höherer Stellenwertziffern kann auf ähnliche Weise mit Hilfe der in Fig. 13 gezeigten Kurvenformen für die Zyklen P₃ und P₄ erklärt werden.

Auf Grund der im Schaltkreis der Fig. 2 gezeigten Wiedereinspeicherung der Information im F-Register ist es nunmehr offensichtlich, daß das System der vorliegenden Erfindung in keiner Weise auf das bisher erläuterte Verfahren beschränkt ist. Zur Erklärung sei angenommen, daß es erwünscht ist, daß das F-Register bei Beendigung des Additionsvorganges mit Nullen gefüllt wird (d, h., die Kerne IFj bis 4Fj werden in den falschen Zustand geschaltet). Um dies durchzuführen, ist es lediglich notwendig, daß das Gegensignal F₁ auf die Kerne IFj bis 4Fj einwirken kann, wobei der Steuerkern IFc überhaupt nicht benötigt wird. Ohne Berücksichtigung des anfänglichen Zustande« der Kerne IFj bis 4Fj werden bei dieser Schaltkreisanordnung die Kerne nach Beendigung des Additionsvorganges in den unechten Zustand gebracht (d. h. mit Nullen gefüllt).

Da es ferner im Binärzahlensystem zur Bildung des »Einser«-Komplements lediglich erforderlich ist, alle Ziffern »Eins« durch Ziffern »Null« und alle Ziffern »Null« durch Ziffern »Eins« zu ersetzen, kann der ursprünglich im F-Register gespeicherte Addend während des Additionsvorganges leicht in sein »Einser«-Komplement verwandelt werden, wenn z. B. ein nachfolgender Rechenmaschinenarbeitsgang eine Subtraktion einschließt. Dies wird einfach dadurch erreicht, daß die entgegengesetzten Ausbringungen F₁ und F₁ des Übertragungsschaltkreises als Gegensignale benutzt werden, und zwar die eine für die Speicherkerne IFj bis 4 Fj und die andere für den Steuerkern IFc.

Aus diesen Erläuterungen ist ersichtlich, daß jede der beiden Ausbringungen eines Übertragungsschaltkreises gleichermaßen in der Lage ist, das Gegensignal hervorzubringen, solange die bisher beschriebene Übertragungsschaltkreisanordnung aufrechterhalten bleibt. Somit ist es verständlich, daß eine große Anzahl von Gegensignalen zur Auswahl zur Verfugung steht und daß ein Schaltkreis zum Darstellen logischer Ausdrücke unter Verwendung der geeignetsten Gegensignale angeordnet werden kann.

Allgemein ausgedrückt, kann das System der vorliegenden Erfindung zur Darstellung jeder Boolschen Gleichung verwendet werden. Zur Erläuterung wird auf Fig. 14 a verwiesen, welche die logische Steuerschaltung des K-Registers wiedergibt. In diesem Zusammenhang wird beispielsweise die in Fig. 14 gegebene £_S-Gleichung

E_SK_S

F_SK_S

betrachtet. Diese Gleichung stellt eine Summe von drei Produktausdrücken dar und kann in die folgende gleichwertige Form umgewandelt werden:

In diesem Falle stellt der Kern IKc der Fig. 2 die Summe (E/ + F/) dar, da die unechten Ausbringungen der Übertragungsschaltkreise 22 und 23 des E- und F-Registers als Gegensignale für diesen Kern dienen. In ähnlicher Weise stellt der Kern 2Kc die Summe (E/ + K_s') und der Kern 3 .STc die Summe (F/ + K/) dar. In diesem Fall werden auf den jeweiligen Kernen entsprechende Gegenwicklungen angebracht, durch welche die von den in Übertragungsschaltkreisen erzeugten Gegensignale geschickt werden, so daß diese die obigen Ausdrücke darstellen können. Die Bildung der Endsumme erfolgt durch den gemeinsamen Abtastleiter 49. In diesem Zusammenhang wird auf die durch die Übertragungsschaltungsausbringung dargestellten Propositionen verwiesen, die in den Steuerkernen des 2£-Registers, z. B. während der Periode W_c des Zyklus P₂ (Fig. 13), wirksam wird. In diesem Falle stellt die Ausbringung .ST₁' einen positiven Rechteckimpuls dar, während die Ausbringungen E₁' und F₁ während der Periode W_c Impulslücken darstellen. Das Signal K₁' verhindert, daß die Kerne 2Kc und 3Kc durch die positiven Signale P₂ und C_c in den echten Zustand geschaltet werden. Der Kern IKc wird jedoch in den echten Zustand geschaltet, da der GegensignalausgangiT/ nicht mit ihm gekoppelt ist. Dies hat zur Folge, daß während der Periode R_c ein Eingangsimpuls für den Übertragungsschaltkreis des K-Registers als Folge der Zustandsänderung des Kernes IKc erzeugt wird. Dieser Impuls bewirkt, daß der Ausgang Kl auf hohe Spannung gebracht wird.

Es können bekanntlich alle Funktionen einer digitalen Rechenanordnung durch Boolsche Gleichungen in Form einer Reihe von Summen, die aus Produkten zusammengesetzt sind, bestimmt werden. Deshalb sind die Schaltkreise der vorliegenden Erfindung ohne weiteres in der Lage, die Rechenprozesse einer komplizierten und umfangreichen Rechenanlage auszuführen. Hierzu ist lediglich notwendig, daß Leitungen durch einen sämtlichen Ausdrücken eines Produktes entsprechenden Kern hindurchgeführt werden und daß ferner ein gemeinsamer Abtastleiter durch alle die Kerne, welche zwecks Bildung der Funktion zusammengefaßt sind, hindurchgeführt wird.
' Der Teil des Speichers für die vier Binärziffern, der die Kerne IEs bis 4Ej des Ε-Registers aus Fig. 2 enthält, ist in Fig. 15 zusammen mit der Funktionssteueranordnung, wie sie in einer digitalen Rechenanlage enthalten ist, gezeigt. Zur Durchführung eines arithmetischen Prozesses muß die Anordnung zur Behandlung der das Vorzeichen darstellenden Ziffer andersartig aufgebaut sein als die Anordnungen zur Behandlung der anderen Ziffern. Außerdem ist, wenn z. B. ein und dasselbe Register sowohl Umlauf-, Übertragungs-, Komplementbildungs- als auch Zählarbeitsgänge durchführt, ein Programmsteuerungsmittel erforderlich. In Fig. 15 wird ein doppelter Schrägstrich 95 verwendet, um anzuzeigen, daß das Signal C_c zweimal durch die Kerne IEc, 2Ec und 3Ec geführt wird. Dies bedeutet, daß ein Halbimpuls, welcher in zwei Schleifen des Leiters 35 (Fig. 2) durch jeden dieser Kerne fließt, ausreicht, um diese Kerne umzuschalten. Dies ist gleichbedeutend mit einer gleichsinnigen Kopplung aller Zeit-

ziffernsignale (P) führenden Leiter 36 mit den Kernen. Soll ein Kern während sämtlicher Ziffernübertragszyklen wirksam sein, so kann eine Kernmatrix auf zwei Arten in Übereinstimmung mit der maßgebenden Gleichung aufgebaut werden. Die Programmsteuerung nimmt in diesem Falle die Form von Programmzähler-Nummernausbringungen 0, 1, 2 und 3 an, welche in Kombinationen von Gegenpropositionen N₁, N₁, N₂' und N₂, die als Ausbringungen von einem Programmzähler zugeordneten Flip-Flops oder Übertragungsschaltkreisen abgeleitet werden können, enthalten sind. Diese Propositionen bestimmen, welcher der obengenannten vier Arbeitsgänge ausgeführt werden soll, und dienen zum Auswählen der Schaltungen zum Durchführen dieser Arbeitsgänge, wie in der Tabelle der Fig. 16 aufgeführt. In Fig. 15 wird somit, wenn der logische Ausdruck N₁ N₂' wirksam ist, nur der Kern IEc zum Schalten freigegeben. Da lediglich die Proposition E₁ auf den Kern 1 ZTc einwirkt, ist es ersichtlich, daß dieser Kern den Umlaufarbeitsgang ermöglicht. Wenn der Ausdruck N₁N₂' wirksam ist, arbeitet der Kern 2Ec so, daß er eine Information ziffernweise aus dem F-Register in das Ε-Register überträgt. Wenn der Ausdruck N₁N₂ wirksam ist, ermöglicht der Kern 3Ec eine »Einser«- Komplementierung der Information im E-Register. Wenn das if-Register für die als Ergebnis eines arithmetischen Arbeitsganges erzeugte Übertragsziffer bestimmt ist und die Proposition ,ST₁ zu Beginn des Zyklus P₂ echt ist, dann ermöglichen die Kerne 5Ec und 6Ec, nachdem die im Kern IEj gespeicherte Vorzeichenziffer durch den Kern 4Ec unverändert zurückgeführt wurde, die Addition einer Einheit (unter Steuerung des Ausdruckes A^iV₂) zu der in den Kernen 2Ei, 3 Es und 4Ei gespeicherten Zahl. Dies stellt selbstverständlich einen Zählvorgang dar.

Claims (10)

PATENTANSPRÜCHE:

1. Magnetkernschaltkreis zur Realisierung logischer Funktionen mit einem Speicher- und mindestens einem Steuerkern, die während unterschiedlicher Perioden eines Mehrphasenzyklus mit Treiber- und fallweise Gegensignalen beschickt werden, und mit einem Zwischenspeichermittel, dadurch gekennzeichnet, daß das Zwischenspeichermittel eine aktive Übertragungsschaltung, beispielsweise ein Flip-Flop, ist, die gemäß dem Ergebnis der Abfragung des Speicherkernes im ersten Teil des Zyklus und dem Ergebnis der Abfragung des Steuerkernes im zweiten Teil des Zyklus eingestellt wird und während der Einspeicherung in den Steuer- bzw. Speicherkern, abhängig von ihrer Einstellung, stromkonstante Gegensignale an den Steuer- bzw. Speicherkern legt, wenn dieser nicht umgeschaltet werden soll.

2. Magnetkernschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß mindestens an eine Treiberwicklung des Speicher- bzw. Steuerkernes zur Abfragung im ersten bzw. zweiten Teil des Zyklus ein Treiberstrom in der einen und an dieselbe Treiberwicklung zur Einspeicherung in den Speicher- bzw. Steuerkern während des ersten bzw. zweiten Teiles des Zyklus ein Strom in der anderen Richtung angelegt wird.

3. Magnetkernschaltkreis nach Anspruch 1 und 2, dadurch gekennzeichnet, daß jeder Steuerkern mit Gegenwicklungen für die Komplemente derjenigen Verknüpfungselemente versehen ist, die in Kombination die in den Speicherkern einzuspeichernde Verknüpfung ergeben.

4. Magnetkernschaltkreis nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Übertragungsschaltung zwei zueinander komplementäre Ausgänge besitzt, von denen die Gegenwicklungen gespeist werden.

5. Magnetkernschaltkreis nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß Speicher- und Steuerkern eine gemeinsame Lesewicklung besitzen, die zur Einstellung der Übertragungsschaltung dient.

6. Magnetkernschaltkreis nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Übertragungsschaltung jeweils nach dem ersten, die Abfragung des Speicherkernes und die Einschreibung in den Steuerkern umfassenden Teil des Zyklus und nach dem zweiten, die Abfragung des Steuerkernes und die Einschreibung in den Speicherkern umfassenden Teil des Zyklus rückgestellt wird.

7. Magnetkernschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß bei Vorhandensein mehrerer Steuerkerne diese unterschiedlich mit einer oder mehreren zusätzlichen Gegenwicklungen versehen sind, die mit Programmsteuersignalen zum Wirksammachen eines bestimmten Steuerkernes beschickt werden können.

8. Speicher- und Rechenregister aus Magnetkernschaltkreisen nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß mehrere Speicherkerne, von denen jeweils ein anderer zu einem bestimmten Zeitpunkt wirksam ist, mindestens ein den Speicherkernen zugeordneter Steuerkern und eine Übertragungsschaltung vorhanden ist, die durch eine allen Kernen gemeinsame Lesewicklung eingestellt wird.

9. Speicher- und Rechenregister nach Anspruch 8, dadurch gekennzeichnet, daß die Wirksammachung der einzelnen Speicherkerne zu jeweils einem verschiedenen Zeitpunkt dadurch erfolgt, daß einer Treiberwicklung jeweils ein Halbwählstrom zu jedem Zeitpunkt, einer weiteren Treiberleitung jedoch ein weiterer Halbwählstrom zu jeweils einem verschiedenen Zeitpunkt zugeführt wird.

10. Binäraddierer aus Registern nach Anspruch 7, dadurch gekennzeichnet, daß ein Register (K), bestehend aus einem Speicherkern (IKs), drei jeweils mit zwei Gegenwicklungen versehenen Steuerkernen (IKc, 2Kc, 3Kc) und einer Übertragungsschaltung (24), als Übertragsregister, ein weiteres Register (F), bestehend aus einer der Stellenzahl der zu addierenden Binärzahlen entsprechenden Anzahl von nacheinander wirksam gemachten Speicherkernen (IFs bis 4Fj) und gegebenenfalls einem Steuerkern (IFc) und einer Übertragungsschaltung (23), als Speicherregister für den einen Summanden und ein drittes Register (E), bestehend aus mindestens ebenso vielen nacheinander wirksam gemachten Speicherkernen (IEj bis 4Ej) wie das zweite Register (F) und vier jeweils mit drei unterschiedlichen Gegenwicklungen versehenen Steuerkernen (IEc bis 4Ec) und einer Übertragungsschaltung (22), als Speicherregister für den zweiten Summanden und zur Aufnahme des Resultates dient, wobei die Gegenwicklungen an die Ausgänge der drei

23 24

Übertragungsschaltungen (22, 23, 24) angeschlos- »Journal of applied Physics«, Vol. 25, Nr. 4,

sen sind. April 1954, S. 479 bis 485;

»Proc. of the I. R. K«, Mai 1955, S. 570 bis 584.

In Betracht gezogene Druckschriften:

Deutsche Patentanmeldung Z 394 IX/42m. (be- 5 In Betracht gezogene ältere Patente:

kanntgemacht am 12.3.1953); Deutsches Patent Nr. 1082 068.

Hierzu 4 Blatt Zeichnungen

© 109 740/287 11.61