DE1108487B - Binaere Rechenstufe unter Anwendung von Parametrons - Google Patents
Binaere Rechenstufe unter Anwendung von ParametronsInfo
- Publication number
- DE1108487B DE1108487B DEK28994A DEK0028994A DE1108487B DE 1108487 B DE1108487 B DE 1108487B DE K28994 A DEK28994 A DE K28994A DE K0028994 A DEK0028994 A DE K0028994A DE 1108487 B DE1108487 B DE 1108487B
- Authority
- DE
- Germany
- Prior art keywords
- parametron
- binary
- phase
- stage
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/388—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using other various devices such as electro-chemical, microwave, surface acoustic wave, neuristor, electron beam switching, resonant, e.g. parametric, ferro-resonant
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/12—Digital stores in which the information is moved stepwise, e.g. shift registers using non-linear reactive devices in resonant circuits, e.g. parametrons; magnetic amplifiers with overcritical feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
- H03K19/162—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using parametrons
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Description
Die Erfindung betrifft eine binäre Rechenstufe unter Anwendung von Parametronkreisen mit je drei
binärphasigen Eingangssignalen. Bei einer Parametronschaltung wird einem Resonanzkreis, der die
Resonanzfrequenz / hat, eine Erregerfrequenz 2/ und ein binärphasiges Steuersignal von der Frequenz /
zugeführt, so daß ein binärphasig gesteuertes parametrisches Ausgangssignal erhalten wird.
Gemäß einem vom Erfinder gemachten älteren Vorschlag werden Parametronstufen zur Erzielung
logischer Signale so gesteuert, daß jeder Parametronkreis drei Eingangsschwingungen hat, wodurch sich
ergibt, daß das Ausgangssignal die Phasenlage einnimmt, welche die Majorität der zugeführten Eingangssignale
hat.
Die Erfindung betrifft eine Parametronschaltung, die sich aus vier Parametrons zusammensetzt, welche
je drei Eingangsklemmen aufweisen. Die erfindungsgemäße Schaltung bildet eine vollständige Subtraktionsstufe,
deren Eingangssignale aus dem Minuenden, dem Subtrahenden und dem Eingangsübertrag
bestehen, während als Ausgangssignal die Differenz und der Übertrag gewonnen werden. Dabei ist eine
der in der Schaltung verwendeten Parametronstufen so geschaltet, daß diese Stufe als Ausgangssignal den
bei Summenbildung sich ergebenden Übertrag zu liefern imstande ist.
Eine erfindungsgemäße, unter Anwendung von Parametrons mit je drei Eingangssignalen gebildete
Subtraktionsstufe kennzeichnet sich dadurch, daß einem ersten Parametron die den Minuenden bildende
binärphasige Schwingung phaseninvertiert und die den Subtrahenden bzw. den Übertrag der Vorstufe
bildenden Schwingungen nicht phaseninvertiert zugeführt werden und daß einer zweiten Parametronstufe
die den Subtrahenden bildende Schwingung phaseninvertiert zugeführt wird und die den Minuenden und
den Übertrag der Vorstufe bildenden Schwingungen nicht phaseninvertiert zugeführt werden und daß einer
dritten Parametronstufe die drei den Minuenden, den Subtrahenden und den Übertrag der Vorstufe bildenden
Schwingungen in nicht invertiertem Zustand zugeführt werden und daß die Ausgangsschwingungen
des erstgenannten Parametrons als Übertrag an die nächste Ziffernstelle dienen und die Ausgangsschwingungen
der drei genannten Parametrons einem vierten Parametron als binärphasige Steuersignale zugeführt
werden, wobei die von dem dritten Parametron gelieferte binärphasige Schwingung dem vierten
Parametron phaseninvertiert zugeführt wird.
Die Vorteile einer erfindungsgemäßen Parametronschaltung liegen darin, daß die Parametrons in
Binäre Rechenstufe
unter Anwendung von Parametrons
unter Anwendung von Parametrons
Anmelder:
Kokusai Denshin Denwa Kabushiki-Kaisha,
Tokio
Vertreter: Dr.-Ing. E. Maier, Patentanwalt,
München 22, Widenmayerstr. 4
München 22, Widenmayerstr. 4
Beanspruchte Priorität:
Japan vom 2. Juni 1955
Japan vom 2. Juni 1955
Hiroshi Yamada, Tokio,
ist als Erfinder genannt worden
ist als Erfinder genannt worden
gleicher Schaltungsweise, nämlich mit je drei Eingangssignalen Anwendung finden. Ein weiterer Vorteil
ist darin zu sehen, daß von den drei Parametrons, die Eingangssignale für das vierte nachgeschaltete
Parametron liefern, zwei Parametrons so geschaltet sind, daß sie bei der Subtraktion den Übertrag bzw.
bei der Addition den Übertrag liefern.
Die Erfindung ist im Zusammenhang mit den Abbildungen näher erläutert. Von den Abbildungen
zeigt
Abb. 1 das Schaltungsschema einer Ausführungsform eines Parametrons, welches im Rahmen der
Erfindung als Schaltelement Anwendung findet,
Abb. 2 und 2 a je ein Symbol, welches im Zusammenhang mit der Parametronstufe gemäß Abb. 1
in den weiteren Abbildungen Anwendung finden wird,
Abb. 3 eine Darstellung der in der erfindungsgemäßen Subtraktionsstufe zur Anwendung gelangenden
erregenden Ströme,
Abb. 4 ein Schaltsymbol zur Charakterisierung der wesentlichen Rechenoperation, die im Rahmen der
Erfindung zur Durchführung gelangt,
Abb. 5 eine schematische Darstellung einer Ausführungsform der Erfindung,
Abb. 6 eine schematische Darstellung einer zweiten Ausführungsform,
109 610/2H4
Abb. 7 ein Schaltsymbol einer erfindungsgemäßen Rechenstufe, welche den Teil einer Additions- und
Subtraktionsstufe bildet,
Abb. 8 eine schematische Darstellung einer weiteren Ausführungsform,
Abb. 9 eine schematische Darstellung einer dritten Ausführungsform.
In Abb. 1 ist ein Ausführungsbeispiel eines Parametronkreises gezeigt, wie es als Schaltelement in
binären Rechenstufen im Rahmen der Erfindung zur Anwendung gelangt. Jeder der toroidförmigen Kerne
L1 und La besteht aus ferromagnetischem Material,
beispielsweise Kupfer-Zink-Ferrit. Auf den genannten Kernen sind zwei Paar Primärwicklungen und
Sekundärwicklungen angeordnet, wobei die beiden Primärwicklungen und die beiden Sekundärwicklungen
in Reihe geschaltet sind, und zwar mit entgegengesetzter Polarität, so daß die Spannung, die den
Eingangsklemmen 1 und 2 zugeführt wird, nicht an den Ausgangsklemmen 3 und 4 in Erscheinung tritt.
Ein Kondensator C und ein Widerstand R sind an der Sekundärseite parallel angeschaltet und bilden einen
Resonanzkreis. Wenn ein Erregerstrom, dessen Frequenz doppelt so groß ist, wie die Resonanzfrequenz
des Resonanzkreises ist, zugeführt wird, der also beispielsweise, wenn die Frequenz des Resonanzkreises
500 kHz beträgt, die Frequenz 1 MHz besitzt, und dieser Erregerstrom an den Klemmen 1 und 2
zur Wirkung gebracht wird, wobei gegebenenfalls ein zusätzlicher Gleichstrom zur Zuführung gelangen
kann, erhält man an den Ausgangsklemmen 3 und 4 eine Schwingung, die eine Frequenz von 500 kHz
besitzt. Die Phase dieser Schwingung ist bestimmt durch die Phase des erregenden Stromes. Es kann
indessen die genannte Schwingung zwei verschiedene Phasenlagen annehmen, die gegeneinander um 180°
versetzt sind. Wenn die eine Phasenlage als 0 Radian angesetzt wird, wird die andere Phasenlage π Radian,
und wenn ein schwacher Wechselstrom, dessen Frequenz gleich der Resonanzfrequenz des Kreises ist,
demselben über den Widerstand r von den Eingangsklemmen 5 und 6 zugeführt wird, bevor die erregenden
Ströme den Eingangsklemmen 1 und 2 zugeführt werden, erhält man eine 0-Radian- oder eine
.-r-Schwingung, je nachdem ob die Phase der steuernden
Schwingung zwischen den Werten 0±? oder den
Weiten η -^- liegt. Der Widerstands dient dem
ζ
Zweck, die Schwingungen schnell abzudämpfen, wenn die erregenden Schwingungen aufhören. Der Widerstand
r ist ein Kopplungswiderstand und dient dem Zweck, daß in geeigneter Stärke der Steuerstrom
zugeführt wird. Wenn daher mehrere Steuerströme über entsprechende Kopplungswiderstände zugeführt
werden, so wird die Phase der erzeugten Schwingung durch die resultierende Phase der verschiedenen
Steuerströme bestimmt sein.
Es soll eine Parametronstufe, wie sie in Abb. 1 dargestellt ist, im nachfolgenden schematisch durch
einen kleinen Kreis gemäß Abb. 2 a dargestellt werden, wobei je ein Paar Eingangsklemmen durch die
Bezugsziffern 8, 9 und 10 und eine Ausgangsklemme durch die Bezugsziffer 7 gekennzeichnet wird; die
Eingangsklemmen, über welche die erregende Schwingung zugeführt wird, gelangt nicht zur Wiedergabe.
Die Anwendung von Mitteln zur Phasenumkehr der steuernden Wechselströme oder der entnommenen
Ausgangsschwingungen wird schematisch durch eine Querlinie wiedergegeben, wie in Abb. 2 b gezeigt.
Wenn die Ausgangsschwingung einer Parametronstufe, eine solche wird im nachfolgenden als Parametronelement
bezeichnet werden, in verschiedene Ausgangsströme geteilt wird, kann eine Mehrzahl von
Parametronelementen so in Kaskade geschaltet werden, daß die Ausgangsströme solcher Elemente einem
anderen Parametronelement als Steuerströme zugeführt werden; es kann dann jede Gruppe von Parametronelementen,
die zu einer Kaskadenstufe gehören, durch Erregerströme, wie sie in Abb. 3 in den
Wellenzügen I, II und III angedeutet sind, erregt werden, wobei sich die Erregerströme gegenseitig
etwas überlappen. Die Ausgangsströme von Parametronelementen, welche durch die Schwingung I
erregt werden, steuern die Phase der Ausgangsströme von Parametronelementen, welche durch die Erregerströme
II erregt werden, so daß die Phasen der Ausgangsströme entweder 0 Radian oder 71 Radian sind.
In derselben Weise können die Ausgangsströme von Parametronelementen, welche durch die Welle II
erregt werden, die Phase der Ausgangsschwingungen von Parametronelementen steuern, denen selbst die
Erregerwelle III zugeführt wird, und die Ausgangsschwingungen der durch die Erregerwelle III gesteuerten
Parametronelemente können Parametronelemente steuern, welche von der Erregerwelle I
erregt werden. In den Abb. 7, 8, 9 bedeuten die Bezugsziffern I, II, III unterhalt entsprechender Parametronelemente,
daß dieselben durch die Erregerströme I, II oder III erregt werden.
Abb. 4 zeigt schematisch die Wirkungsweise der Erfindung.
In Abb. 4 besitzt ein Parametronelement ρ drei Paar Eingangsklemmen X, Y, Z; jedes Paar dieser
Eingangsklemmen erhält Eingangssignale, welche dieselbe Frequenz besitzen wie die Resonanzfrequenz
des Parametronelementes; dabei sind die Amplituden der drei Eingangssignale wesentlich gleich, und die
Phase jedes Eingangssignals beträgt entweder 0 Radian oder ;τ Radian, je nachdem ob es sich um die
Binärziffer 0 oder 1 handelt. Wenn dem Parametronelement erregende Wechselströme zugeführt werden,
nimmt die Phase der Ausgangsschwingung entweder den Wert 0 Radian oder π Radian an, je nach der
resultierenden Phase der drei Eingangssignale. Man erhält daher an der Ausgangsklemme B ein Ausgangssignal,
welches entweder der Binärziffer 0 oder der Binärziffer 1 entspricht.
Angenommen, daß die drei Binärziffern, welche durch die Signale, die den Klemmen X, Y und Z zugeführt
werden, durch die Binärziffern x, y und ζ bezeichnet werden und daß b die Binärziffer ist, welche
dem Ausgangssignal an den Ausgangsklemmen B entspricht, so sieht man, daß die Binärziffer b, die durch
die verschiedenen Binärziffern x, y und ζ entsteht, sich nach folgendem Schema ergibt:
X | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
y | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
Z | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
0 0 0
1 0
Die Binärziffer b, welche dem Ausgangssignal entspricht, wird im Falle der Subtraktion*—y—ζ durch
die logistische Gleichung (1) wiedergegeben.
b = (χ ■ y ■ ζ) ν (χ ■ y ■ ζ) ν (χ ■ y · ζ) ν (χ ■ y · ζ) (1)
Die in der vorstehenden Tabelle angegebenen Werte b erfüllen vollständig die erwähnte logistische
Gleichung (1).
Es ist daher möglich, durch Anwendung eines Parametronlcreises gemäß Abb. 4 den binären Zahlenwert zu erhalten, der für die Ausführung der Operation
des Borgens bei der Subtraktion der drei Binärziffern x, y und ζ erforderlich ist.
In Abb. 5, 6 und 7 sind Kreise gezeigt, welche die Subtraktion Z0-F0 zweier Binärziffern Z0, F0 unter
Anwendung eines Übertragskreises P6 durchzuführen gestatten.
In Abb. 5 sind Subtraktionskreise in Parallelschaltung gezeigt, wobei den drei Klemmenpaaren Z1F1,
X.,Y2 und XSY3 zwei Eingangssignale der Zahlen
Z0, F0 nacheinander zugeführt werden, und zwar mit
einer zeitlichen Verschiebung, welche der Zeitspanne entspricht, die eine Übertragsstufe P6 zum Durchführen
einer Rechenoperation benötigt; jedes Paar Klemmen gehört in entsprechender Weise zu jeder
Ziffernstelle, und jedes entsprechende Signal entspricht einer solchen Ziffernstelle. Der einen Klemme
Z1 der Parametronstufe, welche zur niedrigsten Ziffernstelle gehört, wird stets das Signal der Binärziffer
0 zugeführt. Die Stufen Pn, sind addierende und subtrahierende Stufen, um die drei Binärziffern Z,
Y, Z zu addieren. Die genannten Stufen geben Signale ab an ihren drei Ausgangsklemmen W1, W2 und W3,
welche dem Wert W der nachfolgenden logistischen Gleichung (2) entsprechen:
Das heißt, an der Ausgangsklemme W1 des der
ersten Ziffernstelle entsprechenden Parametrons wird das Signal erhalten, welches der Binärziffer der niedrigsten
Ziffernstelle entspricht, nämlich der Ziffer X1-^y1, d.h. der Subtraktion der beiden Binärziffern
X1 und yv welche in der niedrigsten Ziffernstelle der
Binärzahlen Z0 und Y0 auftreten. Gleichzeitig tritt
das Signal, welches der von der höheren Ziffernstelle zu borgenden Binärziffer b2 entspricht, im Ausgangskreis
der Übertragsstufe P6 auf, und die auf diese
Weise erhaltene Binärziffer wird an der einen Eingangsklemme der zur zweiten Ziffernstelle gehörenden
Stufe hinzuaddiert. Es wird in entsprechender Weise an den Ausgangsklemmen der Subtraktionsstufe der zweiten Ziffernstelle das Signal erhalten,
welches der Binärziffer der Subtraktion x2—y2—b2
der drei Binärziffern x2, y2 und b2 der zweiten Ziffernstelle
der BinärzahlenZ0"und Y0 entspricht. Gleichzeitig
damit wird das Signal, welches der Binärziffer entspricht, die von der nächsthöheren Ziffernstelle
geborgt werden muß, von der Übertragsstufe Pb der zweiten Ziffernstufe erhalten, und dieses so erhaltene
Übertragssignal wird einer der Eingangsklemmen der Rechenstufe der nächsten Ziffernstelle
zugeführt.
Es ist auf diese Weise möglich, nacheinander die Binärwerte für jede Ziffernstelle der binären
SubtraktionZ0-F0 der beiden BinärzahlenZ0 und
F0 an den Ausgangsklemmen W1, W2, W3 zu
erhalten.
In Abb. 6 ist eine Ausführungsform eines Subtraktionskreises, der im Serienprinzip arbeitet, dargestellt,
und nur einen Additions- und Subtraktionskreis Pn, und einen Übertragskreis Pb besitzt. Bei der Rechenstufe
gemäß Abb. 6 werden die Binärziffern, die den verschiedenen Ziffernstellen der Binärzahl Z0 entsprechen,
den Eingangsklemmen Z der Reihe nach mit entsprechender Zeitverzögerung zugeführt, wobei
beispielsweise die Zeitverzögerung eine Modulationsperiode der die Parametronelemente erregenden
Schwingungen betragen kann. In gleicher Weise werden Signale, welche den Binärziffern der Ziffernstellen
der Binärzahl F0 entsprechen, der Eingangsklemme F
ίο zugeführt, d. h. also, mit entsprechender zeitlicher
Verzögerung zunächst das der ersten und dann das der zweiten und dann der dritten Ziffernstelle entsprechende
Signal. Andererseits wird das Ausgangssignal der Übertragsstufe P6 der einen der Eingangsklemmen
der Additions- und Subtraktionsstufe P11,
und der einen Eingangsklemme der Übertragsstufe P1,
über einen Zeitverzögerungskreis P1. zugefügt, welcher
imstande ist, eine Zeitverzögerung entsprechend zwei Dritteln einer Modulationsperiode der Erregerwelle
eines Parametrons zu geben. Es wird daher von der Ausgangsklemme W zuerst das Signal ausgesendet,
welches den Binärziffern der niedrigsten Ziffernstelle der subtrahierten Binärziffern X1-J3 der ersten
Ziffernstellen der Binärzahlen Z0 und F0 entspricht.
Nach einer Zeitverzögerung, welche einer Modulationsperiode der die Parametronelemente erregenden
Schwingung entspricht, wird das Signal, welches der Binärziffer b2, die von der höheren Ziffernstelle geborgt
werden soll, von der Übertragsstufe P6 den Eingangsklemmen der Stufe P,„ zusammen mit den
Signalen zugeführt, welche den Binärziffern x2 und y2
der zweiten Ziffernstelle entsprechen; es wird daher das Signal von den Ausgangsklemmen W abgegeben,
welches der Binärziffernsubtraktionx2— y2— b2 entspricht.
Es ist auf diese Weise möglich, nacheinander unter entsprechender Zeitverzögerung von einer Modulalationsperiode
der Parametron-Erregerschwingung die Binärziffer jeder Ziffernstelle der Binärsubtraktion
X0-Y0 der beiden BinärzahlenZ0 und F0 an der
Ausgangsklemme W zu erhalten.
Es ist im allgemeinen vorteilhaft, die erwähnte Additions- und Subtraktionsstufe Pw und die Subtraktionsübertragsstufe
P0 getrennt aufzubauen. Man kann aber auch einen Teil der Schaltorgane der erstgenannten
Stufe in der letzteren Stufe verwenden.
In Abb. 7 ist eine Ausführungsform der Erfindung gezeigt, in welcher ein Teil der Schaltorgane der
Additions- und Subtraktionsstufe ebenfalls der Übertragsstufe angehören. Bei dieser Ausführungsform
werden die Parametronelemente P1, P2, P3 durch die
Erregerschwingung I der Abb. 3 erregt, während Signale, die den drei Binärziffern x, y, ζ entsprechen,
den Eingangsklemmen Z, Y, Z zugeführt werden.
Das Ausgangsparametronelement P0 wird durch die
Schwingung II der Abb. 3 erregt. Das Parametronelement P1, welches das Komplementärsignal zur
Binärziffer χ und die Binärziffern y und ζ zugeführt erhält, gibt ein Signal ab, welches der zu borgenden
Binärziffer entspricht. Dieses Signal kann, wie zuvor beschrieben, der Klemme B entnommen werden. Das
Ausgangssignal w des Ausgangsparametronelementes P0 ist in der nachfolgenden Tabelle angegeben je nach
der Kombination der Eingangssignale x, y und z, wobei das genannte Signal die eingangs erwähnte
logistische Gleichung (2) erfüllt und als Additionswert bzw. Subtraktionswert der drei Binärziffern x, y
und ζ benutzt wird.
11110000 11001100 10101010
Ausgangssignal von P1 10001110
Ausgangssignal von P2 10110010
Ausgangssignal von P3 11 101000
w 10010110
In Abb. 8 und 9 sind spezielle Ausführungsformen der Erfindung gezeigt, bei denen jede Stufe, welche
Subtraktionen X0-Y0 zweier Binärzahlen X0 und Y0
ausführt, sich aus Kreisen zusammensetzt, wie sie in Abb. 7 dargestellt sind. Die Anordnung gemäß Abb. 8
zeigt eine parallele Subtraktionsanordnung für Binärzahlen von vier Ziffernstellen und entspricht der in
Abb. 5 dargestellten Anordnung. Die in Abb. 9 dargestellte Anordnung ist eine in Serie arbeitende Subtraktionsanordnung
und entspricht der in Abb. 6 dargestellten Anordnung. Bei der Ausführungsform gemäß Abb. 8 werden den Eingangsklemmen X1, Y1,
X2, Y2, X3, Y3 und X4, Y4 die Signale zugeführt,
welche" den Binärziffern der ersten, zweiten, dritten und vierten Ziffernstelle der beiden Binärzahlen X0
und Y0 entsprechen, und zwar der Reihe nach mit entsprechender Verzögerung einer drittel Dauer der
Periode der Modulation der die Parametrons erregenden Schwingungen. Diese Eingangssignale werden
in Steuersignale umgewandelt, welche bestimmte Amplituden besitzen und eine bestimmte Zeit nach
Maßgabe der Eingangsschwingungen der Parametronelemente P^1, Pvl, PA.2, Py2 ... schwingen, und werden
dann den Parametronefementen P11, P12, P13, P21,
P22 zugeführt, welche den Elementen P1, P2 und P3
der Abb. 7 entsprechen. Weiter wird ständig ein Binärsignal 0 der Eingangsklemme Z1, welche der
ersten Ziffernstelle entspricht, zugeleitet; die Parametronelemente P11, P21, P31, welche dem Parametronelement
P1 der Abb. 7 entsprechen, bilden die Stufen, die das zu borgende Signal erzeugen. Dadurch,
daß nacheinander Signale den Parametronelementen * 21' *22» *23' 31' 32' ^33 und P41, P421 P43) die ZU
den höheren Ziffernstellen, zusammen mit Signalen der höheren Ziffernstellen, gehören, zugeführt werden,
kann ein Signal, welches der Binärziffer jeder Ziffernsteile der binären Subtraktion X0-Y0 entspricht, von
jeder Ausgangsklemme Wx, W2, W3, W4, die der
ersten, zweiten, dritten oder vierten Ziffernstelle entsprechen, nacheinander mit einer zeitlichen Verzögerung
von einer drittel Modulationsperiode der Erregerschwingung entnommen werden.
In dem in Abb. 9 dargestellten Stromkreis werden die Signale, welche den verschiedenen Ziffernstellen der
Binärzahlen X0 und Y0 mit zeitlicher Verzögerung entsprechen,
entsprechend einer Periodendauer der Modulation der Erregerschwingung den betreffenden Eingangsklemmen
X und Y zugeführt. Das Ausgangssignal des Parametronelementes P1 liefert das Signal
zum Borgen, und dieses Signal wird den Eingangsklemmen der Parametronelemente P1, P2 und P3
wieder zugeführt, nachdem es durch Anwendung eines Verzögerungskreises von zwei Drittel Zeitdauer
der Modulationsperiode der Erregerwelle in Synchronismus mit den Eingangssignalen der Parametronelemente
P1, P2, P3 gebracht wurde; letzteres erfolgt
durch die Parametronelemente Pr3 und PTy Es ist
möglich, nacheinander Signale zu entnehmen, welche den Binärwerten der Ziffernstellen der Subtraktion
X0-Y0 entsprechen, wobei diese an der Klemme W
auftretenden Signale eine zeitliche Verschiebung gegeneinander besitzen, die der Zeitdauer einer Modulationsperiode
der die Parametrons erregenden Schwingungen entspricht.
Es werden also gemäß der Erfindung den Parametrons drei Arten von Steuersignalen zugeführt,
welche wesentlich gleiche Amplitude besitzen und den Komplementärwert einer Binärziffer χ und den Binärziffern
y und ζ entsprechen; jedes dieser Signale wird eine 0-Radian- oder eine π-Radian-Schwingung, je
nachdem ob es sich um eine 0- oder 1-Binärzahl handelt; der zu borgende Wert der Subtraktion
x—y—z wird erhalten dadurch, daß die Schwingungsphase des Parametrons mittels der resultierenden
Welle der drei Signale gesteuert wird.
Es ergibt sich so eine Anordnung zum Subtrahieren von Binärzahlen, die sehr einfach ist, insbesondere
weil es möglich ist, daß die Stufe zum Bilden des Übertrages einen Teil der Additions- und Subtraktionsstufe
bildet.
Claims (3)
1. Binäre Rechenstufe unter Anwendung von Parametrons mit je drei binärphasigen Eingangssignalen, bei der den die Resonanzfrequenz /
besitzenden Resonanzkreisen der Parametrons eine Erregerfrequenz 2/ und die binärphasigen
Steuersignale von der Frequenz der Resonanzfrequenz / zwecks Bildung der binärphasig gesteuerten
parametrischen Ausgangsschwingung zugeführt werden, dadurch gekennzeichnet, daß
im Falle der Subtraktion einem ersten Parametron (P1) die den Minuenden bildende binärphasige
Schwingung (λ;) phaseninvertiert und die den Subtrahenden Cy) bzw. den Übertrag (z) der
Vorstufe bildenden Schwingungen nicht phaseninvertiert zugeführt werden und daß einer zweiten
Parametronstufe (P2) die den Subtrahenden (Y) bildende Schwingung phaseninvertiert zugeführt
wird und die den Minuenden (x) und den Übertrag
(z) bildenden Schwingungen nicht phaseninvertiert zugeführt werden und daß einer dritten
Parametronstufe (P3) die drei den Minuenden (x),
den Subtrahenden (y) und den Übertrag (z) der Vorstufe bildenden Schwingungen in nicht invertiertem
Zustand zugeführt werden und daß die Ausgangsschwingungen des erstgenannten Parametrons
(P1) als Übertrag (S) an die nächste Ziffernstelle dienen und die Ausgangsschwingungen
der drei genannten Parametrons (P1, P2, P3) einem
vierten Parametron (P0) als binärphasige Steuersignale zugeführt werden, wobei die von dem
dritten Parametron (P3) gelieferte binärphasige Schwingung dem vierten Parametron (P0) phaseninvertiert
zugeführt wird.
2. Additions- und Subtraktionsanordnung unter Verwendung von binären Rechenstufen nach
Anspruch 1, dadurch gekennzeichnet, daß zwischen Rechenstufen, die verschiedenen Ziffernstellen
angehören, elektrische Kreise zur Bildung des Übertrages angeordnet sind und daß die
Eingangsklemmen und Ausgangsklemmen eines
jeden Übertragskreises mit den Ausgangsklemmen der Übertragsstufe der vorangehenden Ziffernsteile
und den Eingangsklemmen der Rechenstufe derselben Ziffernstelle verbunden sind, wobei in
Serie zueinander liegende Parametronstufen je mit 120° Phasenverschiebung gegeneinander
erregt werden.
3. Binäre Rechenstufe nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal
des den Übertrag bildenden Parametrons über
einen aus Parametrons bestehenden Zeitverzögerungskreis den Eingangsklemmen der Rechenstufe
und des den Übertrag bildenden Parametrons selber zugeführt wird.
In Betracht gezogene Druckschriften:
»Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., Inc., Princeton, New Yersey, Toronto, London, New York, Februar 1955, S. 118 und 119.
»Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., Inc., Princeton, New Yersey, Toronto, London, New York, Februar 1955, S. 118 und 119.
Hierzu 1 Blatt Zeichnungen
© 109 610/234· 5.61
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP840545X | 1955-06-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1108487B true DE1108487B (de) | 1961-06-08 |
Family
ID=13819769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEK28994A Pending DE1108487B (de) | 1955-06-02 | 1956-06-01 | Binaere Rechenstufe unter Anwendung von Parametrons |
Country Status (3)
Country | Link |
---|---|
US (1) | US2988277A (de) |
DE (1) | DE1108487B (de) |
GB (1) | GB840545A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3134025A (en) * | 1960-09-19 | 1964-05-19 | Ibm | Binary logic circuits |
BE623642A (de) * | 1961-10-17 | |||
BE629725A (de) * | 1962-03-29 | |||
US3469086A (en) * | 1964-10-09 | 1969-09-23 | Burroughs Corp | Majority logic multiplier circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2831929A (en) * | 1946-06-27 | 1958-04-22 | Rossi Bruno | Magnetic amplifier |
GB749383A (en) * | 1953-06-16 | 1956-05-23 | Nat Res Dev | Ferroresonant circuits |
BE543484A (de) * | 1954-12-14 | |||
US2838687A (en) * | 1955-08-09 | 1958-06-10 | Bell Telephone Labor Inc | Nonlinear resonant circuit devices |
-
1956
- 1956-05-25 GB GB16304/56A patent/GB840545A/en not_active Expired
- 1956-05-28 US US587619A patent/US2988277A/en not_active Expired - Lifetime
- 1956-06-01 DE DEK28994A patent/DE1108487B/de active Pending
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
GB840545A (en) | 1960-07-06 |
US2988277A (en) | 1961-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1279093B (de) | Multistabiles Schaltelement und Vorrichtung zu seiner Ansteuerung und Anregung | |
DE1280924B (de) | Bistabile Schaltung | |
DE2757463A1 (de) | Transistorwechselrichter mit einem leistungstransformator | |
DE1491975C3 (de) | Einstellbarer Frequenzteiler | |
DE2328992A1 (de) | Tongenerator zum erzeugen ausgewaehlter frequenzen | |
DE1108487B (de) | Binaere Rechenstufe unter Anwendung von Parametrons | |
DE1127632B (de) | Zaehlwerk mit binaeren Parametron-Rechenstufen | |
DE1096087B (de) | Binaerer Reihenaddierer | |
DE1212142B (de) | Schaltungsanordnung zur Erzeugung mehrerer phasenverschobener Impulszuege | |
DE1039768B (de) | Logisches magnetisches Element | |
DE1084950B (de) | Geraet zum UEberfuehren von elektrischen Analog-Eingangssignalen in einen Phasen-Binaer-Kode einer Taktgeberschwingung | |
DE1108958B (de) | Schaltungsanordnung zum Addieren getrennter Signale | |
DE849422C (de) | Schaltungsanordnung mit Phasenumkehrroehre | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
DE2803674C3 (de) | Frequenzvervielfacher | |
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
DE1243427B (de) | Schaltungsanordnung zur Multiplikation dreier variabler elektrischer Groessen | |
DE1074298B (de) | Logische Schaltung mit steuerbaren magnetischen Übertragern | |
DE3017237A1 (de) | Verfahren zur taktrueckgewinnung mit einer phasenregelschleife | |
DE662391C (de) | Anordnung zur Frequenzvervielfachung oder -teilung | |
AT155222B (de) | Schaltung zur Frequenzvervielfachung oder -teilung von Hochfrequenz- und Ultrahochfrequenzschwingungen. | |
AT227827B (de) | Signalgenerator | |
DE1117920B (de) | Elektronische Schaltkreise zur digitalen Datenverarbeitung | |
DE1074296B (de) | Magnetisches Schieberegister | |
AT219143B (de) | Vorrichtung zur Erzeugung der Differenzfrequenz zweier Impulsreihen |