DE10344879A1 - Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers - Google Patents

Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers Download PDF

Info

Publication number
DE10344879A1
DE10344879A1 DE10344879A DE10344879A DE10344879A1 DE 10344879 A1 DE10344879 A1 DE 10344879A1 DE 10344879 A DE10344879 A DE 10344879A DE 10344879 A DE10344879 A DE 10344879A DE 10344879 A1 DE10344879 A1 DE 10344879A1
Authority
DE
Germany
Prior art keywords
memory
lines
column select
test
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10344879A
Other languages
English (en)
Other versions
DE10344879B4 (de
Inventor
Fabien Funfrock
Michael Bernhard Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10344879A priority Critical patent/DE10344879B4/de
Priority to US10/948,562 priority patent/US7154793B2/en
Publication of DE10344879A1 publication Critical patent/DE10344879A1/de
Application granted granted Critical
Publication of DE10344879B4 publication Critical patent/DE10344879B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

Ein integrierter Speicher umfaßt Speicherzellen (MC), die in einem Speicherzellenfeld (1) entlang von Wortleitungen (WLO - WLk+3) und Bitleitungen (BLi) angeordnet sind. DOLLAR A Durch jeweils einen von mehreren Schaltern (T01-T72) ist eine der Bitleitungen (BLi) mit einer Datenleitung (LDQi, bLDQi) verbindbar. Der Speicher enthält Spaltenauswahlleitungen (CSL01, CSL02), wobei jeweils eine der Spaltenauswahlleitungen mit mehreren der Schalter verbunden ist zu deren Ansteuerung in einem aktivierten Zustand, um jeweils eine Anzahl von Bitleitungen mit einer gleichen Anzahl von Datenleitungen zu verbinden. Eine Zugriffssteuerung (2) ist mit den Spaltenauswahlleitungen (CSL01, CSL02) verbunden und in einer Testbetriebsart derart betreibbar, daß mehrere der Spaltenauswahlleitungen bei einem Speicherzellenzugriff aktiviert werden. Gemäß der Erfindung kann so das Beschreiben des Speicherzellenfeldes mit Testdaten in einer Testbetriebsart optimiert werden.
DE10344879A 2003-09-26 2003-09-26 Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers Expired - Fee Related DE10344879B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10344879A DE10344879B4 (de) 2003-09-26 2003-09-26 Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers
US10/948,562 US7154793B2 (en) 2003-09-26 2004-09-24 Integrated memory and method for functional testing of the integrated memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10344879A DE10344879B4 (de) 2003-09-26 2003-09-26 Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers

Publications (2)

Publication Number Publication Date
DE10344879A1 true DE10344879A1 (de) 2005-04-28
DE10344879B4 DE10344879B4 (de) 2005-11-24

Family

ID=34353109

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10344879A Expired - Fee Related DE10344879B4 (de) 2003-09-26 2003-09-26 Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers

Country Status (2)

Country Link
US (1) US7154793B2 (de)
DE (1) DE10344879B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330731B2 (en) * 2014-02-17 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Circuits in strap cell regions
JP6868466B2 (ja) * 2017-05-25 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860259A (en) * 1986-01-21 1989-08-22 Mitsubishi Denki Kabushiki Kaisha Dram with reduced-test-time mode
US5461589A (en) * 1986-12-11 1995-10-24 Mitsubishi Denki Kabushiki Kaisha Bit line structure for semiconductor memory device with bank separation at cross-over regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001744A (ko) * 1988-06-14 1991-01-31 미다 가쓰시게 반도체 기억장치
DE69125982T2 (de) * 1990-07-17 1997-08-21 Nec Corp Halbleiterspeicheranordnung
JPH05249196A (ja) * 1992-03-02 1993-09-28 Hitachi Ltd 半導体記憶装置
KR970003270A (ko) * 1995-06-23 1997-01-28 김광호 반도체메모리소자의 테스트를 위한 고속 기록회로
JPH11154400A (ja) * 1997-11-21 1999-06-08 Toshiba Corp 半導体記憶装置およびそのテスト方法
US6574128B1 (en) * 2000-08-30 2003-06-03 Micron Technology, Inc. Mid array isolate circuit layout

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860259A (en) * 1986-01-21 1989-08-22 Mitsubishi Denki Kabushiki Kaisha Dram with reduced-test-time mode
US5461589A (en) * 1986-12-11 1995-10-24 Mitsubishi Denki Kabushiki Kaisha Bit line structure for semiconductor memory device with bank separation at cross-over regions

Also Published As

Publication number Publication date
US7154793B2 (en) 2006-12-26
US20050068841A1 (en) 2005-03-31
DE10344879B4 (de) 2005-11-24

Similar Documents

Publication Publication Date Title
DE102006050250A1 (de) Phasenwechsel-Direktzugriffspeicher und Verfahren zum Steuern einer Leseoperation eines Phasenwechsel-Direktzugriffspeichers
DE60129073T2 (de) Halbleiterspeicheranordnung
DE19513789C2 (de) Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung
DE69637344T2 (de) Halbleiterspeicher
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE3928902C2 (de) Halbleiterspeicher und Verfahren zum Betreiben desselben und Verwendung desselben in einem Video-RAM
DE102004030931A1 (de) NAND-Flash-Speicherbauelement und Verfahren zum Lesen desselben
EP1003176A3 (de) Magnetischer Speicher
DE102009035340A1 (de) Verfahren zum Programmieren eines nichtflüchtigen Speicherelements, Halbleiterbauelement, Karte und System
DE102008003168A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE102005035136B4 (de) Halbleiterbauelement und Speicherzelleninitialisierungsverfahren
DE4312086C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE102008003938A1 (de) Verfahren zum Scramblen von Adressendaten und Speichersystem
DE19756929B4 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE4218686A1 (de) Statischer direktzugriffsspeicher
DE69532376T2 (de) Schaltung und Verfahren zum Zugriff auf Speicherzellen einer Speicheranordnung
DE19915075C2 (de) Nichtflüchtiger ferroelektrischer Speicher
DE69935690T2 (de) Integrierter Halbleiterschaltungsspeicher und Bussteuerungsverfahren
DE10223711A1 (de) Ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE10129928A1 (de) Halbleiterspeichervorrichtung mit einem für hohe Integration geeigneten Aufbau
DE19956461A1 (de) Nichtflüchtige Halbleiterspeichereinrichtung, die Mehrfachbit-Daten speichert
DE10344879A1 (de) Integrierter Speicher und Verfahren zum Funktionstest des integrierten Speichers
DE10155102A1 (de) Verfahren und Vorrichtung zum Auffrischen (Refreshing) von Halbleiterspeichern
DE102006027424A1 (de) Zugriff auf eine NROM-Matrix
DE102004019200B4 (de) Nichtflüchtiger Halbleiterspeicherbaustein, insbesondere Flash-Speicherbaustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee