DE10328719A1 - Vorrichtung und Verfahren zum Testen von elektronischen Bauteilen - Google Patents

Vorrichtung und Verfahren zum Testen von elektronischen Bauteilen Download PDF

Info

Publication number
DE10328719A1
DE10328719A1 DE10328719A DE10328719A DE10328719A1 DE 10328719 A1 DE10328719 A1 DE 10328719A1 DE 10328719 A DE10328719 A DE 10328719A DE 10328719 A DE10328719 A DE 10328719A DE 10328719 A1 DE10328719 A1 DE 10328719A1
Authority
DE
Germany
Prior art keywords
tester
electronic component
test
electronic components
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10328719A
Other languages
English (en)
Other versions
DE10328719B4 (de
Inventor
Hardy Kurt Josef Dallabetta
Walter Karl Diez
Franz Xaver Stegerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10328719A priority Critical patent/DE10328719B4/de
Priority to PCT/DE2004/001146 priority patent/WO2005008270A1/de
Publication of DE10328719A1 publication Critical patent/DE10328719A1/de
Priority to US11/316,342 priority patent/US7221180B2/en
Application granted granted Critical
Publication of DE10328719B4 publication Critical patent/DE10328719B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die erfindungsgemäße Testvorrichtung umfasst einen ersten Tester (11) und einen zweiten Tester (12), die jeweils wenigstens einen Prüfkontakt (111, 112; 121, 122) zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils (13-15) aufweisen sowie eine Beförderungseinrichtung, die so ausgebildet ist, dass elektronische Bauteile (13-15) derart synchronisiert zu dem ersten Tester (11) und zu dem zweiten Tester (12) beförderbar sind, dass die Außenkontakte der elektronischen Bauteile (13-15) eine elektrische Verbindung mit den Prüfkontakten (111, 112; 121, 122) bilden. Über die Prüfkontakte (111, 112; 121, 122) sind Eingangsspannungen und Eingangsströme an die elektronischen Bauteile (13-15) anlegbar und die in den elektronischen Bauteilen (13-15) herrschenden Spannungen, Ströme und Widerstände messbar. Die Tester (11, 12) überprüfen die elektronischen Bauteile (13-15) anhand einer vorbestimmten Gesamtmenge von Prüfkriterien oder anhand von Teilmengen dieser Gesamtmenge von Prüfkriterien.

Description

  • Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Testen von elektronischen Bauteilen.
  • Nach der Herstellung von elektronischen Bauteilen ist es oft notwendig, die hergestellten Bauteile einem Funktionstest zu unterziehen. Aus Zeit- und Kostengründen kann dabei oft keine zweite 100%-Prüfung aller relevanten Parameter bei allen hergestellten elektronischen Bauteilen vorgenommen werden. Vielmehr wird bei wenigen elektronischen Bauteilen eines hergestellten Loses im Rahmen einer Stichprobe eine zweite 100%-Messung an einem Handmessplatz durchgeführt.
  • Die dabei eingesetzten Messinstrumente bzw. Messequipments bzw. Tester sind oft sehr empfindlich. Funktionsstörungen oder Ausfälle von solchen Testern werden bei solchen Tests oft nur spät erkannt.
  • Es ist daher Aufgabe der Erfindung, eine Vorrichtung sowie ein Verfahren zum Testen von elektronischen Bauteilen bereitzustellen, mit denen elektronische Bauteile zuverlässig und umfassend überprüft werden können. Dabei sollen in den verwendeten Testern auftretende Funktionsstörungen frühzeitig und sicher erkannt werden.
  • Diese Aufgaben werden durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Eine erfindungsgemäße Testvorrichtung für elektronische Bauteile umfasst einen ersten Tester und einen zweiten Tester, die jeweils wenigstens einen Prüfkontakt zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils aufweisen. Die Testvorrichtung verfügt weiterhin über eine Beförderungseinrichtung, insbesondere über ein Förderband, die bzw. das so ausgebildet ist, dass elektronische Bauteile synchronisiert zu dem ersten Tester, anschließend zu dem zweiten Tester und danach weiter befördert werden können. Die Beförderung erfolgt dabei so präzise zu einer Testposition auf der Oberseite des Testers, dass die Außenkontakte der elektronischen Bauteile in dieser Testposition eine elektrische Verbindung mit den Prüfkontakten bilden. Über die Prüfkontakte können Spannungen und Ströme an die elektronischen Bauteile angelegt und die in den elektronischen Bauteilen herrschenden Spannungen, Ströme, Widerstände oder andere elektrische Parameter gemessen werden. Die Tester können die elektronischen Bauteile anhand einer bspw. durch einen Benutzer vorbestimmten Gesamtmenge von Prüfkriterien und anhand von Teilmengen dieser Gesamtmenge von Prüfkriterien überprüfen.
  • Dadurch, dass zwei unabhängige Tester hintereinander angeordnet sind, können mehrere auch gleichartige Tests für ein elektronisches Bauteil geschwindigkeitsoptimal direkt hintereinander ausgeführt werden. Die abzuprüfenden Prüfkriterien können dabei redundant durch beide Tester nacheinander abgearbeitet werden, wodurch sich eine hohe Testsicherheit ergibt. Wenn die abzuprüfenden Prüfkriterien mittels Teilmengen auf die beiden Tester aufgeteilt werden, so ergibt sich ein sehr schneller Test, ohne dass auf das Abprüfen von Prüfkriterien verzichtet zu werden braucht.
  • Durch eine derartige Testvorrichtung lassen sich elektronische Bauteile synchronisiert in-line, d. h. innerhalb des Fertigungsablaufs messen. Am Ende des Produktionszyklus stehen zuverlässige Aussagen über die Funktionsfähigkeit der produzierten elektronischen Bauteile zur Verfügung.
  • Die Prüfkriterien können vorgegebene Werte für an das elektronische Bauteil anzulegende Eingangsspannungen und/oder Eingangsströme, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil anliegende Spannungen, insbesondere Flussspannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände sowie definierte Zeitintervalle umfassen. Dabei kann von den Testern eine beliebige Anzahl von individuell wählbaren Prüfkriterien verarbeitet werden.
  • In einer Ausführungsform der Testvorrichtung ist weiterhin eine Steuerungseinrichtung vorgesehen, welche mit dem ersten Tester, mit dem zweiten Tester und mit der Beförderungseinrichtung verbunden ist und welche diese steuert. mithilfe dieser Steuerungseinrichtung kann die Testvorrichtung an die jeweils durchzuführenden Tests angepasst werden. Dabei können die von dem ersten und von dem zweiten Tester auszuführenden Testprogramme ausgewählt und verändert werden. Des weiteren kann die Geschwindigkeit und somit die Taktzeit der Beförderungseinrichtung genau an die jeweils durchzuführenden Testprogramme der Tester eingestellt werden.
  • Die Erfindung betrifft auch ein Verfahren zum Testen von elektronischen Bauteilen.
  • Zu Beginn des Verfahrens wird durch einen Benutzer eine Menge von Prüfkriterien festgelegt, die von den Testern für die durchzuführenden Tests verwendet werden. Dabei können Eingabe- und Ausgabeparameter, bspw. Spannungen, Ströme und Widerstände von einem Benutzer bauteilspezifisch vorgegeben werden. Für die Ausgabeparameter, die das elektronische Bauteil in Abhängigkeit von bestimmten festgelegten Eingabeparametern liefern soll, lassen sich Intervalle festlegen. Wenn die von den Testern gemessenen Ausgabeparameter innerhalb dieser Intervalle liegen, so hat das betreffende Bauteil den Test hinsichtlich dieses Parameters bestanden. Anderenfalls erfolgt eine Fehlermeldung. Weitere Prüfkriterien bilden bspw. das Null-Fehler-Kriterium in der zweiten 100-Messung durch den zweiten Tester und Abweichungen definierter Parameter von der ersten zur zweiten Messung innerhalb zugelassener Toleranzen.
  • Zunächst wird dann eine Menge von zu überprüfenden, gleichartigen elektronischen Bauteilen bereitgestellt. Bei dieser Menge von gleichartigen elektronischen Bauteilen kann es sich insbesondere um ein Fertigungslos handeln.
  • Das erfindungsgemäße Verfahren unterteilt sich in einen ersten Vollmodus und in einen Splitmodus. Zu Beginn des erfindungsgemäßen Verfahrens wird jeweils der erste Vollmodus durchgeführt, bei dem zunächst ein elektronisches Bauteil aus der Menge von gleichartigen elektronischen Bauteilen ausgewählt und mit einem ersten Tester anhand einer vorgegebenen Menge von Prüfkriterien überprüft wird. Falls der erste Tester einen Fehler bei dem elektronischen Bauteil feststellt, wird das elektronische Bauteil aussortiert, und die Verfahrensschritte des Vollmodus beginnend mit dem Auswählen eines elektronischen Bauteils werden wiederholt. Wird kein Fehler festgestellt, wird das ausgewählte elektronische Bauteil anschließend mit einem zweiten Tester anhand der gleichen vorgegebenen Menge von Prüfkriterien überprüft. Falls der zweite Tester einen Fehler bei dem elektronischen Bauteil feststellt, wird das betreffende elektronische Bauteil aussortiert. Tritt am zweiten Tester bei den erweiterten Grenzen ein Messausfall auf, dann ist dies ein Hinweis auf ein Messproblem im System, da das Bauteil bei dem ersten Tester ohne Fehler bewertet wurde. Die vorgenannten Verfahrensschritte des ersten Vollmodus werden solange schleifenartig wiederholt, bis bei einer vorbestimmten Anzahl von überprüften Bauteilen in Folge keine Fehler bei dem zweiten Tester festgestellt worden sind.
  • Dann wird das Verfahren im Splitmodus fortgesetzt. Dabei wird zunächst ein weiteres elektronisches Bauteil aus der Menge von gleichartigen elektronischen Bauteilen ausgewählt, welches dann mit dem ersten Tester überprüft wird. Diese Überprüfung erfolgt anhand einer ersten Teilmenge der vorgegebenen Menge von Prüfkriterien. Falls dabei ein Fehler auftritt, wird das elektronische Bauteil aussortiert. Falls kein Fehler festgestellt wird, wird das elektronische Bauteil mit dem zweiten Tester überprüft, wobei eine zweite Teilmenge der vorgegebenen Menge von Prüfkriterien verwendet wird. Falls sich dabei ein Fehler ergibt, wird das betreffende elektronische Bauteil aussortiert.
  • In dem ersten Vollmodus erfolgt eine zweimalige 100%-Messung am Losanfang, also zwei vollständige Überprüfungen aller vorgegebenen Prüfkriterien. Sind die definierten Prüfkriterien erfüllt, wird vom Vollmodus in den Splitmodus umgeschaltet, in dem die Gesamtmenge der Prüfkriterien, die im Vollmodus das Messprogramm des ersten Testers bildet, auf den ersten und auf den zweiten Tester verteilt wird.
  • Die Bestimmung der ersten und der zweiten Teilmenge der Prüfkriterien kann dabei durch einen Benutzer erfolgen. Es ist auch möglich, die Prüfkriterien automatisiert auf die beiden Tester aufzuteilen, bspw. derart, dass die Testdauer für die Überprüfung der Prüfkriterien der beiden Teilmengen auf den Testern in etwa übereinstimmt.
  • Mit dem erfindungsgemäßen Testverfahren lassen sich eine Vielzahl von elektronischen Bauteilen beinahe beliebiger Komplexität überprüfen, bspw. Dioden oder Transistoren. Je nach Komplexität der betrachteten elektronischen Bauteile können unterschiedliche Parameter von den Testern erfasst und gemessen werden. Bei komplexen Transistoren ist oft eine gleichzeitige Messung und Überprüfung von einer Vielzahl von verschiedenen Parametern nötig. Dies ist mit dem erfindungsgemäßen Verfahren einfach und geschwindigkeitsoptimal möglich.
  • Gemäß einem ersten Grundgedanken der Erfindung wird am Anfang des erfindungsgemäßen Testverfahrens solange eine zweifache 100%-Messung der zugrunde gelegten Parameter durchgeführt, bis eine hinreichende Aussage über die Qualität des gesamten Testsystems, insbesondere der Tester, der Verkabelung, der Anschaltung und der Kontaktierung getroffen werden kann. Die Dauer der zweifachen 100%-Messung kann durch die Vorgabe der Anzahl der fehlerfreien elektrischen Messungen, die den ersten Vollmodus in Folge durchlaufen müssen, bevor in den Splitmodus gewechselt wird, benutzerseitig bestimmt werden.
  • Gemäß einem zweiten Grundgedanken der Erfindung werden im Splitmodus ebenfalls sämtliche zu überprüfenden Testkriterien getestet, wobei die Testkriterien möglichst gleichmäßig auf die beiden Tester verteilt werden. Dadurch ist sichergestellt, dass sämtliche Parameter tatsächlich erfasst und gemessen werden. Durch das Verteilen der Testparameter auf die beiden beteiligten Tester wird ein deutlicher Geschwindigkeitsvorteil und dadurch eine Verkürzung der Taktzeit für das Testverfahren erreicht.
  • Gemäß einer ersten Ausführungsform des erfindungsgemäßen Verfahrens werden die Verfahrensschritte des ersten und des zweiten Vollmodus oder des Splitmodus so oft schleifenartig wiederholt, bis alle elektronischen Bauteile des Loses überprüft worden sind. Dabei kann eine hohe Fehleraufdeckungsrate bei gleichzeitig kurzer Verfahrenslaufdauer erreicht werden.
  • Gemäß einer vorteilhaften Weiterbildung der Erfindung werden die Verfahrensschritte des Splitmodus so oft schleifenartig wiederholt, bis eine vorbestimmte Anzahl von elektronischen Bauteilen im Splitmodus überprüft worden ist. Im Anschluss an den Splitmodus ist das Durchführen eines zweiten Vollmodus vorgesehen.
  • Im zweiten Vollmodus wird ein weiteres elektronisches Bauteil aus der Menge von gleichartigen elektronischen Bauteilen ausgewählt und mit dem ersten Tester anhand der vorgegebenen Gesamtmenge von Prüfkriterien überprüft. Wird ein Fehler detektiert, wird das betreffende elektronische Bauteil aussortiert. Verläuft die Überprüfung des ersten Testers fehlerfrei, so schließt sich die Überprüfung des elektronischen Bauteils mit dem zweiten Tester an, bei der ebenfalls die vorgegebene Gesamtmenge von Prüfkriterien mit erweiterten Toleranzgrenzen abgetestet wird. Wenn dabei ein Fehler auftritt, wird das elektronische Bauteil aussortiert und zurück in den ersten Vollmodus gewechselt. Diese Verfahrensschritte des zweiten Vollmodus werden so lange schleifenartig wiederholt, bis im zweiten Vollmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen in direkter Folge überprüft worden ist. Wenn im zweiten Vollmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen in Folge festgestellt worden ist, so wird wieder in den Splitmodus zurück gewechselt.
  • Der zweite Vollmodus entspricht hinsichtlich des Ablaufs dem ersten Vollmodus. Im Unterschied zum ersten Vollmodus wird der zweite Vollmodus jedoch deutlich weniger wiederholt. In vielen Fällen ist es ausreichend, wenn der zweite Vollmodus nur mit einer einzigen Wiederholung ausgeführt wird und danach direkt wieder in den Splitmodus umgeschaltet wird.
  • Ein weiterer Grundgedanke der Erfindung besteht darin, dass von dem Splitmodus regelmäßig in den zweiten Vollmodus übergewechselt wird. Dabei kann durch einen Benutzer die Häufigkeit der Wechsel von dem Splitmodus in den zweiten Vollmodus sowie die jeweilige Länge des zweiten Vollmodus durch die Wahl der vorbestimmten Anzahl der jeweils im Splitmodus und im zweiten Vollmodus zu überprüfenden fehlerfreien elektronischen Bauteile vorgegeben werden.
  • Durch das Vorsehen eines zusätzlichen zweiten Vollmodus wird eine besonders hohe Mess-Sicherheit gewährleistet. Durch das abwechselnde Ausführen des geschwindigkeitsoptimalen Splitmodus und des besonders zuverlässigen Vollmodus kann eine bis zu 50% reduzierte Mess- und Zykluszeit der Testvorrichtung bzw. Teststation erreicht werden, ohne dass bspw. durch die Streichung von Messparametern ein Verlust von Mess-Sicherheit hingenommen werden muss. Die Prüfkapazität wird dabei ohne Verlust von Mess-Sicherheit und ohne zusätzliche Investitionen erhöht. Durch das regelmäßige Zwischenschalten des zweiten Vollmodus ist ebenfalls gewährleistet, dass Funktionsstörungen oder Defekte im ersten oder im zweiten Tester zuverlässig erkannt werden.
  • Das erfindungsgemäße Verfahren ist dann besonders geschwindigkeitsoptimal, wenn die im Splitmodus auf den beiden Testern überprüften Teilmengen von definierten Testkriterien disjunkt sind, d. h. wenn keine Kriterien doppelt übergeprüft werden.
  • In einer vorteilhaften Weiterbildung der Erfindung erfolgt im ersten und im zweiten Vollmodus die Überprüfung des elektronischen Bauteils mit dem zweiten Tester zwar mittels der gleichen Parameter wie direkt davor mit dem ersten Tester, jedoch mit erweiterten Toleranzgrenzen. Daraus ergibt sich, dass ein elektronisches Bauteil, das bei der Überprüfung des ersten Testers als fehlerfrei festgestellt worden ist, bei der Überprüfung des zweiten Testers idealerweise ebenfalls als fehlerfrei durchgehen sollte. Ist dies nicht der Fall, so kann dies ein Hinweis auf eine Funktionsstörung oder auf einen Defekt des ersten oder zweiten Testers sein.
  • Die Prüfkriterien können vorgegebene Werte für anzulegende Spannungen und/oder Ströme, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil anliegende Spannungen, insbesondere Fluss-Spannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände sowie definierte Zeitintervalle umfassen. Je nach zu testenden Bauteilen können eine unterschiedliche Anzahl von unterschiedlichen Prüfkriterien zum Einsatz kommen. Diese Prüfkriterien können dabei durch einen Benutzer ausgewählt und in die jeweils verwendeten Tester einprogrammiert werden. Das Festlegen und Einprogrammieren von solchen Prüfkriterien in gängige Tester ist dem Fachmann bekannt und braucht deshalb hier nicht näher erläutert zu werden.
  • Gemäß einer vorteilhaften Weiterbildung der Erfindung weisen der erste und der zweite Tester jeweils Prüfkontakte auf, die vor den Überprüfungsschritten des Verfahrens automatisch mit dem Außenkontakten der getesteten elektronischen Bauteile verbunden und nach den Überprüfungsschritten wieder von den Außenkontakten gelöst werden. Dieses Verbinden und Lösen kann dabei durch eine präzise arbeitende Beförderungseinrichtung bzw. durch Beförderungsband erfolgen, die bzw. das die elektronischen Bauteile mit ihren Außenkontakten genau auf die Prüfkontakte des jeweiligen Testers aufsetzt. Die Beförderungseinrichtung kann dabei die elektronischen Bauteile automatisiert zu dem ersten Tester, zu dem zweiten Tester und weiter bewegen. Durch das Vorsehen einer solchen Beförderungseinrichtung kann das erfindungsgemäße Verfahren besonders vorteilhaft automatisiert werden. Ein derart automatisiertes erfindungsgemäßes Prüfverfahren kann in-line, d. h. in der Produktionslinie der jeweiligen elektronischen Bauteile zum Einsatz kommen, wodurch sich zeitnah zuverlässige Aussagen über die Qualität der produzierten Bauteile treffen lassen.
  • Die Steuerung der Tester und der Beförderungseinrichtung kann durch ein Steuerungssystem erfolgen, das mit den Testern und mit der Beförderungseinrichtung verbunden ist. Dieses Steuerungssystem steuert in Abhängigkeit der ausgewählten Testkriterien die Geschwindigkeit und den Takt der Bewegung der Beförderungseinrichtung und der Testprogramme der Tester.
  • Die Erfindung wird auch in einem Computerprogramm zum Ausführen des Verfahrens zum Überprüfen von elektronischen Bauteilen verwirklicht. Das Computerprogramm enthält dabei Programmanweisungen, die einen ersten Tester und einen zweiten Tester und/oder eine Beförderungseinrichtung und/oder eine mit dem ersten Tester, mit dem zweiten Tester und mit einer Beförde rungseinrichtung verbundene Steuerungssystem veranlassen, ein solches Verfahren in einer vorstehend beschriebenen Ausführungsform auszuführen. Das Computerprogramm steuert dabei die Abfolge der im Rahmen des ersten Vollmodus, des Splitmodus und des zweiten Vollmodus vorzunehmenden Überprüfungsschritte der Tester und/oder die synchrone, insbesondere getaktete Bewegung der elektronischen Bauteile hin zu den Testern und wieder weg von den Testern. Durch das erfindungsgemäße Computerprogramm können elektronische Bauteile beinahe beliebiger Komplexität schnell und umfassend getestet werden.
  • Die Erfindung betrifft außerdem ein Computerprogramm, das auf einem Speichermedium enthalten ist, das in einem Computerspeicher abgelegt ist, das in einem Nur-Lese-Speicher bzw. in einem ROM-Speicher enthalten ist oder das auf einem elektrischen Trägersignal übertragen wird. Die Erfindung betrifft auch ein Trägermedium, insbesondere einen Datenträger, wie bspw. eine Diskette, ein Zip-Laufwerk, einen Streamer, eine CD oder eine DVD, auf denen ein vorstehend beschriebenes Computerprogramm abgelegt ist. Ferner betrifft die Erfindung ein Computersystem, auf dem ein solches Computerprogramm gespeichert ist. Schließlich betrifft die Erfindung ein Verfahren, bei dem ein solches Computerprogramm aus einem elektronischen Datennetz, wie bspw. aus dem Internet auf einen an das Datennetz angeschlossenen Computer heruntergeladen wird.
  • In durchgeführten Praxistests mit dem Testhandler der Bauform SOT3x3 wurden durch die Verwendung des erfindungsgemäßen Testverfahrens folgende Verkürzungen der Zykluszeit und damit der Taktzeit erreicht. Package SOT 323 und Package SOT 343 von 240 ms auf 220 ms (8%), Package SOT 363 S von 280 ms auf 220 ms (21%) sowie Package SOT 363 PN von 370 ms auf 250 ms (32%). Dabei zeigte sich, dass sich bei langen Testintervallen besonders große Einsparungspotenziale ergeben. Bei einer Testzeit von weniger als 90 ms konnte anlagenbedingt keine Reduktion der Taktzeit erzielt werden.
  • Die Erfindung ist in den Figuren anhand eines Ausführungsbeispiels näher veranschaulicht.
  • 1 zeigt eine schematische Darstellung einer Teststation mit einem ersten Tester und mit einem zweiten Tester,
  • 2 zeigt ein Ablaufdiagramm zur Darstellung des erfindungsgemäßen Prüfverfahrens.
  • 1 zeigt eine schematische Darstellung einer Teststation 1 mit einem ersten Tester 11 und mit einem zweiten Tester 12.
  • Der links angeordnete erste Tester 11 weist an seiner Oberfläche einen ersten Prüfkontakt 111 und einen zweiten Prüfkontakt 112 auf. Der rechts angeordnete zweite Tester 12 verfügt an seiner Oberseite über einen dritten Prüfkontakt 121 und über einen vierten Prüfkontakt 122.
  • In 1 sind ein erstes elektronisches Bauteil 13, ein zweites elektronisches Bauteil 14 und ein drittes elektronisches Bauteil 15 gezeigt, die mittels eines nicht gezeigten Beförderungsbandes an die Tester 11 und 12 heran und weitergeführt werden. Dabei werden die Prüfkontakte 111, 112, 121 und 122 automatisch mit den Außenkontakten der elektronischen Bauteile 1315 verbunden.
  • Die Tester 11 und 12 sind in der Lage, die elektronischen Bauteile 1315 anhand einer Vielzahl von Testkriterien auf ihre Funktionsfähigkeit zu überprüfen. Zu den Funktionen der Tester 11 und 12 gehören das Einprägen von Spannungen und das Messen von Strömen, das Einprägen von Strömen und das Messen von Spannungen, das Messen von Widerständen oder von anderen elektrischen Parametern und das Vertauschen von Polaritäten. Die Tester 11 und 12 arbeiten im vorliegenden Ausführungsbeispiel synchron, d. h. sie erfassen und überprüfen Testkriterien und Parameter von aufeinander folgenden elektronischen Bauteilen gleichzeitig.
  • 2 zeigt ein Ablaufdiagramm 2 zur Darstellung des erfindungsgemäßen Prüfverfahrens.
  • Das Ablaufdiagramm 2 weist ein "Start"-Feld, drei "Ende"-Felder, eine Vielzahl von rechteckig dargestellten Ausführungsfeldern und eine Vielzahl von rautenartig dargestellten Entscheidungsfeldern auf.
  • Das erfindungsgemäße Verfahren gliedert sich in einen ersten Vollmodus, in einen Splitmodus und in einen zweiten Vollmodus. Als Voraussetzung des Verfahrens wird eine Menge, insbesondere ein Fertigungslos von gleichartigen elektronischen Bauteilen bereitgestellt.
  • Zu Beginn des erfindungsgemäßen Verfahrens wird immer der erste Vollmodus ausgeführt.
  • In dem Entscheidungsfeld 201 wird überprüft, ob bereits alle elektronischen Bauteile des Loses getestet worden sind. Ist dies der Fall, so ist das erfindungsgemäße Verfahren an dieser Stelle beendet. Ist dies nicht der Fall, so wird mit dem Aus führungsfeld 202 fortgesetzt, bei dem ein noch nicht getestetes elektronisches Bauteil aus dem Los ausgewählt und bereitgestellt wird. Im Ausführungsfeld 203 wird dieses Bauteil durch den ersten Tester 11 mit der Gesamtmenge der Testkriterien überprüft.
  • Im Entscheidungsfeld 204 wird abgefragt, ob bei diesem Test ein Fehler festgestellt worden ist. Ist dies der Fall, so wird mit dem Entscheidungsfeld 208 fortgesetzt, bei dem das Bauteil aussortiert wird, und anschließend wird mit dem Entscheidungsfeld 201 fortgefahren. Wird bei der Überprüfung kein Fehler festgestellt, so wird mit dem Ausführungsfeld 205 fortgefahren, bei dem das Bauteil durch den zweiten Tester 12 mit der Gesamtmenge der vorgegebenen Testkriterien, allerdings mit erweiterten Toleranzgrenzen getestet wird.
  • Im nun folgenden Entscheidungsfeld 206 erfolgt eine Abfrage, ob ein Fehler beim zweiten Tester 12 festgestellt worden ist. Ist dies der Fall, so liegt ein Messausfall vor. In diesem Fall wird ebenfalls zu dem Verfahrensschritt 208 verzweigt, bei dem das Bauteil aussortiert wird. Wird bei diesem Test kein Fehler durch den zweiten Tester 12 festgestellt, so schließt sich im Entscheidungsfeld 207 die Abfrage an, ob n fehlerfreie Bauteile in Folge überprüft worden sind. Für die Variable n ist dabei ein benutzerdefinierter Wert vorgebbar.
  • Sind noch nicht n fehlerfreie Bauteile infolge überprüft worden, so wird der erste Vollmodus mit dem Entscheidungsfeld 201 fortgesetzt. Sind bereits n fehlerfreie Bauteile infolge überprüft worden, so ist damit der erste Vollmodus beendet, und das erfindungsgemäße Verfahren wird mit dem Splitmodus fortgesetzt.
  • Der Splitmodus beginnt mit dem Entscheidungsfeld 301, in dem zunächst überprüft wird, ob noch zu testende Bauteile vorhanden sind. Ist dies nicht der Fall, ist das erfindungsgemäße Verfahren an dieser Stelle beendet. Ist dies der Fall, so wird im nächsten Ausführungsfeld 302 ein weiteres, noch nicht getestetes elektronisches Bauteil aus dem Los ausgewählt und bereitgestellt.
  • Dieses Bauteil wird dann im Ausführungsfeld 303 von dem ersten Tester 11 getestet. Dabei wird eine erste Teilmenge der Gesamtmenge der vorgegebenen Testkriterien überprüft. Im darauffolgenden Entscheidungsfeld 304 wird abgefragt, ob bei diesem Test ein fehlerhaftes Bauteil festgestellt worden ist. Ist dies der Fall, so wird zu dem Verfahrensschritt 308 verzweigt, bei dem das Bauteil aussortiert wird, und das Verfahren wird daraufhin mit dem Entscheidungsfeld 301 im Splitmodus fortgesetzt. Wird durch den ersten Tester 11 kein Fehler festgestellt, so wird im nächsten Ausführungsfeld 305 das Bauteil mit dem zweiten Tester 12 anhand einer zweiten Teilmenge der Gesamtmenge der vorgegebenen Testkriterien überprüft. Anschließend wird im Entscheidungsfeld 306 abgefragt, ob dabei ein fehlerhaftes Bauteil festgestellt worden ist. Ist dies der Fall, so wird gemäß dem Verfahrensschritt 308 das Bauteil aussortiert, und das verfahren wird mit dem Entscheidungsfeld 301 im Splitmodus fortgesetzt. Wird bei dem Test durch den zweiten Tester 12 kein Fehler beim getesteten Bauteil festgestellt, so wird im darauffolgenden Entscheidungsfeld 307 überprüft, ob bereits k Bauteile im Splitmodus getestet worden sind. Ist dies nicht der Fall, so wird mit dem Verfahrensschritt 301 fortgefahren. Ist dies der Fall, so bedeutet dies, dass der Splitmodus an dieser Stelle beendet und mit dem zweiten Vollmodus fortgefahren wird.
  • Zu Beginn des zweiten Vollmodus wird im Entscheidungsfeld 401 überprüft, ob noch ein weiteres nicht getestetes Bauteil vorhanden ist. Ist dies nicht der Fall, so ist das erfindungsgemäße Verfahren an dieser Stelle beendet. Ist dies der Fall, so wird im Ausführungsfeld 402 ein weiteres Bauteil ausgewählt und bereitgestellt. Dieses Bauteil wird im nächsten Entscheidungsfeld 403 durch den ersten Tester 11 getestet, wobei wiederum die Gesamtmenge der vorgegebenen Testkriterien zugrunde gelegt wird.
  • Im nachfolgenden Entscheidungsfeld 404 wird daraufhin abgefragt, ob bei dieser Überprüfung ein fehlerhaftes Bauteil festgestellt worden ist. Ist dies der Fall, so wird das betreffende Bauteil im darauffolgenden Verfahrensschritt 408 aussortiert und das erfindungsgemäße Verfahren wird mit dem Entscheidungsfeld 401 im zweiten Vollmodus fortgeführt. Ist dies nicht der Fall, wird das Bauteil im nächsten Ausführungsfeld 405 durch den zweiten Tester 12 getestet. Dabei werden dieselben Testkriterien wie in der Überprüfung in Verfahrensschritt 403, jedoch mit erweiterten Toleranzgrenzen zugrunde gelegt.
  • Im nun anschließenden Entscheidungsfeld 406 wird abgefragt, ob bei dieser Überprüfung durch den zweiten Tester 12 ein Fehler festgestellt worden ist. Ist dies der Fall, so liegt ein Messausfall vor. In diesem Fall wird das betreffende Bauteil gemäß dem Verfahrensschritt 208 aussortiert, und das Verfahren wird im ersten Vollmodus fortgesetzt. Wird bei der Überprüfung durch den zweiten Tester 12 kein Fehler festgestellt, so wird mit dem Entscheidungsfeld 407 fortgefahren, bei dem abgefragt wird, ob im zweiten Vollmodus bereits m fehlerfreie Bauteile in Folge überprüft worden sind. Ist dies nicht der Fall, so wird der zweite Vollmodus beginnend mit dem Verfahrens schritt 401 wiederholt. Wurden bereits m fehlerfreie Bauteile in Folge im zweiten Vollmodus festgestellt, so wird das erfindungsgemäße Verfahren im Splitmodus beginnend mit dem Verfahrensschritt 301 fortgeführt.
  • Die Werte für die Variablen n, k und m können durch einen Benutzer vorgegeben werden. Dadurch kann eingestellt werden, wie viele Wiederholungen der erste Vollmodus, der Splitmodus und der zweite Vollmodus jeweils vorsehen. Die Testkriterien sind ebenfalls benutzerdefiniert vorgegeben. Die Anzahl der zum Testen von elektronischen Bauteilen notwendigen Testkriterien nimmt oft proportional mit deren Komplexität zu. Für komplizierte Transistoren ist es dabei möglich, eine Vielzahl von Testkriterien abzuprüfen.
  • Im ersten und im zweiten Vollmodus werden dabei sämtliche Testkriterien redundant durch zwei nacheinander angeordnete Tester 11 und 12 abgeprüft, wodurch sich eine sehr zuverlässige, aber zeitintensive Überprüfung ergibt.
  • Im Splitmodus werden sämtliche Testkriterien auf die beiden Tester 11 und 12 aufgeteilt, wodurch eine Redundanz vermieden und gleichzeitig sichergestellt wird, dass jedes Testkriterium wenigstens einmal abgeprüft wird. Der Splitmodus arbeitet dabei besonders geschwindigkeitsoptimal. Durch das Vorschalten des ersten Vollmodus vor den Splitmodus wird erreicht, dass erst dann in den Splitmodus übergegangen wird, wenn eine bestimmte Anzahl von elektronischen Bauteilen fehlerfrei getestet worden ist. Durch das Zwischenschalten des zweiten Vollmodus in den Splitmodus wird gewährleistet, dass regelmäßig eine doppelte 100-Prüfung mit den beiden Testern 11 und 12 erfolgt, durch welche die Genauigkeit der Testergebnisse über wacht werden kann. Fehler im Betrieb der Tester werden dadurch zuverlässig vermieden.
  • Falls im zweiten Vollmodus Fehler beim zweiten Testsystem festgestellt werden, so wird automatisch mit dem umfangreicheren ersten Vollmodus fortgefahren.
  • Nachfolgend ist das erfindungsgemäße Testverfahren anhand von Ausführungsbeispielen mit Bezug auf die 1 und 2 näher erläutert.
  • Bei den betrachteten elektronischen Bauteilen handelt es sich dabei um Dioden des Typs BAV 99, die in derselben Fertigungsanlage bzw. Fertigungsstraße hergestellt worden sind. Die Losgröße beträgt x = 30, für die Variablen n, k und m sind im nachfolgenden Ausführungsbeispiel aus Anschauungsgründen die Werte n = 10, k = 10 und m = 1 vorgegeben. Bei einem real ausgeführten Test können die Variablen n, k und m bspw. die Werte n = 500, k = 100 und m = 1 annehmen.
  • Die Testkriterien umfassen das Messen der Fluss-Spannung sowie das Messen eines Sperrstroms 1 und eines Sperrstroms 2 in den betrachteten Bauteilen. Bei der Fluss-Spannung und bei dem Sperrstrom handelt es sich um charakteristische elektrische Parameter einer Diode.
  • Für die Messung der Fluss-Spannung ist ein Zeitfenster von 5 ms vorgesehen. Dabei wird über die Prüfkontakte 111 und 112 des ersten Testers 11 sowie über die Prüfkontakte 121 und 122 des zweiten Testers 12 ein Fluss-Strom IF = 10mA an die elektronischen Bauteile angelegt und der dadurch erzeugte Spannungsabfall gemessen. Die vom ersten Tester 11 in den elektronischen Bauteilen gemessene Fluss-Spannung OF muss kleiner als 820 mV sein, die vom zweiten Tester 12 gemessene Fluss-Spannung OF muss kleiner als 855 mV sein.
  • Für das Messen des Sperrstroms 1 und des Sperrstroms 2 ist ein Zeitfenster von jeweils 20 ms, insgesamt 40 ms erforderlich. Dabei werden die Prüfkontakte 111 und 112 des ersten Testers 11 sowie die Prüfkontakte 121 und 122 des zweiten Testers 12 so polarisiert, dass die Diode sperrt. Dann wird eine Sperrspannung UR = 70 V eingeprägt und der dadurch erzeugte Sperrstrom gemessen. Der vom ersten Tester 11 in den elektronischen Bauteilen gemessene Sperrstrom IR muss kleiner als 100 nA sein, der vom zweiten Tester 12 gemessene Sperrstrom IR muss kleiner als 150 nA sein.
  • Im ersten und im zweiten Vollmodus ergibt sich die Messzeit von 45 ms für die Überprüfung der Bauteile aus der Summe der maximalen Zeitfenster für die Messung der Fluss-Spannung, des Sperrstroms 1 und des Sperrstroms 2.
  • Im Splitmodus wird die Messung dieser Parameter derart auf den ersten Tester 11 und auf den zweiten Tester 12 aufgeteilt, dass bei dem ersten Tester 11 die Fluss-Spannung sowie der Sperrstrom 1 und bei dem zweiten Tester 12 nur der Sperrstrom 2 gemessen werden. Dementsprechend ergibt sich die Messzeit im Splitmodus zu 25 ms.
  • Im ersten Ausführungsbeispiel sind alle x = 30 elektronischen Bauteile des betrachteten Loses fehlerfrei.
  • Das erfindungsgemäße Verfahren wird zunächst im ersten Vollmodus durchgeführt. Dabei werden für das erste elektronische Bauteil 13, für das zweite elektronischen Bauteil 14, für das dritte elektronische Bauteil 15 und für sieben weitere elek tronische Bauteile die Fluss-Spannung, der Sperrstrom 1 und der Sperrstrom 2 nacheinander an dem ersten Tester 11 und mit erweiterten Toleranzgrenzen an dem zweiten Tester 12 gemessen, wobei durch die Tester 11 und 12 keine Fehler detektiert werden. Dann wird im Verfahrensschritt 207 des Ablaufdiagramms 2 festgestellt, dass zehn fehlerfreie Bauteile in Folge überprüft worden sind.
  • Dementsprechend wird das erfindungsgemäße Verfahren mit dem Splitmodus fortgesetzt. Dabei überprüft der erste Tester 11 die Fluss-Spannung und den Sperrstrom 1 und der zweite Tester 12 den Sperrstrom 2 der weiteren elektronischen Bauteile. Dieser Splitmodus wird nacheinander für die Bauteile 1120 durchgeführt, bis im Verfahrensschritt 307 des Ablaufdiagramms 2 festgestellt wird, dass im Splitmodus zehn fehlerfreie Bauteile in Folge überprüft worden sind, woraufhin in den zweiten Vollmodus umgeschaltet wird.
  • Dieser zweite Vollmodus wird nur für das 21. Bauteil durchgeführt. In diesem Vollmodus erfolgt jeweils eine Überprüfung der Fluss-Spannung, des Sperrstroms 1 und des Sperrstroms 2 durch den ersten Tester 11 und mit erweiterten Toleranzgrenzen durch den zweiten Tester 12. Dabei ergeben sich keine Fehler. Daher wird gemäß dem Verfahrensschritt 407 in den Splitmodus zurückgeschaltet, in dem nacheinander die fehlerfreien elektronischen Bauteile 2230 getestet werden. Nach dem Durchlauf des Splitmodus für das 30. elektronische Bauteil des betrachteten Loses wird in dem Verfahrensschritt 301 gemäß 2 festgestellt, dass keine weiteren Bauteile in dem betrachteten Los vorhanden sind. Damit ist das erfindungsgemäße Verfahren beendet.
  • Im zweiten Ausführungsbeispiel ist das fünfte elektronische Bauteil des betrachteten Loses fehlerhaft.
  • Im zweiten Ausführungsbeispiel beginnt das erfindungsgemäße Verfahren im ersten Vollmodus. Bei dem fünften elektronischen Bauteil ergibt die Überprüfung gemäß Verfahrensschritt 204 einen Fehler, da der erste Tester 11 bei dem betrachteten fünften elektronischen Bauteil eine fehlerhafte Fluss-Spannung, einen fehlerhaften Sperrstrom 1 sowie einen fehlerhaften Sperrstrom 2 feststellt. Das fünfte elektronische Bauteil wird daraufhin gemäß Verfahrensschritt 208 aussortiert. Die folgenden fehlerfreien elektronischen Bauteile 615 werden ebenfalls im ersten Vollmodus getestet. Danach wird das erfindungsgemäße Verfahren für die elektronischen Bauteile 1625 im Splitmodus durchgeführt. Für das 26. elektronische Bauteil wird der zweite Vollmodus durchgeführt, danach wird wieder in den Splitmodus zurückgeschaltet, in dem die elektronischen Bauteile 2730 getestet werden. Im Verfahrensschritt 301 wird dann festgestellt, dass das ganze Los abgetestet worden ist. Das erfindungsgemäße Verfahren ist an dieser Stelle zu Ende.
  • Im dritten Ausführungsbeispiel ist das fünfzehnte elektronische Bauteil des betrachteten Loses fehlerhaft.
  • Im dritten Ausführungsbeispiel wird der erste Vollmodus für die elektronischen Bauteile 110 durchgeführt. Danach wird in den Splitmodus umgeschaltet, der für die elektronischen Bauteile 1120 durchgeführt wird. Die Überprüfung des 15. elektronischen Bauteils mit dem ersten Tester 11 gemäß den Verfahrensschritten 303 und 304 ergibt eine fehlerhafte Fluss-Spannung sowie einen fehlerhaften Sperrstrom 1 des 15. elektronischen Bauteils, das daraufhin gemäß dem Verfahrensschritt 308 aussortiert wird. Im Anschluss an die Durchführung des Splitmodus für die elektronischen Bauteile 1120 wird für das 21. elektronische Bauteil der zweite Vollmodus durchgeführt. Danach wird wieder in den Splitmodus zurückgeschaltet, in dem die elektronischen Bauteile 2230 getestet werden. Im Verfahrensschritt 301 wird schließlich festgestellt, dass das gesamte Los abgetestet worden ist. Das erfindungsgemäße Verfahren wird hier beendet.
  • Bei dem vierten Ausführungsbeispiel tritt ab dem 18. elektronischen Bauteil eine Funktionsstörung im zweiten Tester 12 auf. Diese Funktionsstörung besteht darin, dass die Fluss-Spannung durch den zweiten Tester 12 falsch gemessen wird.
  • Die fehlerfreien elektronischen Bauteile 110 werden im ersten Vollmodus überprüft. Anschließend wird das erfindungsgemäße Verfahren im Splitmodus fortgeführt. Die fehlerfreien elektronischen Bauteile 1117 werden von dem ersten Tester 11 und von dem zweiten Tester 12 korrekt getestet. Die ab dem 18. elektronischen Bauteil auftretende Funktionsstörung des zweiten Testers 12 wird im Splitmodus nicht erkannt, denn im Splitmodus misst der zweite Tester 12 nur den Sperrstrom 2 und nicht die Fluss-Spannung. Dementsprechend werden auch die elektronischen Bauteile 18, 19 und 20 im Splitmodus korrekt überprüft. Beim 21. getesteten elektronischen Bauteil, das im zweiten Vollmodus getestet wird, wird der Messausfall des zweiten Testers 12 im Verfahrensschritt 406 bemerkt. Das 21. elektronische Bauteil wird daraufhin aussortiert und das Verfahren im ersten Vollmodus fortgesetzt. Auch bei den fehlerfreien elektronischen Bauteilen 2230 detektiert der zweite Tester 12 in den Verfahrensschritten 205 und 206 des Ablaufdiagramms 2 jeweils eine fehlerhafte Fluss-Spannung. Daher werden die an sich fehlerfreien elektronischen Bauteile 2230 aussortiert. Nachdem alle elektronischen Bauteile des betrachteten Loses abgetestet worden sind, wird gemäß dem Entscheidungsfeld 201 das erfindungsgemäße Verfahren beendet.
  • Durch die Tatsache, dass die fehlerhafte Fluss-Spannung bei den elektronischen Bauteilen 2130 stets durch den zweiten Tester 12, nicht aber durch den ersten Tester 11 festgestellt worden ist, der ja mit den gleichen Testkriterien arbeitet wie der zweite Tester 12, erhält der Benutzer den Hinweis, dass entweder der erste Tester 11 oder der zweite Tester 12 eine Funktionsstörung oder einen Defekt aufweisen.
  • Durch das kontrollierte Zwischenschalten des Splitmodus in dem erfindungsgemäßen Verfahren wird eine deutliche Beschleunigung des Testverfahrens erreicht. Durch das regelmäßige Umschalten von dem Splitmodus in den zweiten Vollmodus wird eine doppelte 100-Prüfung der vorgegebenen Testkriterien mit den beiden beteiligten Testern 11 und 12 sichergestellt, so dass fehlerhafte Bauteile sowie Funktionsstörungen oder Defekte der Tester zeitnah und zuverlässig bemerkt werden.
  • 1
    Teststation
    11
    erster Tester
    111
    erster Prüfkontakt
    112
    zweite Prüfkontakt
    12
    zweiter Tester
    121
    dritter Prüfkontakt
    122
    vierter Prüfkontakt
    13
    erstes elektronisches Bauteil
    14
    zweites elektronisches Bauteil
    15
    drittes elektronisches Bauteil
    2
    Ablaufdiagramm
    201–208, 301–308, 401–408
    Verfahrensschritte

Claims (17)

  1. Testvorrichtung für elektronische Bauteile mit den folgenden Merkmalen: – ein erster Tester (11) mit wenigstens einem Prüfkontakt (111, 112) zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils (1315), – ein zweiter Tester (12) mit wenigstens einem Prüfkontakt (121, 122) zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils (1315), – eine Beförderungseinrichtung, die so ausgebildet ist, dass elektronische Bauteile (1315) derart synchronisiert zu dem ersten Tester (11) und zu dem zweiten Tester (12) beförderbar sind, dass die Außenkontakte der elektronischen Bauteile (1315) eine elektrische Verbindung mit den Prüfkontakten (111, 112; 121, 122) bilden, wobei über die Prüfkontakte (111, 112; 121, 122) Eingangsspannungen und Eingangsströme an die elektronischen Bauteile (1315) anlegbar sind, wobei die in den elektronischen Bauteilen (1315) herrschenden Spannungen, Ströme, Widerstände und andere elektrische Parameter messbar sind, wobei der erste Tester (11) und der zweite Tester (12) so ausgebildet sind, dass die elektronischen Bauteile (1315) anhand einer vorbestimmten Gesamtmenge von Prüfkriterien und anhand von Teilmengen dieser Gesamtmenge von Prüfkriterien überprüfbar sind.
  2. Testvorrichtung für elektronische Bauteile nach Anspruch 1, dadurch gekennzeichnet, dass die Prüfkriterien vorgegebene Werte für an das elektronische Bauteil (1315) anzulegende Spannungen und/oder Strö me, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil (1315) anliegende Spannungen, insbesondere Flussspannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände sowie definierte Zeitintervalle umfassen.
  3. Testvorrichtung für elektronische Bauteile nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Steuerungseinrichtung vorgesehen ist, welche den ersten Tester (11), den zweiten Tester (12) und die Beförderungseinrichtung steuert.
  4. Verfahren zum Testen von elektronischen Bauteilen, bei dem zunächst eine Menge von gleichartigen elektronischen Bauteilen (1315) bereitgestellt wird, wobei das Verfahren einen ersten Vollmodus und einen Splitmodus aufweist, wobei der erste Vollmodus das schleifenartige Wiederholen der folgenden Verfahrensschritte vorsieht, bis bei einer vorbestimmten Anzahl von überprüften elektrischen Bauteilen (1315) keine Fehler festgestellt werden, a) Auswählen eines elektronischen Bauteils (13), b) Überprüfen des elektronischen Bauteils (13) mit einem ersten Tester (11) anhand einer vorgegebenen Menge von Prüfkriterien, c) Falls der erste Tester (11) einen Fehler bei dem elektronischen Bauteil (13) feststellt: Aussortieren des elektronischen Bauteils (13) und Fortsetzen mit Verfahrensschritt a), d) Überprüfen des elektronischen Bauteils (13) mit einem zweiten Tester (12) anhand der vorgegebenen Menge von Prüfkriterien, e) Falls der zweite Tester (12) einen Fehler bei dem elektronischen Bauteil (13) feststellt: Aussortieren des elektronischen Bauteils (13), und wobei der Splitmodus das schleifenartige Wiederholen der folgenden Verfahrensschritte vorsieht: f) Auswählen eines weiteren elektronischen Bauteils (14), g) Überprüfen des elektronischen Bauteils (14) mit dem ersten Tester (11) anhand einer ersten Teilmenge der vorgegebenen Menge von Prüfkriterien, h) Falls der erste Tester (11) einen Fehler bei dem elektronischen Bauteil (14) feststellt: Aussortieren des elektronischen Bauteils (14), i) Überprüfen des elektronischen Bauteils (14) mit dem zweiten Tester (12) anhand einer zweiten Teilmenge der vorgegebenen Menge von Prüfkriterien, j) Falls der zweite Tester (12) einen Fehler bei dem elektronischen Bauteil (14) feststellt: Aussortieren des elektronischen Bauteils (14).
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Verfahrensschritte des ersten Vollmodus und/oder des Splitmodus so oft schleifenartig wiederholt werden, bis alle elektronischen Bauteile (1315) überprüft worden sind.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Verfahrensschritte des Splitmodus so oft schleifenartig wiederholt werden, bis im Splitmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen (1315) überprüft worden ist, und wobei im Anschluss an den Splitmodus ein zweiter Vollmodus vorgesehen ist, der solange das schleifenartige Wiederholen der folgenden Verfahrensschritte vorsieht, bis eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen (1315) festgestellt worden ist k) Auswählen eines weiteren elektronischen Bauteils (15), l) Überprüfen des elektronischen Bauteils (15) mit dem ersten Tester (11) anhand der vorgegebenen Menge von Prüfkriterien, m) Falls der erste Tester (11) einen Fehler bei dem elektronischen Bauteil (15) feststellt: Aussortieren des elektronischen Bauteils (15), n) Überprüfen des elektronischen Bauteils (15) mit dem zweiten Tester (12) anhand der vorgegebenen Menge von Prüfkriterien, o) Falls der zweite Tester (12) einen Fehler bei dem elektronischen Bauteil (15) feststellt: Aussortieren des elektronischen Bauteils (15) und Wechseln in den ersten Vollmodus.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass in den Splitmodus gewechselt wird, wenn im zweiten Vollmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen (1315) festgestellt worden ist.
  8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die in den Verfahrensschritten g) und i) des Splitmodus betrachteten Teilmengen von definierten Prüfkriterien disjunkt sind.
  9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass die Überprüfung des elektronischen Bauteils (13) in Schritt d) des ersten Vollmodus und in Schritt n) des zweiten Vollmodus mit gegenüber der in Schritt b) des ersten Vollmodus bzw. in Schritt 1) des zweiten Vollmodus vorgenommenen Überprüfung erweiterten Toleranzgrenzen erfolgt.
  10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass die Prüfkriterien vorgegebene Werte für an das elektronische Bauteil (1315) anzulegende Eingangsspannungen und/oder Eingangsströme, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil (1315) anliegende Spannungen, insbesondere Flussspannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände und/oder andere elektrische Parameter sowie definierte Zeitintervalle umfassen.
  11. Verfahren nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, dass der erste Tester (11) und der zweite Tester (12) jeweils Prüfkontakte (111, 112; 121, 122) aufweisen, die vor den Überprüfungsschritten c), e), i), k), o) und r) automatisiert mit den Außenkontakten des elektronischen Bauteils (1315) verbunden werden und nach den Überprüfungsschritten c), e), i), k), o) und r) wieder automatisiert von den Außenkontakten des elektronischen Bauteils (1315) gelöst werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Beförderungseinrichtung vorgesehen ist, das die elektronischen Bauteile (1315) automatisiert zu dem ersten Tester (11), zu dem zweiten Tester (12) und weiter bewegt.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass ein Steuerungssystem vorgesehen ist, das mit dem ersten Tester (11) und mit dem zweiten Tester (12) und/oder mit der Beförderungseinrichtung verbunden ist.
  14. Computerprogramm mit Programmanweisungen, die einen ersten Tester (11) und einen zweiten Tester (12) und/oder eine Beförderungseinrichtung und/oder ein mit dem ersten Tester (11), mit dem zweiten Tester (12) und mit einer Beförderungseinrichtung verbundenes Steuerungssystem veranlassen, ein Verfahren zum Testen von elektronischen Bauteilen (1315) nach einem der Ansprüche 4 bis 13 auszuführen.
  15. Computerprogramm nach Anspruch 14, das auf einem Speichermedium oder in einem Computerspeicher enthalten ist.
  16. Computerprogramm nach Anspruch 14, das auf einem elektrischen Trägersignal übertragen wird.
  17. Trägermedium, insbesondere Datenträger, auf dem ein Computerprogramm abgelegt ist, das Programmanweisungen enthält, die einen ersten Tester (11) und einen zweiten Tester (12) und/oder eine Beförderungseinrichtung und/oder ein mit dem ersten Tester (11), mit dem zweiten Tester (12) und mit einer Beförderungseinrichtung verbundenes Steuerungssystem veranlassen, ein Verfahren zum Testen von elektronischen Bauteilen (1315) nach einem der Ansprüche 4 bis 13 auszuführen.
DE10328719A 2003-06-25 2003-06-25 Verfahren zum Testen von elektronischen Bauteilen Expired - Fee Related DE10328719B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10328719A DE10328719B4 (de) 2003-06-25 2003-06-25 Verfahren zum Testen von elektronischen Bauteilen
PCT/DE2004/001146 WO2005008270A1 (de) 2003-06-25 2004-06-04 Vorrichtung und verfahren zum testen von elektronischen bauteilen
US11/316,342 US7221180B2 (en) 2003-06-25 2005-12-23 Device and method for testing electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10328719A DE10328719B4 (de) 2003-06-25 2003-06-25 Verfahren zum Testen von elektronischen Bauteilen

Publications (2)

Publication Number Publication Date
DE10328719A1 true DE10328719A1 (de) 2005-02-24
DE10328719B4 DE10328719B4 (de) 2007-02-01

Family

ID=34071551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10328719A Expired - Fee Related DE10328719B4 (de) 2003-06-25 2003-06-25 Verfahren zum Testen von elektronischen Bauteilen

Country Status (3)

Country Link
US (1) US7221180B2 (de)
DE (1) DE10328719B4 (de)
WO (1) WO2005008270A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7835881B1 (en) * 2006-04-24 2010-11-16 Invantest, Inc. System, method, and computer program product for testing and re-testing integrated circuits
CN105403801B (zh) * 2015-11-23 2018-08-21 东莞市冠佳电子设备有限公司 一种自动化老化测试生产线
CN115041429B (zh) * 2022-08-15 2023-01-31 中国电子科技集团公司第三十研究所 一种通信模块类产品多品种混线测试装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19680785T1 (de) * 1995-07-28 1997-09-18 Advantest Corp Halbleiterbauelement-Testgerät und Halbleiterbauelement-Testsystem, das eine Mehrzahl von Halbleiterbauelement-Testgeräten enthält
WO1998003879A1 (de) * 1996-07-24 1998-01-29 Siemens Aktiengesellschaft Verfahren zum testen eines produktes und vorrichtung zum durchführen des verfahrens
JP2000193717A (ja) * 1998-12-25 2000-07-14 Ando Electric Co Ltd Icデバイスの抜き取り検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644579B2 (ja) * 1988-06-03 1997-08-25 株式会社東京精密 半導体素子の検査方法及び装置
AU5537094A (en) * 1993-02-11 1994-08-29 Gardiner Communications Corporation Method of manufacturing utilizing master test result feedback to slave test stations
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
JPH1139180A (ja) 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体デバイステストシステムおよびそのサーバ装置
US6043443A (en) * 1998-01-23 2000-03-28 Lucent Technologies Inc. Fabrication of semiconductor devices
KR100429116B1 (ko) * 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
US6731127B2 (en) * 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
US6975028B1 (en) * 2003-03-19 2005-12-13 Delta Design, Inc. Thermal apparatus for engaging electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19680785T1 (de) * 1995-07-28 1997-09-18 Advantest Corp Halbleiterbauelement-Testgerät und Halbleiterbauelement-Testsystem, das eine Mehrzahl von Halbleiterbauelement-Testgeräten enthält
WO1998003879A1 (de) * 1996-07-24 1998-01-29 Siemens Aktiengesellschaft Verfahren zum testen eines produktes und vorrichtung zum durchführen des verfahrens
JP2000193717A (ja) * 1998-12-25 2000-07-14 Ando Electric Co Ltd Icデバイスの抜き取り検査方法

Also Published As

Publication number Publication date
DE10328719B4 (de) 2007-02-01
WO2005008270A1 (de) 2005-01-27
US7221180B2 (en) 2007-05-22
US20060132156A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
DE2854549C2 (de)
DE3347459C2 (de)
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE69730116T2 (de) Verfahren zur inspektion einer integrierten schaltung
DE10328719B4 (de) Verfahren zum Testen von elektronischen Bauteilen
DE1929850A1 (de) Schaltungspruefeinrichtung
DE2625763A1 (de) Verfahren zum pruefen von speicherchips fuer magnetische einzelwanddomaenen
DE19831600C1 (de) Anordnung mit einer Vielzahl von Sensorgruppen und Verfahren zur Bestimmung ihrer Intaktheit
DE4309842C1 (de) Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
DE2903383C2 (de) Separates Testgerät für adressierbare Schaltungen
EP0898714B1 (de) Bus-system und verfahren zur diagnose von über das bus-system miteinander verbundenen teilnehmern
DE19819264A1 (de) Verfahren zum Testen einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
DE4117493A1 (de) Verfahren und schaltungsanordnung zur steuerung eines betriebsruhestromtests fuer cmos-schaltungen
DE10048144A1 (de) Anordnung zur Überwachung eines Bussystems
DE102018217406B4 (de) Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe
AT391952B (de) Schaltungsanordnung zur auswertung eines von einem pruefling, z.b. einer flachbaugruppe, abgegebenen testsignals
DE2025864C2 (de) Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen und Vorrichtung zur Durchführung des Verfahrens
AT408487B (de) Verfahren zur ermittlung eines fehlerhaften werkzeuges in einer produktionsstrasse sowie produktionsstrasse
DE2309994C3 (de) Schaltungsanordnung zum Festlegen einer bestimmten Wertekombination der Ausgangssignale einer Schaltung mit Speicherfunktion
DE19917336A1 (de) Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
DE2407963A1 (de) Schaltungsanordnung zur abnahmepruefung von schaltungskomponenten
DE4429556C2 (de) Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung
DE10344641B4 (de) Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät
DE2348921C3 (de) Überwachte Ansteuermatrix für unipolar gesteuerte Empfangsschaltmittel, insbesondere Speicherelemente und Verfahren zum Betrieb derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee