DE10327126B4 - Verfahren zur Herstellung von Chipmodulen - Google Patents

Verfahren zur Herstellung von Chipmodulen Download PDF

Info

Publication number
DE10327126B4
DE10327126B4 DE10327126A DE10327126A DE10327126B4 DE 10327126 B4 DE10327126 B4 DE 10327126B4 DE 10327126 A DE10327126 A DE 10327126A DE 10327126 A DE10327126 A DE 10327126A DE 10327126 B4 DE10327126 B4 DE 10327126B4
Authority
DE
Germany
Prior art keywords
cover
carrier strip
film
der
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10327126A
Other languages
English (en)
Other versions
DE10327126A1 (de
Inventor
Horst Hartmann
Günter Kolodzei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
WC Heraus GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WC Heraus GmbH and Co KG filed Critical WC Heraus GmbH and Co KG
Priority to DE10327126A priority Critical patent/DE10327126B4/de
Publication of DE10327126A1 publication Critical patent/DE10327126A1/de
Application granted granted Critical
Publication of DE10327126B4 publication Critical patent/DE10327126B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung von Chipmodulen, bei dem ein Trägerstreifen auf mindestens einer Seite mindestens eine elektrische Kontaktfläche aufweist, wobei auf einer Seite des Trägerstreifens eine Abdeckfolie aufgebracht wird wobei nach der Aufnahme des Bauteils dieses in der Aussparung mit einer Vergussmasse vergossen wird, und nach dem Vergießen die Abdeckfolie von ihrer Unterlage abgezogen wird, dadurch gekennzeichnet, dass in die Abdeckfolie zuvor mindestens eine Aussparung eingebracht wurde zur Aufnahme von jeweils einem Bauteil.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Chipmodulen.
  • Gewöhnlich wird bei der Herstellung von Chipmodulen ein gestanzter Chipträger, insbesondere aus einem Metallband (Leadframe) verwendet. Als Vergussmasse benutzt man eine UV- oder thermisch härtende Abdeckmasse oder ein Moldmasse. Problematisch ist jedoch, dass die Vergussmasse beim Aufbringen durch die Schlitze und Öffnungen des Chipträgers hindurchtritt und unerwünschterweise auf die Rückseite des Chipträgers gerät. Versuche zur Lösung dieses Problems sind bekannt. Man kann den Chipträger in eine Form einpassen, welche die Rückseite abdichtet. Das ist aufwendig und teuer. In EP 359 632 A1 wird vorgeschlagen, die Schlitze mit einem weiteren Gussmaterial abzudecken, was ebenfalls prozesstechnisch einen hohen Aufwand darstellt.
  • Laut EP 998 724 B1 wird das unerwünschte Austreten der Vergussmasse dadurch vermieden, dass die Schlitze durch einen Pressvorgang verkleinert werden Aus EP 1 093 909 A2 ist ein Folienverbund bekannt, bei dem unterschiedliche und passgenau strukturierte und laminierte Folien aufeinander aufgebracht werden, wobei eine ebenfalls passgenau und strukturierte Folie wieder abgezogen werden kann.
  • Aus DE 199 29 610 C1 ist es bekannt, unterschiedliche, strukturierte Folien passgenau aufeinander zu laminieren, wobei eine Folie Aussparungen für ein Bauteil aufweist und die Begrenzung dieser Folie als Begrenzung der auf das Bauteil aufgebrachten Vergussmasse dient (Spalte 5, Zeilen 38 bis 46).
  • DE 44 01 588 C2 beschreibt ein Verfahren zum Verkappen, bei dem gemäß 1 im Bereich des Anspritzkanals 5 auf der Oberfläche 6 ein Oberflächenschutz T (ein Trennlack, ein Klebestreifen oder eine Trennschicht) angebracht ist. Alternativ oder additiv könnte auch ein haftungsarmer Schieber 22 vorgesehen sein, mit dem sich der Anspritzkanal 5 unmittelbar an der Oberfläche 6 absperren lässt.
  • Bei dieser Lösung ist der Klebestreifen lokal begrenzt und reicht nicht über das gesamte Trägerband.
  • Es stellt sich demgegenüber die Aufgabe, das Problem des Durchtritts der Vergussmasse auf ökonomische Weise zu lösen.
  • Die Erfindung betrifft ein Verfahren zur Herstellung von Chipmodulen, bei dem ein Trägerstreifen auf mindestens einer Seite mindestens eine elektrische Kontaktfläche aufweist, wobei auf einer Seite des Trägerstreifens eine Abdeckfolie aufgebracht wird, in die zuvor mindestens eine Aussparung eingebracht wurde zur Aufnahme von jeweils einem Bauteil, wobei nach der Aufnahme des Bauteils dieses in der Aussparung mit einer Vergussmasse vergossen wird, und nach dem Vergießen die Abdeckfolie von ihrer Unterlage abgezogen wird.
  • Vorteilhaft wird dabei die Abdeckfolie passgewan auf Trägerstreifen lawiniert.
  • Die Abdeckfolie wird insbesondere direkt auf dem Trägerstreifen oder auf einer auf dem Trägerstreifen unmittelbar oder mittelbar angeordneten Schicht aufgebracht.
  • Die Abdeckfolie kann bei dem Verfahren Aussparungen in der Schicht, auf der sie aufgebracht ist, überdecken.
  • Bevorzugt ist die Abdeckfolie aus einem elektrisch isolierenden Material gebildet.
  • Im Unterschied zum Stand der Technik ( EP 1 093 909 A2 und DE 199 29 610 C1 ) wird bei dem vorliegenden Verfahren nach dem Vergießen die Abdeckfolie abgezogen. Ein besonderer Vorteil ist dabei, dass beim Abziehen der Folie der Kunststoffanguss (Kunststoffrückstand im Gusskanal) mit entfernt wird. Weiterhin ist von Vorteil, dass später benötigte Aussparungen oder Löcher zunächst abgedeckt und dann wieder freigegeben werden (z. B. Freistanzlöcher).
  • 1 zeigt die Anordnung von IC-Frames auf einem Endlosband.
  • Die Erfindung wird anhand der 1 näher erläutert:
    In Schnitt B-B sieht man als untere Schicht 1 die Metall- bzw. Kupferfolie, dann als mittlere Schicht 2 die Kunststofffolie und als obere, durchgehende Schicht 3 die Trennfolie. Mit Kreuzschraffur ist die Gussmasse 5 gezeigt. Der Verlauf der Gussmasse ist in 1 als vierblättrige Struktur 4 mit fett durchgezogenen Linien zu erkennen. Die Metall- und Kunststofffolie zeigen im Schnitt B-B- die Stanzlöcher, die vor dem Anbringen der Trennfolie gesetzt werden. Der Schnitt A-A zeigt den Verlauf im Bereich des Chips. Die Gussmasse ist wieder in Kreuzschraffur darge stellt, und die Schichten 1, 2, 3 entsprechen denen des Schnitts B-B. Zusätzlich sieht man die schwarzen, angelhakenförmigen Strukturen 6, welche Bonddrähte bedeuten.
  • Das gesamte Verfahren zur Herstellung von Chipmodulen wird in der Praxis beispielsweise folgendermaßen durchgeführt:
    • A Bereitstellen einer Metallfolie, bevorzugt in der Stärke 0,03 bis 0,2 mm,
    • B Stanzen der Metallfolie mit der Struktur des Systemträgers (Moduls) einschließlich der Pilot- oder Filmlöcher, der Verbindungsstege, der Brücken und der zentralen Verbindungsknoten,
    • C Bereitstellen einer Kunststofffolie, bevorzugt in der Stärke 0,03 bis 0,2 mm,
    • D Passgenaues Stanzen der Kunststoff Durchbrüche für die Bauteilmontage, Kontaktierung z. B. der Bondlöcher oder Testlöcher sowie der Pilot-/Filmlöcher,
    • E Passgenaues Laminieren der gemäß B und D behandelten Metall- und Kunststofffolie zu einem Folienverbundband,
    • F Elektrogalvanisches Beschichten des Laminates für die jeweilige Anwendung, z. B. mit Nickel, Silber, Palladium oder Gold (entspricht dem Aufbringen von Funktionsschichten),
    • G Gegebenenfalls passgenaues Stanzen der Trennfolie,
    • H Auflaminieren der Trennfolie,
    • I Positionieren eines Halbleiter Bauelementes (Chips) im Chip-Positivbereich (Durchbruch der Kunststofffolie),
    • J Verbinden der Kontaktflächen des Chips mit den Bondlöchern,
    • K Vergießen,
    • L Entfernen der Trennfolie,
    • M Testen der elektronischen Funktion.
  • Die Erfindung betrifft somit auch Chipmodule, die unter Anwendung der Verfahrensschritte H bis L hergestellt wurden.
    •

Claims (5)

  1. Verfahren zur Herstellung von Chipmodulen, bei dem ein Trägerstreifen auf mindestens einer Seite mindestens eine elektrische Kontaktfläche aufweist, wobei auf einer Seite des Trägerstreifens eine Abdeckfolie aufgebracht wird wobei nach der Aufnahme des Bauteils dieses in der Aussparung mit einer Vergussmasse vergossen wird, und nach dem Vergießen die Abdeckfolie von ihrer Unterlage abgezogen wird, dadurch gekennzeichnet, dass in die Abdeckfolie zuvor mindestens eine Aussparung eingebracht wurde zur Aufnahme von jeweils einem Bauteil.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abdeckfolie passgenau auf den Trägerstreifen laminiert wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Abdeckfolie direkt auf dem Trägerstreifen oder auf einer auf dem Trägerstreifen unmittelbar oder mittelbar angeordneten Schicht aufgebracht wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Abdeckfolie Aussparungen in der Schicht, auf der sie aufgebracht ist, überdeckt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Abdeckfolie aus einem elektrisch isolierenden Material gebildet ist.
DE10327126A 2003-06-13 2003-06-13 Verfahren zur Herstellung von Chipmodulen Expired - Fee Related DE10327126B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10327126A DE10327126B4 (de) 2003-06-13 2003-06-13 Verfahren zur Herstellung von Chipmodulen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10327126A DE10327126B4 (de) 2003-06-13 2003-06-13 Verfahren zur Herstellung von Chipmodulen

Publications (2)

Publication Number Publication Date
DE10327126A1 DE10327126A1 (de) 2005-01-13
DE10327126B4 true DE10327126B4 (de) 2005-07-14

Family

ID=33520628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10327126A Expired - Fee Related DE10327126B4 (de) 2003-06-13 2003-06-13 Verfahren zur Herstellung von Chipmodulen

Country Status (1)

Country Link
DE (1) DE10327126B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929610C1 (de) * 1999-06-28 2000-10-12 Giesecke & Devrient Gmbh Chipmodul, Chipkarte und Verfahren zu deren Herstellung
EP1093909A2 (de) * 1999-10-22 2001-04-25 W.C. Heraeus GmbH & Co. KG Folienverbund
DE4401588C2 (de) * 1994-01-20 2003-02-20 Gemplus Gmbh Verfahren zum Verkappen eines Chipkarten-Moduls und Chipkarten-Modul

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4401588C2 (de) * 1994-01-20 2003-02-20 Gemplus Gmbh Verfahren zum Verkappen eines Chipkarten-Moduls und Chipkarten-Modul
DE19929610C1 (de) * 1999-06-28 2000-10-12 Giesecke & Devrient Gmbh Chipmodul, Chipkarte und Verfahren zu deren Herstellung
EP1093909A2 (de) * 1999-10-22 2001-04-25 W.C. Heraeus GmbH & Co. KG Folienverbund

Also Published As

Publication number Publication date
DE10327126A1 (de) 2005-01-13

Similar Documents

Publication Publication Date Title
EP2027600B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
EP0706152B1 (de) Basis Folie für Chip Karte
DE102004011702B4 (de) Verfahren zur Herstellung eines Kartenkörpers für eine kontaktlose Chipkarte
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE3029667A1 (de) Traegerelement fuer einen ic-baustein
DE4329083A1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE102014111195A1 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
DE102009035920A1 (de) Halbleiterbauelement
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE102008026303A1 (de) Träger für lichtemittierende Dioden und Verfahren zur Herstellung desselben
DE69932135T2 (de) Herstellungsverfahren einer Halbleiteranordnung
EP0655705A2 (de) Verfahren zur Herstellung von Ausweiskarten mit elektrischen Modulen
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
EP0664524B1 (de) Verfahren zum Verkappen eines Chipkartenmoduls
DE10327126B4 (de) Verfahren zur Herstellung von Chipmodulen
DE19852832A1 (de) Verfahren zur Herstellung eines Metall-Kunststoff-Laminats
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
EP3120676A1 (de) Elektronisches steuermodul und verfahren zu seiner herstellung
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
DE69026491T2 (de) Herstellungsverfahren von einer Halbleitervorrichtung in flacher Einkapselung
DE10054081A1 (de) Verfahren zur Herstellung eines Metallträgerrahmens, Metallrägerrahmen und seine Verwendung
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: W.C. HERAEUS GMBH, 63450 HANAU, DE

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: HANS-CHRISTIAN KUEHN, 63450 HANAU, DE

Representative=s name: HANS-CHRISTIAN KUEHN, DE

R081 Change of applicant/patentee

Owner name: HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG, DE

Free format text: FORMER OWNER: W.C. HERAEUS GMBH, 63450 HANAU, DE

Effective date: 20111219

Owner name: HERAEUS DEUTSCHLAND GMBH & CO. KG, DE

Free format text: FORMER OWNER: W.C. HERAEUS GMBH, 63450 HANAU, DE

Effective date: 20111219

R082 Change of representative

Representative=s name: KUEHN, HANS-CHRISTIAN, DE

Effective date: 20111219

Representative=s name: EULER, MATTHIAS, DR., DE

Effective date: 20111219

R082 Change of representative

Representative=s name: KUEHN, HANS-CHRISTIAN, DE

R081 Change of applicant/patentee

Owner name: HERAEUS DEUTSCHLAND GMBH & CO. KG, DE

Free format text: FORMER OWNER: HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG, 63450 HANAU, DE

Effective date: 20150323

R082 Change of representative

Representative=s name: KUEHN, HANS-CHRISTIAN, DE

Effective date: 20150323

Representative=s name: EULER, MATTHIAS, DR., DE

Effective date: 20150323

R082 Change of representative

Representative=s name: BRAND, NORMEN, DIPL.-CHEM. UNIV. DR. RER. NAT., DE

Representative=s name: EULER, MATTHIAS, DR., DE

R082 Change of representative

Representative=s name: BRAND, NORMEN, DIPL.-CHEM. UNIV. DR. RER. NAT., DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee